JP6509978B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6509978B2
JP6509978B2 JP2017171089A JP2017171089A JP6509978B2 JP 6509978 B2 JP6509978 B2 JP 6509978B2 JP 2017171089 A JP2017171089 A JP 2017171089A JP 2017171089 A JP2017171089 A JP 2017171089A JP 6509978 B2 JP6509978 B2 JP 6509978B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
transistor
electrode
film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017171089A
Other languages
English (en)
Other versions
JP2018029188A (ja
Inventor
聖子 井上
聖子 井上
三宅　博之
博之 三宅
耕平 豊高
耕平 豊高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018029188A publication Critical patent/JP2018029188A/ja
Application granted granted Critical
Publication of JP6509978B2 publication Critical patent/JP6509978B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Description

開示される発明の一態様は、半導体装置、表示装置、及びそれらの作製方法に関する。
近年、マトリクス状に配置された表示画素毎に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ
Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）からなるスイッチング素子や電流制御素子を設けたアク
ティブマトリクス型の表示装置（発光表示装置や電気泳動式表示装置等）が盛んに開発さ
れている。このような発光表示装置の一つとして、例えば、エレクトロルミネッセンス（
Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）表示装置が挙げられる。
また、チャネル形成領域に酸化物半導体膜を用いるトランジスタ（以下「酸化物半導体ト
ランジスタ」と呼ぶ）を、透光性を有する基板上に形成し、表示装置のスイッチング素子
などに用いる技術が研究されている（特許文献１参照）。
酸化物半導体トランジスタは、チャネル形成領域にアモルファスシリコン膜を用いたトラ
ンジスタに比べ、移動度が高いため、オン電流が高いという利点がある。また酸化物半導
体トランジスタのオフ電流は、チャネル形成領域にアモルファスシリコン膜を用いたトラ
ンジスタに比べて低いという利点がある。
特開２０１０−５６５３９号公報
ところが、発光表示装置の画素に設けられるトランジスタとして、酸化物半導体トランジ
スタを用いると、酸化物半導体トランジスタのオン電流が高すぎる恐れがある。オン電流
が高すぎるトランジスタは、トランジスタの駆動電圧の小さな変動でドレイン電流が大き
く変動してしまう。トランジスタのドレイン電流が大きく変動すると、発光表示装置の輝
度が大きく変動するという問題が生じる。
そのため画素に設けられる酸化物半導体トランジスタは、オン電流を調節する必要がある
。酸化物半導体トランジスタのオン電流を下げるためには、酸化物半導体トランジスタの
チャネル長を長く設ければよい。
しかしながら、酸化物半導体トランジスタのチャネル長が長くなると、酸化物半導体トラ
ンジスタの占有面積が増大してしまうという恐れがある。
ところで、高精細の表示装置は、一つの画素の占有面積が小さい。
そのため、当該占有面積が小さい画素に、当該占有面積が大きいトランジスタを用いると
、表示装置の開口率が小さくなるという恐れがある。
以上を鑑みて、開示される発明の一態様では、占有面積を増大させることなくオン電流を
低減できる酸化物半導体トランジスタを得ることを課題の一とする。
また開示される発明の一態様では、開口率を減少させることなく、オン電流が低減された
酸化物半導体トランジスタを画素に用いた表示装置を得ることを課題の一とする。
また酸化物半導体トランジスタは、上述のようにオン電流が高いため、ゲートドライバや
ソースドライバのような駆動回路に用いることができる。
オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを
同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コスト
を抑制することができる。
以上を鑑み、開示される発明の一態様では、同一基板上に、オン電流が低い酸化物半導体
トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することを課題の一と
する。
また表示装置の作製において、同一基板上に、画素にオン電流が低い酸化物半導体トラン
ジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると
、表示装置の作製工程が削減でき、作製コストを抑制することができる。
よって、開示される発明の一態様では、同一基板上に、画素にオン電流が低い酸化物半導
体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用い
た表示装置を得ることを課題の一とする。
酸化物半導体トランジスタのソース電極側及びドレイン電極側それぞれに、第１のゲート
電極及び第２のゲート電極を設ける。
これにより、酸化物半導体膜と第１のゲート電極が重畳している領域と、酸化物半導体膜
と第２のゲート電極が重畳している領域との間に、酸化物半導体膜とゲート電極が重畳し
ない領域が生じる。本明細書では、当該ゲート電極が重畳しない酸化物半導体膜の領域を
Ｌｏｆｆ領域と呼ぶ。当該Ｌｏｆｆ領域を設けることにより、酸化物半導体トランジスタ
のオン電流を減少させることができる。
以上の様にして作製された酸化物半導体トランジスタを画素に用いることにより、酸化物
半導体トランジスタの占有面積を増大させずに、オン電流を低減させることができる。
また、上記のオン電流を低減させた酸化物半導体トランジスタを用いた画素を有する表示
装置では、開口率が減少するのを抑制することができる。
また、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタは、上述のようにオン電流が高
い。そこでオン電流が低い酸化物半導体トランジスタと、オン電流が高い酸化物半導体ト
ランジスタを同一基板上に作製することができる。
このように、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体
トランジスタを同一基板上に作製すると、作製工程が削減でき、作製コストを抑制するこ
とができる。
また、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタ（オン電流が高い酸化物半導体
トランジスタ）を駆動回路を構成するトランジスタ、Ｌｏｆｆ領域を設けた酸化物半導体
トランジスタ（オン電流が低い酸化物半導体トランジスタ）を、画素を構成するトランジ
スタとして用いると、画素と駆動回路の酸化物半導体トランジスタを同一基板上に作製す
ることができる。
このように、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、
かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製
工程が削減でき、作製コストを抑制することができる。
開示される発明の一態様は、絶縁表面上に設けられ、互いに離れて配置された第１のゲー
ト電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２
のゲート電極と重畳する領域、並びに当該第１のゲート電極及び第２のゲート電極と重畳
しない領域を有する酸化物半導体膜と、当該第１のゲート電極の一部及び当該酸化物半導
体膜の一部と重畳するソース電極又はドレイン電極の一方と、当該第２のゲート電極の一
部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、当該
ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該酸化物半導体膜、並
びに、当該ソース電極及びドレイン電極を覆い、当該酸化物半導体膜と直接接触している
絶縁膜とを有することを特徴とする半導体装置に関する。
開示される発明の一態様は、絶縁表面上に設けられた第１のトランジスタ及び第２のトラ
ンジスタを有する半導体装置であり、当該絶縁表面上に設けられ、互いに離れて配置され
た第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート
電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電極及び第２のゲート
電極と重畳しない領域を有する第１の酸化物半導体膜と、当該第１のゲート電極の一部及
び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方
と、当該第２のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１の
ソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該
第２のゲート電極、当該第１の酸化物半導体膜、及び、当該第１のソース電極及びドレイ
ン電極を覆い、当該第１の酸化物半導体膜と直接接触している絶縁膜とを有する当該第１
のトランジスタと、当該絶縁表面上に設けられた第３のゲート電極と、当該ゲート絶縁膜
を介して、当該第３のゲート電極と重畳する第２の酸化物半導体膜と、当該第３のゲート
電極の一部及び当該第２の酸化物半導体膜の一部と重畳する第２のソース電極及びドレイ
ン電極と、当該ゲート絶縁膜、当該第３のゲート電極、当該第２の酸化物半導体膜、及び
、当該第２のソース電極及びドレイン電極を覆い、当該第２の酸化物半導体膜と直接接触
している当該絶縁膜とを有する当該第２のトランジスタと、を有することを特徴とする半
導体装置に関する。
開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素
部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、発光素子と
、当該発光素子の電流を制御する電流制御素子と、当該電流制御素子のオン及びオフを制
御するスイッチング素子とを有し、当該電流制御素子は、当該絶縁表面上に設けられ、互
いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して
、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電
極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、当該第１のゲート
電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方
と、当該第２のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又
はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート
電極、当該酸化物半導体膜、及び、当該ソース電極及びドレイン電極を覆い、当該酸化物
半導体膜と直接接触している絶縁膜とを有するトランジスタを有することを特徴とする表
示装置に関する。
開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素
部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、当該絶縁表
面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲ
ート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び
当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導
体膜と、当該第１のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第
１のソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該第１酸
化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、当該ゲート
絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該第１の酸化物半導体膜、及
び、当該第１のソース電極及びドレイン電極を覆い、当該第１の酸化物半導体膜と直接接
触している絶縁膜とを有する当該第１のトランジスタを有し、当該駆動回路は、当該絶縁
表面上に設けられた第３のゲート電極と、当該ゲート絶縁膜を介して、当該第３のゲート
電極と重畳する第２の酸化物半導体膜と、当該第３のゲート電極の一部及び当該第２の酸
化物半導体膜の一部と重畳する第２のソース電極及びドレイン電極と、当該ゲート絶縁膜
、当該第３のゲート電極、当該第２の酸化物半導体膜、及び、当該第２のソース電極及び
ドレイン電極を覆い、当該第２の酸化物半導体膜と直接接触している絶縁膜とを有する当
該第２のトランジスタを有することを特徴とする表示装置に関する。
開示される発明の一態様において、当該複数の画素はそれぞれ発光素子を有することを特
徴とする。
開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素
部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、発光素子と
、当該発光素子の電流を制御する電流制御素子と、当該電流制御素子のオン及びオフを制
御するスイッチング素子とを有し、当該電流制御素子は、当該絶縁表面上に設けられ、互
いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して
、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電
極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、当該第１の
ゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又は
ドレイン電極の一方と、当該第２のゲート電極の一部及び当該第１酸化物半導体膜の一部
と重畳する第１のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１の
ゲート電極、当該第２のゲート電極、当該第１の酸化物半導体膜、及び、当該第１のソー
ス電極及びドレイン電極を覆い、当該第１の酸化物半導体膜と直接接触している絶縁膜と
を有する当該第１のトランジスタを有し、当該駆動回路は、当該絶縁表面上に設けられた
第３のゲート電極と、当該ゲート絶縁膜を介して、当該第３のゲート電極と重畳する第２
の酸化物半導体膜と、当該第３のゲート電極の一部及び当該第２の酸化物半導体膜の一部
と重畳する第２のソース電極又はドレイン電極と、当該ゲート絶縁膜、当該第３のゲート
電極、当該第２の酸化物半導体膜、及び、当該第２のソース電極及びドレイン電極を覆い
、当該第２の酸化物半導体膜と直接接触している絶縁膜とを有する当該第２のトランジス
タを有することを特徴とする表示装置に関する。
開示される発明の一態様において、当該駆動回路は、ソースドライバ及びゲートドライバ
であることを特徴とする。
開示される発明の一態様により、占有面積を増大することなくオン電流を低減できる酸化
物半導体トランジスタを得ることができる。
また開示される発明の一態様により、開口率を減少させることなく、オン電流が低減され
た酸化物半導体トランジスタを画素に用いた表示装置を得ることができる。
さらに、開示される発明の一態様により、同一基板上に、オン電流が低い酸化物半導体ト
ランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。
オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを
同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コスト
を抑制することができる。
また、開示される発明の一態様により、同一基板上に、画素にオン電流が低い酸化物半導
体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用い
た表示装置を得ることができる。
同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路
にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減で
き、作製コストを抑制することができる。
半導体装置の上面図及び断面図。 半導体装置の上面図及び断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 表示装置のブロック図及び画素の回路図。 表示装置の断面図。 表示パネルの上面図及び断面図。 酸化物半導体トランジスタのＶｇｓ−Ｉｄ特性を示す図。 チャネル長の異なるトランジスタの特性を示す図。 半導体装置の上面図及び断面図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し
、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書
に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限
定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機
能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能
する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置およびそ
の電気装置を搭載した電子機器をその範疇とする。
＜Ｌｏｆｆ領域を有する酸化物半導体トランジスタ＞
図１（Ｂ）に示す酸化物半導体トランジスタ１００は、絶縁表面を有する基板１０１上に
形成されている。酸化物半導体トランジスタ１００は、第１のゲート電極であるゲート電
極１０２ａ、第２のゲート電極であるゲート電極１０２ｂ、ゲート絶縁膜１２３、第１の
酸化物半導体膜である酸化物半導体膜１０４、ソース電極又はドレイン電極の一方である
電極１０５ａ、ソース電極又はドレイン電極の他方である電極１０５ｂを有している。
基板１０１は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミ
ノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基
板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック
基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設
けた基板を適用しても良い。
基板１０１上に設けられたゲート電極１０２ａ及びゲート電極１０２ｂは、互いに離れて
配置されている。また、ゲート電極１０２ａ及びゲート電極１０２ｂの間には、ゲート絶
縁膜１２３が配置されている。
第１のゲート電極であるゲート電極１０２ａ、及び第２のゲート電極であるゲート電極１
０２ｂは、それぞれチタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（
Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、銅（Ｃ
ｕ）のいずれかを含む導電膜である。
また、ゲート電極１０２ａ及びゲート電極１０２ｂはそれぞれ、上記の元素のいずれかを
含む導電膜を用いた単層構造であってもよく、又上記の元素のいずれかを含む導電膜の積
層構造であってもよい。
なお、ゲート電極１０２ａ及びゲート電極１０２ｂそれぞれの上には、半導体膜や導電膜
が形成される。そのため、半導体膜や導電膜の段切れ防止のため、ゲート電極１０２ａ及
びゲート電極１０２ｂそれぞれの端部は、テーパ状になるように加工することが望ましい
。
ゲート絶縁膜１２３は、ゲート電極１０２ａ及びゲート電極１０２ｂを覆って設けられて
いる。
ゲート絶縁膜１２３は、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜を用
いた単層構造、或いはこれらの膜を積層した積層構造を用いてもよい。
本実施の形態において、酸化窒化珪素膜とは、その組成において、窒素（Ｎ）よりも酸素
（Ｏ）の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆ
ｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱
法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定
した場合に、濃度範囲として酸素（Ｏ）が５５〜７０原子％、窒素（Ｎ）が０．５〜１５
原子％、珪素（Ｓｉ）が２５〜３５原子％、水素（Ｈ）が０．１〜１０原子％の範囲で含
まれるものをいう。
また、窒化酸化珪素膜とは、その組成において、酸素（Ｏ）よりも窒素（Ｎ）の含有量が
多いものであって、濃度範囲として酸素（Ｏ）が５〜３０原子％、窒素（Ｎ）が２０〜５
５原子％、珪素（Ｓｉ）が２５〜３５原子％、水素（Ｈ）が１０〜３０原子％の範囲で含
まれるものをいう。
但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき
、窒素（Ｎ）、酸素（Ｏ）、珪素（Ｓｉ）、及び水素（Ｈ）の含有比率が上記の範囲内に
含まれるものとする。
また、ゲート絶縁膜１２３として、アルミニウム（Ａｌ）、イットリウム（Ｙ）、マグネ
シウム（Ｍｇ）、又はハフニウム（Ｈｆ）の酸化物、アルミニウム（Ａｌ）、イットリウ
ム（Ｙ）、マグネシウム（Ｍｇ）、又はハフニウム（Ｈｆ）窒化物、アルミニウム（Ａｌ
）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、又はハフニウム（Ｈｆ）酸化窒化物、
又はアルミニウム（Ａｌ）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、又はハフニウ
ム（Ｈｆ）窒化酸化物のいずれかを用いることができる。また当該酸化物、窒化物、酸化
窒化物、窒化酸化物の少なくとも２種以上を含む化合物を用いることもできる。
また酸化物半導体トランジスタ１００は、ゲート絶縁膜１２３上に形成され、チャネル形
成領域が形成される酸化物半導体膜１０４を有している。酸化物半導体トランジスタ１０
０は、連続した面を有する酸化物半導体膜１０４を有しているので、キャリアの移動に障
壁がなく好適である。
酸化物半導体膜１０４と第１のゲート電極１０２ａが重畳している領域と、酸化物半導体
膜１０４と第２のゲート電極１０２ｂが重畳している領域との間に、酸化物半導体膜１０
４とゲート電極が重畳しない領域が生じる。上述のように、本明細書では、当該ゲート電
極１０２ａ及びゲート電極１０２ｂが重畳しない酸化物半導体膜１０４の領域をＬｏｆｆ
領域１０９と呼ぶ。
酸化物半導体膜１０４は、以下の酸化物半導体の薄膜を用いる。
本実施の形態で用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜
鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化
物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとし
て、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーと
してスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈ
ｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有す
ることが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を下げることにより移動度を上げ
ることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋
（ｃ―Ｃ）２≦ｒ２、を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の
酸化物でも同様である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用で
きるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式にて定義される。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は
測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
ここで酸化物半導体が結晶性を有する場合として、ｃ軸配向し、かつａｂ面、表面または
界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子
が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸または
ｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇ
ｎｅｄ Ｃｒｙｓｔａｌともいう）を含む酸化物について説明する。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見
て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な
方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸
化物をいう。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡ
ＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明
確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、Ｃ
ＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個々
の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣ
の表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であっ
たりする。また、その組成などに応じて、可視光に対して透明であったり不透明であった
りする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な
方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察す
ると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる
結晶を挙げることもできる。
ＣＡＡＣに含まれる結晶構造の一例について図１１乃至図１３を用いて詳細に説明する。
なお、特に断りがない限り、図１１乃至図１３は上方向をｃ軸方向とし、ｃ軸方向と直交
する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の
上半分、下半分をいう。また、図１１において、丸で囲まれたＯは４配位のＯを示し、二
重丸で囲まれたＯは３配位のＯを示す。
図１１（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図１１（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図１１（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図１１（Ａ）に示す小グループは電荷が０である。
図１１（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、
いずれもａｂ面に存在する。図１１（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４
配位のＯがある。また、Ｉｎも５配位をとるため、図１１（Ｂ）に示す構造をとりうる。
図１１（Ｂ）に示す小グループは電荷が０である。
図１１（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図１１（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。または、図１１（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の
４配位のＯがあってもよい。図１１（Ｃ）に示す小グループは電荷が０である。
図１１（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図１１（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図１１（Ｄ）に示す小グループは電荷が＋１となる。
図１１（Ｅ）に、２個のＺｎを含む小グループを示す。図１１（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図１１（Ｅ）に示す小グループ
は電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１１（Ａ）に示す
６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の
３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。５配位のＧａの上半分の１個の
Ｏは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向に１個の近接Ｇａを
有する。４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３
個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４
配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下
方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位
なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４にな
る。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４
配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合するこ
とができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介し
て結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、
または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図１２（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示
す。図１２（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１２（
Ｃ）は、図１２（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１２（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図１２（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１２
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
図１２（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上
半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺ
ｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分
および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２
個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４
配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グ
ループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成する
ためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１
１（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む
小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消され
るため、層構造の合計の電荷を０とすることができる。
具体的には、図１２（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ
−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）
とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三
元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−
Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａ
ｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃ
ｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ
−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−
Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚ
ｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ
系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ
−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉ
ｎ−Ｇａ系酸化物などを用いた場合も同様である。
例えば、図１３（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデ
ル図を示す。
図１３（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分
にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個
ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介
して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。
この中グループが複数結合して大グループを構成する。
図１３（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１３（Ｃ）は
、図１３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１３（Ａ）に示した
中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大
グループも取りうる。
また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物は、ＩＴＺＯと呼ぶことができ、用いるターゲットの組
成比は、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２、２：１：３、１：１：１、または
２０：４５：３５などとなる酸化物ターゲットを用いる。
なお本明細書の酸化物半導体膜において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎ
ｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定されたナトリウ
ム（Ｎａ）の濃度は、５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下
、さらに好ましくは１×１０１５ｃｍ−３以下が好適である。また本明細書の酸化物半導
体膜において、ＳＩＭＳによって測定されたリチウム（Ｌｉ）の濃度は、５×１０１５ｃ
ｍ−３以下、好ましくは１×１０１５ｃｍ−３以下が好適である。また本明細書の酸化物
半導体膜において、ＳＩＭＳによって測定されたカリウム（Ｋ）の濃度は、５×１０１５
ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下が好適である。
当該酸化物半導体膜中において、ナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ
）等のアルカリ金属、並びに、アルカリ土類金属の濃度が高い場合、トランジスタ特性の
劣化及びトランジスタ特性のばらつきをもたらす恐れがある。そのため、トランジスタ特
性の劣化及びトランジスタ特性のばらつきを抑制するために、酸化物半導体膜中のアルカ
リ金属及びアルカリ土類金属は、上述の濃度範囲であることが好適である。
特に、酸化物半導体膜に接する絶縁膜が酸化物絶縁膜である場合、ナトリウム（Ｎａ）は
、当該絶縁膜中に拡散し、ナトリウムイオン（Ｎａ＋）となる。また、ナトリウム（Ｎａ
）は、酸化物半導体膜中において、金属と酸素の結合を分断し、あるいは結合中に割り込
む恐れがある。
ナトリウム（Ｎａ）が絶縁膜中でナトリウムイオン（Ｎａ＋）となる場合、ナトリウム（
Ｎａ）が酸化物半導体膜中において、金属と酸素の結合を分断し、或いは、ナトリウム（
Ｎａ）が酸化物半導体膜中において、結合中に割り込む場合、トランジスタ特性の劣化（
例えば、ノーマリオン化（しきい値の負へのシフト）、移動度の低下等）の原因となる恐
れがある。さらに、このようなナトリウム（Ｎａ）の振る舞いは、トランジスタ特性のば
らつきの原因ともなる。
上述のアルカリ金属及びアルカリ土類金属に起因するトランジスタ特性の劣化及びトラン
ジスタ特性のばらつきは、特に酸化物半導体膜中の水素の濃度が十分に低い場合において
顕著となる。従って、酸化物半導体膜中の水素の濃度が、５×１０１９ｃｍ−３以下、特
に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を上述の値にすること
が好適である。
またソース電極又はドレイン電極の一方である電極１０５ａは、ゲート電極１０２ａの一
部及び酸化物半導体膜１０４の一部と重畳している。また、ソース電極又はドレイン電極
の他方である電極１０５ｂは、ゲート電極１０２ｂの一部及び酸化物半導体膜１０４の一
部と重畳している。
電極１０５ａ及び電極１０５ｂそれぞれは、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タ
ンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれ
た元素を含む導電膜、上述した元素を成分とする合金膜、或いは上述した元素を組み合わ
せた合金膜等を用いる。
なお、アルミニウム（Ａｌ）単体のアルミニウム膜は、耐熱性が劣り、また腐蝕しやすい
等の問題点がある。そのため、電極１０５ａ及び電極１０５ｂそれぞれをアルミニウム（
Ａｌ）を用いて形成する場合は、アルミニウム（Ａｌ）と耐熱性導電性材料を組み合わせ
て形成する。
アルミニウム（Ａｌ）と組み合わせる耐熱性導電性材料としては、チタン（Ｔｉ）、タン
タル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（
Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む材料、または上述した元素を成分
とする合金材料、上述した元素を組み合わせた合金材料、または上述した元素を成分とす
る窒化物を用いる。
また第１のゲート電極であるゲート電極１０２ａ、第２のゲート電極であるゲート電極１
０２ｂ、ゲート絶縁膜１２３、酸化物半導体膜１０４、ソース電極又はドレイン電極の一
方である電極１０５ａ、ソース電極又はドレイン電極の他方である電極１０５ｂを覆って
、絶縁膜１２６が形成されている。絶縁膜１２６は、酸化物半導体膜１０４に直接接触し
て設けられている絶縁膜であり、酸化物半導体膜１０４を保護する保護膜である。
絶縁膜１２６は、ゲート絶縁膜１２３と同様に、酸化珪素膜、酸化窒化珪素膜、窒化酸化
珪素膜、窒化珪素膜を用いた単層構造、或いはこれらの膜を積層した積層構造を用いても
よい。保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防
ぐためのものであり、緻密な膜が好ましい。
図１（Ａ）は、酸化物半導体トランジスタ１００の上面図であり、図１（Ａ）のＡ−Ａ’
の断面図が、図１（Ｂ）となる。
酸化物半導体膜１０４中の電極１０５ａ及び電極１０５ｂ（ソース電極及びドレイン電極
）との間の領域が、チャネル形成領域となる。よって図１（Ａ）に示すように、電極１０
５ａの端部及び電極１０５ｂの端部との間の距離が、チャネル長Ｌとなる。また電極１０
５ａ又は電極１０５ｂのチャネル長と垂直な一辺の長さが、チャネル幅Ｗとなる。
よって当該チャネル形成領域、かつ、酸化物半導体膜１０４がゲート電極１０２ａ及びゲ
ート電極１０２ｂに重畳しない領域が、Ｌｏｆｆ領域１０９となる。Ｌｏｆｆ領域１０９
のチャネル長方向の長さを長さＦとする。
Ｌｏｆｆ領域１０９のチャネル長方向の長さである長さＦは、短すぎるとオン電流低減の
効果が望めず、長すぎるとチャネル形成領域の抵抗が増大する。よって、Ｌｏｆｆ領域１
０９のチャネル長方向の長さである長さＦは、１μｍ以上２０μｍ以下が好適である。
Ｌｏｆｆ領域１０９を設けることにより、酸化物半導体トランジスタ１００のオン電流を
低減することができる。よって、占有面積を増大することなくオン電流を低減できる酸化
物半導体トランジスタ１００を得ることができる。
このようにＬｏｆｆ領域１０９を設けることによってオン電流が低減された酸化物半導体
トランジスタ１００は、表示装置の画素に用いることができる。画素に酸化物半導体トラ
ンジスタ１００を用いた表示装置については、後述する。
なお本実施の形態では、酸化物半導体トランジスタ１００として、ボトムゲート構造を有
するトランジスタについて説明したが、開示される発明の一態様はこれに限定されない。
第１のゲート電極と第２のゲート電極が互いに離れており、ゲート絶縁膜を介して、当該
第１のゲート電極と第２のゲート電極に重畳する領域と重畳しない領域を有する酸化物半
導体トランジスタは、トップゲート構造であってもオン電流低減の効果が望めるので好適
である。
＜同一基板上に設けられたＬｏｆｆ領域を設けない酸化物半導体トランジスタ及びＬｏｆ
ｆ領域を設けた酸化物半導体トランジスタ＞
図２（Ａ）〜図２（Ｃ）に、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタ１１０及
びＬｏｆｆ領域１０９を設けた酸化物半導体トランジスタ１００の上面図と断面図を示す
。
図２（Ｃ）において、Ａ−Ａ’の断面図が図２（Ｂ）に対応し、Ｂ−Ｂ’の断面図が図２
（Ａ）に対応する。なお、図２（Ｂ）は図１（Ａ）と同じ図面であり、図２（Ｃ）のＡ−
Ａ’の断面図は、図１（Ｂ）と同じ図面である。図２（Ｂ）及び図２（Ｃ）に示される酸
化物半導体トランジスタ１００の詳細な説明については、上述したので割愛する。
図２（Ａ）及び図２（Ｃ）で示す酸化物半導体トランジスタ１１０は、絶縁表面を有する
基板１０１上に形成されている。
酸化物半導体トランジスタ１１０は、基板１０１上に設けられ、第３のゲート電極である
ゲート電極１１２、及びゲート絶縁膜１２３を有している。ゲート電極１１２の材料は、
ゲート電極１０２ａ及びゲート電極１０２ｂと同様である。
また酸化物半導体トランジスタ１１０は、ゲート電極１１２上にゲート絶縁膜１２３を介
して設けられ、チャネル形成領域が形成される第２の酸化物半導体膜である酸化物半導体
膜１１４を有している。酸化物半導体膜１１４の材料は、酸化物半導体膜１０４と同様で
ある。
また酸化物半導体トランジスタ１１０は、ゲート電極１１２の一部及び酸化物半導体膜１
１４の一部と重畳し、ソース電極又はドレイン電極の一方である電極１１５ａ、及び、ゲ
ート電極１１２の一部及び酸化物半導体膜１１４の一部と重畳し、ソース電極又はドレイ
ン電極の他方である電極１１５ｂを有している。電極１１５ａ及び電極１１５ｂの材料は
、電極１０５ａ及び電極１０５ｂと同様である。
また酸化物半導体トランジスタ１００と同様に、酸化物半導体トランジスタ１１０におい
て、ゲート電極１１２、ゲート絶縁膜１２３、酸化物半導体膜１１４、ソース電極又はド
レイン電極の一方である電極１１５ａ、ソース電極又はドレイン電極の他方である電極１
１５ｂを覆って、絶縁膜１２６が形成されている。絶縁膜１２６は、酸化物半導体膜１１
４に直接接触して設けられている絶縁膜であり、酸化物半導体膜１１４を保護する保護膜
である。
酸化物半導体トランジスタ１１０は、Ｌｏｆｆ領域が設けられていないので、オン電流が
高い。このようなオン電流の高い酸化物半導体トランジスタ１１０は、表示装置の駆動回
路に用いることができる。酸化物半導体トランジスタ１１０を駆動回路に用いた表示装置
については、後述する。
なお図２（Ａ）〜図２（Ｃ）においては、酸化物半導体トランジスタ１００のゲート電極
１０２ａ、ゲート電極１０２ｂ、酸化物半導体膜１０４、電極１０５ａ、及び、電極１０
５ｂ、並びに、酸化物半導体トランジスタ１１０のゲート電極１１２、酸化物半導体膜１
１４、電極１１５ａ、及び、電極１１５ｂを矩形としたが、本実施の形態はこれに限定さ
れない。酸化物半導体トランジスタ１００及び酸化物半導体トランジスタ１１０を構成す
るゲート電極、酸化物半導体膜、ソース電極及びドレイン電極を、図１０（Ａ）〜図１０
（Ｃ）に示すように、湾曲形状を有するように形成してもよい。ゲート電極、酸化物半導
体膜、ソース電極及びドレイン電極が湾曲形状を有する酸化物半導体トランジスタにおい
ても、Ｌｏｆｆ領域が形成された酸化物半導体トランジスタは、オン電流が低いという点
において好適である。またＬｏｆｆ領域が形成されない酸化物半導体トランジスタは、オ
ン電流が高いので駆動回路に用いることが可能である。
また本実施の形態では、酸化物半導体トランジスタ１００及び酸化物半導体トランジスタ
１１０として、ボトムゲート構造を有するトランジスタについて説明したが、本実施の形
態はこれに限定されない。トップゲート構造の酸化物半導体トランジスタにおいても、Ｌ
ｏｆｆ領域が形成された酸化物半導体トランジスタは、オン電流が低いという点において
好適である。またＬｏｆｆ領域が形成されない酸化物半導体トランジスタは、オン電流が
高いので駆動回路に用いることが可能である。
同一基板１０１上に、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタ１１０、及びＬ
ｏｆｆ領域１０９を設けた酸化物半導体トランジスタ１００の作製方法について、以下に
述べる。
まず絶縁表面を有する基板１０１上に、ゲート電極１１２、ゲート電極１０２ａ、及びゲ
ート電極１０２ｂを作製する（図３（Ａ）参照）。
ゲート電極１１２、ゲート電極１０２ａ、及びゲート電極１０２ｂは、スパッタリング法
や真空蒸着法で、導電膜を形成し、当該導電膜をエッチングすることによって形成する。
或いは、導電性ナノペーストを用い、インクジェット法により吐出し焼成することにより
、ゲート電極１１２、ゲート電極１０２ａ、及びゲート電極１０２ｂを形成してもよい。
次いで、基板１０１、ゲート電極１１２、ゲート電極１０２ａ、及びゲート電極１０２ｂ
を覆って、ゲート絶縁膜１２３を形成する（図３（Ｂ）参照）。
ゲート絶縁膜１２３を覆って、酸化物半導体膜１２４を形成する（図３（Ｃ）参照）。酸
化物半導体膜１２４は、上述した酸化物半導体膜１０４の材料をターゲットとして用い、
スパッタ法にて形成すればよい。
次いで酸化物半導体膜１２４をエッチングにて加工し、ゲート電極１１２上にゲート絶縁
膜１２３を介して酸化物半導体膜１１４、並びに、ゲート電極１０２ａ及びゲート電極１
０２ｂ上にゲート絶縁膜１２３を介して酸化物半導体膜１０４が形成される（図４（Ａ）
参照）。これにより、酸化物半導体トランジスタ１１０のチャネル形成領域である酸化物
半導体膜である１１４、及び酸化物半導体トランジスタ１００のチャネル形成領域である
酸化物半導体膜１０４を、同じ材料及び同じ工程で形成することができる。
図４（Ａ）において、酸化物半導体膜１０４中の領域で、ゲート電極１０２ａ及びゲート
電極１０２ｂの間の領域、すなわちゲート電極と酸化物半導体膜１０４が重畳しない領域
が、Ｌｏｆｆ領域１０９となる。Ｌｏｆｆ領域１０９が存在することにより、酸化物半導
体トランジスタ１００のオン電流が低減される。
ゲート絶縁膜１２３、酸化物半導体膜１１４、及び酸化物半導体膜１０４を覆って、導電
膜１２５を形成する（図４（Ｂ）参照）。導電膜１２５は、上述した電極１０５ａ及び電
極１０５ｂの材料をターゲットとして用い、スパッタ法にて形成すればよい。
次いで、導電膜１２５をエッチングして、酸化物半導体トランジスタ１１０のソース電極
及びドレイン電極である電極１１５ａ及び電極１１５ｂ、並びに、酸化物半導体トランジ
スタ１００のソース電極及びドレイン電極である電極１０５ａ及び電極１０５ｂを形成す
る。以上により、酸化物半導体トランジスタ１１０及び酸化物半導体トランジスタ１００
が作製される（図４（Ｃ）参照）。
次いで、酸化物半導体トランジスタ１１０及び酸化物半導体トランジスタ１００を覆って
、保護膜として機能する絶縁膜１２６を形成する（図２（Ｃ）参照）。
酸化物半導体トランジスタ１１０は、Ｌｏｆｆ領域が形成されないため、オン電流が高い
。一方、酸化物半導体トランジスタ１００は、Ｌｏｆｆ領域１０９が設けられているため
、オン電流が低減される。
以上のようにして、同一基板１０１上に、オン電流が低い酸化物半導体トランジスタ１０
０及びオン電流が高い酸化物半導体トランジスタ１１０を作製することができる。
なお、本実施の形態においては、酸化物半導体膜１２４をエッチングして酸化物半導体膜
１１４及び酸化物半導体膜１０４を形成した後、導電膜１２５を形成し、導電膜１２５を
エッチングすることにより電極１１５ａ、電極１１５ｂ、電極１０５ａ、及び電極１０５
ｂを形成する。しかし本実施の形態は、上述の作製工程に限定されない。酸化物半導体膜
１２４及び導電膜１２５を形成し、酸化物半導体膜１２４及び導電膜１２５を、同じマス
クを用いてエッチングしてもよい。酸化物半導体膜１２４及び導電膜１２５を、同じマス
クを用いてエッチングすると、マスク数を減らすことができ、作製工程を減らすことが可
能である。
このように、オン電流が低い酸化物半導体トランジスタ１００とオン電流が高い酸化物半
導体トランジスタ１１０を同一基板１０１上に作製すると、酸化物半導体トランジスタの
作製工程が削減でき、作製コストを抑制することができる。
なお本実施の形態では、オン電流が低い酸化物半導体トランジスタ１００及びオン電流が
高い酸化物半導体トランジスタ１１０として、ボトムゲート構造のトランジスタを作製す
る例について述べたが、開示される発明の一態様はこれに限定されない。酸化物半導体ト
ランジスタ１００及び酸化物半導体トランジスタ１１０としてトップゲート構造を有する
トランジスタを用いた場合においても、同一基板上にそれぞれのトランジスタを同時に作
製することが可能である。これにより、酸化物半導体トランジスタの作製工程が削減でき
、作製コストを抑制することができる。
＜表示装置＞
本実施の形態では、本発明の一態様に係る表示装置として、発光表示装置の例を示す。表
示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素
子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合
物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後
者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図５（Ａ）に、本発明の一態様に係る発光表示装置の一例として、アクティブマトリクス
型ＥＬ表示装置を示す。図５（Ａ）に示す発光表示装置は、絶縁表面を有する基板１０１
上に、複数の画素１３６を有する画素部１３１、並びに、画素部１３１を駆動する駆動回
路であるゲートドライバ１３２及びソースドライバ１３４を有する。
画素部１３１は、ソースドライバ１３４から伸張して配置された複数のソース線１３５に
より、ソースドライバ１３４と接続されている。また画素部１３１は、ゲートドライバ１
３２から伸張して配置された複数のゲート線１３３によりゲートドライバ１３２と接続さ
れている。また画素部１３１は、ソース線１３５及びゲート線１３３に対応して、マトリ
クス状に配置された複数の画素１３６を有する。
各画素１３６は、トランジスタ１４１、トランジスタ１４２、発光素子１４４、容量素子
１４３、ソース線１３５、ゲート線１３３、電源線１３７を含む（図５（Ｂ）参照）。
トランジスタ１４１のソース又はドレインの一方は、ソース線１３５に電気的に接続され
ている。トランジスタ１４１のソース又はドレインの他方は、容量素子１４３の一方の端
子、及びトランジスタ１４２のゲートに電気的に接続されている。トランジスタ１４１の
ゲートは、ゲート線１３３に電気的に接続されている。トランジスタ１４１は、トランジ
スタ１４２のオン及びオフを制御するスイッチング素子として機能する。
トランジスタ１４２のソース又はドレインの一方は、発光素子１４４に電気的に接続され
ている。トランジスタ１４２のソース又はドレインの他方は、容量素子１４３の他方の端
子、及び電源線１３７に電気的に接続されている。トランジスタ１４２のゲートは、トラ
ンジスタ１４１のソース又はドレインの他方、及び容量素子１４３の一方の端子に電気的
に接続されている。トランジスタ１４２は、発光素子１４４に流す電流の制御を行う電流
制御素子として機能する。
容量素子１４３の一方の端子は、トランジスタ１４１のソース又はドレインの他方、及び
トランジスタ１４２のゲートに電気的に接続されている。容量素子１４３の他方の端子は
、トランジスタ１４２のソース又はドレインの他方、及び電源線１３７に電気的に接続さ
れている。
発光素子１４４は、トランジスタ１４２のソース又はドレインの一方に電気的に接続され
ている。
画素１３６に用いられるトランジスタ１４１及びトランジスタ１４２はそれぞれ、図１（
Ａ）〜図１（Ｂ）及び図２（Ｂ）〜図２（Ｃ）で説明された酸化物半導体トランジスタ１
００を用いることができる。
画素１３６に用いるトランジスタ１４１及びトランジスタ１４２として、Ｌｏｆｆ領域１
０９を有する酸化物半導体トランジスタ１００を用いると、占有面積を増大させずに、オ
ン電流が低減されたトランジスタ１４１及びトランジスタ１４２を得ることができる。
以上説明したように、オン電流が低減された酸化物半導体トランジスタを画素１３６に用
いた発光表示装置は、発光表示装置の開口率が減少するのを抑制することが可能である。
また、発光素子１４４の電流制御用トランジスタであるトランジスタ１４２として、オン
電流が低減されたトランジスタを用いると、トランジスタ１４２の駆動電圧が変化しても
ドレイン電流の変化量が小さいという点で特に好適である。その理由を以下に説明する。
本実施の形態の発光表示装置の輝度は、発光素子１４４及びトランジスタ１４２の電流に
依存する。そのため、発光素子１４４及びトランジスタ１４２の特性が発光表示装置の輝
度にとっては重要である。
図５に示すトランジスタ１４２として、チャネル長が長いことによりオン電流が低いトラ
ンジスタを用いた場合と、チャネル長が短いことによりオン電流が高いトランジスタを用
いた場合の特性の違いを、図９（Ａ）及び図９（Ｂ）を用いて説明する。
まず図５において、トランジスタ１４２のソース又はドレインのうち、電源線１３７と接
続されている側の電圧をＶＡ、またトランジスタ１４２のソース又はドレインのうち、発
光素子１４４と接続されている側の電圧を電圧ＶＥとする。
図９（Ａ）及び図９（Ｂ）は、オン電流が低い（チャネル長が長い）トランジスタ及びオ
ン電流が高い（チャネル長が短い）トランジスタそれぞれにおいて、電圧ＶＥ及びドレイ
ン電流Ｉｄ特性（以下「ＶＥ−ＩＤ特性」ともいう）、並びに、発光素子１４４の電圧特
性を示す。なおこのとき、オン電流が低い（チャネル長が長い）トランジスタ及びオン電
流が高い（チャネル長が短い）トランジスタのゲート及びソース間電圧Ｖｇｓは等しいも
のとする。
図９（Ａ）において、発光素子１４４の電圧特性の曲線を曲線ＣＥとする。
また、オン電流が低い（チャネル長が長い）トランジスタのＶＥ−ＩＤ特性の曲線を曲線
Ｃｌ、曲線Ｃｌが曲線ＣＥと交わる点の電圧を電圧Ｖｌ、及び、曲線Ｃｌが曲線ＣＥと交
わる点の電流をＩｄｌとする。
また、オン電流が高い（チャネル長が短い）トランジスタのＶＥ−ＩＤ特性の曲線を曲線
Ｃｓ、曲線Ｃｓが曲線ＣＥと交わる点の電圧を電圧Ｖｓ、及び、曲線Ｃｓが曲線ＣＥと交
わる点の電流をＩｄｓとする。
曲線Ｃｌ及び曲線Ｃｓはそれぞれ、電圧ＶＥに対してドレイン電流Ｉｄがほぼ変化しない
領域である飽和領域Ｓ、及び、電圧ＶＥに対してドレイン電流Ｉｄに対して線形に変化す
る線形領域Ｒを有する。
電圧Ｖｌはオン電流が低い（チャネル長が長い）トランジスタの駆動電圧、電圧Ｖｓはオ
ン電流が高い（チャネル長が短い）トランジスタの駆動電圧となる。
ここで図９（Ｂ）に、発光素子１４４が劣化し、発光素子１４４に流せる電流が低くなっ
た場合の電圧特性を示す。
図９（Ｂ）においては、劣化前の発光素子１４４の電圧特性の曲線ＣＥを曲線ＣＥ１とし
、劣化後の発光素子１４４の電圧特性の曲線ＣＥを曲線ＣＥ２とする。
また、オン電流が低い（チャネル長が長い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｌが
、曲線ＣＥ１と交わる点の電圧を駆動電圧Ｖｌ１とする。オン電流が高い（チャネル長が
短い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｓが、曲線ＣＥ１と交わる点の電圧を駆動
電圧Ｖｓ１とする。
同様に、オン電流が低い（チャネル長が長い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｌ
が、曲線ＣＥ２と交わる点の電圧を駆動電圧Ｖｌ２とする。オン電流が高い（チャネル長
が短い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｓが、曲線ＣＥ２と交わる点の電圧を駆
動電圧Ｖｓ２とする。
発光素子１４４が劣化し、発光素子１４４に流せる電流が低くなると、発光素子１４４に
印加する電圧を増加させなければならない。そのため、駆動電圧Ｖｌ１及び駆動電圧Ｖｓ
１よりも、駆動電圧Ｖｌ２及び駆動電圧Ｖｓ２の方が電圧値が高くなる。さらに、駆動電
圧Ｖｌ２及び駆動電圧Ｖｓ２が高くなると、駆動電圧Ｖｌ２及び駆動電圧Ｖｓ２が線形領
域Ｒに入る恐れがある。
図９（Ｂ）では、オン電流が高い（チャネル長が短い）トランジスタを用いた場合の駆動
電圧Ｖｓ２が線形領域Ｒに入った場合を示している。駆動電圧が線形領域Ｒに入ると、駆
動電圧の小さな変化でドレイン電流が大きく変化してしまう恐れがある。
一方、オン電流が低い（チャネル長が長い）トランジスタを用いた場合の駆動電圧Ｖｌ２
は、線形領域Ｒに入らず、飽和領域Ｓに存在する。
そのためオン電流が低い（チャネル長が長い）トランジスタでは、駆動電圧が変化しても
ドレイン電流の変化量が小さいという効果を奏する。
よって、トランジスタ１４２としてオン電流が低い（チャネル長の長い）トランジスタを
用いると、トランジスタ１４２の駆動電圧が変化してもドレイン電流の変化量が小さいと
いう点で特に好適である。
また当該複数の画素１３６を有する画素部１３１を駆動するゲートドライバ１３２及びソ
ースドライバ１３４に用いるトランジスタとして、図２（Ａ）及び図２（Ｃ）で説明され
た酸化物半導体トランジスタ１１０を用いることができる。
ゲートドライバ１３２及びソースドライバ１３４に用いるトランジスタとして酸化物半導
体トランジスタ１１０を用いると、オン電流が高い酸化物半導体トランジスタ１１０と、
上記オン電流が低い酸化物半導体トランジスタ１００を、同一基板１０１上に作製するこ
とができる。
オン電流が高い酸化物半導体トランジスタ１１０とオン電流が低い酸化物半導体トランジ
スタ１００を同一基板１０１上に作製すると、酸化物半導体トランジスタ１１０及び酸化
物半導体トランジスタ１００の作製工程が削減でき、作製コストを抑制することができる
。
よって、本実施の形態により、同一基板１０１上に、画素１３６にオン電流が低い酸化物
半導体トランジスタ１００を用い、かつ駆動回路（ゲートドライバ１３２及びソースドラ
イバ１３４）にオン電流が高い酸化物半導体トランジスタ１１０を用いた表示装置を得る
ことができる。
よって、複数の画素１３６を有する画素部１３１、及び駆動回路（ゲートドライバ１３２
及びソースドライバ１３４）に用いられるトランジスタとして、それぞれ酸化物半導体ト
ランジスタ１００及び酸化物半導体トランジスタ１１０を同一基板１０１上に作製するこ
とができる。これにより、発光表示装置の作製において、作製工程が削減でき、作製コス
トを抑制することが可能となる。
図６（Ａ）〜図６（Ｃ）に、トランジスタ１４２として用いた酸化物半導体トランジスタ
１００、及び発光素子１４４の断面を示す。
図６（Ａ）に示す発光表示装置は、基板１０１、トランジスタ１４２として酸化物半導体
トランジスタ１００、絶縁膜１２６、絶縁膜１２７、隔壁１２８、電極１０７、発光層１
５２、電極１５３を有している。電極１０７は、酸化物半導体トランジスタ１００のソー
ス電極又はドレイン電極の他方に電気的に接続されている。また、電極１０７、発光層１
５２、及び電極１５３で、発光素子１４４を形成する。
発光素子１４４は、発光を取り出すために、少なくとも陽極又は陰極の一方が透光性を有
すればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面か
ら発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基
板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様に
係る画素構成はどの射出構造の発光素子にも適用することができる。
図６（Ａ）では、上面射出構造の発光素子１４４について説明する。
絶縁膜１２７は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン
を用いて形成することが好ましい。
本実施の形態では、画素１３６のトランジスタ１４２（酸化物半導体トランジスタ１００
）がｎ型である。そのため、電極１０７を陰極として用いることが望ましい。具体的には
、陰極としては、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、Ａｌ
Ｌｉ等の金属材料を用いることができる。
隔壁１２８は、有機樹脂膜、無機絶縁膜、又は有機ポリシロキサンを用いて形成する。特
に感光性の材料を用い、電極１０７上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
発光層１５２は、単数の層で構成されていても、複数の層が積層されるように構成されて
いてもどちらでも良い。
発光層１５２を覆うように、陽極として電極１５３を形成する。電極１５３は、透光性を
有する導電性材料を用いた透光性導電膜で形成することができる。
透光性を有する導電性材料として、例えば、酸化タングステンを含むインジウム酸化物、
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化
ケイ素を添加したインジウム錫酸化物等が挙げられる。
電極１０７、発光層１５２、及び電極１５３が重畳することにより、発光素子１４４が形
成されている。また、発光素子１４４に酸素、水素、水分、二酸化炭素等が侵入しないよ
うに、電極１５３及び隔壁１２８を覆って保護膜を形成してもよい。保護膜としては、窒
化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
図６（Ａ）に示した発光素子１４４の場合、陰極である電極１０７が遮光性を有する金属
材料、陽極である電極１５３が透光性を有する導電性材料を用いて形成されている。その
ため、図６（Ａ）に示した発光素子１４４から発せられる光は、矢印で示すように電極１
５３側に射出する。よって、図６（Ａ）に示す発光素子１４４は、上面射出構造の発光素
子である。
なお図６（Ａ）に示す発光素子が上面射出構造の発光素子のため、発光表示装置の開口率
を上げることは難しい。しかしながら、本実施の形態により、トランジスタ１４２のオン
電流の最適化が行われているので好適である。
図６（Ｂ）では、下面射出構造の発光素子１４４について説明する。
図６（Ｂ）では、画素１３６のトランジスタ１４２（酸化物半導体トランジスタ１００）
に電気的に接続された電極１０８を、上述の透光性を有する導電性材料を用いて形成する
。
透光性を有する電極１０８上に、発光素子１４４の陰極である電極１５４が成膜されてお
り、電極１５４上に発光層１５２、陽極である電極１５３が順に積層されている。
陰極である電極１５４は、図６（Ａ）に示す電極１０７と同様に、仕事関数が小さい導電
性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度
（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、電極１５４として用いることができる。
陽極である電極１５３が透光性を有する場合、電極１５３を覆うように、光を反射または
遮蔽するための遮蔽膜１５５を形成する。遮蔽膜１５５は、例えば光を反射する金属等を
用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いる
こともできる。
電極１５４、発光層１５２、及び電極１５３が重畳することにより、発光素子１４４が形
成されている。また、発光素子１４４に酸素、水素、水分、二酸化炭素等が侵入しないよ
うに、遮蔽膜１５５及び隔壁１２８を覆って保護膜を形成してもよい。保護膜としては、
窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
図６（Ｂ）に示した発光素子１４４の場合、陰極である電極１５４は光を透過する程度に
薄い。また電極１５４の下方には、透光性を有する電極１０８が設けられている。また、
陽極である電極１５３を覆って遮蔽膜１５５が形成されている。
そのため、図６（Ｂ）に示した発光素子１４４から発せられる光は、矢印で示すように電
極１５４側に射出する。よって、図６（Ｂ）に示す発光素子１４４は、下面射出構造の発
光素子である。
図６（Ｂ）に示す発光素子は、上面射出構造の発光素子のため、本実施の形態により発光
表示装置の開口率を上げることができる。さらに、本実施の形態により、トランジスタ１
４２のオン電流の最適化が行われているので好適である。
図６（Ｃ）では、両面射出構造の発光素子１４４について説明する。
図６（Ｃ）では、図６（Ｂ）と同様に、画素１３６のトランジスタ１４２（酸化物半導体
トランジスタ１００）に電気的に接続された電極１０８を、上述の透光性を有する導電性
材料を用いて形成する。
また図６（Ｃ）に示す発光素子１４４において、図６（Ｂ）と同様に、透光性を有する電
極１０８上に、発光素子１４４の陰極である電極１５４が成膜されており、電極１５４上
に発光層１５２、陽極である電極１５３が順に積層されている。
陰極である電極１５４は、図６（Ａ）に示す電極１０７と同様に、仕事関数が小さい導電
性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度
（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、電極１５４として用いることができる。
電極１５４、発光層１５２、及び電極１５３が重畳することにより、発光素子１４４が形
成されている。また、発光素子１４４に酸素、水素、水分、二酸化炭素等が侵入しないよ
うに、電極１５３及び隔壁１２８を覆って保護膜を形成してもよい。保護膜としては、窒
化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
図６（Ｃ）に示した発光素子１４４の場合、陰極である電極１５４は光を透過する程度に
薄い。また電極１５４の下方には、透光性を有する電極１０８が設けられている。また、
陽極である電極１５３も透光性を有する導電材料を用いて形成されている。
そのため、図６（Ｃ）に示した発光素子１４４から発せられる光は、矢印で示すように電
極１５４側及び電極１５３側の両方に射出する。よって、図６（Ｃ）に示す発光素子１４
４は、両面射出構造の発光素子である。
さらに、以上のようにして作製された発光素子１４４を、さらに外気に曝されないように
気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィ
ルム等）やカバー材でパッケージング（封入）することが好ましい。
なお、ここでは、発光素子１４４として有機ＥＬ素子について述べたが、発光素子１４４
として無機ＥＬ素子を設けることも可能である。
また、酸化物半導体トランジスタ１００において、必要であれば、Ｌｏｆｆ領域１０９を
遮光する遮光膜、更に或いは酸化物半導体トランジスタ１００全体を遮光する遮光膜を設
けてもよい。このような遮光膜を設けることにより、光の取り出し効率を高めることがで
きる。
＜表示パネル＞
図７（Ａ）及び図７（Ｂ）は、本実施の形態の表示装置の一形態である表示パネルの上面
図及び断面図である。図７（Ｂ）は、図７（Ａ）のＣ−Ｃ’の断面図に相当する。
第１の基板１０１上に設けられた画素部１３１、ゲートドライバ１３２ａ、ゲートドライ
バ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂを囲むようにして、
シール材１６２が設けられている。また画素部１３１、ゲートドライバ１３２ａ、ゲート
ドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂの上に第２の
基板１６１が設けられている。画素部１３１、ゲートドライバ１３２ａ、ゲートドライバ
１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂは、第１の基板１０１
、第２の基板１６１、及びシール材１６２によって、充填材１６９と共に密封されている
。
第１の基板１０１上に設けられた画素部１３１に用いられるトランジスタとして、上述の
ように、図１（Ａ）〜図１（Ｂ）及び図２（Ｂ）〜図２（Ｃ）で説明された酸化物半導体
トランジスタ１００を用いることができる。
画素部１３１に用いられるトランジスタとして、Ｌｏｆｆ領域１０９を有する酸化物半導
体トランジスタ１００を用いると、画素部１３１に用いられるトランジスタは、占有面積
を増大させることなくオン電流を低減することができる。
このような酸化物半導体トランジスタ１００を画素部１３１に用いた表示パネルは、表示
パネルの開口率が減少するのを抑制することが可能である。
また、ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及
びソースドライバ１３４ｂにトランジスタとして、上述のように、図２（Ａ）及び図２（
Ｃ）で説明された酸化物半導体トランジスタ１１０を用いることができる。
よって、同一基板１０１上に、画素部１３１にオン電流が低い酸化物半導体トランジスタ
１００を用い、かつゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ
１３４ａ、及びソースドライバ１３４ｂにオン電流が高い酸化物半導体トランジスタ１１
０を用いた表示パネルを得ることができる。これにより、表示パネルの作製において、作
製工程が削減でき、作製コストを抑制することができる。
ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソー
スドライバ１３４ｂに与えられる各種信号及び電位は、ＦＰＣ１６７ａ及びＦＰＣ１６７
ｂから供給されている。
図７（Ｂ）に示す表示パネルでは、発光素子１４４として図６（Ａ）に示す上方射出構造
の発光素子を用いる。当該表示パネルにおいて、接続端子１６５が、電極１０７と同じ導
電膜から形成され、配線１６６は、発光素子１４４が有する電極１５３と同じ導電膜から
形成されている。
ただし発光素子１４４として、図６（Ａ）に示す上方射出構造の発光素子のみならず、図
６（Ｂ）に示す下方射出構造の発光素子、図６（Ｃ）に示す両面射出構造の発光素子を用
いてもよい。
図７（Ｂ）に示す表示パネルに図６（Ｂ）に示す下方射出構造の発光素子を用いる場合に
は、接続端子１６５として電極１０８又は電極１５４と同じ導電膜、配線１６６として電
極１５３と同じ導電膜を用いることができる。
図７（Ｂ）に示す表示パネルに図６（Ｃ）に示す両面射出構造の発光素子を用いる場合に
は、接続端子１６５として電極１０８又は電極１５４と同じ導電膜、配線１６６として電
極１５３と同じ導電膜を用いることができる。
接続端子１６５は、ＦＰＣ１６７ａが有する端子と、異方性導電膜１６８を介して電気的
に接続されている。
発光素子１４４として、図６（Ａ）に示す上方射出構造の発光素子、又は図６（Ｃ）に示
す両面射出構造の発光素子を用いる場合には、発光素子１４４からの光の取り出し方向に
位置する第２の基板１６１は透光性でなければならない。その場合には、ガラス板、プラ
スチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料
を用いる。
また、充填材１６９としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂
または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材１６９とし
て窒素を用いた。
また、必要であれば、発光素子１４４の射出面に偏光板、又は円偏光板（楕円偏光板を含
む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設け
てもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸
により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
以上述べたように、本実施の形態により、オン電流が低減され、かつ、占有面積の増大が
抑制された酸化物半導体トランジスタを得ることができる。
また本実施の形態により、オン電流が低減された酸化物半導体トランジスタを画素に用い
た表示装置において、表示装置の開口率が減少するのを抑制することができる。
また本実施の形態により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及び
オン電流が高い酸化物半導体トランジスタを作製することができる。
さらに、本実施の形態により、同一基板上に、画素にオン電流が低い酸化物半導体トラン
ジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装
置を得ることができる。
本実施例では、Ｌｏｆｆ領域１０９のチャネル長方向の長さＦを変えた場合において、酸
化物半導体トランジスタの特性の変化について述べる。より具体的には、ゲート−ソース
間電圧Ｖｇｓ及びドレイン電流Ｉｄ特性（以後「Ｖｇｓ−Ｉｄ特性」ともいう）の長さＦ
との依存性について述べる。
図８に、長さＦを変えた酸化物半導体トランジスタのＶｇｓ−Ｉｄ特性を示す。本実施例
における酸化物半導体トランジスタとして、実施の形態で述べた酸化物半導体トランジス
タ１００を用いた。また、長さＦが０μｍ、すなわちＬｏｆｆ領域が存在しない酸化物半
導体トランジスタの構造は、実施の形態の酸化物半導体トランジスタ１１０と同様である
。なお本実施例では、酸化物半導体トランジスタ１００の酸化物半導体膜１０４、及び酸
化物半導体トランジスタ１１０の酸化物半導体膜１１４の材料として、酸化インジウムと
酸化ガリウムと酸化亜鉛からなる酸化物（ＩＧＺＯ：Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚ
ｉｎｃ Ｏｘｉｄｅ）を用いた。
ただし、本実施例で測定した酸化物半導体トランジスタは、それぞれチャネル長Ｌ及びチ
ャネル幅Ｗが異なる酸化物半導体トランジスタであった。ドレイン電流Ｉｄは、チャネル
長Ｌ及びチャネル幅Ｗに依存して変化してしまう。そのため、本実施例では、チャネル長
Ｌ及びチャネル幅Ｗの比に基づいて、ドレイン電流Ｉｄの規格化を行った。
まずＬｏｆｆ領域が存在しない酸化物半導体トランジスタをトランジスタ１、トランジス
タ１のチャネル長Ｌをチャネル長Ｌ１、トランジスタ１のチャネル幅ＷをＷ１とする。
Ｌｏｆｆ領域１０９のチャネル長方向の長さＦが３μｍの酸化物半導体トランジスタを、
トランジスタ２とする。トランジスタ２のチャネル長Ｌをチャネル長Ｌ２、トランジスタ
２のチャネル幅ＷをＷ２、及びトランジスタ２の測定されたドレイン電流ＩｄをＩｄ２と
する。同様に、チャネル長方向の長さＦが１０μｍの酸化物半導体トランジスタをトラン
ジスタ３とし、トランジスタ３のチャネル長Ｌ、チャネル幅Ｗ、測定されたドレイン電流
Ｉｄをそれぞれ、チャネル長Ｌ３、チャネル幅Ｗ３、ドレイン電流Ｉｄ３とする（表１参
照）。
トランジスタ２のドレイン電流Ｉｄ２及びトランジスタ３のドレイン電流Ｉｄ３を、トラ
ンジスタ１のチャネル長Ｌ１とチャネル幅Ｗ１の比Ｌ１／Ｗ１によって規格化した。
トランジスタ２において、測定されたドレイン電流Ｉｄをドレイン電流Ｉｄ２、規格化後
のドレイン電流をドレイン電流Ｉｄ２’とする。測定されたドレイン電流Ｉｄ２をＬ１／
Ｗ１によって規格化するには、Ｉｄ２’：Ｉｄ２＝Ｗ２／Ｌ２：Ｗ１／Ｌ１が成り立つ。
これにより、Ｉｄ２’＝Ｉｄ２×（Ｗ２／Ｌ２）×（Ｌ１／Ｗ１）となる。またトランジ
スタ３においても同様の規格化を行った（表１参照）。
図８に、トランジスタ１、並びに、規格化後のトランジスタ２及びトランジスタ３のＶｇ
ｓ−Ｉｄ特性を示す。図８において、トランジスタ１のＶｇｓ−Ｉｄ特性は点線、トラン
ジスタ２のＶｇｓ−Ｉｄ特性は一点鎖線、トランジスタ３のＶｇｓ−Ｉｄ特性は実線で示
されている。
図８に示されるように、Ｌｏｆｆ領域１０９のチャネル長方向の長さＦが長くなるにつれ
て、規格化後のドレイン電流Ｉｄ’が低くなった。
以上本実施例により、Ｌｏｆｆ領域１０９によるオン電流低減の効果が確認できた。
このように、開示される発明の一態様により、占有面積を増大することなくオン電流を低
減できる酸化物半導体トランジスタを得ることができる。
また開示される発明の一態様により、開口率を減少させることなく、オン電流が低減され
た酸化物半導体トランジスタを画素に用いた表示装置を得ることができる。
さらに、開示される発明の一態様により、同一基板上に、オン電流が低い酸化物半導体ト
ランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。
オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを
同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コスト
を抑制することができる。
また、開示される発明の一態様により、同一基板上に、画素にオン電流が低い酸化物半導
体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用い
た表示装置を得ることができる。
同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路
にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減で
き、作製コストを抑制することができる。
１００ 酸化物半導体トランジスタ
１０１ 基板
１０２ａ ゲート電極
１０２ｂ ゲート電極
１０４ 酸化物半導体膜
１０５ａ 電極
１０５ｂ 電極
１０７ 電極
１０８ 電極
１０９ Ｌｏｆｆ領域
１１０ 酸化物半導体トランジスタ
１１２ ゲート電極
１１４ 酸化物半導体膜
１１５ａ 電極
１１５ｂ 電極
１２３ ゲート絶縁膜
１２４ 酸化物半導体膜
１２５ 導電膜
１２６ 絶縁膜
１２７ 絶縁膜
１２８ 隔壁
１３１ 画素部
１３２ ゲートドライバ
１３２ａ ゲートドライバ
１３２ｂ ゲートドライバ
１３３ ゲート線
１３４ ソースドライバ
１３４ａ ソースドライバ
１３４ｂ ソースドライバ
１３５ ソース線
１３６ 画素
１３７ 電源線
１４１ トランジスタ
１４２ トランジスタ
１４３ 容量素子
１４４ 発光素子
１５２ 発光層
１５３ 電極
１５４ 電極
１５５ 遮蔽膜
１６１ 基板
１６２ シール材
１６５ 接続端子
１６６ 配線
１６７ａ ＦＰＣ
１６７ｂ ＦＰＣ
１６８ 異方性導電膜
１６９ 充填材

Claims (1)

  1. 絶縁表面上に第１の導電層と、第２の導電層と、第３の導電層とを形成し、
    前記第１の導電層と、前記第２の導電層と、前記第３の導電層の上面に接する第１の絶縁層を形成し、
    前記第１の絶縁層上に第１の酸化物半導体層と、第２の酸化物半導体層とを形成し、
    前記第１の酸化物半導体層上に第４の導電層と、第５の導電層とを形成し、
    前記第２の酸化物半導体層上に第６の導電層と、第７の導電層とを形成し、
    前記第１の酸化物半導体層、前記第２の酸化物半導体層と、前記第４の導電層、前記第５の導電層、前記第６の導電層及び前記第７の導電層上に第２の絶縁層を形成し、
    前記第１の酸化物半導体層は、前記第１の導電層と重畳する領域を有し、
    前記第２の酸化物半導体層は、前記第２の導電層と、前記第３の導電層と重畳する領域を有し、
    前記第６の導電層は、前記第２の導電層と重畳する領域を有し、
    前記第７の導電層は、前記第３の導電層と重畳する領域を有し、
    前記第２の酸化物半導体層は、前記第６の導電層と前記第７の導電層の間において、
    前記第２の導電層と前記第３の導電層と重畳せず、且つ前記第２の酸化物半導体層上面で前記第２の絶縁層と接する領域を有する、半導体装置の作製方法。
JP2017171089A 2010-09-15 2017-09-06 半導体装置の作製方法 Active JP6509978B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010207009 2010-09-15
JP2010207009 2010-09-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016002350A Division JP2016119482A (ja) 2010-09-15 2016-01-08 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019071244A Division JP2019165228A (ja) 2010-09-15 2019-04-03 発光装置

Publications (2)

Publication Number Publication Date
JP2018029188A JP2018029188A (ja) 2018-02-22
JP6509978B2 true JP6509978B2 (ja) 2019-05-08

Family

ID=45805764

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2011198077A Active JP5869811B2 (ja) 2010-09-15 2011-09-12 半導体装置
JP2016002350A Withdrawn JP2016119482A (ja) 2010-09-15 2016-01-08 半導体装置
JP2017171089A Active JP6509978B2 (ja) 2010-09-15 2017-09-06 半導体装置の作製方法
JP2019071244A Withdrawn JP2019165228A (ja) 2010-09-15 2019-04-03 発光装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011198077A Active JP5869811B2 (ja) 2010-09-15 2011-09-12 半導体装置
JP2016002350A Withdrawn JP2016119482A (ja) 2010-09-15 2016-01-08 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019071244A Withdrawn JP2019165228A (ja) 2010-09-15 2019-04-03 発光装置

Country Status (5)

Country Link
US (2) US8405092B2 (ja)
JP (4) JP5869811B2 (ja)
KR (2) KR20140054465A (ja)
TW (1) TWI573279B (ja)
WO (1) WO2012035984A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087744B2 (en) * 2010-11-05 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving transistor
JP6076617B2 (ja) * 2011-05-13 2017-02-08 株式会社半導体エネルギー研究所 表示装置
JP2013251255A (ja) * 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
KR102081468B1 (ko) 2012-07-20 2020-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102522133B1 (ko) * 2013-06-27 2023-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6410496B2 (ja) 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
US9917110B2 (en) 2014-03-14 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105742294B (zh) * 2016-03-23 2019-01-15 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
KR102613288B1 (ko) 2016-07-26 2023-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10910407B2 (en) 2017-01-30 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7183061B2 (ja) * 2019-01-31 2022-12-05 株式会社ジャパンディスプレイ 表示装置及びトランジスタ

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4907041A (en) * 1988-09-16 1990-03-06 Xerox Corporation Intra-gate offset high voltage thin film transistor with misalignment immunity
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3395259B2 (ja) * 1993-07-07 2003-04-07 セイコーエプソン株式会社 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100306801B1 (ko) * 1998-06-25 2002-05-13 박종섭 박막트랜지스터및그의제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000214800A (ja) * 1999-01-20 2000-08-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6506635B1 (en) * 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
JP2001196594A (ja) 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002072963A (ja) * 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4678933B2 (ja) * 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
JP2005322935A (ja) 2001-06-01 2005-11-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003229578A (ja) 2001-06-01 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置およびその作製方法
US6897477B2 (en) 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4314843B2 (ja) * 2003-03-05 2009-08-19 カシオ計算機株式会社 画像読取装置及び個人認証システム
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004296963A (ja) * 2003-03-28 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4748954B2 (ja) * 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP4112527B2 (ja) * 2003-07-14 2008-07-02 株式会社半導体エネルギー研究所 システムオンパネル型の発光装置の作製方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7268485B2 (en) * 2003-10-07 2007-09-11 Eastman Kodak Company White-emitting microcavity OLED device
KR100987859B1 (ko) * 2003-11-03 2010-10-13 엘지디스플레이 주식회사 다결정실리콘 액정표시소자 및 그 제조방법
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
JP4588312B2 (ja) * 2003-12-02 2010-12-01 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4566575B2 (ja) * 2004-02-13 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR100603835B1 (ko) * 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
KR101086487B1 (ko) * 2004-12-24 2011-11-25 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR100731750B1 (ko) * 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4755143B2 (ja) * 2007-06-05 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI412125B (zh) * 2007-07-17 2013-10-11 Creator Technology Bv 電子元件及電子元件之製法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101529575B1 (ko) * 2008-09-10 2015-06-29 삼성전자주식회사 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법
US8575615B2 (en) * 2008-09-17 2013-11-05 Sharp Kabushiki Kaisha Semiconductor device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR102359831B1 (ko) 2008-11-21 2022-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20100075195A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8383470B2 (en) * 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101882887B1 (ko) * 2009-09-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Also Published As

Publication number Publication date
KR101426515B1 (ko) 2014-08-05
US8405092B2 (en) 2013-03-26
US20120061666A1 (en) 2012-03-15
US8884302B2 (en) 2014-11-11
WO2012035984A1 (en) 2012-03-22
JP2019165228A (ja) 2019-09-26
US20130168670A1 (en) 2013-07-04
TWI573279B (zh) 2017-03-01
KR20140054465A (ko) 2014-05-08
JP2016119482A (ja) 2016-06-30
KR20130105856A (ko) 2013-09-26
JP2012084864A (ja) 2012-04-26
JP2018029188A (ja) 2018-02-22
TW201230341A (en) 2012-07-16
JP5869811B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
JP6509978B2 (ja) 半導体装置の作製方法
US9240425B2 (en) Method for manufacturing light-emitting display device
JP6553775B2 (ja) 半導体装置
TWI714094B (zh) 半導體裝置
JP2020113783A (ja) トランジスタ
KR102040471B1 (ko) 반도체 장치
TWI476915B (zh) 半導體裝置及其製造方法
US8486774B2 (en) Thin film transistor and display device
JP5345456B2 (ja) 薄膜電界効果型トランジスタ
US8378344B2 (en) Light-emitting device with plural kinds of thin film transistors and circuits over one substrate
US10134766B2 (en) Semiconductor device and method for manufacturing the same
JP6109489B2 (ja) Ｅｌ表示装置
KR102273443B1 (ko) 유기전계 발광소자
JP2019012833A (ja) 半導体装置
US8669700B2 (en) Organic light emitting diode display including source and drain electrodes separated from a gate electrode
JP6068743B2 (ja) 半導体装置
US8912985B2 (en) Method for driving display device
US20230187556A1 (en) Semiconductor device and manufacturing method thereof
KR20230142161A (ko) 유기 발광 표시 장치
KR20230148036A (ko) 유기 발광 표시 장치
CN117133777A (zh) 薄膜晶体管基板、其制造方法以及包括其的显示设备
CN114156320A (zh) 显示装置的制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190403

R150 Certificate of patent or registration of utility model

Ref document number: 6509978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250