KR102273443B1 - 유기전계 발광소자 - Google Patents

유기전계 발광소자 Download PDF

Info

Publication number
KR102273443B1
KR102273443B1 KR1020140083164A KR20140083164A KR102273443B1 KR 102273443 B1 KR102273443 B1 KR 102273443B1 KR 1020140083164 A KR1020140083164 A KR 1020140083164A KR 20140083164 A KR20140083164 A KR 20140083164A KR 102273443 B1 KR102273443 B1 KR 102273443B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
electrode
light emitting
film transistor
Prior art date
Application number
KR1020140083164A
Other languages
English (en)
Other versions
KR20150066428A (ko
Inventor
류원상
노상순
신동채
최선영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140083164A priority Critical patent/KR102273443B1/ko
Publication of KR20150066428A publication Critical patent/KR20150066428A/ko
Priority to EP15172659.3A priority patent/EP2963687B1/en
Priority to US14/745,684 priority patent/US9530830B2/en
Priority to CN201510378957.4A priority patent/CN105280679B/zh
Application granted granted Critical
Publication of KR102273443B1 publication Critical patent/KR102273443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 스토리지 커패시터의 면적 증가 없이 스토리지 커패시터 용량을 향상시키면서도 개구율도 향상시키기 위해, 화소영역과 상기 화소영역 내에 소자영역과 발광영역이 정의된 제 1 기판; 상기 제 1 기판상의 상기 소자영역에 제 1 스토리지 전극과 제 1 버퍼층 및 제 2 스토리지 전극의 적층 구조를 갖는 스토리지 커패시터; 상기 스토리지 커패시터 위로 형성된 제 2 버퍼층; 상기 제 2 버퍼층 위로 상기 소자영역에 형성된 다수의 박막트랜지스터; 및 상기 다수의 박막트랜지스터 위로 형성된 보호층을 포함하며, 상기 스토리지 커패시터는 상기 다수의 박막트랜지스터 중 적어도 어느 하나의 박막트랜지스터와 중첩하며 형성되는 것을 특징으로 하는 유기전계 발광소자를 제공한다.

Description

유기전계 발광소자{Organic electro luminescent device}
본 발명은 유기전계 발광소자(Organic Electro luminescent Device)에 관한 것으로, 특히 하나의 화소영역 내에서 스토리지 커패시터의 용량을 향상시키면서도 개구율을 향상시키며, 나아가 고해상도를 구현할 수 있는 유기전계 발광소자에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 여러 가지 다양한 평판표시장치가 개발되어 각광받고 있다.
이 같은 평판표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device : LCD), 플라즈마표시장치(Plasma Display Panel device : PDP), 전계방출표시장치(Field Emission Display device : FED), 전기발광표시장치(Electroluminescence Display device : ELD) 등을 들 수 있는데, 이들 평판표시장치는 박형화, 경량화, 저소비전력화의 우수한 성능을 보여 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하고 있다.
이러한 평판표시장치 중 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다.
또한, 상기 유기전계 발광소자는 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형의 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
따라서, 전술한 바와 같은 장점을 갖는 유기전계 발광소자는 최근에는 TV, 모니터, 핸드폰 등 다양한 IT 기기에 이용되고 있다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나 액티브 매트릭스 방식에서는, 픽셀(pixel)을 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소영역별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소영역 단위로 온(on)/오프(off)되고, 이 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다.
그리고 상기 액티브 매트릭스 방식에서는 화소영역에 인가된 전압이 스토리지 커패시터에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다.
따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
도 1은 종래의 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다.
도시한 바와 같이, 제 1 기판(10) 상에는 순수 폴리실리콘의 제 1 영역(13a)과 불순물이 도핑된 제 2 영역(13b)으로 구성된 반도체층(13), 게이트 절연막(16), 게이트 전극(21), 상기 제 2 영역(13b)을 각각 노출시키는 반도체층 콘택홀(25)을 갖는 층간절연막(23), 소스 및 드레인 전극(33, 36)이 순차적으로 적층 형성되어 구동 박막트랜지스터(DTr)를 구성하고 있으며, 상기 소스 및 드레인 전극(33, 36)은 각각 전원배선(미도시) 및 유기전계 발광 다이오드(E)와 연결되어 있다.
상기 유기전계 발광 다이오드(E)는 유기 발광층(60)이 개재된 상태로 서로 대향된 제 1 전극(47) 및 제 2 전극(63)으로 구성된다. 이때 상기 제 1 전극(47)은 각 화소영역(P)별로 구동 박막트랜지스터(DTr)의 일전극과 접촉하며 형성되고 있으며, 상기 제 2 전극(63)은 상기 유기 발광층(60) 위로 전면에 형성되고 있다.
한편, 화소영역(P)에는 다음 화상신호가 입력되기까지 입력받는 화상신호를 유지시키기 위한 스토리지 커패시터(StgC)가 형성되어 있다.
상기 스토리지 커패시터(StgC)의 구조를 살펴보면, 상기 반도체층(13)이 형성된 동일한 층에 도핑된 폴리실리콘으로 이루어진 제 1 스토리지 전극(15)이 형성되어 있으며, 그 상부로 유전체층의 역할을 하는 게이트 절연막(16)이 형성되어 있으며, 상기 게이트 절연막(16) 상부로 상기 게이트 전극(21)을 이루는 동일한 물질로써 제 2 스토리지 전극(18)이 형성됨으로써 제 1 스토리지 커패시터(StgC1)를 이루고 있다.
또한, 상기 제 2 스토리지 전극(18) 상부에는 상기 층간절연막(23)이 형성되어 있으며, 상기 층간절연막(23) 상부에는 전원배선(미도시)이 형성됨으로써 이의 일부가 제 3 스토리지 전극(38)을 이루고 있다. 이때 상기 제 2 스토리지 전극(18)과 상기 층간절연막(23)과 상기 제 3 스토리지 전극(38)은 제 2 스토리지 커패시터(StgC2)를 이루고 있다.
따라서 전술한 구성을 갖는 종래의 유기전계 발광소자(1)는 제 1 스토리지 커패시터(StgC1)와 제 2 스토리지 커패시터(StgC2)가 병렬 연결됨으로써 이들 두 스토리지 커패시터(StgC1, StgC2)를 합한 스토리지 용량을 획득하게 된다.
한편, 최근에는 표시장치의 고해상도화가 급격히 진행되고 있다.
표시장치에 있어서 해상도라 함은 단위 면적당 표시되는 화소수(PPI:pixel per inch)로 정의되며, 고해상도의 표시장치라 함은 통상 300PPI(pixel per inch) 이상인 표시장치를 의미하고 있으며, 최근에는 500PPI 이상의 초고해상도를 갖는 표시장치 또한 요구되고 있다.
한편, 표시장치의 고해상도를 실현시키기 위해서는 화상을 표시하는 표시영역의 단위면적당 화소영역의 수를 늘려야 하며, 이는 곧 하나의 화소영역의 크기가 작아짐을 의미한다.
하나의 화소영역의 크기가 작아지는 경우, 자연적으로 이를 구성하는 구성요소의 크기가 작아짐으로써 스토리지 커패시터의 면적이 작아지게 되며, 이는 곧 스토리지 용량의 저하를 의미하게 된다.
또한, 각 화소영역이 작아지면 화상을 표시하는 유기전계 발광층의 크기가 작아짐으로써 이를 다음 프레임까지 유지시키기 위한 스토리지 용량도 조금은 작아지게 되지만, 완전히 비례하는 것이 아니다.
즉, 실제 화소영역이 작아지는 것보다는 스토리지 커패시터의 면적 저감에 따른 스토리지 용량이 줄어드는 것이 더 크게 됨으로써 하나의 화소영역에 있어 상기 스토리지 커패시터 형성을 위한 영역을 더욱 증가시켜야 하는 문제가 발생하고 있다.
하나의 화소영역 전체 면적대비 화상을 구현할 수 있는 영역의 비를 개구율이라 하는데, 종래의 유기전계 발광소자는 각 화소영역 내에서 상기 스토리지 커패시터의 면적을 증가시킬 경우 각 화소영역 내에서 스토리지 커패시터의 면적이 차지하는 면적이 상대적으로 증가하게 되므로 개구율이 저감되는 문제가 발생한다.
한편, 플렉시블(flexible) 유기전계 발광소자 디스플레이는 유리 기판을 플라스틱 필름으로 대체하여 접고 펼 수 있는 유연성을 부여한 것으로서, 가볍고 충격에 강할 뿐 아니라, 휘거나 굽힐 수 있어 다양한 형태로 제작이 가능하므로 근래에 그 연구가 활발히 이루어지고 있다.
그런데, 플라스틱 필름으로 이루어진 플렉시블(flexible) 기판은 유리 기판과는 달리 수분 및 산소와의 접촉에 취약하므로, 기판 내부로 서서히 유입되는 수분과 산소에 의해 유연성이 손상되거나 내부 회로가 손상되는 문제점이 발생하고 있다.
또한, 플렉시블(flexible) 기판은 정전기에 의해 대전되기 쉽고, 이에 따른 전기장으로 인해 박막트랜지스터의 오동작으로 화질 불량을 일으키는 문제점이 발생하고 있다.
본 발명은 이러한 문제를 해결하기 위해 안출된 것으로, 스토리지 커패시터의 면적 증가 없이 스토리지 커패시터 용량을 향상시키면서도 개구율도 향상시킬 수 있는 유기전계 발광소자 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명은, 화소영역과 상기 화소영역 내에 소자영역과 발광영역 정의된 제 1 기판; 상기 제 1 기판상의 상기 소자영역에 제 1 스토리지 전극과 제 1 버퍼층 및 제 2 스토리지 전극의 적층 구조를 갖는 스토리지 커패시터; 상기 스토리지 커패시터 위로 형성된 제 2 버퍼층; 상기 제 2 버퍼층 위로 상기 소자영역에 형성된 스위칭 및 구동 박막트랜지스터; 및 상기 스위칭 및 구동 박막트랜지스터 위로 형성된 보호층을 포함하며,
상기 스토리지 커패시터는 상기 스위칭 및 구동 박막트랜지스터 중 어느 하나 또는 상기 스위칭 및 구동 박막트랜지스터 모두와 중첩하며 형성되는 것을 특징으로 하는 유기전계 발광소자를 제공한다.
상기 제 1 기판과 상기 스토리지 커패시터를 이루는 상기 제 1 스토리지 전극 사이에 투습방지층을 더 포함하는 유기전계 발광소자를 제공한다.
상기 제 1 기판은 플렉시블 기판인 것을 특징으로 한다.
상기 제 1 및 제 2 스토리지 전극은 금속물질로 이루어지며, 상기 제 1 버퍼층은 무기절연물질로 이루어진 것이 특징으로 한다.
상기 스위칭 및 구동 박막트랜지스터는 각각 반도체층, 게이트 절연막, 게이트 전극, 상기 반도체층을 노출시키는 반도체층 콘택홀을 구비한 층간절연막 및 상기 반도체층 콘택홀을 통해 상기 반도체층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극의 적층 구성을 이루는 것을 특징으로 하는 유기전계 발광소자.
상기 반도체층은 폴리실리콘으로 이루어지거나, 또는 산화물 반도체 물질로 이루어진 것을 특징으로 한다.
상기 층간절연막 상부에 제 1 보조패턴이 더욱 형성되며,
상기 제 1 보조패턴은 상기 스위칭 박막트랜지스터의 드레인 전극과 상기 구동 박막트랜지스터의 게이트 전극 및 상기 스토리지 커패시터와 연결되는 것을 특징으로 한다.
상기 제 1 보조패턴은 상기 층간절연막, 게이트 절연막 및 제 2 버퍼층에 구비된 상기 제 2 스토리지 전극을 노출시키는 스토리지 콘택홀을 통해 상기 스토리지 커패시터의 상기 제 2 스토리지 전극과 연결되는 것을 특징으로 한다.
상기 제 1 보조패턴은 상기 층간절연막, 게이트 절연막, 제 2 버퍼층 및 제 1 버퍼층에 구비된 상기 제 1 스토리지 전극을 노출시키는 스토리지 콘택홀을 통해 상기 스토리지 커패시터의 상기 제 1 스토리지 전극과 연결되는 것을 특징으로 한다.
상기 제 1 보조패턴은 상기 층간절연막에 구비된 상기 게이트 전극을 노출시키는 게이트 콘택홀을 통해 상기 구동 박막트랜지스터의 상기 게이트 전극과 연결되는 것을 특징으로 한다.
상기 보호층 위로 상기 발광영역에 유기전계 발광 다이오드가 더욱 형성되며,
상기 유기전계 발광 다이오드는 상기 보호층에 구비된 상기 구동 박막트랜지스터의 상기 드레인 전극을 노출시키는 상기 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 상기 드레인 전극과 연결되는 것을 특징으로 한다.
본 발명에 따른 유기전계 발광소자는, 스토리지 커패시터가 스위칭 박막트랜지스터 또는(및) 구동 박막트랜지스터와 중첩하여 형성됨으로써 각 소자영역에는 상기 스위칭 및 구동 박막트랜지스터와 이격하여 형성되는 별도의 스토리지 커패시터 형성을 위한 영역이 필요로 되지 않으므로, 각 화소영역 내에서 소자영역의 면적을 저감시키며, 이렇게 저감된 소자영역을 발광영역으로 활용하게 됨으로써 개구율을 향상시키는 효과가 있다.
나아가 데이터 배선과 스토리지 커패시터의 전극이 기존 대비 두 배 가량 거리가 떨어져 형성됨으로써 데이터 배선과 스토리지 커패시터의 전극간의 기생 커패시턴스도 절반 갸량 줄어들어 화질 개선의 효과가 있다.
나아가 상기 소자영역이 구비되는 상기 스토리지 커패시터는 소자영역 중 거의 전면을 활용하여 형성할 수 있으므로 스토리지 커패시터 용량을 충분히 확보할 수 있으므로 유기전계 발광소자가 고해상도를 구현하더라도 스토리지 커패시터 용량이 작음에 기인하는 표시품질 저하 등의 문제는 원천적으로 억제하는 효과를 갖는다.
나아가 상기 스토리지 커패시터는 스위칭 또는(및) 구동 박막트랜지스터와 중첩하며 형성됨으로써 상기 각 박막트랜지스터의 제 1 및 제 2 반도체층으로 외부광이 입사되는 것을 차단시키는 차광요소로서의 역할을 하게 되므로 상기 제 1, 2 반도체층으로 빛이 입사됨에 기인하는 광 누설 전류 형성에 의한 스위칭 및 구동 박막트랜지스터의 오 동작을 원천적으로 방지하는 효과가 있다.
또한, 플렉시블(flexible) 기판 적용시 기판 내부로 유입되는 수분 및 산소를 차단하여 내부회로를 보호하고, 박막트랜지스터 하부에 형성된 스토리지 커패시터(StgC)가 플렉시블(flexible) 기판에서 발생하는 정전기로부터 발생하는 전기장을 차폐하는 차단층 역할도 동시에 수행함으로써 별도의 차단층 추가 공정을 할 필요가 없어 제조공정을 단순화 할 수 있는 효과가 있다.
도 1은 종래의 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 2는 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도.
도 3은 본 발명의 제 1 실시예에 따른 유기전계 발광소자의 일부를 도시한 것으로서, 스위칭 및 구동 박막트랜지스터와 스토리지 커패시터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도.
도 4a와 도 4b는 본 발명의 제 1 실시예의 변형예 따른 유기전계 발광소자의 일부를 도시한 것으로서, 스위칭 및 구동 박막트랜지스터와 스토리지 커패시터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도.
도 5는 본 발명의 제 2 실시예에 따른 유기전계 발광소자의 일부를 도시한 것으로서, 스위칭 및 구동 박막트랜지스터와 스토리지 커패시터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도.
도 6a와 도 6b는 본 발명의 제 2 실시예의 변형예 따른 유기전계 발광소자의 일부를 도시한 것으로서, 스위칭 및 구동 박막트랜지스터와 스토리지 커패시터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
우선, 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 2는 일반적인 유기전계 발광소자의 하나의 화소영역에 대한 회로도이다.
도시한 바와 같이, 유기전계 발광소자는 각 화소영역(P)이 상기 게이트 배선과 데이터 배선 및 전원배선과, 스위칭(switching) 박막트랜지스터(STr) 및 구동(driving) 박막트랜지스터(DTr), 스토리지 커패시터(StgC) 그리고 유기전계 발광 다이오드(E)를 포함하여 구성되고 있다.
조금 더 상세히 유기전계 발광소자의 구성에 대해 설명하면, 제 1 방향으로 다수의 게이트 배선(GL)이 이격하며 형성되어 있고, 이러한 제 1 방향과 교차되는 제 2 방향으로 다수의 데이터 배선(DL)이 일정간격 이격하며 형성되어 있으며, 상기 각 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
이때, 상기 게이트 배선(GL)과 데이터 배선(DL)에 의해 포획되는 영역을 화소영역(P)이라 정의되고 있다.
한편, 각 화소영역(P) 내부에는 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다.
이때, 상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있으며, 이에 의해 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다.
또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 상기 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다.
이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 상기 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.
또한, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이후에는 이러한 구동에 의해 화상을 표시하는 본 발명의 실시예에 따른 유기전계 발광소자의 구성에 대해 설명한다.
<제 1 실시예>
도 3은 본 발명의 제 1 실시예에 따른 유기전계 발광소자의 스위칭 및 구동 박막트랜지스터와 스토리지 커패시터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도이다.
이때, 설명의 편의를 위해 각 화소영역(P) 내에서 스위칭 및 구동 박막트랜지스터(STr, DTr)와 스토리지 커패시터(StgC)가 형성되는 영역을 소자영역(DA) 그리고 유기전계 발광 다이오드(E)가 형성되는 영역을 발광영역(EA)이라 정의하며, 상기 소자영역(DA) 내에서 상기 스위칭 및 구동 박막트랜지스터(STr, DTr)가 형성되는 영역을 각각 스위칭 및 구동영역(STrA, DTrA)이라 정의한다.
도시한 바와 같이, 본 발명에 따른 유기전계 발광소자(101)는 스위칭 및 구동 박막트랜지스터(STr, DTr)와 스토리지 커패시터(StgC) 및 유기전계 발광 다이오드(E)가 형성된 제 1 기판(101)과, 인캡슐레이션을 위한 제 2 기판(미도시)으로 구성되고 있다.
우선, 제 1 기판(101)의 구성에 대해 설명한다.
상기 제 1 기판(101)에는 각 소자영역(DA)에 대응하여 금속물질로 이루어진 제 1 스토리지 전극(103)이 형성되어 있다.
그리고 상기 제 1 스토리지 전극(103) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제 1 버퍼층(104)이 형성되고 있다. 이때, 상기 제 1 버퍼층(104)은 1000 내지 4000Å의 두께를 갖는 것이 바람직하다.
상기 제 1 버퍼층(104)은 본 발명의 제 1 실시예에 따른 유기전계 발광소자(100) 특성 상 스토리지 커패시터(StgC)를 이루는 일 구성요소로서 유전체층으로의 역할을 하게 되며, 커패시터에 있어서 유전체층의 두께는 스토리지 커패시터(StgC) 용량을 좌우하는 요인이 된다.
즉, 상기 제 1 버퍼층(104)의 두께가 두꺼워지면 두꺼워질수록 스토리지 커패시터(StgC) 용량은 이에 반비례하여 그 크기가 작아지며, 얇아지면 얇아질수록 스토리지 커패시터(StgC)의 용량은 이에 비례하여 그 크기가 증가한다.
따라서 스토리지 커패시터(StgC)의 큰 용량 구현을 위해서는 상기 제 1 버퍼층(104)은 500 내지 3000Å인 것이 적정하다 할 것이다.
종래의 유기전계 발광소자(도 1의 1)에 있어서는 유전체층의 역할을 하는 것은 게이트 절연막(도 1의 16) 또는 층간절연막(도 1의 23)이 되며, 이러한 게이트 절연막(도 1의 16)과 층간절연막(도 1의 23)은 스토리지 커패시터(도 1의 StgC1, StgC2)의 유전체층으로서의 역할과 더불어 이들 구성요소 자체로서의 역할 수행을 위해 그 막두께를 얇게 형성하는데 제약이 있으며, 따라서 마음대로 두께 조절이 불가능 하였다.
하지만, 본 발명의 제 1 실시예에 따른 유기전계 발광소자(100)의 경우, 상기 제 1 버퍼층(104)은 스토리지 커패시터(StgC)의 유전체층으로서의 역할 수행만을 독립적으로 하는 구성요소가 되므로 산화실리콘(SiO2)보다 유전율이 높은 질화실리콘(SiNx)으로 형성하여 스토리지 커패시터의 면적을 줄일 수 있고, 필요에 따라 적절히 그 두께를 조절할 수 있으며, 이 경우 공정 오차가 발생되지 않는 범위에서 최대한 얇게 형성함으로써 스토리지 커패시터(StgC)의 용량을 극대화할 수 있다.
한편, 상기 제 1 버퍼층(104) 위로 금속물질로 이루어지며 상기 제 1 스토리지 전극(103)과 중첩하며 제 2 스토리지 전극(106)이 형성되고 있다. 이때, 각 소자영역 내에 중첩 형성된 상기 제 1 스토리지 전극(103)과 제 1 버퍼층(104)과 제 2 스토리지 전극(106)은 스토리지 커패시터(StgC)를 이룬다.
도면에 있어서는 상기 스토리지 커패시터(StgC)가 각 소자영역(DA) 내의 스위칭 영역(STrA) 및 구동영역(DTrA)에 모두 형성된 것을 일례로 보이고 있지만, 그 변형예로서 도 4a 및 도 4b(본 발명의 실시예의 다양한 변형예에 따른 유기전계 발광소자의 구동 박막트랜지스터와 스토리지 커패시터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도)에 도시한 바와같이, 상기 스토리지 커패시터(StgC)는 그 적정 용량 구현을 위해 상기 각 소자영역(DA) 내에서 상기 스위칭 박막트랜지스터(STr)와만 중첩하도록(도 4a 참조) 또는 구동 박막트랜지스터(FTr)와만 중첩하도록(도 4b 참조) 형성될 수도 있다.
다음, 상기 제 2 스토리지 전극(106) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 이루어진 제 2 버퍼층(108)이 상기 제 1 기판(101) 전면에 형성되고 있다.
이때, 상기 제 2 버퍼층(108)은 상기 제 2 스토리지 전극(106)과 폴리실리콘의 쇼트 방지와 더불어 폴리실리콘 재질의 제 1 및 제 2 반도체층(113, 115) 형성을 위해 비정질 실리콘층의 결정화시 상기 제 1 기판(101) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 제 1 및 제 2 반도체층(113, 115)의 특성 저하를 방지하기 위해 형성하는 것이다.
다음, 상기 제 2 버퍼층(108) 위로 각 소자영역 내의 각 스위칭 및 구동영역(STrA, DTrA)에 대응하여 각각 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널이 형성되는 제 1 영역(113a, 115a) 그리고 상기 각 제 1 영역(113a, 115a) 양측면으로 폴리실리콘 내부에 고농도의 불순물이 도핑된 제 2 영역(113b, 115b)으로 구성된 제 1 및 제 2 반도체층(113, 115)이 형성되어 있다.
이때, 도면에 나타내지 않았지만, 상기 제 1 및 제 2 반도체층(113, 115) 각각에는 상기 제 1 영역(113a, 115a)과 제 2 영역(113b, 115b) 사이의 소정폭에 대해서는 상기 제 2 영역(113b, 115b)의 도핑된 불순물의 농도대비 낮은 즉, 저농도의 불순물이 도핑된 제 3 영역(미도시)이 더욱 구비될 수도 있다.
이러한 제 3 영역(미도시)은 통상 LDD(lightly dopped drain) 영역이라 칭해지고 있다.
도면에 있어서는 상기 제 1 및 제 2 반도체층(113, 115)은 각각 제 1, 2 영역((113a, 115a), (113b, 115b))으로 이루어진 것을 일례로 나타내었다.
한편, 본 발명의 제 1 실시예에 있어서는 상기 제 1 및 제 2 반도체층(113, 115)이 폴리실리콘으로 이루어진 것을 일례로 나타내었지만, 상기 제 1 및 제 2 반도체층(113, 115)은 반드시 폴리실리콘으로 이루어질 필요는 없으며, 산화물 반도체 물질 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide), ZnO(Zinc Oxide) 중 어느 하나로 이루어질 수도 있다. 이렇게 상기 제 1 및 제 2 반도체층(113, 115)이 산화물 반도체 물질로 이루어지는 경우, 불순물이 도핑된 제 2 및 제 3 영역((113b, 115b), (미도시))은 생략된다.
다음, 상기 스위칭 및 구동영역(StrA, DTrA)에 각각 구비된 상기 제 1 및 제 2 반도체층(113, 115)을 덮으며 상기 제 1 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는(및) 질화실리콘(SiNx)로 이루어진 게이트 절연막(116)이 형성되어 있다.
그리고 상기 게이트 절연막(116) 위로 상기 스위칭 및 구동영역(StrA, DTrA)에는 상기 각 제 1 및 제 2 반도체층(113, 115)에 대응하여 더욱 정확히는 상기 각 제 1 및 제 2 반도체층(113, 115) 중 제 1 영역(113a, 115a)에 대응하여 각각 제 1 및 제 2 게이트 전극(220a, 220b)이 형성되고 있다.
이때, 상기 제 1 및 제 2 게이트 전극(120a, 120b)은 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 어느 하나로 이루어진 단일층 구조를 이루거나, 또는 둘 이상의 물질로 이루어져 다중층 구조를 이루는 것이 특징이다.
도면에 있어서 상기 제 1 및 제 2 게이트 전극(120a, 120b)은 단일층 구조를 이루는 것을 일례로 나타내었다.
또한, 도면에 나타나지 않았지만, 상기 게이트 절연막(116) 위로 상기 제 1 및 제 2 게이트 전극(120a, 120b)을 이루는 동일한 물질로 이루어지며 상기 스위칭 영역(STrA)이 구비된 상기 제 1 게이트 전극(120a)과 연결되며 각 화소영역(P)의 경계에 대응하여 일 방향으로 연장하며 게이트 배선(미도시)이 구비되고 있다.
상기 제 1 및 제 2 게이트 전극(120a, 120b)과 게이트 배선(미도시) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 층간절연막(123)이 상기 제 1 기판(101) 전면에 형성되고 있다.
이때, 상기 층간절연막(123) 및 게이트 절연막(116)에는 상기 각 제 1 및 제 2 반도체층(113, 115)의 각 제 2 영역(113b, 115b)을 노출시키는 반도체층 콘택홀(125)이 구비되고 있으며, 상기 층간절연막(123)과 게이트 절연막(116) 및 제 2 버퍼층(108)에는 상기 제 2 스토리지 전극(106)을 노출시키는 스토리지 콘택홀(sch)이 구비되고 있으며, 상기 구동 박막트랜지스터(DTr)의 제 2 게이트 전극(120b)을 노출시키는 게이트 콘택홀(gch)이 형성되고 있다.
이때, 상기 스토리지 콘택홀(sch)은 본 발명의 제 1 실시예의 다양한 변형예에 따른 유기전계 발광소자를 나타낸 도 4a 및 도 4b에 도시한 바와 같이, 상기 층간절연막(123)과 게이트 절연막(116) 및 제 2 버퍼층(108)과 더불어 상기 제 1 버퍼층(104)에 대응하여 구성됨으로써 상기 제 1 스토리지 전극(103)의 표면을 노출시키는 형태가 될 수도 있다.
한편, 도 3을 참조하면, 상기 제 1 및 제 2 반도체층(113, 115)이 산화물 반도체 물질로 이루어지는 경우 상기 반도체층 콘택홀(gch)은 상기 제 1 및 제 2 반도체층(113, 115)의 양 측단 표면을 노출시키는 형태가 된다.
다음, 상기 층간절연막(123) 위로 상기 반도체층 콘택홀(125)을 통해 상기 제 1 반도체층(113)의 제 2 영역(113b)과 각각 접촉하는 제 1 소스 전극(133a) 및 드레인 전극(136a)과, 상기 제 2 반도체층(115)의 제 2 영역(115b)과 각각 접촉하는 제 2 소스 전극(미도시) 및 드레인 전극(136b)이 형성되고 있다.
한편, 상기 제 1 및 제 2 반도체층이 산화물 반도체물질로 이루어지는 경우 상기 제 1 소스 전극(133a) 및 드레인 전극(136a)은 각각 상기 제 1 반도체층(113)과 접촉하며, 상기 제 2 소스 전극(미도시) 및 드레인 전극(136b)은 각각 상기 제 2 반도체층(115)과 접촉하게 된다.
그리고 상기 층간절연막(123) 위로 상기 게이트 콘택홀(gch)을 통해 상기 제 2 게이트 전극(120b)과 접촉하며 동시에 상기 제 1 드레인 전극(136a)과 연결된 제 1 보조패턴(137)이 형성되고 있다.
또한, 도면에 나타내지 않았지만 상기 층간절연막(123) 위로는 상기 각 화소영역(P)의 경계에 상기 게이트 배선(미도시)과 교차하는 방향으로 연장하며 상기 제 1 소스 전극(133a)과 연결된 데이터 배선(미도시)이 형성되고 있으며, 상기 데이터 배선(미도시)과 나란하게 상기 제 2 소스 전극(미도시)과 연결된 전원배선(미도시)이 구비되고 있다. 이때, 상기 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역이 상기 화소영역(P)이 되고 있다.
상기 제 1 소스 및 드레인 전극(133a, 136a)과 제 2 소스 및 드레인 전극(미도시, 136b)과 데이터 배선(미도시)과 전원배선(미도시) 및 제 1 보조패턴(137)은 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 어느 하나로 이루어진 단일층 구조를 이루거나, 또는 둘 이상의 물질로 이루어져 다중층 구조를 이루는 것이 특징이다.
도면에 있어서는 제 1 소스 및 드레인 전극(133a, 136a)과 제 2 소스 및 드레인 전극(미도시, 136b)과 데이터 배선(미도시)과 전원배선(미도시) 및 제 1 보조패턴(137)은 단일층 구조를 이루는 것을 일례로 나타내었다.
한편, 상기 스위칭 영역(STrA)에 순차 적층된 상기 제 1 반도체층(113)과 게이트 절연막(116)과 제 1 게이트 전극(120a)과 층간절연막(123)과 서로 이격하는 제 1 소스 및 드레인 전극(133a, 136a)은 스위칭 박막트랜지스터(STr)를 이루며, 상기 구동영역(DTrA)에 순차 적층된 상기 제 2 반도체층(115)과 게이트 절연막(116)과 제 2 게이트 전극(120b)과 층간절연막(123)과 서로 이격하는 제 2 소스 및 드레인 전극(133b, 136b)은 구동 박막트랜지스터(DTr)를 이룬다.
다음, 상기 제 1 소스 및 드레인 전극(133a, 136a)과 제 2 소스 및 드레인 전극(미도시, 136b)과 데이터 배선(미도시)과 전원배선(미도시) 및 제 1 보조패턴(137) 위로 유기절연물질 예를들면 포토아크릴로 이루어지거나, 또는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 보호층(160)이 구비되고 있다.
이때, 상기 보호층(160)에는 상기 제 2 드레인 전극(136b)을 노출시키는 드레인 콘택홀(163)이 구비되고 있다.
도면에 있어서는 상기 보호층(160)이 유기절연물질로 이루어짐으로써 그 표면이 평탄한 상태를 이루는 것을 일례로 나타내었다.
그리고 상기 보호층(160) 위로 각 화소영역(P) 내의 발광영역(EA)에는 상기 드레인 콘택홀(163)을 통해 상기 제 2 드레인 전극(136b)과 전기적으로 연결되는 제 1 전극(165)이 형성되고 있다.
이때, 상기 제 1 전극(165)은 애노드 전극의 역할을 하도록 일함수 값이 상대적으로 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO)로 이루어지거나, 또는 캐소드 전극의 역할을 할 수 있도록 일함수 값이 상대적으로 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 어느 하나 또는 둘 이상이 혼합된 물질로 이루어지고 있다.
다음, 상기 제 1 전극(165) 위로 각 화소영역(P) 더욱 정확히는 각 발광영역(EA)의 경계에는 뱅크(167)가 형성되어 있다. 이때, 상기 뱅크(167)는 각 발광영역(EA)을 둘러싸는 형태로 상기 제 1 전극(165)의 테두리와 중첩하며 상기 제 1 전극(165)의 중앙부를 노출시키며 형성되고 있는 것이 특징이다.
또한, 상기 뱅크(167)는 투명한 유기절연물질 예를들면 폴리이미드(poly imide)로 이루어지거나, 또는 블랙을 나타내는 물질 예를들면 블랙수지로 이루어지고 있다.
한편, 상기 각 화소영역(P)의 상기 뱅크(167)로 둘러싸인 발광영역(EA)의 상기 제 1 전극(165) 상부에는 유기 발광층(170)이 형성되어 있으며, 상기 유기 발광층(170)과 상기 뱅크(167) 상부에는 표시영역 전체에 하나의 판 형태를 가지며 제 2 전극(173)이 형성되고 있다.
이때, 상기 제 1, 2 전극(165, 173)과 그 사이에 형성된 상기 유기 발광층(170)은 유기전계 발광 다이오드(E)를 이루게 된다.
한편, 도면에 나타나지 않았지만, 상기 제 1 전극(165)과 유기 발광층(170) 사이 및 상기 유기 발광층(170)과 제 2 전극(173) 사이에는 각각 상기 유기 발광층(170)의 발광 효율 향상을 위해 다층 구조의 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)이 더욱 형성될 수도 있다.
이때, 다층의 상기 제 1 발광보상층(미도시)은 상기 제 1 전극(165)이 애노드 전극의 역할을 하는 경우 이의 상부로 순차 적층되며 정공주입층(hole injection layer)과 정공수송층(hole transporting layer)으로 이루어질 수 있으며, 상기 제 2 발광보상층(미도시)은 상기 유기 발광층(170)으로부터 순차 적층되며 전자수송층(electron transporting layer)과 전자주입층(electron injection layer)으로 이루어질 수 있다.
한편, 상기 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)은 이중층 구조를 이루는 것을 일례로 나타내었지만, 반드시 이중층 구조를 이룰 필요는 없다. 즉 상기 제 1 발광보상층(미도시)은 정공주입층 또는 정공수송층이 되어 단일층 구조를 이룰 수도 있고, 상기 제 2 발광보상층(미도시) 또한 전자주입층 또는 전자수송층이 되어 단일층 구조를 이룰 수도 있다.
더불어 상기 제 1 발광보상층(미도시)은 전자블록킹층이 더욱 포함될 수도 있으며, 상기 제 2 발광보상층(미도시)은 정공블록킹층이 더욱 포함될 수도 있다.
한편, 상기 제 1 및 제 2 발광보상층(미도시)은 상기 제 1 전극(165)이 캐소드 전극의 역할을 하는 경우 서로 그 위치가 바뀐다.
상기 제 2 전극(173)은 상기 제 1 전극(165)이 애노드 전극의 역할을 하는 경우 캐소드 전극을 역할을 하도록, 일함수 값이 비교적 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 어느 하나 또는 둘 이상의 섞인 물질로 이루어지며, 상기 제 1 전극(165)이 캐소드 전극을 역할을 하는 경우 애노드 전극의 역할을 하도록 일함수 값이 비교적 높은 인듐-틴-옥사이드(ITO)로 이루어는 것이 특징이다.
한편, 전술한 구성을 갖는 상기 제 1 기판(101)에 대응하여 인캡슐레이션을 위한 제 2 기판(미도시)이 구비될 수 있다.
상기 제 1 기판(101)과 제 2 기판(미도시)은 그 가장자리를 따라 실란트 또는 프릿으로 이루어진 접착제(미도시)가 구비되고 있으며, 이러한 접착제(미도시)에 의해 상기 제 1 기판(101)과 제 2 기판(미도시)이 합착되어 패널상태를 유지하고 있다. 이때, 서로 이격하는 상기 제 1 기판(101)과 제 2 기판(미도시) 사이에는 진공의 상태를 갖거나 또는 불활성 기체로 채워짐으로써 불활성 가스 분위기를 가질 수 있다.
한편, 상기 인캡슐레이션을 위한 상기 제 2 기판(미도시)은 유연한 특성을 갖는 플라스틱 재질로 이루어질 수도 있으며, 또는 유리재질로 이루어질 수도 있다.
전술한 본 발명의 실시예에 따른 유기전계 발광소자(101)는 제 1 기판(101)과 마주하여 이격하는 형태로 인캡슐레이션을 위한 제 2 기판(미도시)이 구비된 것을 나타내고 있지만, 상기 제 2 기판(미도시)은 점착층을 포함하는 필름 형태로 상기 제 1 기판(101)의 최상층에 구비된 상기 제 2 전극(173)과 접촉하도록 구성될 수도 있다.
또한, 본 발명의 제 1 실시예에 따른 또 다른 변형예로서 상기 제 2 전극(173) 상부로 유기절연막(미도시) 또는 무기절연막(미도시)이 더욱 구비되어 캡핑막이 형성될 수 있으며, 상기 유기절연막(미도시) 또는 무기절연막(미도시)은 그 자체로 인캡슐레이션 막(미도시)으로 이용될 수도 있으며, 이 경우 상기 제 2 기판(미도시)은 생략할 수도 있다.
이러한 구성을 갖는 본 발명의 제 1 실시예에 따른 유기전계 발광소자(101)는 상기 스토리지 커패시터(StgC)가 각 소자영역 내의 스위칭 및 구동 영역에 각각 구비된 스위칭 박막트랜지스터(STr) 및 구동 박막트랜지스터(DTr) 중 하나 또는 상기 두 박막트랜지스터와 모두 중첩하여 형성되는 있는 것이 특징이다. 따라서 본 발명의 제 1 실시예에 따른 유기전계 발광소자(101)는 각 소자영역(DA)에는 별도의 스토리지 커패시터(StgC)를 형성하기 위한 영역을 필요로 하지 않는다.
그러므로 본 발명의 제 1 실시예에 따른 유기전계 발광소자(101)는 각 화소영역(P) 내에서 소자영역(DA)의 면적을 저감시키며 이렇게 저감된 소자영역(DA)을 발광영역으로 활용하게 됨으로써 개구율을 향상시키는 효과가 있다.
나아가 본 발명의 제 1 실시예에 따른 유기전계 발광소자(101)는 상기 소자영역(DA)이 구비되는 상기 스토리지 커패시터(StgC)는 소자영역(DA) 중 거의 전면을 활용하여 형성할 수 있으므로 스토리지 커패시터(StgC) 용량을 충분히 확보할 수 있다.
따라서 본 발명의 제 1 실시예에 따른 유기전계 발광소자(101)는 300PPI 이상의 고해상도를 구현하더라도 스토리지 커패시터(StgC)의 용량이 작음에 기인하는 표시품질 저하 등의 문제는 원천적으로 억제하는 효과가 있다.
나아가 상기 스토리지 커패시터(StgC)는 스위칭 또는(및) 구동 박막트랜지스터와 중첩하며 형성됨으로써 상기 각 박막트랜지스터의 제 1 및 제 2 반도체층으로 외부광이 입사되는 것을 차단시키는 차광요소로서의 역할을 하게 되므로 상기 제 1, 2 반도체층으로 빛이 입사됨에 기인하는 광 누설 전류 형성에 의한 박막트랜지스터의 오동작을 원천적으로 방지하는 효과가 있다.
도 5은 본 발명의 제 2 실시예에 따른 유기전계 발광소자의 스위칭 및 구동 박막트랜지스터와 스토리지 커패시터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도이다.
도면 부호의 경우 제 1 실시예와 동일한 구성요소의 경우 100을 더하여 부여하였다.
이때, 설명의 편의를 위해 각 화소영역(P) 내에서 스위칭 및 구동 박막트랜지스터(STr, DTr)와 스토리지 커패시터(StgC)가 형성되는 영역을 소자영역(DA) 그리고 유기전계 발광 다이오드(E)가 형성되는 영역을 발광영역(EA)이라 정의하며, 상기 소자영역(DA) 내에서 상기 스위칭 및 구동 박막트랜지스터(STr, DTr)가 형성되는 영역을 각각 스위칭 및 구동영역(STrA, DTrA)이라 정의한다.
도시한 바와 같이, 본 발명에 따른 유기전계 발광소자(201)는 스위칭 및 구동 박막트랜지스터(STr, DTr)와 스토리지 커패시터(StgC) 및 유기전계 발광 다이오드(E)가 형성된 제 1 기판(201)과, 인캡슐레이션을 위한 제 2 기판(미도시)으로 구성되고 있다.
우선, 제 1 기판(201)의 구성에 대해 설명한다.
상기 제 1 기판(201)은 유리 기판 또는 플렉시블(flexible) 기판으로 이루어질 수 있으며, 플렉시블(flexible) 기판으로 이루어질 경우 폴리에틸렌 테레프탈레이트(PET), 폴리카보네이트(PC), 폴리올레핀, 폴리에테르술폰(PES) 등을 이용하여 구성될 수 있다.
한편, 유기전계 발광소자의 기판을 플렉시블(flexible) 기판으로 대체하면 접고 펼 수 있는 유연성을 부여되어 가볍고 충격에 강할 뿐 아니라, 휘거나 굽힐 수 있어 다양한 형태로 제작이 가능한 효과가 있다.
상기 제 1 기판(201) 상부에는 무기절연물질로서 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 투습방지층(202)이 형성되어 있다.
특히, 상기 제 1 기판(201)이 플렉시블(flexible) 기판으로 구성된 경우, 유리 기판과는 달리 기판 내부로 서서히 유입되는 수분과 산소를 차단하는데 취약하기 때문에 이를 차단하기 위한 투습방지층(202)이 필수적이다.
이때, 상기 투습방지층(202)은 무기절연물질로서 산화실리콘(SiO2) 및 질화실리콘(SiNx)을 단일층으로 사용하거나 서로 적층하여 사용할 수 있으며, 무기절연물질 및 유기절연물질을 복합적으로 적층하여 다중충으로 하여 사용 수도 있다.
다음, 상기 투습방지층(202) 상부에는 각 소자영역(DA)에 대응하여 금속물질로 이루어진 제 1 스토리지 전극(203)이 형성되어 있다.
그리고 상기 제 1 스토리지 전극(203) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제 1 버퍼층(204)이 형성되고 있다. 이때, 상기 제 1 버퍼층(204)은 2000 내지 4000Å의 두께를 갖는 것이 바람직하다.
상기 제 1 버퍼층(204)은 본 발명의 제 2 실시예에 따른 유기전계 발광소자(200) 특성 상 스토리지 커패시터(StgC)를 이루는 일 구성요소로서 유전체층으로의 역할을 하게 되며, 커패시터에 있어서 유전체층의 두께는 스토리지 커패시터(StgC) 용량을 좌우하는 요인이 된다.
즉, 상기 제 1 버퍼층(204)의 두께가 두꺼워지면 두꺼워질수록 스토리지 커패시터(StgC) 용량은 이에 반비례하여 그 크기가 작아지며, 얇아지면 얇아질수록 스토리지 커패시터(StgC)의 용량은 이에 비례하여 그 크기가 증가한다.
따라서 스토리지 커패시터(StgC)의 큰 용량 구현을 위해서는 상기 제 1 버퍼층(204)은 500 내지 3000Å인 것이 적정하다 할 것이다.
종래의 유기전계 발광소자(도 1의 1)에 있어서는 유전체층의 역할을 하는 것은 게이트 절연막(도 1의 16) 또는 층간절연막(도 1의 23)이 되며, 이러한 게이트 절연막(도 1의 16)과 층간절연막(도 1의 23)은 스토리지 커패시터(도 1의 StgC1, StgC2)의 유전체층으로서의 역할과 더불어 이들 구성요소 자체로서의 역할 수행을 위해 그 막두께를 얇게 형성하는데 제약이 있으며, 따라서 마음대로 두께 조절이 불가능 하였다.
하지만, 본 발명의 제 2 실시예에 따른 유기전계 발광소자(200)의 경우, 상기 제 1 버퍼층(204)은 스토리지 커패시터(StgC)의 유전체층으로서의 역할 수행만을 독립적으로 하는 구성요소가 되므로 산화실리콘(SiO2)보다 유전율이 높은 질화실리콘(SiNx)으로 형성하여 스토리지 커패시터의 면적을 줄일 수 있고, 필요에 따라 적절히 그 두께를 조절할 수 있으며, 이 경우 공정 오차가 발생되지 않는 범위에서 최대한 얇게 형성함으로써 스토리지 커패시터(StgC)의 용량을 극대화할 수 있다.
한편, 상기 제 1 버퍼층(204) 위로 금속물질로 이루어지며 상기 제 1 스토리지 전극(203)과 중첩하며 제 2 스토리지 전극(206)이 형성되고 있다. 이때, 각 소자영역 내에 중첩 형성된 상기 제 1 스토리지 전극(203)과 제 1 버퍼층(204)과 제 2 스토리지 전극(206)은 스토리지 커패시터(StgC)를 이룬다.
도면에 있어서는 상기 스토리지 커패시터(StgC)가 각 소자영역(DA) 내의 스위칭 영역(STrA) 및 구동영역(DTrA)에 모두 형성된 것을 일례로 보이고 있지만, 그 변형예로서 도 6a 및 도 6b(본 발명의 실시예의 다양한 변형예에 따른 유기전계 발광소자의 구동 박막트랜지스터와 스토리지 커패시터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도)에 도시한 바와같이, 상기 스토리지 커패시터(StgC)는 그 적정 용량 구현을 위해 상기 각 소자영역(DA) 내에서 상기 스위칭 박막트랜지스터(STr)와만 중첩하도록(도 6a 참조) 또는 구동 박막트랜지스터(FTr)와만 중첩하도록(도 6b 참조) 형성될 수도 있다.
다음, 상기 제 2 스토리지 전극(206) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 이루어진 제 2 버퍼층(208)이 상기 제 1 기판(201) 전면에 형성되고 있다.
이때, 상기 제 2 버퍼층(208)은 상기 제 2 스토리지 전극(206)과 폴리실리콘의 쇼트 방지와 더불어 폴리실리콘 재질의 제 1 및 제 2 반도체층(213, 215) 형성을 위해 비정질 실리콘층의 결정화시 상기 제 1 기판(201) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 제 1 및 제 2 반도체층(213, 215)의 특성 저하를 방지하기 위해 형성하는 것이다.
다음, 상기 제 2 버퍼층(208) 위로 각 소자영역 내의 각 스위칭 및 구동영역(STrA, DTrA)에 대응하여 각각 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널이 형성되는 제 1 영역(213a, 215a) 그리고 상기 각 제 1 영역(213a, 215a) 양측면으로 폴리실리콘 내부에 고농도의 불순물이 도핑된 제 2 영역(213b, 215b)으로 구성된 제 1 및 제 2 반도체층(213, 215)이 형성되어 있다.
이때, 도면에 나타내지 않았지만, 상기 제 1 및 제 2 반도체층(213, 215) 각각에는 상기 제 1 영역(213a, 215a)과 제 2 영역(213b, 215b) 사이의 소정폭에 대해서는 상기 제 2 영역(213b, 215b)의 도핑된 불순물의 농도대비 낮은 즉, 저농도의 불순물이 도핑된 제 3 영역(미도시)이 더욱 구비될 수도 있다.
이러한 제 3 영역(미도시)은 통상 LDD(lightly dopped drain) 영역이라 칭해지고 있다.
도면에 있어서는 상기 제 1 및 제 2 반도체층(213, 215)은 각각 제 1, 2 영역((213a, 215a), (213b, 215b))으로 이루어진 것을 일례로 나타내었다.
한편, 본 발명의 제 2 실시예에 있어서는 상기 제 1 및 제 2 반도체층(213, 215)이 폴리실리콘으로 이루어진 것을 일례로 나타내었지만, 상기 제 1 및 제 2 반도체층(213, 215)은 반드시 폴리실리콘으로 이루어질 필요는 없으며, 산화물 반도체 물질 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide), ZnO(Zinc Oxide) 중 어느 하나로 이루어질 수도 있다. 이렇게 상기 제 1 및 제 2 반도체층(213, 215)이 산화물 반도체 물질로 이루어지는 경우, 불순물이 도핑된 제 2 및 제 3 영역((213b, 215b), (미도시))은 생략된다.
다음, 상기 스위칭 및 구동영역(StrA, DTrA)에 각각 구비된 상기 제 1 및 제 2 반도체층(213, 215)을 덮으며 상기 제 1 기판(201) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는(및) 질화실리콘(SiNx)로 이루어진 게이트 절연막(216)이 형성되어 있다.
그리고 상기 게이트 절연막(216) 위로 상기 스위칭 및 구동영역(StrA, DTrA)에는 상기 각 제 1 및 제 2 반도체층(213, 215)에 대응하여 더욱 정확히는 상기 각 제 1 및 제 2 반도체층(213, 215) 중 제 1 영역(213a, 215a)에 대응하여 각각 제 1 및 제 2 게이트 전극(220a, 220b)이 형성되고 있다.
이때, 상기 제 1 및 제 2 게이트 전극(220a, 220b)은 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 어느 하나로 이루어진 단일층 구조를 이루거나, 또는 둘 이상의 물질로 이루어져 다중층 구조를 이루는 것이 특징이다.
도면에 있어서 상기 제 1 및 제 2 게이트 전극(220a, 220b)은 단일층 구조를 이루는 것을 일례로 나타내었다.
또한, 도면에 나타나지 않았지만, 상기 게이트 절연막(216) 위로 상기 제 1 및 제 2 게이트 전극(220a, 220b)을 이루는 동일한 물질로 이루어지며 상기 스위칭 영역(STrA)이 구비된 상기 제 1 게이트 전극(220a)과 연결되며 각 화소영역(P)의 경계에 대응하여 일 방향으로 연장하며 게이트 배선(미도시)이 구비되고 있다.
상기 제 1 및 제 2 게이트 전극(220a, 220b)과 게이트 배선(미도시) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 층간절연막(213)이 상기 제 1 기판(201) 전면에 형성되고 있다.
이때, 상기 층간절연막(213) 및 게이트 절연막(216)에는 상기 각 제 1 및 제 2 반도체층(213, 215)의 각 제 2 영역(213b, 215b)을 노출시키는 반도체층 콘택홀(225)이 구비되고 있으며, 상기 층간절연막(213)과 게이트 절연막(216) 및 제 2 버퍼층(208)에는 상기 제 2 스토리지 전극(206)을 노출시키는 스토리지 콘택홀(sch)이 구비되고 있으며, 상기 구동 박막트랜지스터(DTr)의 제 2 게이트 전극(220b)을 노출시키는 게이트 콘택홀(gch)이 형성되고 있다.
이때, 상기 스토리지 콘택홀(sch)은 본 발명의 제 2 실시예의 다양한 변형예에 따른 유기전계 발광소자를 나타낸 도 6a 및 도 6b에 도시한 바와 같이, 상기 층간절연막(213)과 게이트 절연막(216) 및 제 2 버퍼층(208)과 더불어 상기 제 1 버퍼층(204)에 대응하여 구성됨으로써 상기 제 1 스토리지 전극(203)의 표면을 노출시키는 형태가 될 수도 있다.
한편, 도 5을 참조하면, 상기 제 1 및 제 2 반도체층(213, 215)이 산화물 반도체 물질로 이루어지는 경우 상기 반도체층 콘택홀(gch)은 상기 제 1 및 제 2 반도체층(213, 215)의 양 측단 표면을 노출시키는 형태가 된다.
다음, 상기 층간절연막(213) 위로 상기 반도체층 콘택홀(225)을 통해 상기 제 1 반도체층(213)의 제 2 영역(213b)과 각각 접촉하는 제 1 소스 전극(233a) 및 드레인 전극(236a)과, 상기 제 2 반도체층(215)의 제 2 영역(215b)과 각각 접촉하는 제 2 소스 전극(미도시) 및 드레인 전극(236b)이 형성되고 있다.
한편, 상기 제 1 및 제 2 반도체층이 산화물 반도체물질로 이루어지는 경우 상기 제 1 소스 전극(233a) 및 드레인 전극(236a)은 각각 상기 제 1 반도체층(213)과 접촉하며, 상기 제 2 소스 전극(미도시) 및 드레인 전극(236b)은 각각 상기 제 2 반도체층(215)과 접촉하게 된다.
그리고 상기 층간절연막(213) 위로 상기 게이트 콘택홀(gch)을 통해 상기 제 2 게이트 전극(220b)과 접촉하며 동시에 상기 제 1 드레인 전극(236a)과 연결된 제 1 보조패턴(237)이 형성되고 있다.
또한, 도면에 나타내지 않았지만 상기 층간절연막(213) 위로는 상기 각 화소영역(P)의 경계에 상기 게이트 배선(미도시)과 교차하는 방향으로 연장하며 상기 제 1 소스 전극(233a)과 연결된 데이터 배선(미도시)이 형성되고 있으며, 상기 데이터 배선(미도시)과 나란하게 상기 제 2 소스 전극(미도시)과 연결된 전원배선(미도시)이 구비되고 있다. 이때, 상기 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역이 상기 화소영역(P)이 되고 있다.
상기 제 1 소스 및 드레인 전극(233a, 236a)과 제 2 소스 및 드레인 전극(미도시, 236b)과 데이터 배선(미도시)과 전원배선(미도시) 및 제 1 보조패턴(237)은 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 어느 하나로 이루어진 단일층 구조를 이루거나, 또는 둘 이상의 물질로 이루어져 다중층 구조를 이루는 것이 특징이다.
도면에 있어서는 제 1 소스 및 드레인 전극(233a, 236a)과 제 2 소스 및 드레인 전극(미도시, 236b)과 데이터 배선(미도시)과 전원배선(미도시) 및 제 1 보조패턴(237)은 단일층 구조를 이루는 것을 일례로 나타내었다.
한편, 상기 스위칭 영역(STrA)에 순차 적층된 상기 제 1 반도체층(213)과 게이트 절연막(216)과 제 1 게이트 전극(220a)과 층간절연막(213)과 서로 이격하는 제 1 소스 및 드레인 전극(233a, 236a)은 스위칭 박막트랜지스터(STr)를 이루며, 상기 구동영역(DTrA)에 순차 적층된 상기 제 2 반도체층(215)과 게이트 절연막(216)과 제 2 게이트 전극(220b)과 층간절연막(213)과 서로 이격하는 제 2 소스 및 드레인 전극(233b, 236b)은 구동 박막트랜지스터(DTr)를 이룬다.
다음, 상기 제 1 소스 및 드레인 전극(233a, 236a)과 제 2 소스 및 드레인 전극(미도시, 236b)과 데이터 배선(미도시)과 전원배선(미도시) 및 제 1 보조패턴(237) 위로 유기절연물질 예를들면 포토아크릴로 이루어지거나, 또는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 보호층(260)이 구비되고 있다.
이때, 상기 보호층(260)에는 상기 제 2 드레인 전극(236b)을 노출시키는 드레인 콘택홀(263)이 구비되고 있다.
도면에 있어서는 상기 보호층(260)이 유기절연물질로 이루어짐으로써 그 표면이 평탄한 상태를 이루는 것을 일례로 나타내었다.
그리고 상기 보호층(260) 위로 각 화소영역(P) 내의 발광영역(EA)에는 상기 드레인 콘택홀(263)을 통해 상기 제 2 드레인 전극(236b)과 전기적으로 연결되는 제 1 전극(265)이 형성되고 있다.
이때, 상기 제 1 전극(265)은 애노드 전극의 역할을 하도록 일함수 값이 상대적으로 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO)로 이루어지거나, 또는 캐소드 전극의 역할을 할 수 있도록 일함수 값이 상대적으로 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 어느 하나 또는 둘 이상이 혼합된 물질로 이루어지고 있다.
다음, 상기 제 1 전극(265) 위로 각 화소영역(P) 더욱 정확히는 각 발광영역(EA)의 경계에는 뱅크(267)가 형성되어 있다. 이때, 상기 뱅크(267)는 각 발광영역(EA)을 둘러싸는 형태로 상기 제 1 전극(265)의 테두리와 중첩하며 상기 제 1 전극(265)의 중앙부를 노출시키며 형성되고 있는 것이 특징이다.
또한, 상기 뱅크(267)는 투명한 유기절연물질 예를들면 폴리이미드(poly imide)로 이루어지거나, 또는 블랙을 나타내는 물질 예를들면 블랙수지로 이루어지고 있다.
한편, 상기 각 화소영역(P)의 상기 뱅크(267)로 둘러싸인 발광영역(EA)의 상기 제 1 전극(265) 상부에는 유기 발광층(270)이 형성되어 있으며, 상기 유기 발광층(270)과 상기 뱅크(267) 상부에는 표시영역 전체에 하나의 판 형태를 가지며 제 2 전극(273)이 형성되고 있다.
이때, 상기 제 1, 2 전극(265, 273)과 그 사이에 형성된 상기 유기 발광층(270)은 유기전계 발광 다이오드(E)를 이루게 된다.
한편, 도면에 나타나지 않았지만, 상기 제 1 전극(265)과 유기 발광층(270) 사이 및 상기 유기 발광층(270)과 제 2 전극(273) 사이에는 각각 상기 유기 발광층(270)의 발광 효율 향상을 위해 다층 구조의 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)이 더욱 형성될 수도 있다.
이때, 다층의 상기 제 1 발광보상층(미도시)은 상기 제 1 전극(265)이 애노드 전극의 역할을 하는 경우 이의 상부로 순차 적층되며 정공주입층(hole injection layer)과 정공수송층(hole transporting layer)으로 이루어질 수 있으며, 상기 제 2 발광보상층(미도시)은 상기 유기 발광층(270)으로부터 순차 적층되며 전자수송층(electron transporting layer)과 전자주입층(electron injection layer)으로 이루어질 수 있다.
한편, 상기 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)은 이중층 구조를 이루는 것을 일례로 나타내었지만, 반드시 이중층 구조를 이룰 필요는 없다. 즉 상기 제 1 발광보상층(미도시)은 정공주입층 또는 정공수송층이 되어 단일층 구조를 이룰 수도 있고, 상기 제 2 발광보상층(미도시) 또한 전자주입층 또는 전자수송층이 되어 단일층 구조를 이룰 수도 있다.
더불어 상기 제 1 발광보상층(미도시)은 전자블록킹층이 더욱 포함될 수도 있으며, 상기 제 2 발광보상층(미도시)은 정공블록킹층이 더욱 포함될 수도 있다.
한편, 상기 제 1 및 제 2 발광보상층(미도시)은 상기 제 1 전극(265)이 캐소드 전극의 역할을 하는 경우 서로 그 위치가 바뀐다.
상기 제 2 전극(273)은 상기 제 1 전극(265)이 애노드 전극의 역할을 하는 경우 캐소드 전극을 역할을 하도록, 일함수 값이 비교적 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 어느 하나 또는 둘 이상의 섞인 물질로 이루어지며, 상기 제 1 전극(265)이 캐소드 전극을 역할을 하는 경우 애노드 전극의 역할을 하도록 일함수 값이 비교적 높은 인듐-틴-옥사이드(ITO)로 이루어는 것이 특징이다.
한편, 전술한 구성을 갖는 상기 제 1 기판(201)에 대응하여 인캡슐레이션을 위한 제 2 기판(미도시)이 구비될 수 있다.
상기 제 1 기판(201)과 제 2 기판(미도시)은 그 가장자리를 따라 실란트 또는 프릿으로 이루어진 접착제(미도시)가 구비되고 있으며, 이러한 접착제(미도시)에 의해 상기 제 1 기판(201)과 제 2 기판(미도시)이 합착되어 패널상태를 유지하고 있다. 이때, 서로 이격하는 상기 제 1 기판(201)과 제 2 기판(미도시) 사이에는 진공의 상태를 갖거나 또는 불활성 기체로 채워짐으로써 불활성 가스 분위기를 가질 수 있다.
한편, 상기 인캡슐레이션을 위한 상기 제 2 기판(미도시)은 유연한 특성을 갖는 플라스틱 재질로 이루어질 수도 있으며, 또는 유리재질로 이루어질 수도 있다.
전술한 본 발명의 실시예에 따른 유기전계 발광소자(201)는 제 1 기판(201)과 마주하여 이격하는 형태로 인캡슐레이션을 위한 제 2 기판(미도시)이 구비된 것을 나타내고 있지만, 상기 제 2 기판(미도시)은 점착층을 포함하는 필름 형태로 상기 제 1 기판(201)의 최상층에 구비된 상기 제 2 전극(273)과 접촉하도록 구성될 수도 있다.
또한, 본 발명의 제 2 실시예에 따른 또 다른 변형예로서 상기 제 2 전극(273) 상부로 유기절연막(미도시) 또는 무기절연막(미도시)이 더욱 구비되어 캡핑막이 형성될 수 있으며, 상기 유기절연막(미도시) 또는 무기절연막(미도시)은 그 자체로 인캡슐레이션 막(미도시)으로 이용될 수도 있으며, 이 경우 상기 제 2 기판(미도시)은 생략할 수도 있다.
이러한 구성을 갖는 본 발명의 제 2 실시예에 따른 유기전계 발광소자(201)는 상기 스토리지 커패시터(StgC)가 각 소자영역 내의 스위칭 및 구동 영역에 각각 구비된 스위칭 박막트랜지스터(STr) 및 구동 박막트랜지스터(DTr) 중 하나 또는 상기 두 박막트랜지스터와 모두 중첩하여 형성되는 있는 것이 특징이다. 따라서 본 발명의 제 2 실시예에 따른 유기전계 발광소자(201)는 각 소자영역(DA)에는 별도의 스토리지 커패시터(StgC)를 형성하기 위한 영역을 필요로 하지 않는다.
그러므로 본 발명의 제 2 실시예에 따른 유기전계 발광소자(201)는 각 화소영역(P) 내에서 소자영역(DA)의 면적을 저감시키며 이렇게 저감된 소자영역(DA)을 발광영역으로 활용하게 됨으로써 개구율을 향상시키는 효과가 있다.
나아가 본 발명의 제 2 실시예에 따른 유기전계 발광소자(201)는 상기 소자영역(DA)이 구비되는 상기 스토리지 커패시터(StgC)는 소자영역(DA) 중 거의 전면을 활용하여 형성할 수 있으므로 스토리지 커패시터(StgC) 용량을 충분히 확보할 수 있다.
따라서 본 발명의 제 2 실시예에 따른 유기전계 발광소자(201)는 300PPI 이상의 고해상도를 구현하더라도 스토리지 커패시터(StgC)의 용량이 작음에 기인하는 표시품질 저하 등의 문제는 원천적으로 억제하는 효과가 있다.
나아가 상기 스토리지 커패시터(StgC)는 스위칭 또는(및) 구동 박막트랜지스터와 중첩하며 형성됨으로써 상기 각 박막트랜지스터의 제 1 및 제 2 반도체층으로 외부광이 입사되는 것을 차단시키는 차광요소로서의 역할을 하게 되므로 상기 제 1, 2 반도체층으로 빛이 입사됨에 기인하는 광 누설 전류 형성에 의한 박막트랜지스터의 오동작을 원천적으로 방지하는 효과가 있다.
또한, 본 발명의 제 2 실시예에 따른 유기전계 발광소자(201)를 플렉시블(flexible) 기판으로 구성한 경우 기판 상부에 투습방지층(202)을 추가 형성함으로써 기판 내부로 유입되는 수분과 산소를 차단할 수 있는 효과가 있고, 박막트랜지스터 하부에 형성된 스토리지 커패시터(StgC)가 플렉시블(flexible) 기판에서 발생하는 정전기로부터 발생하는 전기장을 차폐하는 차단층 역할도 동시에 수행함으로써 별도의 차단층 추가 공정을 할 필요가 없어 제조공정을 단순화 할 수 있는 효과가 있다.
본 발명은 전술한 실시예 및 변형예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
100 : 유기전계 발광소자
101 : 제 1 기판
103 : 제 1 스토리지 전극
104 : 제 1 버퍼층
106 : 제 2 스토리지 전극
108 : 제 2 버퍼층
113 : 제 1 반도체층
113a, 113b, 113c : (제 1 반도체층의) 제 1, 2, 3 영역
115 : 제 2 반도체층
115a, 115b, 115c : (제 2 반도체층의) 제 1, 2, 3 영역
116 : 게이트 절연막
120a, 120b : 제 1, 2 게이트 전극
123 : 층간절연막
125 : 반도체층 콘택홀
126 : 게이트 콘택홀
133a : 제 1 소스 전극
136a, 136b: 제 1 및 제 2 드레인 전극
137 : 제 1 보조패턴
160 : 보호층
DA : 소자영역
DTr : 구동 박막트랜지스터
DTrA : 구동영역
EA : 발광영역
gch : 게이트 콘택홀
P : 화소영역
sch : 스토리 콘택홀
StgC : 스토리지 전극
STr : 스위칭 박막트랜지스터
STrA : 스위칭 영역

Claims (13)

  1. 화소영역과 상기 화소영역 내에 소자영역과 발광영역이 정의된 제 1 기판;
    상기 제 1 기판상의 상기 발광영역 외부의 상기 소자영역 내부에 형성되고, 제 1 스토리지 전극, 상기 제 1 스토리지 전극 상부에 형성되는 제 1 버퍼층 및 상기 제 1 버퍼층 상부에 형성되는 제 2 스토리지 전극의 적층 구조를 갖는 스토리지 커패시터;
    상기 스토리지 커패시터 위로 형성된 제 2 버퍼층;
    상기 제 2 버퍼층 위로 상기 소자영역 내부에 형성된 다수의 박막트랜지스터; 및
    상기 다수의 박막트랜지스터 위로 형성된 보호층을 포함하며,
    상기 스토리지 커패시터는 상기 다수의 박막트랜지스터 중 적어도 하나의 박막트랜지스터와 중첩하며 형성되고,
    상기 다수의 박막트랜지스터는 스위칭 박막트랜지스터 및 구동 박막트랜지스터를 포함하고,
    상기 스토리지 커패시터는 상기 스위칭 박막트랜지스터 및 상기 구동 박막트랜지스터 모두와 중첩하고,
    상기 스위칭 박막트랜지스터 및 상기 구동 박막트랜지스터는 각각 순차 적층되는 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 포함하고,
    상기 층간절연막 상부에 형성되는 제 1 보조패턴을 더 포함하고,
    상기 제 1 보조패턴은, 상기 층간절연막 및 상기 게이트 절연막에 형성된 반도체층 콘택홀을 통하여 상기 스위칭 박막트랜지스터의 반도체층에 직접 접촉되고, 상기 층간절연막, 상기 게이트 절연막, 상기 제 2 버퍼층에 형성된 스토리지 콘택홀을 통하여 상기 제 2 스토리지 전극에 직접 접촉되고, 상기 층간절연막에 형성된 게이트 콘택홀을 통하여 상기 구동 박막트랜지스터의 게이트전극에 직접 접촉되는 것을 특징으로 하는 유기전계 발광소자.
  2. 제 1 항에 있어서,
    상기 제 1 기판과 상기 제 1 스토리지 전극 사이에 형성되는 투습방지층을 더 포함하는 유기전계 발광소자.
  3. 제 2 항에 있어서,
    상기 제 1 기판은 플렉시블 기판인 것을 특징으로 하는 유기전계 발광소자.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 및 제 2 스토리지 전극은 금속물질로 이루어지며, 상기 제 1 버퍼층은 무기절연물질로 이루어지는 것을 특징으로 하는 유기전계 발광소자.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 다수의 박막트랜지스터는 각각 반도체층, 게이트 절연막, 게이트 전극, 상기 반도체층을 노출시키는 반도체층 콘택홀을 구비한 층간절연막 및 상기 반도체층 콘택홀을 통해 상기 반도체층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극의 적층 구성을 이루는 것을 특징으로 하는 유기전계 발광소자.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 반도체층은 폴리실리콘으로 이루어지거나, 또는 산화물 반도체 물질로 이루어지는 것을 특징으로 하는 유기전계 발광소자.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 5 항에 있어서,
    상기 보호층 위로 상기 발광영역 내부에 형성되는 유기전계 발광 다이오드를 더 포함하며,
    상기 유기전계 발광 다이오드는 상기 보호층에 구비된 상기 구동 박막트랜지스터의 상기 드레인 전극을 노출시키는 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 상기 드레인 전극과 연결되는 것을 특징으로 하는 유기전계 발광소자.
  13. 삭제
KR1020140083164A 2013-12-05 2014-07-03 유기전계 발광소자 KR102273443B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140083164A KR102273443B1 (ko) 2013-12-05 2014-07-03 유기전계 발광소자
EP15172659.3A EP2963687B1 (en) 2014-07-03 2015-06-18 Organic electroluminescent device
US14/745,684 US9530830B2 (en) 2014-07-03 2015-06-22 Organic electroluminescent device
CN201510378957.4A CN105280679B (zh) 2014-07-03 2015-07-01 有机电致发光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20130150844 2013-12-05
KR1020130150844 2013-12-05
KR1020140083164A KR102273443B1 (ko) 2013-12-05 2014-07-03 유기전계 발광소자

Publications (2)

Publication Number Publication Date
KR20150066428A KR20150066428A (ko) 2015-06-16
KR102273443B1 true KR102273443B1 (ko) 2021-07-07

Family

ID=53514830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140083164A KR102273443B1 (ko) 2013-12-05 2014-07-03 유기전계 발광소자

Country Status (1)

Country Link
KR (1) KR102273443B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6396879B2 (ja) * 2015-11-20 2018-09-26 株式会社ジャパンディスプレイ 表示装置
KR102387791B1 (ko) * 2015-12-31 2022-04-15 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조방법
KR101980781B1 (ko) * 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102454262B1 (ko) * 2017-11-15 2022-10-12 엘지디스플레이 주식회사 플렉시블 전계발광 표시장치
KR102638207B1 (ko) * 2018-12-21 2024-02-16 엘지디스플레이 주식회사 표시장치
KR102612405B1 (ko) * 2019-07-09 2023-12-12 엘지디스플레이 주식회사 전자장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311857A (ja) * 2001-01-17 2002-10-25 Semiconductor Energy Lab Co Ltd 発光装置
KR100666633B1 (ko) * 2005-08-18 2007-01-10 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3530362B2 (ja) * 1996-12-19 2004-05-24 三洋電機株式会社 自発光型画像表示装置
KR100491143B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
KR20030096562A (ko) * 2002-06-14 2003-12-31 일진다이아몬드(주) 박막트랜지스터 액정 표시장치 및 제조 방법
JP2004151546A (ja) * 2002-10-31 2004-05-27 Sharp Corp アクティブマトリクス基板および表示装置
KR100560794B1 (ko) * 2004-01-16 2006-03-13 삼성에스디아이 주식회사 표시장치용 박막트랜지스터 및 상기 박막트랜지스터를구비하는 평판표시장치
KR100659053B1 (ko) * 2004-05-21 2006-12-18 삼성에스디아이 주식회사 유기 전계 발광 표시장치
JP4942341B2 (ja) * 2004-12-24 2012-05-30 三洋電機株式会社 表示装置
KR101162772B1 (ko) * 2005-04-06 2012-07-04 삼성모바일디스플레이주식회사 발광표시장치 및 그 제조방법
KR101876559B1 (ko) * 2011-10-19 2018-07-10 엘지디스플레이 주식회사 플렉서블 표시장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311857A (ja) * 2001-01-17 2002-10-25 Semiconductor Energy Lab Co Ltd 発光装置
KR100666633B1 (ko) * 2005-08-18 2007-01-10 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20150066428A (ko) 2015-06-16

Similar Documents

Publication Publication Date Title
EP2963687B1 (en) Organic electroluminescent device
KR102248641B1 (ko) 유기전계 발광소자
US8507910B2 (en) Active matrix display apparatus
US9466810B2 (en) Organic light emitting diode display
US9064833B2 (en) Organic light emitting diode display
US9070896B2 (en) Organic light emitting diode display
KR102273443B1 (ko) 유기전계 발광소자
US8441182B2 (en) Organic light emitting diode display
JP6756560B2 (ja) 表示装置
US20150205418A1 (en) Display device
US9455308B2 (en) Display device and method for manufacturing display device
WO2014147964A1 (ja) 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法
US20160260924A1 (en) Organic light emitting diode display and method of manufacturng the same
KR102177587B1 (ko) 유기전계 발광소자 및 이의 제조 방법
US9728122B2 (en) Organic light emitting diode display
TW201508914A (zh) 有機發光二極體顯示器
KR102407538B1 (ko) 유기발광다이오드 표시장치 및 그 제조 방법
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
US11950476B2 (en) Display device having an opening between pixels
US20130248890A1 (en) Organic light emitting diode display
KR20230034699A (ko) 표시 장치
US20220328580A1 (en) Display device
KR101889020B1 (ko) 유기전계 발광소자
KR20230088059A (ko) 표시 장치
KR20230102594A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant