JP6199563B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6199563B2
JP6199563B2 JP2013003146A JP2013003146A JP6199563B2 JP 6199563 B2 JP6199563 B2 JP 6199563B2 JP 2013003146 A JP2013003146 A JP 2013003146A JP 2013003146 A JP2013003146 A JP 2013003146A JP 6199563 B2 JP6199563 B2 JP 6199563B2
Authority
JP
Japan
Prior art keywords
region
film
oxide semiconductor
insulating film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013003146A
Other languages
English (en)
Other versions
JP2013168639A (ja
JP2013168639A5 (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013003146A priority Critical patent/JP6199563B2/ja
Publication of JP2013168639A publication Critical patent/JP2013168639A/ja
Publication of JP2013168639A5 publication Critical patent/JP2013168639A5/ja
Application granted granted Critical
Publication of JP6199563B2 publication Critical patent/JP6199563B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導体装置に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
特開２００６−１６５５２８号公報
酸化物半導体膜にチャネルが形成されるトランジスタは、加工条件または熱処理条件によって電気的特性が変化することがある。この変化は、酸化物半導体膜の形成工程時に当該酸化物半導体膜から酸素（Ｏ）が脱離することなどに起因するものと考えられる。そして、酸素（Ｏ）の脱離は、酸化物半導体膜の側面（端面）において生じやすいことが分かった。すなわち、酸化物半導体膜にチャネルが形成されるトランジスタにおいては、当該酸化物半導体膜の側面近傍の領域が低抵抗領域となり、当該領域にトランジスタの寄生チャネルが形成されやすいことが分かった。また、その寄生チャネルによる、トランジスタの電気的特性に異常が生じるといった問題が発生していた。例えば、トランジスタの電流−電圧特性曲線が、本来のしきい値電圧より低いゲート電圧で立ち上がって一度電流が安定した後、再び本来のしきい値電圧で立ち上がってコブのような形状となる、といった問題があった。
以上を鑑み、良好なトランジスタ特性を有する、酸化物半導体を用いたトランジスタを提供することを課題の一とする。また、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することを課題の一とする。
本発明の一態様では、エッチング処理を施し、チャネル長方向の長さが異なるように十字状に形成された酸化物半導体膜、またはチャネル幅方向の長さがソース電極およびドレイン電極よりも長い酸化物半導体膜を半導体装置に用いる。具体的には、以下のような構成である。
本発明の一態様は、絶縁表面上に設けられ、第１の領域、前記第１の領域の一部を挟むように設けられた第２の領域および第３の領域を含む酸化物半導体膜と、酸化物半導体膜上に設けられたゲート絶縁膜と、ゲート絶縁膜上に第１の領域乃至第３の領域のそれぞれの少なくとも一部と重畳して設けられたゲート電極と、酸化物半導体膜と接するソース電極およびドレイン電極と、を有し、第１の領域は、ゲート電極と重畳するチャネル形成領域と、当該チャネル形成領域に接する第１の低抵抗領域および第２の低抵抗領域と、を含んでおり、第２の領域および第３の領域のチャネル長方向の長さは、第１の領域のチャネル長方向の長さより短い半導体装置である。
また、本発明の他の一態様は、絶縁表面上に設けられ、第１の領域、当該第１の領域の一部を挟むように設けられた第２の領域および第３の領域を含む酸化物半導体膜と、酸化物半導体膜上に設けられたゲート絶縁膜と、ゲート絶縁膜上に第１の領域乃至第３の領域のそれぞれの少なくとも一部と重畳して設けられたゲート電極と、ゲート電極の側面および上面を覆う側壁絶縁膜と、酸化物半導体膜、ゲート絶縁膜の側面および側壁絶縁膜の側面に接するソース電極およびドレイン電極と、ソース電極およびドレイン電極上に設けられた層間絶縁膜と、を有し、第１の領域は、ゲート電極と重畳するチャネル形成領域と、当該チャネル形成領域に接する第１の低抵抗領域および第２の低抵抗領域と、を含んでおり、第２の領域および第３の領域のチャネル長方向の長さは、第１の領域のチャネル長方向の長さより短い半導体装置である。
また、上記構成において、側壁絶縁膜は、過剰酸素を含む絶縁膜であることが好ましい。
また、上記構成において、下地絶縁膜が絶縁表面を有し、該下地絶縁膜は酸化物半導体膜側から順に第１の酸素供給膜と第１のバリア膜との積層膜であることが好ましい。
また、上記構成において、ゲート絶縁膜は、酸化物半導体膜側から順に第２の酸素供給膜と第２のバリア膜との積層膜であることが好ましい。
また、上記構成において、酸化物半導体膜の第２の領域における周縁の長さが、酸化物半導体膜の第１の領域のチャネル幅方向の長さより大きい。
また、上記構成において、酸化物半導体膜の第３の領域における周縁の長さが、酸化物半導体膜の第１の領域のチャネル幅方向の長さより大きい。
また、上記構成において、酸化物半導体膜の第２の領域における周縁の長さが、第１の領域のチャネル幅方向の長さの３倍以上である。
また、本発明の他の一態様は、絶縁膜上に設けられるゲート電極と、ゲート電極上に設けられる第１のゲート絶縁膜および第２のゲート絶縁膜と、第１のゲート絶縁膜および第２のゲート絶縁膜を介して、ゲート電極上に設けられ、チャネル領域と、チャネル領域を挟み、チャネル領域と接する第１の領域および第２の領域と、チャネル領域、第１の領域、および第２の領域を挟み、チャネル領域と接する第３の領域および第４の領域と、を含む酸化物半導体膜と、第１の領域と接して設けられるソース電極と、第２の領域と接して設けられるドレイン電極と、ソース電極、ドレイン電極、および酸化物半導体膜上に設けられる第１の絶縁膜および第２の絶縁膜と、を有し、酸化物半導体膜は、第１の酸化物半導体膜上に第２の酸化物半導体膜が積層して設けられ、第１の領域、第２の領域、第３の領域、および第４の領域の各領域は、少なくともゲート電極と重畳し、チャネル長と、第１の領域のチャネル長方向の長さと、第２の領域のチャネル長方向の長さの和は、ゲート電極のチャネル長方向の長さより長く、チャネル幅と、第３の領域のチャネル幅方向の長さと、第４の領域のチャネル幅方向の長さの和は、第１の領域または第２の領域のチャネル幅方向の長さより長く、第３の領域のチャネル幅方向の長さは、チャネル長より長く、第４の領域のチャネル幅方向の長さは、チャネル長より長い半導体装置である。
また、上記構成において、ソース電極は、第１のバリア層と、第１のバリア層上に設けられる第１の低抵抗材料層との積層で構成され、ゲート電極は、第２のバリア層と、第２のバリア層上に設けられる第２の低抵抗材料層との積層で構成される。
また、上記構成において、酸化物半導体膜と、ソース電極とが接している面積は、第１の領域の面積と同じであり、酸化物半導体膜と、ドレイン電極と接している面積は、第２の領域の面積と同じである。
また、上記構成において、第１の絶縁膜の膜厚は、第２の絶縁膜の膜厚より大きい。
また、上記構成において、チャネル長が５０ｎｍ未満である。
また、上記構成において、第１の酸化物半導体膜と第２の酸化物半導体膜とで、それぞれ異なる組成の金属酸化物を用いる。
本発明の一態様では、エッチング処理を施し、チャネル長方向の長さが異なるように十字状に形成された酸化物半導体膜、またはソース電極およびドレイン電極よりもチャネル幅方向の長さが長い酸化物半導体膜を用いてトランジスタを構成する。よって、トランジスタのソース電極とドレイン電極が酸化物半導体膜の側面（端面）近傍の領域（酸素（Ｏ）が脱離することなどに起因して低抵抗化した領域）を介して電気的に接続される蓋然性を低減することが可能となる。すなわち、良好なトランジスタ特性を有する、酸化物半導体を用いたトランジスタを提供すること、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することが可能である。
半導体装置の一形態を説明する平面図および断面図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する平面図および断面図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する平面図および断面図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 酸化物半導体膜を説明する図。 半導体装置の一形態を示す断面図、平面図および回路図。 半導体装置の一形態を示す回路図および斜視図。 半導体装置の一形態を示す断面図および平面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を示す回路図。 半導体装置の一形態を示すブロック図。 半導体装置の一形態を示すブロック図。 半導体装置の一形態を示すブロック図。 本発明の一態様の電子機器を示す図。 本発明の一態様の半導体装置を説明するブロック図およびその一部の回路図。 過剰酸素の移動の計算に用いたモデル図。 図２７のモデル図の計算結果。 酸素欠損の移動の計算に用いたモデル図。 図２９のモデル図の計算結果。 実施例トランジスタの断面ＳＴＥＭ像を示す図。 実施例のトランジスタの電気特性評価を示す図。 半導体装置の一形態を説明する平面図および断面図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する平面図および断面図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する断面図および平面図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する平面図および断面図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さないことがある。また、便宜上、ゲート絶縁膜等の絶縁膜は上面図には表さないことがある。
なお、本明細書等において「上」や「下」という用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁膜上のゲート電極」の表現であれば、ゲート絶縁膜とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において「電極」や「配線」という用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線などが含まれる。
なお、以下の説明において、第１、第２などの序数詞は、説明の便宜上付したものであり、その数を限定するものではない。
（実施の形態１）
本実施の形態では、半導体装置の一態様を図１を用いて説明する。図１（Ａ）は半導体装置が有するトランジスタの上面図を示し、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ−Ｂ（チャネル長方向）における断面図であり、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｃ−Ｄにおける断面図である。なお、図１（Ａ）において、図面の明瞭化のため、図１（Ｂ）、図１（Ｃ）に示した一部の構成を省略して示している。
図１に示すトランジスタ４５０は、下地絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、チャネル形成領域４０３ｃ、ソース領域４０３ａ、ドレイン領域４０３ｂを含む酸化物半導体膜４０３、ゲート絶縁膜４１０、ゲート電極４０１、ゲート電極４０１の側面および上面に設けられた側壁絶縁膜４１２、ソース領域４０３ａと重畳するソース電極４０５ａと、ドレイン領域４０３ｂと重畳するドレイン電極４０５ｂと、ソース電極４０５ａおよびドレイン電極４０５ｂ上の層間絶縁膜４１５と、ソース電極４０５ａおよびドレイン電極４０５ｂと電気的に接続する配線層４１４ａおよび配線層４１４ｂと、を有する。
酸化物半導体膜４０３は、図１６（Ａ）で示すように第１の領域４３１、当該第１の領域４３１の一部を挟むように設けられた第２の領域４３２および第３の領域４３３を含んでおり、第１の領域４３１乃至第３の領域４３３のそれぞれの少なくとも一部と重畳してゲート電極４０１が設けられている。なお、図１６（Ａ）で示す酸化物半導体膜４０３は、図面の明瞭化のため、ハッチパターンを変えている。
第１の領域４３１は、ゲート電極４０１と重畳するチャネル形成領域４０３ｃと、当該チャネル形成領域４０３ｃを挟んで接するチャネル形成領域４０３ｃより抵抗が低い一対の低抵抗領域（該低抵抗領域はソース領域、ドレイン領域として機能するため、ソース領域４０３ａおよびドレイン領域４０３ｂとも呼ぶ）と、を含んでおり、第２の領域４３２および第３の領域４３３のチャネル長方向の長さは、第１の領域４３１のチャネル長方向の長さより短い。
なお、ゲート電極４０１をマスクとして酸化物半導体膜４０３にドーパントを添加し、酸化物半導体膜４０３においてチャネル形成領域４０３ｃを挟んでチャネル形成領域４０３ｃより抵抗が低く、低抵抗領域であるドーパントを含むソース領域４０３ａ、ドレイン領域４０３ｂを形成する。また、この際、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３上にレジストマスクを形成し、ドーパントが添加されないようにする。このようにすることで、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁は低抵抗化されなくなるため、トランジスタがオフ状態の時の酸化物半導体膜４０３の端部に流れるリーク電流を低減することができる。
また、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さ（図１（Ａ）に示す長さＬ１の２倍と長さＬ２の合計の長さ２Ｌ１＋Ｌ２）は、第１の領域４３１のチャネル幅方向の長さ（図１（Ａ）に示す長さＷ）より大きい。具体的には、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを第１の領域４３１のチャネル幅方向の長さの３倍以上、好ましくは１０倍以上とする。酸化物半導体膜４０３が第１の領域４３１のみの形状であるとソース電極およびドレイン電極の間のリークパスは、図１（Ａ）に示す長さＬ２のみであるが、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを長くすることでリークパスが長くなり、周縁における抵抗成分が増大し、これにより、トランジスタがオフ状態の時に酸化物半導体膜４０３の端部に寄生チャネルが形成されてリーク電流が増大するのを抑制することができる。また、例え、酸化物半導体膜４０３の端部から酸素が抜けても酸化物半導体膜４０３の端部と、ソース電極４０５ａおよびドレイン電極４０５ｂで挟まれているチャネル形成領域４０３ｃとが離れているため、トランジスタ４５０の電気特性に影響することを低減することができる。よって、トランジスタ４５０の電気特性の劣化を防止して、良好な電気特性とすることができる。
ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパントの添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
チャネル長方向にチャネル形成領域４０３ｃを挟んでソース領域４０３ａおよびドレイン領域４０３ｂを含む酸化物半導体膜４０３を有することにより、該トランジスタ４５０はオン特性（例えば、オン電流および電界効果移動度）が高く、高速動作、高速応答が可能となる。
以下にトランジスタ４５０を有する半導体装置の作製方法の一例を示す。
なお、図２（Ａ１）はトランジスタの作製工程を説明するための上面図であり、図２（Ａ２）は図２（Ａ１）に示す一点鎖線Ａ−Ｂにおける断面図であり、図２（Ａ３）は図２（Ａ１）に示す一点鎖線Ｃ−Ｄにおける断面図である。なお、以下の説明において、図２（Ａ１）乃至図２（Ａ３）をまとめて図２（Ａ）と呼ぶ場合がある。また、本明細書における以降の同様の記載についても該当するものとする。
まず、絶縁表面を有する基板４００上に下地絶縁膜４３６を形成する。
基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することもできる。また、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジスタ４５０を直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトランジスタ４５０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜４０３を含むトランジスタ４５０との間に剥離層を設けるとよい。
基板４００に熱処理を行ってもよい。例えば、高温のガスを用いて熱処理を行うＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置により、６５０℃、１分〜５分間、熱処理を行えばよい。なお、ＧＲＴＡにおける高温のガスには、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。また、電気炉により、５００℃、３０分〜１時間、熱処理を行ってもよい。
下地絶縁膜４３６としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁膜、またはこれらの混合材料を用いて形成することができる。
また、下地絶縁膜４３６と基板４００との間に基板４００側からの不純物の侵入を防止するためのバリア膜として窒化物絶縁膜を設けてもよい。窒化物絶縁膜は窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、またはこれらの混合材料を用いて形成することができる。
また、下地絶縁膜４３６の酸化物絶縁膜には、熱処理により酸素を放出する絶縁膜（酸素供給膜）を用いると好ましい。
「熱処理により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。
ＴＤＳ分析による気体の放出量は、スペクトルの積分値に比例する。このため、測定したスペクトルの積分値と標準試料の基準値との比により、気体の放出量を計算することができる。標準試料の基準値は、所定の原子密度を有する試料において、スペクトルの積分値に対する原子密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、式（１）で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比（Ｍ／ｚ）が３２で検出されるスペクトルの全てが酸素分子由来と仮定する。Ｍ／ｚが３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体であるＭ／ｚが１７の酸素原子およびＭ／ｚが１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析によるスペクトルの積分値である。αは、ＴＤＳにおけるスペクトル強度に影響する係数である。式（１）の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
また、過剰酸素を含む絶縁膜（化学量論的組成を超える酸素を含む絶縁膜）の水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上である場合には、トランジスタの初期特性のバラツキの増大、トランジスタの電気特性に関するチャネル長依存性の増大、さらにＢＴストレス試験において、大きく劣化するため、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、酸化物半導体膜の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、かつ、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
さらに酸化物半導体膜を包み、かつ、過剰酸素を含む絶縁膜の外側に配置されるように、酸化物半導体膜の酸素の放出を抑えるブロッキング膜（ＡｌＯｘなど）を設けると好ましい。
過剰酸素を含む絶縁膜またはブロッキング膜で酸化物半導体膜を包み込むことで、酸化物半導体膜において、酸素の含有量が化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜の化学量論的組成がＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］である場合、ＩＧＺＯに含まれる酸素の原子数比は４より多い状態となる。
なお、本明細書中において、酸化窒化シリコンなどの「酸化窒化物」とは、その組成として、窒素よりも酸素の含有量が多いものをいう。
なお、本明細書中において、窒化酸化シリコンなどの「窒化酸化物」とは、その組成として、酸素よりも窒素の含有量が多いものをいう。
次に、下地絶縁膜４３６上に酸化物半導体膜４０３を形成する（図２（Ａ）参照）。
酸化物半導体膜４０３は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて成膜される。また、酸化物半導体膜４０３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタリング装置を用いて成膜されてもよい。酸化物半導体膜４０３は、エッチング処理を施し、十字状に形成する。なお、理解を容易にするため、酸化物半導体膜４０３を第１の領域４３１、第２の領域４３２および第３の領域４３３の３つの領域に分けている。第１の領域４３１は、第２の領域４３２および第３の領域４３３に挟まれるように設けられており、第２の領域４３２および第３の領域４３３のチャネル長方向の長さは、第１の領域４３１のチャネル長方向の長さより短くなっている。
酸化物半導体膜４０３を成膜する際、酸化物半導体膜４０３に含まれる水素濃度をできる限り低減させることが好ましい。酸化物半導体膜４０３に含まれる水素濃度を低減させるためには、例えば、スパッタリング法を用いて成膜する場合、スパッタリング装置の成膜室内に供給するガスとして、水素、水、水酸基、または水素化物などの不純物が除去された高純度の希ガス（代表的には、アルゴン）、酸素、または希ガスと酸素との混合ガスを用いることが好ましい。
また、成膜室内の残留水分を除去しつつ、水素および水などが除去されたガスを導入して成膜を行うことで、成膜された酸化物半導体膜４０３に含まれる水素濃度を低減させることができる。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜された酸化物半導体膜４０３に含まれる不純物の濃度を低減できる。
また、酸化物半導体膜４０３を、スパッタリング法を用いて成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上１００％以下とする。相対密度が高い金属酸化物ターゲットを用いることにより、成膜された酸化物半導体膜４０３を緻密な膜とすることができる。
酸化物半導体膜４０３の材料として、例えば、Ｉｎ−Ｍ−Ｚｎ−Ｏ系材料を用いればよい。ここで、金属元素Ｍは酸素との結合エネルギーがＩｎおよびＺｎよりも高い元素である。または、Ｉｎ−Ｍ−Ｚｎ−Ｏ系材料から酸素が脱離することを抑制する機能を有する元素である。金属元素Ｍの作用によって、酸化物半導体膜の酸素欠損の生成が抑制される。そのため、酸素欠損に起因するトランジスタの電気特性の変動を低減することができ、信頼性の高いトランジスタを得ることができる。
金属元素Ｍは、具体的にはＡｌ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｓｎ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、ＴａまたはＷとすればよく、好ましくはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、ＣｅまたはＨｆとする。金属元素Ｍは、前述の元素から一種または二種以上選択すればよい。また、金属元素Ｍに変えてＳｉやＧｅを用いることもできる。
ここで、Ｉｎ−Ｍ−Ｚｎ−Ｏ系材料で表される酸化物半導体は、Ｉｎの濃度が高いほどキャリア移動度およびキャリア密度が高まる。結果、Ｉｎの濃度が高いほど導電率の高い酸化物半導体となる。
酸化物半導体膜４０３は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。または、微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の結晶部を有する結晶−非晶質混相構造の酸化物半導体を有している。
酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。
なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。
なお、酸化物半導体膜は、例えば、単結晶を有してもよい。
酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。
ＣＡＡＣ−ＯＳ膜は、完全な非晶質ではない。ＣＡＡＣ−ＯＳ膜は、例えば、結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体を有している。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界、結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
また、ＣＡＡＣ−ＯＳ膜は、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することが好ましい。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａｂ面から劈開し、ａｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
平板状のスパッタリング粒子は、例えば、ａｂ面に平行な面の円相当径が３ｎｍ以上１０ｎｍ以下、厚さ（ａｂ面に垂直な方向の長さ）が０．７ｎｍ以上１ｎｍ未満である。なお、平板状のスパッタリング粒子は、ａｂ面に平行な面が正三角形または正六角形であってもよい。ここで、面の円相当径とは、面の面積と等しい正円の直径をいう。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の基板温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一に重なることがなく、厚さの均一なＣＡＡＣ−ＯＳ膜を成膜することができる。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いる。
また、ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
ＣＡＡＣ−ＯＳ膜を成膜した後、加熱処理を行ってもよい。加熱処理の温度は、１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、ＣＡＡＣ−ＯＳ膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理によりＣＡＡＣ−ＯＳ膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。また、加熱処理を行うことで、ＣＡＡＣ−ＯＳ膜の結晶性をさらに高めることができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、ＣＡＡＣ−ＯＳ膜の不純物濃度をさらに短時間で低減することができる。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
また、酸化物半導体膜において、銅、アルミニウム、塩素などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トランジスタの製造工程において、これらの不純物が混入または酸化物半導体膜表面に付着する恐れのない工程を適宜選択することが好ましく、酸化物半導体膜表面に付着した場合には、シュウ酸や希フッ酸などに曝す、またはプラズマ処理（Ｎ２Ｏプラズマ処理など）を行うことにより、酸化物半導体膜表面の不純物を除去することが好ましい。具体的には、酸化物半導体膜の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜のアルミニウム濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜の塩素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する場合、ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気（酸素ガス１００％）で成膜を行うことが好ましい。ガスの酸素の占める割合が多い条件、特に酸素ガス１００％の雰囲気で成膜すると、例えば、成膜温度を３００℃以上としても、膜中からのＺｎの放出が抑えられる。
酸化物半導体膜は水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものであることが望ましい。具体的には、酸化物半導体膜の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。また、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体膜を包みこむように過剰酸素を含む絶縁膜（ＳｉＯｘなど）を接して設ける。
また、酸化物半導体膜４０３は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜４０３を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよい。例えば、第１の酸化物半導体膜に三元系金属の酸化物を用い、第２の酸化物半導体膜に二元系金属の酸化物を用いてもよい。また、例えば、第１の酸化物半導体膜と第２の酸化物半導体膜を、どちらも三元系金属の酸化物としてもよい。
また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。
この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度および信頼性をさらに高めることが可能となる。
また、第１の酸化物半導体膜と第２の酸化物半導体膜に、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、またはＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜と第２の酸化物半導体膜の少なくともどちらか一方に非晶質酸化物半導体を適用すると、酸化物半導体膜４０３の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
一方で、非晶質酸化物半導体は水素などのドナーとなる不純物を吸収しやすく、また、酸素欠損が生じやすいためｎ型化されやすい。このため、チャネル側の酸化物半導体膜は、ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物半導体を適用することが好ましい。
また、酸化物半導体膜４０３を３層以上の積層構造とし、複数層の結晶性酸化物半導体膜で非晶質酸化物半導体膜を挟む構造としてもよい。また、結晶性酸化物半導体膜と非晶質酸化物半導体膜を交互に積層する構造としてもよい。
また、酸化物半導体膜４０３を複数層の積層構造とする場合の上記構成は、それぞれを適宜組み合わせて用いることができる。
また、酸化物半導体膜４０３を複数層の積層構造とし、各酸化物半導体膜の形成後に酸素を添加してもよい。酸素の添加は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、酸素を含む雰囲気下で行うプラズマ処理などを用いることができる。
各酸化物半導体膜の形成毎に酸素を添加することで、酸化物半導体内の酸素欠損を低減する効果を高めることができる。
次に、下地絶縁膜４３６および酸化物半導体膜４０３上にゲート絶縁膜４０９を形成する（図２（Ｂ）参照）。なお、ゲート絶縁膜４０９は、少なくとも後に形成されるゲート電極４０１の下にあればよい。
ゲート絶縁膜４０９は、酸素供給膜４０９ａとバリア膜４０９ｂの積層膜とすることが好ましい。酸素供給膜４０９ａは、下地絶縁膜４３６と同様、熱処理により酸素を放出する絶縁膜であり、酸化物半導体膜中における酸素欠損を低減することができる。バリア膜４０９ｂは、水分や水素が酸化物半導体膜４０３に侵入し、拡散することを抑制することができる。また、酸化物半導体膜４０３から酸素が抜けてしまうことを抑制することができる。酸素供給膜４０９ａの材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、酸化ジルコニウム、酸化イットリウム、酸化ハフニウム、酸化ランタン、酸化ネオジム、酸化タンタル、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いて形成することができる。また、バリア膜４０９ｂの材料としては、酸化アルミニウム膜等を用いて形成することができる。酸素供給膜４０９ａおよびバリア膜４０９ｂは、プラズマＣＶＤ法またはスパッタリング法等を用いて形成することができる。
本実施の形態では、酸素供給膜４０９ａとして、酸化シリコン膜を形成し、酸素雰囲気下でプラズマ処理を行うことによって酸化シリコン膜に酸素を添加した。その後、酸素供給膜４０９ａ上にアルミニウム膜を形成し、酸素雰囲気下でプラズマ処理を行うことによってアルミニウム膜に酸素を添加し、バリア膜４０９ｂとなる酸化アルミニウム膜を形成した。
また、順に酸化シリコン膜、アルミニウム膜の積層膜を形成し、基板４００側からバイアスをかけ、酸化シリコン膜、アルミニウム膜に対し酸素を添加し、酸素過剰な酸化シリコン膜および酸化アルミニウム膜を形成することもできる。
さらに、プラズマＣＶＤ法を用い、酸素の添加処理を経て、酸素過剰な酸化シリコン膜を形成した後、スパッタリング法を用いて酸化アルミニウム膜を形成しても良い。
次に、ゲート絶縁膜４０９上に導電膜を形成し、該導電膜をエッチングして、ゲート電極４０１を形成する（図２（Ｃ）参照）。
ゲート電極４０１は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極４０１は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート電極４０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜４０９と接するゲート電極４０１の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）以上、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極として用いた場合、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
また、酸化物半導体膜４０３に酸素ドープ処理を行い、酸素を過剰に含む酸化物半導体膜４０３を形成してもよい。ドープされる酸素（酸素ラジカル、酸素原子、酸素分子、オゾン、酸素イオン（酸素分子イオン）、および／または酸素クラスタイオン）は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることによって酸化物半導体膜４０３にドープすることができる。また、イオン注入法にはガスクラスタイオンビームを用いてもよい。酸素のドープ処理は、全面を一度に行ってもよいし、線状のイオンビーム等を用いて移動（スキャン）させ行ってもよい。
例えば、ドープされる酸素（酸素ラジカル、酸素原子、酸素分子、オゾン、酸素イオン（酸素分子イオン）、および／または酸素クラスタイオン）は、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、またはオゾン発生装置により供給されてもよい。より具体的には、例えば、半導体装置に対してエッチング処理を行うための装置や、レジストマスクに対してアッシングを行うための装置などを用いて酸素を発生させ、酸化物半導体膜４０３を処理することができる。
酸素ドープ処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素ドープ処理において、希ガスを用いてもよい。
酸素のドープ処理は、例えば、イオン注入法で酸素イオンの注入を行う場合、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
次に、第２の領域４３２および第３の領域４３３を覆うようにレジストマスク４２５ａおよびレジストマスク４２５ｂを形成し、該レジストマスク４２５ａ、レジストマスク４２５ｂと、ゲート電極４０１をマスクとして酸化物半導体膜４０３にドーパント４２１を添加し、第１の領域４３１にソース領域４０３ａ、ドレイン領域４０３ｂを形成する。また、第１の領域４３１において、ドーパント４２１が添加されなかった領域はチャネル形成領域４０３ｃとして機能する（図３（Ａ）参照）。
第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３上にレジストマスクを形成し、ドーパントが添加されないようにすることで、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁は低抵抗化されなくなるため、トランジスタがオフ状態の時の酸化物半導体膜４０３の端部に流れるリーク電流を低減することができる。また、ドーパント４２１が添加されたソース領域４０３ａ、ドレイン領域４０３ｂの酸化物半導体膜４０３は、結晶構造が乱れ、酸化物半導体膜４０３が非晶質状態になる。非晶質酸化物半導体は、ＣＡＡＣ−ＯＳ膜などの結晶性を有するチャネル形成領域４０３ｃから水素などのドナーとなる不純物を吸収しやすくなる。そのため、良好なトランジスタ特性を得ることができる。
また、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さ（図１（Ａ）に示す長さＬ１の２倍と長さＬ２の合計の長さ２Ｌ１＋Ｌ２）は、第１の領域４３１のチャネル幅方向の長さ（図１（Ａ）に示す長さＷ）より大きい。具体的には、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを第１の領域４３１のチャネル幅方向の長さの３倍以上、好ましくは１０倍以上とする。第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを長くすることで周縁における抵抗成分が増大し、これにより、トランジスタがオフ状態の時に酸化物半導体膜４０３の端部に寄生チャネルが形成されてリーク電流が増大するのを抑制することができる。また、例え、酸化物半導体膜４０３の端部から酸素が抜けても酸化物半導体膜４０３の端部と、ソース電極４０５ａおよびドレイン電極４０５ｂで挟まれているチャネル形成領域４０３ｃとが離れているため、トランジスタ４５０の電気特性に影響することを低減することができる。よって、トランジスタ４５０の電気特性の劣化を防止して、良好な電気特性とすることができる。
ドーパント４２１は、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパント４２１としては、１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、および亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
ドーパント４２１は、添加方法により、他の膜（例えば、ゲート絶縁膜４０９）を通過して、酸化物半導体膜４０３に添加することもできる。ドーパント４２１の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント４２１の単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
ドーパント４２１の添加工程は、加速電圧、ドーズ量などの注入条件、また、通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント４２１としてリンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント４２１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
ソース領域４０３ａ、ドレイン領域４０３ｂにおけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
ドーパント４２１を添加する際に、基板４００を加熱しながら行ってもよい。
なお、酸化物半導体膜４０３にドーパント４２１を添加する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
また、ドーパント４２１の添加処理後、熱処理を行ってもよい。加熱条件としては、３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で熱処理を行ってもよい。
本実施の形態では、イオン注入法により酸化物半導体膜４０３に、リン（Ｐ）イオンを注入する。なお、リン（Ｐ）イオンの注入条件は加速電圧３０ｋＶ、ドーズ量を１．０×１０１５ｉｏｎｓ／ｃｍ２とする。また、酸化物半導体膜４０３のチャネル長を６０ｎｍ未満にすることが好ましい。
よって、チャネル形成領域４０３ｃを挟んでソース領域４０３ａ、ドレイン領域４０３ｂが設けられた酸化物半導体膜４０３が形成される。また、本実施の形態では、ゲート電極４０１の形成後にドーパント４２１の添加を行ったが、これに限られない。例えば、側壁絶縁膜４１２形成後にドーパント４２１の添加を行ってもよい。
次に、ゲート絶縁膜４０９およびゲート電極４０１上に絶縁膜４１１を形成する（図３（Ｂ）参照）。
絶縁膜４１１の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、酸化ジルコニウム、酸化イットリウム、酸化ハフニウム、酸化ランタン、酸化ネオジム、酸化タンタル、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いて形成することができる。絶縁膜４１１は、単層でも積層でも構わない。
次に、ゲート電極４０１が露出しないように絶縁膜４１１の一部に除去（研磨）処理を行い、絶縁膜４１１ａを形成する（図３（Ｃ）参照）。
除去方法としては化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を用いることが好適である。
なお、本実施の形態では、除去処理にＣＭＰ処理を用いたが、他の除去方法を用いてもよい。または、ＣＭＰ処理等の研磨処理と、エッチング（ドライエッチング、ウェットエッチング）処理や、プラズマ処理などを組み合わせてもよい。除去処理に、エッチング処理、プラズマ処理などを組み合わせて行う場合、工程順は特に限定されず、絶縁膜４１１の材料、膜厚、および表面の凹凸状態に合わせて適宜設定すればよい。
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うことが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁膜４１１ａの表面の平坦性をより向上させることができる。
次に、絶縁膜４１１ａ上にレジストマスク４３５を選択的に形成する（図４（Ａ）参照）。
次に、レジストマスク４３５を用いて、絶縁膜４１１ａおよびゲート絶縁膜４０９を選択的にエッチングして側壁絶縁膜４１２および酸素供給膜４１０ａとバリア膜４１０ｂの積層膜であるゲート絶縁膜４１０を形成する（図４（Ｂ）参照）。
また、側壁絶縁膜４１２は、熱処理により酸素を放出する絶縁膜（酸素供給膜）であることが好ましい。このようにすることで、ゲート絶縁膜４１０等を介して側壁絶縁膜４１２から酸化物半導体膜４０３へ酸素を供給させることができる。また、側壁絶縁膜４１２は、２層以上の積層構造としてもよい。本実施の形態では、ＣＶＤ法により第１の窒化酸化シリコン膜を３０ｎｍ形成した後、酸素雰囲気下でプラズマ処理を行うことによって窒化酸化シリコン膜に酸素を添加し、さらに第２の窒化酸化シリコン膜を３７０ｎｍ形成し、第１の窒化酸化シリコン膜および第２の窒化酸化シリコン膜をエッチングして側壁絶縁膜４１２を形成する。
次に、酸化物半導体膜４０３および側壁絶縁膜４１２上に、導電膜４０５を形成し、導電膜４０５上に層間絶縁膜４１９を形成する（図４（Ｃ）参照）。
導電膜４０５は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、Ｔａ、ＲｕおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層または積層して用いればよい。または、少なくともＩｎおよびＺｎを含む酸化物または酸窒化物を用いても構わない。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系材料などを用いればよい。
層間絶縁膜４１９の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、酸化ジルコニウム、酸化イットリウム、酸化ハフニウム、酸化ランタン、酸化ネオジム、酸化タンタル、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いて形成することができる。層間絶縁膜４１９は、単層でも積層でも構わない。また、層間絶縁膜４１９は、ゲート絶縁膜と同様に酸素供給膜とバリア膜の積層構造としてもよい。
次に、側壁絶縁膜４１２が露出するように層間絶縁膜４１９、導電膜４０５の一部に除去（研磨）処理を行い、層間絶縁膜４１５、ソース電極４０５ａおよびドレイン電極４０５ｂを形成する（図５（Ａ）参照）。
除去方法としては化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を用いることが好適である。
なお、本実施の形態では、ソース電極４０５ａおよびドレイン電極４０５ｂの上面の高さと側壁絶縁膜４１２および層間絶縁膜４１５の上面の高さは揃っている。このような構成にすることで、後の工程（トランジスタを有する半導体装置や電子機器の作製工程等）で形成される薄膜の被覆性を向上させることができ、薄い膜や配線の段切れを抑制することができる。例えば、ソース電極４０５ａおよびドレイン電極４０５ｂと側壁絶縁膜４１２および層間絶縁膜４１５の間に段差があると、段差部にかかる膜や配線が切れてしまい、不良となってしまうが、ソース電極４０５ａおよびドレイン電極４０５ｂの上面と側壁絶縁膜４１２および層間絶縁膜４１５の上面の高さが揃っているとそのような不良を抑制できるため、信頼性を向上させることができる。
なお、本実施の形態では、除去処理にＣＭＰ処理を用いたが、他の除去方法を用いてもよい。または、ＣＭＰ処理等の研磨処理と、エッチング（ドライエッチング、ウェットエッチング）処理や、プラズマ処理などを組み合わせてもよい。除去処理に、エッチング処理、プラズマ処理などを組み合わせて行う場合、工程順は特に限定されず、層間絶縁膜４１５の材料、膜厚、および表面の凹凸状態に合わせて適宜設定すればよい。
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うことが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、層間絶縁膜４１５の表面の平坦性をより向上させることができる。
このように、側壁絶縁膜４１２が露出するように除去処理を行うことで、ソース電極４０５ａおよびドレイン電極４０５ｂを形成することができる。
また、導電膜４０５形成後、導電膜４０５上にレジストマスクを形成し、導電膜４０５を選択的にエッチングして、ソース電極４０５ａおよびドレイン電極４０５ｂを形成することもできる。
次に、層間絶縁膜４１５、側壁絶縁膜４１２、ソース電極４０５ａおよびドレイン電極４０５ｂ上に絶縁膜４１７を形成し、絶縁膜４１７および層間絶縁膜４１５に設けられた開口を介してソース電極４０５ａおよびドレイン電極４０５ｂとそれぞれ電気的に接続する配線層４１４ａおよび配線層４１４ｂを形成する（図５（Ｂ）参照）。
配線層４１４ａおよび配線層４１４ｂは、ゲート電極４０１と同様な材料および方法を用いて形成することができる。このようにして、トランジスタ４５０を作製することができる。
以上、エッチング処理を施し、チャネル長方向の長さが異なるように十字状に形成された酸化物半導体膜を用いてトランジスタを構成することにより、トランジスタのソース電極とドレイン電極が酸化物半導体膜の側面（端面）近傍の領域（酸素（Ｏ）が脱離することなどに起因して低抵抗化した領域）を介して電気的に接続される蓋然性を低減することができる。
よって、良好なトランジスタ特性を有する、酸化物半導体を用いたトランジスタを提供すること、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置の他の一態様を図６を用いて説明する。図６（Ａ）は半導体装置が有するトランジスタの上面図を示し、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ａ−Ｂ（チャネル長方向）における断面図であり、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｃ−Ｄにおける断面図である。なお、図６（Ａ）において、図面の明瞭化のため、図６（Ｂ）、図６（Ｃ）に示した一部の構成を省略して示している。
図６に示すトランジスタ４６０は、下地絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、チャネル形成領域４０３ｃ、ソース領域４０３ａ、ドレイン領域４０３ｂを含む酸化物半導体膜４０３、低抵抗領域４０６ａ、低抵抗領域４０６ｂ、ゲート絶縁膜４１０、ゲート電極４０１、ゲート電極４０１の側面に設けられた側壁絶縁膜４１２、ゲート電極４０１上に設けられた絶縁膜４１３、低抵抗領域４０６ａおよび低抵抗領域４０６ｂ上に設けられた層間絶縁膜４１５と、ソース電極およびドレイン電極として機能する配線層４１４ａおよび配線層４１４ｂと、を有する。
酸化物半導体膜４０３は、図１６（Ａ）で示すように第１の領域４３１、当該第１の領域４３１の一部を挟むように設けられた第２の領域４３２および第３の領域４３３を含んでおり、第１の領域４３１乃至第３の領域４３３のそれぞれの少なくとも一部と重畳してゲート電極４０１および絶縁膜４１３の積層が設けられている。なお、図１６（Ａ）で示す酸化物半導体膜４０３は、図面の明瞭化のため、ハッチパターンを変えている。
第１の領域４３１は、ゲート電極４０１と重畳するチャネル形成領域４０３ｃと、当該チャネル形成領域４０３ｃを挟んで接するチャネル形成領域４０３ｃより抵抗が低い一対の低抵抗領域（該低抵抗領域はソース領域、ドレイン領域として機能するため、ソース領域４０３ａおよびドレイン領域４０３ｂとも呼ぶ）と、を含んでおり、第２の領域４３２および第３の領域４３３のチャネル長方向の長さは、第１の領域４３１のチャネル長方向の長さより短い。
低抵抗領域４０６ａおよび低抵抗領域４０６ｂは、酸化物半導体膜４０３と、ソース電極およびドレイン電極として機能する配線層４１４ａおよび配線層４１４ｂとの接触抵抗を低減させることができる。低抵抗領域４０６ａおよび低抵抗領域４０６ｂは、酸化物半導体膜４０３のソース領域４０３ａおよびドレイン領域４０３ｂの少なくとも上面の一部を改質して形成される。
なお、ゲート電極４０１をマスクとして酸化物半導体膜４０３にドーパントを添加し、酸化物半導体膜４０３においてチャネル形成領域４０３ｃを挟んでチャネル形成領域４０３ｃより抵抗が低く、低抵抗領域であるドーパントを含むソース領域４０３ａ、ドレイン領域４０３ｂを形成する。また、この際、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３上にレジストマスクを形成し、ドーパントが添加されないようにする。このようにすることで、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁は低抵抗化されなくなるため、トランジスタがオフ状態の時の酸化物半導体膜４０３の端部に流れるリーク電流を低減することができる。
また、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さ（図６（Ａ）に示す長さＬ１の２倍と長さＬ２の合計の長さ２Ｌ１＋Ｌ２）は、第１の領域４３１のチャネル幅方向の長さ（図６（Ａ）に示す長さＷ）より大きい。具体的には、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを第１の領域４３１のチャネル幅方向の長さの３倍以上、好ましくは１０倍以上とする。酸化物半導体膜４０３が第１の領域４３１のみの形状であるとソース電極およびドレイン電極の間のリークパスは、図６（Ａ）に示す長さＬ２のみであるが、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを長くすることでリークパスが長くなり、周縁における抵抗成分が増大し、これにより、トランジスタがオフ状態の時に酸化物半導体膜４０３の端部に寄生チャネルが形成されてリーク電流が増大するのを抑制することができる。また、例え、ソース電極４０５ａおよびドレイン電極４０５ｂで挟まれているチャネル形成領域４０３ｃから酸素が抜けるとしても、ソース電極４０５ａおよびドレイン電極４０５ｂで挟まれているチャネル形成領域４０３ｃの角部から直接、または、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３の端部から間接的に酸素が抜けるため、酸素の脱離量は少ない。このためトランジスタ４６０の電気特性に影響することを低減することができる。よって、トランジスタ４６０の電気特性の劣化を防止して、良好な電気特性とすることができる。
ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパントの添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
チャネル長方向にチャネル形成領域４０３ｃを挟んでソース領域４０３ａおよびドレイン領域４０３ｂを含む酸化物半導体膜４０３を有することにより、該トランジスタ４６０はオン特性（例えば、オン電流および電界効果移動度）が高く、高速動作、高速応答が可能となる。
以下にトランジスタ４６０を有する半導体装置の作製方法の一例を示す。
なお、図７（Ａ１）はトランジスタの作製工程を説明するための上面図であり、図７（Ａ２）は図７（Ａ１）に示す一点鎖線Ａ−Ｂにおける断面図であり、図７（Ａ３）は図７（Ａ１）に示す一点鎖線Ｃ−Ｄにおける断面図である。
まず、絶縁表面を有する基板４００上に下地絶縁膜４３６、酸化物半導体膜４０２を形成する（図７（Ａ）参照）。
基板４００および下地絶縁膜４３６は、実施の形態１と同様な材料および方法を用いて形成することができる。また、酸化物半導体膜４０２は、実施の形態１の酸化物半導体膜４０３と同様な材料および方法を用いて形成することができる。
次に、酸化物半導体膜４０２上にゲート絶縁膜４０９を形成する（図７（Ｂ）参照）。なお、ゲート絶縁膜４０９は、少なくとも後に形成されるゲート電極４０１の下にあればよい。
ゲート絶縁膜４０９は、酸素供給膜４０９ａとバリア膜４０９ｂの積層膜とすることが好ましい。酸素供給膜４０９ａは、下地絶縁膜４３６と同様、熱処理により酸素を放出する絶縁膜であり、酸化物半導体膜中における酸素欠損を低減することができる。バリア膜４０９ｂは、水分や水素が酸化物半導体膜４０２に侵入し、拡散することを抑制することができる。また、酸化物半導体膜４０２から酸素が抜けてしまうことを抑制することができる。酸素供給膜４０９ａの材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、酸化ジルコニウム、酸化イットリウム、酸化ハフニウム、酸化ランタン、酸化ネオジム、酸化タンタル、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いて形成することができる。また、バリア膜４０９ｂの材料としては、酸化アルミニウム等を用いて形成することができる。
本実施の形態では、酸素供給膜４０９ａとして、酸化シリコン膜を形成し、プラズマ処理によって酸化シリコン膜に酸素を添加した。その後、酸素供給膜４０９ａ上にアルミニウム膜を形成し、プラズマ処理によってアルミニウム膜に酸素を添加し、バリア膜４０９ｂとなる酸化アルミニウム膜を形成した。
また、順に酸化シリコン膜、アルミニウム膜の積層膜を形成し、基板４００側からバイアスをかけ、酸化シリコン膜、アルミニウム膜に対し酸素を添加し、酸素過剰な酸化シリコン膜および酸化アルミニウム膜を形成することもできる。
次に、ゲート絶縁膜４０９上に導電膜および絶縁膜の積層を形成し、該導電膜および該絶縁膜をエッチングして、ゲート電極４０１および絶縁膜４１３の積層を形成する（図７（Ｃ）参照）。
ゲート電極４０１は、実施の形態１と同様な材料および方法を用いて形成することができる。
絶縁膜４１３は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜４１３は、プラズマＣＶＤ法またはスパッタリング法等を用いて形成することができる。
次に、ゲート絶縁膜４０９および絶縁膜４１３上にレジストマスク４２５ｃを形成する（図８（Ａ）参照）。
次に、レジストマスク４２５ｃによって、ゲート絶縁膜４０９および酸化物半導体膜４０２を選択的にエッチングする（図８（Ｂ）参照）。このとき、レジストマスク４２５ｃに加え、ゲート電極４０１もマスクとして機能するため、十字状に形成された酸化物半導体膜４０３を得ることができる。また、酸化物半導体膜４０３は、第１の領域４３１、当該第１の領域４３１の一部を挟むように設けられた第２の領域４３２および第３の領域４３３を有する。
次に、ゲート電極４０１および絶縁膜４１３をマスクとして酸化物半導体膜４０３にドーパント４２１を添加し、第１の領域４３１にソース領域４０３ａ、ドレイン領域４０３ｂを形成する。また、第１の領域４３１において、ドーパント４２１が添加されなかった領域はチャネル形成領域４０３ｃとして機能する（図８（Ｃ）参照）。
また、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３上にレジストマスクを形成し、ドーパントが添加されないようにすることで、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁は低抵抗化されなくなるため、トランジスタがオフ状態の時の酸化物半導体膜４０３の端部に流れるリーク電流を低減することができる。また、ドーパント４２１が添加されたソース領域４０３ａ、ドレイン領域４０３ｂの酸化物半導体膜は、結晶構造が乱れ、非晶質状態になる。非晶質酸化物半導体は、ＣＡＡＣ−ＯＳ膜などの結晶性を有するチャネル形成領域４０３ｃから水素などのドナーとなる不純物を吸収しやすくなる。そのため、良好なトランジスタ特性を得ることができる。
また、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さ（図６（Ａ）に示す長さＬ１の２倍と長さＬ２の合計の長さ２Ｌ１＋Ｌ２）は、第１の領域４３１のチャネル幅方向の長さ（図６（Ａ）に示す長さＷ）より大きい。具体的には、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを第１の領域４３１のチャネル幅方向の長さの３倍以上、好ましくは１０倍以上とする。酸化物半導体膜４０３が第１の領域４３１のみの形状であるとソース電極およびドレイン電極の間のリークパスは、図６（Ａ）に示す長さＬ２のみであるが、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを長くすることでリークパスが長くなり、周縁における抵抗成分が増大し、これにより、トランジスタがオフ状態の時に酸化物半導体膜４０３の端部に寄生チャネルが形成されてリーク電流が増大するのを抑制することができる。また、例え、ソース電極４０５ａおよびドレイン電極４０５ｂで挟まれているチャネル形成領域４０３ｃから酸素が抜けるとしても、ソース電極４０５ａおよびドレイン電極４０５ｂで挟まれているチャネル形成領域４０３ｃの角部から直接、または、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３の端部から間接的に酸素が抜けるため、酸素の脱離量は少ない。このためトランジスタ４６０の電気特性に影響することを低減することができる。よって、トランジスタ４６０の電気特性の劣化を防止して、良好な電気特性とすることができる。
ドーパント４２１の種類、添加方法等は、実施の形態１を参酌することができる。
次に、ゲート電極４０１および絶縁膜４１３上に絶縁膜を形成し、該絶縁膜をエッチングして側壁絶縁膜４１２を形成する（図９（Ａ）参照）。さらに、ゲート電極４０１および側壁絶縁膜４１２をマスクとして、ゲート絶縁膜４０９をエッチングし、酸素供給膜４１０ａとバリア膜４１０ｂの積層膜であるゲート絶縁膜４１０を形成する（図９（Ｂ）参照）。
側壁絶縁膜４１２は、絶縁膜４１３と同様な材料および方法を用いて形成することができる。また、側壁絶縁膜４１２は、熱処理により酸素を放出する絶縁膜（酸素供給膜）であることが好ましい。このようにすることで、ゲート絶縁膜４１０等を介して側壁絶縁膜４１２から酸化物半導体膜４０３へ酸素を供給させることができる。また、側壁絶縁膜４１２は、２層以上の積層構造としてもよい。本実施の形態では、ＣＶＤ法により第１の窒化酸化シリコン膜を３０ｎｍ形成した後、酸素雰囲気下でプラズマ処理を行うことによって窒化酸化シリコン膜に酸素を添加し、さらに第２の窒化酸化シリコン膜を３７０ｎｍ形成し、第１の窒化酸化シリコン膜および第２の窒化酸化シリコン膜をエッチングして側壁絶縁膜４１２を形成する。
次に、酸化物半導体膜４０３、側壁絶縁膜４１２および絶縁膜４１３上に、導電膜４０７を形成する（図９（Ｃ）参照）。
導電膜４０７としては、アルミニウムやチタン等を用いることができる。
次に、導電膜４０７に対してドーパント４４１を添加し、酸化物半導体膜４０３中に導電膜４０７の金属を拡散させ、ソース領域４０３ａおよびドレイン領域４０３ｂにさらに抵抗の低い低抵抗領域４０６ａおよび低抵抗領域４０６ｂを形成する（図１０（Ａ）参照）。
ドーパント４４１としては、例えば、アルゴンを用いることができる。ドーパント４４１の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。また、ドーパント４４１の添加工程は、加速電圧、ドーズ量などの注入条件、また、通過させる膜の膜厚を適宜設定して制御すればよい。
このようにすることで、導電膜４０７の金属が酸化物半導体膜４０３に拡散し、ドーパント４４１がソース領域４０３ａおよびドレイン領域４０３ｂの酸化物半導体膜４０３に添加されることでソース領域４０３ａおよびドレイン領域４０３ｂにおける酸化物半導体膜４０３の結晶構造が乱れ、酸化物半導体膜４０３が非晶質状態になり、さらに低抵抗領域４０６ａおよび低抵抗領域４０６ｂを形成することができる。
また、低抵抗領域４０６ａおよび低抵抗領域４０６ｂは、導電膜４０７形成後に熱処理を行って、導電膜４０７と酸化物半導体膜４０３との界面で反応させて形成してもよい。
次に、導電膜４０７を除去し、低抵抗領域４０６ａおよび低抵抗領域４０６ｂ、側壁絶縁膜４１２および絶縁膜４１３上に層間絶縁膜４１５を形成する（図１０（Ｂ）参照）。
層間絶縁膜４１５は、絶縁膜４１３と同様な材料および方法を用いて形成することができる。層間絶縁膜４１５はトランジスタ４６０により生じる凹凸を平坦化できる膜厚で形成する。また、ゲート絶縁膜と同様に酸素供給膜とバリア膜の積層構造としてもよい。
次に、層間絶縁膜４１５に設けられた開口を介して低抵抗領域４０６ａおよび低抵抗領域４０６ｂとそれぞれ電気的に接続する配線層４１４ａおよび配線層４１４ｂを形成する。配線層４１４ａおよび配線層４１４ｂは、それぞれソース電極およびドレイン電極として機能する。
配線層４１４ａおよび配線層４１４ｂは、ゲート電極４０１と同様な材料および方法を用いて形成することができる。このようにして、トランジスタ４６０を作製することができる。
以上、エッチング処理を施し、チャネル長方向の長さが異なるように十字状に形成された酸化物半導体膜を用いてトランジスタを構成することにより、トランジスタのソース電極とドレイン電極が酸化物半導体膜の側面（端面）近傍の領域（酸素（Ｏ）が脱離することなどに起因して低抵抗化した領域）を介して電気的に接続される蓋然性を低減することができる。
よって、良好なトランジスタ特性を有する、酸化物半導体を用いたトランジスタを提供すること、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の他の一態様を図１１を用いて説明する。図１１（Ａ）は半導体装置が有するトランジスタの上面図を示し、図１１（Ｂ）は、図１１（Ａ）に示す一点鎖線Ａ−Ｂ（チャネル長方向）における断面図であり、図１１（Ｃ）は、図１１（Ａ）に示す一点鎖線Ｃ−Ｄにおける断面図である。なお、図１１（Ａ）において、図面の明瞭化のため、図１１（Ｂ）、図１１（Ｃ）に示した一部の構成を省略して示している。
図１１に示すトランジスタ４７０は、下地絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、チャネル形成領域４０３ｃ、ソース領域４０３ａ、ドレイン領域４０３ｂを含む酸化物半導体膜４０３、ソース電極４０５ａ、ドレイン電極４０５ｂ、ゲート絶縁膜４１０、ゲート電極４０１、ゲート電極４０１の側面に設けられた側壁絶縁膜４１２、ゲート電極４０１上に設けられた絶縁膜４１３、ソース電極４０５ａおよびドレイン電極４０５ｂ上に設けられた層間絶縁膜４１５を有する。
酸化物半導体膜４０３は、図１６（Ｂ）で示すように第１の領域４３１、当該第１の領域４３１の一部を挟むように設けられた第２の領域４３２および第３の領域４３３を含んでおり、第１の領域４３１乃至第３の領域４３３のそれぞれの少なくとも一部と重畳してゲート電極４０１および絶縁膜４１３の積層が設けられている。なお、図１６（Ｂ）で示す酸化物半導体膜４０３は、図面の明瞭化のため、ハッチパターンを変えている。
第１の領域４３１は、ゲート電極４０１と重畳するチャネル形成領域４０３ｃと、当該チャネル形成領域４０３ｃを挟んで接するチャネル形成領域４０３ｃより抵抗が低い一対の低抵抗領域（該低抵抗領域はソース領域、ドレイン領域として機能するため、ソース領域４０３ａおよびドレイン領域４０３ｂとも呼ぶ）と、を含んでおり、第１の領域４３１において、酸化物半導体膜４０３のチャネル長方向の一方の側面とソース電極４０５ａが接し、酸化物半導体膜４０３のチャネル長方向の他方の側面とドレイン電極４０５ｂが接する。また、酸化物半導体膜４０３のチャネル幅方向の長さは、ソース電極４０５ａおよびドレイン電極４０５ｂのチャネル幅方向の長さより長い。
なお、ゲート電極４０１をマスクとして酸化物半導体膜４０３にドーパントを添加し、酸化物半導体膜４０３においてチャネル形成領域４０３ｃを挟んでチャネル形成領域４０３ｃより抵抗が低く、ドーパントを含むソース領域４０３ａ、ドレイン領域４０３ｂを形成する。また、この際、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３上にレジストマスクを形成し、ドーパントが添加されないようにする。このようにすることで、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁は低抵抗化されなくなるため、トランジスタがオフ状態の時の酸化物半導体膜４０３の端部に流れるリーク電流を低減することができる。また、ドーパント４２１が添加されたソース領域４０３ａ、ドレイン領域４０３ｂの酸化物半導体膜４０３は、結晶構造が乱れ、酸化物半導体膜４０３が非晶質状態になる。非晶質酸化物半導体は、ＣＡＡＣ−ＯＳ膜などの結晶性を有するチャネル形成領域４０３ｃから水素などのドナーとなる不純物を吸収しやすくなる。そのため、良好なトランジスタ特性を得ることができる。
また、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さ（図１１（Ａ）に示す長さＬ１の２倍と長さＬ２の合計の長さ２Ｌ１＋Ｌ２）は、第１の領域４３１のチャネル幅方向の長さ（図１１（Ａ）に示す長さＷ）より大きい。具体的には、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを第１の領域４３１のチャネル幅方向の長さの３倍以上、好ましくは１０倍以上とする。酸化物半導体膜４０３が第１の領域４３１のみの形状であるとソース電極およびドレイン電極の間のリークパスは、図１１（Ａ）に示す長さＬ２のみであるが、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを長くすることで周縁における抵抗成分が増大し、これにより、トランジスタがオフ状態の時に酸化物半導体膜４０３の端部に寄生チャネルが形成されてリーク電流が増大するのを抑制することができる。また、例え、ソース電極４０５ａおよびドレイン電極４０５ｂで挟まれているチャネル形成領域４０３ｃから酸素が抜けるとしても、ソース電極４０５ａおよびドレイン電極４０５ｂで挟まれているチャネル形成領域４０３ｃの角部から直接、または、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３の端部から間接的に酸素が抜けるため、酸素の脱離量は少ない。このためトランジスタ４７０の電気特性に影響することを低減することができる。よって、トランジスタ４７０の電気特性の劣化を防止して、良好な電気特性とすることができる。
ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパントの添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
チャネル長方向にチャネル形成領域４０３ｃを挟んでソース領域４０３ａおよびドレイン領域４０３ｂを含む酸化物半導体膜４０３を有することにより、該トランジスタ４７０はオン特性（例えば、オン電流および電界効果移動度）が高く、高速動作、高速応答が可能となる。
以下にトランジスタ４７０を有する半導体装置の作製方法の一例を示す。
なお、図１２（Ａ１）はトランジスタの作製工程を説明するための上面図であり、図１２（Ａ２）は図１２（Ａ１）に示す一点鎖線Ａ−Ｂにおける断面図であり、図１２（Ａ３）は図１２（Ａ１）に示す一点鎖線Ｃ−Ｄにおける断面図である。
まず、絶縁表面を有する基板４００上に下地絶縁膜４３６を形成する。
基板４００および下地絶縁膜４３６は、実施の形態１と同様な材料および方法を用いて形成することができる。
次に、下地絶縁膜４３６上に酸化物半導体膜４０３を形成する（図１２（Ａ）参照）。なお、理解を容易にするため、酸化物半導体膜４０３を第１の領域４３１、第２の領域４３２および第３の領域４３３の３つの領域に分けている。第１の領域４３１は、第２の領域４３２および第３の領域４３３に挟まれるように設けられており、後に形成されるソース電極４０５ａおよびドレイン電極４０５ｂと接する。
酸化物半導体膜４０３は、実施の形態１と同様な材料および方法を用いて形成することができる。
次に、下地絶縁膜４３６および酸化物半導体膜４０３上に導電膜４０５を形成する（図１２（Ｂ）参照）。
導電膜４０５は、実施の形態１の導電膜４０７と同様な材料および方法を用いて形成することができる。
次に、導電膜４０５に対して、酸化物半導体膜４０３が露出するまで除去（研磨）処理を行い、ソース電極４０５ａおよびドレイン電極４０５ｂを形成する（図１２（Ｃ）参照）。
除去（研磨）処理の方法は、実施の形態１で用いた方法を用いることができる。
次に、酸化物半導体膜４０３、ソース電極４０５ａおよびドレイン電極４０５ｂ上にゲート絶縁膜４０９を形成する（図１３（Ａ）参照）。なお、ゲート絶縁膜４０９は、少なくとも後に形成されるゲート電極４０１の下にあればよい。
ゲート絶縁膜４０９は、酸素供給膜４０９ａとバリア膜４０９ｂの積層膜とすることが好ましい。酸素供給膜４０９ａは、下地絶縁膜４３６と同様、熱処理により酸素を放出する絶縁膜であり、酸化物半導体膜中における酸素欠損を低減することができる。バリア膜４０９ｂは、水分や水素が酸化物半導体膜４０３に侵入し、拡散することを抑制することができる。また、酸化物半導体膜４０３から酸素が抜けてしまうことを抑制することができる。酸素供給膜４０９ａおよびバリア膜４０９ｂは、実施の形態１と同様な材料および方法を用いて形成することができる。
次に、ゲート絶縁膜４０９上に導電膜および絶縁膜の積層を形成し、該導電膜および該絶縁膜をエッチングして、ゲート電極４０１および絶縁膜４１３の積層を形成する（図１３（Ｂ）参照）。
ゲート電極４０１および絶縁膜４１３は、先の実施の形態と同様な材料および方法を用いて形成することができる。
次に、第２の領域４３２および第３の領域４３３を覆うようにレジストマスク４２５ａおよびレジストマスク４２５ｂを形成し、該レジストマスク４２５ａ、レジストマスク４２５ｂと、ゲート電極４０１および絶縁膜４１３をマスクとして酸化物半導体膜４０３にドーパント４２１を添加し、第１の領域４３１にソース領域４０３ａ、ドレイン領域４０３ｂを形成する。また、第１の領域４３１において、ドーパント４２１が添加されなかった領域はチャネル形成領域４０３ｃとして機能する（図１３（Ｃ）参照）。
また、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３上にレジストマスクを形成し、ドーパントが添加されないようにすることで、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁は低抵抗化されなくなるため、トランジスタがオフ状態の時の酸化物半導体膜４０３の端部に流れるリーク電流を低減することができる。
また、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さ（図１１（Ａ）に示す長さＬ１の２倍と長さＬ２の合計の長さ２Ｌ１＋Ｌ２）は、第１の領域４３１のチャネル幅方向の長さ（図１１（Ａ）に示す長さＷ）より大きい。具体的には、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを第１の領域４３１のチャネル幅方向の長さの３倍以上、好ましくは１０倍以上とする。酸化物半導体膜４０３が第１の領域４３１のみの形状であるとソース電極およびドレイン電極の間のリークパスは、図１１（Ａ）に示す長さＬ２のみであるが、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを長くすることでリークパスが長くなり、周縁における抵抗成分が増大し、これにより、トランジスタがオフ状態の時に酸化物半導体膜４０３の端部に寄生チャネルが形成されてリーク電流が増大するのを抑制することができる。また、例え、ソース電極４０５ａおよびドレイン電極４０５ｂで挟まれているチャネル形成領域４０３ｃから酸素が抜けるとしても、ソース電極４０５ａおよびドレイン電極４０５ｂで挟まれているチャネル形成領域４０３ｃの角部から直接、または、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３の端部から間接的に酸素が抜けるため、酸素の脱離量は少ない。このためトランジスタ４７０の電気特性に影響することを低減することができる。よって、トランジスタ４７０の電気特性の劣化を防止して、良好な電気特性とすることができる。
ドーパント４２１の種類、添加方法等は、実施の形態１を参酌することができる。
次に、ゲート電極４０１および絶縁膜４１３上に絶縁膜を形成し、該絶縁膜をエッチングして側壁絶縁膜４１２を形成する（図１４（Ａ）参照）。さらに、ゲート電極４０１および側壁絶縁膜４１２をマスクとして、ゲート絶縁膜４０９をエッチングし、酸素供給膜４１０ａとバリア膜４１０ｂの積層膜であるゲート絶縁膜４１０を形成する（図１４（Ｂ）参照）。
側壁絶縁膜４１２は、実施の形態２と同様な材料および方法を用いて形成することができる。
次にソース電極４０５ａ、ドレイン電極４０５ｂ、側壁絶縁膜４１２および絶縁膜４１３上に層間絶縁膜４１５を形成し、層間絶縁膜４１５に設けられた開口を介してソース電極４０５ａおよびドレイン電極４０５ｂとそれぞれ電気的に接続する配線層４１４ａおよび配線層４１４ｂを形成する（図１４（Ｃ）参照）。
層間絶縁膜４１５、配線層４１４ａおよび配線層４１４ｂは、実施の形態１と同様な材料および方法を用いて形成することができる。
このようにして、トランジスタ４７０を作製することができる。
また、図１２（Ｃ）までの構成を以下の方法で作製することもできる。
まず、絶縁表面を有する基板４００上に下地絶縁膜４３６を形成する。
基板４００および下地絶縁膜４３６は、実施の形態１と同様な材料および方法を用いて形成することができる。
次に、下地絶縁膜４３６上にソース電極４０５ａおよびドレイン電極４０５ｂを形成する（図１５（Ａ）参照）。
次に、下地絶縁膜４３６、ソース電極４０５ａおよびドレイン電極４０５ｂ上に酸化物半導体膜４０２を形成する（図１５（Ｂ）参照）。
酸化物半導体膜４０２は、本実施の形態の酸化物半導体膜４０３と同様な材料および方法を用いて形成することができる。
次に、酸化物半導体膜４０２に対して、ソース電極４０５ａおよびドレイン電極４０５ｂが露出するまで除去（研磨）処理を行い、酸化物半導体膜４０３を形成する（図１５（Ｃ）参照）。
除去（研磨）処理の方法は、実施の形態１で用いた方法を用いることができる。
このようにしても図１２（Ｃ）までの構成を作製することができる。
以上、エッチング処理を施し、ソース電極およびドレイン電極よりもチャネル幅方向の長さが長い酸化物半導体膜を用いてトランジスタを構成することにより、トランジスタのソース電極とドレイン電極が酸化物半導体膜の側面（端面）近傍の領域（酸素（Ｏ）が脱離することなどに起因して低抵抗化した領域）を介して電気的に接続される蓋然性を低減することができる。
よって、良好なトランジスタ特性を有する、酸化物半導体を用いたトランジスタを提供すること、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置の他の一態様を、図３３を用いて説明する。図３３（Ａ）は半導体装置が有するトランジスタの上面図を示し、図３３（Ｂ）は、図３３（Ａ）に示す一点鎖線Ａ−Ｂ（チャネル長方向）における断面図であり、図３３（Ｃ）は、図３３（Ａ）に示す一点鎖線Ｃ−Ｄにおける断面図である。なお、図３３（Ａ）において、図面の明瞭化のため、図３３（Ｂ）、図３３（Ｃ）に示した一部の構成を省略して示している。
図３３に示すトランジスタ４８０は、下地絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、チャネル形成領域４０３ｃ、ソース領域４０３ａ、ドレイン領域４０３ｂを含む酸化物半導体膜４０３と、酸化物半導体膜４０３上に設けられたゲート絶縁膜４１０と、ゲート絶縁膜４１０上に酸化物半導体膜４０３と重畳して設けられたゲート電極４０１と、ゲート電極４０１およびゲート絶縁膜４１０上に設けられた層間絶縁膜４１５と、ゲート絶縁膜４１０および層間絶縁膜４１５の開口を介して、酸化物半導体膜４０３と接し、ソース電極およびドレイン電極として機能する配線層４１４ａおよび配線層４１４ｂと、を有する。
酸化物半導体膜４０３は、図１６（Ａ）で示すように第１の領域４３１、当該第１の領域４３１の一部を挟むように設けられた第２の領域４３２および第３の領域４３３を含んでおり、第１の領域４３１乃至第３の領域４３３のそれぞれの少なくとも一部と重畳してゲート電極４０１が設けられている。なお、図１６（Ａ）で示す酸化物半導体膜４０３は、図面の明瞭化のため、ハッチパターンを変えている。
第１の領域４３１は、ゲート電極４０１と重畳するチャネル形成領域４０３ｃと、当該チャネル形成領域４０３ｃを挟んで接するチャネル形成領域４０３ｃより抵抗が低い一対の低抵抗領域（該低抵抗領域はソース領域、ドレイン領域として機能するため、ソース領域４０３ａおよびドレイン領域４０３ｂとも呼ぶ）と、を含んでおり、第２の領域４３２および第３の領域４３３のチャネル長方向の長さは、第１の領域４３１のチャネル長方向の長さより短い。
なお、ゲート電極４０１をマスクとして酸化物半導体膜４０３にドーパントを添加し、酸化物半導体膜４０３においてチャネル形成領域４０３ｃを挟んでチャネル形成領域４０３ｃより抵抗が低く、低抵抗領域であるドーパントを含むソース領域４０３ａ、ドレイン領域４０３ｂを形成する。また、この際、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３上にレジストマスクを形成し、ドーパントが添加されないようにする。このようにすることで、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁は低抵抗化されなくなるため、トランジスタがオフ状態の時の酸化物半導体膜４０３の端部に流れるリーク電流を低減することができる。
また、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さ（図３３（Ａ）に示す長さＬ１の２倍と長さＬ２の合計の長さ２Ｌ１＋Ｌ２）は、第１の領域４３１のチャネル幅方向の長さ（図３３（Ａ）に示す長さＷ）より大きい。具体的には、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを第１の領域４３１のチャネル幅方向の長さの３倍以上、好ましくは１０倍以上とする。酸化物半導体膜４０３が第１の領域４３１のみの形状であるとソース電極およびドレイン電極の間のリークパスは、図３３（Ａ）に示す長さＬ２のみであるが、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを長くすることでリークパスが長くなり、周縁における抵抗成分が増大し、これにより、トランジスタがオフ状態の時に酸化物半導体膜４０３の端部に寄生チャネルが形成されてリーク電流が増大するのを抑制することができる。また、例え、チャネル形成領域４０３ｃから酸素が抜けるとしても、チャネル形成領域４０３ｃの角部から直接、または、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３の端部から間接的に酸素が抜けるため、酸素の脱離量は少ない。このためトランジスタ４８０の電気特性に影響することを低減することができる。よって、トランジスタ４８０の電気特性の劣化を防止して、良好な電気特性とすることができる。
ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパントの添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
チャネル長方向にチャネル形成領域４０３ｃを挟んでソース領域４０３ａおよびドレイン領域４０３ｂを含む酸化物半導体膜４０３を有することにより、該トランジスタ４８０はオン特性（例えば、オン電流および電界効果移動度）が高く、高速動作、高速応答が可能となる。
以下にトランジスタ４８０を有する半導体装置の作製方法の一例を示す。
なお、図３４（Ａ１）はトランジスタの作製工程を説明するための上面図であり、図３４（Ａ２）は図３４（Ａ１）に示す一点鎖線Ａ−Ｂにおける断面図であり、図３４（Ａ３）は図３４（Ａ１）に示す一点鎖線Ｃ−Ｄにおける断面図である。
まず、絶縁表面を有する基板４００上に第１の下地絶縁膜４３６ａを成膜し、第１の下地絶縁膜４３６ａ上に第２の下地絶縁膜４３６ｂを成膜し、第１の下地絶縁膜４３６ａと第２の下地絶縁膜４３６ｂからなる下地絶縁膜４３６を形成する。下地絶縁膜４３６上に酸化物半導体膜４０２を成膜する（図３４（Ａ）参照）。
第１の下地絶縁膜４３６ａは第１の下地絶縁膜４３６ａより下層から拡散される不純物の混入を防ぐ、バリア膜として機能する絶縁膜とすることが好ましい。特に基板４００として単結晶シリコン基板、ＳＯＩ基板、またはトランジスタなどの半導体素子が設けられた基板などを用いる場合、基板に含まれる水素などが拡散して後に形成される酸化物半導体膜に混入するのを防ぐことができる。このような第１の下地絶縁膜４３６ａとしては、例えば、プラズマＣＶＤ法またはスパッタリング法等を用いて成膜した、窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜などを用いることができる。なお、本明細書等において、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものを指すものとする。
本実施の形態では、第１の下地絶縁膜４３６ａとして、プラズマＣＶＤ法を用いて成膜した窒化シリコン膜を用いる。
第２の下地絶縁膜４３６ｂが過剰酸素を含む絶縁膜（化学量論的組成を超える酸素を含む絶縁膜）であれば、第２の下地絶縁膜４３６ｂに含まれる過剰な酸素によって、後に形成される酸化物半導体膜の酸素欠損を補填することが可能であるため好ましい。第２の下地絶縁膜４３６ｂに過剰酸素を含ませるには、例えば、酸素雰囲気下にて第２の下地絶縁膜４３６ｂを成膜すればよい。または、成膜後の第２の下地絶縁膜４３６ｂに、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を注入して、酸素過剰領域を形成しても良い。酸素の注入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
このような第２の下地絶縁膜４３６ｂとしては、例えば、プラズマＣＶＤ法またはスパッタリング法等を用いて成膜した酸化窒化シリコン膜または酸化シリコン膜などを用いることができる。これらの絶縁膜に、例えば、半導体装置に対してエッチング処理を行うための装置や、レジストマスクに対してアッシングを行うための装置などを用いて酸素を供給することができる。なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものを指すものとする。
本実施の形態では、第２の下地絶縁膜４３６ｂとして、プラズマＣＶＤ法を用いて成膜し、酸素を含む雰囲気でプラズマ処理を行って過剰酸素を含ませた、酸化窒化シリコン膜を用いる。
また、酸化物半導体膜４０２は、実施の形態１の酸化物半導体膜４０３と同様な材料および方法を用いて形成することができる。
次いで、酸化物半導体膜４０２をフォトリソグラフィ工程により島状の酸化物半導体膜４０３に加工して形成する（図３４（Ｂ）参照）。ここで島状の酸化物半導体膜４０３の形状は、上記のように、第１の領域４３１が第２の領域４３２と第３の領域４３３に挟まれ、第２の領域４３２および第３の領域４３３のチャネル長方向の長さは、第１の領域４３１のチャネル長方向の長さより短くなるような形状とする。
また、酸化物半導体膜４０２の加工方法は、実施の形態１を参酌することができる。
次いで、酸化物半導体膜４０３を覆って酸素供給膜４１０ａを成膜し、酸素供給膜４１０ａ上にバリア膜４１０ｂを成膜し、酸素供給膜４１０ａとバリア膜４１０ｂからなるゲート絶縁膜４１０を形成する（図３５（Ａ）参照）。
酸素供給膜４１０ａおよびバリア膜４１０ｂは、実施の形態１と同様な材料および方法を用いて形成することができる。
次いで、バリア膜４１０ｂ上に第１の領域４３１乃至第３の領域４３３と重畳するように、ゲート電極４０１を形成する。
ここで、ゲート電極４０１を形成するために導電膜（図示しない）を加工するために用いるマスクは、フォトリソグラフィ法などによって形成されたマスクに、スリミング処理を行って、より微細なパターンを有するマスクとすることもできる。
スリミング処理としては、例えば、ラジカル状態の酸素（酸素ラジカル）などを用いるアッシング処理を適用することができる。ただし、スリミング処理はフォトリソグラフィ法などによって形成されたマスクをより微細なパターンに加工できる処理であれば、アッシング処理に限定する必要はない。また、スリミング処理によって形成されるマスクによってトランジスタのチャネル長が決定されることになるため、当該スリミング処理としては制御性の良好な処理を適用することができる。
スリミング処理の結果、フォトリソグラフィ法などによって形成されたマスクを、露光装置の解像限界以下、好ましくは１／２以下、より好ましくは１／３以下の線幅まで微細化することが可能である。これにより、トランジスタのさらなる微細化を達成することができる。
次に、ゲート電極４０１をマスクとして酸化物半導体膜４０３にドーパント４２１を添加し、第１の領域４３１にソース領域４０３ａ、ドレイン領域４０３ｂを形成する。また、第１の領域４３１において、ドーパント４２１が添加されなかった領域はチャネル形成領域４０３ｃとして機能する（図３５（Ｂ）参照）。
また、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３上にレジストマスクを形成し、ドーパントが添加されないようにすることで、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁は低抵抗化されなくなるため、トランジスタがオフ状態の時の酸化物半導体膜４０３の端部に流れるリーク電流を低減することができる。また、ドーパント４２１が添加されたソース領域４０３ａ、ドレイン領域４０３ｂの酸化物半導体膜４０３は、結晶構造が乱れ、酸化物半導体膜４０３が非晶質状態になる。非晶質酸化物半導体は、ＣＡＡＣ−ＯＳ膜などの結晶性を有するチャネル形成領域４０３ｃから水素などのドナーとなる不純物を吸収しやすくなる。そのため、良好なトランジスタ特性を得ることができる。
また、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さ（図３３（Ａ）に示す長さＬ１の２倍と長さＬ２の合計の長さ２Ｌ１＋Ｌ２）は、第１の領域４３１のチャネル幅方向の長さ（図３３（Ａ）に示す長さＷ）より大きい。具体的には、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを第１の領域４３１のチャネル幅方向の長さの３倍以上、好ましくは１０倍以上とする。酸化物半導体膜４０３が第１の領域４３１のみの形状であるとソース電極およびドレイン電極の間のリークパスは、図３３（Ａ）に示す長さＬ２のみであるが、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを長くすることでリークパスが長くなり、周縁における抵抗成分が増大し、これにより、トランジスタがオフ状態の時に酸化物半導体膜４０３の端部に寄生チャネルが形成されてリーク電流が増大するのを抑制することができる。また、例え、ソース電極４０５ａおよびドレイン電極４０５ｂで挟まれているチャネル形成領域４０３ｃから酸素が抜けるとしても、チャネル形成領域４０３ｃの角部から直接、または、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３の端部から間接的に酸素が抜けるため、酸素の脱離量は少ない。このためトランジスタ４８０の電気特性に影響することを低減することができる。よって、トランジスタ４８０の電気特性の劣化を防止して、良好な電気特性とすることができる。
ゲート電極４０１の材料、ドーパント４２１の種類、添加方法等は、実施の形態１を参酌することができる。
次いで、バリア膜４１０ｂおよびゲート電極４０１上に層間絶縁膜４１５を形成する（図３６（Ａ）参照）。
層間絶縁膜４１５は、実施の形態１を参酌することができる。層間絶縁膜４１５はトランジスタ４８０により生じる凹凸を平坦化できる膜厚で形成する。また、ゲート絶縁膜と同様に酸素供給膜とバリア膜の積層構造としてもよい。
次いで、層間絶縁膜４１５およびゲート絶縁膜４１０に設けられた開口を介してソース領域４０３ａと接するように配線層４１４ａを、ドレイン領域４０３ｂと接するように配線層４１４ｂを形成する（図３６（Ｂ）参照）。
配線層４１４ａおよび配線層４１４ｂは、ゲート電極４０１と同様な材料および方法を用いて形成することができる。このようにして、トランジスタ４８０を作製することができる。
以上、エッチング処理を施し、チャネル長方向の長さが異なるように十字状に形成された酸化物半導体膜を用いてトランジスタを構成することにより、トランジスタのソース電極とドレイン電極が酸化物半導体膜の側面（端面）近傍の領域（酸素（Ｏ）が脱離することなどに起因して低抵抗化した領域）を介して電気的に接続される蓋然性を低減することができる。
よって、良好なトランジスタ特性を有する、酸化物半導体を用いたトランジスタを提供すること、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、半導体装置の他の一態様を、図３７を用いて説明する。図３７（Ａ）は半導体装置が有するトランジスタの上面図を示し、図３７（Ｂ）は、図３７（Ａ）に示す一点鎖線Ａ−Ｂ（チャネル長方向）における断面図であり、図３７（Ｃ）は、図３７（Ａ）に示す一点鎖線Ｃ−Ｄにおける断面図である。なお、図３７（Ａ）において、図面の明瞭化のため、図３７（Ｂ）、図３７（Ｃ）に示した一部の構成を省略して示している。
図３７に示すトランジスタ４９０は、下地絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、チャネル形成領域４０３ｃ、ソース領域４０３ａ、ドレイン領域４０３ｂを含む酸化物半導体膜４０３と、酸化物半導体膜４０３上に設けられたゲート絶縁膜４１０と、ゲート絶縁膜４１０上に酸化物半導体膜４０３と重畳して設けられたゲート電極４０１と、ゲート電極４０１およびゲート絶縁膜４１０上に設けられた層間絶縁膜４１５と、ゲート絶縁膜４１０および層間絶縁膜４１５に設けられた開口に埋め込まれ、酸化物半導体膜４０３と接するソース電極４０５ａまたはドレイン電極４０５ｂと、ソース電極４０５ａおよびドレイン電極４０５ｂ上に接して設けられた配線層４１４ａおよび配線層４１４ｂと、を有する。
酸化物半導体膜４０３は、図１６（Ａ）で示すように第１の領域４３１、当該第１の領域４３１の一部を挟むように設けられた第２の領域４３２および第３の領域４３３を含んでおり、第１の領域４３１乃至第３の領域４３３のそれぞれの少なくとも一部と重畳してゲート電極４０１が設けられている。なお、図１６（Ａ）で示す酸化物半導体膜４０３は、図面の明瞭化のため、ハッチパターンを変えている。
第１の領域４３１は、ゲート電極４０１と重畳するチャネル形成領域４０３ｃと、当該チャネル形成領域４０３ｃを挟んで接するチャネル形成領域４０３ｃより抵抗が低い一対の低抵抗領域（該低抵抗領域はソース領域、ドレイン領域として機能するため、ソース領域４０３ａおよびドレイン領域４０３ｂとも呼ぶ）と、を含んでおり、第２の領域４３２および第３の領域４３３のチャネル長方向の長さは、第１の領域４３１のチャネル長方向の長さより短い。
なお、ゲート電極４０１をマスクとして酸化物半導体膜４０３にドーパントを添加し、酸化物半導体膜４０３においてチャネル形成領域４０３ｃを挟んでチャネル形成領域４０３ｃより抵抗が低く、低抵抗領域であるドーパントを含むソース領域４０３ａ、ドレイン領域４０３ｂを形成する。また、この際、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３上にレジストマスクを形成し、ドーパントが添加されないようにする。このようにすることで、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁は低抵抗化されなくなるため、トランジスタがオフ状態の時の酸化物半導体膜４０３の端部に流れるリーク電流を低減することができる。
また、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さ（図３７（Ａ）に示す長さＬ１の２倍と長さＬ２の合計の長さ２Ｌ１＋Ｌ２）は、第１の領域４３１のチャネル幅方向の長さ（図３７（Ａ）に示す長さＷ）より大きい。具体的には、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを第１の領域４３１のチャネル幅方向の長さの３倍以上、好ましくは１０倍以上とする。酸化物半導体膜４０３が第１の領域４３１のみの形状であるとソース電極およびドレイン電極の間のリークパスは、図３７（Ａ）に示す長さＬ２のみであるが、第２の領域４３２および第３の領域４３３のそれぞれの酸化物半導体膜４０３の周縁の長さを長くすることでリークパスが長くなり、周縁における抵抗成分が増大し、これにより、トランジスタがオフ状態の時に酸化物半導体膜４０３の端部に寄生チャネルが形成されてリーク電流が増大するのを抑制することができる。また、例え、チャネル形成領域４０３ｃから酸素が抜けるとしても、チャネル形成領域４０３ｃの角部から直接、または、第２の領域４３２および第３の領域４３３の酸化物半導体膜４０３の端部から間接的に酸素が抜けるため、酸素の脱離量は少ない。このためトランジスタ４９０の電気特性に影響することを低減することができる。よって、トランジスタ４９０の電気特性の劣化を防止して、良好な電気特性とすることができる。
ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパントの添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
チャネル長方向にチャネル形成領域４０３ｃを挟んでソース領域４０３ａおよびドレイン領域４０３ｂを含む酸化物半導体膜４０３を有することにより、該トランジスタ４９０はオン特性（例えば、オン電流および電界効果移動度）が高く、高速動作、高速応答が可能となる。
以下にトランジスタ４９０を有する半導体装置の作製方法の一例を示す。
トランジスタ４９０の作製方法は、層間絶縁膜４１５を形成するまでは実施の形態４に示すトランジスタ４８０の作製方法と同様である（図３８（Ａ）参照）。よって、図３８（Ａ）に示す工程までの作製方法の詳細については、先の実施の形態の図３６（Ａ）に示す工程までを参酌することができる。
次いで、層間絶縁膜４１５上にマスク４４０を形成し、マスク４４０を用いて層間絶縁膜４１５、酸素供給膜４１０ａおよびバリア膜４１０ｂをエッチングして、酸化物半導体膜４０３（より具体的には、ソース領域４０３ａ）に達する開口４４２を形成する（図３８（Ｂ）参照）。
マスク４４０は、フォトレジストなどの材料を用い、フォトリソグラフィ法などによって形成することができる。マスク４４０形成時の露光には、波長が数ｎｍ〜数１０ｎｍと短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、微細なパターンを有するマスク４４０を形成することができる。
開口４４２を形成した後、マスク４４０を除去し、開口４４２および層間絶縁膜４１５上にマスク４４４を形成する。マスク４４４は、マスク４４０と同様に形成することができる。そして、マスク４４４を用いて層間絶縁膜４１５、酸素供給膜４１０ａおよびバリア膜４１０ｂをエッチングして、酸化物半導体膜４０３（より具体的には、ドレイン領域４０３ｂ）に達する開口４４６を形成する（図３８（Ｃ）参照）。これによって、層間絶縁膜４１５、酸素供給膜４１０ａおよびバリア膜４１０ｂに、ゲート電極４０１を挟んで一対の開口が形成されることとなる。
次いで、開口４４２および開口４４６を埋め込むように、層間絶縁膜４１５上にソース電極４０５ａおよびドレイン電極４０５ｂとなる導電膜４０５を成膜する（図３９（Ａ）参照）。導電膜４０５は、実施の形態１の導電膜４０５と同様な材料および方法を用いて形成することができる。
次に、導電膜４０５に除去（研磨）処理を行う（図３９（Ｂ）参照）。層間絶縁膜４１５上（少なくともゲート電極４０１と重畳する領域）に設けられた導電膜４０５を除去するように、導電膜４０５に対して除去（研磨）処理を行うことで、開口４４２または開口４４６に埋め込まれたソース電極４０５ａおよびドレイン電極４０５ｂを形成することができる。本実施の形態では、導電膜４０５に対して、層間絶縁膜４１５の表面が露出する条件でＣＭＰ処理を行うことにより、ソース電極４０５ａおよびドレイン電極４０５ｂを形成する。なお、ＣＭＰ処理の条件によっては層間絶縁膜４１５の表面またはゲート電極４０１の表面も研磨される場合がある。
上述したように、ソース電極４０５ａまたはドレイン電極４０５ｂは、層間絶縁膜４１５、酸素供給膜４１０ａおよびバリア膜４１０ｂに設けられた開口を埋め込むように設けられる。したがって、トランジスタ４９０において、ソース電極４０５ａと酸化物半導体膜４０３が接する領域（ソース側コンタクト領域）とゲート電極４０１との距離（図３９（Ｂ）におけるＬＳＧ）は、開口４４２の端部とゲート電極４０１の端部との距離によって決定される。同様にトランジスタ４９０において、ドレイン電極４０５ｂと酸化物半導体膜４０３が接する領域（ドレイン側コンタクト領域）とゲート電極４０１との距離（図３９（Ｂ）におけるＬＤＧ）は、開口４４６の端部とゲート電極４０１の端部との距離によって決定される。
ソース電極４０５ａを設けるための開口４４２と、ドレイン電極４０５ｂを設けるための開口４４６を、一度のエッチング処理によって形成する場合、開口４４２と開口４４６との間のチャネル長方向の幅の最小加工寸法は、マスクの形成に用いる露光装置の解像限界に制約される。したがって、開口４４２と開口４４６との距離を十分に縮小することが難しく、結果としてソース側コンタクト領域およびドレイン側コンタクト領域と、ゲート電極４０１との距離（ＬＳＧおよびＬＤＧ）の微細化が困難である。
しかしながら、本実施の形態で示す作製方法においては、開口４４２と開口４４６を、それぞれ異なるマスクを用いた個別のエッチング処理によって形成するため、露光装置の解像限界に依存せず、自由に開口の位置を設定することが可能である。ＬＳＧおよびＬＤＧを縮小することで、トランジスタ４９０のソース電極４０５ａ（またはドレイン電極４０５ｂ）とチャネル形成領域４０３ｃの間の抵抗を低減することができるため、トランジスタの電気的特性（例えばオン電流特性）を向上させることができる。
また、ソース電極４０５ａおよびドレイン電極４０５ｂを形成するために層間絶縁膜４１５上の導電膜４０５を除去する工程において、レジストマスクを用いたエッチング処理を用いないため、ソース電極４０５ａおよびドレイン電極４０５ｂのチャネル長方向の幅が微細化されている場合でも精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきを少ない微細な構造を有するトランジスタ４９０を歩留まりよく作製することができる。
次いで、ソース電極４０５ａ、ドレイン電極４０５ｂおよび層間絶縁膜４１５上に配線層（ソース配線またはドレイン配線（これと同じ層で形成される配線も含む））となる導電膜を成膜し、該導電膜を加工して配線層４１４ａおよび配線層４１４ｂを形成する（図３９（Ｃ）参照）。
配線層４１４ａおよび配線層４１４ｂは、ゲート電極４０１と同様な材料および方法を用いて形成することができる。このようにして、トランジスタ４９０を作製することができる。
上述のように、ソース電極４０５ａを設けるための開口とドレイン電極４０５ｂを設けるための開口とを、それぞれ異なるマスクを用いた個別のエッチング処理によって形成する。これにより、トランジスタの十分な微細化を達成することが可能であり、ソース側コンタクト領域およびドレイン側コンタクト領域と、ゲート電極４０１との距離を十分に縮小することができるため、トランジスタのソース電極４０５ａ（またはドレイン電極４０５ｂ）とチャネル形成領域の間の抵抗を低減することができる。よって、トランジスタの電気特性の一つであるオン特性（例えば、オン電流、および電界効果移動度）を向上させることができる。
また、ソース電極４０５ａおよびドレイン電極４０５ｂを形成するために層間絶縁膜４１５上の導電膜４０５を除去する工程において、レジストマスクを用いたエッチング処理を用いないため、ソース電極４０５ａおよびドレイン電極４０５ｂの間隔が微細化されている場合でも精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきを少ない微細な構造を有するトランジスタ４９０を歩留まりよく作製することができる。
以上、エッチング処理を施し、チャネル長方向の長さが異なるように十字状に形成された酸化物半導体膜を用いてトランジスタを構成することにより、トランジスタのソース電極とドレイン電極が酸化物半導体膜の側面（端面）近傍の領域（酸素（Ｏ）が脱離することなどに起因して低抵抗化した領域）を介して電気的に接続される蓋然性を低減することができる。
よって、良好なトランジスタ特性を有する、酸化物半導体を用いたトランジスタを提供すること、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、半導体装置の他の一態様を、図４０を用いて説明する。図４０（Ｂ）は、トランジスタ５５０の上面図であり、図４０（Ａ）は、図４０（Ｂ）のＸ−Ｙにおける断面図である。なお、図４０（Ｂ）において、図面の明瞭化のため、図４０（Ａ）に示した一部の構成を省略して示している。
図４０に示すトランジスタ５５０は、基板５００上に下地絶縁膜５３６と、下地絶縁膜５３６上に設けられたゲート電極５０１と、ゲート電極５０１上に設けられた第１のゲート絶縁膜５０２ａ、および第２のゲート絶縁膜５０２ｂと、第１のゲート絶縁膜５０２ａおよび第２のゲート絶縁膜５０２ｂを介してゲート電極５０１上に設けられた第１の酸化物半導体膜５０３ａ、および第２の酸化物半導体膜５０３ｂと、第２の酸化物半導体膜５０３ｂ上に設けられたソース電極およびドレイン電極と、ソース電極、ドレイン電極、第１の酸化物半導体膜５０３ａおよび第２の酸化物半導体膜５０３ｂ上に設けられた絶縁膜５０６と、絶縁膜５０６上に設けられた絶縁膜５０７と、を有する。
ソース電極は第１のバリア層５０５ｃと、第１のバリア層５０５ｃ上に形成された第１の低抵抗材料層５０５ａとの積層で構成され、ドレイン電極は、第２のバリア層５０５ｄと、第２のバリア層５０５ｄ上に形成された第２の低抵抗材料層５０５ｂとの積層で構成される。
また、下地絶縁膜５３６中には、配線５７４ａおよび配線５７４ｂが埋め込まれており、配線５７４ａとソース電極（第１のバリア層５０５ｃおよび第１の低抵抗材料層５０５ａ）とによって容量素子５３０が形成されている。
また、酸化物半導体膜は、第１の酸化物半導体膜５０３ａと、第１の酸化物半導体膜５０３ａ上に形成された第２の酸化物半導体膜５０３ｂとの積層で構成される。
酸化物半導体膜は、図４０（Ｂ）に示すように、チャネル領域Ｅ、第１の領域Ａ、第２の領域Ｂ、第３の領域Ｃ、第４の領域Ｄ、を有する。
第１の領域Ａ、第２の領域Ｂ、第３の領域Ｃ、第４の領域Ｄの各領域は、少なくとも一部の領域がゲート電極５０１と重なる。
また、酸化物半導体膜は、第１の領域Ａ、第２の領域Ｂ、第３の領域Ｃ、第４の領域Ｄにおいて、ゲート電極５０１を被覆するように形成されることが好ましい。
第１の領域Ａおよび第２の領域Ｂは、チャネル領域Ｅを挟み、且つチャネル領域Ｅの一部と接している。
第３の領域Ｃおよび第４の領域Ｄは、第１の領域Ａ、第２の領域Ｂ、およびチャネル領域Ｅを挟み、且つチャネル領域Ｅの一部と接している。
第１の領域Ａは、第１のバリア層５０５ｃと接する。なお、酸化物半導体膜と第１のバリア層５０５ｃとが接している面積は、第１の領域Ａの面積と等しい。
第２の領域Ｂは、第２のバリア層５０５ｄと接する。なお、酸化物半導体膜と第２のバリア層５０５ｄとが接している面積は、第２の領域Ｂの面積と等しい。
また、第１の酸化物半導体膜の側面と、第２の酸化物半導体膜の側面は、一致するように形成される。なお、積層された第１の酸化物半導体膜および第２の酸化物半導体膜の側面は低抵抗化されている。
酸化物半導体膜の周縁はゲート電極５０１から離れた箇所に配置される。図４０（Ｂ）を用いて具体的な説明を行う。トランジスタ５５０のチャネル長を距離Ｌ、チャネル幅を距離Ｗ、とする。また、酸化物半導体膜のチャネル長方向の長さを距離Ｏ１、酸化物半導体膜のチャネル幅方向の長さを距離Ｏ２、ゲート電極のチャネル長方向の長さを距離Ｇ１、とする。また、第１の領域Ａのチャネル長方向の長さを距離Ｘ１、第２の領域Ｂのチャネル長方向の長さを距離Ｘ２、第３の領域Ｃのチャネル長方向の長さを距離（Ｘ１＋Ｘ２＋Ｌ）、第４の領域Ｄのチャネル長方向の長さを距離（Ｘ１＋Ｘ２＋Ｌ）、とする。また、第３の領域Ｃのチャネル幅方向の長さを距離Ｔ１、第４の領域Ｄのチャネル幅方向の長さを距離Ｔ２、とする。
酸化物半導体膜のチャネル長方向の長さ（距離Ｏ１）は、第３の領域Ｃのチャネル長方向の長さおよび第４の領域Ｄのチャネル長方向の長さと等しい。また、酸化物半導体膜のチャネル長方向の長さ（距離Ｏ１）と、第１の領域Ａのチャネル長方向の長さ（距離Ｘ１）と、第２の領域Ｂのチャネル長方向の長さ（距離Ｘ２）と、チャネル長（距離Ｌ）と、の和は等しい。
トランジスタ５５０では、酸化物半導体膜の周縁をゲート電極５０１から離れた箇所に配置することが好ましい。従って、距離Ｏ１は、距離Ｇ１より長いことが好ましい。
また、酸化物半導体膜のチャネル幅方向の長さ（距離Ｏ２）は、第３の領域Ｃのチャネル幅方向の長さ（距離Ｔ１）と、第４の領域Ｄのチャネル幅方向の長さ（距離Ｔ２）と、第１の領域Ａ（第２の領域Ｂ）のチャネル幅方向の長さ（距離Ｗ）と、の和は等しい。
距離Ｏ２は、距離Ｗより長いことが好ましい。従って、距離Ｔ１は少なくとも距離Ｌ以上であり、距離Ｔ２もまた、距離Ｌ以上であることが好ましい。なお、距離Ｔ１、距離Ｔ２は、それぞれ異なっていても良い。
また、第３の領域Ｃにおいて、酸化物半導体膜と重なるゲート電極５０１のチャネル幅方向の長さを距離Ｇ２とする。トランジスタ５５０では、酸化物半導体膜の周縁をゲート電極５０１から離れた箇所に配置することが好ましい。従って、距離Ｇ２は、距離Ｔ１よりも短いことが好ましい。酸化物半導体膜の周縁を、第３の領域Ｃにおけるゲート電極５０１から離れた箇所に配置することで、寄生チャネルが形成されてリーク電流が増大するのを抑制することができる。
なお、距離Ｇ２は、距離Ｌよりも長いことが好ましい。
また、距離Ｔ１、距離Ｔ２、距離Ｏ１、距離Ｇ１は特に限定されない。
なお、図４０に示すように、トランジスタ５５０のチャネル長（距離Ｌ）は、第１のバリア層５０５ｃと第２のバリア層５０５ｄとの距離を表している。電子ビームを用いた露光により形成されたレジストマスクのパターンの幅により距離Ｌは、決定される。距離Ｌは５０ｎｍ未満にすることが好ましい。
ソース電極およびドレイン電極において、第１のバリア層５０５ｃおよび第２のバリア層５０５ｄと、第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂとが重畳する領域は、重畳しない領域と比較して膜厚が厚い。
第１のバリア層５０５ｃと第２のバリア層５０５ｄの膜厚は、５ｎｍ以上３０ｎｍ以下、好ましくは１０ｎｍ以下とする。
絶縁膜５０７の膜厚は、絶縁膜５０６の膜厚と比較して厚くなるように形成される。
絶縁膜５０６の膜厚は、１０ｎｍより厚く、１００ｎｍ未満となるように形成される。
第１のゲート絶縁膜５０２ａの膜厚は、２０ｎｍ以上３５０ｎｍ以下とすることができる。また、第２のゲート絶縁膜５０２ｂの膜厚は、５０ｎｍ以上３００ｎｍ以下とすることができる。
第１の酸化物半導体膜５０３ａの膜厚は、１ｎｍ以上１００ｎｍ以下（好ましくは５ｎｍ以上５０ｎｍ以下）とすることができる。第２の酸化物半導体膜５０３ｂの膜厚は、１ｎｍ以上１００ｎｍ以下（好ましくは５ｎｍ以上５０ｎｍ以下）とすることができる。
上述したように、第１の酸化物半導体膜および第２の酸化物半導体膜の周縁が、ゲート電極から離れた箇所に配置されたトランジスタを形成することで、低抵抗化された該周縁とゲート電極との重なりに起因して生じる寄生チャネルによるリーク電流が増大するのを抑制させることができる。また、電子ビームを用いて、精密な露光を行い、微細加工の精度を高めることで、チャネル長を５０ｎｍ未満にすることができる。
基板５００、ゲート電極５０１および下地絶縁膜５３６は、実施の形態１の基板４００、ゲート電極４０１および下地絶縁膜４３６と同様な材料および方法を用いて形成することができる。
また、第１のゲート絶縁膜５０２ａおよび第２のゲート絶縁膜５０２ｂは、実施の形態１のバリア膜４０９ｂおよび酸素供給膜４０９ａと同様な材料および方法を用いて形成することができる。
第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂの材料としては、アルミニウムなどを用い、第１のバリア層５０５ｃおよび第２のバリア層５０５ｄの材料としては、チタンやタングステンやモリブデン、または窒化チタン、窒化タンタルなどを用いることができる。第１のバリア層５０５ｃおよび第２のバリア層５０５ｄは、第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂが酸化物半導体膜５０３と接触して酸化されることをブロックしている。
絶縁膜５０６の材料としては、過剰酸素を含む絶縁層とすることが好ましく、ＰＥＣＶＤ法やスパッタ法における成膜条件を適宜設定して膜中に酸素を多く含ませたＳｉＯｘ膜や、酸化窒化シリコン膜を用いることができる。また、多くの過剰酸素を絶縁層に含ませたい場合には、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を適宜添加すればよい。
絶縁膜５０７は、酸化物半導体膜の酸素の放出を抑えるブロッキング層である。絶縁膜５０７の材料としては、酸化アルミニウム膜、酸化チタン膜、酸化ニッケル膜、酸化モリブデン膜、酸化タングステン膜等を用いることができる。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
酸化アルミニウム膜は、アルミニウム膜に、酸素ドープ処理を行う事により形成されても良い。アルミニウム膜を酸化させる方法は、ＰＥＣＶＤ法やスパッタ法等と比較して生産性を向上させることができる。なお、酸素ドープ処理は、複数回行っても良い。酸素ドープ処理を行う金属膜材料としては、チタン膜、マグネシウムを添加したアルミニウム膜、チタンを添加したアルミニウム膜、等を用いることもできる。
また、絶縁膜５０７は、２層以上の多層構造で形成されても良い。例えば、酸化物半導体膜側から、酸化チタン膜と酸化アルミニウム膜とを順に積層させた構造、また、例えば、酸化物半導体膜側から、酸化アルミニウム膜と酸化チタン膜とを順に積層させた構造、等で形成することもできる。
次に、図４１を用いて、第１のバリア層５０５ｃおよび第２のバリア層５０５ｄの作製方法の一例について説明する。電子ビームを用いた露光により形成されたレジストマスクを用いて、導電膜をエッチングし、第１のバリア層５０５ｃ、第２のバリア層５０５ｄ、およびチャネル領域が形成される。電子ビームを用いて、精密な露光を行い微細加工の精度を高めることで、第１のバリア層５０５ｃと第２のバリア層５０５ｄの距離Ｌ（チャネル長）を５０ｎｍ未満、例えば２０ｎｍや３０ｎｍ等にすることができる。なお、より詳細なトランジスタの作製方法については、後述する。
第１の酸化物半導体膜５０３ａおよび第２の酸化物半導体膜５０３ｂ上に、第１のバリア層５０５ｃおよび第２のバリア層５０５ｄとなる導電膜５０４および第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂとなる導電膜５０５を成膜する（図４１（Ａ）参照）。
続いて、導電膜５０５上にフォトリソグラフィ工程により第１のレジストマスクを形成し、選択的にエッチングを行って第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂを形成する（図４１（Ｂ）参照）。
このとき、導電膜５０５と一緒に導電膜５０４もエッチングされ、導電膜５０４の膜厚が薄くなる場合がある。したがって、エッチング条件を導電膜５０４に対する導電膜５０５のエッチング選択比が高いエッチング条件とすることが好ましい。導電膜５０４に対する導電膜５０５のエッチング選択比が高い場合、導電膜５０４の膜厚が薄くなるのを抑制することができる。
続いて、導電膜５０４上にレジストを形成し、該レジストに対して電子ビームを用いた露光を行い、第２のレジストマスクを形成する。第２のレジストマスクは、トランジスタ５５０のチャネル領域となる部分以外に重畳して形成する。第２のレジストマスクを用いて導電膜５０４をエッチングし、第１のバリア層５０５ｃおよび第２のバリア層５０５ｄを形成する（図４１（Ｃ）参照）。
レジスト材料としては、例えばシロキサン系レジストまたはポリスチレン系レジストなどを用いることができる。なお、作製するパターンの幅が小さいため、ネガ型レジストよりもポジ型レジストを用いることが好ましい。例えば、パターンの幅が３０ｎｍの場合には、レジストの厚さを３０ｎｍとすることができる。
このとき、電子ビームの照射が可能な電子ビーム描画装置において、例えば、加速電圧は５ｋＶ〜５０ｋＶであることが好ましい。また、電流強度は、５×１０―１２Ａ〜１×１０―１１Ａであることが好ましい。また、最小ビーム径は、２ｎｍ以下であることが好ましい。また、作製可能なパターンの最小線幅が８ｎｍ以下であることが好ましい。
電子ビームは、加速電圧が高いほど微細パターンを得ることができる。また、電子ビームは、マルチビームとして基板１枚あたりの処理時間を短縮することもできる。
上記条件により、例えばパターンの幅を３０ｎｍ以下、好ましくは２０ｎｍ以下さらに好ましくは８ｎｍ以下にすることができる。
なお、ここでは、第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂを形成した後に電子ビームを用いた露光によってレジストマスクを形成し、第１のバリア層５０５ｃおよび第２のバリア層５０５ｄを形成する方法について示したが、第１の低抵抗材料層、第２の低抵抗材料層、第１のバリア層および第２のバリア層を作製する順番はこれに限定されない。
なお、基板５００には半導体素子が設けられているが、ここでは簡略化のため省略している。また、基板５００上には、配線５７４ａ、配線５７４ｂと、配線５７４ａ、配線５７４ｂを覆う下地絶縁膜５３６が設けられており、後述する実施の形態８の図１７（Ｃ）に示すメモリ構成の一つとなっている。
本実施の形態によれば、２層で構成された酸化物半導体膜の周縁をゲート電極から離れた箇所に配置することで、歩留まりの高いトランジスタを提供することができる。また、電子ビームを用いて、精密な露光を行い微細加工の精度を高めることで、チャネル長が５０ｎｍ未満のトランジスタを提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、実施の形態６に示した半導体装置とは別の一態様の半導体装置と、該半導体装置の作製方法について説明する。図４２（Ａ）は半導体装置が有するトランジスタの上面図を示し、図４２（Ｂ）は、図４２（Ａ）に示す一点鎖線Ａ−Ｂ（チャネル長方向）における断面図であり、図４２（Ｃ）は、図４２（Ａ）に示す一点鎖線Ｃ−Ｄにおける断面図である。なお、図４２（Ａ）において、図面の明瞭化のため、図４２（Ｂ）、図４２（Ｃ）に示した一部の構成を省略して示している。
なお、本実施の形態では実施の形態６と同様の部分については、図面において同一の符号を付し、詳細な説明は省略する。
図４２に示すトランジスタ５６０は、基板５００上のゲート電極５０１と、ゲート電極５０１の側面と接し、ゲート電極５０１が埋め込まれた下地絶縁膜５３２と、下地絶縁膜５３２およびゲート電極５０１上のゲート絶縁膜５０２と、ゲート絶縁膜５０２を介してゲート電極５０１上に形成される酸化物半導体膜５０３と、酸化物半導体膜５０３上に積層して形成されるソース電極と、酸化物半導体膜５０３上に積層して形成されるドレイン電極と、ソース電極およびドレイン電極上に形成される絶縁膜５０６と、を有する。
ソース電極は第１のバリア層５７５ａと、第１のバリア層５７５ａと接する第１の低抵抗材料層５０５ａとからなる。ドレイン電極は第２のバリア層５７５ｂと、第２のバリア層５７５ｂと接する第２の低抵抗材料層５０５ｂとからなる。第１のバリア層５７５ａおよび第２のバリア層５７５ｂは、それぞれ第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂが酸化物半導体膜５０３と接触して酸化されることをブロックしている。なお、第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂは酸化物半導体膜５０３の側面とそれぞれ接しているが、酸化物半導体膜５０３の膜厚は十分に薄いため、第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂが酸化されることを防止できる。
また、図４２（Ａ）に示されるように、酸化物半導体膜５０３の周縁は、ゲート電極５０１と重ならないように形成される。チャネル幅方向（図４２のＣ−Ｄ方向）の酸化物半導体膜５０３の幅は、チャネル幅方向のゲート電極５０１の幅よりも長く形成される。幅の長さは特に限定されない。酸化物半導体膜５０３の周縁が、ゲート電極５０１から離れた箇所に配置されることで、低抵抗化された酸化物半導体膜５０３の該周縁とゲート電極との重なりに起因して生じる寄生チャネルによるリーク電流が増大するのを抑制させることができる。
また、図４２（Ｃ）に示されるように、第１のバリア層５７５ａと第２のバリア層５７５ｂとの距離Ｌは、トランジスタ５６０のチャネル長を表している。電子ビームを用いた露光により形成されたレジストマスクのパターンの幅により距離Ｌは、決定される。電子ビームを用いて、精密な露光を行い、微細加工の精度を高めることで、チャネル長が５０ｎｍ未満の微細なトランジスタ５６０を形成することができる。
図４３乃至図４７にトランジスタ５６０を有する半導体装置の作製方法の一例を示す。
図４３（Ａ１）はトランジスタの作製工程を説明するための上面図であり、図４３（Ａ２）は図４３（Ａ１）に示す一点鎖線Ａ−Ｂにおける断面図であり、図４３（Ａ３）は図４３（Ａ１）に示す一点鎖線Ｃ−Ｄにおける断面図である。
まず、絶縁表面を有する基板５００上に導電膜を形成し、該導電膜をエッチングして、ゲート電極５０１を形成する。その後、ゲート電極５０１、基板５００を覆うように下地絶縁膜５３２となる絶縁膜を形成する。さらに、絶縁膜に除去（研磨）処理や、エッチング処理を行うことでゲート電極５０１の上面を絶縁膜から露出させ、ゲート電極５０１の上面と高さが一致する下地絶縁膜５３２を形成する（図４３（Ａ）参照）。
下地絶縁膜５３２を設けることによって、ゲート電極５０１上に設けられるゲート絶縁膜５０２の被覆性を向上させることができる。また、後の工程で設ける、電子ビームによる露光が行われるレジストマスクの被形成面の凹凸を平坦にすることができ、該レジストマスクを薄く形成することができる。
なお、本実施の形態ではゲート電極５０１を形成した後に、下地絶縁膜５３２を形成する方法を示したが、ゲート電極５０１および下地絶縁膜５３２の作製方法はこれに限らない。例えば、下地絶縁膜５３２を基板５００上に設けた後、エッチング工程等を用いて下地絶縁膜５３２に開口を形成し、該開口に導電性の材料を充填することで、ゲート電極５０１を形成してもよい。
基板５００、ゲート電極５０１および下地絶縁膜５３２は、実施の形態１の基板４００、ゲート電極４０１および下地絶縁膜４３６と同様な材料および方法を用いて形成することができる。
次に、ゲート電極５０１および下地絶縁膜５３２上にゲート絶縁膜５０２を形成する（図４３（Ｂ）参照）。
ゲート絶縁膜５０２は、実施の形態１のゲート絶縁膜４１０と同様な材料および方法を用いて形成することができる。
次に、ゲート絶縁膜５０２上に酸化物半導体膜５４１を形成する。続いて、酸化物半導体膜５４１およびゲート絶縁膜５０２に酸素ドープ処理を行い、酸素５５１を過剰に含む酸化物半導体膜５４１およびゲート絶縁膜５０２を形成する（図４３（Ｃ）参照）。
酸化物半導体膜５４１は、実施の形態１の酸化物半導体膜４０３と同様な材料および方法を用いて形成することができる。
続いて、酸化物半導体膜５４１上に導電膜５７５を形成する（図４４（Ａ）参照）。
導電膜５７５はソース電極またはドレイン電極の一層となる第１のバリア層５７５ａおよび第２のバリア層５７５ｂとなる層である。
導電膜５７５としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属層、または上述した元素を成分とする金属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側または上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層またはそれらの金属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）を積層させた構成としても良い。また、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
続いて、導電膜５７５上にレジストを形成し、該レジストに対して電子ビームを用いた露光を行い、レジストマスク５５３を形成する（図４４（Ｂ）参照）。ポジ型のレジストマスク５５３は、トランジスタ５６０のチャネル領域となる部分以外に重畳して形成する。
電子ビームを用いた露光によってレジストマスクを形成する方法については、実施の形態６に詳細を述べたため、ここでは省略する。なお、実施の形態６では、第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂを形成した後に、電子ビームを用いた露光によってレジストマスクを形成し、該マスクを用いたエッチングによって第１のバリア層５７５ａおよび第２のバリア層５７５ｂを形成する方法について説明したが、実施の形態７では、先に第１のバリア層５７５ａおよび第２のバリア層５７５ｂに対するエッチングを行う方法について説明する。
また、電子ビームを用いた露光では、できるだけレジストマスク５５３は薄い方が好ましい。レジストマスク５５３を薄くする場合、被形成面の凹凸をできるだけ平坦にすることが好ましい。本実施の形態の半導体装置の作製方法では、ゲート電極５０１および下地絶縁膜５３２に平坦化処理を行うことにより、ゲート電極５０１と下地絶縁膜５３２による凹凸が低減されるため、レジストマスクを薄くすることができる。これにより、電子ビームを用いた露光が容易になる。
次に、レジストマスク５５３をマスクとして導電膜５７５を選択的にエッチングし、チャネルが形成される領域に開口部を形成する（図４４（Ｃ）参照）。ここで、導電膜５７５が除去された領域は、トランジスタ５６０のチャネル領域となる。電子ビームを用いて、精密な露光を行い、微細加工の精度を高めることで、チャネル長を５０ｎｍ未満、例えば２０ｎｍや３０ｎｍ等にすることができる。
このとき、エッチング条件を、レジストマスク５５３に対する導電膜５７５のエッチング選択比が高い条件とすることが好ましい。例えば、ドライエッチングで、エッチングガスとしてＣｌ２およびＨＢｒの混合ガスを用い、Ｃｌ２の流量比よりもＨＢｒの流量比を高くすることが好ましい。例えば、Ｃｌ２：ＨＢｒ＝２０：８０の流量比であることが好ましい。また、誘導結合型プラズマによるエッチング（ＩＣＰエッチングともいう）の場合、ＩＣＰ電力を５００Ｗとしたとき、バイアス電力を３０Ｗ以上４０Ｗ以下とすることにより、レジストマスク５５３と導電膜とのエッチング選択比を高くすることができる。
続いて、酸化物半導体膜５４１および導電膜５７５上にフォトリソグラフィ工程によりレジストマスク５５５を形成する（図４５（Ａ）参照）。
レジストマスク５５５は、その周縁が、ゲート電極５０１と重ならないように形成される。図４５（Ａ）に示されるように、レジストマスク５５５の一方の端部は、ゲート電極５０１の一方の端部と、距離Ｈだけ離れた箇所に形成され、他方の端部は、ゲート電極５０１の他方の端部と、距離Ｆだけ離れた箇所に形成される。
なお、レジストマスク５５５はインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
続いて、レジストマスク５５５を用いて導電膜５７５および酸化物半導体膜５４１に順にエッチングを行う。導電膜５７５をエッチングする事により、レジストマスク５５５と同様の形状の酸化物半導体膜５０３を形成する（図４５（Ｂ）参照）。酸化物半導体膜５０３の周縁は、ゲート電極５０１と離れた箇所に配置される。
導電膜５７５のエッチングには、塩素を含むガス、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。また、フッ素を含むガス、例えば、四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）などを含むガスを用いることができる。また、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
本実施の形態では、導電膜５７５としてチタン膜を用い、エッチング法としてドライエッチング法を用いる。
なお、導電膜５７５のエッチング工程の際に、酸化物半導体膜５４１がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体膜５４１を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体膜５４１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体膜となることもある。
次いで、レジストマスク５５５を除去した後、酸化物半導体膜５０３および、エッチングされた導電膜５７５上にフォトリソグラフィ工程によりレジストマスク５５７を形成する（図４５（Ｃ）参照）。
レジストマスク５５７は、レジストマスク５５５と同様の形成方法を用いることができる。
続いて、レジストマスク５５７を用いて、エッチングされた導電膜５７５に、さらにエッチングを行い、島状の第１のバリア層５７５ａ、島状の第２のバリア層５７５ｂを形成する（図４６（Ａ）参照）。
なお、島状の第１のバリア層５７５ａ、島状の第２のバリア層５７５ｂを形成するために、導電膜のみをエッチングし、酸化物半導体膜５０３を全くエッチングしないという条件を得ることは難しく、酸化物半導体膜５０３の一部がエッチングされ、酸化物半導体膜５０３に溝部（凹部）が形成される場合もある。
次いで、レジストマスク５５７を除去した後、酸化物半導体膜５０３、島状の第１のバリア層５７５ａおよび島状の第２のバリア層５７５ｂ上に導電膜５５２を形成する（図４６（Ｂ）参照）。酸化物半導体膜５０３の周縁は、ゲート電極５０１と離れた箇所に配置されている。
導電膜５５２は、第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂとなる導電膜である。
なお、第１のバリア層５７５ａおよび第２のバリア層５７５ｂが第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂとなる導電膜５５２よりも薄いがこれに限定されない。第１のバリア層５７５ａおよび第２のバリア層５７５ｂは、電子ビーム露光により作製したレジストマスクを用いて形成されるため、薄い方が製造工程上好ましい。また、第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂとなる導電膜５５２を厚くすることにより、ソース電極およびドレイン電極の抵抗を小さくできる。
また、第１のバリア層５７５ａおよび第２のバリア層５７５ｂの距離は、第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂの距離よりも狭い。特に第１のバリア層５７５ａおよび第２のバリア層５７５ｂが第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂよりも抵抗が高い場合、第１のバリア層５７５ａおよび第２のバリア層５７５ｂの距離を短くすることにより、ソース電極、酸化物半導体膜５０３、およびドレイン電極間の抵抗を小さくできる。
次いで、フォトリソグラフィ工程により導電膜５５２上にレジストマスク５５６を形成し（図４７（Ａ）参照）、選択的にエッチングを行って第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂを形成する。第１の低抵抗材料層５０５ａおよび第２の低抵抗材料層５０５ｂを形成した後、レジストマスクを除去する（図４７（Ｂ）参照）。
第１のバリア層５７５ａおよび第１の低抵抗材料層５０５ａはトランジスタ５６０のソース電極として機能する。第２のバリア層５７５ｂおよび第２の低抵抗材料層５０５ｂはトランジスタ５６０のドレイン電極として機能する。
導電膜５５２のエッチングは、導電膜５７５と同様の条件を用いて行うことができる。
以上の工程で、本実施の形態のトランジスタ５６０が作製される。
本実施の形態では、積層からなるソース電極、積層からなるドレイン電極および酸化物半導体膜５０３上に、絶縁膜５０６を形成する（図４７（Ｃ）参照）。
絶縁膜５０６としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜の単層または積層を用いることができる。
なお、絶縁膜５０６に酸素ドーピング処理を行ってもよい。絶縁膜５０６に酸素ドーピング処理を行うことで、酸化物半導体膜５０３に酸素を供給することができる。絶縁膜５０６への酸素ドーピングは、上記絶縁膜５０６および酸化物半導体膜５０３への酸素ドーピング処理と同様の処理を行うことができる。
また、さらに絶縁膜５０６上に緻密性の高い無機絶縁膜を設けてもよい。例えば、絶縁膜５０６上にスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ５６０に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法や、Ｘ線反射率測定法によって測定することができる。
トランジスタ５６０上に設けられる絶縁膜として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中および作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜５０３への混入、および酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜５０３からの放出を防止する保護膜として機能する。
また、トランジスタ５６０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
例えば、平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間）して形成することができる。
平坦化絶縁膜を形成後、熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時間熱処理を行う。
このように、トランジスタ５６０形成後、熱処理を行ってもよい。また、熱処理は複数回行ってもよい。
本実施の形態に示すトランジスタ５６０は、酸化物半導体膜の周縁が、ゲート電極５０１から離れた箇所に配置されている。従って、低抵抗化された酸化物半導体膜の周縁とゲート電極との重なりに起因して生じる寄生チャネルによるリーク電流が増大するのを抑制させ、歩留まりの高いトランジスタ５６０を提供することができる。
また、本実施の形態に示すトランジスタ５６０は、第１のバリア層５７５ａと第２のバリア層５７５ｂの距離によってチャネル長が決定される。チャネル長は、電子ビームを用いた露光により形成されたレジストマスクのパターンの幅により決定される。電子ビームを用いることによって精密な露光を行い、微細加工の精度を高めることで、チャネル長が５０ｎｍ未満の微細なトランジスタを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、実施の形態１に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。なお、本実施の形態の半導体装置は、トランジスタ１６２として実施の形態１に記載のトランジスタ４５０を適用して構成される。
図１７は、半導体装置の構成の一例である。図１７（Ａ）に半導体装置の断面図を、図１７（Ｂ）に半導体装置の平面図を、図１７（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図１７（Ａ）は、図１７（Ｂ）のＥ−Ｆ、およびＧ−Ｈにおける断面に相当する。
図１７（Ａ）および図１７（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するものである。トランジスタ１６２は、実施の形態１で示したトランジスタ４５０と同一の構成とすることができる。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
トランジスタ１６２は、酸化物半導体を含むトランジスタであり、オフ電流が小さいため、このトランジスタを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示する発明の技術的な本質は、情報を保持するために酸化物半導体をトランジスタ１６２に用いる点にあるから、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図１７（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属間化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート電極１１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
基板１００上にはトランジスタ１６０を囲むように素子分離絶縁膜１０６が設けられており、トランジスタ１６０を覆うように絶縁膜１３０が設けられている。なお、高集積化を実現するためには、図１７（Ａ）に示すようにトランジスタ１６０がサイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁膜を設け、不純物濃度が異なる領域を含む不純物領域１２０としてもよい。
図１７（Ａ）に示すトランジスタ１６２は、酸化物半導体をチャネル形成領域に用いたトランジスタである。また、酸化物半導体膜１４４は、低抵抗領域であるソース領域１４４ａ、ドレイン領域１４４ｂおよびチャネル形成領域１４４ｃを含む。チャネル形成領域１４４ｃは、ソース領域１４４ａおよびドレイン領域１４４ｂに挟まれて形成される。
トランジスタ１６２は作製工程において、ゲート電極１４８上に設けられた絶縁膜を化学機械研磨処理により除去する工程を用いて、ゲート電極１４８側面および上面に側壁絶縁膜１３５を形成する。また、ゲート絶縁膜１４６は酸化物半導体膜１４４側から順に窒化酸化シリコン膜と酸化アルミニウム膜の積層膜である。また、酸化物半導体膜１４４は、エッチング処理が施され、チャネル長方向の長さが異なるように十字状に形成している。
また、ソース電極１４２ａおよびドレイン電極１４２ｂは、露出した酸化物半導体膜１４４上面、および側壁絶縁膜１３５と接して設けられている。
トランジスタ１６２上には、層間絶縁膜１４９、絶縁膜１５０が単層または積層で設けられている。本実施の形態では、絶縁膜１５０として、酸化アルミニウム膜を用いる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ１６２に安定な電気特性を付与することができる。
また、層間絶縁膜１４９および絶縁膜１５０を介して、ソース電極１４２ａと重畳する領域には、導電膜１５３が設けられており、ソース電極１４２ａと、層間絶縁膜１４９と、絶縁膜１５０と、導電膜１５３とによって、容量素子１６４が構成される。すなわち、ソース電極１４２ａは、容量素子１６４の一方の電極として機能し、導電膜１５３は、容量素子１６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子１６４を設けない構成とすることもできる。また、容量素子１６４は、別途、トランジスタ１６２の上方に設けてもよい。
トランジスタ１６２および容量素子１６４の上には絶縁膜１５２が設けられている。
そして、絶縁膜１５２上にはトランジスタ１６２と、他のトランジスタを接続するための配線１５６ａ、配線１５６ｂが設けられている。配線１５６ａは、層間絶縁膜１４９、絶縁膜１５０、および絶縁膜１５２などに形成された開口に形成された電極を介してソース電極１４２ａと電気的に接続される。配線１５６ｂは、層間絶縁膜１４９、絶縁膜１５０、および絶縁膜１５２などに形成された開口に形成された電極を介してドレイン電極１４２ｂと電気的に接続される。
図１７（Ａ）および図１７（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域またはドレイン領域と酸化物半導体膜１４４の一部が重畳するように設けられているのが好ましい。また、トランジスタ１６２および容量素子１６４が、トランジスタ１６０の少なくとも一部と重畳するように設けられている。例えば、容量素子１６４の導電膜１５３は、トランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
次に、図１７（Ａ）および図１７（Ｂ）に対応する回路構成の一例を図１７（Ｃ）に示す。
図１７（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電極またはドレイン電極の一方は、容量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている。
図１７（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４が接続されたノード（ノードＦＧ）に与えられる。すなわち、ノードＦＧには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、ノードＦＧに与えられた電荷が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル型とすると、ノードＦＧ（トランジスタ１６０のゲート電極と言い換えることもできる）にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態においては、実施の形態１に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態７に示した構成と異なる構成について、図１８乃至図２０を用いて説明を行う。なお、本実施の形態の半導体装置は、トランジスタ１６２として実施の形態２に記載のトランジスタを適用して構成される。トランジスタ１６２としては、実施の形態１で示すトランジスタのいずれの構造も適用することができる。
図１８（Ａ）は、半導体装置の回路構成の一例を示し、図１８（Ｂ）は半導体装置の一例を示す概念図である。まず、図１８（Ａ）に示す半導体装置について説明を行い、続けて図１８（Ｂ）に示す半導体装置について、以下説明を行う。
図１８（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電極とは電気的に接続され、トランジスタ１６２のソース電極またはドレイン電極と容量素子１６４の第１の端子とは電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで、容量素子１６４の第１の端子の電位（あるいは、容量素子１６４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
次に、図１８（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子１６４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容量素子１６４の第１の端子の電位が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいから、容量素子１６４の第１の端子の電位（あるいは容量素子に蓄積された電荷）は長時間にわたって保持することができる。
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子１６４とが導通し、ビット線ＢＬと容量素子１６４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子１６４の第１の端子の電位（あるいは容量素子１６４に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子１６４の第１の端子の電位をＶ、容量素子１６４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセル２５０の状態として、容量素子１６４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
このように、図１８（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小さいという特徴から、容量素子１６４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
次に、図１８（Ｂ）に示す半導体装置について、説明を行う。
図１８（Ｂ）に示す半導体装置は、上部に記憶回路として図１８（Ａ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１（メモリセルアレイ２５１ａおよびメモリセルアレイ２５１ｂ）を有し、下部に、メモリセルアレイ２５１ａおよびメモリセルアレイ２５１ｂを動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１ａおよびメモリセルアレイ２５１ｂと電気的に接続されている。
図１８（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１ａおよびメモリセルアレイ２５１ｂの直下に設けることができるため半導体装置の小型化を図ることができる。
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、前記トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
なお、図１８（Ｂ）に示した半導体装置では、メモリセルアレイ２５１ａとメモリセルアレイ２５１ｂの２つのメモリセルアレイが積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。
次に、図１８（Ａ）に示したメモリセル２５０の具体的な構成について図１９を用いて説明を行う。
図１９は、メモリセル２５０の構成の一例である。図１９（Ａ）に、メモリセル２５０の断面図を、図１９（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図１９（Ａ）は、図１９（Ｂ）のＩ−Ｊ、およびＫ−Ｌにおける断面に相当する。
図１９（Ａ）および図１９（Ｂ）に示すトランジスタ１６２は、実施の形態１で示した構成と同一の構成とすることができる。
トランジスタ１６２上には、層間絶縁膜１４９が単層または積層で設けられている。また、層間絶縁膜１４９および絶縁膜１５０を介して、トランジスタ１６２のソース電極１４２ａと重畳する領域には、導電膜１５３が設けられており、ソース電極１４２ａと、層間絶縁膜１４９と、絶縁膜１５０と導電膜１５３とによって、容量素子１６４が構成される。すなわち、トランジスタ１６２のソース電極１４２ａは、容量素子１６４の一方の電極として機能し、導電膜１５３は、容量素子１６４の他方の電極として機能する。
トランジスタ１６２および容量素子１６４の上には絶縁膜１５２が設けられている。そして、絶縁膜１５２上には、メモリセル２５０と、隣接するメモリセル２５０を接続するための配線１５６ａおよび配線１５６ｂが設けられている。配線１５６ａは、層間絶縁膜１４９、絶縁膜１５０、および絶縁膜１５２などに形成された開口に形成された電極を介してソース電極１４２ａと電気的に接続される。配線１５６ｂは、層間絶縁膜１４９、絶縁膜１５０、および絶縁膜１５２などに形成された開口に形成された電極を介してドレイン電極１４２ｂと電気的に接続される。但し、開口に他の導電膜を設け、該他の導電膜を介して、配線１５６ａ、配線１５６ｂとソース電極１４２ａ、ドレイン電極１４２ｂとをそれぞれ電気的に接続してもよい。なお、配線１５６ａ、配線１５６ｂは、図１８（Ａ）の回路図におけるビット線ＢＬに相当する。
図１９（Ａ）および図１９（Ｂ）において、トランジスタ１６２のドレイン電極１４２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。
図１９（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
図２０は、図１８（Ｂ）に示した半導体装置の積層構成の一例を示す断面図である。図２０では、論理回路３００４、メモリセル３１７０ａと、メモリセル３１７０ｂを代表で示す。メモリセル３１７０ａおよびメモリセル３１７０ｂとしては、例えば、上記に実施の形態において、説明した回路構成と同様の構成とすることもできる。
なお、メモリセル３１７０ａに含まれるトランジスタ３１７１ａを代表で示す。メモリセル３１７０ｂに含まれるトランジスタ３１７１ｂを代表で示す。トランジスタ３１７１ａおよびトランジスタ３１７１ｂは、酸化物半導体膜にチャネル形成領域を有する。酸化物半導体膜にチャネル形成領域が形成されるトランジスタの構成については、その他の実施の形態において説明した構成と同様であるため、説明は省略する。
また、論理回路３００４は、酸化物半導体以外の半導体材料をチャネル形成領域として用いたトランジスタ３００１を有する。トランジスタ３００１は、半導体材料（例えば、シリコンなど）を含む基板３０００に素子分離絶縁層３１０６を設け、素子分離絶縁層３１０６に囲まれた領域にチャネル形成領域となる領域を形成することによって得られるトランジスタとすることができる。なお、トランジスタ３００１は、絶縁表面上に形成されたシリコン膜等の半導体膜や、ＳＯＩ基板のシリコン膜にチャネル形成領域が形成されるトランジスタであってもよい。トランジスタ３００１の構成については、公知の構成を用いることが可能であるため、説明は省略する。
トランジスタ３１７１ａが形成された層と、トランジスタ３００１が形成された層との間には、配線３１００ａおよび配線３１００ｂが形成されている。配線３１００ａとトランジスタ３００１が形成された層との間には、絶縁膜３１４０ａが設けられ、配線３１００ａと配線３１００ｂとの間には、絶縁膜３１４１ａが設けられ、配線３１００ｂとトランジスタ３１７１ａが形成された層との間には、絶縁膜３１４２ａが設けられている。
同様に、トランジスタ３１７１ｂが形成された層と、トランジスタ３１７１ａが形成された層との間には、配線３１００ｃおよび配線３１００ｄが形成されている。配線３１００ｃとトランジスタ３１７１ａが形成された層との間には、絶縁膜３１４０ｂが設けられ、配線３１００ｃと配線３１００ｄとの間には、絶縁膜３１４１ｂが設けられ、配線３１００ｄとトランジスタ３１７１ｂが形成された層との間には、絶縁膜３１４２ｂが設けられている。
絶縁膜３１４０ａ、絶縁膜３１４１ａ、絶縁膜３１４２ａ、絶縁膜３１４０ｂ、絶縁膜３１４１ｂ、絶縁膜３１４２ｂは、層間絶縁膜として機能し、その表面は平坦化された構成とすることができる。
配線３１００ａ、配線３１００ｂ、配線３１００ｃ、配線３１００ｄによって、メモリセル間の電気的接続や、論理回路３００４とメモリセルとの電気的接続等を行うことができる。
論理回路３００４に含まれる電極３３０３は、上部に設けられた回路と電気的に接続することができる。
例えば、図２０に示すように、電極３５０５によって電極３３０３は配線３１００ａと電気的に接続することができる。配線３１００ａは、電極３５０３ａによって、配線３１００ｂと電気的に接続することができる。配線３１００ｂは、電極３５０４ａによって、トランジスタ３１７１ａのソース電極またはドレイン電極の一方と電気的に接続することができる。こうして、電極３３０３を、トランジスタ３１７１ａのソース電極またはドレイン電極と電気的に接続することができる。トランジスタ３１７１ａのソース電極またはドレイン電極は、電極３５０３ｂによって、配線３１００ｃと電気的に接続することができる。
なお、図２０では、２つのメモリセル（メモリセル３１７０ａと、メモリセル３１７０ｂ）が積層された構成を例として示したが、積層するメモリセルの数はこれに限定されない。
図２０では、電極３３０３とトランジスタ３１７１ａとの電気的接続は、配線３１００ａおよび配線３１００ｂを介して行われる例を示したがこれに限定されない。電極３３０３とトランジスタ３１７１ａとの電気的接続は、配線３１００ａのみを介して行われてもよいし、配線３１００ｂのみを介して行われてもよい。また、配線３１００ａも配線３１００ｂも介さず、他の電極を用いて行われてもよい。
また、図２０では、トランジスタ３１７１ａが形成された層と、トランジスタ３００１が形成された層との間には、配線３１００ａが形成された配線層と、配線３１００ｂが形成された配線層との、２つの配線層が設けられた構成を示したがこれに限定されない。トランジスタ３１７１ａが形成された層と、トランジスタ３００１が形成された層との間に、１つの配線層が設けられていてもよいし、３つ以上の配線層が設けられていてもよい。
また、図２０では、トランジスタ３１７１ｂが形成された層と、トランジスタ３１７１ａが形成された層との間には、配線３１００ｃが形成された配線層と、配線３１００ｄが形成された配線層との、２つの配線層が設けられた構成を示したがこれに限定されない。トランジスタ３１７１ｂが形成された層と、トランジスタ３１７１ａが形成された層との間に、１つの配線層が設けられていてもよいし、３つ以上の配線層が設けられていてもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１０）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図２１乃至図２４を用いて説明する。
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。
通常のＳＲＡＭは、図２１（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし、１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
それに対して、ＤＲＡＭはメモリセルが図２１（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、かつ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、かつ消費電力が低減することができる。
図２２に携帯機器のブロック図を示す。図２２に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェース（ＩＦ）９０９を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、かつ消費電力が十分に低減することができる。
図２３に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図２３に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、およびメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、および制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、およびディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。
次に、例えば、ユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、およびディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
このようにメモリ９５２およびメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示を行う。なお、メモリ９５２およびメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２およびメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、かつ消費電力が十分に低減することができる。
図２４に電子書籍のブロック図を示す。図２４はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
ここでは、図２４のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７は書籍の内容を一時的に保持する機能を持つ。例えば、ユーザーが電子書籍を読んでいるときに、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、特定の箇所を周囲と区別するハイライト機能を使用する場合などがある。ユーザーが指定した箇所の情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、かつ消費電力が十分に低減することができる。
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、かつ消費電力を低減した携帯機器が実現される。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１１）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図２５に示す。
図２５（Ａ）および図２５（Ｂ）は２つ折り可能なタブレット型端末である。図２５（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
実施の形態１乃至実施の形態６のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図２５（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば、一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図２５（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図２５（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。したがって、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図２５（Ａ）および図２５（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なお、バッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図２５（Ｂ）に示す充放電制御回路９６３４の構成、および動作について図２５（Ｃ）にブロック図を示し説明する。図２５（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図２５（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１２）
上記実施の形態に開示したトランジスタを少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成することができる。
図２６（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図２６（Ａ）に示すＣＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２６（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えば、タイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図２６（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルには、上記実施の形態に記載されている半導体装置を含むメモリセルを用いることができる。
図２６（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、論理（値）を反転させる論理素子によるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。論理（値）を反転させる論理素子によるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
電源停止に関しては、図２６（Ｂ）または図２６（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図２６（Ｂ）および図２６（Ｃ）の回路の説明を行う。
図２６（Ｂ）および図２６（Ｃ）では、メモリセルへの電源電位の供給を制御するスイッチング素子に、上記実施の形態に開示したトランジスタを含む記憶回路の構成の一例を示す。
図２６（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、上記実施の形態に記載されているメモリセルを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図２６（Ｂ）では、スイッチング素子１１４１として、上記実施の形態に開示したトランジスタを用いており、該トランジスタは、そのゲート電極に与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図２６（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図２６（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
また、図２６（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
＜参考例＞
本明細書で開示されるトランジスタの構造は、チャネルが形成される酸化物半導体膜にＣＡＡＣ−ＯＳ膜を適用する場合に特に有用である。具体的に述べると、ＣＡＡＣ−ＯＳ膜は、側面（端面）から酸素の脱離に起因して当該側面近傍の領域が低抵抗化されやすい。これに対して、本明細書で開示されるトランジスタにおいては、チャネル長方向の長さが異なるように十字状に形成された酸化物半導体膜またはソース電極およびドレイン電極よりもチャネル幅方向の長さが長い酸化物半導体膜を用いてトランジスタを構成する。トランジスタのソース電極とドレイン電極が酸化物半導体膜の側面（端面）近傍の領域（酸素（Ｏ）が脱離することなどに起因して低抵抗化した領域）を介して電気的に接続される蓋然性を低減することが可能となる。
以下、ＣＡＡＣ−ＯＳ膜の側面（端面）から酸素が脱離しやすい点について詳述する。
ここでは、酸化物半導体膜の一例として、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（以下、ＩＧＺＯと呼ぶ。）における、過剰酸素（化学量論比を越えて存在している酸素原子）および酸素欠損の動きやすさについて、科学技術計算結果を参照して説明する。
なお、計算はＩｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のＩＧＺＯの一つのＩｎ−Ｏ面に過剰酸素または酸素欠損が一つ存在するモデルを構造最適化によって作成（図２７（Ａ）乃至図２７（Ｃ）および図２９（Ａ）乃至図２９（Ｃ）を参照）し、ＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を用いて最小エネルギー経路に沿った中間構造に対するエネルギーをそれぞれ算出した。
計算は、密度汎関数理論（ＤＦＴ）に基づく計算プログラムソフト「ＯｐｅｎＭＸ」を用いて行った。パラメータについて以下に説明する。
基底関数には、擬原子局在基底関数を用いた。この基底関数は、分極基底系ＳＴＯ（Ｓｌａｔｅｒ Ｔｙｐｅ Ｏｒｂｉｔａｌ）に分類される。
汎関数には、ＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。
カットオフエネルギーは２００Ｒｙとした。
サンプリングｋ点は、５×５×３とした。
過剰酸素の動きやすさについての計算では、計算モデル内に存在する原子の数を８５個とし、酸素欠損の動きやすさについての計算では、計算モデル内に存在する原子の数を８３個とした。
過剰酸素または酸素欠損の動きやすさは、過剰酸素または酸素欠損が各々のサイトへ移動する際に越えることを要するエネルギーバリアの高さＥｂを計算することにより評価する。すなわち、移動に際して越えるエネルギーバリアの高さＥｂが高ければ移動しにくく、エネルギーバリアの高さＥｂが低ければ移動しやすい。
まず、過剰酸素の移動について説明する。過剰酸素の移動の計算に用いたモデルを図２７に示す。計算は、以下の２つの遷移形態について行った。計算結果は、図２８に示す。図２８では、横軸を（過剰酸素の移動の）経路長とし、縦軸を図２７（Ａ）のモデルＡの状態のエネルギーを基準（０ｅＶ）とした（移動に要する）エネルギーとしている。
過剰酸素の移動について、前記２つの遷移形態のうち、第１の遷移は、モデルＡからモデルＢへの遷移である。第２の遷移は、モデルＡからモデルＣへの遷移である。
なお、図２７（Ａ）乃至図２７（Ｃ）中の”１”と表記されている酸素原子をモデルＡの第１の酸素原子と呼ぶ。図２７（Ａ）乃至図２７（Ｃ）中の”２”と表記されている酸素原子をモデルＡの第２の酸素原子と呼ぶ。図２７（Ａ）乃至図２７（Ｃ）中の”３”と表記されている酸素原子をモデルＡの第３の酸素原子と呼ぶ。
図２８から明らかなように、第１の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、０．５３ｅＶであり、第２の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、２．３８ｅＶである。そのため、第１の遷移では第２の遷移よりもエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）が低い。そのため、第１の遷移に要するエネルギーは第２の遷移に要するエネルギーよりも小さく、第１の遷移のほうが第２の遷移よりも起こりやすいといえる。
すなわち、モデルＡの第１の酸素原子の移動は、モデルＡの第３の酸素原子を押し出す方向よりも、モデルＡの第２の酸素原子を押し出す方向に移動しやすいといえる。したがって、酸素原子はインジウム原子の層を越えて移動するよりもインジウム原子の層に沿って移動しやすいといえる。
次に、酸素欠損の移動について説明する。酸素欠損の移動の計算に用いたモデルを図２９に示す。計算は、以下の２つの遷移形態について行った。計算結果は、図３０に示す。図３０では、横軸を（酸素欠損の移動の）経路長とし、縦軸を図２９（Ａ）のモデルＡの状態のエネルギーを基準（０ｅＶ）とした（移動に要する）エネルギーとしている。
酸素欠損の移動について、前記２つの遷移形態のうち、第１の遷移は、モデルＡからモデルＢへの遷移である。第２の遷移は、モデルＡからモデルＣへの遷移である。
なお、図２９（Ａ）乃至図２９（Ｃ）中の点線で描画している丸は、酸素欠損を表している。
図３０から明らかなように、第１の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、１．８１ｅＶであり、第２の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、４．１０ｅＶである。そのため、第１の遷移では第２の遷移よりもエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）が低い。そのため、第１の遷移に要するエネルギーは第２の遷移に要するエネルギーよりも小さく、第１の遷移のほうが第２の遷移よりも起こりやすいといえる。
すなわち、モデルＡの酸素欠損はモデルＣの酸素欠損の位置よりも、モデルＢの酸素欠損の位置の方に移動しやすいといえる。したがって、酸素欠損もインジウム原子の層を越えて移動するよりもインジウム原子の層に沿って移動しやすいといえる。
次に、前記した４つの遷移形態の起こりやすさを別の側面から比較するために、これらの遷移の温度依存性について説明する。前記した４つの遷移形態とは、（１）過剰酸素の第１の遷移（２）過剰酸素の第２の遷移（３）酸素欠損の第１の遷移（４）酸素欠損の第２の遷移の４つである。
これらの遷移の温度依存性は、単位時間あたりの移動頻度により比較する。ここで、ある温度Ｔ（Ｋ）における移動頻度Ｚ（／秒）は、化学的に安定な位置における酸素原子の振動数Ｚｏ（／秒）を用いると、以下の式（２）で表される。
なお、前記式（２）において、Ｅｂｍａｘは各遷移におけるエネルギーバリアの高さＥｂの最大値であり、ｋはボルツマン定数である。また、Ｚｏ＝１．０×１０１３（／秒）を計算に用いる。
過剰酸素または酸素欠損が１秒間あたりに１度だけエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）を越えて移動する場合（Ｚ＝１（／秒）の場合）、Ｔについて前記式（２）を解くと以下の通りである。
（１）過剰酸素の第１の遷移 Ｚ＝１においてＴ＝２０６Ｋ（−６７℃）
（２）過剰酸素の第２の遷移 Ｚ＝１においてＴ＝９２３Ｋ（６５０℃）
（３）酸素欠損の第１の遷移 Ｚ＝１においてＴ＝７０１Ｋ（４２８℃）
（４）酸素欠損の第２の遷移 Ｚ＝１においてＴ＝１５９０Ｋ（１３１７℃）
一方、Ｔ＝３００Ｋ（２７℃）の場合のＺは、以下の通りである。
（１）過剰酸素の第１の遷移 Ｔ＝３００ＫにおいてＺ＝１．２×１０４（／秒）
（２）過剰酸素の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．０×１０−２７（／秒）
（３）酸素欠損の第１の遷移 Ｔ＝３００ＫにおいてＺ＝４．３×１０−１８（／秒）
（４）酸素欠損の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．４×１０−５６（／秒）
また、Ｔ＝７２３Ｋ（４５０℃）の場合のＺは、以下の通りである。
（１）過剰酸素の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝２．０×１０９（／秒）
（２）過剰酸素の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０−４（／秒）
（３）酸素欠損の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５（／秒）
（４）酸素欠損の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０−１６（／秒）
前記計算結果に鑑みると、過剰酸素は、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウム原子の層を越えて移動するよりもインジウム原子の層に沿って移動しやすいといえる。また、酸素欠損も、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウム原子の層を越えて移動するよりもインジウム原子の層に沿って移動しやすいといえる。
また、Ｔ＝３００Ｋにおいて、インジウム原子の層に沿った過剰酸素の移動は非常に起こりやすいが、他の遷移形態は起こりにくい。Ｔ＝７２３Ｋにおいては、インジウム原子の層に沿う過剰酸素の移動のみならず、インジウム原子の層に沿う酸素欠損の移動も起こりやすいが、過剰酸素についても酸素欠損についてもインジウム原子の層を越える移動は困難である。
したがって、例えば、ＣＡＡＣ−ＯＳ膜のように、インジウム原子の層が酸化物半導体膜の被形成面または表面に平行な面上に存在する場合には、過剰酸素および酸素欠損のいずれも当該酸化物半導体膜の被形成面または表面に沿って移動しやすいといえる。
以上説明したように、ＣＡＡＣ−ＯＳ膜で形成された酸化物半導体膜では、過剰酸素および酸素欠損のいずれも当該酸化物半導体膜の被形成面または表面に沿って移動しやすい。そのため、当該酸化物半導体膜の側面からの酸素抜けが問題となる。酸素抜けが生じると過剰酸素の数が減少してしまい、酸素欠損を埋めることが困難になる。酸素欠損が存在すると、スイッチング素子に用いるには好ましくないレベルにまでＣＡＡＣ−ＯＳ膜で形成された酸化物半導体膜の導電性が高まるおそれがある。
なお、前記説明では過剰酸素または酸素欠損がインジウム原子の層を越える場合について説明したが、酸化物半導体膜に含まれるインジウム以外の金属についても同様である。
前記説明した酸素抜けは、ＣＡＡＣ−ＯＳ膜で形成された酸化物半導体膜が島状に加工されている場合に特に顕著である。酸化物半導体膜が島状に加工されていると、酸化物半導体膜の側面の面積が増大するためである。
本実施例では、実施の形態１で示すトランジスタを作製し、該トランジスタの断面観察を行った。図３１は、実施例トランジスタのチャネル長方向の断面ＳＴＥＭ像である。
トランジスタとして、図１に示すトランジスタ４５０と同様の構造の実施例トランジスタを作製した。以下に実施例トランジスタの作製方法を図３１を用いて説明する。なお、側壁絶縁膜１６と絶縁膜１８は、断面ＳＴＥＭ像では境界面が見えにくいため、本実施例では、理解を容易にするため、この境界面を白点線で示している。
シリコン基板上に下地絶縁膜１１としてスパッタリング法を用いて、膜厚１０００ｎｍの酸化シリコン膜を形成した（成膜条件：酸素（酸素５０ｓｃｃｍ）雰囲気下、圧力０．４Ｐａ、電源電力（電源出力）１．５ｋＷ、シリコン基板とターゲットとの間の距離を６０ｍｍ、基板温度１００℃）。
酸化シリコン膜上に酸化物半導体膜１２としてＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の酸化物ターゲットを用いたスパッタリング法により、膜厚１０ｎｍのＩＧＺＯ膜を形成した（成膜条件：アルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）雰囲気下、圧力０．４Ｐａ、電源電力０．５ｋＷ、基板温度２００℃）。
次に、ドライエッチング法により、酸化物半導体膜１２をエッチングした（エッチング条件：エッチングガス（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０ｓｃｃｍ）、ＩＣＰ電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａ）。
次に、ＣＶＤ法によりゲート絶縁膜として窒化酸化シリコン膜を２０ｎｍ成膜した（成膜条件：ＳｉＨ４：Ｎ２Ｏ＝１ｓｃｃｍ：８００ｓｃｃｍ、圧力４０Ｐａ、ＲＦ電源電力（電源出力）１５０Ｗ、電源周波数６０ＭＨｚ、シリコン基板とターゲットとの間の距離を２８ｍｍ、基板温度４００℃）。
ゲート絶縁膜上に、スパッタリング法により膜厚３０ｎｍの窒化タンタル膜を成膜し（成膜条件：アルゴンおよび窒素（アルゴン：窒素＝５０ｓｃｃｍ：１０ｓｃｃｍ）雰囲気下、圧力０．６Ｐａ、電源電力１ｋＷ、基板温度２３０℃）、窒化タンタル膜上に、スパッタリング法により膜厚７０ｎｍのタングステン膜を成膜した（成膜条件：アルゴン（Ａｒ＝１００ｓｃｃｍ）雰囲気下、圧力２．０Ｐａ、電源電力４ｋＷ、基板温度２３０℃）。
次に、ドライエッチング法により、タングステン膜をエッチングし（エッチング条件：エッチングガス（ＣＦ４：Ｃｌ２：Ｏ２＝５５ｓｃｃｍ：４５ｓｃｃｍ：５５ｓｃｃｍ）、ＩＣＰ電源電力３０００Ｗ、バイアス電力１１０Ｗ、圧力０．６７Ｐａ、基板温度４０℃）、窒化タンタル膜をエッチングして（エッチング条件：エッチングガス（Ｃｌ２＝１００ｓｃｃｍ）、ＩＣＰ電源電力２０００Ｗ、バイアス電力５０Ｗ、圧力０．６７Ｐａ、基板温度４０℃）ゲート電極１４を形成した。
ゲート電極１４上に絶縁膜として、ＣＶＤ法により窒化酸化シリコン膜を４６０ｎｍ成膜し（成膜条件：ＳｉＨ４：Ｎ２Ｏ＝１ｓｃｃｍ：８００ｓｃｃｍ、圧力４０Ｐａ、ＲＦ電源電力（電源出力）１５０Ｗ、電源周波数６０ＭＨｚ、シリコン基板とターゲットとの間の距離を２８ｍｍ、基板温度４００℃）、該窒化酸化シリコン膜に化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により研磨処理（研磨条件：硬質ポリウレタン系研磨布、アルカリ性シリカ系スラリー、スラリー温度室温、研磨（ロード）圧０．０８ＭＰａ、研磨時回転数（テーブル／スピンドル）５０ｒｐｍ／５１ｒｐｍ、研磨時間０．８分）を行い、ゲート電極１４上に窒化酸化シリコン膜が１００ｎｍ残るように窒化酸化シリコン膜を除去した。
次に、レジストマスクを窒化酸化シリコン膜上に形成し、窒化酸化シリコン膜およびゲート絶縁膜をドライエッチング法により、エッチングして（エッチング条件：エッチングガス（ＣＨＦ３：Ｈｅ：ＣＨ４＝２２．５ｓｃｃｍ：１２７．５ｓｃｃｍ：５．５ｓｃｃｍ）、ＩＣＰ電源電力４７５Ｗ、バイアス電力３００Ｗ、圧力３．５Ｐａ、基板温度７０℃）側壁絶縁膜１６およびゲート絶縁膜１３を形成した。
酸化物半導体膜１２、ゲート絶縁膜１３、側壁絶縁膜１６上に、スパッタリング法により膜厚３０ｎｍのタングステン膜を成膜した（成膜条件：アルゴン（Ａｒ＝１０ｓｃｃｍ）雰囲気下、圧力０．８Ｐａ、電源電力１ｋＷ、基板温度２３０℃）。
次に、ドライエッチング法により、タングステン膜をエッチングした（エッチング条件：エッチングガス（ＣＦ４：Ｃｌ２：Ｏ２＝５５ｓｃｃｍ：４５ｓｃｃｍ：５５ｓｃｃｍ）、ＩＣＰ電源電力３０００Ｗ、バイアス電力１１０Ｗ、圧力０．６７Ｐａ、基板温度４０℃）。
次に、島状のタングステン膜上にスパッタリング法により酸化アルミニウム膜を７０ｎｍ成膜した（成膜条件：アルゴンおよび窒素（アルゴン：窒素＝２５ｓｃｃｍ：２５ｓｃｃｍ）雰囲気下、圧力０．４Ｐａ、電源電力２．５ｋＷ、シリコン基板とターゲットとの間の距離を６０ｍｍ、基板温度２５０℃）。
さらに、酸化アルミニウム膜上に、ＣＶＤ法により窒化酸化シリコン膜を４６０ｎｍ成膜した（成膜条件：ＳｉＨ４：Ｎ２Ｏ＝１ｓｃｃｍ：８００ｓｃｃｍ、圧力４０Ｐａ、ＲＦ電源電力（電源出力）１５０Ｗ、電源周波数６０ＭＨｚ、シリコン基板とターゲットとの間の距離を２８ｍｍ、基板温度４００℃）。
次に、タングステン膜、酸化アルミニウム膜および窒化酸化シリコン膜に化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により研磨処理（研磨条件：硬質ポリウレタン系研磨布、アルカリ性シリカ系スラリー、スラリー温度室温、研磨（ロード）圧０．０８ＭＰａ、研磨時回転数（テーブル／スピンドル）５０ｒｐｍ／５１ｒｐｍ、研磨時間２分）を行い、側壁絶縁膜１６が露出するようにゲート電極１４上のタングステン膜、酸化アルミニウム膜および窒化酸化シリコン膜を除去した。
該研磨処理によって、バリア膜１９である酸化アルミニウム膜、絶縁膜１８である窒化酸化シリコン膜を加工し、タングステン膜を分断し、ソース電極１７ａおよびドレイン電極１７ｂを形成した。
次に、側壁絶縁膜１６、ソース電極１７ａ、ドレイン電極１７ｂ、絶縁膜１８上に層間絶縁膜として、ＣＶＤ法により窒化酸化シリコン膜を４００ｎｍ成膜した。層間絶縁膜形成後酸素雰囲気下で４００℃、１時間、熱処理を行った。
次に、絶縁膜１８および層間絶縁膜にソース電極１７ａ、ドレイン電極１７ｂに達する開口を形成した。
開口に、スパッタリング法により膜厚３００ｎｍのタングステン膜を形成し、該タングステン膜を、エッチングし、配線層を形成した。
配線層上にポリイミド膜を１．５μｍ形成し、大気中で３００℃、１時間、熱処理を行った。
以上の工程で実施例トランジスタを作製した。
実施例トランジスタの端面を切り出し、走査型透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）により、実施例トランジスタの断面観察を行った。本実施例では、ＳＴＥＭは「日立超薄膜評価装置ＨＤ−２３００」（株式会社日立ハイテクノロジーズ製）を用いた。
図３１に示すようにソース電極１７ａおよびドレイン電極１７ｂが研磨処理によって分断されていることが確認できる。ソース電極１７ａおよびドレイン電極１７ｂはゲート電極１４側面に設けられた側壁絶縁膜１６の側面に接するように設けられており、本実施例ではソース電極１７ａおよびドレイン電極１７ｂは、側壁絶縁膜１６の側面を側壁絶縁膜１６の中間部よりやや低い位置まで覆っている。
なお、図３１において、台形を示すゲート電極１４の下底の幅は約５８ｎｍであり、側壁絶縁膜１６とゲート電極１４との間のチャネル長方向の幅は約１７０ｎｍであった。
本実施例トランジスタは、ソース電極１７ａ、ドレイン電極１７ｂをゲート電極１４および側壁絶縁膜１６上に設けられた導電膜を化学機械研磨処理することによって除去し、導電膜を分断して形成する。
したがって、ソース電極１７ａまたはドレイン電極１７ｂと酸化物半導体膜１２とが接する領域（コンタクト領域）と、ゲート電極１４との距離を短くすることができるため、ソース電極１７ａまたはドレイン電極１７ｂと酸化物半導体膜１２とが接する領域（コンタクト領域）、およびゲート電極１４間の抵抗が減少し、トランジスタのオン特性を向上させることが可能となる。
以上、本実施例で示すように、微細な構造であっても高い電気特性を有するトランジスタを歩留まりよく提供することができる。また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、および高生産性化を達成することができる。
本実施例では、実施例１で作製したトランジスタにおいて、ドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖ、または０．１Ｖとし、ゲート電圧（Ｖｇ：［Ｖ］）を−４Ｖから４Ｖまで掃引した際の、ドレイン電流（Ｉｄ：［Ａ］）の測定を行った。測定結果を図３２に示す。図３２において、実線はドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときの測定結果、点線はドレイン電圧（Ｖｄ：［Ｖ］）が０．１Ｖのときの測定結果であり、横軸はゲート電圧（Ｖｇ：［Ｖ］）、縦軸はドレイン電流（Ｉｄ：［Ａ］）を示す。なお、「ドレイン電圧（Ｖｄ：［Ｖ］）」とは、ソースを基準としたドレインとソースの電位差であり、「ゲート電圧（Ｖｇ：［Ｖ］）」とは、ソースを基準としたゲートとソースの電位差である。
図３２に示すように実施例１で作製したトランジスタは、スイッチング素子としての電気特性を示した。ドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖおよび０．１Ｖにおいて、−１．０３Ｖ、−０．８４Ｖと０Ｖからのシフト値が小さかった。
以上より、本実施例のトランジスタは高い電気的特性を付与されたトランジスタであることが示された。
１１ 下地絶縁膜
１２ 酸化物半導体膜
１３ ゲート絶縁膜
１４ ゲート電極
１６ 側壁絶縁膜
１７ａ ソース電極
１７ｂ ドレイン電極
１８ 絶縁膜
１９ バリア膜
１００ 基板
１０６ 素子分離絶縁膜
１０８ ゲート絶縁膜
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属間化合物領域
１３０ 絶縁膜
１３５ 側壁絶縁膜
１４２ａ ソース電極
１４２ｂ ドレイン電極
１４４ 酸化物半導体膜
１４４ａ ソース領域
１４４ｂ ドレイン領域
１４４ｃ チャネル形成領域
１４６ ゲート絶縁膜
１４８ ゲート電極
１４９ 層間絶縁膜
１５０ 絶縁膜
１５２ 絶縁膜
１５３ 導電膜
１５６ａ 配線
１５６ｂ 配線
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
２５０ メモリセル
２５１ メモリセルアレイ
２５１ａ メモリセルアレイ
２５１ｂ メモリセルアレイ
２５３ 周辺回路
４００ 基板
４０１ ゲート電極
４０２ 酸化物半導体膜
４０３ 酸化物半導体膜
４０３ａ ソース領域
４０３ｂ ドレイン領域
４０３ｃ チャネル形成領域
４０５ 導電膜
４０５ａ ソース電極
４０５ｂ ドレイン電極
４０６ａ 低抵抗領域
４０６ｂ 低抵抗領域
４０７ 導電膜
４０９ ゲート絶縁膜
４０９ａ 酸素供給膜
４０９ｂ バリア膜
４１０ ゲート絶縁膜
４１０ａ 酸素供給膜
４１０ｂ バリア膜
４１１ 絶縁膜
４１１ａ 絶縁膜
４１２ 側壁絶縁膜
４１３ 絶縁膜
４１４ａ 配線層
４１４ｂ 配線層
４１５ 層間絶縁膜
４１７ 絶縁膜
４１９ 層間絶縁膜
４２１ ドーパント
４２５ａ レジストマスク
４２５ｂ レジストマスク
４２５ｃ レジストマスク
４３１ 第１の領域
４３２ 第２の領域
４３３ 第３の領域
４３５ レジストマスク
４３６ 下地絶縁膜
４３６ａ 第１の下地絶縁膜
４３６ｂ 第２の下地絶縁膜
４４０ マスク
４４１ ドーパント
４４２ 開口
４４４ マスク
４４６ 開口
４５０ トランジスタ
４６０ トランジスタ
４７０ トランジスタ
４８０ トランジスタ
４９０ トランジスタ
５００ 基板
５０１ ゲート電極
５０２ ゲート絶縁膜
５０２ａ 第１のゲート絶縁膜
５０２ｂ 第２のゲート絶縁膜
５０３ 酸化物半導体膜
５０３ａ 第１の酸化物半導体膜
５０３ｂ 第２の酸化物半導体膜
５０４ 導電膜
５０５ 導電膜
５０５ａ 第１の低抵抗材料層
５０５ｂ 第２の低抵抗材料層
５０５ｃ 第１のバリア層
５０５ｄ 第２のバリア層
５０６ 絶縁膜
５０７ 絶縁膜
５３０ 容量素子
５３２ 下地絶縁膜
５３６ 下地絶縁膜
５４１ 酸化物半導体膜
５５０ トランジスタ
５５１ 酸素
５５２ 導電膜
５５３ レジストマスク
５５５ レジストマスク
５５６ レジストマスク
５５７ レジストマスク
５６０ トランジスタ
５７４ａ 配線
５７４ｂ 配線
５７５ 導電膜
５７５ａ 第１のバリア層
５７５ｂ 第２のバリア層
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェース（ＩＦ）
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ
１１４１ スイッチング素子
１１４２ メモリセル
１１４３ メモリセル群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
３０００ 基板
３００１ トランジスタ
３００４ 論理回路
３１００ａ 配線
３１００ｂ 配線
３１００ｃ 配線
３１００ｄ 配線
３１０６ 素子分離絶縁層
３１４０ａ 絶縁膜
３１４０ｂ 絶縁膜
３１４１ａ 絶縁膜
３１４１ｂ 絶縁膜
３１４２ａ 絶縁膜
３１４２ｂ 絶縁膜
３１７０ａ メモリセル
３１７０ｂ メモリセル
３１７１ａ トランジスタ
３１７１ｂ トランジスタ
３３０３ 電極
３５０３ａ 電極
３５０３ｂ 電極
３５０４ａ 電極
３５０５ 電極
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (5)

  1. 絶縁表面上に設けられ、第１の領域、前記第１の領域の一部を挟むように設けられた第２の領域および第３の領域を含む酸化物半導体膜と、
    前記酸化物半導体膜上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に前記第１の領域乃至前記第３の領域のそれぞれの少なくとも一部と重畳して設けられたゲート電極と、
    前記酸化物半導体膜と接するソース電極およびドレイン電極と、を有し、
    前記第１の領域は、前記ゲート電極と重畳するチャネル形成領域と、前記チャネル形成領域に接する第１の低抵抗領域および第２の低抵抗領域と、を含んでおり、
    前記第１の低抵抗領域および前記第２の低抵抗領域は、前記酸化物半導体膜の導電性を変化させる元素を有し、
    前記第２の領域および前記第３の領域は、前記酸化物半導体膜の導電性を変化させる元素を有さず、
    前記第２の領域および前記第３の領域のチャネル長方向の長さは、前記第１の領域のチャネル長方向の長さより短く、
    前記チャネル形成領域のチャネル長方向の長さは、前記第２の領域および前記第３の領域のチャネル長方向の長さより短いこと、を特徴とする半導体装置。
  2. 絶縁表面上に設けられ、第１の領域、前記第１の領域の一部を挟むように設けられた第２の領域および第３の領域を含む酸化物半導体膜と、
    前記酸化物半導体膜上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に前記第１の領域乃至前記第３の領域のそれぞれの少なくとも一部と重畳して設けられたゲート電極と、
    前記ゲート電極の側面および上面を覆う側壁絶縁膜と、
    前記酸化物半導体膜、前記ゲート絶縁膜の側面および前記側壁絶縁膜の側面に接するソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極上に設けられた層間絶縁膜と、を有し、
    前記第１の領域は、前記ゲート電極と重畳するチャネル形成領域と、前記チャネル形成領域に接する第１の低抵抗領域および第２の低抵抗領域と、を含んでおり、
    前記第１の低抵抗領域および前記第２の低抵抗領域は、前記酸化物半導体膜の導電性を変化させる元素を有し、
    前記第２の領域および前記第３の領域は、前記酸化物半導体膜の導電性を変化させる元素を有さず、
    前記第２の領域および前記第３の領域のチャネル長方向の長さは、前記第１の領域のチャネル長方向の長さより短く、
    前記チャネル形成領域のチャネル長方向の長さは、前記第２の領域および前記第３の領域のチャネル長方向の長さより短いこと、を特徴とする半導体装置。
  3. 絶縁表面上に設けられ、第１の領域、前記第１の領域の一部を挟むように設けられた第２の領域および第３の領域を含む酸化物半導体膜と、
    前記酸化物半導体膜上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に前記第１の領域乃至前記第３の領域のそれぞれの少なくとも一部と重畳して設けられたゲート電極と、
    前記酸化物半導体膜と接するソース電極およびドレイン電極と、を有し、
    前記第１の領域は、前記ゲート電極と重畳するチャネル形成領域と、前記チャネル形成領域に接する第１の低抵抗領域および第２の低抵抗領域と、を含んでおり、
    前記第１の低抵抗領域および前記第２の低抵抗領域の抵抗率は、前記第２の領域および前記第３の領域の抵抗率より低く、
    前記第２の領域および前記第３の領域のチャネル長方向の長さは、前記第１の領域のチャネル長方向の長さより短く、
    前記チャネル形成領域のチャネル長方向の長さは、前記第２の領域および前記第３の領域のチャネル長方向の長さより短いこと、を特徴とする半導体装置。
  4. 絶縁表面上に設けられ、第１の領域、前記第１の領域の一部を挟むように設けられた第２の領域および第３の領域を含む酸化物半導体膜と、
    前記酸化物半導体膜上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に前記第１の領域乃至前記第３の領域のそれぞれの少なくとも一部と重畳して設けられたゲート電極と、
    前記ゲート電極の側面および上面を覆う側壁絶縁膜と、
    前記酸化物半導体膜、前記ゲート絶縁膜の側面および前記側壁絶縁膜の側面に接するソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極上に設けられた層間絶縁膜と、を有し、
    前記第１の領域は、前記ゲート電極と重畳するチャネル形成領域と、前記チャネル形成領域に接する第１の低抵抗領域および第２の低抵抗領域と、を含んでおり、
    前記第１の低抵抗領域および前記第２の低抵抗領域の抵抗率は、前記第２の領域および前記第３の領域の抵抗率より低く、
    前記第２の領域および前記第３の領域のチャネル長方向の長さは、前記第１の領域のチャネル長方向の長さより短く、
    前記チャネル形成領域のチャネル長方向の長さは、前記第２の領域および前記第３の領域のチャネル長方向の長さより短いこと、を特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記第２の領域および前記第３の領域の周縁の長さは、前記第１の領域のチャネル幅方向の長さの３倍以上であることを特徴とする半導体装置。
JP2013003146A 2012-01-20 2013-01-11 半導体装置 Expired - Fee Related JP6199563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013003146A JP6199563B2 (ja) 2012-01-20 2013-01-11 半導体装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012010386 2012-01-20
JP2012010423 2012-01-20
JP2012010404 2012-01-20
JP2012010404 2012-01-20
JP2012010386 2012-01-20
JP2012010423 2012-01-20
JP2013003146A JP6199563B2 (ja) 2012-01-20 2013-01-11 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017160955A Division JP2017204659A (ja) 2012-01-20 2017-08-24 半導体装置

Publications (3)

Publication Number Publication Date
JP2013168639A JP2013168639A (ja) 2013-08-29
JP2013168639A5 JP2013168639A5 (ja) 2016-02-18
JP6199563B2 true JP6199563B2 (ja) 2017-09-20

Family

ID=48796507

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013003146A Expired - Fee Related JP6199563B2 (ja) 2012-01-20 2013-01-11 半導体装置
JP2017160955A Withdrawn JP2017204659A (ja) 2012-01-20 2017-08-24 半導体装置
JP2018190754A Active JP6656334B2 (ja) 2012-01-20 2018-10-09 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2017160955A Withdrawn JP2017204659A (ja) 2012-01-20 2017-08-24 半導体装置
JP2018190754A Active JP6656334B2 (ja) 2012-01-20 2018-10-09 半導体装置

Country Status (3)

Country Link
US (3) US9040981B2 (ja)
JP (3) JP6199563B2 (ja)
KR (1) KR102109601B1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI799011B (zh) * 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6355374B2 (ja) 2013-03-22 2018-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9773915B2 (en) 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
KR102266700B1 (ko) 2014-07-09 2021-06-22 삼성디스플레이 주식회사 박막 트랜지스터 제조방법 및 박막 트랜지스터를 포함하는 표시기판 제조방법
WO2016009715A1 (ja) * 2014-07-16 2016-01-21 株式会社Ｊｏｌｅｄ トランジスタ、表示装置および電子機器
DE112015004272T5 (de) 2014-09-19 2017-06-01 Semiconductor Energy Laboratory Co., Ltd. Herstellungsverfahren der Halbleitervorrichtung
JP6857447B2 (ja) * 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN104867945B (zh) * 2015-05-13 2018-02-13 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6637783B2 (ja) * 2016-02-18 2020-01-29 株式会社神戸製鋼所 薄膜トランジスタ
KR102734238B1 (ko) 2016-03-04 2024-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN105655407A (zh) * 2016-03-11 2016-06-08 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置
JP2018170324A (ja) * 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
CN106940458B (zh) * 2017-04-10 2019-07-12 深圳市华星光电技术有限公司 线栅偏光片的制造方法
CN109285808A (zh) 2017-07-20 2019-01-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
DE102017126225B4 (de) * 2017-08-31 2025-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum herstellen einer halbleitervorrichtung und eine halbleitervorrichtung
KR102524614B1 (ko) 2017-11-24 2023-04-24 삼성전자주식회사 반도체 메모리 소자
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置
TW202006945A (zh) * 2018-07-12 2020-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
JP2020017558A (ja) * 2018-07-23 2020-01-30 株式会社ジャパンディスプレイ 表示装置
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
KR102716630B1 (ko) * 2018-11-22 2024-10-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110310985A (zh) * 2019-07-05 2019-10-08 山东大学 一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法
KR20210052635A (ko) 2019-10-29 2021-05-11 삼성디스플레이 주식회사 디스플레이 장치
JP2022049604A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置及び半導体記憶装置
KR20220050615A (ko) * 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20230025585A (ko) 2021-08-13 2023-02-22 삼성전자주식회사 반도체 소자

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018558U (ja) * 1983-07-15 1985-02-07 株式会社日立製作所 薄膜トランジスタ素子
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02246278A (ja) * 1989-03-20 1990-10-02 Nippon Telegr & Teleph Corp <Ntt> 薄膜電界効果トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN101057339B (zh) * 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008112909A (ja) * 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008270757A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008263128A (ja) * 2007-04-13 2008-10-30 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009267027A (ja) * 2008-04-24 2009-11-12 Seiko Epson Corp 半導体装置及びその製造方法
JP5503895B2 (ja) * 2008-04-25 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
GB2459667A (en) 2008-04-29 2009-11-04 Sharp Kk Thin film transistor and active matrix display
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
WO2011044554A1 (en) * 2009-10-09 2011-04-14 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102153841B1 (ko) * 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
SG179111A1 (en) 2009-10-29 2012-05-30 Semiconductor Energy Lab Semiconductor device
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101636998B1 (ko) * 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN102822884A (zh) * 2010-03-26 2012-12-12 夏普株式会社 显示装置和显示装置用阵列基板的制造方法
JP2012004371A (ja) * 2010-06-17 2012-01-05 Sony Corp 薄膜トランジスタおよび表示装置
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5982125B2 (ja) 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5888990B2 (ja) 2011-01-12 2016-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP6656334B2 (ja) 2020-03-04
JP2013168639A (ja) 2013-08-29
JP2017204659A (ja) 2017-11-16
US20150228801A1 (en) 2015-08-13
US10326026B2 (en) 2019-06-18
JP2018207135A (ja) 2018-12-27
KR102109601B1 (ko) 2020-05-28
KR20130086163A (ko) 2013-07-31
US9040981B2 (en) 2015-05-26
US9608124B2 (en) 2017-03-28
US20170162701A1 (en) 2017-06-08
US20130187151A1 (en) 2013-07-25

Similar Documents

Publication Publication Date Title
JP6199563B2 (ja) 半導体装置
JP6200054B2 (ja) 半導体装置の作製方法
JP2022162029A (ja) 半導体装置
JP6405438B2 (ja) 半導体装置
JP6034125B2 (ja) 半導体装置、及び半導体装置の作製方法
JP2013168644A (ja) 半導体装置、及びその作製方法
JP2013175710A (ja) 半導体装置、及び半導体装置の作製方法
JP2013175714A (ja) 半導体装置及び半導体装置の作製方法
JP2013102140A (ja) 半導体装置及び半導体装置の作製方法
JP6126357B2 (ja) 半導体装置及び半導体装置の作製方法
JP5965696B2 (ja) 半導体装置及び半導体装置の作製方法
JP5939812B2 (ja) 半導体装置の作製方法
JP6148024B2 (ja) 半導体装置
JP5948037B2 (ja) 半導体装置の作製方法
JP6283710B2 (ja) 半導体装置の作製方法
JP5960430B2 (ja) 半導体装置の作製方法
JP6198403B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170824

R150 Certificate of patent or registration of utility model

Ref document number: 6199563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees