JPH02246278A - 薄膜電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【産業、１：、の利用分野】 本発明は、スイッチング用素子としＣ用いて好適なｉｌ
　ｍ　ｆｆｆ界効ｒＡｌ−ランジスタに閏１°る。

【従来の技術】

従来、第７図及び第８図を伴って次に述べる辞膜電界効
果トランジスタが提案されている。 すなわら、例えばガラス′Ｑなる絶縁性基板１をイｊし
、そのｌ／ｌＡ縁性７縁板７Ｊ板１上型またはｎ型不純
物のいずれ・ｂ意図的に導入させていない例えばシリコ
ンでなる半導体薄膜でなる活性層２が、例えば方形パタ
ーンに形成されている。 また、絶縁性す板１上に１．活性ＦＭ２を覆って延長し
ている例えば５１０２でなるゲート絶縁膜３が形成され
ている。 さらに、絶縁性間板１上に、ストライプ状パターンを有
するゲート電極４が、ゲート絶縁膜３を介して、上方か
らみて、活性ＦＩＩ２を幅方向に横切って延長して形成
されている。 また、活性層２内に、上方からみて、ゲ・−上電極４を
挟んだ角位置において、ｎ型不純物またはｎ型不純物を
、導入しているソース領域５及びドレイン領域６がそれ
ぞれ形成され゛（いる。 この場合、ソース領域５は、活性Ｆ！Ｊ２の幅を決めて
いる両側面２ａ及び２ｂと同じ面上に、幅を決めている
両側面５ａ及び５ｂをそれぞれ有し、且つ上方からみて
、ゲーＩ−電極４のゲート電極長を決めている両側面４
ａ及び４ｂ中のソース領域５１１の側面４ａ上に、ドレ
イン領域６１１１の内面５．ｃを右している。 また、ドレインｍ域６も、ソース領域５に準じて、活性
層２の幅を決めている両側面２ａ及び２ｂと同じ面上に
、幅を決めている両側面６ａ及び６ｂをそれぞれ右し、
且つ上方からみてゲート電極４のドレイン領域６側の一
面４ｂ上に、ソース領域５ｍの内面６Ｃを有している。 また、絶縁性基板１上に、ゲート絶縁膜３及びゲート電
極４を覆って延長している層間絶縁膜７が形成され

【い
る。 さらに、層間絶縁膜７及びゲート絶縁膜３に、それらを
通しＣ１ソース領域５及びドレイン領域６をそれぞれ外
部にａまＬる窓８及び９が穿設されている。 また、層面絶縁ｇ！７上に、窓７及び８をそれぞれ通じ
てソース領域５及びドレイン領域６に連結しているソー
ス電極１０及びドレイン電極１１が形成されている。 以上が、従来提案されている薄膜電界効ｒＡ＋−ランジ
スタの構成である。 このような構成を有する薄膜電界効果トランジスタによ
れば、ソース電極１０及びドレイン電極１１聞に、負荷
（図示せず）を介して所要の電源（図示せず）を接続し
、モし【、ソース電極１０またはドレイン電極１１とゲ
ート電極４との間に、’Ａ１１制御電圧を、極性を加味
した所要値で印加させれば、活性層２のソース領域５及
びドレイン領域６間の領域に、ソース領域５及びドレイ
ン領域６問に延長しているチｔｐンネルが形成されるこ
とによって、ソースｆｆ１Ｊ４１０及びドレイン電４Ｉ
ｉＡ１１間がＡンの状態になる。このため、負荷に、１
？源からの？Ｉｆｆ流を供給さＵることができる。 また、このような状態から、ソース電＃Ａ１０またはド
レイン電極１１とゲー］・電極４どの間の印加している
ｉｌ、ｌＪ御雷電圧値を、だの所要の蛤に変更させれば
、活性層２のソース領域５及びドレイン領域６１ＦＩの
領域に形成されていたチャンネルがなくなることによっ
て、ソース電極１０及びドレイン電極１１間がオフの状
態になる。 このため、負荷への電源からの電流の供給を断にさ「る
ことがでさる。 従って、第７図及び第８図に示す薄１！Ａ電界効果トラ
ンジスタによれば、スイッチング素子としての機能が得
られる。 また、従来、第９図及び第１０図を伴って次に述べるｎ
膜電界効果トランジスタも提案されている。 ツなわら、第７図及び第８図に示Ｉ　Ｆ４ＩＪ膜電界効
果トランジスタの場合と同様の絶縁性基板２１を右し、
その絶縁性基板２１−Ｌに、ｒ１型不純物またはｎ型不
純物を導入しでいる例えばシリコンでなる半導体薄膜ひ
なるソース領域２２及びドレイン領域２３が、並置して
、例えば方形パターンに形成されている。 また、絶縁性基板２１上に、ソース領域２２及びドレイ
ン領域２３間に延長し、且つ両端がソース領域２２上の
ドレイン領域２３側の領域及びドレイン領域２３上のソ
ース領域２２側の領域に延長しているｎ型不純物または
ｎ型不純物のいずれｂＱ図的に導入さＵていない例えば
シリコンによる半導体薄膜でなる活性層２４が、例えば
方形パターンに形成されている。 この場合、活性層２４の幅を決めている両側面２４ａ及
び２４ｂは、上方からみて、ソース領域２２の幅を決め
ている両側面２２８及び２２ｂ、及びドレイン領域２３
の幅を決めている両側面２３ａ及び２３ｂより６内側に
あり、従って、ソース領域２２、及びドレイン領域２３
が、上方からみて、活性層２４の幅を決めている両側面
２４ａ及び２４ｂよりも外側に、幅を決めている両側面
２２ａ及び２２ｂ１及び２３ａ及び２３．ｂをそ４ぞれ
イｌしている。 さらに、絶縁性基板２１上に、ソース領域２２、ドレイ
ン領域２３及び活性層２４を覆つＣ延長している例えば
Ｓ　！　０２でなるゲート絶縁ＰＩＡ２５が形成されで
いる。 また、絶縁性基板２１上に、例えばストライブ状パター
ンを有するゲート電極２６が、ゲート絶縁膜２５を介し
て、上方からみて、活性層２４を幅方向に横切って延長
して形成されている。 この場合、ゲート電＃Ｆ４２６は、ソース領域２２及び
ドレイン領域２３に対応している領域において、上方か
らみて、ソース領域２２のドレイン領域２３１１１１の
内面２２Ｃ上またはそれにりも僅かにドレイン領域２３
側とは反一対銅の面上にゲート電極長を決めている両側
面２６ａ及び２６ｂ中の一方の側面２６．ａを右し、ま
た、同様に、上りからみて、ドレイン領域２３のソース
領域２２側の内ｆｉｌｑ面上またはそれよ一リム１吊か
にソース領域側とは反対側の面上に、ゲート電極長を決
めＣいる他の側面２６ｂを右している。 ざらに、絶縁性基板２１上に、ゲート絶縁膜２５及びゲ
ー］・電極２Ｇを１つで延長している層間絶縁膜２７が
形成されている。 また、ｎ間絶縁膜２７及びゲート絶縁膜２５に、それら
を通して、ソース領域２２及びドレイン領域２３をそれ
ぞれ外部に臨ま「る窓２８及び２９が穿設されている。 さらに、層間絶縁膜２７上に、窓２８及び２９をそれぞ
れ通じてソース領域２２及びドレイン領域２３に連結し
でいるソース電４４３０及びドレイン電極３１が形成さ
れている。 以上が、従来提案されている他の薄膜電界効果トランジ
スタの構成である。 このような構成を有する薄Ｖ、電界効果トランジスタに
よれば、第７図及び第８図に示すＵ膜電界効果トランジ
スタの場合に準じて、ソース電極３０及びドレイン電極
３１問に、負荷（図示せず）を介して所要の電源（図示
せず）を接続し、そして、ソース電極３０またはドレイ
ン電極３１とゲート電極２６との闇に、制御電圧を、極
性を加味した所要の値で印加さＵｏれば、活性層２４に
ソース領域２２及びドレイン領域２３聞に延長している
チャンネルが形成されることにより【、ソース電極３０
及びドレイン電極３１間がオフ状態になる。このため、
負荷に、電源からのｒｒｉ流を供給させることができる
。 また、このような状態から、ソース１ｄ４３０またはド
レイン電極３１とゲート電極２６との間に印加している
制御電圧の値を、他の所要の値に変更させれば、活性層
２４に形成されていたチャンネルがなくなることによっ
て、ソース領域２２及びドレイン領域２３問がオフ状態
になる。このため、負荷への電源からの電流の供給を断
にさせることができる。 従って、第９図及び第１０図に示す薄膜電界効果１〜ラ
ンジスタによる場合も、第７図及び第８図に承り博し１
電界効果トランジスタの場合と同様に、スイッチング素
子としての機能がｆＪられる。 さらに、従来、第１１図及び第１２図を伴って次に述べ
る薄膜電昇効果トランジスタも提案されている。 ずなわら、第７図及び第８図、及び第９図及び第１０図
に示す薄膜電界効！Ｊ　＋−ランジスタの場合ど同様の
例えばガラスでなる絶縁性基板４１を右し、−その絶縁
性基板４１上に、ゲート電極４２が、ストライブ状パタ
ーンに形成され【いる。 また、絶縁性基板４１上に、ゲート電極４２を覆って例
えば５ｉ０２′ｃなるゲート絶縁膜４３が形成されてい
る。 さらに、絶縁性基板ｌ１１上に、例えばシリコンによる
半導体薄膜′ｒ−なり且つ例えば方形パターンを有する
活性層４４が、ゲート絶縁ＩＭＪ４３を介して、上方か
らみて、ゲート電極４２を・ゲート電極長の方向に横切
つ〔延長しで形成されている。 また、絶縁性を板４１上に、ｎ型不純物及びｎ型不純物
を尋人している例えばシリコンによる半導体薄膜でな、
り且つ例えば方形パターンをｊＪするソース領１ｉｌｔ
４５及びドレイン領域４６が、ゲート絶縁ｌＡ４３を介
して１．活ｆ’１層４４の長さ方向の両側部上から（れ
ぞれ外方に延長し形成されている。 この場合、ソース領域４５゛は、上方からみて、九う性
病４４の幅を決めている両側面４−４Ｆ１及び４４ｂよ
りも外側に、幅を決めている両側面４５ａ及び４５ｂを
右し、且つゲート電極４２のソース領域４５及びドレイ
ン領域４Ｇに対応している領域におけるゲート電極長を
決めている両側面４２ａ及び４２ｂ中の一方の側面、４
２ａよりもドレイン領域４６側に、トレイン領域４６側
の内側面４５ｃを有している。 また、ドレイン領域４Ｇも、上方からみて、ソース領Ｊ
４４５と同様に、活性層４４の幅を決めている両側面４
４ａ及び４４【）よりも外側に、幅を決めている両側面
、４６ａ及び４８ｂを右し、１つゲート電極４２のゲー
ト電極長を決めている両側面４２ａ及び４２ｂの他方の
側面４２ｂよりもソース領域４５側に、ソース領域側の
内側面４６Ｇを右している。 ざらに、絶縁性基板４１」−に、ゲート絶縁膜４３゛、
活性Ｙ４４４、ソース領域４５及びドレイン領域４６を
覆って延長している層間絶縁膜４７が形成されている。 また、Ｉｉ！聞絶縁膜４７に、ソ−ス領域側５及びドレ
イン領ｂ１４６をそれぞれ外部に臨ませる窓４８及び４
９が穿設されている。 ざらに、層間絶縁ＰＩＡ４７上に、窓４８及び４９をそ
れぞれ通じてソース領域４５及びドレイン領域４６に連
結しているソース電極５０及びドレイン電極５１が形成
されている。 以上が、従来提案されでいるＦＪ　ｎ！Ａ　ＩＦｉ界効
果・トランジスタのざらに他の構成である。 このような構成を有するｉｔ９膜電界効果トランジスタ
によれば、第７図及び第８図、第９図及び第１゛０図に
示す蒲ｙＡ電界効采トランジスタの場合に準じて、ソー
ス電極５０及びドレイン電Ｍｉ５１問に、負荷（図示せ
ず）を介して所要の電源（図示せず）を接続し、そして
、ソース電極５０またはドレイン電極５１とゲート電極
４２との間に、制御電圧を、極性を加味した所要の値で
印加させれば、活性層４４に、ソース領ｂｌｔ４５及び
ドレイン領域４６間に延長しているチャンネルが形成さ
れることによって、ソース電極５０及びトレイン電極５
１問がオンの状態になる。このため、負荷に、電源から
の電流を供給させることができる。 また、このような状態から、ソース電極５０またはドレ
イン電極５１とゲート電極４２との闇に印加しているυ
制御電圧の値を、他の所要の値に変更させれば、活性層
４４にソース領域４５及びドレイン領１４４６問に延長
して形成されていたチャンネルがなくなることによって
、ソース電極５０及びトレイン電極５１問がオフの状態
になる。このため、負荷への電源からの電流の供給を断
にさＵることがぐきる。 従っ゛【、第、１１図及び第１２図に示ず薄膜電界効果
トランジスタの場合も、第７図及び第８図、及び第９図
及び第１０図に示〜ずｎ９膜電界効ｒＡ１．ランジスタ
の場合と同様に、スイッチング素子としての機能が１！
′？られる。 【発明が解決しようと１Ｊる課題】 第７図及び第８図に承り従来の薄膜電界効果Ｉ・ランジ
スタの場合、活性Ｂ２内に形成されているソース領域５
、及びドレイン領域６が、活ｔ’１層２０幅を決め１い
る両側面２ａ及び２ｂと同じ面上に、幅を決めている両
側面５ａ及び５ｂ、及び６ａ及び６ｂをそれぞれ有しで
いる。 一方、ｉＭ　ｔ’ｌ　ＦＪ２は、その活性層になる半を
体薄膜に対して活性ｒｊ２の所要のパターン（例えば図
示のように方形パターン）になる加工が施されＣ形成さ
れるため、その工程で誘起された多数の欠陥を、少なく
とも両側面２ａ及び２ｂ側の側部２ａ’及び２ｂ’に含
んで６３す、従つて、それら側部２ａ’及び２ｂ’に１
−ラップを＾い密度で有している。 このため、ソース電極１０及びドレイン電極１１聞に所
要の電源を接続している状態で、ソース電極１０及び、
ドレイン電極３１聞がオフの状態にある場合においても
、ソース電極１０及びドレイン電極１１間に、活性層２
の側部２ａ′及び２ｂ’にお番ノるトラップを介して、
漏れｆｉｖ＆が、比較的大きな値で流れる。 このため、スイッチング素子としての良さを示ツソース
Ｉｒ１極１０及びドレイン電極１１間がオン状態にある
ときに負荷に流れる電流と、オフの状態にあるとき、に
負荷に流れる電流との比が、比較的小さな埴しか右しな
い、という欠点を右していた。 また、ｍ９図及び第１０図に示ず従来のＩｌ’Ｊ電界効
果トランジスタの場合、ソース領域２２、及びドレイン
領域２３が、活性層２４の幅を決めている両側面２４ａ
及び２４ｂよりも外側に、幅を決めている両側面２２ａ
及び２２ｂ１及び２３８及び２３ｂをそれぞれ右してい
る。 一方、活性Ｆ７１２４は、第７図及び第８図で上述した
ｉ９膜電界効果１〜ランジスタの活性層２の場合に準じ
（゛、そのＦｒｒｉ性層に性病半々体薄膜が、所要のパ
ターン（例えば図示のように方形パターン）に加工され
（形成凸れるため、その形成工程′ｃ読起された多数の
欠陥を、少なくとｂ両側面２４ａ及び２４ｂ側の側部２
４ａ′及び２４ｂ’に含Ａｌ　ｃＪ３す、従って、それ
ら側部２４３　ｒ及び２４ｂ′が高いトラップ密度を右
している。 このため、第７図及び第８図で・上述した芯膜電界効果
トランジスタの活性層２の場合に準じて、ソース電極３
０及びドレイン電極３１聞に所要の電源を接続し°Ｃい
る状Ｂｃ、ソ７”スミ極３０及びドレイン電極３１問が
オフの状態にある場合におい

【も、ソース１４４ｉ３０
及びトレーイン電極３１闇に、活性層２４の側部２４ａ
′及び２４ｂ′にＪ３けるトラップを介し、゛【、漏れ
電流が、比較的大きなｙｔで流れる。 このため、第７図及び第８図で上述したＨ（１１１９電
界効果トランジスタの活性層２の場合に準じて、スイッ
チング素子としての良さを示すソース電極３０及びドレ
イン電極３１問がオン状態にあるときに負荷、に流れる
電流と、オフの状態にあるときに負荷に流れる電流との
比が、比較的小さな値しか有しない、という欠点を有し
ていた。 さらに、第１１図及び第１２図に示す従来の薄膜電界効
果トランジスタの場合、ソース領域４５、及びドレイン
領域４６が、第１０図及び第１１図ひ上述した薄膜電界
効果トランジスタの場合に準じて、活性？ｊ４４の幅を
決めている両側面４４ａ及び４４ｂよりも外側に、幅を
決めている両側面４５ａ及び４５ｂ１及び４６ａ及び４
６・ｂをそれぞれ有している。 一方、活性層４４は、第゛１０図及び第１１図で上述し
た薄膜電界効果トランジスタの場合に準じて、その活性
層になる半導体薄膜が、所飲のパターン（例えば図示の
ように方形パターン）に加工されて形成されるため、そ
の形成工程ぐ誘起さ゛れた多数の欠陥を、少なくとら両
側面４４ａ及び４４ｂ１１１１の側部４４ａ′及び４４
ｂ′に含／υでおり、従って、それら側部４／ｌａ’及
び２／１４’が高い１−ラップ密度を有し【いる。 このため、第１０図及び第１１図で上述した薄Ｉ！Ａ電
界効采トランジスタの場合に準じＣ、ソース雷４（Ａ　
５０及びドレイン電極５１問に所要の電鯨を接続してい
る状態で、ソース電極５０及びドレイン電極５１問がオ
フの状態にある場合にＪｊいてら、ソース電極５０及び
ドレイン電極５１聞に、活性層４４の側部４４ａ′及び
４４ｂ′におけるトラップを介して、漏れ？［電流が、
比較的大きな値で流れる。 このため、第１０図及び第１１図で上述した薄膜電界効
果トランジスタの場合に準じて、スイッチング素子とじ
での良さを示すソース電極５０及びドレイン電極５１ｆ
２ｇがオン状態にあるときに負荷に流れる電流と、オフ
の状態にあるとぎに負荷に流れる電流との比が、比較的
小さな値しか右しない、という欠点を右していた。 よって、本発明は、上述した欠点のない新規な薄膜電界
効果トランジスタを１２案Ｖんとするものである。 【課題を解決する。ための手段］ 本願第１番・目の発明による薄膜電界効果トランジスタ
は、第７図及び第８図で」一連した従来のＲ？Ｉ！Ａ電
界効果１ヘランジスタの場合と同様に、絶縁性基板上に
、半を体薄躾でなる活性層が、所要のパターンに形成さ
れ、また、上記絶縁性基板上に、所要のパターンを有す
るゲートＮ極が、ゲート絶ｎＩ！を介して、上方からみ
て、上記活性層を幅方向に横切って延長して形成され、
さらに、上記活性層内に、上方からみて、上記ゲート電
極を挟んだ角位置にＪｊいて、ｒ１型不純物またはｎ型
不純物を尋人しているソース領域及びドレイン領域がそ
れぞれ形成されている構成を有する。 また、本願第２番目の発明によるＢＩＩ界効果トランジ
スタは、第９図及び第１０図で上述した従来の薄膜電界
効果トランジスタの場合と同様に、絶ｎ性基板上に、ｎ
型不純物またはｎ型不純物を尋人しでいる半導体薄膜で
なるソース領域及びドレイン領域が、並置して所要のパ
ターンに形成され、また、上記絶縁性基板上に、」：記
ソース領域及びドレイン領域聞に延長し、１つ両端が上
記ソース領域上の上記ドレイン領域側の領域及び上記ド
レイン領域上の上記ソース領域側の領域に延長している
！Ｆ導体薄股でな６　Ｐ＋　ｆ！１．　ｆｍが、所要の
パターンに形成され、さらに、上記絶縁性Ｕ板上に、所
要のパターンを右Ｊるゲート電極が、ゲート絶縁膜を介
して、上方からみて、上記活性層を幅方向に横切って延
長して形成されている構成を有する。 さらに、本願第２番目の発明による薄膜電界効果トラン
ジスタは、第１１図及び第１２図で上述した従来のＲ１
ａ電界効果ｌ・ランジスタの場合と同様に、Ｊ１８株性
お板上に、ゲート電極が、所要のパターンに形成され、
また、上記絶縁性Ｌｌ板上に、ｎ型不純物またはｎ型不
純物を尋入している半導体Ｒ９膜でな且つ所要のパター
ンを有する活性層が、上記ゲート電極を介して、上方か
らみて、上記ゲート電極をゲート電極長方向に横切って
延長して形成され、さらに、上記絶縁性基板上に、Ｊ導
体薄膜でなり且つ所要のパターンを６１６ソース領域及
びドレイン領域が、上記活性図上の長さｈ向の両端部領
域からそれぞれ外方に延長しＣ形成されζ゛いる構成を
有する。 しかしながら、本願用１、第２及び第３番目の発明によ
る薄股雷界効果Ｉ・ランジスタは、それぞれ上述した構
成を有するｉ？躾電界効果トランジスタにおいて、上記
ソース領域及びドレイン領域のいずれか一方または双方
が、少なくとも上記ゲート電極と対向している領域及び
その外側近傍領域において、上記活性層の幅を決めてい
る両側面よりも内側に、幅を決めている両側面を有して
いる。 【作用・効果】 本願用１、第２及び第３番目の発明による薄膜電界効果
１〜ランジスタによれば、ソースｆｉｒｉ域及びドレイ
ン領域のいずれか・一方または双方が、少なくとｂゲー
ト電極と対内している領域＆ｔＦヤの外側近傍領域にお
いて、上記活性層の幅を決めている両側面にりも内側に
、幅を決めている両側面を有していることを除いて、工
れぞれ第７図及び第８図、第９図及び第１０図、及び第
１１図及び第１２図で上述した従来の薄膜電界効果トラ
ンジスタと同様の構成を右１ｒるので、ａＴ　４１１説
明は省略り°るが、第７図及び第８図、第９図及び第１
０図、及び第１１図及び第１２図で上述した従来の薄膜
電界効果トランジスタの場合と同様に、ソース電極及び
ドレイン電極間に負ｎを介して所要の電源を接続し、イ
して、ソース電極またはドレイン電極とゲート電極との
間にｉｌ、ＩＩ　ａｌｌ電圧を所要の値で印加さ１！る
ことによって、ソース電極及びドレイン電極間でのＡン
及びオフを選択的に得ることがひき、従っで、スイッチ
ング素子としての機能が得られる。 しかしながら、本願用１、第２及び第３ｆｆｌ目の発明
による９１ｐｌＡ電界効果トランジスタの場合、活性層
が、その活性層になる半尋体薄躾に対して活性層の所要
のパターンになる加工が施されて形成されることによっ
て、そのＴ程で誘起された多数の欠陥を１．少なくとも
幅を決める両側面側の側部に含Ｉυでいても、従って、
それら側部にトラップを高い密痕で右しくいＣム、ソー
ス領域及びドレイン領域のいずれか一方または双方が、
少なくともゲート電極と対向している領域及びその外側
近傍領域において、活性層の幅を決めている両側面より
も内側に、幅を決め゛（いる両側面を右し°Ｃいるので
、上述したようにソース電極及びドレイン電極間に所要
の電源を接続している状態で、ソース電極及びドレイン
電極間がオフの状態にある場合においても、ソース電極
及びドレイン電極問に、活性層の側部におけるトラップ
を介して、漏れ電流が流れる、ということが実質的にな
い。 このため、スイッチング素子としての良さを示づ°ソー
ス電極及びドレイン電極間がオン状態にあるどきに負荷
に流れる電流と、オフの状態にあるときに負荷に流れる
電流との比が、第７図及び第８図、第９図及び第１０図
、及び第１１図及び第１２図で上述した従来の薄膜電界
効果１〜ランジスタの場合に比し格段的に大きな値を有
する。 【実施例１］ 次に、第１図及び第２図をともなって、本発明による薄
膜電界効果トランジスタの第１の実施例を述べよう。 第１図及び第２図においで１第７図及び第８図どの対応
部分には同一符号を付し、詳ａ説明を省略覆る。 第１向及び第２図に示す本発明による助成電界効果トラ
ンジスタ番ま、ソース領域５、及びドレイン領域６の双
方が、その全領域において、活性層２の幅を決め【いる
両側面２ａ及び２ｂよりｂ内側に、幅を決めている両側
面５ａ及び５ｂ１及び６ａ及び６ｂを有していることを
除いて、第７図及び第８図で上述した従来のＫｇ膜電界
効果トランジスタと同様の構成を有する。 以上が、本発明によるＲ９膜電界効果１ヘランジスタの
第１の実施例の構成である。 このような構成を有する本発明ににる醇膜電界効采トラ
ンジスタによ・れば、上述した事項を除いて、第７図及
び第８図で上述した従来の）Ｗ１１ＡＴｊ界効果トラン
ジスタの１２合と同様の構成を有するのぐ、詳細説明は
省略するが、第７図及び第８図で上述した従来の薄膜電
界効果トランジスタの場合と同様に、ソース電極１０及
びドレインｆｆ電極１１１７ＦＪに・負荷を介して所要
の電源を接続し、そして、ソース電極１０またはドレイ
ン電極１１とゲート電極４との闇にｌ＋！制御電圧を所
要の値で印加させることによって、ソース電極１０及び
ドレイン電極１１聞でのオン及びオフを選択的に得るこ
とがＣき、従っ【、スイッヂング素子としての機能が得
られる。 しかしながら、第１図及び第２図に承り本発明による薄
膜電界効果トランジスタの場合、活性層２が、その活性
層２になる半尋体薄膜に対してｔ、ｒ；　ｔ４ｒの所要
のパターンになる加工が施され（゛形成されることによ
って、その工程で銹起された多数の欠陥を、少なくと６
幅を決める両＃Ｉｌ面２ａ及び２ｂ＃Ｉｌの１１１１？
ｌｌ２ａ′及び２ｔ）′に含んでいＣｂ１従って、ぞれ
ら側部２ａＩ及び２ｂ’　にトラップを高い密度でイー
ＩＬＵいでｂ１ソース領域５、及びドレイン領域６が、
全領域において、活性層２の幅を決めている両側面２ａ
及び２ｂよりｂ内側に、幅を決めている両側面５ａ及び
５ｂ、及び６ａ及び６ｂをそれぞれ右しているのＣ１上
述したようにソース電極１０及びドレイン電極１１闇に
所要の電源を接続しＣいる状態で、ソース電極１ｏ及び
ドレイン電極１１周がオフの状態にある場合においても
、ソース電極１０及びドレイン電４４ｉ１１間に、ｈ５
性Ｆｔ２の１１Ｍ２ａ’及び２ｂ’にお６ノルＩ”　ｙ
　ｙｌを介して、漏れ電流が流れる、ということが実質
的にない。 このため、スイッヂング素子としての良さを示１ソース
電極１０及びドレイン電極１１間がＡン状態にあるとき
に負荷に流れるＴｉ流と、オフの状態にあるどきに負荷
に流れる電流との比が、第７図及び第８図で上述した従
来の薄膜電界効果！・ランジスタの場合に比し格段的に
大きな値を有する。 【実ａｙ４２１ 次に、第３図及び第４図をともなって、本発明による薄
膜電界効果トランジスタの第２の実施例を述べよう。 第３図及び第４図において、第９図及び第１０図との対
応部分には同一符号を付し一訂Ｓ説明を省略づる。 第３図及び第４図に示す本発明によるＲＤＩＡ電界効果
トランジスタは、ソース領域２２、及びドレイン領域２
３の双方が、その全領域において、活性層２４の幅を決
めている両側面２４ａ及び２４ｂよりも内側に、幅を決
めている両側面２２ａ及び２２ｂ１及び２３ａ及び２３
ｂを有していることを除いて、第９図及び第１０図で上
述した従来のＢＰＩＡＭ界効果トランジスタと同様の構
成を右りる。 以上が、本発明によるｉ９膜電界効果トランジスタの第
２の実施例の構成であるム このＪ、うな構成を有する本発明によるｉ’［９股電界
効１１−ランジスタによれば、上述した事項を除いて、
第９図及び第１０図で上述した従来のｆＩ９股電界効Ｉ
Ａトランジスタの場合と同様の構成を有するので、訂ｌ
Ｉｌ説明は省略するが、第９図及び第１０図で上述した
従来の薄膜電界効果トランジスタの場合と同様に、ソー
ス電極３ｏ及びドレイン電極３１間に負荷を介して所要
の電源を接続し、そして、ソース電極３ｏまたはドレイ
ン電極３１とゲート電極２６とのｕｇにルリ御電圧を所
要の値で印加させることにＪ：って、ソース電極３０及
びドレイン電極３１間でのオン及びオフを選択的に得る
ことができ、従っＣ。 スイッヂング素子としての機能が得られる。 しかしながら、第３図及び第４図に示ず本発明によるｉ
ｔｇ膜電界効果トランジスタの場合、本発明の上述した
第１の実施例の場合に準じて、活性層２４が、その活性
層２４になる半導体薄膜に対して活性層２４の所要のパ
ターンになる加工が施されて形成されることによって、
その工程′Ｃ−誘起された多数の欠陥を、少なくとも幅
を決める両側面２４８及び２４ｂ側の側部２４ａ′及び
２／Ｉｂ’　に含んでいでも、従つＣ，てれら側部２４
８′及び２４ｂ′にトラップを高い密度で右していても
、ソース領域２２及びドレイン領域２３が、その全領域
において、活性層２４の幅を決めている両側面２４ａ及
び２４ｂよりも内側に、幅を決めている両側面２２ａ及
び２２ｂ１及び２，３ａ及び２３゛ｂを有しｉ”イるの
で、幅方向による薄膜電界効果トランジスタの第１の実
施例の場合に準じて、上述したようにソース電極３０及
びドレイン電極３１間に所要の電源を接続している状態
で、ソース電極３０及びドレインｆ［４ｉ３１問がＡ）
の状態にある場合においＣも、ソース電極３０及びドレ
イン電極３１問に、活性層２４の側部２４ａ′及び２４
ｂ′におけるトラップを介して、漏れ電流が流れる、と
いうことが実費的にない。 このため、本発明による博膜電界効果゛ト″う゛ンジス
タの第１の実施例の場合に準じて、スイ′ツブーング素
子としての良さを示１ソース電極００及びドレイン電極
３１間がオン状態にあるときに負荷に流れる電流と、オ
フの状態にあるとぎに負荷に流れる電流どの比が、第９
図及び第゛１０図で上述した従来の薄膜電界効果トラン
ジスタの場合に比し格段的に大きな値を有する。 【実施例３１ 次に、第５図及び第６図をともなって、本発明にＪ、る
薄膜電界効果トランジスタの第３の実施例を述べよう。 第５図及び第６図において、第１１図及び第１２図との
対応部分には同−符丹を付し、３Ｔ細説明を省略する。 第５図及び第６図に示Ｊ木発明によるｉヶ膜電界効果ト
ランジスタは、ソース領域４５、及びドレイン領域４６
の双方が、その全領域においで１活性層４４の幅を決め
ている両側面４４ａ及び４４ｂよりも内側に、幅を決め
ている両側面４５ａ及び４５ｂ１及び４６ａ及び４６ｂ
を有していることを除いて、第１１図及び第１２図で上
述した従来の薄膜電界効果トランジスタと同様の構成を
右、する。 以上が、本発明による薄模電界効宋１−ランジスタの第
３の実施例の構成である。 このような構成をｉする本発明によるＭ膜電界効果Ｉ・
ランジスタによれば、上述した中頃を除いて、第１１図
及び第１２図で」：述した従来の薄膜電界効果トランジ
スタの場合と同様の構成を有するので、詳細説明は省略
づ゛るが、第１１図及び第１２図ぐ上述した従来の薄膜
電界効果トランジスタの場合と同様に、ソース電ＮＡ３
０及びドレイン電極５１間に負荷を介して所要の電源を
接続し、そして、ソース電極５０またはドレイン電極５
１とゲート電極４２との間に制御ＩＮ圧を所要の値で、
印・加さゼることによって、ソース電極５０及びドレイ
ン電極５１間でのオン及びオフを選択的に得ることがで
き、従って、スイッチング素子としくの機能が得られる
。 しかしながら、第５図及び第６図に承り”薄膜電界効果
トランジスタの場合、活性ＦＪ４４が、第１図及び第２
図Ｃ上述した本発明の第１の実施例の場合に準じて、そ
の活性層４／ｌにｂる半導体薄膜に対しで活性層４４０
所要のパターンになる加工が施されて形成されることに
よって、その丁稈ｃ−誘起された多数の欠陥を、少なく
と５幅を決める両側面４４ａ及び／１４ｂ側の側部４４
ａ他及び４４ｂ′に含んでいてｂ１従つＣ１それら側ｉ
’Ｊｓ４４ａ’及び４４ｂ′に、トラップを用い密偵で
右していても、ソース領域４５、及びドレイン領域２６
が、全領域において、活ｔ’ＪＦＡ４の幅を決めている
両側面４４ａ及び４４ｂＪ、りも内側に、幅を決めてい
る両側面４５ａ及び４５ｂ、４６ａ及び４６ｂを右して
いるので、ｌ−述しＩＣようにソースｌ１ｆｉ４４ｉ５
０及びドレイン電極５１間に所要の電源を接続している
状態で、ソース電極５０及びドレイン１１４１５１間が
オフの状態にある場合においても、ソース電極５０及び
ドレイン電極５１問に、活性層４４の側部４４ａ′及び
４４ｂ′におけるトラップを介して、漏れ電流が流れる
、ということが実質的にない。 このため、第１ｒＶ１及び第２図で上述した本発明の第
１の実施例の場合に準じて、スイッチング素子としての
良さを示づ“ソース電極５０及びドレイン電極５１問が
Ａン状態にあるときに負荷に流れる電流と、オフの状態
にあるときに負荷に流れる電流との比が、第１１図及び
第１２図で上述した従来の薄膜電界効果トランジスタの
場合に比し！８段的に大きな値を有する。 なお、上述においては、ソース領域及びドレイン領域の
双方が、その全領域におい″Ｃ１活性層の幅を決めてい
る両側面よりム内側に、幅を決めている両側面を右しで
いる場合につき述べたが、少なくと６ソース領域及びト
レー「ン領域のいずれか一方または双方が、ぞのゲート
電極と対向している領域及びその外側方ｖｉＪ領域にお
いて、活性層の幅を決めている両側面よりも内側に、幅
を決めている両側面を右しているＪ：うにして１．Ｆ述
した本発明による作用効果を１！７ることもぐき、ぞの
他１本発明の精神を鋭することなしに、種々の変型、変
更をなし得るであろう。 ４、図面（７）　Ｍ　）１１な説明 ｍ１図、及び第２図は、本発明による薄膜電界ｌＪＪ果
トランジスタの第１の実施例を示り路線的平面図、及び
その■−■線上の断面図ぐある。 第３図、及び第４図番よ１本発明による薄膜電界効果ト
ランジスタの第２の実施例を示す路線的平面図、及びそ
のｔｖ　−ｉｖｖｔの断面図ぐある。 第５図、及び第６図は１本発明による薄膜電界’ｊ）Ｊ
ｒＪ！トランジスタの第３の実施例を示１°路線的平面
図、及びそのｖｔ　−ｖｔ　線１の断面図である。 第７図、及び第８図は、従来の薄膜電界効果トランジス
ウを示１“路線的平面図、及びその■−■線上の断面図
である。 ））９図、及び第１０図は、従来の他の薄膜電界効果ト
ランジスタを示ず路線的平面図、及びぞのｘ−Ｘ線上の
断面図である。 第１１図、及び第１２図は、従来のさらに他のＦｉｇＷ
Ａ電界効果トランジスタを示ず路線的平面図、及びその
ｘｉ−ｘｎ線上の断面図である。 １・・・・・・・・・絶ｎ性１ｊ板 ２・・・・・・・・・活性層 ２ａ、２ｂ、２Ｃ ・・・・・・・・・活性ＶＡ２の側面 ３・・・・・・・・・ゲート絶縁膜 ４・・・・・・・・・ゲート電極 ５・・・・・・・・・ソース領域 ５ａ、５ｂ１５ｃ ・・・・・・・・・ソース領１ｉ１１５の側面６・・・
・・・・・・ドレイン領域 ６ａ、５ｂ、（３ｃ ・・・・・・・・・ドレイン領域６の側面７・・・・・
・・・・層間絶！１膜 ８．９・・・窓 １０・・・・・・・・・ソース電１〜 １１・・・・・・・・・ドレイン電極 ２１・・・・・・・・・絶縁性基板 ２２・・・・・・・・・ソース領域 ２２ａ、２２ｂ、２２ｃ ・・・・・・・・・ソース領域２２の側面２３・・・・
・・・・・ドレイン領域 ２４・・・・・・・・・活性層 ２４ａ１２４ｂ、２４ｃ ・・・・・・・・・活性層２４の側面 ２５・・・・・・・・・ゲート絶縁膜 ２Ｇ・・・・・・・・・グー！・電極 ２７・・・・・・・・・居間絶縁膜 ２８．２９ ・・・・・・・・・窓 ３０・・・・・・・・・ソース電極 ３１・・・・・・・・・ドレイン電極 ／１１・・・・・・・・・絶縁性基板 ４２・・・・・・・・・ゲート電極 ４３・・・・・・・・・ゲート絶縁膜 ４４・・・・・・・・・活性層 ４／ｌａ、４４ｂ、４４ｃ ・・・・・・・・・活性層４４の側面 ４５・・・・・・・・・ソース領域 ４５ａ、４５ｂ、４５ｃ ・・・・・・・・・ソース領域４５の側面４６・・・・
・・・・・ドレイン領域 ４６ａ、４６ｂ、４６ｃ ・・・・・・・・・ドレイン領域４６の側面４７・・・
・・・・・・躬間絶１１股 ５０・・・・・・・・・ソース’１ｒ１４１に５１・・
・・・・・・・ドレイン電極

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上に、半導体薄膜でなる活性層が、所要
   のパターンに形成され、 上記絶縁性基板上に、所要のパターンを有 するゲート電極が、ゲート絶縁膜を介して、上方からみ
   て、上記活性層を幅方向に横切つて延長して形成され、 上記活性層内に、上方からみて、上記ゲー ト電極を挟んだ両位置において、ｎ型不純物またはｐ型
   不純物を導入しているソース領域及びドレイン領域がそ
   れぞれ形成されている薄膜電界効果トランジスタにおい
   て、 上記ソース領域及びドレイン領域のいずれ か一方または双方が、少なくとも上記ゲート電極と対向
   している領域及びその外側近傍領域において、上記活性
   層の幅を決めている両側面よりも内側に、幅を決めてい
   る両側面を有していることを特徴とする薄膜電界効果ト
   ランジスタ。 ２、絶縁性基板上に、ｎ型不純物またはｐ型不純物を導
   入している半導体薄膜でなるソース領域及びドレイン領
   域が、並置して、所要のパターンに形成され、 上記絶縁性基板上に、、上記ソース領域及びドレイン領
   域間に延長し、且つ両端が上記ソース領域上の上記ドレ
   イン領域側の領域及び上記ドレイン領域上の上記ソース
   領域側の領域に延長している半導体薄膜でなる活性層が
   、所要のパターンに形成され、 上記絶縁性基板上に、所要のパターンを有 するゲート電極が、ゲート絶縁膜を介して、上方からみ
   て、上記活性層を幅方向に横切って延長して形成されて
   いる薄膜電界効果トランジスタにおいて、 上記ソース領域及びドレイン領域のいずれ か一方または双方が、少なくとも上記ゲート電極と対向
   している領域及びその外側近傍領域において、上方から
   みて、上記活性層の幅を決めている両側面よりも内側に
   、幅を決めている両側面を有していることを特徴とする
   薄膜電界効果トランジスタ。 ３、絶縁性基板上に、ゲート電極が、所要のパターンに
   形成され、 上記絶縁性基板上に、ｎ型不純物またはｐ 型不純物を導入している半導体薄膜でなり且つ所要のパ
   ターンを有する活性層が、上記ゲート電極を介して、上
   方からみて、上記ゲート電極をゲート電極長方向に横切
   って延長して形成され、 上記絶縁性基板上に、半導体薄膜でなり且 つ所要のパターンを有するソース領域及びドレイン領域
   が、上記活性図上の長さ方向の両端部領域からそれぞれ
   外方に延長して形成されている薄膜電界効果トランジス
   タにおいて、上記ソース領域及びドレイン領域のいずれ か一方または双方が、少なくとも上記ゲート電極と対向
   している領域及びその外側近傍領域において、活性層の
   幅を決めている両側面よりも内側に幅を決めている両側
   面を有していることを特徴とする薄膜電界効果トランジ
   スタ。