KR102524614B1 - 반도체 메모리 소자 - Google Patents

반도체 메모리 소자 Download PDF

Info

Publication number
KR102524614B1
KR102524614B1 KR1020170158278A KR20170158278A KR102524614B1 KR 102524614 B1 KR102524614 B1 KR 102524614B1 KR 1020170158278 A KR1020170158278 A KR 1020170158278A KR 20170158278 A KR20170158278 A KR 20170158278A KR 102524614 B1 KR102524614 B1 KR 102524614B1
Authority
KR
South Korea
Prior art keywords
semiconductor
conductive line
layers
layer
conductive
Prior art date
Application number
KR1020170158278A
Other languages
English (en)
Other versions
KR20190060251A (ko
Inventor
이기석
김준수
김희중
김봉수
사토루 야마다
이규필
한성희
홍형선
황유상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170158278A priority Critical patent/KR102524614B1/ko
Priority to US16/027,887 priority patent/US10784272B2/en
Priority to DE102018120840.5A priority patent/DE102018120840B4/de
Priority to JP2018195074A priority patent/JP7345244B2/ja
Priority to CN201811284157.6A priority patent/CN109841630B/zh
Publication of KR20190060251A publication Critical patent/KR20190060251A/ko
Priority to US17/000,857 priority patent/US11355509B2/en
Priority to US17/748,261 priority patent/US11844212B2/en
Application granted granted Critical
Publication of KR102524614B1 publication Critical patent/KR102524614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines

Abstract

본 발명은 반도체 메모리 소자에 관한 것으로서, 더욱 상세하게는, 기판 상에 수직하게 적층된 복수개의 층들을 포함하는 적층 구조체, 상기 복수개의 층들 각각은 순차적으로 적층된 제1 절연막, 반도체 막 및 제2 절연막을 포함하고; 상기 제2 절연막 내에 제공되고, 제1 방향으로 연장되는 제1 도전 라인; 상기 적층 구조체를 관통하는 홀 내에 제공되고, 수직하게 연장되는 제2 도전 라인; 및 상기 홀 내에 제공되며, 상기 제2 도전 라인과 이격된 캐패시터를 포함한다. 상기 반도체 막은, 상기 제1 도전 라인 아래에서 상기 제1 방향과 교차하는 제2 방향으로 연장되는 반도체 패턴들을 포함하고, 상기 제2 도전 라인은 서로 인접하는 한 쌍의 상기 반도체 패턴들 사이에 개재되며, 상기 반도체 패턴들 각각의 일 단은, 상기 캐패시터를 구성하는 제1 전극과 연결된다.

Description

반도체 메모리 소자{Semiconductor memory device}
본 발명은 반도체 소자에 관한 것으로서, 더욱 상세하게는 집적도가 향상된 3차원 반도체 메모리 소자에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 소자의 집적도를 증가시키는 것이 요구되고 있다. 반도체 소자의 경우, 그 집적도는 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다. 종래의 2차원 또는 평면적 반도체 소자의 경우, 그 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 소자의 집적도는 증가하고는 있지만 여전히 제한적이다. 이에 따라, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 메모리 소자들이 제안되고 있다.
본 발명이 해결하고자 하는 과제는 집적도가 향상된 3차원 반도체 메모리 소자를 제공하는 것이다.
본 발명의 개념에 따른, 반도체 메모리 소자는, 기판 상에 수직하게 적층된 복수개의 층들을 포함하는 적층 구조체, 상기 복수개의 층들 각각은 순차적으로 적층된 제1 절연막, 반도체 막 및 제2 절연막을 포함하고; 상기 제2 절연막 내에 제공되고, 제1 방향으로 연장되는 제1 도전 라인; 상기 적층 구조체를 관통하는 홀 내에 제공되고, 수직하게 연장되는 제2 도전 라인; 및 상기 홀 내에 제공되며, 상기 제2 도전 라인과 이격된 캐패시터를 포함할 수 있다. 상기 반도체 막은, 상기 제1 도전 라인 아래에서 상기 제1 방향과 교차하는 제2 방향으로 연장되는 반도체 패턴들을 포함하고, 상기 제2 도전 라인은 서로 인접하는 한 쌍의 상기 반도체 패턴들 사이에 개재되며, 상기 반도체 패턴들 각각의 일 단은, 상기 캐패시터를 구성하는 제1 전극과 연결될 수 있다.
본 발명의 다른 개념에 따른, 반도체 메모리 소자는, 기판 상에 수직하게 적층된 복수개의 층들을 포함하는 적층 구조체; 및 상기 적층 구조체를 관통하며 수직하게 연장되는 제1 도전 라인을 포함할 수 있다. 상기 적층 구조체의 상기 복수개의 층들 각각은: 제1 방향으로 연장되는 반도체 패턴, 상기 반도체 패턴은 제1 불순물 영역, 제2 불순물 영역 및 상기 제1 및 제2 불순물 영역들 사이의 채널 영역을 포함하고; 상기 제1 불순물 영역에 전기적으로 연결되며, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 도전 라인; 및 상기 제2 불순물 영역에 전기적으로 연결되는 정보 저장 요소를 포함하며, 상기 제1 도전 라인은 상기 반도체 패턴의 상기 채널 영역에 인접할 수 있다.
본 발명의 또 다른 개념에 따른, 반도체 메모리 소자는, 기판 상에, 수직하게 적층된 복수개의 층들을 포함하는 적층 구조체, 상기 층들 각각은 복수개의 메모리 셀 트랜지스터들을 포함하고; 수직적으로 적층된 상기 메모리 셀 트랜지스터들의 게이트들과 연결되며, 상기 기판의 상면에 수직하게 연장되는 워드 라인; 하나의 상기 층 내의 상기 메모리 셀 트랜지스터들의 소스들과 연결되며, 상기 기판의 상면에 수평한 제1 방향으로 연장되는 비트 라인; 및 상기 메모리 셀 트랜지스터들 각각의 드레인과 연결되는 캐패시터를 포함할 수 있다.
본 발명의 실시예들에 따른 3차원 반도체 메모리 소자는 메모리 셀 트랜지스터들 및 정보 저장 요소들(예를 들어, 캐패시터들)이 3차원적으로 기판 상에 적층될 수 있다. 이로써, 메모리 소자의 집적도를 향상시킬 수 있다. 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자는 100K 이하의 온도에서 수행되는 극저온 컴퓨팅(Cryogenic Computing)에 활용될 수 있다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자의 셀 어레이를 나타내는 간략 회로도이다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자를 나타내는 사시도이다.
도 3은 도 2의 메모리 소자의 단위 셀을 확대한 사시도이다.
도 4a 내지 도 4c는 본 발명의 정보 저장 요소의 다양한 예들을 나타내는 단면도들이다.
도 5 내지 도 9는 도 2의 반도체 메모리 소자의 단위 셀의 다른 예들을 나타내는 사시도들이다.
도 10a 및 도 10b는 도 9의 M 영역의 예들을 나타내는 단면도들이다.
도 11은 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자의 일 예를 나타내는 사시도이다.
도 12 및 도 13은 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자의 예들을 나타내는 사시도들이다.
도 14는 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자를 나타내는 사시도이다.
도 15는 도 14의 메모리 소자의 평면도이다.
도 16a 내지 도 16e는 각각 도 15의 A-A'선, B-B'선, C-C'선, D-D'선 및 E-E'선에 따른 단면도들이다.
도 17은 도 14의 N 선을 따라 자른 단면을 나타내는 평면도이다.
도 18, 20, 22, 24, 26, 28, 30, 32 및 34는 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자의 제조 방법을 설명하기 위한 평면도들이다.
도 19, 21, 23a, 25a, 27a, 29a, 31a, 33a 및 35a는 각각 도 18, 20, 22, 24, 26, 28, 30, 32 및 34의 A-A'선에 따른 단면도들이다.
도 23b, 25b, 27b, 29b, 31b, 33b 및 35b는 각각 도 22, 24, 26, 28, 30, 32 및 34의 B-B'선에 따른 단면도들이다.
도 27c, 29c, 31c, 33c 및 35c는 각각 도 26, 28, 30, 32 및 34의 C-C'선에 따른 단면도들이다.
도 27d, 29d, 31d, 33d 및 35d는 각각 도 26, 28, 30, 32 및 34의 D-D'선에 따른 단면도들이다.
도 31e, 33e 및 35e는 각각 도 30, 32 및 34의 E-E'선에 따른 단면도들이다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자의 셀 어레이를 나타내는 간략 회로도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자의 셀 어레이는 복수개의 서브 셀 어레이들(SCA)을 포함할 수 있다. 서브 셀 어레이들(SCA)은 제2 방향(D2)을 따라 배열될 수 있다.
각각의 서브 셀 어레이들(SCA)은 복수개의 비트 라인들(BL), 복수개의 워드 라인들(WL), 및 복수개의 메모리 셀 트랜지스터들(MCT)을 포함할 수 있다. 하나의 워드 라인(WL)과 하나의 비트 라인(BL) 사이에 하나의 메모리 셀 트랜지스터(MCT)가 배치될 수 있다.
비트 라인들(BL)은 기판으로부터 이격되어, 상기 기판 상에 배치되는 도전성 패턴들(예를 들면, 금속 라인)일 수 있다. 비트 라인들(BL)은 제1 방향(D1)으로 연장될 수 있다. 하나의 서브 셀 어레이(SCA) 내의 비트 라인들(BL)은 수직한 방향(즉, 제3 방향(D3))으로 서로 이격될 수 있다.
워드 라인들(WL)은 기판으로부터 수직한 방향(즉, 제3 방향(D3))으로 연장되는 도전성 패턴들(예를 들면, 금속 라인)일 수 있다. 하나의 서브 셀 어레이(SCA) 내의 워드 라인들(WL)은 제1 방향(D1)으로 서로 이격될 수 있다.
메모리 셀 트랜지스터(MCT)의 게이트는 워드 라인(WL)에 연결될 수 있고, 메모리 셀 트랜지스터(MCT)의 소스는 비트 라인(BL)에 연결될 수 있다. 각각의 메모리 셀 트랜지스터들(MCT)은 정보 저장 요소(DS)를 포함할 수 있다. 예를 들어, 정보 저장 요소(DS)는 캐패시터일 수 있으며, 메모리 셀 트랜지스터(MCT)의 드레인은 상기 캐패시터에 연결될 수 있다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자를 나타내는 사시도이다. 도 3은 도 2의 메모리 소자의 단위 셀을 확대한 사시도이다.
도1, 도 2 및 도 3을 참조하면, 도 1을 참조하여 설명한 복수개의 서브 셀 어레이들(SCA) 중 하나가 기판(100) 상에 제공될 수 있다. 기판(100)은 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판일 수 있다.
구체적으로, 기판(100) 상에 제1 내지 제3 층들(L1, L2, L3)을 포함하는 적층 구조체(SS)가 제공될 수 있다. 적층 구조체(SS)의 제1 내지 제3 층들(L1, L2, L3)은 수직한 방향(즉, 제3 방향(D3))으로 서로 이격되어 적층될 수 있다. 제1 내지 제3 층들(L1, L2, L3) 각각은 복수개의 반도체 패턴들(SP), 복수개의 정보 저장 요소들(DS) 및 제1 도전 라인(CL1)을 포함할 수 있다.
반도체 패턴들(SP)은 제2 방향(D2)으로 연장되는 라인 형태, 바(bar) 형태 또는 기둥 형태를 가질 수 있다. 일 예로, 반도체 패턴들(SP)은 실리콘, 게르마늄, 실리콘-게르마늄 또는 IGZO(Indium Gallium Zinc Oxide)를 포함할 수 있다. 각각의 반도체 패턴들(SP)은 채널 영역(CH), 제1 불순물 영역(SD1) 및 제2 불순물 영역(SD2)을 포함할 수 있다. 채널 영역(CH)은 제1 및 제2 불순물 영역들(SD1, SD2) 사이에 개재될 수 있다. 채널 영역(CH)은 도 1을 참조하여 설명한 메모리 셀 트랜지스터(MCT)의 채널에 해당될 수 있다. 제1 및 제2 불순물 영역들(SD1, SD2)은 도 1을 참조하여 설명한 메모리 셀 트랜지스터(MCT)의 소스 및 드레인에 해당될 수 있다.
반도체 패턴들(SP)의 일 단들에 정보 저장 요소들(DS)이 각각 연결될 수 있다. 반도체 패턴들(SP)의 제2 불순물 영역들(SD2)에 정보 저장 요소들(DS)이 각각 연결될 수 있다. 정보 저장 요소들(DS)은 데이터를 저장할 수 있는 메모리 요소들일 수 있다. 각각의 정보 저장 요소들(DS)은, 캐패시터를 이용한 메모리 요소, 자기터널접합 패턴(Magnetic Tunnel Junction pattern)을 이용한 메모리 요소, 또는 상 변화 물질을 포함하는 가변 저항체를 이용한 메모리 요소일 수 있다. 일 예로, 각각의 정보 저장 요소들(DS)은 캐패시터일 수 있으며, 이에 대한 구체적인 예는 도 4a 내지 도 4c를 참조하여 후술한다.
제1 도전 라인들(CL1)은 제1 방향(D1)으로 연장되는 라인 형태 또는 바 형태를 가질 수 있다. 제1 도전 라인들(CL1)은 제3 방향(D3)을 따라 서로 이격되어 적층될 수 있다. 제1 도전 라인들(CL1)은 도전 물질을 포함할 수 있다. 일 예로 상기 도전 물질은 도핑된 반도체 물질(도핑된 실리콘, 도핑된 게르마늄 등), 도전성 금속질화물(질화티타늄, 질화탄탈륨 등), 금속(텅스텐, 티타늄, 탄탈륨 등), 및 금속-반도체 화합물(텅스텐 실리사이드, 코발트 실리사이드, 티타늄 실리사이드 등) 중 어느 하나일 수 있다. 제1 도전 라인들(CL1)은 도 1을 참조하여 설명한 비트 라인들(BL)일 수 있다.
제1 내지 제3 층들(L1, L2, L3) 중 대표적으로 제1 층(L1)에 관해 상세히 설명한다. 제1 층(L1)의 반도체 패턴들(SP)은 제1 방향(D1)으로 서로 이격되어 배열될 수 있다. 제1 층(L1)의 반도체 패턴들(SP)은 서로 동일한 제1 레벨에 위치할 수 있다. 제1 층(L1)의 제1 도전 라인(CL1)은 제1 층(L1)의 반도체 패턴들(SP) 상에 배치될 수 있다. 제1 도전 라인(CL1)은 반도체 패턴들(SP)의 상면들 상에 배치될 수 있다. 제1 도전 라인(CL1)은 반도체 패턴들(SP)의 제1 불순물 영역들(SD1)의 상면들 상에 배치될 수 있다. 제1 도전 라인(CL1)은 반도체 패턴들(SP)이 위치하는 제1 레벨보다 더 높은 제2 레벨에 위치할 수 있다. 일 예로, 제1 도전 라인(CL1)은 제1 불순물 영역들(SD1)에 직접 연결될 수 있다. 다른 예로, 제1 도전 라인(CL1)은 콘택들을 통해 제1 불순물 영역들(SD1)에 연결될 수 있으며, 상기 콘택들은 금속 실리사이드를 포함할 수 있다. 제2 층(L2) 및 제3 층(L3)에 관한 구체적인 설명은 앞서 설명한 제1 층(L1)과 실질적으로 동일할 수 있다.
기판(100) 상에, 적층 구조체(SS)를 관통하는 제2 도전 라인들(CL2)이 제공될 수 있다. 제2 도전 라인들(CL2)은 제3 방향(D3)으로 연장되는 라인 형태 또는 바 형태를 가질 수 있다. 제2 도전 라인들(CL2)은 제1 방향(D1)으로 배열될 수 있다. 평면적 관점에서, 각각의 제2 도전 라인들(CL2)은 서로 인접하는 한 쌍의 반도체 패턴들(SP) 사이에 제공될 수 있다. 각각의 제2 도전 라인들(CL2)은, 수직적으로 적층된 복수개의 반도체 패턴들(SP)의 측벽들 상에서 수직하게 연장될 수 있다.
일 예로, 어느 하나의 제2 도전 라인(CL2)은, 제1 층(L1)의 반도체 패턴들(SP) 중 첫 번째 반도체 패턴(SP), 제2 층(L2)의 반도체 패턴들(SP) 중 첫 번째 반도체 패턴(SP), 및 제3 층(L3)의 반도체 패턴들(SP) 중 첫 번째 반도체 패턴(SP)과 인접할 수 있다. 다른 하나의 제2 도전 라인(CL2)은, 제1 층(L1)의 반도체 패턴들(SP) 중 두 번째 반도체 패턴(SP), 제2 층(L2)의 반도체 패턴들(SP) 중 두 번째 반도체 패턴(SP), 및 제3 층(L3)의 반도체 패턴들(SP) 중 두 번째 반도체 패턴(SP)과 인접할 수 있다.
제2 도전 라인들(CL2)은 도전 물질을 포함할 수 있고, 상기 도전 물질은 도핑된 반도체 물질, 도전성 금속질화물, 금속 및 금속-반도체 화합물 중 어느 하나일 수 있다. 제2 도전 라인들(CL2)은 도 1을 참조하여 설명한 워드 라인들(WL)일 수 있다.
기판(100) 상에, 적층 구조체(SS)의 일 측면을 따라 제1 방향(D1)으로 연장되는 공통 소스 라인(CSL)이 제공될 수 있다. 반도체 패턴들(SP)의 타 단들은 공통 소스 라인(CSL)에 접속될 수 있다. 도 1을 참조하여 설명한 메모리 셀 트랜지스터들(MCT) 각각의 바디는 공통 소스 라인(CSL)에 연결될 수 있다. 공통 소스 라인(CSL)은 도전 물질을 포함할 수 있고, 상기 도전 물질은 도핑된 반도체 물질, 도전성 금속질화물, 금속 및 금속-반도체 화합물 중 어느 하나일 수 있다.
도시되진 않았지만, 적층 구조체(SS)의 내의 빈 공간들은 절연 물질로 채워져 있을 수 있다. 예를 들어, 상기 절연 물질은 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화질화막 중 적어도 하나를 포함할 수 있다.
도 3을 다시 참조하여, 도 2의 어느 하나의 메모리 셀 트랜지스터에 관해 보다 상세히 설명한다. 제1 및 제2 불순물 영역들(SD1, SD2)은 반도체 패턴(SP)에 불순물이 도핑된 영역들일 수 있다. 이로써, 제1 및 제2 불순물 영역들(SD1, SD2)은 n형 또는 p형의 도전형을 가질 수 있다. 제1 불순물 영역(SD1)은 반도체 패턴(SP)의 상부에 형성될 수 있다. 제1 불순물 영역(SD1)의 바닥면(SD1b)은 반도체 패턴(SP)의 바닥면(SPb)보다 더 높이 위치할 수 있다. 제1 불순물 영역(SD1) 아래의 반도체 패턴(SP)의 하부는, 앞서 도 2를 참조하여 설명한 공통 소스 라인(CSL)에 연결될 수 있다. 제1 도전 라인(CL1)은 제1 불순물 영역(SD1)의 상면(SD1t) 상에 배치되어, 제1 불순물 영역(SD1)과 전기적으로 연결될 수 있다.
제2 도전 라인(CL2)은 반도체 패턴(SP)의 채널 영역(CH)에 인접할 수 있다. 제2 도전 라인(CL2)은 채널 영역(CH)의 측벽 상에 제공되며, 제3 방향(D3)으로 연장될 수 있다. 제2 도전 라인(CL2)과 채널 영역(CH) 사이에 게이트 절연막(GI)이 개재될 수 있다. 게이트 절연막(GI)은 고유전막, 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화질화막 중 선택된 하나의 단일막 또는 이들의 조합을 포함할 수 있다. 일 예로, 상기 고유전막은 하프늄 산화물, 하프늄 실리콘 산화물, 란탄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 리튬 산화물, 알루미늄 산화물, 납 스칸듐 탄탈 산화물, 및 납 아연 니오브산염 중 적어도 하나를 포함할 수 있다.
도 4a 내지 도 4c는 본 발명의 정보 저장 요소의 다양한 예들을 나타내는 단면도들이다. 구체적으로, 도 4a 내지 도 4c는 캐패시터의 다양한 예들을 나타내는 단면도들이다.
도 2, 도 3 및 도 4a를 참조하면, 정보 저장 요소(DS)는 제1 전극(EL1), 유전막(DL) 및 제2 전극(EL2)을 포함할 수 있다. 제1 전극(EL1)은 반도체 패턴(SP)의 제2 불순물 영역(SD2)에 연결될 수 있다.
제1 전극(EL1)은 제2 불순물 영역(SD2)과 접촉하는 제1 부분(P1) 및 제1 부분(P1)으로부터 제2 방향(D2)으로 연장되는 제2 부분(P2)을 포함할 수 있다. 제1 전극(EL1)은 실린더(cylinder) 형태를 가질 수 있다. 제1 전극(EL1)의 제1 부분(P1) 및 제2 부분(P2)은 서로 실질적으로 동일한 두께를 가질 수 있다. 제1 절연막(IL1)이 제2 불순물 영역(SD2) 및 제1 전극(EL1)의 제2 부분(P2)을 덮을 수 있다.
제1 전극(EL1)은 금속 물질, 금속 질화막 및 금속 실리사이드 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 전극(EL1)은 코발트, 티타늄, 니켈, 텅스텐 및 몰리브덴과 같은 고융점 금속막을 포함할 수 있다. 제1 전극(EL1)은 티타늄 질화막, 티타늄 실리콘 질화막, 티타늄 알루미늄 질화막, 탄탈륨 질화막, 탄탈륨 실리콘 질화막, 탄탈륨 알루미늄 질화막 및 텅스텐 질화막과 같은 금속 질화막을 포함할 수 있다. 제1 전극(EL1)은 백금(Pt), 루테늄(Ru) 및 이리듐(Ir)으로 이루어진 그룹에서 선택된 적어도 하나의 귀금속(Noble Metal)막을 포함할 수 있다. 제1 전극(EL1)은 PtO, RuO2, 및 IrO2 와 같은 귀금속 전도성 산화막을 포함할 수 있다. 제1 전극(EL1)은 SRO(SrRuO3), BSRO((Ba,Sr)RuO3), CRO(CaRuO3), LSCo와 같은 전도성 산화막을 포함할 수 있다.
유전막(DL)은 제1 전극(EL1)과 제2 전극(EL2) 사이에 개재될 수 있다. 유전막(DL)은 제1 전극(EL1)의 내측벽(ISW)을 직접 덮을 수 있다. 유전막(DL)은 제1 전극(EL1)의 내측벽(ISW) 상에서 균일한 두께를 가질 수 있다. 예를 들어, 유전막(DL)은 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물, 란탄 산화물, 탄탈 산화물 및 티타늄 산화물과 같은 금속 산화물 및 SrTiO3(STO), (Ba,Sr)TiO3(BST), BaTiO3, PZT, PLZT와 같은 페브로스카이트(perovskite) 구조의 유전물질 중 적어도 하나를 포함할 수 있다.
제2 전극(EL2)은 유전막(DL) 상에 제공될 수 있다. 제2 전극(EL2)은 실린더 형태의 제1 전극(EL1)의 내부를 채울 수 있다. 제2 전극(EL2)은 불순물이 도핑된 실리콘, 금속 물질, 금속 질화막 및 금속 실리사이드 중의 적어도 하나를 포함할 수 있다. 제2 전극(EL2)의 구성 물질에 관한 구체적인 설명은 앞서 제1 전극(EL1)에서 설명한 것과 유사할 수 있다.
도 2, 도 3 및 도 4b를 참조하면, 도 4b에는 도 4a와는 다른 형태의 캐패시터가 예시되어 있다. 제1 절연막(IL1)은 제2 불순물 영역(SD2)만을 덮을 수 있고, 제1 전극(EL1)은 덮지 않을 수 있다. 유전막(DL)이 제1 전극(EL1)의 내측벽(ISW) 및 외측벽(OSW)을 모두 덮을 수 있다. 제2 전극(EL2)은 제1 전극(EL1)의 내부를 채움과 동시에 제1 전극(EL1)의 외측벽(OSW) 상에도 제공될 수 있다.
도 2, 도 3 및 도 4c를 참조하면, 도 4c에는 도 4a와는 다른 형태의 캐패시터가 예시되어 있다. 제1 전극(EL1)은 기둥 형태를 가질 수 있다. 다시 말하면, 제1 전극(EL1)은 그의 내부가 비어지지 않을 수 있다. 제1 전극(EL1)은 도전 물질로 속이 꽉 찬 기둥 형태일 수 있다. 유전막(DL)이 제1 전극(EL1)의 외측벽(OSW)을 덮을 수 있다. 제2 전극(EL2)은 제1 전극(EL1)의 외측벽(OSW) 상에 제공될 수 있다.
본 발명의 실시예들에 따른 3차원 반도체 메모리 소자는, 기판(100) 상에 3차원적으로 적층된 메모리 셀 트랜지스터들(MCT) 및 정보 저장 요소들(DS)을 포함할 수 있다. 이로써, 종래 기판 상에 2차원적으로 배열된 메모리 셀 트랜지스터들 및 정보 저장 요소들을 포함하는 메모리 소자와 비교하여, 소자의 집적도를 향상시킬 수 있다. 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자는 100K 이하의 온도에서 수행되는 극저온 컴퓨팅(Cryogenic Computing)에 활용될 수 있다. 이때, 본 발명의 메모리 셀 트랜지스터들은 무접합 트랜지스터들(junctionless transistors)로 구현될 수 있다.
도 5 내지 도 9는 도 2의 반도체 메모리 소자의 단위 셀의 다른 예들을 나타내는 사시도들이다. 각각의 예들에서는, 앞서 도1, 도 2 및 도 3을참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 1, 도 2 및 도 5를 참조하면, 공통 소스 라인(CSL)이 생략되고, 제2 절연막(IL2)이 제공될 수 있다. 제1 불순물 영역(SD1)은 반도체 패턴(SP)의 상부뿐만 아니라 하부까지 확장될 수 있다. 다시 말하면, 제1 불순물 영역(SD1)의 바닥면(SD1b)은 반도체 패턴(SP)의 바닥면(SPb)과 공면을 이룰 수 있다. 반도체 패턴(SP)의 제1 불순물 영역(SD1)이 제2 절연막(IL2)과 직접 접촉할 수 있다. 앞서 설명한 공통 소스 라인(CSL)이 생략되면서, 메모리 셀 트랜지스터(MCT)는 플로팅 바디를 가질 수 있다.
도 1, 도 2 및 도 6을 참조하면, 반도체 패턴(SP)의 일 측에 제2 도전 라인(CL2)이 제공될 수 있고, 반도체 패턴(SP)의 반대 측에 제3 도전 라인(CL3)이 제공될 수 있다. 제3 도전 라인(CL3)은 제2 도전 라인(CL2)과 평행하게 제3 방향(D3)으로 연장될 수 있다. 다시 말하면, 반도체 패턴들(SP) 각각의 양 측에 한 쌍의 수직한 도전 라인들(CL2, CL3)이 인접할 수 있다.
제2 도전 라인(CL2)과 반도체 패턴(SP) 사이에 제1 게이트 절연막(GI1)이 개재될 수 있고, 제3 도전 라인(CL3)과 반도체 패턴(SP) 사이에 제2 게이트 절연막(GI2)이 개재될 수 있다. 일 예로, 제3 도전 라인(CL3)은 메모리 셀 트랜지스터(MCT)의 백 게이트(Back Gate)일 수 있다. 다른 예로, 제3 도전 라인(CL3)은 제2 도전 라인(CL2)과 함께 하나의 워드 라인(WL)을 구성할 수 있다. 워드 라인(WL)이 두 개의 도전 라인들(CL2, CL3)로 구성될 경우, 채널 영역(CH)의 양 측이 도전 라인들로 덮이므로, 메모리 셀 트랜지스터(MCT)의 전기적 특성이 향상될 수 있다.
도 1, 도 2 및 도 7을 참조하면, 앞서 도 6을 참조하여 설명한 것과 같이 제3 도전 라인(CL3)이 제공될 수 있다. 제3 도전 라인(CL3)과 반도체 패턴(SP) 사이에 게이트 절연막이 생략될 수 있다. 다시 말하면, 제3 도전 라인(CL3)은 반도체 패턴(SP)에 직접 접촉할 수 있다. 제3 도전 라인(CL3)은 반도체 패턴(SP)과 전기적으로 연결될 수 있다. 이 경우, 제3 도전 라인(CL3)은 메모리 셀 트랜지스터(MCT)의 바디 컨택의 기능을 수행할 수 있다.
도 1, 도 2 및 도 8을 참조하면, 제2 도전 라인(CL2)이 반도체 패턴(SP)의 채널 영역(CH)을 덮으며 수직하게 연장될 수 있다. 제2 도전 라인(CL2)은 채널 영역(CH)을 둘러 쌀 수 있다. 제2 도전 라인(CL2)은 채널 영역(CH)의 상면, 바닥면 및 양 측벽들을 덮을 수 있다. 제2 도전 라인(CL2)과 채널 영역(CH) 사이에는 게이트 절연막(GI)이 개재될 수 있다. 다시 말하면, 메모리 셀 트랜지스터(MCT)는 게이트 올 어라운드(Gate All Around) 트랜지스터일 수 있다.
도 10a 및 도 10b는 도 9의 M 영역의 예들을 나타내는 단면도들이다. 도 1, 도 2, 도 9 및 도 10a를 참조하면, 반도체 패턴(SP)의 단면은 U자 형태를 가질 수 있다. 구체적으로, 반도체 패턴(SP)은 제3 방향(D3)으로 연장되는 제1 부분(PO1), 제1 부분(PO1)의 상부에서 제1 방향(D1)으로 연장되는 제2 부분(PO2), 및 제1 부분(PO1)의 하부에서 제1 방향(D1)으로 연장되는 제3 부분(PO3)을 포함할 수 있다. 제1 부분(PO1), 제2 부분(PO2) 및 제3 부분(PO3)에 의해, 반도체 패턴(SP)의 내측벽(ISW)이 정의될 수 있다.
게이트 절연막(GI)이 반도체 패턴(SP)의 내측벽(ISW)을 직접 덮을 수 있다. 게이트 절연막(GI) 상에 제2 도전 라인(CL2)이 제공될 수 있다. 제2 도전 라인(CL2)은 돌출부(PP)를 포함할 수 있다. 제2 도전 라인(CL2)의 돌출부(PP)는 제1 부분(PO1), 제2 부분(PO2) 및 제3 부분(PO3)에 의해 정의되는 반도체 패턴(SP)의 내부 공간을 채울 수 있다.
본 실시예에 따른 메모리 셀 트랜지스터(MCT)의 채널 영역(CH)은 제1 부분(PO1), 제2 부분(PO2) 및 제3 부분(PO3)으로 이루어지고, 제1 내지 제3 부분들(PO1, PO2, PO3)이 모두 제2 도전 라인(CL2)과 인접하고 있다. 채널의 두께가 얇아지고 게이트와 마주보는 채널의 면적이 증가됨으로써, 메모리 셀 트랜지스터(MCT)의 전기적 특성이 향상될 수 있다.
도 1, 도 2, 도 9 및 도 10b를 참조하면, 도 10a와 달리 제2 도전 라인(CL2)은 반도체 패턴(SP)의 내부 공간을 완전히 채우지 않을 수도 있다. 나아가, 도 8에 도시된 바와 같이 제2 도전 라인(CL2)은 채널 영역(CH)을 완전히 감싸도록 형성될 수 있다. 즉, 도시되진 않았지만, 제2 도전 라인(CL2)은 반도체 패턴(SP)의 내측벽(ISW) 및 외측벽을 덮을 수 있다. 다시 말하면, 게이트 올 어라운드(Gate All Around) 트랜지스터 형태로 구현이 가능하다.
도 11은 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자의 일 예를 나타내는 사시도이다. 구체적으로, 도 11은 메모리 소자의 제1 층을 나타낸 것이다. 본 실시예에서는, 앞서 도1, 도 2 및 도 3을참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 2 및 도 11을 참조하면, 적층 구조체(SS)의 제1 층(L1)의 반도체 패턴들(SP)은 제1 내지 제4 반도체 패턴들(SP1, SP2, SP3, SP4)을 포함할 수 있다. 제1 내지 제4 반도체 패턴들(SP1, SP2, SP3, SP4)은 제1 방향(D1)을 따라 서로 이격되어 배열될 수 있다. 한 쌍의 제2 도전 라인들(CL2)이 제1 반도체 패턴(SP1)과 제2 반도체 패턴(SP2) 사이에 제공될 수 있다. 한 쌍의 제2 도전 라인들(CL2)이 제3 반도체 패턴(SP3)과 제4 반도체 패턴(SP4) 사이에 제공될 수 있다. 한편, 제2 반도체 패턴(SP2)과 제3 반도체 패턴(SP3) 사이에는 제2 도전 라인(CL2)이 제공되지 않을 수 있다.
제1 반도체 패턴(SP1)과 이와 인접하는 제2 도전 라인(CL2)은 제1 구조체를 구성할 수 있다. 제2 반도체 패턴(SP2)과 이와 인접하는 제2 도전 라인(CL2)은 제2 구조체를 구성할 수 있다. 제1 구조체와 제2 구조체는, 이들 사이를 가로지르는 가상의 면을 기준으로 서로 거울 대칭일 수 있다.
제3 반도체 패턴(SP3)과 이와 인접하는 제2 도전 라인(CL2)은 제3 구조체를 구성할 수 있다. 제4 반도체 패턴(SP4)과 이와 인접하는 제2 도전 라인(CL2)은 제4 구조체를 구성할 수 있다. 제3 구조체와 제4 구조체는, 이들 사이를 가로지르는 가상의 면을 기준으로 서로 거울 대칭일 수 있다. 나아가, 제2 구조체와 제3 구조체는, 이들 사이를 가로지르는 가상의 면을 기준으로 서로 거울 대칭일 수 있다. 제1 구조체와 제4 구조체는, 이들 사이를 가로지르는 가상의 면을 기준으로 서로 거울 대칭일 수 있다.
도 12 및 도 13은 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자의 예들을 나타내는 사시도들이다. 각각의 예들에서는, 앞서 도1, 도 2 및 도 3을참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 12를 참조하면, 도 1을 참조하여 설명한 복수개의 서브 셀 어레이들(SCA) 중 두 개가 기판(100) 상에 제공될 수 있다. 구체적으로, 기판(100) 상에 제1 적층 구조체(SS1) 및 제2 적층 구조체(SS2)가 제공될 수 있다. 제1 적층 구조체(SS1)는 제1 서브 셀 어레이를 구성할 수 있고, 제2 적층 구조체(SS2)는 제2 서브 셀 어레이를 구성할 수 있다. 제1 적층 구조체(SS1)와 제2 적층 구조체(SS2)는 제2 방향(D2)을 따라 배열될 수 있다. 제1 적층 구조체(SS1)와 제2 적층 구조체(SS2)는 동일한 구조를 가질 수 있다. 다시 말하면, 제1 적층 구조체(SS1)와 제2 적층 구조체(SS2)는 서로 거울 대칭을 이루지 않을 수 있다.
도 13을 참조하면, 기판(100) 상에 제1 서브 셀 어레이를 구성하는 제1 적층 구조체(SS1) 및 제2 서브 셀 어레이를 구성하는 제2 적층 구조체(SS2)가 제공될 수 있다. 제1 적층 구조체(SS1)와 제2 적층 구조체(SS2) 사이에 하나의 공통 소스 라인(CSL)이 개재될 수 있다. 제1 적층 구조체(SS1)의 반도체 패턴들(SP) 및 제2 적층 구조체(SS2)의 반도체 패턴들(SP)은 모두 공통 소스 라인(CSL)에 연결될 수 있다.
제1 적층 구조체(SS1)와 제2 적층 구조체(SS2)는, 이들 사이를 가로지르는 가상의 면을 기준으로 서로 거울 대칭일 수 있다. 상기 가상의 면은 제1 방향(D1)으로 연장되는 면일 수 있다. 예를 들어, 제1 적층 구조체(SS1)와 제2 적층 구조체(SS2)는, 이들 사이의 공통 소스 라인(CSL)을 기준으로 하여 서로 거울 대칭일 수 있다.
도 14는 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자를 나타내는 사시도이다. 도 15는 도 14의 메모리 소자의 평면도이다. 도 16a 내지 도 16e는 각각 도 15의 A-A'선, B-B'선, C-C'선, D-D'선 및 E-E'선에 따른 단면도들이다. 도 17은 도 14의 N 선을 따라 자른 단면을 나타내는 평면도이다. 본 실시예에서는, 앞서 도1, 도 2 및 도 3을참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 14, 도 15, 도 16a 내지 도 16e 및 도 17을 참조하면, 기판(100) 상에 복수개의 적층 구조체들(SS1, SS2)이 제공될 수 있다. 적층 구조체들(SS1, SS2)은 제1 적층 구조체(SS1) 및 제2 적층 구조체(SS2)를 포함할 수 있다. 제1 및 제2 적층 구조체들(SS1, SS2)은 제1 방향(D1)으로 연장될 수 있다. 제1 및 제2 적층 구조체들(SS1, SS2)은 제2 방향(D2)으로 서로 이격되어 배열될 수 있다.
제1 및 제2 적층 구조체들(SS1, SS2) 각각의 양 측에 공통 소스 라인들(CSL)이 제공될 수 있다. 제1 및 제2 적층 구조체들(SS1, SS2) 사이에 하나의 공통 소스 라인(CSL)이 개재될 수 있다. 공통 소스 라인들(CSL)은 제1 및 제2 적층 구조체들(SS1, SS2)을 따라 제1 방향(D1)으로 연장될 수 있다. 공통 소스 라인(CSL)과 기판(100) 사이 및 공통 소스 라인(CSL)과 후술할 반도체 패턴(SP) 사이에 각각 산화 물질(OM)이 개재되어 있을 수 있다.
제1 및 제2 적층 구조체들(SS1, SS2) 각각은, 기판(100) 상에 순차적으로 적층된 제1 내지 제4 층들(L1, L2, L3, L4)을 포함할 수 있다. 제1 내지 제4 층들(L1, L2, L3, L4) 각각은, 제1 절연막(ILD1), 반도체 막(SL) 및 제2 절연막(ILD2)을 포함할 수 있다. 제1 절연막(ILD1), 반도체 막(SL) 및 제2 절연막(ILD2)은 순차적으로 적층될 수 있다. 제1 절연막(ILD1) 및 제2 절연막(ILD2)은, 이들 사이의 반도체 막(SL)을 다른 반도체 막(SL)과 수직적으로 이격시킬 수 있다.
제1 내지 제4 층들(L1, L2, L3, L4) 각각은, 제1 방향(D1)으로 연장되는 제1 도전 라인(CL1)을 더 포함할 수 있다. 예를 들어, 제1 내지 제4 층들(L1, L2, L3, L4) 각각은 제2 방향(D2)으로 서로 이격된 두 개의 제1 도전 라인들(CL1)을 포함할 수 있다. 제1 도전 라인(CL1)은 제2 절연막(ILD2)과 동일한 레벨에 위치할 수 있다. 제2 절연막(ILD2)은 제1 도전 라인(CL1)의 측벽들을 덮을 수 있다. 제1 도전 라인(CL1)은 반도체 막(SL)의 상면 상에 배치될 수 있다. 제1 도전 라인(CL1)은 공통 소스 라인(CSL)에 인접하여 배치될 수 있다. 제1 도전 라인들(CL1)은 도 1을 참조하여 설명한 비트 라인들(BL)일 수 있다.
반도체 막(SL)은 반도체 물질을 포함할 수 있고, 예를 들어, 실리콘, 게르마늄, 실리콘-게르마늄 또는 IGZO(Indium Gallium Zinc Oxide)을 포함할 수 있다. 제1 절연막(ILD1) 및 제2 절연막(ILD2)은 서로 다른 절연 물질을 포함할 수 있다. 제1 절연막(ILD1) 및 제2 절연막(ILD2)은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 탄소 함유 실리콘 산화막, 탄소 함유 실리콘 질화막 및 탄소 함유 실리콘 산화질화막으로 이루어진 군에서 각각 선택될 수 있다. 예를 들어, 제1 절연막(ILD1)은 탄소 함유 실리콘 산화막(SiOC)일 수 있고, 제2 절연막(ILD2)은 실리콘 질화막(SiN)일 수 있다.
각각의 제1 및 제2 적층 구조체들(SS1, SS2)에 있어서, 제2 층(L2) 및 제3 층(L3) 각각의 일 단은 제4 층(L4)의 일 단에 비해 제1 방향(D1)으로 더 돌출될 수 있다. 제2 층(L2)의 일 단과 제3 층(L3)의 일 단은 서로 수직적으로 정렬될 수 있다. 제1 층(L1)의 일 단은 제2 층(L2) 및 제3 층(L3) 각각의 일 단에 비해 제1 방향(D1)으로 더 돌출될 수 있다. 제1 층(L1) 및 제2 층(L2) 각각의 타 단은 제3 층(L3) 및 제4 층(L4) 각각의 타 단에 비해 제1 방향(D1)의 반대 방향으로 더 돌출될 수 있다. 제1 층(L1)의 타 단과 제2 층(L2)의 타 단은 서로 수직적으로 정렬될 수 있다. 제3 층(L3)의 타 단과 제4 층(L4)의 타 단은 서로 수직적으로 정렬될 수 있다.
제1 및 제2 적층 구조체들(SS1, SS2) 각각을 관통하는 홀(HO)이 형성되어 있을 수 있다. 각각의 반도체 막들(SL)은 홀(HO)에 의해 정의된 반도체 패턴들(SP)을 포함할 수 있다. 구체적으로, 각각의 반도체 막들(SL)은, 제1 방향(D1)으로 연장되는 연장부(EP) 및 연장부(EP)로부터 제2 방향(D2)으로 연장되는 반도체 패턴들(SP)을 포함할 수 있다 (도 17 참조). 반도체 패턴들(SP) 사이에 홀(HO)이 위치할 수 있다.
각각의 반도체 패턴들(SP)은 채널 영역(CH), 제1 불순물 영역(SD1) 및 제2 불순물 영역(SD2)을 포함할 수 있다. 채널 영역(CH)은 제1 및 제2 불순물 영역들(SD1, SD2) 사이에 개재될 수 있다. 반도체 막들(SL) 각각의 연장부(EP)는 공통 소스 라인(CSL)과 전기적으로 연결될 수 있다. 제1 도전 라인(CL1)은 반도체 막(SL)의 연장부(EP) 상에 배치될 수 있다. 제1 도전 라인(CL1)은 반도체 패턴들(SP)의 제1 불순물 영역들(SD1) 상에 배치될 수 있다.
적층 구조체(SS1, SS2)를 관통하는 홀(HO) 내에 수직하게(즉, 제3 방향(D3)) 연장되는 제2 도전 라인들(CL2)이 제공될 수 있다. 다시 말하면, 제2 도전 라인들(CL2)이 각각의 제1 및 제2 적층 구조체들(SS1, SS2)을 관통할 수 있다. 각각의 반도체 패턴들(SP) 양 측에 한 쌍의 제2 도전 라인들(CL2)이 제공될 수 있다. 일 예로, 한 쌍의 제2 도전 라인들(CL2)은 하나의 워드 라인(WL)을 구성할 수 있다. 다른 예로, 한 쌍의 제2 도전 라인들(CL2) 중 하나는 워드 라인(WL)일 수 있고, 다른 하나는 백 게이트일 수 있다.
각각의 제2 도전 라인들(CL2)은 배리어 패턴(BA) 및 도전체(CB)를 포함할 수 있다. 도전체(CB)는 제3 방향(D3)으로 연장되는 라인 형태를 가질 수 있다. 배리어 패턴(BA)은 도전체(CB)의 일 측벽 및 바닥면을 덮을 수 있다. 도전체(CB)는 금속(텅스텐, 티타늄, 탄탈륨 등)을 포함할 수 있고, 배리어 패턴(BA)은 도전성 금속질화물(질화티타늄, 질화탄탈륨 등)을 포함할 수 있다. 배리어 패턴(BA)은 도전체(CB) 내의 금속 물질이 반도체 패턴(SP)의 내부로 확산되는 것을 방지할 수 있다.
각각의 홀들(HO)에 의해 노출되는 적층 구조체(SS1, SS2)의 내측벽 상에 게이트 절연막(GI)이 제공될 수 있다. 따라서, 각각의 반도체 패턴들(SP)과 각각의 제2 도전 라인들(CL2) 사이에 게이트 절연막(GI)이 개재될 수 있다. 제2 도전 라인들(CL2) 각각의 배리어 패턴(BA)은 게이트 절연막(GI)과 직접 접촉할 수 있다.
각각의 홀들(HO) 내에 제2 도전 라인들(CL2)을 덮는 수직 절연 패턴들(VIP)이 제공될 수 있다. 수직 절연 패턴(VIP)은 서로 인접하는 한 쌍의 제2 도전 라인들(CL2) 사이에 개재될 수 있다. 수직 절연 패턴(VIP)은 서로 인접하는 한 쌍의 반도체 패턴들(SP) 사이에 개재될 수 있다. 수직 절연 패턴(VIP)은 제3 방향(D3)으로 연장되는 기둥 형태를 가질 수 있다. 예를 들어, 수직 절연 패턴들(VIP)은 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화질화막 중 적어도 하나를 포함할 수 있다.
각각의 홀들(HO) 내에, 정보 저장 요소들(DS)이 제공될 수 있다. 정보 저장 요소들(DS)은 홀(HO)의 나머지 영역 내에 제공될 수 있다. 홀(HO)의 상기 나머지 영역은 게이트 절연막(GI), 제2 도전 라인들(CL2) 및 수직 절연 패턴들(VIP)을 제외한 영역일 수 있다.
정보 저장 요소들(DS) 각각은 제1 전극(EL1), 유전막(DL) 및 제2 전극(EL2)을 포함할 수 있다. 하나의 적층 구조체(SS1, SS2) 내의 정보 저장 요소들(DS)은 하나의 유전막(DL) 및 하나의 제2 전극(EL2)을 공유할 수 있다. 다시 말하면, 하나의 적층 구조체(SS1, SS2) 내에서 제1 전극들(EL1)이 복수개로 제공되고, 하나의 유전막(DL)이 제1 전극들(EL1)의 표면들을 덮을 수 있다. 하나의 유전막(DL) 상에 하나의 제2 전극(EL2)이 제공될 수 있다.
각각의 정보 저장 요소들(DS)이 반도체 패턴(SP)의 제2 불순물 영역(SD2)과 연결될 수 있다. 다시 말하면, 각각의 제1 전극들(EL1)이 반도체 패턴(SP)의 제2 불순물 영역(SD2)과 연결될 수 있다. 본 실시예에 따른 정보 저장 요소들(DS)은 앞서 도 4a 또는 도 4b를 참조하여 설명한 캐패시터와 실질적으로 동일 또는 유사할 수 있다. 제2 전극(EL2)의 상면은 홀(HO)을 통해 노출될 수 있다.
제1 및 제2 적층 구조체들(SS1, SS2)을 덮는 층간 절연막(110)이 제공될 수 있다. 예를 들어, 층간 절연막(110)은 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화질화막 중 적어도 하나를 포함할 수 있다. 각각의 제1 및 제2 적층 구조체들(SS1, SS2) 상에 제3 절연막(ILD3)이 제공될 수 있다. 층간 절연막(110)의 상면, 제3 절연막들(ILD3)의 상면들, 제2 도전 라인들(CL2)의 상면들, 제2 전극들(EL2)의 상면들 및 공통 소스 라인들(CSL)의 상면들은 서로 공면을 이룰 수 있다.
층간 절연막(110)을 관통하여, 적어도 하나의 제1 도전 라인(CL1)에 연결되는 적어도 하나의 제1 콘택(CNT1)이 제공될 수 있다. 층간 절연막(110)을 관통하여, 적어도 하나의 제2 도전 라인(CL2)에 연결되는 적어도 하나의 제2 콘택(CNT2)이 제공될 수 있다. 제1 콘택(CNT1)은, 적층 구조체(SS1, SS2)의 일 단에서 노출되어 있는 제1 도전 라인(CL1) 상에 배치될 수 있다. 제2 콘택(CNT2)은, 적층 구조체(SS1, SS2)의 상면에서 노출되어 있는 제2 도전 라인(CL2) 상에 배치될 수 있다.
도 18, 20, 22, 24, 26, 28, 30, 32 및 34는 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자의 제조 방법을 설명하기 위한 평면도들이다. 도 19, 21, 23a, 25a, 27a, 29a, 31a, 33a 및 35a는 각각 도 18, 20, 22, 24, 26, 28, 30, 32 및 34의 A-A'선에 따른 단면도들이다. 도 23b, 25b, 27b, 29b, 31b, 33b 및 35b는 각각 도 22, 24, 26, 28, 30, 32 및 34의 B-B'선에 따른 단면도들이다. 도 27c, 29c, 31c, 33c 및 35c는 각각 도 26, 28, 30, 32 및 34의 C-C'선에 따른 단면도들이다. 도 27d, 29d, 31d, 33d 및 35d는 각각 도 26, 28, 30, 32 및 34의 D-D'선에 따른 단면도들이다. 도 31e, 33e 및 35e는 각각 도 30, 32 및 34의 E-E'선에 따른 단면도들이다.
도 18 및 도 19를 참조하면, 기판(100) 상에 몰드 구조체(MS)가 형성될 수 있다. 몰드 구조체(MS)를 형성하는 것은, 순차적으로 적층된 제1 내지 제4 층들(L1, L2, L3, L4)을 형성하는 것을 포함할 수 있다. 몰드 구조체(MS)의 양 단은 계단식 구조를 갖도록 형성될 수 있다.
제1 내지 제4 층들(L1, L2, L3, L4) 각각은, 제1 절연막(ILD1), 반도체 막(SL) 및 제2 절연막(ILD2)을 포함할 수 있다. 제1 절연막(ILD1), 반도체 막(SL) 및 제2 절연막(ILD2)은 순차적으로 형성될 수 있다. 반도체 막(SL)은 반도체 물질을 포함할 수 있고, 예를 들어, 실리콘, 게르마늄, 실리콘-게르마늄 또는 IGZO(Indium Gallium Zinc Oxide)를 포함할 수 있다. 제1 절연막(ILD1) 및 제2 절연막(ILD2)은 서로 다른 절연 물질을 포함할 수 있다. 제1 절연막(ILD1) 및 제2 절연막(ILD2)은 서로 식각 선택성이 있을 수 있다. 제1 절연막(ILD1) 및 제2 절연막(ILD2)은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 탄소 함유 실리콘 산화막, 탄소 함유 실리콘 질화막 및 탄소 함유 실리콘 산화질화막으로 이루어진 군에서 각각 선택될 수 있다. 예를 들어, 제1 절연막(ILD1)은 탄소 함유 실리콘 산화막(SiOC)으로 형성될 수 있고, 제2 절연막(ILD2)은 실리콘 질화막(SiN)으로 형성될 수 있다.
몰드 구조체(MS) 상에 제3 절연막(ILD3) 및 제4 절연막(ILD4)이 형성될 수 있다. 제3 절연막(ILD3) 및 제4 절연막(ILD4)은 서로 식각 선택성을 가질 수 있다. 몰드 구조체(MS)를 덮는 층간 절연막(110)이 형성될 수 있다. 층간 절연막(110)의 상면은 제4 절연막(ILD4)의 상면과 공면을 이룰 수 있다. 층간 절연막(110)은 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화질화막 중 적어도 하나를 이용하여 형성될 수 있다.
몰드 구조체(MS)를 패터닝하여, 몰드 구조체(MS)를 관통하는 홀들(HO)이 형성될 수 있다. 홀들(HO)은 몰드 구조체(MS)의 최하부의 제1 절연막(ILD1)을 관통하지 못할 수 있다. 몰드 구조체(MS)의 최하부의 제1 절연막(ILD1)에 의해, 기판(100)의 상면은 홀들(HO)에 의해 노출되지 않을 수 있다.
각각의 홀들(HO)은 제2 방향(D2)으로 연장되는 라인 형태 또는 바 형태를 가질 수 있다. 홀들(HO)은 제1 방향(D1)을 따라 서로 이격되어 배열될 수 있다. 홀들(HO)에 의해, 각각의 반도체 막들(SL)에 반도체 패턴들(SP)이 정의될 수 있다. 예를 들어, 서로 인접하는 한 쌍의 홀들(HO) 사이에 반도체 패턴(SP)이 정의될 수 있다.
도 20 및 도 21을 참조하면, 홀들(HO)에 의해 노출되는 몰드 구조체(MS)의 내측벽 상에 게이트 절연막(GI)이 콘포멀하게 형성될 수 있다. 예를 들어, 게이트 절연막(GI)은 고유전 물질을 이용하여 콘포멀하게 형성될 수 있다.
각각의 홀들(HO)을 부분적으로 채우는 예비 도전 라인들(pCL)이 형성될 수 있다. 예비 도전 라인들(pCL)은 홀들(HO)에 의해 노출되는 몰드 구조체(MS)의 내측벽 상에 형성될 수 있다. 예비 도전 라인들(pCL)을 형성하는 것은, 게이트 절연막(GI) 상에 배리어막을 콘포멀하게 형성하는 것, 상기 배리어막 상에 도전막을 콘포멀하게 형성하는 것, 및 상기 배리어 막 및 상기 도전막 상에 이방성 식각 공정을 수행하여 배리어 패턴(BA) 및 도전체(CB)를 각각 형성하는 것을 포함할 수 있다. 상기 배리어막은 도전성 금속질화물(질화티타늄, 질화탄탈륨 등)을 이용하여 형성될 수 있고, 상기 도전막은 금속(텅스텐, 티타늄, 탄탈륨 등)을 이용하여 형성될 수 있다.
예비 도전 라인들(pCL)을 형성한 후, 절연 물질(IM)이 증착될 수 있다. 절연 물질은 홀들(HO)을 완전히 채우도록 형성될 수 있다. 절연 물질(IM)은 실리콘 산화물, 실리콘 질화물, 및 실리콘 산화질화물 중 적어도 하나를 포함할 수 있다.
도 22, 도 23a 및 도 23b를 참조하면, 층간 절연막(110)의 상면 및 제4 절연막(ILD4)의 상면이 노출될 때까지 절연 물질(IM) 및 게이트 절연막(GI) 상에 평탄화 공정이 수행될 수 있다.
층간 절연막(110) 및 제4 절연막(ILD4) 상에 제1 개구부들(OP1) 및 제2 개구부들(OP2)을 포함하는 제1 마스크 패턴(MA1)이 형성될 수 있다. 평면적 관점에서, 제1 개구부들(OP1) 및 제2 개구부들(OP2)은 홀들(HO)과 중첩될 수 있다. 각각의 제1 개구부들(OP1)은 제2 방향(D2)으로 연장되는 라인 형태 또는 바 형태를 가질 수 있다. 제1 개구부들(OP1)은 제1 방향(D1)을 따라 서로 이격되어 배열될 수 있다. 제2 개구부들(OP2)은 제1 방향(D1)을 따라 서로 이격되어 배열될 수 있다. 제2 개구부들(OP2) 각각은 이와 인접하는 제1 개구부(OP1)와 제2 방향(D2)(또는 그 반대 방향)으로 이격될 수 있다.
제1 마스크 패턴(MA1)은 닫힘 영역들(CR)을 포함할 수 있다. 각각의 닫힘 영역들(CR)은 서로 인접하는 제1 개구부(OP1) 및 제2 개구부(OP2) 사이의 영역일 수 있다. 각각의 닫힘 영역들(CR)은 제1 방향(D1)으로 연장될 수 있다. 닫힘 영역들(CR)은 후술할 제2 도전 라인들(CL2)이 형성될 위치를 정의할 수 있다.
제1 및 제2 개구부들(OP1, OP2)에 의해 노출되는 절연 물질(IM)이 제거될 수 있다. 절연 물질(IM)은 이방성 식각 공정에 의해 제거될 수 있다. 따라서, 제1 마스크 패턴(MA1)의 닫힘 영역들(CR) 아래에 존재하는 절연 물질(IM)은 제거되지 않고 잔류할 수 있다. 절연 물질(IM)을 제거하기 위한 이방성 식각 공정 동안, 홀들(HO)에 의해 노출된 몰드 구조체(MS)의 최하부의 제1 절연막(ILD1)이 식각될 수 있다. 이로써, 기판(100)의 상면의 일부를 노출하는 제1 리세스들(RS1)이 형성될 수 있다.
제1 및 제2 개구부들(OP1, OP2)에 의해 노출되는 예비 도전 라인들(pCL)이 제거되어, 제2 도전 라인들(CL2)이 형성될 수 있다. 예비 도전 라인들(pCL)은 이방성 식각 공정에 의해 제거될 수 있다. 따라서, 제1 마스크 패턴(MA1)의 닫힘 영역들(CR) 아래에 존재하는 예비 도전 라인들(pCL)은 제거되지 않고 잔류할 수 있다. 잔류하는 예비 도전 라인들(pCL)은 제2 도전 라인들(CL2)을 구성할 수 있다. 상기 이방성 식각 공정에 의해, 제2 도전 라인들(CL2)은 서로 이격되어 형성될 수 있다. 제2 도전 라인들(CL2)은 수직하게(즉, 제3 방향(D3)) 연장되는 라인 형태를 가질 수 있다. 서로 인접하는 한 쌍의 제2 도전 라인들(CL2) 사이에는 잔류하는 절연 물질(IM)이 개재될 수 있다.
도 24, 도 25a 및 도 25b를 참조하면, 제1 마스크 패턴(MA1)이 제거될 수 있다. 각각의 홀들(HO) 내의 빈 영역에 절연 물질을 추가로 증착하여, 각각의 홀들(HO)을 채우는 수직 절연 패턴(VIP)이 형성될 수 있다. 평탄화 공정을 수행하여, 층간 절연막(110) 및 제4 절연막(ILD4) 상에 증착된 절연 물질은 제거될 수 있다. 예를 들어, 추가로 증착되는 절연 물질은 잔류하는 절연 물질(IM)과 동일한 물질을 포함할 수 있다. 다른 예로, 추가로 증착되는 절연 물질은, 잔류하는 절연 물질(IM)과 다른 물질을 포함할 수 있으며, 이는 특별히 제한되는 것은 아니다.
서로 인접하는 한 쌍의 반도체 패턴들(SP) 사이에 수직 절연 패턴(VIP)이 개재될 수 있다. 서로 인접하는 한 쌍의 제2 도전 라인들(CL2) 사이에 수직 절연 패턴(VIP)이 개재될 수 있다.
도 26, 도 27a 내지 도 27d를 참조하면, 몰드 구조체(MS) 상에 제2 마스크 패턴(MA2)이 형성될 수 있다. 제2 마스크 패턴(MA2)은 제1 방향(D1)으로 연장되는 라인 형태의 개구부들을 포함할 수 있다.
제2 마스크 패턴(MA2)을 식각 마스크로 몰드 구조체(MS)를 패터닝하여, 복수개의 적층 구조체들(SS1, SS2)이 형성될 수 있다. 예를 들어, 몰드 구조체(MS)가 패터닝되어 제1 적층 구조체(SS1) 및 제2 적층 구조체(SS2)가 형성될 수 있다. 상기 패터닝 공정으로 인해, 적층 구조체들(SS1, SS2) 사이에 트렌치들(TR)이 정의될 수 있다. 각각의 트렌치들(TR)은 기판(100)의 상면의 일부를 노출할 수 있다. 평면적 관점에서, 트렌치들(TR)은 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다.
트렌치들(TR)을 통해 제1 및 제2 적층 구조체들(SS1, SS2)의 측벽들이 노출될 수 있다. 트렌치들(TR)을 통해 노출된 제1 및 제2 적층 구조체들(SS1, SS2)의 측벽들 및 기판(100)의 상면 상에 산화 공정을 수행하여, 산화 물질들(OM)이 형성될 수 있다. 구체적으로, 산화 물질들(OM)은 노출된 반도체 패턴들(SP) 및 노출된 기판(100)에 부분적으로 형성될 수 있다.
트렌치들(TR)을 통해 노출된 제2 절연막들(ILD2)을 선택적으로 식각하여, 제2 리세스들(RS2)이 형성될 수 있다. 제2 절연막들(ILD2)을 식각하는 것은, 제2 절연막들(ILD2)을 선택적으로 식각할 수 있는 식각액을 이용한 등방성 식각 공정을 통해 수행될 수 있다. 상기 등방성 식각 공정을 통해, 제2 절연막들(ILD2) 각각의 제2 방향(D2)으로의 폭은 줄어들 수 있다. 각각의 제2 리세스들(RS2)은 제1 절연막(ILD1)의 바닥면, 제2 절연막(ILD2)의 측벽 및 반도체 패턴(SP)의 상면에 의해 정의될 수 있다.
도 28, 도 29a 내지 도 29d를 참조하면, 트렌치들(TR) 및 제2 리세스들(RS2)을 통해 노출된 반도체 패턴들(SP)의 상부들에 불순물을 도핑하여, 제1 불순물 영역들(SD1)이 형성될 수 있다.
제2 리세스들(RS2) 내에 제1 도전 라인들(CL1)이 형성될 수 있다. 각각의 제1 도전 라인들(CL1)은 이에 대응하는 제2 리세스(RS2)를 부분적으로 채우도록 형성될 수 있다. 제1 도전 라인들(CL1)은 제1 불순물 영역들(SD1)의 상면들 상에 형성될 수 있다. 제1 도전 라인들(CL1)은 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다. 구체적으로, 제1 도전 라인들(CL1)을 형성하는 것은, 제2 리세스들(RS2)을 채우는 도전막(예를 들어, 금속)을 형성하는 것, 및 등방성 식각 공정을 통해 상기 도전막을 선택적으로 식각하는 것을 포함할 수 있다.
절연 물질을 증착하여, 제2 리세스들(RS2)의 남은 영역들을 완전히 채울 수 있다. 상기 증착된 절연 물질은 제2 절연막(ILD2)을 구성할 수 있다. 이로써, 제2 절연막(ILD2)이 제1 도전 라인(CL1)의 양 측벽들을 덮을 수 있다.
트렌치들(TR)을 채우는 공통 소스 라인들(CSL)이 형성될 수 있다. 제1 및 제2 적층 구조체들(SS1, SS2) 사이에 공통 소스 라인(CSL)이 개재될 수 있다. 공통 소스 라인들(CSL)은 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다.
도 30, 도 31a 내지 도 31e를 참조하면, 제1 및 제2 적층 구조체들(SS1, SS2) 상에 제3 개구부들(OP3)을 갖는 제3 마스크 패턴(MA3)이 형성될 수 있다. 제3 개구부들(OP3)은 제1 방향(D1)으로 연장되는 라인 형태 또는 바 형태를 가질 수 있다. 평면적 관점에서, 제3 개구부들(OP3)은 적층 구조체(SS1, SS2)를 관통하는 홀들(HO)을 가로지를 수 있다.
제3 마스크 패턴(MA3)을 식각 마스크로 제1 및 제2 적층 구조체들(SS1, SS2)을 식각할 수 있다. 상기 식각 공정을 통해, 적층 구조체(SS1, SS2)를 관통하는 복수개의 홀들(HO)은 하나의 홀(HO)로 연통될 수 있다. 상기 식각 공정을 통해 형성된 홀(HO)은 반도체 패턴들(SP)의 측벽을 노출시킬 수 있다. 상기 식각 공정을 통해 형성된 홀(HO)은 수직 절연 패턴들(VIP)의 측벽들을 노출시킬 수 있다.
홀(HO)을 통해 노출된 반도체 패턴들(SP)을 선택적으로 식각하여, 제3 리세스들(RS3)이 형성될 수 있다. 반도체 패턴들(SP)을 식각하는 것은, 반도체 패턴들(SP)을 선택적으로 식각할 수 있는 식각액을 이용한 등방성 식각 공정을 통해 수행될 수 있다. 상기 등방성 식각 공정을 통해, 반도체 패턴들(SP) 각각의 제2 방향(D2)으로의 폭은 줄어들 수 있다. 각각의 제3 리세스들(RS3)은 제2 절연막(ILD2)의 바닥면, 반도체 패턴(SP)의 측벽 및 제1 절연막(ILD1)의 상면에 의해 정의될 수 있다. 서로 인접하는 한 쌍의 수직 절연 패턴들(VIP) 사이에 제3 리세스(RS3)가 있을 수 있다 (도 31c 참조).
홀(HO) 및 제3 리세스들(RS3)을 통해 노출된 반도체 패턴들(SP)의 측벽들에 불순물을 도핑하여, 제2 불순물 영역들(SD2)이 형성될 수 있다. 각각의 반도체 패턴들(SP) 내에서, 제1 불순물 영역(SD1)과 제2 불순물 영역(SD2) 사이에 채널 영역(CH)이 정의될 수 있다.
도 32, 도 33a 내지 도 33e를 참조하면, 홀(HO) 및 제3 리세스들(RS3)을 통해 노출된 수직 절연 패턴들(VIP) 및 게이트 절연막들(GI)이 부분적으로 식각될 수 있다. 수직 절연 패턴들(VIP) 및 게이트 절연막들(GI)을 식각하는 것은, 이들을 선택적으로 식각할 수 있는 식각액을 이용한 등방성 식각 공정을 통해 수행될 수 있다. 수직 절연 패턴들(VIP) 및 게이트 절연막들(GI)이 부분적으로 제거됨으로써, 제3 리세스들(RS3)이 더 확장될 수 있다. 예를 들어, 서로 인접하는 한 쌍의 수직 절연 패턴들(VIP) 사이의 제3 리세스(RS3)의 제1 방향(D1)으로의 폭은 더 커질 수 있다 (도 33c 참조).
기판(100)의 전면 상에 제1 전극막(ELL)이 콘포멀하게 형성될 수 있다. 제1 전극막(ELL)은 제3 리세스들(RS3)을 부분적으로 채울 수 있다. 제1 전극막(ELL)은 제2 불순물 영역들(SD2)을 직접 덮을 수 있다.
도 34, 도 35a 내지 도 35e를 참조하면, 제1 전극막(ELL)을 패터닝하여, 제3 리세스들(RS3)을 각각 채우는 제1 전극들(EL1)이 형성될 수 있다. 구체적으로 제1 전극들(EL1)을 형성하는 것은, 제3 리세스들(RS3)을 각각 채우는 절연 패턴들을 형성하는 것, 및 상기 절연 패턴들을 식각 마스크로하여 노출된 제1 전극막(ELL)을 제거하는 것을 포함할 수 있다.
홀(HO)을 통해 노출된 수직 절연 패턴들(VIP) 및 게이트 절연막들(GI)에 등방성 식각 공정을 수행하여, 제4 리세스들(RS4)이 형성될 수 있다. 상기 등방성 식각 공정은, 제1 전극들(EL1) 사이의 수직 절연 패턴들(VIP) 및 게이트 절연막들(GI)이 제거될 때까지 수행될 수 있다. 상기 등방성 식각 공정을 통해, 수직 절연 패턴들(VIP) 각각의 제2 방향(D2)으로의 폭은 줄어들 수 있다.
도 14, 도 15 및 도 16a 내지 도 16e를 다시 참조하면, 제1 전극들(EL1) 상에 유전막(DL)이 콘포멀하게 형성될 수 있다. 유전막(DL) 상에 홀(HO)을 완전히 채우는 제2 전극(EL2)이 형성될 수 있다. 제3 절연막(ILD3)의 상면이 노출될 때까지 평탄화 공정이 수행될 수 있다. 제1 및 제2 도전 라인들(CL1, CL2)과 각각 연결되는 제1 및 제2 콘택들(CNT1, CNT2)이 형성될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.

Claims (20)

  1. 기판 상에 수직하게 적층된 복수개의 층들을 포함하는 적층 구조체, 상기 복수개의 층들 각각은 순차적으로 적층된 제1 절연막, 반도체 막 및 제2 절연막을 포함하고;
    상기 제2 절연막 내에 제공되고, 제1 방향으로 연장되는 제1 도전 라인;
    상기 적층 구조체를 관통하는 홀 내에 제공되고, 수직하게 연장되는 제2 도전 라인; 및
    상기 홀 내에 제공되며, 상기 제2 도전 라인과 이격된 캐패시터를 포함하되,
    상기 반도체 막은, 상기 제1 도전 라인 아래에서 상기 제1 방향과 교차하는 제2 방향으로 연장되는 반도체 패턴들을 포함하고,
    상기 제2 도전 라인은 서로 인접하는 한 쌍의 상기 반도체 패턴들 사이에 개재되며,
    상기 반도체 패턴들 각각의 일 단은, 상기 캐패시터를 구성하는 제1 전극과 연결되고,
    상기 반도체 패턴들 각각은, 제1 불순물 영역, 제2 불순물 영역 및 상기 제1 및 제2 불순물 영역들 사이의 채널 영역을 포함하고,
    상기 제1 도전 라인은 상기 반도체 패턴들의 상기 제1 불순물 영역들과 전기적으로 연결되며,
    상기 제1 전극은 상기 반도체 패턴들 각각의 상기 제2 불순물 영역과 전기적으로 연결되는 반도체 메모리 소자.
  2. 제1항에 있어서,
    상기 반도체 막은, 상기 제1 도전 라인 아래에서 상기 제1 방향으로 연장되는 연장부를 더 포함하고,
    상기 반도체 패턴들은 상기 연장부로부터 상기 제2 방향으로 연장되는 반도체 메모리 소자.
  3. 제2항에 있어서,
    상기 적층 구조체는 복수개로 제공되고,
    서로 인접하는 상기 적층 구조체들 사이에 공통 소스 라인이 개재되며,
    상기 공통 소스 라인은 상기 반도체 막들의 상기 연장부들과 연결되는 반도체 메모리 소자.
  4. 삭제
  5. 제1항에 있어서,
    상기 캐패시터는:
    복수개의 상기 제1 전극들;
    상기 제1 전극들을 덮는 유전막; 및
    상기 유전막을 덮으며, 상기 홀을 채우는 제2 전극을 포함하는 반도체 메모리 소자.
  6. 제1항에 있어서,
    상기 제2 도전 라인은 복수개로 제공되고,
    한 쌍의 상기 제2 도전 라인들이 상기 반도체 패턴들 각각의 양 측에 인접하는 반도체 메모리 소자.
  7. 제1항에 있어서,
    상기 복수개의 층들의 상기 반도체 패턴들은 서로 수직적으로 중첩되고,
    상기 제2 도전 라인은, 상기 복수개의 층들의 상기 반도체 패턴들의 측벽들 상에 인접하며 수직하게 연장되는 반도체 메모리 소자.
  8. 기판 상에 수직하게 적층된 복수개의 층들을 포함하는 적층 구조체; 및
    상기 적층 구조체를 관통하며 수직하게 연장되는 제1 도전 라인을 포함하되,
    상기 적층 구조체의 상기 복수개의 층들 각각은:
    제1 방향으로 연장되는 반도체 패턴, 상기 반도체 패턴은 제1 불순물 영역, 제2 불순물 영역 및 상기 제1 및 제2 불순물 영역들 사이의 채널 영역을 포함하고;
    상기 제1 불순물 영역에 전기적으로 연결되며, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 도전 라인; 및
    상기 제2 불순물 영역에 전기적으로 연결되는 정보 저장 요소를 포함하며,
    상기 제1 도전 라인은 상기 반도체 패턴의 상기 채널 영역에 인접하는 반도체 메모리 소자.
  9. 제8항에 있어서,
    상기 복수개의 층들 각각의 상기 반도체 패턴은 복수개로 제공되고,
    상기 복수개의 층들 각각에 있어서, 상기 복수개의 반도체 패턴들은 상기 제2 방향을 따라 배열되는 반도체 메모리 소자.
  10. 제8항에 있어서,
    상기 복수개의 층들의 상기 반도체 패턴들은 서로 수직적으로 중첩되고,
    상기 제1 도전 라인은, 상기 복수개의 층들의 상기 반도체 패턴들의 상기 채널 영역들에 인접하며 수직하게 연장되는 반도체 메모리 소자.
  11. 제8항에 있어서,
    상기 제2 도전 라인은 상기 제1 불순물 영역의 상면 상에 위치하는 반도체 메모리 소자.
  12. 제8항에 있어서,
    상기 정보 저장 요소는:
    상기 제2 불순물 영역과 연결되는 제1 전극;
    상기 제1 전극에 인접하는 제2 전극; 및
    상기 제1 및 제2 전극들 사이에 개재된 유전막을 포함하는 반도체 메모리 소자.
  13. 제8항에 있어서,
    상기 적층 구조체는 복수개로 제공되어, 제1 적층 구조체 및 제2 적층 구조체를 포함하고,
    상기 제1 및 제2 적층 구조체들은 상기 제1 방향을 따라 배열되며,
    상기 제1 및 제2 적층 구조체들은, 이들 사이를 가로지르는 가상의 면을 기준으로 서로 거울 대칭인 반도체 메모리 소자.
  14. 제13항에 있어서,
    상기 제1 및 제2 적층 구조체들 사이에 개재된 공통 소스 라인을 더 포함하되,
    상기 제1 및 제2 적층 구조체들의 상기 반도체 패턴들은, 상기 공통 소스 라인에 공통으로 연결되는 반도체 메모리 소자.
  15. 제8항에 있어서,
    상기 제1 도전 라인과 상기 반도체 패턴의 상기 채널 영역 사이에 개재된 게이트 절연막을 더 포함하는 반도체 메모리 소자.
  16. 제8항에 있어서,
    상기 제1 도전 라인은 복수개로 제공되고,
    서로 인접하는 한 쌍의 상기 제1 도전 라인들 중 하나는, 상기 반도체 패턴의 상기 채널 영역의 일 측에 인접하고,
    상기 서로 인접하는 한 쌍의 제1 도전 라인들 중 다른 하나는, 상기 반도체 패턴의 상기 채널 영역의 반대 측에 인접하는 반도체 메모리 소자.
  17. 제8항에 있어서,
    상기 제1 도전 라인은 상기 반도체 패턴의 상기 채널 영역의 표면을 완전히 둘러 싸는 반도체 메모리 소자.
  18. 제8항에 있어서,
    상기 반도체 패턴은, 수직하게 연장되는 제1 부분, 및 상기 제1 부분으로부터 상기 제2 방향으로 연장되는 제2 부분을 포함하고,
    상기 제1 도전 라인은, 상기 제1 및 제2 부분들에 인접하는 반도체 메모리 소자.
  19. 삭제
  20. 삭제
KR1020170158278A 2017-11-24 2017-11-24 반도체 메모리 소자 KR102524614B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020170158278A KR102524614B1 (ko) 2017-11-24 2017-11-24 반도체 메모리 소자
US16/027,887 US10784272B2 (en) 2017-11-24 2018-07-05 Semiconductor memory devices
DE102018120840.5A DE102018120840B4 (de) 2017-11-24 2018-08-27 Halbleiterspeichervorrichtungen mit Stapelstruktur und Datenspeicherelement
JP2018195074A JP7345244B2 (ja) 2017-11-24 2018-10-16 半導体メモリ素子
CN201811284157.6A CN109841630B (zh) 2017-11-24 2018-10-29 半导体存储器件
US17/000,857 US11355509B2 (en) 2017-11-24 2020-08-24 Semiconductor memory devices
US17/748,261 US11844212B2 (en) 2017-11-24 2022-05-19 Semiconductor memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170158278A KR102524614B1 (ko) 2017-11-24 2017-11-24 반도체 메모리 소자

Publications (2)

Publication Number Publication Date
KR20190060251A KR20190060251A (ko) 2019-06-03
KR102524614B1 true KR102524614B1 (ko) 2023-04-24

Family

ID=66442377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170158278A KR102524614B1 (ko) 2017-11-24 2017-11-24 반도체 메모리 소자

Country Status (5)

Country Link
US (3) US10784272B2 (ko)
JP (1) JP7345244B2 (ko)
KR (1) KR102524614B1 (ko)
CN (1) CN109841630B (ko)
DE (1) DE102018120840B4 (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3859780A1 (en) 2017-05-08 2021-08-04 Micron Technology, Inc. Memory arrays
US11043499B2 (en) 2017-07-27 2021-06-22 Micron Technology, Inc. Memory arrays comprising memory cells
KR102524614B1 (ko) * 2017-11-24 2023-04-24 삼성전자주식회사 반도체 메모리 소자
US10707210B2 (en) 2017-12-07 2020-07-07 Micron Technology, Inc. Devices having a transistor and a capacitor along a common horizontal level, and methods of forming devices
US10468414B2 (en) * 2017-12-28 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor memory devices
US10950618B2 (en) * 2018-11-29 2021-03-16 Micron Technology, Inc. Memory arrays
KR102554712B1 (ko) * 2019-01-11 2023-07-14 삼성전자주식회사 반도체 소자
US11849572B2 (en) * 2019-01-14 2023-12-19 Intel Corporation 3D 1T1C stacked DRAM structure and method to fabricate
KR20200127101A (ko) * 2019-04-30 2020-11-10 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
KR20210002775A (ko) * 2019-06-27 2021-01-11 삼성전자주식회사 반도체 메모리 소자
CN112510052B (zh) * 2019-06-27 2023-09-12 长江存储科技有限责任公司 新型3d nand存储器件及形成其的方法
KR20220031033A (ko) 2019-07-09 2022-03-11 선라이즈 메모리 코포레이션 수평 nor형 메모리 스트링의 3차원 어레이를 위한 공정
US11917821B2 (en) 2019-07-09 2024-02-27 Sunrise Memory Corporation Process for a 3-dimensional array of horizontal nor-type memory strings
KR20210042225A (ko) * 2019-10-08 2021-04-19 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
KR20210050630A (ko) * 2019-10-28 2021-05-10 삼성전자주식회사 반도체 메모리 소자
US11239238B2 (en) 2019-10-29 2022-02-01 Intel Corporation Thin film transistor based memory cells on both sides of a layer of logic devices
KR20210052660A (ko) 2019-10-29 2021-05-11 삼성전자주식회사 3차원 반도체 메모리 소자
KR20210051262A (ko) 2019-10-30 2021-05-10 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치 제조 방법
KR20210056778A (ko) 2019-11-11 2021-05-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11257822B2 (en) * 2019-11-21 2022-02-22 Intel Corporation Three-dimensional nanoribbon-based dynamic random-access memory
KR20210063111A (ko) 2019-11-22 2021-06-01 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR20210075269A (ko) 2019-12-12 2021-06-23 삼성전자주식회사 3차원 반도체 소자
KR20210077098A (ko) 2019-12-16 2021-06-25 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
KR20210091475A (ko) * 2020-01-14 2021-07-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
KR20210103143A (ko) 2020-02-13 2021-08-23 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR20210104348A (ko) 2020-02-17 2021-08-25 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
US11094699B1 (en) * 2020-05-28 2021-08-17 Micron Technology, Inc. Apparatuses including stacked horizontal capacitor structures and related methods, memory devices, and electronic systems
KR20220005866A (ko) * 2020-07-07 2022-01-14 에스케이하이닉스 주식회사 반도체 장치
JP2022014710A (ja) 2020-07-07 2022-01-20 キオクシア株式会社 メモリシステム
KR20220012622A (ko) 2020-07-23 2022-02-04 삼성전자주식회사 반도체 장치
US11309315B2 (en) * 2020-07-30 2022-04-19 Micron Technology, Inc. Digit line formation for horizontally oriented access devices
US11495604B2 (en) 2020-07-30 2022-11-08 Micron Technology, Inc. Channel and body region formation for semiconductor devices
US11257821B1 (en) 2020-07-30 2022-02-22 Micron Technology, Inc. Digit line and body contact for semiconductor devices
US11164872B1 (en) 2020-07-30 2021-11-02 Micron Technology, Inc. Underbody contact to horizontal access devices for vertical three-dimensional (3D) memory
US11393688B2 (en) 2020-08-04 2022-07-19 Micron Technology, Inc. Semiconductor contact formation
KR20220017263A (ko) 2020-08-04 2022-02-11 삼성전자주식회사 반도체 메모리 소자
KR20220017774A (ko) * 2020-08-05 2022-02-14 삼성전자주식회사 반도체 메모리 소자
US11227864B1 (en) 2020-08-06 2022-01-18 Micron Technology, Inc. Storage node after three-node access device formation for vertical three dimensional (3D) memory
US11476251B2 (en) 2020-08-06 2022-10-18 Micron Technology, Inc. Channel integration in a three-node access device for vertical three dimensional (3D) memory
US20220045061A1 (en) * 2020-08-06 2022-02-10 Micron Technology, Inc. Three-node access device for vertical three dimensional (3d) memory
US11532630B2 (en) * 2020-08-27 2022-12-20 Micron Technology, Inc. Channel formation for vertical three dimensional (3D) memory
US11239117B1 (en) * 2020-08-27 2022-02-01 Micron Technology, Inc. Replacement gate dielectric in three-node access device formation for vertical three dimensional (3D) memory
US11329051B2 (en) 2020-08-28 2022-05-10 Micron Technology, Inc. Gate dielectric repair on three-node access device formation for vertical three-dimensional (3D) memory
US11538809B2 (en) 2020-08-31 2022-12-27 Micron Technology, Inc. Metal insulator semiconductor (MIS) contact in three dimensional (3D) vertical memory
US11849573B2 (en) 2020-09-10 2023-12-19 Micron Technology, Inc. Bottom electrode contact for a vertical three-dimensional memory
KR20220038218A (ko) * 2020-09-18 2022-03-28 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US11450693B2 (en) * 2020-09-29 2022-09-20 Micron Technology, Inc. Single crystal horizontal access device for vertical three-dimensional (3D) memory and method of forming 3D memory
US11289491B1 (en) * 2020-09-29 2022-03-29 Micron Technology, Inc. Epitaxtal single crystalline silicon growth for a horizontal access device
US11903183B2 (en) 2020-10-01 2024-02-13 Micron Technology, Inc. Conductive line contact regions having multiple multi-direction conductive lines and staircase conductive line contact structures for semiconductor devices
US11696432B2 (en) 2020-10-01 2023-07-04 Micron Technology, Inc. Multi-direction conductive line and staircase contact for semiconductor devices
KR20220050615A (ko) * 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11950403B2 (en) 2020-10-23 2024-04-02 Micron Technology, Inc. Widened conductive line structures and staircase structures for semiconductor devices
US11393820B2 (en) 2020-10-26 2022-07-19 Micron Technology, Inc. Vertical digit line for semiconductor devices
KR20220055513A (ko) * 2020-10-26 2022-05-04 삼성전자주식회사 반도체 메모리 장치
US11367726B2 (en) 2020-10-26 2022-06-21 Micron Technology, Inc. Vertical digit lines for semiconductor devices
US11818877B2 (en) 2020-11-02 2023-11-14 Applied Materials, Inc. Three-dimensional dynamic random access memory (DRAM) and methods of forming the same
JP2023547907A (ja) * 2020-11-02 2023-11-14 アプライド マテリアルズ インコーポレイテッド 三次元ダイナミックランダムアクセスメモリ（ｄｒａｍ）及びその形成方法
US11342218B1 (en) 2020-11-02 2022-05-24 Micron Technology, Inc. Single crystalline silicon stack formation and bonding to a CMOS wafer
US11495600B2 (en) 2020-11-10 2022-11-08 Micron Technology, Inc. Vertical three-dimensional memory with vertical channel
KR20220090208A (ko) 2020-12-22 2022-06-29 삼성전자주식회사 반도체 메모리 소자
US20220216219A1 (en) * 2021-01-05 2022-07-07 Micron Technology, Inc. Integrated Assemblies Having Wordline-Driver-Circuitry Directly Under Vertically-Extending Wordlines
US11398266B1 (en) 2021-01-08 2022-07-26 Micron Technology, Inc. Integrated assemblies having memory cells with capacitive units and reference-voltage-generators with resistive units
US11476254B2 (en) 2021-01-29 2022-10-18 Micron Technology, Inc. Support pillars for vertical three-dimensional (3D) memory
US11791260B2 (en) 2021-02-02 2023-10-17 Micron Technology, Inc. Contacts for twisted conductive lines within memory arrays
US11469232B2 (en) * 2021-02-09 2022-10-11 Micron Technology, Inc. Epitaxial silicon within horizontal access devices in vertical three dimensional (3D) memory
US11443780B2 (en) 2021-02-10 2022-09-13 Micron Technology, Inc. Vertical access line multiplexor
US11386948B1 (en) 2021-02-10 2022-07-12 Micron Technology, Inc. Multiplexors under an array of memory cells
US11469230B2 (en) 2021-03-01 2022-10-11 Micron Technology, Inc. Vertically separated storage nodes and access devices for semiconductor devices
US11631681B2 (en) 2021-03-02 2023-04-18 Micron Technology, Inc. Vertical contacts for semiconductor devices
US11587931B2 (en) 2021-03-03 2023-02-21 Micron Technology, Inc. Multiplexor for a semiconductor device
US11443788B1 (en) * 2021-03-17 2022-09-13 Micron Technology, Inc. Reference-voltage-generators within integrated assemblies
JP2022145020A (ja) 2021-03-19 2022-10-03 キオクシア株式会社 メモリシステム
US11380387B1 (en) 2021-03-23 2022-07-05 Micron Technology, Inc. Multiplexor for a semiconductor device
US11875947B2 (en) * 2021-04-12 2024-01-16 Micron Technology, Inc. Capacitive units and methods of forming capacitive units
US11616119B2 (en) 2021-04-21 2023-03-28 Micron Technology, Inc. Integrated assemblies and methods forming integrated assemblies
US11641732B2 (en) * 2021-04-22 2023-05-02 Micron Technology, Inc. Self-aligned etch back for vertical three dimensional (3D) memory
US20220344339A1 (en) * 2021-04-23 2022-10-27 Applied Materials, Inc. Three-dimensional dynamic random-access memory (3d dram) gate all-around (gaa) design using stacked si/sige
JP2023001826A (ja) 2021-06-21 2023-01-06 キオクシア株式会社 半導体記憶装置
KR20230038342A (ko) * 2021-09-10 2023-03-20 삼성전자주식회사 반도체 메모리 장치 및 그의 제조 방법
US11832433B2 (en) 2021-11-15 2023-11-28 Micron Technology, Inc. Array and peripheral area masking
CN116978889A (zh) * 2022-04-24 2023-10-31 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法
CN115020471A (zh) * 2022-05-30 2022-09-06 长鑫存储技术有限公司 一种半导体结构
CN117352489A (zh) * 2022-06-21 2024-01-05 长鑫存储技术有限公司 半导体结构及其制造方法、存储芯片、电子设备
CN117352490A (zh) * 2022-06-21 2024-01-05 长鑫存储技术有限公司 半导体结构及其制造方法、存储芯片、电子设备
CN117316923A (zh) * 2022-06-22 2023-12-29 长鑫存储技术有限公司 半导体结构
US20240071423A1 (en) * 2022-08-23 2024-02-29 Micron Technology, Inc. Structures for word line multiplexing in three-dimensional memory arrays
CN117794228A (zh) * 2022-09-19 2024-03-29 长鑫存储技术有限公司 存储器和存储系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308390A1 (en) 2007-12-21 2010-12-09 Nxp B.V. Memory cell suitable for dram memory
US20130270626A1 (en) 2009-03-03 2013-10-17 Macronix International Co., Ltd. Integrated circuit self aligned 3d memory array and manufacturing method
JP5512700B2 (ja) 2009-12-17 2014-06-04 株式会社日立製作所 半導体記憶装置およびその製造方法
JP2014207380A (ja) 2013-04-15 2014-10-30 シャープ株式会社 可変抵抗素子を用いたメモリセル
JP2015233155A (ja) * 2011-03-10 2015-12-24 株式会社半導体エネルギー研究所 メモリセル

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355230B2 (en) 2004-11-30 2008-04-08 Infineon Technologies Ag Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
KR100685659B1 (ko) 2006-01-26 2007-02-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101469106B1 (ko) 2008-07-02 2014-12-05 삼성전자주식회사 3차원 반도체 장치, 그 동작 방법 및 제조 방법
US20110297912A1 (en) 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
KR101162197B1 (ko) 2010-06-15 2012-07-05 서울대학교산학협력단 연결게이트를 구비한 3차원 적층형 낸드 플래시 메모리 어레이 및 그 제조방법
US8592873B2 (en) * 2010-06-24 2013-11-26 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of forming the same
US9953870B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. 3D semiconductor device and system
US8207032B2 (en) 2010-08-31 2012-06-26 Micron Technology, Inc. Methods of forming pluralities of vertical transistors, and methods of forming memory arrays
US8441053B2 (en) 2010-10-15 2013-05-14 Powerchip Technology Corporation Vertical capacitor-less DRAM cell, DRAM array and operation of the same
JP2013026289A (ja) 2011-07-15 2013-02-04 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101920626B1 (ko) 2011-08-16 2018-11-22 삼성전자주식회사 정보 저장 장치 및 그 제조 방법
JP2013065638A (ja) 2011-09-15 2013-04-11 Elpida Memory Inc 半導体装置
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US9040981B2 (en) 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8637912B1 (en) 2012-07-09 2014-01-28 SK Hynix Inc. Vertical gate device with reduced word line resistivity
KR20140026894A (ko) 2012-08-23 2014-03-06 에스케이하이닉스 주식회사 3차원 적층형 메모리 장치
KR102025111B1 (ko) 2013-01-11 2019-09-25 삼성전자주식회사 전류 경로 선택 구조를 포함하는 3차원 반도체 장치 및 그 동작 방법
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
JP2015028966A (ja) 2013-07-30 2015-02-12 株式会社東芝 半導体記憶装置及びその製造方法
KR20150129364A (ko) * 2014-05-12 2015-11-20 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US9818848B2 (en) 2015-04-29 2017-11-14 Yale University Three-dimensional ferroelectric FET-based structures
US10074661B2 (en) * 2015-05-08 2018-09-11 Sandisk Technologies Llc Three-dimensional junction memory device and method reading thereof using hole current detection
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
KR102451170B1 (ko) * 2015-09-22 2022-10-06 삼성전자주식회사 3차원 반도체 메모리 장치
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US9620512B1 (en) * 2015-10-28 2017-04-11 Sandisk Technologies Llc Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device
US9917100B2 (en) 2015-11-20 2018-03-13 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US9748266B1 (en) * 2016-07-20 2017-08-29 Sandisk Technologies Llc Three-dimensional memory device with select transistor having charge trapping gate dielectric layer and methods of making and operating thereof
US10535659B2 (en) * 2017-09-29 2020-01-14 Samsung Electronics Co., Ltd. Semiconductor memory devices
KR102524614B1 (ko) * 2017-11-24 2023-04-24 삼성전자주식회사 반도체 메모리 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308390A1 (en) 2007-12-21 2010-12-09 Nxp B.V. Memory cell suitable for dram memory
US20130270626A1 (en) 2009-03-03 2013-10-17 Macronix International Co., Ltd. Integrated circuit self aligned 3d memory array and manufacturing method
JP5512700B2 (ja) 2009-12-17 2014-06-04 株式会社日立製作所 半導体記憶装置およびその製造方法
JP2015233155A (ja) * 2011-03-10 2015-12-24 株式会社半導体エネルギー研究所 メモリセル
JP2014207380A (ja) 2013-04-15 2014-10-30 シャープ株式会社 可変抵抗素子を用いたメモリセル

Also Published As

Publication number Publication date
US20200388625A1 (en) 2020-12-10
US10784272B2 (en) 2020-09-22
JP7345244B2 (ja) 2023-09-15
US20190164985A1 (en) 2019-05-30
DE102018120840B4 (de) 2022-08-11
CN109841630B (zh) 2024-02-02
DE102018120840A1 (de) 2019-05-29
JP2019096866A (ja) 2019-06-20
KR20190060251A (ko) 2019-06-03
US20220278121A1 (en) 2022-09-01
CN109841630A (zh) 2019-06-04
US11844212B2 (en) 2023-12-12
US11355509B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
KR102524614B1 (ko) 반도체 메모리 소자
KR102554712B1 (ko) 반도체 소자
US11289488B2 (en) Semiconductor memory device
US10461030B2 (en) Pad structures and wiring structures in a vertical type semiconductor device
KR102650525B1 (ko) 반도체 메모리 소자
US11374008B2 (en) Semiconductor memory devices and methods of fabricating the same
US11563005B2 (en) Three-dimensional semiconductor device with a bit line perpendicular to a substrate
KR20210077098A (ko) 반도체 메모리 소자 및 그의 제조 방법
KR20210042223A (ko) 반도체 메모리 소자 및 그의 제조 방법
KR20200127101A (ko) 반도체 메모리 소자 및 이의 제조 방법
KR20190038223A (ko) 반도체 메모리 소자
KR20200039075A (ko) 반도체 메모리 소자
KR20220038218A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR20210050630A (ko) 반도체 메모리 소자
KR102542624B1 (ko) 반도체 소자 및 이의 제조 방법
CN113299660A (zh) 三维存储器器件及其制造方法
KR102657082B1 (ko) 반도체 메모리 소자
US20210257368A1 (en) Semiconductor memory device and method for fabricating thereof
KR20230082919A (ko) 반도체 메모리 장치
KR20210018578A (ko) 반도체 메모리 소자
KR20240050241A (ko) 반도체 메모리 장치
KR20230163317A (ko) 반도체 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant