JP6162282B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6162282B2
JP6162282B2 JP2016059463A JP2016059463A JP6162282B2 JP 6162282 B2 JP6162282 B2 JP 6162282B2 JP 2016059463 A JP2016059463 A JP 2016059463A JP 2016059463 A JP2016059463 A JP 2016059463A JP 6162282 B2 JP6162282 B2 JP 6162282B2
Authority
JP
Japan
Prior art keywords
region
insulating layer
layer
oxygen
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016059463A
Other languages
English (en)
Other versions
JP2016157954A (ja
Inventor
佑太 遠藤
佑太 遠藤
耕生 野田
耕生 野田
俊成 佐々木
俊成 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016157954A publication Critical patent/JP2016157954A/ja
Application granted granted Critical
Publication of JP6162282B2 publication Critical patent/JP6162282B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装
置全般をいい、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよ
うな電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシ
リコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目され
ている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であ
るインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用い
たトランジスタが開示されている（特許文献１参照。）。
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよ
りも動作が速く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの、
電気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、バイアス
−熱ストレス試験（ＢＴ試験）後に、トランジスタのしきい値電圧は変動してしまう。な
お、本明細書において、しきい値電圧とは、トランジスタを「オン状態」にするために必
要なゲートの電圧をいう。そして、ゲート電圧とは、ソースの電位を基準としたゲートの
電位との電位差をいう。
特開２００６−１６５５２８号公報
酸化物半導体を用いたトランジスタのＢＴ試験によるしきい値電圧の変動は、酸化物半
導体を用いたトランジスタの信頼性を著しく低下させる。本発明の一態様は、酸化物半導
体を用いた半導体装置の信頼性を向上することを目的とする。
本発明の一態様は、酸化物半導体層のチャネル領域に接する絶縁層として、加熱により
酸素を放出する絶縁層を用い、酸化物半導体層のソース領域及びドレイン領域に接する絶
縁層として、酸素放出量が上記チャネル領域に接する絶縁層より少ない絶縁層を用いるこ
とを技術的思想とする半導体装置または半導体装置の作製方法である。
本発明の一態様は、第１の領域及び第２の領域を有する絶縁層と、第１の領域及び第２
の領域に接して設けられ、チャネル領域、ソース領域及びドレイン領域を有する酸化物半
導体層と、を有し、酸化物半導体層のチャネル領域は、第１の領域に接して設けられ、酸
化物半導体層のソース領域及びドレイン領域は、第２の領域に接して設けられ、第１の領
域は、加熱により酸素を放出する絶縁層であり、第２の領域は、酸素放出量が第１の領域
より少ない絶縁層である半導体装置または半導体装置の作製方法である。
「加熱により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素
の放出量が１×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３×１０２０ａｔｏｍｓ／
ｃｍ３以上であることをいう。
チャネル領域に接する絶縁層である第１の領域からチャネル領域に酸素が供給されるこ
とで、チャネル領域と第１の領域との界面準位密度を低減できる。この結果、半導体装置
の動作などに起因して生じうる電荷などが、第１の領域とチャネル領域との界面で捕獲さ
れることを十分に抑制することができる。
さらに、チャネル領域の酸素欠損に起因して電荷が生じる場合がある。一般にチャネル
領域中の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トラ
ンジスタのしきい値電圧がマイナス方向にシフトしてしまう。チャネル領域に接する絶縁
層である第１の領域からチャネル領域に酸素が十分に放出されることにより、しきい値電
圧がマイナス方向へシフトする要因であるチャネル領域中の酸素欠損を補うことができる
。
即ち、チャネル領域に酸素欠損が生じると、チャネル領域に接する絶縁層である第１の
領域とチャネル領域との界面における電荷の捕獲を抑制するのが困難になるが、第１の領
域として加熱により酸素を放出する絶縁層を設けることにより、チャネル領域と第１の領
域との界面準位密度、及びチャネル領域の酸素欠損を低減し、チャネル領域と第１の領域
との界面における電荷の捕獲の影響を小さくすることができる。
また、ソース領域及びドレイン領域については、酸素放出量が第１の領域より少ない第
２の領域に接して設けることで、ソース領域及びドレイン領域には酸素が供給されないよ
うにしている。これは、酸化物半導体層において、酸素欠損の一部はキャリアである電子
の発生源となることに着目した構成である。つまり、酸素が供給されることによって酸素
欠損が低減し、ソース領域及びドレイン領域が高抵抗化することを抑制するという技術的
思想に基づく。例えば、ソース領域及びドレイン領域に接する第２の領域として、ＴＤＳ
分析にて酸素の放出量が１×１０１８ａｔｏｍｓ／ｃｍ３未満である絶縁層を用いること
ができる。
このように、本発明の一態様による効果は、加熱により酸素を放出する絶縁層と酸素放
出量が当該絶縁層より少ない絶縁層とに起因するものである。
上述した酸化物半導体層のチャネル領域の界面における電荷の捕獲を抑制し、かつソー
ス領域及びドレイン領域の高抵抗化を抑制する効果により、ソース領域及びドレイン領域
が高抵抗化することで、ソース領域及びドレイン領域を流れる電流の低下が寄与してトラ
ンジスタのオン電流の低下が起こるといった不具合を抑制することができる。また、酸化
物半導体を用いたトランジスタのオフ電流の増加、しきい値電圧の変動などの不具合を抑
制することができる。加えて半導体装置の信頼性を向上させることができる。
なお、加熱により酸素を放出する絶縁層は、酸化物半導体層に対して十分な厚みを有し
ていることが好ましい。加熱により酸素を放出する絶縁層が酸化物半導体層に対して薄い
場合には、酸化物半導体層への酸素供給が十分でなくなる場合があるためである。
本発明の一態様は、第１の領域及び第２の領域を有する絶縁層と、第１の領域及び第２
の領域に接して設けられ、チャネル領域、ソース領域及びドレイン領域を有する酸化物半
導体層と、酸化物半導体層に接して設けられたゲート絶縁層と、ゲート絶縁層に接して設
けられたゲート電極と、を有し、酸化物半導体層のチャネル領域は、第１の領域に接して
設けられ、酸化物半導体層のソース領域及びドレイン領域は、第２の領域に接して設けら
れ、第１の領域は、加熱により酸素を放出する絶縁層であり、第２の領域は、酸素放出量
が第１の領域より少ない絶縁層である半導体装置または半導体装置の作製方法である。な
お、第１の領域と第２の領域とで、構成元素が同じ材料または構成元素の二つ以上が同じ
材料を用いてもよいし、構成元素の異なる材料を用いてもよい。
上記構成において、加熱により酸素を放出する絶縁層は、酸素が過剰な酸化シリコン（
ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２）
）とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単
位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定し
た値である。
上記構成において、加熱により酸素を放出する絶縁層には、酸化シリコン、酸化窒化シ
リコン、酸化アルミニウムを用いても良い。また、酸素放出量が第１の領域より少ない絶
縁層には、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ア
ルミニウム、窒化アルミニウムまたは酸化窒化アルミニウムを用いてもよい。または、第
１の領域と第２の領域とで、構成元素の異なる材料を用いてもよい。例えば、加熱により
酸素を放出する絶縁層には、酸化シリコンを用い、酸素放出量が第１の領域より少ない絶
縁層には、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、窒
化アルミニウムまたは酸化窒化アルミニウムを用いてもよい。例えば、第１の領域として
酸化シリコンを用いた場合、第２の領域として、任意の温度において酸化シリコンよりも
酸素の拡散係数の低い酸化アルミニウムを用いると好ましい。第１の領域よりも酸素の拡
散係数の低い第２の領域を設けることによって、第１の領域で放出された酸素が第２の領
域に拡散していく量を低減することができる。
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いも
のを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５
原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％
以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸
素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、
窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素
が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザ
フォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗ
ａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の
含有比率は、その合計が１００原子％を超えない値をとる。酸化窒化アルミニウムとは、
その組成において、窒素よりも酸素の含有量が多いものを示す。
また、上記構成において、第１の領域の表面及び第２の領域の表面が揃っていることが
好ましい。換言すると、第１の領域及び第２の領域の厚さは同じであることが好ましい。
または、第１の領域及び第２の領域の境界付近において、第１の領域の表面及び第２の領
域の表面が連続的に形成されていることが好ましい。
また、上記構成において、第２の領域を設けない構成とすることも可能である。この場
合、基板上に選択的に第１の絶縁層を設け、当該第１の絶縁層を加熱により酸素を放出す
る絶縁層として用いればよい。または、基板上に第２の絶縁層を設け、第２の絶縁層上に
選択的に第１の絶縁層を設け、当該第１の絶縁層を加熱により酸素を放出する絶縁層とし
て用いればよい。
即ち、本発明の一態様は、基板または基板上に設けられた第２の絶縁層上に選択的に設
けられた第１の絶縁層と、基板または第２の絶縁層、及び前記第１の絶縁層に接して設け
られ、チャネル領域、ソース領域及びドレイン領域を有する酸化物半導体層と、酸化物半
導体層に接して設けられたゲート絶縁層と、ゲート絶縁層に接して設けられたゲート電極
と、を有し、酸化物半導体層のチャネル領域は、第１の絶縁層に接して設けられ、酸化物
半導体層のソース領域及びドレイン領域は、基板または第２の絶縁層に接して設けられ、
第１の絶縁層は、加熱により酸素を放出する絶縁層である半導体装置または半導体装置の
作製方法である。
上記構成において、加熱により酸素を放出する絶縁層は、酸素が過剰な酸化シリコン（
ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２）
）とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単
位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定し
た値である。
上記構成において、加熱により酸素を放出する絶縁層には、酸化シリコン、酸化窒化シ
リコン、酸化アルミニウムを用いても良い。
上記構成において、基板または第２の絶縁層は、酸素放出量が第１の絶縁層より少ない
ことが好ましい。
上記構成において、第２の絶縁層には、酸化シリコン、窒化シリコン、窒化酸化シリコ
ン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウムまたは酸化窒化アルミニウ
ムを用いてもよい。
上記構成において、加熱により酸素を放出する絶縁層をゲート絶縁層として用いること
が好ましい。または、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含む酸
化シリコンをゲート絶縁層として用いることが好ましい。
上記構成において、さらに、ゲート電極上に設けられた層間絶縁層と、層間絶縁層上に
設けられ、層間絶縁層に設けられた開口部を通して酸化物半導体層に接する配線と、を有
してもよい。
上記構成において、ソース領域及びドレイン領域は、酸化物半導体層を低抵抗化した領
域である。即ち、ソース領域及びドレイン領域は、酸化物半導体層の一部に低抵抗化の処
理を行うことで形成される。それと同時に、酸化物半導体層にチャネル領域が形成される
。
上記構成において、加熱により酸素を放出する絶縁層は、スパッタリング法により形成
されることが好ましい。または、加熱により酸素を放出する絶縁層は、酸素または、酸素
とアルゴンの混合ガスを用いたスパッタリング法により形成されることが好ましい。
上記構成において、酸化物半導体層は、スパッタリング法により形成されることが好ま
しい。
上記構成において、酸化物半導体層の形成後、１００℃以上６５０℃以下で熱処理を行
うことが好ましい。
上記構成において、ソース領域及びドレイン領域は、ゲート電極をマスクに用いて、酸
化物半導体層の一部に低抵抗化の処理を行うことで形成してもよい。その場合、酸化物半
導体層のうちゲート電極でマスクされた部分にチャネル領域が形成される。
なお、上記構成において、トランジスタのチャネル長Ｌは、１０ｎｍ以上１０μｍ以下
、例えば、０．１μｍ〜０．５μｍとすることができる。もちろん、チャネル長Ｌは、１
０μｍ以上であっても構わない。また、チャネル幅Ｗについても、１０μｍ以上とするこ
とができる。
本発明の一態様により、酸化物半導体層のチャネル領域に接する絶縁層として加熱によ
り酸素を放出する絶縁層を設け、酸化物半導体層のソース領域及びドレイン領域に接する
絶縁層として酸素放出量がチャネル領域に接する絶縁層より少ない絶縁層を設けることで
、オフ電流が小さく、しきい値電圧のばらつきが少なく、オン電流が大きい、安定した電
気特性を有するトランジスタが提供される。
または、本発明の一態様により、電気特性が良好で信頼性の高いトランジスタを有する
半導体装置が提供される。
半導体装置の一形態を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を説明する図。 半導体装置としての電子機器を示す図。 半導体装置の一形態を示す上面図及び断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す
符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターン
を同じくし、特に符号を付さない場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層
順を示すものではない。また、本明細書において発明を特定するための事項として固有の
名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図５を
用いて説明する。
図１には、本発明の一態様の半導体装置の例として、トップゲート型の一形態であるコ
プラナー型のトランジスタ１５５の断面図を示す。
図１（Ａ）に示すトランジスタ１５５は、基板１００上の、絶縁層１０３、酸化物半導
体層１０６、ゲート絶縁層１１２、ゲート電極１１４を含む。絶縁層１０３は第１の領域
１０１及び第２の領域１０２を有する。トランジスタ１５５は、酸化物半導体層１０６中
にチャネル領域１２６、ソース領域１２２ａ及びドレイン領域１２２ｂを有する。チャネ
ル領域１２６、ソース領域１２２ａ及びドレイン領域１２２ｂは、同一層中に設けられて
いる。
酸化物半導体層１０６は、第１の領域１０１及び第２の領域１０２に接して設けられて
おり、酸化物半導体層１０６のチャネル領域１２６は第１の領域１０１に接して設けられ
、酸化物半導体層１０６のソース領域１２２ａ及びドレイン領域１２２ｂは第２の領域１
０２に接して設けられている。ゲート絶縁層１１２は酸化物半導体層１０６に接して設け
られ、ゲート電極１１４はゲート絶縁層１１２に接して設けられている。ゲート電極１１
４上には層間絶縁層１２４が設けられている。そして、ソース領域１２２ａ及びドレイン
領域１２２ｂには、層間絶縁層１２４を介して、それぞれ配線１０８ａ及び配線１０８ｂ
が電気的に接続されている。配線１０８ａ及び配線１０８ｂは、ソース電極及びドレイン
電極として機能する。なお、図１（Ａ）では、ゲート絶縁層１１２とゲート電極１１４と
の幅が同様であるように記載されているが、これに限定されるものではない。図１（Ｂ）
に示すようにゲート絶縁層１１２に代えてゲート絶縁層１１３が、絶縁層１０３及び酸化
物半導体層１０６上に設けられていても構わない。なお、ゲート絶縁層１１３は、ゲート
絶縁膜１１２と同様の方法及び同様の材料で形成すればよく、本明細書中のゲート絶縁層
１１２を適宜ゲート絶縁膜１１３と置き換えることができる。
第１の領域１０１の材料には、酸化シリコン、酸化窒化シリコン、酸化アルミニウムま
たはこれらの混合材料などを用いればよい。第１の領域１０１は加熱により酸素を放出す
ることを特徴とする。「加熱により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄ
ｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素
原子に換算しての酸素の放出量が１×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３×
１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。または、第１の領域１０１の材料に
は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いてもよい。酸素が過剰な酸
化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位
体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザ
フォード後方散乱法により測定した値である。
第２の領域１０２の材料には、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化
窒化シリコン、酸化アルミニウム、窒化アルミニウムまたは酸化窒化アルミニウムを用い
ればよい。第２の領域１０２は酸素放出量が第１の領域１０１より少ない絶縁層であるこ
とを特徴とする。なお、第１の領域１０１と第２の領域１０２とで、構成元素が同じ材料
または構成元素の二つ以上が同じ材料を用いてもよいし、構成元素の異なる材料を用いて
もよい。第１の領域１０１と第２の領域１０２とで構成元素が同じ材料または構成元素の
二つ以上が同じ材料を用いる場合は、第２の領域１０２の材料として、単位体積当たりの
酸素原子数が第１の領域１０１より少ない材料を用いてもよい。例えば、第１の領域１０
１の材料には、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含む酸化シリ
コン（ＳｉＯＸ（Ｘ＞２））を用い、第２の領域１０２の材料には、単位体積当たりの酸
素原子数が第１の領域１０１より少ない酸化シリコン（ＳｉＯＸ（Ｘ≦２））を用いても
よい。または、第２の領域１０２の材料には、単位体積当たりの酸素原子数が第１の領域
１０１より少ない酸化窒化シリコンを用いてもよい。また、第２の領域１０２の材料には
アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂などの
湿式法で形成可能な有機絶縁材料を用いてもよい。また上記有機絶縁材料の他に、低誘電
率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リン
ボロンガラス）などの湿式法で形成可能な無機絶縁材料を用いてもよい。また、第２の領
域１０２は、第１の領域１０１よりも任意の温度（例えば１００℃から６５０℃の範囲）
における酸素の拡散係数が低いことが好ましい。このようにすることで、第１の領域１０
１で放出された酸素が第２の領域１０２に拡散していく量を低減することができる。
また、第１の領域１０１及び第２の領域１０２を有する絶縁層１０３には、前述の材料
と酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウ
ム、窒化アルミニウム、酸化窒化アルミニウムまたはこれらの混合材料などを積層して用
いてもよい。絶縁層１０３を積層構造で形成する場合、酸化物半導体層１０６と接する側
を、前述の第１の領域１０１の材料及び第２の領域１０２の材料とするとよい。なお、絶
縁層１０３はトランジスタ１５５の下地層として機能する。
酸化物半導体層１０６に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ
−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の
材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸
化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料
、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−
Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用
いることができる。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例えば
、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（
Ｚｎ）を有する酸化物層、という意味であり、その組成比は特に問わない。また、Ｉｎと
ＧａとＺｎ以外の元素を含んでいてもよい。
酸化物半導体層１０６としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ
／Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましく
はＩｎ／Ｚｎ＝１．５以上１５以下とする。Ｚｎの原子数比を前述の範囲とすることで、
トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。
また、酸化物半導体層１０６は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され
る材料を用いた薄膜により形成することができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及び
Ｃｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡ
ｌ、Ｇａ及びＭｎまたはＧａ及びＣｏなどを用いることができる。
チャネル領域１２６と第１の領域１０１とが接することで、第１の領域１０１とチャネ
ル領域１２６との界面準位密度及びチャネル領域１２６中の酸素欠損を低減することがで
きる。
この結果、半導体装置の動作などに起因して生じうる電荷などが、第１の領域１０１とチ
ャネル領域１２６との界面に捕獲されることを十分に抑制することができる。
さらに、チャネル領域１２６の酸素欠損に起因して電荷が生じる場合がある。一般にチ
ャネル領域中の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果
、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。チャネル領域１２６
に接する絶縁層である第１の領域１０１からチャネル領域１２６に酸素が十分に放出され
ることにより、しきい値電圧がマイナス方向へシフトする要因であるチャネル領域１２６
中の酸素欠損を補うことができる。
即ち、チャネル領域１２６に酸素欠損が生じると、チャネル領域１２６に接する絶縁層
である第１の領域１０１とチャネル領域１２６との界面における電荷の捕獲を抑制するの
が困難になるが、第１の領域１０１として加熱により酸素を放出する絶縁層を設けること
により、チャネル領域１２６と第１の領域１０１との界面準位密度、及びチャネル領域１
２６の酸素欠損を低減し、チャネル領域１２６と第１の領域１０１との界面における電荷
の捕獲の影響を小さくすることができる。
また、ソース領域１２２ａ及びドレイン領域１２２ｂと、酸素放出量が第１の領域１０
１より少ない第２の領域１０２とが接することで、ソース領域１２２ａ及びドレイン領域
１２２ｂには酸素が供給されないようにしている。これは、酸化物半導体層において、酸
素欠損の一部はキャリアである電子の発生源となることに起因する。つまり、酸素が供給
されることによって酸素欠損が低減し、ソース領域１２２ａ及びドレイン領域１２２ｂが
高抵抗化することを抑制するという技術的思想に基づく。例えば、ソース領域１２２ａ及
びドレイン領域１２２ｂに接する第２の領域１０２として、ＴＤＳ分析にて酸素の放出量
が１×１０１８ａｔｏｍｓ／ｃｍ３未満である絶縁層を用いることができる。
上述した酸化物半導体層のチャネル領域１２６の界面における電荷の捕獲を抑制し、か
つソース領域１２２ａ及びドレイン領域１２２ｂの高抵抗化を抑制する効果により、仮に
ソース領域１２２ａ及びドレイン領域１２２ｂが高抵抗化することで、ソース領域１２２
ａ及びドレイン領域１２２ｂを流れる電流の低下が寄与してトランジスタ１５５のオン電
流の低下が起こるといった不具合を抑制することができる。また、酸化物半導体を用いた
トランジスタ１５５のオフ電流の増加、しきい値電圧の変動などの不具合を抑制すること
ができる。加えて半導体装置の信頼性を向上させることができる。
ゲート絶縁層１１２は、第１の領域１０１と同様の構成（例えば同様の材料）としても
よい。即ち、ゲート絶縁層１１２は、加熱により酸素を放出する絶縁層としてもよい。ま
たは、トランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニウムや酸
化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物
半導体との界面状態などを考慮し、酸化シリコン、酸化窒化シリコン、窒化シリコンに酸
化ハフニウムや酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。
ゲート電極１１４は、モリブデン、チタン、タンタル、タングステン、アルミニウム、
銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分と
する合金材料を用いて形成することができる。なお、ゲート電極１１４は、単層構造とし
てもよいし、積層構造としてもよい。
トランジスタ１５５上には、さらに層間絶縁層１２４が設けられていてもよい。層間絶
縁層１２４は、第２の領域１０２と同様の構成（例えば同様の材料）としてもよい。また
、配線１０８ａや配線１０８ｂを電気的に接続させるために、層間絶縁層１２４には開口
部が形成されていてもよい。
配線１０８ａ及び配線１０８ｂに用いる導電層としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、
Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属層または上述した元素を成分とする金
属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）などを用いること
ができる。また、Ａｌ、Ｃｕなどの金属層の下側または上側の一方または双方にＴｉ、Ｍ
ｏ、Ｗなどの高融点金属層またはこれらの金属窒化物層（窒化チタン層、窒化モリブデン
層、窒化タングステン層）を積層させた構成を用いてもよい。
また、トランジスタ１５５は酸化物半導体層１０６の下方に、第２のゲート電極を有し
ていてもよい。なお、酸化物半導体層１０６は島状に加工されていることが好ましいが、
島状に加工されていなくてもよい。
以下、図２乃至図５を用いて、図１（Ａ）に示すトランジスタ１５５の作製工程の例に
ついて説明する。
まず、図２（Ａ）乃至図２（Ｄ）及び図３（Ａ）乃至図３（Ｄ）を用いて、図１（Ａ）
に示すトランジスタ１５５の作製工程の一例について説明する。
基板１００上に第１の絶縁層１３１を形成し（図２（Ａ）参照。）、第１の絶縁層１３
１をフォトリソグラフィなどの方法を用いて加工して島状の第１の領域１０１を形成する
（図２（Ｂ）参照。）。第１の領域１０１の形成時に用いるフォトマスクは、ゲート電極
形成時に用いるフォトマスクと同じものを用いることができる。第１の領域１０１は加熱
により酸素を放出することを特徴とする。または、第１の領域１０１の材料には、酸素が
過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いてもよい。
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板などを、基板１００として用いることができる。また、シリコンや炭化シリ
コンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半
導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が
設けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを
設ける場合、可撓性基板上に直接トランジスタを作り込んでもよいし、他の基板にトラン
ジスタを形成した後、これを剥離し、基板１００である可撓性基板に転置してもよい。な
お、トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジス
タとの間に剥離層を形成するとよい。
第１の領域１０１となる第１の絶縁層１３１の形成方法は、例えば、プラズマＣＶＤ法
やスパッタリング法などを用いることができる。加熱により酸素を放出する絶縁層の形成
にはスパッタリング法を用いることが好ましい。
スパッタリング法を用いて、加熱により酸素を放出する絶縁層を形成するには、成膜ガ
スとして、酸素または、酸素と希ガス（アルゴンなど）の混合ガスを用いる場合、酸素と
希ガスの混合割合を、酸素の割合を高めて形成するとよい。例えば、全ガス中の酸素の濃
度を６％以上１００％未満にするとよい。
第１の領域１０１となる第１の絶縁層１３１の材料には、酸化シリコン、酸化窒化シリ
コン、酸化アルミニウムまたはこれらの混合材料などを用いればよい。
例えば、第１の絶縁層１３１として、石英（好ましくは合成石英）をターゲットに用い
、基板温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、成膜ガスと
して酸素または、酸素及びアルゴンを用い、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を１
％以上１００％以下（好ましくは６％以上１００％以下）として、ＲＦスパッタリング法
により酸化シリコンを形成する。
第１の絶縁層１３１及び第１の領域１０１の膜厚は、好ましくは５０ｎｍ以上、より好
ましくは２００ｎｍ以上とする。第１の絶縁層１３１及び第１の領域１０１を厚く形成す
ることにより、第１の領域１０１からの酸素放出量を増加することができる。
次に、基板１００及び第１の領域１０１上に、第２の絶縁層１３２を形成する（図２（
Ｃ）参照。）。その後、第１の領域１０１の表面が露出するまで第２の絶縁層１３２を加
工して、第１の領域１０１に接する第２の領域１０２を有する絶縁層１０３を形成する（
図２（Ｄ）参照。）。第２の領域１０２は酸素放出量が第１の領域１０１より少ない絶縁
層であることを特徴とする。なお、第２の絶縁層１３２を加工する際に、同時に第１の領
域１０１の表面が加工され、第１の領域１０１の一部が除去されてもよい。
第２の絶縁層１３２の形成方法は、例えば、プラズマＣＶＤ法やスパッタリング法など
を用いることができる。
第２の絶縁層１３２の材料には、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸
化窒化シリコン、酸化アルミニウム、窒化アルミニウムまたは酸化窒化アルミニウムを用
いればよい。
例えば、第２の絶縁層１３２として、プラズマＣＶＤ法により窒化シリコンを形成する
。または、第２の絶縁層１３２として、プラズマＣＶＤ法により酸化シリコンを形成して
もよい。
上記工程を経たのち、第１の領域１０１の表面及び第２の領域１０２の表面が揃ってい
ることが好ましい。例えば、第１の領域１０１の表面が露出するまで、第２の絶縁層１３
２をＣＭＰ（化学的機械的研磨）などの研磨処理またはエッチング処理することで、第１
の領域１０１に接する第２の領域１０２を有し、かつ、第１の領域１０１の表面及び第２
の領域１０２の表面が揃った絶縁層１０３を形成することができる。第１の領域１０１の
表面及び第２の領域１０２の表面を揃えることで、その上に形成する酸化物半導体層の段
切れを防止することができる。この効果は酸化物半導体層が薄いときに顕著である。酸化
物半導体層の段切れを防止することにより、ソース領域及びドレイン領域の段切れを防止
することができ、オン電流の低下を抑制することができる。さらに、酸化物半導体層の上
に形成するゲート絶縁層の段切れを防止することができる。ゲート絶縁層の段切れを防止
することにより、リーク電流の増大や破壊耐圧の低下を抑制することができる。
なお、第２の領域１０２の膜厚、即ち絶縁層１０３の膜厚は、第１の絶縁層１３１及び
第１の領域１０１の膜厚と同様とする。具体的には、第２の領域１０２の膜厚、即ち絶縁
層１０３の膜厚は、好ましくは５０ｎｍ以上、より好ましくは２００ｎｍ以上とする。た
だし、研磨処理またはエッチング処理を行うことで、第１の絶縁層１３１の膜厚は、形成
時の膜厚よりも薄くなっている場合がある。
また、第１の領域１０１及び第２の領域１０２を有する絶縁層１０３には、前述の材料
と酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウ
ム、窒化アルミニウム、酸化窒化アルミニウムまたはこれらの混合材料などを積層して用
いてもよい。絶縁層１０３を積層構造で形成する場合、酸化物半導体層１０６と接する側
を、前述の第１の領域１０１の材料及び第２の領域１０２の材料とするとよい。なお、絶
縁層１０３はトランジスタ１５５の下地層として機能する。
なお、ここでは第１の領域１０１を形成した後に第２の領域１０２を形成する例を示し
たが、第１の領域１０１及び第２の領域１０２の形成順序を逆にし、第２の領域１０２を
形成した後に第１の領域１０１を形成してもよい。その場合には、選択的に第２の領域１
０２を形成した後、全面に第１の絶縁層１３１を形成し、第２の領域１０２の表面が露出
するまで第１の絶縁層１３１を研磨処理またはエッチング処理することで、第１の領域１
０１に接する第２の領域１０２を有する絶縁層１０３を形成することができる。
次に、絶縁層１０３上に、酸化物半導体層を形成し、当該酸化物半導体層を加工して島
状の酸化物半導体層１０６を形成する（図３（Ａ）参照。）。酸化物半導体層１０６は、
第１の領域１０１及び第２の領域１０２に接して形成される。
酸化物半導体層１０６は、例えば、スパッタリング法、真空蒸着法、パルスレーザ堆積
法、ＣＶＤ法などを用いて形成することができる。また、酸化物半導体層１０６の厚さは
、３ｎｍ以上５０ｎｍ以下とすることが好ましい。酸化物半導体層１０６を厚くしすぎる
と（例えば、厚さを１００ｎｍ以上）、短チャネル効果の影響が大きくなり、サイズの小
さなトランジスタでノーマリーオンになるおそれがあるためである。ここで、「ノーマリ
ーオン」とは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電
流が流れてしまう状態のことである。
本実施の形態では、酸化物半導体層１０６を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲ
ットを用いたスパッタリング法により形成する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いること
ができる。なお、ターゲットの材料及び組成を上述したものに限定する必要はない。例え
ば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ター
ゲットを用いることもできる。
酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上１０
０％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体層を緻密な層とすることができるためである。
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下または希ガス
と酸素の混合雰囲気下などとすればよい。また、酸化物半導体層への水素、水、水酸基、
水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除
去された高純度ガスを用いた雰囲気とすることが好ましい。
例えば、酸化物半導体層１０６は、次のように形成することができる。
成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ
、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素流量
比率３３％）とすることができる。なお、パルスＤＣスパッタリング法を用いると、成膜
時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、厚さの分布も均一と
なるため好ましい。
このとき、基板温度を１００℃以上４５０℃以下、好ましくは１５０℃以上２５０℃以
下とすることで第１の領域１０１から酸素が放出され、酸化物半導体層１０６の第１の領
域１０１に接する部分（チャネル領域１２６となる部分）において酸素欠損を低減するこ
とができ、かつ、酸化物半導体層１０６と第１の領域１０１との界面準位密度を低減する
ことができる。
また、酸化物半導体層１０６の第１の領域１０１に接しない部分（ソース領域１２２ａ
及びドレイン領域１２２ｂとなる部分）については、酸素放出量が第１の領域１０１より
少ない第２の領域１０２が接することで、当該部分の酸化物半導体層１０６の高抵抗化を
抑制することができる。
なお、酸化物半導体層１０６をスパッタリング法により形成する前には、アルゴンガス
を導入してプラズマを発生させる逆スパッタを行い、形成表面（例えば絶縁層１０３の表
面）の付着物を除去してもよい。ここで、逆スパッタとは、通常のスパッタリングにおい
ては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝
突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突さ
せる方法としては、希ガス雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近
にプラズマを生成する方法などがある。なお、希ガス雰囲気に代えて窒素または酸素など
による雰囲気を適用してもよい。
酸化物半導体層１０６の加工は、所望の形状のマスクを酸化物半導体層上に形成した後
、当該酸化物半導体層をエッチングすることによって行うことができる。上述のマスクは
、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェッ
ト法などの方法を用いてマスクを形成してもよい。
なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでも
よい。もちろん、これらを組み合わせて用いてもよい。
その後、酸化物半導体層１０６に対して、熱処理（第１の熱処理）を行うことが好まし
い。この第１の熱処理によって酸化物半導体層１０６中の、過剰な水素（水や水酸基を含
む）を除去することができる。第１の熱処理の温度は、１００℃以上６５０℃以下または
基板の歪み点未満、好ましくは２５０℃以上６００℃以下とする。第１の熱処理の雰囲気
は、酸化性ガス雰囲気下、もしくは不活性ガス雰囲気下とする。
なお、不活性ガスは、窒素または希ガス（ヘリウム、ネオン、アルゴンなど）を主成分
とし、水、水素などが含まれないことが好ましい。例えば、熱処理装置に導入する窒素や
、ヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、
好ましくは７Ｎ（９９．９９９９９％）以上（即ち、不純物濃度が１ｐｐｍ以下、好まし
くは０．１ｐｐｍ以下）とする。不活性ガス雰囲気とは、不活性ガスを主成分とする雰囲
気で、反応性ガスが１０ｐｐｍ未満である雰囲気のことである。
なお、酸化性ガスは、酸素、オゾンまたは二酸化窒素などであって、水、水素などが含
まれないことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、二酸化窒素の純
度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即
ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。酸化性ガス雰囲
気には、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１０
ｐｐｍ以上含まれるものとする。
この第１の熱処理によって、第１の領域１０１から酸素が放出され、第１の領域１０１
と酸化物半導体層１０６の第１の領域１０１に接する部分（チャネル領域１２６となる部
分）との界面準位密度を低減することができ、かつ、第１の領域１０１に接する部分の酸
化物半導体層１０６中の酸素欠損を低減することができる。上記界面準位密度の低減によ
り、ＢＴ試験後のしきい値電圧変動を小さくすることができる。また、一般に、酸化物半
導体層中の酸素欠損は一部がドナーとなり、キャリアである電子の発生源となることが知
られている。酸化物半導体層１０６中に電子が生じることで、トランジスタ１５５のしき
い値電圧がマイナス方向へシフトし、ノーマリーオンになりやすい。酸化物半導体層１０
６中の酸素欠損が埋められることで、しきい値電圧がマイナス方向へシフトする量を低減
できる。
また、酸化物半導体層１０６の第１の領域１０１に接しない部分（ソース領域１２２ａ
及びドレイン領域１２２ｂとなる部分）については、酸素放出量が第１の領域１０１より
少ない第２の領域１０２が接することで、当該部分の酸化物半導体層１０６の高抵抗化を
抑制することができる。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下
で、３５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れ
させず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導または熱輻射
によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である
。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴ
ンなどの希ガスまたは窒素のような、熱処理によって被処理物と反応しない不活性ガスが
用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数
分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよ
い。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱
温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガス雰囲気
を、酸化性ガスを含む雰囲気に切り替えてもよい。酸化性ガスを含む雰囲気において第１
の熱処理を行うことで、酸化物半導体層１０６中の酸素欠損を埋めることができるととも
に、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためで
ある。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるため
、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。また、絶縁層や
熱処理雰囲気などから酸素を供給する効果があることから、加酸素化処理と呼ぶこともで
きる。当該脱水化処理、脱水素化処理、加酸素化処理は、例えば、酸化物半導体層を島状
に加工した後などのタイミングにおいて行うことが可能である。また、このような脱水化
処理、脱水素化処理、加酸素化処理は、一回に限らず複数回行ってもよい。
なお、ここでは、酸化物半導体層１０６を島状に加工した後に、第１の熱処理を行う構
成について説明したが、これに限定されず、第１の熱処理を行った後に、酸化物半導体層
１０６を加工してもよい。
次に、酸化物半導体層１０６に接して絶縁層を形成し、当該絶縁層に接して導電層を形
成し、フォトリソグラフィにより絶縁層及び導電層を同様のパターンに加工してゲート絶
縁層１１２及びゲート電極１１４を形成する（図３（Ｂ）参照。）。即ち、ゲート電極１
１４とゲート絶縁層１１２は同一のマスクを使用して加工することができる。あるいは、
ゲート電極１１４を加工し、その後、ゲート電極１１４をマスクにしてゲート絶縁層１１
２を加工してもよい。
ゲート絶縁層１１２は、第１の領域１０１と同様の構成（例えば同様の材料）としても
よい。または、トランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニ
ウムや酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧
や酸化物半導体との界面状態などを考慮し、酸化シリコン、酸化窒化シリコン、窒化シリ
コンに酸化ハフニウムや酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。
ゲート絶縁層１１２の合計の膜厚は、好ましくは１ｎｍ以上３００ｎｍ以下、より好まし
くは５ｎｍ以上５０ｎｍ以下とする。ゲート絶縁層が厚いほど短チャネル効果が顕著とな
り、しきい値電圧がマイナス側へシフトしやすい傾向となる。また、ゲート絶縁層が５ｎ
ｍ以下となるとトンネル電流によるリークが増大することがわかっている。
ゲート絶縁層１１２の形成後には、第２の熱処理を行うのが好ましい。第２の熱処理の
温度は、１００℃以上６５０℃以下または基板の歪み点未満、好ましくは２５０℃以上６
００℃以下または基板の歪み点未満とする。
第２の熱処理は、酸化性ガス雰囲気下または不活性ガス雰囲気下で行えばよいが、雰囲
気中に水、水素などが含まれないことが好ましい。また、熱処理装置に導入するガスの純
度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
第２の熱処理においては、酸化物半導体層１０６と、第１の領域１０１及びゲート絶縁
層１１２が接した状態で加熱される。したがって、酸化物半導体を構成する主成分材料の
一つである酸素を、酸素を含む第１の領域１０１及びゲート絶縁層１１２から酸化物半導
体層１０６へ供給することができる。これによって、酸化物半導体層１０６の酸素欠損、
第１の領域１０１と酸化物半導体層１０６との界面準位密度及び酸化物半導体層とゲート
絶縁層１１２との界面準位密度を低減することができる。また、同時にゲート絶縁層１１
２中の欠陥も低減することができる。
なお、第２の熱処理のタイミングは、ゲート絶縁層１１２の形成後であれば特に限定さ
れない。また、第２の熱処理を複数回行ってもよい。
ゲート電極１１４は、モリブデン、チタン、タンタル、タングステン、アルミニウム、
銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分と
する合金材料を用いて形成することができる。なお、ゲート電極１１４は、単層構造とし
てもよいし、積層構造としてもよい。
次に、ゲート電極１１４をマスクに用いて酸化物半導体層１０６を低抵抗化し、ソース
領域１２２ａ及びドレイン領域１２２ｂを形成する。低抵抗化されないゲート電極１１４
下の領域はチャネル領域１２６となる（図３（Ｃ）参照。）。低抵抗化の方法としては、
アルゴンプラズマ処理、水素プラズマ処理またはアンモニアプラズマ処理などが挙げられ
る。このとき、ゲート電極１１４の幅によってトランジスタのチャネル長Ｌが決定される
ことになる。このように、ゲート電極１１４をマスクに用いてパターニングすることで、
ゲート電極１１４とソース領域１２２ａ、ドレイン領域１２２ｂの重なりが生じず、この
領域における寄生容量が生じないため、トランジスタ動作を速くすることができる。
次に、層間絶縁層１２４を形成し、ソース領域１２２ａ及びドレイン領域１２２ｂと重
畳する部分の層間絶縁層１２４に開口部を設ける。そして、導電層を形成し、当該導電層
を加工して、配線１０８ａ及び配線１０８ｂを形成する（図３（Ｄ）参照。）。
配線１０８ａ及び配線１０８ｂに用いる導電層としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、
Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属層または上述した元素を成分とする金
属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）などを用いること
ができる。また、Ａｌ、Ｃｕなどの金属層の下側または上側の一方または双方にＴｉ、Ｍ
ｏ、Ｗなどの高融点金属層またはこれらの金属窒化物層（窒化チタン層、窒化モリブデン
層、窒化タングステン層）を積層させた構成を用いてもよい。
また、配線１０８ａ及び配線１０８ｂに用いる導電層は、導電性の金属酸化物で形成し
てもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３等）、酸化スズ（Ｓ
ｎＯ２等）、酸化亜鉛（ＺｎＯ等）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２等
、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ等）またはこれら
の金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
導電層の加工は、レジストマスクを用いたエッチングによって行うことができる。当該
エッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦ
レーザ光などを用いるとよい。
以上の工程でトランジスタ１５５が作製される。
次に、図４（Ａ）乃至図４（Ｄ）を用いて、絶縁層１０３の作製工程の一例について説
明する。まず、図２（Ａ）乃至図２（Ｃ）と同様の工程により、基板１００上に第１の領
域１０１を形成し、基板１００及び第１の領域１０１上に第２の絶縁層１３２を形成する
（図４（Ａ）参照。）。次に、第２の絶縁層１３２上に第３の絶縁層１３３を形成する（
図４（Ｂ）参照。）。第３の絶縁層１３３には、平坦化絶縁層を用いることができる。例
えば、第３の絶縁層１３３の材料にはアクリル樹脂、ポリイミド、ベンゾシクロブテン樹
脂、ポリアミド、エポキシ樹脂などの湿式法で形成可能な有機絶縁材料を用いることがで
きる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹
脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などの湿式法で形成可能な無
機絶縁材料を用いることができる。
第３の絶縁層１３３の形成法は、その材料に応じて、スピンコート法、ディッピング法
、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷など
）、ロールコーティング、カーテンコーティング、ナイフコーティングなどを用いること
ができる。
次に、第３の絶縁層１３３及び第２の絶縁層１３２をエッチング処理する。エッチング
処理に用いるエッチャントは、第３の絶縁層１３３と第２の絶縁層１３２とのエッチング
選択比が１対１またはその近傍のものを用いる。これにより、第３の絶縁層１３３と第２
の絶縁層１３２とのエッチング速度をほぼ同程度とすることができる（図４（Ｃ）参照。
）。なお、第３の絶縁層１３３及び第２の絶縁層１３２のエッチングは、ドライエッチン
グでもウェットエッチングでもよい。
そして、第１の領域１０１の表面が露出するまで第３の絶縁層１３３及び第２の絶縁層
１３２をエッチング処理することで、第１の領域１０１に接する第２の領域１０２を有し
、かつ、第１の領域１０１の表面及び第２の領域１０２の表面が揃った絶縁層１０３を形
成することができる（図４（Ｄ）参照。）。第１の領域１０１の表面及び第２の領域１０
２の表面を揃えることで、その上に形成する酸化物半導体層の段切れを防止することがで
きる。この効果は酸化物半導体層１０６の膜厚が薄いときに顕著である。酸化物半導体層
１０６の段切れを防止することにより、ソース領域１２２ａ及びドレイン領域１２２ｂの
段切れを防止することができ、オン電流の低下を抑制することができる。さらに、酸化物
半導体層１０６の上に形成するゲート絶縁層１１２の段切れを防止することができる。ゲ
ート絶縁層１１２の段切れを防止することにより、リーク電流の増大や破壊耐圧の低下を
抑制することができる。
なお、ここでは第１の領域１０１を形成した後に第２の領域１０２を形成する例を示し
たが、第１の領域１０１及び第２の領域１０２の形成順序を逆にし、第２の領域１０２を
形成した後に第１の領域１０１を形成してもよい。その場合には、選択的に第２の領域１
０２を形成した後に、全面に第１の絶縁層１３１を形成し、第１の絶縁層１３１上に第３
の絶縁層１３３を形成する。そして、第２の領域１０２の表面が露出するまで第３の絶縁
層１３３及び第１の絶縁層１３１をエッチング処理することで、第１の領域１０１に接す
る第２の領域１０２を有し、かつ、第１の領域１０１の表面及び第２の領域１０２の表面
が揃った絶縁層１０３を形成することができる。この場合も、第３の絶縁層１３３及び第
１の絶縁層１３１のエッチングは、ドライエッチングでもウェットエッチングでもよい。
また、ここでは第２の絶縁層１３２と第３の絶縁層１３３とを形成する例を示したが、
第３の絶縁層１３３と同じ材料及び同じ方法を用いて第２の絶縁層１３２を形成すること
で表面が平坦な第２の絶縁層１３２を形成してもよい。即ち、図５（Ａ）に示すように、
基板１００及び第１の領域１０１上に第３の絶縁層１３３と同じ材料及び同じ方法を用い
て第２の絶縁層１３２を形成することで表面が平坦な第２の絶縁層１３２を形成してもよ
い。表面が平坦な第２の絶縁層１３２を第１の領域１０１の表面が露出するまでエッチン
グ処理することで、図５（Ｂ）に示すように第２の領域１０２を形成することができる。
その結果、第１の領域１０１の表面及び第２の領域１０２の表面が揃った絶縁層１０３を
形成することができる。この場合にも、第２の領域１０２に用いる材料は、酸素放出量が
第１の領域１０１より少ない絶縁層であることを特徴とする。図５に示す作製方法により
、図４に示す作製方法と比べて絶縁層１０３を形成するための成膜回数が減り、加工も容
易になる。
その後の工程は、図３（Ａ）乃至図３（Ｄ）と同様とすることができる。
本実施の形態により、酸化物半導体層１０６のチャネル領域１２６に接する絶縁層とし
て加熱により酸素を放出する第１の領域１０１を設け、酸化物半導体層１０６のソース領
域１２２ａ及びドレイン領域１２２ｂに接する絶縁層として酸素放出量が第１の領域１０
１より少ない第２の領域１０２を設けることで、オフ電流が小さく、しきい値電圧のばら
つきが少なく、オン電流が大きい、安定した電気特性を有するトランジスタが提供される
。
または、本実施の形態により、電気特性が良好で信頼性の高いトランジスタを有する半
導体装置が提供される。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置の一形態を、図６を用いて説明する。図６には、図１（
Ａ）に示すトランジスタ１５５とは異なる構成のトランジスタ１５６の断面構造を示す。
図６に示すトランジスタ１５６は、図１（Ａ）に示すトランジスタ１５５において第２の
領域１０２を設けない構成である。
図６に示すトランジスタ１５６は、基板１００上の、第１の絶縁層１０４、酸化物半導
体層１０６、ゲート絶縁層１１２、ゲート電極１１４を含む。トランジスタ１５６は、酸
化物半導体層１０６中にチャネル領域１２６、ソース領域１２２ａ及びドレイン領域１２
２ｂを有する。チャネル領域１２６、ソース領域１２２ａ及びドレイン領域１２２ｂは、
同一層中に設けられている。
トランジスタ１５６下には、第２の絶縁層１０５が設けられていてもよい。第２の絶縁
層１０５は、トランジスタ１５６の下地層として機能する。
基板１００または基板１００上に設けられた第２の絶縁層１０５上には、第１の絶縁層
１０４が選択的に設けられている。第１の絶縁層１０４上には、酸化物半導体層１０６が
設けられている。酸化物半導体層１０６は、基板１００または基板１００上に設けられた
第２の絶縁層１０５、及び第１の絶縁層１０４に接して設けられており、酸化物半導体層
１０６のチャネル領域１２６は、第１の絶縁層１０４に接して設けられ、酸化物半導体層
１０６のソース領域１２２ａ及びドレイン領域１２２ｂは、基板１００または基板１００
上に設けられた第２の絶縁層１０５に接して設けられている。
ゲート絶縁層１１２は酸化物半導体層１０６に接して設けられ、ゲート電極１１４はゲ
ート絶縁層１１２に接して設けられている。ゲート電極１１４上には層間絶縁層１２４が
設けられている。そして、ソース領域１２２ａ及びドレイン領域１２２ｂには、層間絶縁
層１２４を介して、それぞれ配線１０８ａ及び配線１０８ｂが電気的に接続されている。
配線１０８ａ及び配線１０８ｂは、ソース電極及びドレイン電極として機能する。
第１の絶縁層１０４の材料は、実施の形態１に示した第１の領域１０１の材料と同様の
構成とすることができる。即ち、第１の絶縁層１０４の材料には、酸化シリコン、酸化窒
化シリコン、酸化アルミニウムまたはこれらの混合材料などを用いればよい。第１の絶縁
層１０４は加熱により酸素を放出することを特徴とする。「加熱により酸素を放出する」
とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｃｏｐｙ：昇温
脱離ガス分光法）分析にて酸素原子に換算しての酸素の放出量が１×１０１８ａｔｏｍｓ
／ｃｍ３以上、好ましくは３×１０２０ａｔｏｍｓ／ｃｍ３以上であることを指す。また
は、第１の絶縁層１０４の材料には、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））
を用いてもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子
数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコ
ン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。
第２の絶縁層１０５を設ける場合には、第２の絶縁層１０５の材料は、実施の形態１に
示した第２の領域１０２の材料と同様の構成とすることができる。即ち、第２の絶縁層１
０５の材料には、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、
酸化アルミニウム、窒化アルミニウムまたは酸化窒化アルミニウムなどを用いればよい。
第２の絶縁層１０５は酸素放出量が第１の絶縁層１０４より少ない絶縁層であることを特
徴とする。
また、第１の絶縁層１０４及び／または第２の絶縁層１０５には、前述の材料と酸化シ
リコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化
アルミニウム、酸化窒化アルミニウムまたはこれらの混合材料などを積層して用いてもよ
い。第１の絶縁層１０４及び／または第２の絶縁層１０５を積層構造で形成する場合、酸
化物半導体層１０６と接する側を、前述の第１の絶縁層１０４または第２の絶縁層１０５
の材料とするとよい。
チャネル領域１２６と第１の絶縁層１０４とが接することで、第１の絶縁層１０４とチ
ャネル領域１２６との界面準位密度及びチャネル領域１２６中の酸素欠損を低減すること
ができる。上記界面準位密度の低減により、ＢＴ試験後にしきい値電圧がマイナス方向に
シフトすることを低減できる。あるいは、キャリアの生成を抑制できるため、ノーマリー
オフの特性が得られる。
また、ソース領域１２２ａ及びドレイン領域１２２ｂと、基板１００または第２の絶縁
層１０５とが接することで、ソース領域１２２ａ及びドレイン領域１２２ｂの高抵抗化を
抑制し、電気特性が良好で信頼性の高いトランジスタ１５６を有する半導体装置を提供す
ることができる。
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板などを、基板１００として用いることができる。また、シリコンや炭化シリ
コンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半
導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が
設けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを
設ける場合、可撓性基板上に直接トランジスタを作り込んでもよいし、他の基板にトラン
ジスタを形成した後、これを剥離し、基板１００である可撓性基板に転置してもよい。な
お、トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジス
タとの間に剥離層を形成するとよい。
なお、第２の絶縁層１０５を設けない場合には、基板１００として酸素放出量が第１の
絶縁層１０４より少ない材料からなる基板を用いることが好ましい。例えば、第２の絶縁
層１０５を設けない場合には、基板１００としてガラス基板、セラミック基板、石英基板
、サファイア基板、ＳＯＩ基板などを用いることが好ましい。
トランジスタ１５６の作製工程について説明する。基板１００上の全面に第２の絶縁層
１０５を形成し、第２の絶縁層１０５上に選択的に第１の絶縁層１０４を形成する。第１
の絶縁層１０４は加熱により酸素を放出することを特徴とする。または、第１の絶縁層１
０４の材料には、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いてもよい。な
お、後で形成する酸化物半導体層１０６の被覆性を向上させるために、第１の絶縁層１０
４の端部は傾斜を有するように形成することが好ましい。また、第１の絶縁層１０４の形
成時に用いるフォトマスクは、ゲート電極１１４形成時に用いるフォトマスクと同じもの
を用いることができる。
その後の作製工程は、実施の形態１に示した作製工程と同様とすることができる。
本実施の形態に示すトランジスタ１５６は、絶縁層の表面を揃える工程を省くことがで
き、低コストかつ簡便な方法でスループットの高いトランジスタ１５６を提供することが
できる。
本実施の形態により、酸化物半導体層１０６のチャネル領域１２６に接する絶縁層とし
て加熱により酸素を放出する第１の絶縁層１０４を設け、酸化物半導体層１０６のソース
領域１２２ａ及びドレイン領域１２２ｂに接する基板または絶縁層として酸素放出量が第
１の絶縁層１０４より少ない基板１００または第２の絶縁層１０５を設けることで、オフ
電流が小さく、しきい値電圧のばらつきが少なく、オン電流が大きい、安定した電気特性
を有するトランジスタが提供される。
または、本実施の形態により、電気特性が良好で信頼性の高いトランジスタを有する半
導体装置が提供される。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図９を用いて説明する。図９（Ａ）には、
トランジスタの上面図を示す。図９（Ｂ）には、図９（Ａ）で示す一点鎖線Ａ−Ｂに対応
する断面構造を示す。
図９（Ｂ）に示すトランジスタは、基板１００上の、絶縁層１０３、酸化物半導体層１
３６、ゲート絶縁層１１２、ゲート電極１１４、側壁絶縁層１３０、ソース電極１１６ａ
、ドレイン電極１１６ｂを含む。絶縁層１０３は第１の領域１０１及び第２の領域１０２
を有する。図９（Ｂ）に示すトランジスタは、酸化物半導体層１３６中にチャネル領域１
２６、ソース領域１２２ａ、ドレイン領域１２２ｂ、オフセット領域１２３ａおよびオフ
セット領域１２３ｂを有する。チャネル領域１２６、ソース領域１２２ａ、ドレイン領域
１２２ｂ、オフセット領域１２３ａおよびオフセット領域１２３ｂは、同一層中に設けら
れている。
オフセット領域１２３ａ及びオフセット領域１２３ｂは、チャネル領域１２６よりも抵抗
が低く、ソース領域１２２ａおよびドレイン領域１２２ｂよりも抵抗が高い領域である。
オフセット領域１２３ａまたはオフセット領域１２３ｂの幅はＬｏｆｆともいい、図９（
Ａ）に示す幅となる。Ｌｏｆｆを有することで、トランジスタの短チャネル効果が低減す
るため、短チャネル効果が顕著にあらわれるような微細なトランジスタを用いる場合は、
図９（Ｂ）に示す構造（Ｌｏｆｆ構造ともいう。）が好ましい。また、Ｌｏｆｆ構造とす
ることで、ホットキャリア劣化などのトランジスタの劣化も低減できる。
酸化物半導体層１３６は、第１の領域１０１及び第２の領域１０２に接して設けられて
おり、酸化物半導体層１３６のチャネル領域１２６は第１の領域１０１に接して設けられ
、酸化物半導体層１３６のソース領域１２２ａ、ドレイン領域１２２ｂ、オフセット領域
１２３ａおよびオフセット領域１２３ｂは第２の領域１０２に接して設けられている。オ
フセット領域１２３ａおよびオフセット領域１２３ｂは、ソース領域１２２ａおよびドレ
イン領域１２２ｂよりもチャネル領域１２６に近い場所に位置する。
ゲート絶縁層１１２はチャネル領域１２６、オフセット領域１２３ａおよびオフセット領
域１２３ｂに接して設けられ、側壁絶縁層１３０はゲート電極１１４の周辺に設けられる
。ゲート絶縁層１１２に接してゲート電極１１４および側壁絶縁層１３０が設けられてい
る。ゲート電極１１４および側壁絶縁層１３０上には層間絶縁層１２４が設けられている
。そして、ソース領域１２２ａ及びドレイン領域１２２ｂに接してソース電極１１６ａお
よびドレイン電極１１６ｂがそれぞれ設けられ、ソース電極１１６ａおよびドレイン電極
１１６ｂには層間絶縁層１２４を介して、それぞれ配線１０８ａ及び配線１０８ｂが電気
的に接続されている。
ソース電極１１６ａおよびドレイン電極１１６ｂに用いる導電層としては、例えば、Ａ
ｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属層または上述した元
素を成分とする金属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）
などを用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側または上側の一方また
は双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層またはこれらの金属窒化物層（窒化チタン層
、窒化モリブデン層、窒化タングステン層）を積層させた構成を用いてもよい。
また、オフセット領域１２３ａおよびオフセット領域１２３ｂと、酸素放出量が第１の
領域１０１より少ない第２の領域１０２とが接することで、オフセット領域１２３ａおよ
びオフセット領域１２３ｂには酸素が供給されないようにしている。
オフセット領域１２３ａおよびオフセット領域１２３ｂは、特に低抵抗化された領域では
なく、絶縁層１０３の接する領域によってチャネル領域１２６と区別される。即ち、オフ
セット領域１２３ａおよびオフセット領域１２３ｂは、加熱により酸素を放出する絶縁層
と接していない酸化物半導体層１３６の領域である。
本実施の形態に示すトランジスタは、オフセット領域を有することで、さらに良好な電
気特性を有し、かつ信頼性の高いトランジスタを提供することができる。
ただし、必ずしもオフセット領域を設けなくてはならないわけではない。例えば、図９（
Ｃ）に示すトランジスタは、オフセット領域の設けられていない点で図９（Ｂ）と異なる
構造を有する。
または、本実施の形態により、電気特性が良好で信頼性の高いトランジスタを有する半
導体装置が提供される。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
（実施の形態４）
実施の形態１、実施の形態２または実施の形態３で例示したトランジスタを用いて表示
機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジ
スタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオ
ンパネルを形成することができる。
図７（Ａ）において、第１の基板２０１上に設けられた画素部２０２を囲むようにして
、シール材２０５が設けられ、第２の基板２０６によって封止されている。図７（Ａ）に
おいては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体層または多結晶半導体層で形成された走査線
駆動回路２０４、信号線駆動回路２０３が実装されている。また別途形成された信号線駆
動回路２０３と、走査線駆動回路２０４または画素部２０２に与えられる各種信号及び電
位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）２１８ａ、２１８
ｂから供給されている。
図７（Ｂ）及び図７（Ｃ）において、第１の基板２０１上に設けられた画素部２０２と
、走査線駆動回路２０４とを囲むようにして、シール材２０５が設けられている。また画
素部２０２と、走査線駆動回路２０４の上に第２の基板２０６が設けられている。よって
画素部２０２と、走査線駆動回路２０４とは、第１の基板２０１とシール材２０５と第２
の基板２０６とによって、表示素子と共に封止されている。図７（Ｂ）及び図７（Ｃ）に
おいては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体層または多結晶半導体層で形成された信号線
駆動回路２０３が実装されている。図７（Ｂ）及び図７（Ｃ）においては、別途形成され
た信号線駆動回路２０３と、走査線駆動回路２０４または画素部２０２に与えられる各種
信号及び電位は、ＦＰＣ２１８から供給されている。
また図７（Ｂ）及び図７（Ｃ）においては、信号線駆動回路２０３を別途形成し、第１
の基板２０１に実装している例を示しているが、この構成に限定されない。走査線駆動回
路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部
のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃ
ｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図７（Ａ）は、
ＣＯＧ方法により信号線駆動回路２０３、走査線駆動回路２０４を実装する例であり、図
７（Ｂ）は、ＣＯＧ方法により信号線駆動回路２０３を実装する例であり、図７（Ｃ）は
、ＴＡＢ方法により信号線駆動回路２０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣなどを実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープも
しくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板
が設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板２０１上に設けられた画素部及び走査線駆動回路は、トランジスタを複
数有しており、実施の形態１、実施の形態２または実施の形態３で一例を示したトランジ
スタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子
（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によっ
て輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。こ
れらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、
カイラルネマチック相、等方相などを示す。
また、配向層を不要とすることができるブルー相を示す液晶を用いてもよい。ブルー相
は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等
方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため
、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる
。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向
層を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起
こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減
することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０
１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本
明細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流などを考慮して、所定の期間の間電荷を保持できるように設定される。高純度の
酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対
して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分
である。
本実施の形態で用いる酸化物半導体層を用いたトランジスタは、オフ状態における電流
値（オフ電流値）を低くすることができる。よって、画像信号などの電気信号の保持時間
を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフ
レッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いる酸化物半導体層を用いたトランジスタは、比較的高い電界
効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上
記トランジスタを用いることで、高画質な画像を提供することができる。また、上記トラ
ンジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるた
め、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−
Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの
液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に
対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げら
れるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍ
ｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつか
の領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマル
チドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方
式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケン
シャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行う
ことができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式などを用
いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（
Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表
す）、またはＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものがある
。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発
明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光
素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材
料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機
ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、これらキャ
リア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し
、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような
発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明
する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能で
ある。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、
紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能
という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子
と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複
数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカ
プセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する
ものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において
移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含
む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、い
わゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料またはこれらの複合材料を用
いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用すること
ができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に
用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２
の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法で
ある。
表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過する
画素部に設けられる基板、絶縁層、導電層などの薄膜はすべて可視光の波長領域の光に対
して透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、
対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及
び電極層のパターン構造によって透光性、反射性を選択すればよい。
以上のように実施の形態１、実施の形態２または実施の形態３で例示したトランジスタ
を適用することで、信頼性の高い半導体装置を提供することができる。なお、実施の形態
１、実施の形態２または実施の形態３で例示したトランジスタは上述の表示機能を有する
半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩなどの半導体集積
回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など様々な機能を
有する半導体装置に適用することが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態５）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用する
ことができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置とも
いう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機
などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例につい
て説明する。
図８（Ａ）は、ノート型のパーソナルコンピュータであり、本体３０１、筐体３０２、
表示部３０３、キーボード３０４などによって構成されている。実施の形態１乃至４のい
ずれかで示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコ
ンピュータとすることができる。
図８（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３１１には表示部３１３と、外部
インターフェイス３１５と、操作ボタン３１４などが設けられている。また操作用の付属
品としてスタイラス３１２がある。実施の形態１乃至３のいずれかで示した半導体装置を
適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図８（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍３２０は、筐体３２１
及び筐体３２２の２つの筐体で構成されている。筐体３２１及び筐体３２２は、軸部３２
５により一体とされており、該軸部３２５を軸として開閉動作を行うことができる。この
ような構成により、紙の書籍のような動作を行うことが可能となる。
筐体３２１には表示部３２３が組み込まれ、筐体３２２には表示部３２４が組み込まれ
ている。表示部３２３及び表示部３２４は、続き画面を表示する構成としてもよいし、異
なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば
右側の表示部（図８（Ｃ）では表示部３２３）に文章を表示し、左側の表示部（図８（Ｃ
）では表示部３２４）に画像を表示することができる。実施の形態１乃至４のいずれかで
示した半導体装置を適用することにより、信頼性の高い電子書籍とすることができる。
また、図８（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、筐
体３２１において、電源３２６、操作キー３２７、スピーカー３２８などを備えている。
操作キー３２７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボー
ドやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に
、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図８（Ｄ）は、携帯型情報端末であり、筐体３３０及び筐体３３１の二つの筐体で構成
されている。筐体３３１には、表示パネル３３２、スピーカー３３３、マイクロフォン３
３４、ポインティングデバイス３３６、カメラ用レンズ３３７、外部接続端子３３８など
を備えている。また、筐体３３０には、携帯型情報端末の充電を行う太陽電池セル３４０
、外部メモリスロット３４１などを備えている。また、アンテナは筐体３３１内部に内蔵
されている。実施の形態１乃至４のいずれかで示した半導体装置を適用することにより、
信頼性の高い携帯型情報端末とすることができる。
また、表示パネル３３２はタッチパネルを備えており、図８（Ｄ）には映像表示されて
いる複数の操作キー３３５を点線で示している。なお、太陽電池セル３４０で出力される
電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル３３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
３３２と同一面上にカメラ用レンズ３３７を備えているため、テレビ電話が可能である。
スピーカー３３３及びマイクロフォン３３４は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体３３０と筐体３３１は、スライドし、図８（Ｄ）のよ
うに展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可
能である。
外部接続端子３３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット３４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる
。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図８（Ｅ）は、デジタルビデオカメラであり、本体３５１、表示部（Ａ）３５７、接眼
部３５３、操作スイッチ３５４、表示部（Ｂ）３５５、バッテリー３５６などによって構
成されている。実施の形態１乃至４のいずれかで示した半導体装置を適用することにより
、信頼性の高いデジタルビデオカメラとすることができる。
図８（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置３６０は、筐
体３６１に表示部３６３が組み込まれている。表示部３６３により、映像を表示すること
が可能である。また、ここでは、スタンド３６５により筐体３６１を支持した構成を示し
ている。実施の形態１乃至４のいずれかで示した半導体装置を適用することにより、信頼
性の高いテレビジョン装置３６０とすることができる。
テレビジョン装置３６０の操作は、筐体３６１が備える操作スイッチや、別体のリモコ
ン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出
力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置３６０は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
１００ 基板
１０１ 第１の領域
１０２ 第２の領域
１０３ 絶縁層
１０４ 第１の絶縁層
１０５ 第２の絶縁層
１０６ 酸化物半導体層
１０８ａ 配線
１０８ｂ 配線
１１２ ゲート絶縁層
１１３ ゲート絶縁層
１１４ ゲート電極
１１６ａ ソース電極
１１６ｂ ドレイン電極
１２２ａ ソース領域
１２２ｂ ドレイン領域
１２３ａ オフセット領域
１２３ｂ オフセット領域
１２４ 層間絶縁層
１２６ チャネル領域
１３０ 側壁絶縁層
１３１ 第１の絶縁層
１３２ 第２の絶縁層
１３３ 第３の絶縁層
１３６ 酸化物半導体層
１５５ トランジスタ
１５６ トランジスタ
２０１ 基板
２０２ 画素部
２０３ 信号線駆動回路
２０４ 走査線駆動回路
２０５ シール材
２０６ 基板
２１８ ＦＰＣ
２１８ａ ＦＰＣ
２１８ｂ ＦＰＣ
３０１ 本体
３０２ 筐体
３０３ 表示部
３０４ キーボード
３１１ 本体
３１２ スタイラス
３１３ 表示部
３１４ 操作ボタン
３１５ 外部インターフェイス
３２０ 電子書籍
３２１ 筐体
３２２ 筐体
３２３ 表示部
３２４ 表示部
３２５ 軸部
３２６ 電源
３２７ 操作キー
３２８ スピーカー
３３０ 筐体
３３１ 筐体
３３２ 表示パネル
３３３ スピーカー
３３４ マイクロフォン
３３５ 操作キー
３３６ ポインティングデバイス
３３７ カメラ用レンズ
３３８ 外部接続端子
３４０ 太陽電池セル
３４１ 外部メモリスロット
３５１ 本体
３５３ 接眼部
３５４ 操作スイッチ
３５５ 表示部（Ｂ）
３５６ バッテリー
３５７ 表示部（Ａ）
３６０ テレビジョン装置
３６１ 筐体
３６３ 表示部
３６５ スタンド

Claims (2)

  1. 第１の絶縁膜と、
    第２の絶縁膜と、
    酸化物半導体層と、
    導電膜と、
    を有し、
    前記酸化物半導体層は、インジウム、ガリウム及び亜鉛を有し、
    前記酸化物半導体層は第１の面において、前記第１の絶縁膜に接する第１の領域と、前
    記第２の絶縁膜に接する第２の領域と、を有し、
    前記導電膜は、前記酸化物半導体層の上方にあり、
    前記導電膜は、ゲート電極として機能する領域を有し、
    前記導電膜は、前記第１の絶縁膜と重なる領域を有し、
    前記第１の絶縁膜は、酸化シリコンを有し、
    前記第１の絶縁膜は、前記第１の領域に酸素を供給する機能を有し、
    前記第２の絶縁膜は、酸化アルミニウム、窒化アルミニウムまたは酸化窒化アルミニウ
    ムを有し、
    前記第２の領域は、前記第１の領域よりも抵抗が低いことを特徴とする半導体装置。
  2. 第１の絶縁膜と、
    第２の絶縁膜と、
    酸化物半導体層と、
    第１の導電膜と、
    第２の導電膜と、
    を有し、
    前記酸化物半導体層は、インジウム、ガリウム及び亜鉛を有し、
    前記酸化物半導体層は第１の面において、前記第１の絶縁膜に接する第１の領域と、前
    記第２の絶縁膜に接する第２の領域と、を有し、
    前記第１の導電膜は、前記酸化物半導体層の上方にあり、
    前記第１の導電膜は、ゲート電極として機能する領域を有し、
    前記第１の導電膜は、前記第１の絶縁膜と重なる領域を有し、
    前記第２の導電膜は、前記酸化物半導体層と接する領域を有し、
    前記第１の絶縁膜は、酸化シリコンを有し、
    前記第１の絶縁膜は、前記第１の領域に酸素を供給する機能を有し、
    前記第２の絶縁膜は、酸化アルミニウム、窒化アルミニウムまたは酸化窒化アルミニウ
    ムを有し、
    前記第２の領域は、前記第１の領域よりも抵抗が低いことを特徴とする半導体装置。
JP2016059463A 2010-07-26 2016-03-24 半導体装置 Expired - Fee Related JP6162282B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010167383 2010-07-26
JP2010167383 2010-07-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011157758A Division JP5917035B2 (ja) 2010-07-26 2011-07-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017116378A Division JP6379257B2 (ja) 2010-07-26 2017-06-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2016157954A JP2016157954A (ja) 2016-09-01
JP6162282B2 true JP6162282B2 (ja) 2017-07-12

Family

ID=45492848

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011157758A Active JP5917035B2 (ja) 2010-07-26 2011-07-19 半導体装置
JP2016059463A Expired - Fee Related JP6162282B2 (ja) 2010-07-26 2016-03-24 半導体装置
JP2017116378A Expired - Fee Related JP6379257B2 (ja) 2010-07-26 2017-06-14 半導体装置
JP2018142219A Active JP6657332B2 (ja) 2010-07-26 2018-07-30 半導体装置
JP2020017602A Active JP6970767B2 (ja) 2010-07-26 2020-02-05 半導体装置
JP2021177148A Active JP7201771B2 (ja) 2010-07-26 2021-10-29 半導体装置
JP2022205863A Pending JP2023036811A (ja) 2010-07-26 2022-12-22 半導体装置
JP2023037464A Pending JP2023060339A (ja) 2010-07-26 2023-03-10 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011157758A Active JP5917035B2 (ja) 2010-07-26 2011-07-19 半導体装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2017116378A Expired - Fee Related JP6379257B2 (ja) 2010-07-26 2017-06-14 半導体装置
JP2018142219A Active JP6657332B2 (ja) 2010-07-26 2018-07-30 半導体装置
JP2020017602A Active JP6970767B2 (ja) 2010-07-26 2020-02-05 半導体装置
JP2021177148A Active JP7201771B2 (ja) 2010-07-26 2021-10-29 半導体装置
JP2022205863A Pending JP2023036811A (ja) 2010-07-26 2022-12-22 半導体装置
JP2023037464A Pending JP2023060339A (ja) 2010-07-26 2023-03-10 半導体装置の作製方法

Country Status (4)

Country Link
US (3) US8519387B2 (ja)
JP (8) JP5917035B2 (ja)
KR (7) KR101894570B1 (ja)
TW (1) TWI514574B (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
KR20180088759A (ko) * 2010-07-27 2018-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9397222B2 (en) 2011-05-13 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20140086954A (ko) * 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101912406B1 (ko) * 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
JP6139952B2 (ja) * 2012-04-13 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
JP6186166B2 (ja) * 2012-05-02 2017-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI515911B (zh) * 2012-06-07 2016-01-01 群創光電股份有限公司 薄膜電晶體基板及其製作方法以及顯示器
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102207063B1 (ko) 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2014229814A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 薄膜トランジスタ、表示装置および電子機器
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6440457B2 (ja) * 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
US9318618B2 (en) * 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
CN106104772B (zh) * 2014-02-28 2020-11-10 株式会社半导体能源研究所 半导体装置以及具有该半导体装置的显示装置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI682632B (zh) * 2014-12-26 2020-01-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102290538B1 (ko) 2015-04-16 2021-08-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP6394518B2 (ja) * 2015-07-02 2018-09-26 住友電気工業株式会社 半導体デバイスおよびその製造方法
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
KR102454385B1 (ko) * 2015-12-31 2022-10-14 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
KR102543577B1 (ko) 2016-04-07 2023-06-14 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102568632B1 (ko) 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR101818623B1 (ko) 2016-05-24 2018-01-15 (주)아바텍 알루미늄 산화질화물이 코팅된 투명기판
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
JP7163294B2 (ja) 2017-09-05 2022-10-31 株式会社半導体エネルギー研究所 半導体装置
CN111480217A (zh) * 2017-12-22 2020-07-31 株式会社半导体能源研究所 半导体装置
US11195863B2 (en) * 2018-09-21 2021-12-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same
JP2020136400A (ja) * 2019-02-15 2020-08-31 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
EP3940753A1 (en) * 2020-07-15 2022-01-19 Imec VZW Method for processing a fet device
EP4020588A1 (en) * 2020-12-28 2022-06-29 IMEC vzw Method for processing a fet device
WO2023189493A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03200319A (ja) * 1989-12-27 1991-09-02 Nec Corp 多結晶シリコンの形成方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100248200B1 (ko) * 1996-12-30 2000-03-15 김영환 Soi 반도체 소자 및 그의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100501700B1 (ko) * 2002-12-16 2005-07-18 삼성에스디아이 주식회사 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP2006202874A (ja) 2005-01-19 2006-08-03 Sharp Corp 薄膜トランジスタの製造方法及び薄膜トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR101035752B1 (ko) * 2005-11-30 2011-05-20 사천홍시현시기건유한공사 다결정 실리콘 박막 트랜지스터 및 그 제조방법
KR101054798B1 (ko) * 2005-12-01 2011-08-05 사천홍시현시기건유한공사 다결정 실리콘 박막 트랜지스터 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5285235B2 (ja) * 2006-04-28 2013-09-11 株式会社半導体エネルギー研究所 半導体装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7419858B2 (en) 2006-08-31 2008-09-02 Sharp Laboratories Of America, Inc. Recessed-gate thin-film transistor with self-aligned lightly doped drain
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5121217B2 (ja) * 2006-12-05 2013-01-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7851277B2 (en) 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008252068A (ja) * 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP5348916B2 (ja) * 2007-04-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5268132B2 (ja) * 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5322530B2 (ja) * 2008-08-01 2013-10-23 富士フイルム株式会社 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101722409B1 (ko) * 2008-09-19 2017-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101021479B1 (ko) * 2008-12-16 2011-03-16 성균관대학교산학협력단 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치
KR100965259B1 (ko) 2008-12-18 2010-06-22 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
CN102257621B (zh) * 2008-12-19 2013-08-21 株式会社半导体能源研究所 晶体管的制造方法
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
KR101342179B1 (ko) 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR20120102653A (ko) 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP2023060339A (ja) 2023-04-27
TW201220496A (en) 2012-05-16
US8975115B2 (en) 2015-03-10
KR20230163966A (ko) 2023-12-01
US20130309822A1 (en) 2013-11-21
KR102390344B1 (ko) 2022-04-25
JP2018164117A (ja) 2018-10-18
JP2017157868A (ja) 2017-09-07
KR20210013750A (ko) 2021-02-05
US20140120660A1 (en) 2014-05-01
JP6379257B2 (ja) 2018-08-22
KR20120082800A (ko) 2012-07-24
US20120018727A1 (en) 2012-01-26
JP5917035B2 (ja) 2016-05-11
JP2012049513A (ja) 2012-03-08
US8637348B2 (en) 2014-01-28
JP6970767B2 (ja) 2021-11-24
KR20180100042A (ko) 2018-09-06
KR20190065222A (ko) 2019-06-11
JP2023036811A (ja) 2023-03-14
US8519387B2 (en) 2013-08-27
JP7201771B2 (ja) 2023-01-10
JP2022009717A (ja) 2022-01-14
TWI514574B (zh) 2015-12-21
KR20200033826A (ko) 2020-03-30
JP2016157954A (ja) 2016-09-01
JP2020074474A (ja) 2020-05-14
KR101894570B1 (ko) 2018-09-04
KR102605016B1 (ko) 2023-11-24
KR102337060B1 (ko) 2021-12-07
JP6657332B2 (ja) 2020-03-04
KR101988178B1 (ko) 2019-06-11
KR20220054766A (ko) 2022-05-03

Similar Documents

Publication Publication Date Title
JP6379257B2 (ja) 半導体装置
JP6487078B2 (ja) 半導体装置の作製方法
JP5992663B2 (ja) 半導体装置の作製方法
JP6595685B2 (ja) トランジスタ
JP5781844B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170614

R150 Certificate of patent or registration of utility model

Ref document number: 6162282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees