JP6046004B2 - 集積されたパワー増幅器を有するｃｍｏｓトランシーバ - Google Patents

集積されたパワー増幅器を有するｃｍｏｓトランシーバ Download PDF

Info

Publication number
JP6046004B2
JP6046004B2 JP2013162804A JP2013162804A JP6046004B2 JP 6046004 B2 JP6046004 B2 JP 6046004B2 JP 2013162804 A JP2013162804 A JP 2013162804A JP 2013162804 A JP2013162804 A JP 2013162804A JP 6046004 B2 JP6046004 B2 JP 6046004B2
Authority
JP
Japan
Prior art keywords
stage
nmos transistor
radio frequency
frequency signal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2013162804A
Other languages
English (en)
Other versions
JP2014030197A (ja
Inventor
デビッド・ジェイ・ウェーバー
パトリック・ユエ
デビッド・スー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014030197A publication Critical patent/JP2014030197A/ja
Application granted granted Critical
Publication of JP6046004B2 publication Critical patent/JP6046004B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L27/088—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/724—Devices having flexible or movable element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は集積回路のパワー増幅器、特に関係するギガヘルツ周波数帯域内での実質的な線形動作を可能にする別の相補型金属酸化膜半導体（ＣＭＯＳ）回路コンポーネントと共に集積されたパワー増幅器に関する。
トランシーバは送信機と受信機を含んでいるよく知られた回路であり、これらはしたがって通信信号をそれぞれ送信し受信することができる。通常、送信機は送信される信号の増幅の最後の段を与えるパワー増幅器（“ＰＡ”として知られている）を含んでいる。
最も通常の設計では、パワー増幅器は送信機および／またはトランシーバの他の部分とは物理的に分離されたコンポーネントとして構成される。砒化ガリウム（ＧａＡｓ）またはシリコンバイポーラ接合トランジスタ（ＳｉＢＪＴ）から作られたパワー増幅器が典型的に使用され、それは送信機がｎ−チャンネルまたはｐ−チャンネルトランジスタであっても、それらが典型的にＣＭＯＳ回路で作られたトランジスタよりも本質的に高い破壊電圧を有するためである。このような設計は所望の増幅特性を有するパワー増幅器を可能にするが、これらは高価である。ＣＭＯＳ集積回路のトランジスタよりも高価なＧａＡｓ、ＳｉＢＪＴまたは他の非ＣＭＯＳパワー増幅器だけでなく、非ＣＭＯＳパワー増幅器は送信機および／またはトランシーバのコンポーネントと同一の集積回路チップに形成されることができない。これらの両要素は結果的なトランシーバの価格全体に付加される。
ほとんどの送信機および受信機回路がパワー増幅器を含んで単一チップ上に存在するトランシシーバを有することが有益であることが認識されている。例えば1999 IEEE International Solid State Circuits Conference で刊行された文献（A Single Chip CMOS Direct-Conversion Transceiver for 900 MHz Spread Spectrum Digital Cordless Phones、T. Cho）では、集積されたパワー増幅器を含んでいるＣＭＯＳトランシーバを記載している。このパワー増幅器は３段のクラスのＡＢ増幅器として構成されている。このパワー増幅器は多数の他のトランシーバコンポーネントと同一の集積回路チップ上に集積されるが、その記載されたパワー増幅器は複数の欠点を有する。
これらの１つはこの回路がトランジスタの破壊電圧を大きく超える供給電圧を許容するように設計されていないことである。特に、高いトランスコンダクタンスを有する深いサブミクロンのＣＭＯＳ回路で使用されるトランジスタは供給電圧よりも非常に高い接合電圧を確実に許容できない。しかしながら、集積されたＲＦパワー増幅器は、ＲＦoutノードの電圧が０から少なくとも２＊Ｖｄｄ、即ち回路の出力の誘導性負荷により可能にされる振幅へスイングするときに最も効率的である。誘導性負荷は典型的にパワー増幅器の出力トランジスタの供給電源とドレインとの間に接続された導体である。さらに、ＲＦoutノードは典型的に直接アンテナに接続されるので、送信されたパワーがパワー増幅器へ逆方に反射される可能性はＲＦoutノードでの最大電圧を４＊Ｖｄｄへ近付けさせる。この電圧は新型のＣＭＯＳ装置の破壊電圧を超え、予測不能な性能または装置の損傷を生じさせる。
別の欠点は、前述の集積されたパワー増幅器が非線形動作を行うことである。さらに９００ＭＨｚの範囲で動作することを意図し、これは実質的にはギガヘルツの範囲で高い周波数ではない。
さらに、実質的な数の送信機および受信機コンポーネントを有するＣＭＯＳチップ上に、集積されたパワー増幅器が形成されるとき、必要とされるピン数はそれに対応して増加する。しかしながら、ピンを単に付加することは必ずしも有用な回路を生じるとは限らない。これは本発明者が発見したように、動作中にパワー増幅器により発生される熱エネルギの放散を行う半導体パッケージが必要とされるためである。
したがって、種々の問題、好ましくは全ての前述の欠点を克服するＣＭＯＳチップと集積されるパワー増幅器が所望されている。
本発明は好ましい実施形態で、電磁信号等、典型的には無線周波数信号のような通信信号を増幅するための絶縁破壊に耐えるトランジスタ構造を与える。この構造は入力無線周波数信号を受信するために接地および第１のゲートに接続されたソースを有する第１のＮＭＯＳトランジスタを含んでいる。第１のゲートは第１の絶縁体と、第１のトランスコンダクタンスおよびそれに関連する第１の破壊電圧を有する第１のＮＭＯＳトランジスタ上に配置されている。また、第２のＮＭＯＳトランジスタも含まれており、これは第１のＮＭＯＳトランジスタのドレインに接続されたソースと、基準ＤＣ電圧に接続されたゲートと、増幅された無線信号の出力を与えるドレインと、基準ＤＣ電圧と第２のＮＭＯＳトランジスタのドレインとの間に配置された負荷とを有する。第２のゲートは第２の絶縁体上に配置され、第２のＮＭＯＳトランジスタは第２のトランスコンダクタンスおよびそれに関連する第２の破壊電圧とを有し、第２の絶縁体は第１の絶縁体よりも厚い。これにより第１のトランスコンダクタンスは第２のトランスコンダクタンスよりも大きく、第２の破壊電圧は第１の破壊電圧よりも大きい。
本発明はまた好ましい実施形態で、差入力増幅段と、第１のレベルシフトと、差駆動段と、第２のレベルシフト段と、差出力段とを含んでいる差通信信号を増幅するための集積回路チップ装置を提供する。
さらに、本発明は好ましい実施形態で、パッケージの片側の周囲のみに端子を含んでいる半導体パッケージにパッケージされている集積回路チップを含んでおり、パッケージの片側に金属接地平面を含んでいる。周囲区域内および半導体チップ上には差入力増幅段と差駆動増幅段が配置されている。差出力段は差入力増幅段、差駆動増幅段、差出力段により発生される熱エネルギのヒートシンクとして作用するように金属接地平面上に配置されている。
したがって、本発明は他のＣＭＯＳトランシーバチップと共に集積され、実質上線形動作を行うパワー増幅器を有効に提供できる。
本発明は他のＣＭＯＳトランシーバチップコンポーネントと共に集積され、ギガヘルツ範囲の周波数で動作を行うパワー増幅器を有効に提供することができる。
本発明は他のＣＭＯＳトランシーバコンポーネントと共に集積されたパワー増幅器のトランジスタの効率を増加するためレベルシフトを行うパワー増幅器を有効に提供することもできる。
本発明はゲートキャパシタンスおよび雑音の影響を減少するために、他のＣＭＯＳトランシーバコンポーネントと共に集積されたパワー増幅器のレベルシフトを誘導性バイアスを有効に与えることがさらに可能である。
本発明はさらに、他のＣＭＯＳトランシーバコンポーネントと共に集積されたパワー増幅器の絶縁破壊に耐えるカスコード構造を有効に与えることができる。
さらに、本発明は他のＣＭＯＳトランシーバコンポーネントと共に集積され、動作中にパワー増幅器により発生される熱エネルギの放散を行うパワー増幅器の半導体パッケージを有効に与えることができる。
本発明にしたがって絶縁破壊に耐えるトランジスタ構造の図。 本発明にしたがって集積されたトランシーバチップのブロック図。 本発明にしたがって集積されたトランシーバチップの送信機のパワー増幅器部分のブロック図。 本発明にしたがって集積されたトランシーバチップの送信機のパワー増幅器部分の回路図。 本発明にしたがって集積されたトランシーバチップの概略図。 本発明にしたがったパッケージングの概略図。 本発明にしたがった回路コンポーネントの配置図。 本発明にしたがったボンドパッドの平面図および断面図。 本発明にしたがって集積されたトランシーバチップの送信機のパワー増幅器部分における別の実施形態の概略図。
詳細な説明
本発明の前述およびその他の目的、特徴、利点を以下の技術範囲を限定するものではない本発明の例示的な実施形態により、図面を参照してさらに詳細に説明する。同一の参照符号は幾つかの図を通じて本発明の類似部分を表している。
図１は絶縁破壊に耐えるトランジスタ構造10を示しており、これは以下さらに説明するように他のＣＭＯＳ回路コンポーネントと共に集積されることを目的とするパワー増幅器の最終出力段で使用される。この出力段の基本的なトポロジは２つのＮＭＯＳトランジスタ12、14である。示されているように、電磁信号等、典型的には無線周波数信号、ここでは無線周波数入力信号ＲＦINとして説明されている通信信号はトランジスタ12のゲートに入力され、トランジスタ14のゲートはパワー供給電圧ＶＤＤに接続されている。トランジスタ12はパワー増幅に必要なトランスコンダクタンスを与え、トランジスタ14はＲＦOUT ノードで生じる高い電圧スイングからトランジスタ12を保護する。トランジスタ14は１の電流利得を有するように接続されているので、トランジスタ12のトランスコンダクタンスをそれ程劣化せず、その破壊電圧を超過せずにＲＦout OUTの電圧振幅を２＊ＶＤＤであるように許容できる。さらに、トランジスタ12と14間のソース−ドレイン接続点に現れる電圧はＲＦOUT電圧の分割されたバージョンであり、このような過剰な電圧スイングはトランジスタ12の接合部に現れない。
また、増幅器の性能は主としてトランジスタ12のトランスコンダクタンスによって設定されるので、トランジスタ14は厚いゲート−酸化物の使用により絶縁破壊−電圧を最適にするように選択されることができる。特に、ある集積回路技術は異なるトランジスタが異なるゲート酸化物の厚さを有することを可能にする。あるプロセスでは、２つの異なる厚さが利用可能である。このようなプロセスが使用されるならば、トランジスタ14がトランジスタ12よりも厚いゲート酸化物を有するように製造される場合、トランジスタ12は高いトランスコンダクタンスに対して最適にされるが、単独で使用されるならば低い破壊電圧を生成する。しかしながら厚いゲート−酸化物を有するトランジスタ14は高い破壊電圧を生成するように最適化されるので、これはＲＦOUT ノードで生じる高い電圧スイングからトランジスタ12を保護する。さらに、パワー増幅器が高い供給電圧で使用されることを潜在的に可能にし、これはパワー増幅器の設計を容易にし、潜在的に効率を改良する。トランジスタ14の減少されたトランスコンダクタンスは回路全体の性能を劣化せず、高い絶縁破壊および低いトランスコンダクタンス特性を有する単一のトランジスタを使用する構造よりも有効である。
先に参照したトランジスタ構造10は以下説明するように、ＣＭＯＳ集積回路トランシーバで使用される。
図２は本発明によるトランシーバの集積回路と、そこへの入力および出力として動作するコンポーネントのブロック図を示している。図２で示されているように、受信信号路52と送信信号路54が存在する。トランシーバＩＣ100内の送信機ブロック200をさらに詳細に説明するが、これは集積されたパワー増幅器を含んでいるので、本発明を適切に関連させるためにこれらの他のコンポーネントを高いレベルで説明する。
受信信号路52に沿って、無線周波数信号、および好ましくは５ＧＨｚを中心とする２０または４０ＭＨｚの帯域を有する信号がアンテナ60に入力される。受信モードでは、スイッチ63は受信信号路52が使用されるように構成されている。バンドパスフィルタ62、バラン64、キャパシタ66は受信されたＲＦ入力信号を成形し整合し、したがってトランシーバＩＣ100 内の受信機150はベースバンド直交位相（ＩおよびＱ）入力信号を発生するようにこれらを下方変換できる。これらのＩおよびＱ入力信号はローパスフィルタ68により濾波され、ぞれぞれアナログデジタル変換器70によりデジタル化され、その後、さらに処理されるようにデジタル信号プロセッサ（ＤＳＰ）72へ入力される。
送信信号路54に沿って、ＤＳＰ72からの出力デジタル信号はデジタルアナログ変換器80によりベースバンド直交ＩおよびＱ出力信号に変換され、これらはそれぞれローパスフィルタ82により濾波され、トランシーバＩＣ100内の送信機200により受信される。送信機200 はＲＦ出力信号を得るために受信されたベースバンドＩおよびＱ出力信号を上方変換し増幅する。ＲＦ出力信号はその後、成形され、スイッチ63が送信信号路54が使用されるように構成されるときキャパシタ84、バラン86、バンドパスフィルタ62を使用してアンテナ60の特性に整合される。
周波数シンセサイザ160、好ましい実施形態では３２ＭＨｚで動作する外部結晶162、シンセサイザの外部ループフィルタ164、チャンネル選択用のローパスフィルタ166を含む、集積されたトランシーバ100の内部またはその外部の他の実質的なコンポーネントも図２で示されている。
図３には送信機200のパワー増幅部分205のさらに詳細な図が示されている。入力段210 は知られているように、真の相補的なコンポーネントを有する完全に上方変換された差ＲＦ信号ＲＦin＋とＲＦin−をその入力として受信する。上方変換は４ＧＨｚと１ＧＨｚの局部発振器信号により直角ミキサを使用して行われる。
示されているように、受信されたＲＦin＋とＲＦin−の上方変換された信号は入力段210により増幅され、第１のレベルシフト段230を使用してレベルシフトされ、その後駆動段250により増幅される。駆動段250の出力はその後、出力段290へ入力される前に第２のレベルシフト段270を使用して再度レベルシフトされる。出力段290は図１を参照して前述したトランジスタ構造からなり、以下さらに説明する。
入力段210、駆動段250、出力段290は以後明白になるようにそれぞれカスコード構造で結合された共通ソースおよび共通ゲート増幅器から形成される。また図３で示されているように、駆動装置250と出力段290はゲートバイアス電圧を与えるためにバイアスブロック310および320によりバイアスされる。
さらに、チャージポンプ330は以後明白になるように、入力段210と駆動段250へ（２．５ボルト等の）ＶＤＤ基準電圧を超える（３．３ボルト等の）基準電圧を与えるために使用される。以下さらに説明するように入力段210のような任意の増幅段では、高い電圧供給が公称値よりも低い実際の電圧を有すると同時に、低い電圧供給が公称値よりも高い実際の電圧をもたないように注意すべきであることに注意する。チャージポンプはしたがって高い電圧レベルを低い電圧レベルと直列して変化させることが好ましい。
図４は図３の回路をさらに詳細に示している。示されているように、入力段210は電流源215に接続した共通のソースを有するＮＭＯＳトランジスタ212と214から構成されている。各ゲートで、先に上方変換されたＲＦin＋とＲＦin−信号の１つを入力する。ＮＭＯＳトランジスタ216と218はトランジスタ212と214のそれぞれのドレインに接続されたソースをそれぞれ有し、３．３ボルト等のＶＤＤよりも高いチャージポンプ電圧である入力ゲート電圧に結合される。トランジスタ216と218のドレインは第１のレベルのシフト段230への出力部を形成する。３．３ボルト等のＶＤＤよりも高い供給電圧と各トランジスタ216と218のドレインとの間にはインダクタ220と222がそれぞれ配置され、これは典型的に０．５ｎ乃至５ｎヘンリーの範囲である。
第１のレベルシフト段230はブロッキングキャパシタ232、234と、シャントインダクタ236、238とを含んでいる。キャパシタ232、234の大きさは集積回路100 で利用可能な空間により限定されるので、その大きさはそれぞれ典型的に０．１乃至１０ｐファラドの範囲であり、インダクタ236、238は典型的に０．２ｎ乃至５ｎヘンリーの範囲である。結果として、ブロッキングキャパシタの存在は駆動段250のゲートバイアスをＶＤＤよりも低い電圧に設定することを可能にし、これは飽和状態に留りながらドレインの大きな電圧スイングを許容するため駆動トランジスタの能力を改良する。しかしながら、キャパシタ232、234の大きさのブロッキングキャパシタは単独で（232等の）ブロッキングキャパシタと駆動段（以下説明するトランジスタ252等）のゲートで生成されるキャパシタとの間に電圧分割装置を生成し、不所望な信号減衰を発生する。したがって、（236等の）シャントインダクタはゲートキャパシタンスと実質的に共振するために（252等の）駆動段トランジスタのゲートと並列に使用され、ブロッキングキャパシタを横切る信号の転送を改善する。駆動段へのゲートバイアス電圧はシャントインダクタ236、238を経てバイアスブロック310から供給される。
駆動段250では、接地されている共通のソースを有するＮＭＯＳトランジスタ252、254が設けられている。また、それぞれのトランジスタは第１の入力段210で増幅され、第１のレベルシフト段230によりレベルシフトされている前もって十分に上方変換された差出力信号をそのそれぞれのゲートに入力される。ＮＭＯＳトランジスタ256、258はそれぞれトランジスタ252、254のドレインにそれぞれ接続されたソースを有し、ＶＤＤの入力ゲート電圧を与えられている。トランジスタ256、258のドレインは第２のレベルのシフト段270への入力部を形成する。ＶＤＤよりも高い電圧源と、各トランジスタ256、258のドレインとの間にはそれぞれインダクタ260、262が配置され、これらは典型的に０．５ナノ乃至５ナノヘンリーの範囲である。
第２のレベルシフト段270はブロッキングキャパシタ272と274、シャントインダクタ276と278とを含んでいる。キャパシタ272と274の大きさはそれぞれ１乃至３ピコファラドの範囲であり、インダクタ236、238は典型的に０．５乃至２ナノヘンリーの範囲である。第２のレベルのシフト段は上記の第１のレベルのシフト段と同一の機能を与え、それによって出力段290のゲートバイアスはＶＤＤよりも低い電圧に設定されることができ、また不所望な信号を最少にし、それによって前述したようにブロッキングキャパシタを横切る信号転送を改良する。出力段へのゲートバイアス電圧はシャントインダクタ276と278を経てバイアスブロック320から与えられる。
出力段290は各ＩおよびＱ信号路について前述した絶縁破壊に耐えるトランジスタ構造10を使用する。したがって各ＮＭＯＳトランジスタ292と294は高いトランスコンダクタンストランジスタとして最適化され、一方でトランジスタ296と298は前述したように高い破壊電圧を発生するように最適化される。示されているように、トランジスタ296と298のゲートはＤＳＰ71により制御されるパワー増幅器の制御信号（ｐａｏｎ）にそれぞれ接続される。
前述の３つの段の十分に差動の線形Ａ級パワー増幅器205 は典型的な状態（５０Ｃ）下で２４ｄＢｍ（２５０ｍＷ）の出力パワーを発生できる。（Ｐ１ｄＢにより規定される）増幅器の最大線形パワーは約２２．５ｄＢｍ（１７８ｍＷ）である。したがってパワー増幅器205は前述の特定の設計および目的とする使用において、１ｄＢの利得圧縮パワーからの５ｄＢのバックオフにより少なくとも１７．５ｄＢｍ（５６．５ｍＷ）の平均パワーを送信できる。
パワー増幅器205の動作および典型的にはＲＦ周波数である関係する周波数に関して、トランジスタの形状は適切に選択されなければならない。増幅器段210、250、290を形成するトランジスタの動作速度はチャンネルの長さに反比例するので、信号路中の全てのトランジスタは設計規則が可能にする２４０ｎｍ等の最小のチャンネルで設計されることが好ましい。さらに、大きい装置幅は不所望のゲート抵抗を生じるので、各トランジスタはその幅がある尺度を超えないような寸法にされている。５μｍは最小のチャンネルの長さが２４０ｎｍである設計規則に対して有効な最大値として決定されている。したがって、所望の出力パワーに必要な大きい寸法のトランジスタを実現するため、幅約５μｍで長さ２４０ｎｍのセルが必要な寸法のトランジスタを形成するために複製される。好ましい実施形態では、入力段210のトランジスタ212、214は共に並列で使用される４８の装置（各差動側で２４）を含んでおり、駆動段250のトランジスタ252、254は共に並列で使用される７２の装置（各差動側で３６）を含んでおり、出力段290のトランジスタ292、294は所望の出力パワーを実現するために共に並列で使用される２２０の装置（各差動側で１１０）を含んでいる。類似の数の装置は各出力段で他のトランジスタ対（トランジスタ対216−218；256−258；296−298）に対して使用されることが好ましい。
動作において、全ての増幅段210、250、290は差動であるので、接地接続部を通るＡＣ電流は理想的にはゼロである。これは接地接続ワイヤのインダクタンスを実効的に消去し、各増幅段が高性能のＧａＡｓ ＲＦパワー増幅器で典型的に見られる低インダクタンスのカスタムパッキングまたは背後の接地接触部なしに合理的なパワー利得を有することを可能にする。この方法は典型的に外部バラン86がシングルエンドの信号でアンテナ60を駆動することを要求し、約０．５乃至１ｄＢのバラン86を通じて相当な挿入損失を生じ、したがってパワー増幅器205 から高いパワーターゲットを必要とする。それにもかかわらず、集積されたパワー増幅器の利点は前述の潜在的な要求に応じることによる潜在的な欠点よりも非常に重要である。
先の説明では、Ａ級動作の基準において、各増幅段210、250、290の静止状態電流は出力段トランジスタが常にＡＣスイングによって電流を導くような高さに設定される。このモードで動作するパワー増幅器の最大の理論的なドレイン効率は５０％である（負荷に転送される１ｍＷ毎に２ｍＷのＤＣパワーが必要とされる）。Ａ級増幅器はまた出力信号振幅にかかわりなく一定のＤＣパワーを消費し、信号エンベロープが最大レベルよりも下であるとき非常に低い効率を生じる。パワー消費についての明白な欠点にかかわらず、Ａ級方法は利得および線形の性能を最大にするために使用されている。高い効率の動作モードは消費するＤＣ電流が少なく、段により設定されるシステムが集積された増幅器チェーン内で同調およびデバッグすることをさらに困難にする。
さらに、パワー増幅器205 により生成される出力パワーは好ましくは動作範囲の入力電圧振幅の線形関数である。情報は送信された信号の振幅に含まれ、パワー増幅器を通る振幅レベルの歪みはリンク品質の劣化を生じさせる。信号エンベロープが変化する程度は“ピーク対平均比”により特徴付けされることができ、これは最大の信号振幅と平均信号振幅との比であり、通常はｄＢで表される。パワー増幅器の線形動作の含意はピーク対平均比が実現可能な平均パワーを決定するためにパワー増幅器の最大の線形パワー能力から減算されなければならないことである。好ましい実施形態では、パワー増幅器の最大の線形パワーは２２．５ｄＢｍであり、予測されたピーク対平均比は５ｄＢであり、それ故、送信で利用可能な平均パワーは１７．５ｄＢｍである。さらに、Ａ級動作のために、パワー増幅器は常にピークパワーで送信できるように十分なＤＣ電流を流し、ピーク対平均信号が増加され、パワー増幅器の動作効率は減少する。５ｄＢのピーク対平均比では、理想的なＡ級増幅器の最大のドレイン効率は５０％から１６％まで減少される。
本発明の別の特徴は、駆動段250と出力段290の静止状態電流を変化するために各バイアスブロック310、320に３ビットレジスタを含むことである。バイアスブロック310、320はゲートバイアス電圧、したがって各駆動段250と出力段290の零入力状態の電流を変化するために８つの異なるバイアスのうち１つが使用されることを可能にするバイアス構造をそれぞれ含んでいる。これらの各バイアスブロック310、320は３ビットレジスタの状態に基づいて、別々の分岐が切換えられ共に合計されることができる電流ミラーを使用して構成されている。
前述の集積されたパワー増幅器の設計は現在の集積されたパワー増幅器の設計では見られない利点を与えるが、さらに性能を改良するために他の考察を考慮することができる。１つの考察は集積回路トランシーバの熱特性である。パワー増幅器が他のトランシーバコンポーネントと共に集積されるとき、パワー増幅器の熱効果はパワー増幅器が集積されない場合よりも厳しく他の回路コンポーネントに影響する。さらに、本発明による線形特性を有するパワー増幅器が所望されるので、パワー増幅器により生じる熱エネルギの放散は種々の状態にわたってこのような線形特性を可能にすることを容易にできる。
集積されたトランシーバ100は、受信機150と、パワー増幅部205を含む送信機200で受信され送信される種々の信号の外部回路コンポーネントへの接続を設定するピンまたは端子を含んでおり、このようなピンまたは端子の必要数は大きく、好ましい実施形態では５０を超える。したがって、通常の設計原理が使用されるならば、集積回路パッケージの下側全体に沿ってピンが配置されることを可能にする集積回路パッケージング技術を使用する。このような設計は必要なピン数を与えるが、パワー増幅器の熱エネルギの発生から生じる熱問題を満足させることは困難であることが発見されている。
したがって、図５Ａで示されているように、本発明はパッケージ400の周辺に沿って端子410を含んでいる導線なしのプラスティックチップキャリア半導体パッケージ400を使用する。さらに、図５Ｂで示されているように、パッケージ400はパッケージ400の下側に沿って金属接地平面420を有する。図５Ａで示されているように、集積回路チップ100内の電気接地へのコンポーネントの接続101 は電気的にこの接地平面に接地されている。
図５Ａは受信機150と送信機200とを構成するコンポーネントを含んだ集積されたトランシーバチップの種々のコンポーネントの位置を示している。送信機200の一部であるパワー増幅器205に関して、パワー増幅器205の出力段290の出力がエッジから約５００μｍ以内であるように集積回路のエッジに位置され、したがって短いボンドワイヤ101がパワー増幅器の接地点を接地平面へ接続し、同様に端子410 へ接続されたワイヤ102を可能な限り短くすることを可能にする。接地平面の位置を考慮したパワー増幅器のレイアウトによって、パワー増幅器からの熱エネルギは接地平面へ放散されることができる。
図５Ｃはパワー増幅器205の種々のコンポーネントの位置の平面図を示している。入力段210、レベルシフト段230、駆動段250、レベルシフト段270、出力段290は、出力段290、特に出力段290の出力がＲＦボンドパッド112および標準的なボンドパッド110に最も近いように構成されている。
また、パワー増幅器205の出力段290のトランジスタの出力は出力トランジスタに直列する寄生抵抗を減少するために集積回路のボンドパッドに集積される。図６のＡおよびＢで示されているように、標準的なボンドパッド110に関連する寄生キャパシタンスを減少させるため、金属１および金属２の層Ｍ１、Ｍ２はＲＦボンドパッド112では使用されず、金属１および金属２の層Ｍ１、Ｍ２は標準的なボンドパッド110において使用される。即ち、金属３、４、５（Ｍ３、Ｍ４、Ｍ５）だけがボンドパッド112のパッシベーション開口の下に存在する。さらに寄生キャパシタンスに関連する抵抗損失を減少させるために、ケイ化物のｐ＋拡散遮蔽120がボンドパッド112の金属３の下に使用される。
図７で示されている別の実施形態の集積されたパワー増幅器205Aでは、種々の増幅段のカスコード構造が保持されており、特に図１で説明されているように高い破壊電圧を有するトランジスタ12と共に高いトランスコンダクタンスを有するトランジスタ10を使用した構造が示されている。しかしながらこの実施形態では、図３および４に関して前述したレベルシフト段は省略されており、１利得段の出力は次の利得段の入力に直接結合されている。図７で示されているように、第１の段510は第２の利得段530へ直接接続されている。
第１の利得段510は、図３の利得段210と異なって（３．３ボルト等の）ＶＤＤを超える任意の電圧ではなく（２．５ボルト等の）ＶＤＤ電圧に接続されている。したがってこの第１の利得段510は共通ソースを有するＮＭＯＳトランジスタ512、514を具備し、電源580に接続されている。それぞれ予め十分に上方変換された差信号の１つをそのそれぞれのゲートに入力する。ＮＭＯＳトランジスタ516、518はそれぞれトランジスタ512、514のドレインにそれぞれ接続されたソースを有し、３．３ボルト等のＶＤＤよりも高いチャージポンプ電圧である入力ゲート電圧に結合される。トランジスタ516、518のドレインは出力部を形成する。ＶＤＤ電圧源と各トランジスタ516、518のドレインとの間にはそれぞれインダクタ520および522が配置され、これは典型的に０．５ナノ乃至５ナノヘンリーの範囲である。
第２の利得段530は第１の利得段510へ直接接続されている。第２の利得段530は共通ソースを有するＮＭＯＳトランジスタ532、534を含んでおり、そのソースは電源590へ接続されている。またそれぞれは第１の利得段510で増幅されている予め十分に上方変換された差信号の１つをそのそれぞれのゲートに入力する。ＮＭＯＳトランジスタ536および538はそれぞれトランジスタ532、534のドレインにそれぞれ接続されたソースを有し、３．３ボルト等のＶＤＤよりも高いチャージポンプ電圧である入力ゲート電圧に結合されている。トランジスタ536、538のドレインは第２の利得段530からの出力を形成する。ＶＤＤよりも高いチャージポンプ電圧源と各トランジスタ536、538のドレインとの間にはそれぞれインダクタ540、542が配置され、これは典型的に０．５ナノ乃至５ナノヘンリーの範囲である。
したがって、図７のこの実施形態では、大量の面積を必要とするチップ上のレベルシフトキャパシタが必要ではないので、面積に関する節約が実現できる。しかしながら、これは205のトポロジと比較して少量しかスイングできないので出力電圧を犠牲にして得られる効果である。この設計では出力スイングは信号の線形性と妥協せずに２．５Ｖよりも低くなることはできない。これはこの実施形態では入力信号のＤＣ成分は約２．０乃至２．５ボルトの範囲であるので、入力利得段510の供給電圧が低く、トランジスタ512、514のようなトランジスタの利得電圧が510の供給電圧に近いように限定されるためである。205の実施形態では、レベルシフタの使用は入力信号が約０．８乃至１．５Ｖの範囲の低い電圧であることを可能にする。
本発明をその特定の実施形態を参照してここで説明したが、種々の変化および変更が前述の説明において意図され、幾つかの例では、本発明の幾つかの特徴が特許請求の範囲に記載された本発明の技術的範囲を逸脱せずに他の特徴の対応した使用なしに使用されることが認識されるであろう。

Claims (9)

  1. 集積回路チップを具備している差動無線周波数信号を増幅する装置において、前記集積回路チップは、
    前記差動無線周波数信号を受信し、第１の段の増幅された差動無線周波数信号を生成する第１のカスコード接続されたＭＯＳトランジスタを含んでいる差動入力増幅段と、
    前記第１の段の増幅された差動無線周波数信号の転送を可能にする第１のブロッキングキャパシタと第１のシャントインダクタとを含んでいる第１のレベルシフト段と、
    前記第１のレベルシフト段から前記第１の段の増幅された差動無線周波数信号を受信し、第２の段の増幅された差動無線周波数信号を生成する第２のカスコード接続されたＭＯＳトランジスタを含んでいる駆動段とを含み、
    前記駆動段は、
    接地された第１のソースと、前記第１の段の増幅された差動無線周波数信号を受信するための第１のゲートとを有する第１のＮＭＯＳトランジスタであって、前記第１のゲートは、第１の絶縁体上に配置され、前記第１のＮＭＯＳトランジスタは、第１のトランスコンダクタンスとそれに関連する第１の破壊電圧とを有する、前記第１のＮＭＯＳトランジスタと、
    前記第１のＮＭＯＳトランジスタの第１のドレインに接続された第２のソースと、基準ＤＣ電圧源に接続された第２のゲートと、前記増幅された差動無線周波数信号の出力を与える第２のドレインとを有する第２のＮＭＯＳトランジスタであって、負荷が前記基準ＤＣ電圧源と前記第２のＮＭＯＳトランジスタの前記第２のドレインとの間に配置され、前記第２のゲートは、第２の絶縁体上に配置され、前記第２のＮＭＯＳトランジスタは、第２のトランスコンダクタンスとそれに関連する第２の破壊電圧とを有する、前記第２のＮＭＯＳトランジスタと
    を具備し、
    前記第１のトランスコンダクタンスが前記第２のトランスコンダクタンスよりも大きくなるように、前記第２の絶縁体は前記第１の絶縁体よりも厚さが大きくされている、
    装置。
  2. 前記第２の破壊電圧は前記第１の破壊電圧よりも大きい請求項１記載の装置。
  3. 前記第２の破壊電圧は前記第１の破壊電圧よりも大きい請求項１記載の装置。
  4. 前記第２の段の増幅された差動無線周波数信号の転送を可能にする第２のブロッキングキャパシタと第２のシャントインダクタとを含んでいる第２のレベルシフト段と、
    前記第２のレベルシフト段から前記第２の段の増幅された差動無線周波数信号を受信し、第３の段の増幅された差動無線周波数信号を生成する第３のカスコード接続されたＭＯＳトランジスタを含んでいる出力段と
    をさらに含んでいる請求項１記載の装置。
  5. 前記出力段は、
    接地された第１のソースと、前記第２の段の増幅された差動無線周波数信号を受信するための第１のゲートとを有する第１のＮＭＯＳトランジスタであって、前記第１のゲートは、第１の絶縁体上に配置され、前記第１のＮＭＯＳトランジスタは、第１のトランスコンダクタンスおよびそれに関連する第１の破壊電圧を有する、前記第１のＮＭＯＳトランジスタと、
    前記第１のＮＭＯＳトランジスタの第１のドレインに接続された第２のソースと、前記基準ＤＣ電圧源に接続された第２のゲートと、前記増幅された差動無線周波数信号の出力を与える第２のドレインとを有する第２のＮＭＯＳトランジスタであって、負荷が前記基準ＤＣ電圧源と前記第２のＮＭＯＳトランジスタの前記第２のドレインとの間に配置され、前記第２のゲートは、第２の絶縁体上に配置され、前記第２のＮＭＯＳトランジスタは、第２のトランスコンダクタンスとそれに関連する第２の破壊電圧とを有する、前記第２のＮＭＯＳトランジスタと
    を具備する、請求項４記載の装置。
  6. 前記第２の破壊電圧は前記第１の破壊電圧よりも大きい請求項５記載の装置。
  7. 前記第２の破壊電圧は前記第１の破壊電圧よりも大きい請求項５記載の装置。
  8. 前記集積回路チップは半導体パッケージ中にパッケージされ、前記半導体パッケージは、前記パッケージの１側面の周辺部のみにある複数の端子、前記周辺部内の前記パッケージの前記１側面上の金属接地平面、および前記差動入力増幅段と、前記駆動段と、前記金属接地平面上に配置されている出力段とを備えるパワー増幅器を含み、この結果、前記金属接地平面は、前記パワー増幅器により発生される熱エネルギ用のヒートシンクを与える、請求項１記載の装置。
  9. 集積回路チップを具備している差動無線周波数信号を増幅する装置において、前記集積回路チップは、
    前記差動無線周波数信号を受信し、第１の段の増幅された差動無線周波数信号を生成する第１のカスコード接続されたＭＯＳトランジスタを含んでいる第１の差動増幅段と、
    前記第１の差動増幅段から前記第１の段の増幅された差動無線周波数信号を受信し、第２の段の増幅された差動無線周波数信号を生成する第２のカスコード接続されたＭＯＳトランジスタを含んでいる第２の差動増幅段と
    を含み、
    前記第１の差動増幅段および前記第２の差動増幅段は、
    電流源に接続された第１のソースと、前記差動無線周波数信号を受信するための第１のゲートとを有する第１のＮＭＯＳトランジスタであって、前記第１のゲートは、第１の絶縁体上に配置され、前記第１のＮＭＯＳトランジスタは、第１のトランスコンダクタンスとそれに関連する第１の破壊電圧とを有する、第１のＮＭＯＳトランジスタと、
    前記第１のＮＭＯＳトランジスタの第１のドレインに接続された第２のソースと、入力ゲート電圧に接続された第２のゲートと、前記増幅された差動無線周波数信号の出力を与える第２のドレインとを有する第２のＮＭＯＳトランジスタであって、インダクタが、基準ＤＣ電圧源と前記第２のＮＭＯＳトランジスタの前記第２のドレインとの間に配置され、前記第２のゲートは、第２の絶縁体上に配置され、前記第２のＮＭＯＳトランジスタは、第２のトランスコンダクタンスとそれに関連する第２の破壊電圧とを有する、前記第２のＮＭＯＳトランジスタと
    を具備し、
    前記第１のトランスコンダクタンスが前記第２のトランスコンダクタンスよりも大きくなるように、前記第２の絶縁体は前記第１の絶縁体よりも厚さが大きくされている、
    装置。
JP2013162804A 2000-09-15 2013-08-05 集積されたパワー増幅器を有するｃｍｏｓトランシーバ Expired - Lifetime JP6046004B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/663,101 2000-09-15
US09/663,101 US6504433B1 (en) 2000-09-15 2000-09-15 CMOS transceiver having an integrated power amplifier

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012152341A Division JP5389989B2 (ja) 2000-09-15 2012-07-06 集積されたパワー増幅器を有するｃｍｏｓトランシーバ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015110233A Division JP2015201865A (ja) 2000-09-15 2015-05-29 集積されたパワー増幅器を有するｃｍｏｓトランシーバ

Publications (2)

Publication Number Publication Date
JP2014030197A JP2014030197A (ja) 2014-02-13
JP6046004B2 true JP6046004B2 (ja) 2016-12-14

Family

ID=24660475

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2002527579A Withdrawn JP2004509533A (ja) 2000-09-15 2001-09-14 集積されたパワー増幅器を有するｃｍｏｓトランシーバ
JP2012152341A Expired - Lifetime JP5389989B2 (ja) 2000-09-15 2012-07-06 集積されたパワー増幅器を有するｃｍｏｓトランシーバ
JP2013162804A Expired - Lifetime JP6046004B2 (ja) 2000-09-15 2013-08-05 集積されたパワー増幅器を有するｃｍｏｓトランシーバ
JP2015110233A Pending JP2015201865A (ja) 2000-09-15 2015-05-29 集積されたパワー増幅器を有するｃｍｏｓトランシーバ

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2002527579A Withdrawn JP2004509533A (ja) 2000-09-15 2001-09-14 集積されたパワー増幅器を有するｃｍｏｓトランシーバ
JP2012152341A Expired - Lifetime JP5389989B2 (ja) 2000-09-15 2012-07-06 集積されたパワー増幅器を有するｃｍｏｓトランシーバ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015110233A Pending JP2015201865A (ja) 2000-09-15 2015-05-29 集積されたパワー増幅器を有するｃｍｏｓトランシーバ

Country Status (7)

Country Link
US (3) US6504433B1 (ja)
EP (2) EP1317776B1 (ja)
JP (4) JP2004509533A (ja)
KR (2) KR100823241B1 (ja)
AU (1) AU2001290886A1 (ja)
TW (1) TW503611B (ja)
WO (1) WO2002023634A2 (ja)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7113744B1 (en) * 1999-10-21 2006-09-26 Broadcom Corporation Adaptive radio transceiver with a power amplifier
US6504433B1 (en) * 2000-09-15 2003-01-07 Atheros Communications, Inc. CMOS transceiver having an integrated power amplifier
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7149316B1 (en) * 2000-10-26 2006-12-12 Cypress Semiconductor Corporation Microcontroller having an on-chip high gain amplifier
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US7065155B2 (en) * 2000-12-22 2006-06-20 Atheros Communications, Inc. Method and apparatus for a transceiver having a constant power output
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7088969B2 (en) * 2002-02-12 2006-08-08 Broadcom Corporation Highly linear power amplifier and radio applications thereof
US7251292B2 (en) * 2002-03-21 2007-07-31 Intel Corporation Technique and apparatus for low power wireless communication
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US6750652B2 (en) * 2002-10-22 2004-06-15 Ge Medical Systems Global Technology Company, Llc Integrated quadrature splitter-combiner and balun
US7001479B2 (en) * 2003-04-03 2006-02-21 Ge Medical Systems Global Technology Company, Llc Methods and apparatus for assembling magnetized permanent magnetic blocks
US7071785B2 (en) * 2003-10-22 2006-07-04 Broadcom Corporation Use of a thick oxide device as a cascode for a thin oxide transcoductance device in MOSFET technology and its application to a power amplifier design
GB2412260B (en) * 2004-03-16 2007-09-26 Wolfson Microelectronics Plc Low noise op amp
GB2412259A (en) * 2004-03-16 2005-09-21 Wolfson Ltd A CMOS folded-cascode operational amplifier having low flicker noise
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US20060085276A1 (en) * 2004-10-15 2006-04-20 Johannes Hoech Ecommerce methods and systems
US7692489B2 (en) * 2004-12-16 2010-04-06 Analog Devices, Inc. Differential two-stage miller compensated amplifier system with capacitive level shifting
US7920017B2 (en) * 2004-12-16 2011-04-05 Analog Devices, Inc. Programmable clock booster system
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7176723B2 (en) * 2005-02-18 2007-02-13 Semiconductor Components Industries Llc Translator circuit and method therefor
US7504677B2 (en) * 2005-03-28 2009-03-17 Freescale Semiconductor, Inc. Multi-gate enhancement mode RF switch and bias arrangement
US7345545B2 (en) * 2005-03-28 2008-03-18 Freescale Semiconductor, Inc. Enhancement mode transceiver and switched gain amplifier integrated circuit
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
WO2007108306A1 (ja) * 2006-03-15 2007-09-27 Nec Corporation 送信電力制御装置、移動局、送信電力制御方法及びプログラム
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US7920090B2 (en) * 2006-04-28 2011-04-05 Infineon Technologies Ag Radar system
JP2008103889A (ja) * 2006-10-18 2008-05-01 Niigata Seimitsu Kk 低雑音増幅器
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8026739B2 (en) * 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8340598B2 (en) * 2007-05-17 2012-12-25 Qualcomm Atheros, Inc. Dual mode power amplifier
US7489202B1 (en) 2007-08-20 2009-02-10 Freescale Semiconductor, Inc. RF amplifier with stacked transistors, transmitting device, and method therefor
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US20090088121A1 (en) * 2007-09-27 2009-04-02 Nanoamp Solutions Inc. (Cayman) High Linearity and Low Noise Mixer
US20090274185A1 (en) * 2008-05-02 2009-11-05 Microvision, Inc. Laser Drive Amplifier
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8903332B2 (en) * 2009-06-23 2014-12-02 Silicon Laboratories Inc. Circuit device and method of coupling to an antenna
US8330547B2 (en) * 2009-06-30 2012-12-11 Qualcomm, Incorporated Gain control linearity in an RF driver amplifier transmitter
US9048890B1 (en) * 2009-12-18 2015-06-02 Maxim Integrated Products, Inc. Transmitter circuit with integrated power control
TWI435541B (zh) 2010-09-07 2014-04-21 Realtek Semiconductor Corp 功率放大器及控制功率放大器的方法
US9437555B2 (en) * 2011-06-07 2016-09-06 Verisiti, Inc. Semiconductor device having features to prevent reverse engineering
CN103326737B (zh) * 2012-03-22 2015-05-27 民瑞科技股份有限公司 数字无线通讯收发模组
US9681389B2 (en) 2013-02-15 2017-06-13 The Regents Of The University Of Michigan Integrated ultra wideband transceiver
JP6272102B2 (ja) * 2014-03-27 2018-01-31 三菱電機株式会社 カスコード増幅器
WO2016030942A1 (ja) * 2014-08-25 2016-03-03 ルネサスエレクトロニクス株式会社 半導体装置
US10547343B2 (en) * 2015-02-05 2020-01-28 Maxlinear, Inc. Satellite communications system using transceiver arrays
WO2017162269A1 (en) 2016-03-22 2017-09-28 Telefonaktiebolaget Lm Ericsson (Publ) Low power high speed interface
US10340289B2 (en) 2017-04-28 2019-07-02 Qualcomm Incorporated Cascode radio frequency (RF) power amplifier on single diffusion
RU2741056C1 (ru) * 2020-09-01 2021-01-22 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах
US20240171131A1 (en) * 2022-11-21 2024-05-23 National Cheng Kung University Level-shifting amplifier with gain error reduction

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003071A (en) 1971-09-18 1977-01-11 Fujitsu Ltd. Method of manufacturing an insulated gate field effect transistor
JPS4840386A (ja) * 1971-09-18 1973-06-13
JPS5124160A (ja) * 1974-08-21 1976-02-26 Nippon Musical Instruments Mfg
JPS525254A (en) * 1975-07-02 1977-01-14 Hitachi Ltd High voltage resistance mis switching circuit
JPS6141292Y2 (ja) * 1981-09-24 1986-11-25
US4479094A (en) * 1982-05-26 1984-10-23 Raytheon Company Differential amplifier
US4520324A (en) 1983-03-11 1985-05-28 National Semiconductor Corporation MOS Gain controlled amplifier
JPS6020559A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 複合半導体装置
JPS60229404A (ja) * 1984-04-26 1985-11-14 Toshiba Corp 増幅回路
US4697153A (en) 1986-09-18 1987-09-29 Standard Microsystems Corp. Cascode auto bias circuit
JPH0533061Y2 (ja) * 1987-05-15 1993-08-24
JPH01254014A (ja) 1988-04-04 1989-10-11 Toshiba Corp 電力増幅器
JP2821158B2 (ja) * 1989-02-10 1998-11-05 株式会社日立製作所 集積化高周波増幅器
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
JP3366356B2 (ja) * 1991-11-26 2003-01-14 シチズン時計株式会社 半導体記憶装置とその書き込み方法
JPH0738337A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd 低歪カスケード回路
JP3043250B2 (ja) * 1993-12-27 2000-05-22 ヒュンダイ エレクトロニクス アメリカ ゲートアレイ用アナログ出力駆動回路
JP3219346B2 (ja) * 1994-02-18 2001-10-15 アルプス電気株式会社 自動利得制御増幅器
US5600275A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS comparator with offset cancellation
DE69428888T2 (de) * 1994-06-30 2002-07-04 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zum Löschen eines Gleichtaktstromsignals und Transkonduktanzschaltung mit einem solchen Verfahren
JP3395068B2 (ja) * 1994-08-15 2003-04-07 日本電信電話株式会社 モノリシック集積化ｆｅｔ電力増幅器
JP3243151B2 (ja) * 1995-06-01 2002-01-07 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
US5789799A (en) * 1996-09-27 1998-08-04 Northern Telecom Limited High frequency noise and impedance matched integrated circuits
JPH10145148A (ja) * 1996-11-11 1998-05-29 Yamaha Corp 負帰還回路
JP3430415B2 (ja) * 1997-05-30 2003-07-28 横河電機株式会社 差動増幅器
US5886577A (en) * 1997-07-28 1999-03-23 Motorola, Inc. Apparatus for efficient current amplification
JPH11177349A (ja) * 1997-12-16 1999-07-02 Matsushita Electric Ind Co Ltd 電力増幅器
JPH11196139A (ja) * 1997-12-26 1999-07-21 Seiko Epson Corp 送信機及び受信機並びに送受信機
JPH11205123A (ja) * 1998-01-20 1999-07-30 Toshiba Corp 高耐圧パワー集積回路
JP3370922B2 (ja) * 1998-02-19 2003-01-27 三菱電機株式会社 高周波回路装置
JP3875392B2 (ja) 1998-02-23 2007-01-31 株式会社東芝 演算増幅器
CN1187890C (zh) * 1998-07-07 2005-02-02 松下电器产业株式会社 半导体放大器电路与系统
US6094084A (en) * 1998-09-04 2000-07-25 Nortel Networks Corporation Narrowband LC folded cascode structure
JP3731358B2 (ja) 1998-09-25 2006-01-05 株式会社村田製作所 高周波電力増幅回路
JP2000121356A (ja) * 1998-10-09 2000-04-28 Asahi Optical Co Ltd 写真測量用ターゲット
JP3739224B2 (ja) * 1998-12-22 2006-01-25 株式会社ルネサステクノロジ 差動増幅器
JP3626043B2 (ja) * 1999-08-10 2005-03-02 沖電気工業株式会社 演算増幅器
US6504433B1 (en) * 2000-09-15 2003-01-07 Atheros Communications, Inc. CMOS transceiver having an integrated power amplifier

Also Published As

Publication number Publication date
US20020105380A1 (en) 2002-08-08
US6504433B1 (en) 2003-01-07
WO2002023634A9 (en) 2003-04-03
KR100829200B1 (ko) 2008-05-13
US6504431B2 (en) 2003-01-07
TW503611B (en) 2002-09-21
US6850117B2 (en) 2005-02-01
EP3051587A1 (en) 2016-08-03
US20030155976A1 (en) 2003-08-21
KR100823241B1 (ko) 2008-04-18
WO2002023634A2 (en) 2002-03-21
WO2002023634A3 (en) 2002-06-20
JP2004509533A (ja) 2004-03-25
JP5389989B2 (ja) 2014-01-15
KR20080003938A (ko) 2008-01-08
KR20030082540A (ko) 2003-10-22
JP2015201865A (ja) 2015-11-12
EP1317776A2 (en) 2003-06-11
AU2001290886A1 (en) 2002-03-26
JP2012239189A (ja) 2012-12-06
EP1317776B1 (en) 2016-03-09
EP3051587B1 (en) 2018-12-12
JP2014030197A (ja) 2014-02-13

Similar Documents

Publication Publication Date Title
JP6046004B2 (ja) 集積されたパワー増幅器を有するｃｍｏｓトランシーバ
US9866178B2 (en) Radio frequency circuitr having an integrated harmonic filter and a radio frequency circuit having transistors of different threshold voltages
US10903806B2 (en) Radio frequency circuitr having an integrated harmonic filter and a radio frequency circuit having transistors of different threshold voltages
Sowlati et al. A 2.4-GHz 0.18-μm CMOS self-biased cascode power amplifier
Cheung et al. A 21-26-GHz SiGe bipolar power amplifier MMIC
US8514022B2 (en) RF power amplifier
Yen et al. A 0.25-μm 20-dBm 2.4-GHz CMOS power amplifier with an integrated diode linearizer
Su et al. A 2.5-V, 1-W monolithic CMOS RF power amplifier
JP5620804B2 (ja) 高周波電力増幅装置
Fritzin et al. A+ 32 dBm 1.85 GHz class-D outphasing RF PA in 130nm CMOS for WCDMA/LTE
Park et al. A 1.9-GHz CMOS power amplifier using three-port asymmetric transmission line transformer for a polar transmitter
Chen et al. A wideband power amplifier in 45 nm CMOS SOI technology for X band applications
Jeon et al. A cascode feedback bias technique for linear CMOS power amplifiers in a multistage cascode topology
Do et al. A 60 GHz SiGe-HBT power amplifier with 20% PAE at 15 dBm output power
JPH01254013A (ja) ガリウム・ひ素・モノリシック・マイクロ波集積回路前置増幅器
Liu et al. A K-band power amplifier with adaptive bias in 90-nm CMOS
Son et al. A 1.8-GHz CMOS power amplifier using stacked nMOS and pMOS structures for high-voltage operation
Chen et al. A 28-GHz-band highly linear stacked-FET power amplifier IC with high back-off PAE in 56-nm SOI CMOS
Wu et al. A 900-MHz 29.5-dBm 0.13-μm CMOS HiVP power amplifier
Tu et al. 5.25 GHz CMOS cascode power amplifier for 802.11 a wireless local area network
JP2008236354A (ja) 増幅器
Ye et al. A 1 V, 1.9 GHz, low distortion dual-gate CMOS on SOI mixer
Zimmermann et al. Power amplifiers in 0.13 μm CMOS for DECT: a comparison between two different architectures
Arrawatia et al. A CMOS power amplifier with 180° hybrid on-chip coupler for 4G applications
Noriega del Rivero Survey on individual components for a 5 GHz receiver system using 130 nm CMOS technology

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140804

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150529

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150604

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160708

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161116

R150 Certificate of patent or registration of utility model

Ref document number: 6046004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term