RU2741056C1 - Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах - Google Patents
Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах Download PDFInfo
- Publication number
- RU2741056C1 RU2741056C1 RU2020128872A RU2020128872A RU2741056C1 RU 2741056 C1 RU2741056 C1 RU 2741056C1 RU 2020128872 A RU2020128872 A RU 2020128872A RU 2020128872 A RU2020128872 A RU 2020128872A RU 2741056 C1 RU2741056 C1 RU 2741056C1
- Authority
- RU
- Russia
- Prior art keywords
- junction
- control
- effect transistor
- field
- additional field
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Abstract
Изобретение относится к области радиотехники и аналоговой микроэлектроники. Технический результат: малые значения систематической составляющей напряжения смещения нуля (Uсм), а также повышенные коэффициент усиления (Ку) по напряжению и коэффициент ослабления входных синфазных сигналов (Кос.сф). Технический результат обеспечивается схемой радиационно-стойкого и низкотемпературного операционного усилителя, реализованной на комплементарных полевых транзисторах с управляющим p-n переходом, включающей первый и второй входы устройства, источник опорного тока, первую и вторую шины источника питания, активную динамическую нагрузку, выполненную в виде неуправляемой активной динамической нагрузки и согласованную со второй шиной источника питания, буферный усилитель, выход которого является выходом устройства. 1 з.п. ф-лы, 11 ил.
Description
Предлагаемое изобретение относится к области радиотехники и аналоговой микроэлектроники и может быть использовано в различных аналоговых и аналого-цифровых интерфейсах (активных RC-фильтрах, нормирующих преобразователях и т.п.), работающих в условиях низких температур и воздействия радиации.
В современной микроэлектронике достаточно популярны архитектуры двухкаскадных ОУ на КМОП транзисторах [1-11], содержащие входной дифференциальный каскад, токовое зеркало и буферный усилитель. Причем в качестве входных КМОП транзисторов могут использоваться КМОП как с p-каналами [1-7] так и с n-каналами [8-11].
Ближайшим прототипом заявляемого устройства является операционный усилитель, представленный в патенте US 6.342.814 (2002 г., fig. 1). Он содержит первый 1 и второй 2 входы устройства, выход 3 устройства, первый 4 входной полевой транзистор, затвор которого подключен к первому 1 входу устройства, второй 5 входной полевой транзистор, затвор которого подключен ко второму 2 входу устройства, а исток соединен с истоком первого 4 входного полевого транзистора, источник опорного тока 6, включенный между первой 7 шиной источника питания и объединенными истоками первого 4 и второго 5 входных полевых транзисторов, активную динамическую нагрузку 8, согласованную со второй 9 шиной источника питания, которая связана со стоком второго 5 входного полевого транзистора и входом буферного усилителя 10, выход которого является выходом 3 устройства.
Существенный недостаток ОУ-прототипа, который относится к числу классических схем современной микроэлектроники, состоит в том, что при его практической реализации по JFet (не КМОП) технологиям в нем не обеспечивается малое напряжение смещения нуля Uсм. Кроме этого, известная КМОП схема при её построении на JFet не позволяет получить высокие значения коэффициента усиления по напряжению и коэффициента ослабления входных синфазных сигналов. Вышеназванные недостатки обусловлены отсутствием в современной микросхемотехнике качественных JFet токовых зеркал, что связано с особенностью работы JFet транзисторов, у которых полярность напряжения исток-затвор противоположна полярности напряжения исток-сток.
Основная задача предлагаемого изобретения состоит в создании радиационно-стойкого и низкотемпературного JFet операционного усилителя без управляемых токовых зеркал, который обеспечивает малые значения систематической составляющей напряжения смещения нуля (Uсм), а также повышенные коэффициент усиления (Ку) по напряжению и коэффициент ослабления входных синфазных сигналов (Кос.сф).
Поставленная задача достигается тем, что в ОУ фиг. 1, содержащем первый 1 и второй 2 входы устройства, выход 3 устройства, первый 4 входной полевой транзистор, затвор которого подключен к первому 1 входу устройства, второй 5 входной полевой транзистор, затвор которого подключен ко второму 2 входу устройства, а исток соединен с истоком первого 4 входного полевого транзистора, источник опорного тока 6, включенный между первой 7 шиной источника питания и объединенными истоками первого 4 и второго 5 входных полевых транзисторов, активную динамическую нагрузку 8, согласованную со второй 9 шиной источника питания, которая связана со стоком второго 5 входного полевого транзистора и входом буферного усилителя 10, выход которого является выходом 3 устройства, предусмотрены новые элементы и связи - в качестве первого 4 и второго 5 входных полевых транзисторов используются полевые транзисторы с управляющим p-n переходом, источник опорного тока 6 содержит первый 11, второй 12, третий 13 и четвертый 14 дополнительные полевые транзисторы с управляющим p-n переходом, причем затвор первого 11 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого 4 и второго 5 входных полевых транзисторов с управляющим p-n переходом, исток первого 11 дополнительного полевого транзистора с управляющим p-n переходом соединен с затвором второго 12 дополнительного полевого транзистора с управляющим p-n переходом и связан с объединенными истоками первого 4 и второго 5 входных полевых транзисторов с управляющим p-n переходом через первый 15 дополнительный резистор, сток первого 11 дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком второго 12 дополнительного полевого транзистора с управляющим p-n переходом, сток второго 12 дополнительного полевого транзистора с управляющим p-n переходом подключен к первой 7 шине источника питания, затвор третьего 13 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого 4 и второго 5 входных полевых транзисторов с управляющим p-n переходом, исток третьего 13 дополнительного полевого транзистора с управляющим p-n переходом соединен с затвором четвертого 14 дополнительного полевого транзистора с управляющим p-n переходом и связан с объединенными истоками первого 4 и второго 5 входных полевых транзисторов с управляющим p-n переходом через второй 16 дополнительный резистор, сток третьего 13 дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком четвертого 14 дополнительного полевого транзистора с управляющим p-n переходом, сток четвертого 14 дополнительного полевого транзистора с управляющим p-n переходом подключен к первой 7 шине источника питания, первый 4 входной полевой транзистор с управляющим p-n переходом выполнен в виде каскодного составного транзистора, содержащего пятый 17 и шестой 18 дополнительные полевые транзисторы с управляющим p-n переходом, причем затвор пятого 17 дополнительного полевого транзистора с управляющим p-n переходом соединен с первым 1 входом устройства, сток пятого 17 дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком шестого 18 дополнительного полевого транзистора с управляющим p-n переходом, сток шестого 18 дополнительного полевого транзистора с управляющим p-n переходом связан со второй 9 шиной источника питания, второй 5 входной полевой транзистор с управляющим p-n переходом выполнен в виде каскодного составного транзистора, содержащего шестой 18, седьмой 19 и восьмой 20 дополнительные полевые транзисторы с управляющим p-n переходом, причем затвор седьмого 19 дополнительного полевого транзистора с управляющим p-n переходом соединен со вторым 2 входом устройства, сток седьмого 19 дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком восьмого 20 дополнительного полевого транзистора с управляющим p-n переходом, затворы шестого 18 и восьмого 20 дополнительных полевых транзисторов с управляющим p-n переходом соединены с объединенными истоками пятого 17 и седьмого 19 дополнительных полевых транзисторов с управляющим p-n переходом, сток восьмого 20 дополнительного полевого транзистора с управляющим p-n переходом подключен ко входу буферного усилителя 10, выход которого является выходом 3 устройства, активная динамическая нагрузка 8 выполнена в виде неуправляемой активной динамической нагрузки, содержащей девятый 21 и десятый 22 дополнительные полевые транзисторы с управляющим p-n переходом, причем сток десятого 22 дополнительного полевого транзистора с управляющим p-n переходом подключен ко входу буферного усилителя 10, исток десятого 22 дополнительного полевого транзистора с управляющим p-n переходом соединен со стоком девятого 21 дополнительного полевого транзистора с управляющим p-n переходом, затвор десятого 22 дополнительного полевого транзистора с управляющим p-n переходом связан с истоком девятого 21 дополнительного полевого транзистора с управляющим p-n переходом и подключен ко второй 9 шине источника питания через третий 23 дополнительный резистор, а затвор девятого 21 дополнительного полевого транзистора с управляющим p-n переходом связан со второй 9 шиной источника питания.
На чертеже фиг. 1 представлена схема ОУ-прототипа по патенту US 6342814 (2002 г., fig. 1), а на чертеже фиг. 2 - схема заявляемого ОУ в соответствии с п. 1 и п. 2 формулы изобретения.
На чертеже фиг. 3 показана схема заявляемого ОУ фиг. 2 с конкретным выполнением буферного усилителя 10 на основе вспомогательных транзисторов 25, 27, 28, 29 и пассивных элементов 26 и 30.
На чертеже фиг. 4 приведена схема заявляемого ОУ фиг. 2 с конкретным выполнением буферного усилителя 10 на основе вспомогательных транзисторов 32, 35 и резисторов 33, 34.
На чертеже фиг. 5 показана схема заявляемого ОУ фиг. 2 с другим выполнением буферного усилителя 10 на основе вспомогательных транзисторов 36, 37, 38, 39 и резисторов 40, 41 и 42.
На чертеже фиг. 6 представлена схема заявляемого ОУ фиг. 2 с другим конкретным выполнением буферного усилителя 10 на основе вспомогательных транзисторов 43, 45, 46, 47 и пассивных элементов 44, 48 и 49.
На чертеже фиг. 7 приведена схема ОУ фиг. 6 в среде компьютерного моделирования LTSpice на моделях JFET транзисторов (ОАО «Интеграл», г. Минск) при t=-197°C.
На чертеже фиг. 8 показаны амплитудно-частотные характеристики (АЧХ) JFet ОУ фиг. 7 при t=27°C.
На чертеже фиг. 9 представлены амплитудно-частотные характеристики JFet ОУ фиг. 7 при t=-197°C.
На чертеже фиг. 10 приведена схема ОУ фиг. 3 в среде компьютерного моделирования LTSpice на моделях JFET транзисторов (ОАО «Интеграл», г. Минск) при t=-197°C.
На чертеже фиг. 11 показано влияние потока нейтронов на коэффициент усиления по напряжению разомкнутого ОУ фиг. 10 при t=-197°C.
Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах фиг. 2 содержит первый 1 и второй 2 входы устройства, выход 3 устройства, первый 4 входной полевой транзистор, затвор которого подключен к первому 1 входу устройства, второй 5 входной полевой транзистор, затвор которого подключен ко второму 2 входу устройства, а исток соединен с истоком первого 4 входного полевого транзистора, источник опорного тока 6, включенный между первой 7 шиной источника питания и объединенными истоками первого 4 и второго 5 входных полевых транзисторов, активную динамическую нагрузку 8, согласованную со второй 9 шиной источника питания, которая связана со стоком второго 5 входного полевого транзистора и входом буферного усилителя 10, выход которого является выходом 3 устройства. В качестве первого 4 и второго 5 входных полевых транзисторов используются полевые транзисторы с управляющим p-n переходом, источник опорного тока 6 содержит первый 11, второй 12, третий 13 и четвертый 14 дополнительные полевые транзисторы с управляющим p-n переходом, причем затвор первого 11 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого 4 и второго 5 входных полевых транзисторов с управляющим p-n переходом, исток первого 11 дополнительного полевого транзистора с управляющим p-n переходом соединен с затвором второго 12 дополнительного полевого транзистора с управляющим p-n переходом и связан с объединенными истоками первого 4 и второго 5 входных полевых транзисторов с управляющим p-n переходом через первый 15 дополнительный резистор, сток первого 11 дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком второго 12 дополнительного полевого транзистора с управляющим p-n переходом, сток второго 12 дополнительного полевого транзистора с управляющим p-n переходом подключен к первой 7 шине источника питания, затвор третьего 13 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого 4 и второго 5 входных полевых транзисторов с управляющим p-n переходом, исток третьего 13 дополнительного полевого транзистора с управляющим p-n переходом соединен с затвором четвертого 14 дополнительного полевого транзистора с управляющим p-n переходом и связан с объединенными истоками первого 4 и второго 5 входных полевых транзисторов с управляющим p-n переходом через второй 16 дополнительный резистор, сток третьего 13 дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком четвертого 14 дополнительного полевого транзистора с управляющим p-n переходом, сток четвертого 14 дополнительного полевого транзистора с управляющим p-n переходом подключен к первой 7 шине источника питания, первый 4 входной полевой транзистор с управляющим p-n переходом выполнен в виде каскодного составного транзистора, содержащего пятый 17 и шестой 18 дополнительные полевые транзисторы с управляющим p-n переходом, причем затвор пятого 17 дополнительного полевого транзистора с управляющим p-n переходом соединен с первым 1 входом устройства, сток пятого 17 дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком шестого 18 дополнительного полевого транзистора с управляющим p-n переходом, сток шестого 18 дополнительного полевого транзистора с управляющим p-n переходом связан со второй 9 шиной источника питания, второй 5 входной полевой транзистор с управляющим p-n переходом выполнен в виде каскодного составного транзистора, содержащего шестой 18, седьмой 19 и восьмой 20 дополнительные полевые транзисторы с управляющим p-n переходом, причем затвор седьмого 19 дополнительного полевого транзистора с управляющим p-n переходом соединен со вторым 2 входом устройства, сток седьмого 19 дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком восьмого 20 дополнительного полевого транзистора с управляющим p-n переходом, затворы шестого 18 и восьмого 20 дополнительных полевых транзисторов с управляющим p-n переходом соединены с объединенными истоками пятого 17 и седьмого 19 дополнительных полевых транзисторов с управляющим p-n переходом, сток восьмого 20 дополнительного полевого транзистора с управляющим p-n переходом подключен ко входу буферного усилителя 10, выход которого является выходом 3 устройства, активная динамическая нагрузка 8 выполнена в виде неуправляемой активной динамической нагрузки, содержащей девятый 21 и десятый 22 дополнительные полевые транзисторы с управляющим p-n переходом, причем сток десятого 22 дополнительного полевого транзистора с управляющим p-n переходом подключен ко входу буферного усилителя 10, исток десятого 22 дополнительного полевого транзистора с управляющим p-n переходом соединен со стоком девятого 21 дополнительного полевого транзистора с управляющим p-n переходом, затвор десятого 22 дополнительного полевого транзистора с управляющим p-n переходом связан с истоком девятого 21 дополнительного полевого транзистора с управляющим p-n переходом и подключен ко второй 9 шине источника питания через третий 23 дополнительный резистор, а затвор девятого 21 дополнительного полевого транзистора с управляющим p-n переходом связан со второй 9 шиной источника питания.
Кроме того на чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, сток шестого 18 дополнительного полевого транзистора с управляющим p-n переходом связан со второй 9 шиной источника питания через цепь согласования потенциалов 24.
Рассмотрим работу предлагаемого ОУ фиг. 2.
Для схемы ОУ фиг. 2 можно найти, что напряжение смещения нуля определяется формулой
ли после преобразований
где S4, S5 - крутизна стоко-затворных характеристик первого 4 и второго 5 входных полевых транзисторов; IR15, IR16 - токи в первом 15 и втором 16 дополнительных резисторах; IR23 - ток в третьем 23 дополнительном резисторе; Uзи.11=Uзи.13=Uзи.21 - напряжения затвор-исток первого 11, третьего 13 и девятого 21 дополнительных полевых транзисторов соответственно; 
- сопротивление первого 15, второго 16 и третьего 23 дополнительных резисторов соответственно.
Особенность схемы фиг. 2 состоит в том, что здесь равенство Uзи.11=Uзи.13=Uзи.21 обеспечивается с высокой точностью за счет работы идентичных первого 11, третьего 13 и девятого 21 дополнительных полевых транзисторов при одинаковых напряжениях затвор-сток. Это позволяет создавать одинаковые статические токи IR23=IR15=IR16=0. Поэтому в соответствии с формулой (1) в заявляемой схеме ОУ Uсм≈0.
Важно отметить, что данный эффект реализуется без применения управляемых JFET токовых зеркал, функции которых в заявляемой схеме успешно выполняет предлагаемая активная динамическая нагрузка. При воздействии криогенных температур и радиации токи IR16, IR15, IR23 изменяются одинаково, что не приводит к существенному изменению Uсм.
При этом общий коэффициент усиления ОУ определяется формулой
где 
- коэффициент усиления по напряжению буферного усилителя 10; 
- коэффициенты внутренней обратной связи седьмого 19, восьмого 20, девятого 21 и десятого 22 дополнительных полевых транзисторов схемы ОУ фиг. 2 в схеме с общим затвором; 
.
Таким образом, в предлагаемом JFET ОУ фиг. 2 для получения малых 
≈0 решена проблема обеспечения идентичности токов через первый 15, второй 16 и третий 23 дополнительные резисторы, которые входят в формулу (2) как отношения величин, между которыми (при изготовлении ОУ в единичном технологическом процессе) существует корреляционная связь.
Компьютерное моделирование (фиг. 8, фиг. 9, фиг. 11) в среде LTSpice показало, что систематическая составляющая напряжения смещения нуля предлагаемого кремниевого JFet ОУ, не содержащего токовых зеркал, не превышает 150 мкВ в широком диапазоне температур и потоке нейтронов до 1012 н/см2 при коэффициенте усиления по напряжению более 80 дБ.
Для схемы ОУ фиг. 2 можно найти, что коэффициент ослабления входных синфазных сигналов
где 
- эквивалентное сопротивление в общей истоковой цепи первого 4 и второго 5 входных полевых транзисторах, причем
где 
- коэффициент внутренней обратной связи первого 11, второго 12, третьего 13 и четвертого 14 дополнительных полевых транзисторах в схеме с общим затвором; R15, R16 - сопротивления первого 15 и второго 16 дополнительных резисторов.
Особенность схемы фиг. 3 - применение неинвертирующего буферного усилителя (БУ) с двухтактным выходным каскадом на вспомогательных транзисторах 28 и 29. За счет стабилитрона 26 здесь обеспечивается согласование потенциалов БУ.
В схеме фиг. 4 используется инвертирующий буферный усилитель 10 на вспомогательных транзисторах 32, 35 и резисторах 34, 33. Это позволяет получить более высокие значения Ку.
Особенность ОУ фиг. 5 состоит в построении выходного буферного усилителя 10 по схеме с парафазными выходами 3 и 3*. Это значительно расширяет функциональные возможности заявляемого устройства.
Таким образом, предлагаемый ОУ имеет ряд преимуществ в сравнении с ОУ-прототипом, не требует применения JFET токовых зеркал и позволяет получить при этом малые значения систематической составляющей Uсм напряжения смещения нуля, приемлемые для многих применений значения Ку и 
. За счет его реализации на JFet обеспечивается высокая радиационная стойкость устройства и его работоспособность в диапазоне криогенных температур. Предлагаемый ОУ может быть рекомендован для практического использования в космическом приборостроении и физике высоких энергий.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент US 6 342814, 2002 г., fig. 1.
2. Патент US 5714 906, 1998г., fig. 9a.
3. Патент US 6 762646, 2004 г.
4. Патент US 7595695, 2009 г.
5. Эннс В.И., Кобзев Ю.М. Проектирование аналоговых КМОП-микросхем. Краткий справочник разработчика / Под редакцией канд. техн. наук В.И. Эннса. - М.: Горячая линия-Телеком. - 2005. - 454 с. - С. 207. (рис. 3.45, стр. 168).
6. Патентная заявка US 2006/022698, fig. 2, 2006 г.
7. Патентная заявка US 2010/0164624, fig. 2, 2010 г.
8. Патент US 6566952, 2003 г.
9. S. Alam Chowdhury, et al., "Design of a Two Stage CMOS Operational Amplifier in 100nm Technology with Low Offset Voltage," 2018 IEEE ICISET, Bangladesh, 2018, pp. 56-59. doi: 10.1109/ICISET.2018.8745659 (fig. 1)
10. R.R. Bharath, and S.K. Gowda, "Design and Analysis of CMOS Two Stage OP-AMP in 180nm and 45nm Technology," IJERT, vol. 4, no. 5, 2015, pp. 1100-1103. (fig. 2)
11. N. Shukla, and J. Kaur, "Analysis of Two Stage CMOS Opamp using 90nm Technology." IJET, 2017, vol. 9, pp. 66-72. doi: 10.21817/ijet/2017/v9i3/170903S013 (fig. 4).
Claims (2)
1. Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах, содержащий первый (1) и второй (2) входы устройства, выход (3) устройства, первый (4) входной полевой транзистор, затвор которого подключен к первому (1) входу устройства, второй (5) входной полевой транзистор, затвор которого подключен ко второму (2) входу устройства, а исток соединен с истоком первого (4) входного полевого транзистора, источник опорного тока (6), включенный между первой (7) шиной источника питания и объединенными истоками первого (4) и второго (5) входных полевых транзисторов, активную динамическую нагрузку (8), согласованную со второй (9) шиной источника питания, которая связана со стоком второго (5) входного полевого транзистора и входом буферного усилителя (10), выход которого является выходом (3) устройства, отличающийся тем, что в качестве первого (4) и второго (5) входных полевых транзисторов используются полевые транзисторы с управляющим p-n переходом, источник опорного тока (6) содержит первый (11), второй (12), третий (13) и четвертый (14) дополнительные полевые транзисторы с управляющим p-n переходом, причем затвор первого (11) дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого (4) и второго (5) входных полевых транзисторов с управляющим p-n переходом, исток первого (11) дополнительного полевого транзистора с управляющим p-n переходом соединен с затвором второго (12) дополнительного полевого транзистора с управляющим p-n переходом и связан с объединенными истоками первого (4) и второго (5) входных полевых транзисторов с управляющим p-n переходом через первый (15) дополнительный резистор, сток первого (11) дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком второго (12) дополнительного полевого транзистора с управляющим p-n переходом, сток второго (12) дополнительного полевого транзистора с управляющим p-n переходом подключен к первой (7) шине источника питания, затвор третьего (13) дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого (4) и второго (5) входных полевых транзисторов с управляющим p-n переходом, исток третьего (13) дополнительного полевого транзистора с управляющим p-n переходом соединен с затвором четвертого (14) дополнительного полевого транзистора с управляющим p-n переходом и связан с объединенными истоками первого (4) и второго (5) входных полевых транзисторов с управляющим p-n переходом через второй (16) дополнительный резистор, сток третьего (13) дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком четвертого (14) дополнительного полевого транзистора с управляющим p-n переходом, сток четвертого (14) дополнительного полевого транзистора с управляющим p-n переходом подключен к первой (7) шине источника питания, первый (4) входной полевой транзистор с управляющим p-n переходом выполнен в виде каскодного составного транзистора, содержащего пятый (17) и шестой (18) дополнительные полевые транзисторы с управляющим p-n переходом, причем затвор пятого (17) дополнительного полевого транзистора с управляющим p-n переходом соединен с первым (1) входом устройства, сток пятого (17) дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком шестого (18) дополнительного полевого транзистора с управляющим p-n переходом, сток шестого (18) дополнительного полевого транзистора с управляющим p-n переходом связан со второй 9 шиной источника питания, второй (5) входной полевой транзистор с управляющим p-n переходом выполнен в виде каскодного составного транзистора, содержащего шестой (18), седьмой (19) и восьмой (20) дополнительные полевые транзисторы с управляющим p-n переходом, причем затвор седьмого (19) дополнительного полевого транзистора с управляющим p-n переходом соединен со вторым (2) входом устройства, сток седьмого (19) дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком восьмого (20) дополнительного полевого транзистора с управляющим p-n переходом, затворы шестого (18) и восьмого (20) дополнительных полевых транзисторов с управляющим p-n переходом соединены с объединенными истоками пятого (17) и седьмого (19) дополнительных полевых транзисторов с управляющим p-n переходом, сток восьмого (20) дополнительного полевого транзистора с управляющим p-n переходом подключен ко входу буферного усилителя (10), выход которого является выходом (3) устройства, активная динамическая нагрузка (8) выполнена в виде неуправляемой активной динамической нагрузки, содержащей девятый (21) и десятый (22) дополнительные полевые транзисторы с управляющим p-n переходом, причем сток десятого (22) дополнительного полевого транзистора с управляющим p-n переходом подключен ко входу буферного усилителя (10), исток десятого (22) дополнительного полевого транзистора с управляющим p-n переходом соединен со стоком девятого (21) дополнительного полевого транзистора с управляющим p-n переходом, затвор десятого (22) дополнительного полевого транзистора с управляющим p-n переходом связан с истоком девятого (21) дополнительного полевого транзистора с управляющим p-n переходом и подключен ко второй (9) шине источника питания через третий (23) дополнительный резистор, а затвор девятого (21) дополнительного полевого транзистора с управляющим p-n переходом связан со второй (9) шиной источника питания.
2. Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах по п.1, отличающийся тем, что сток шестого (18) дополнительного полевого транзистора с управляющим p-n переходом связан со второй (9) шиной источника питания через цепь согласования потенциалов (24).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2020128872A RU2741056C1 (ru) | 2020-09-01 | 2020-09-01 | Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2020128872A RU2741056C1 (ru) | 2020-09-01 | 2020-09-01 | Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2741056C1 true RU2741056C1 (ru) | 2021-01-22 |
Family
ID=74213371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2020128872A RU2741056C1 (ru) | 2020-09-01 | 2020-09-01 | Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2741056C1 (ru) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2770915C1 (ru) * | 2021-10-06 | 2022-04-25 | федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) | Дифференциальный усилитель с повышенной крутизной на полевых транзисторах |
| RU2771316C1 (ru) * | 2021-12-09 | 2022-04-29 | Общество с ограниченной ответственностью "Центр инновационных разработок ВАО" | Арсенид-галлиевый буферный усилитель |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5285168A (en) * | 1991-09-18 | 1994-02-08 | Hitachi, Ltd. | Operational amplifier for stably driving a low impedance load of low power consumption |
| US6342814B1 (en) * | 1999-08-10 | 2002-01-29 | Oki Electric Industry Co., Ltd. | Operational amplifier |
| US6504431B2 (en) * | 2000-09-15 | 2003-01-07 | Atheros Communications, Inc. | CMOS transceiver having an integrated power amplifier |
| US20050151527A1 (en) * | 2004-01-05 | 2005-07-14 | Ippei Noda | Method and apparatus for power supplying capable of quickly responding to rapid changes in a load current |
| JP5412968B2 (ja) * | 2009-06-09 | 2014-02-12 | 富士通セミコンダクター株式会社 | オペアンプ |
| RU2684473C1 (ru) * | 2018-07-23 | 2019-04-09 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный каскад на комплементарных полевых транзисторах |
| RU2688225C1 (ru) * | 2018-07-23 | 2019-05-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный усилитель на комплементарных полевых транзисторах с управляющим p-n переходом |
| RU2710296C1 (ru) * | 2019-10-03 | 2019-12-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный каскад на комплементарных jfet полевых транзисторах с повышенным ослаблением входного синфазного сигнала |
| RU2712416C1 (ru) * | 2019-07-16 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Входной дифференциальный каскад на комплементарных полевых транзисторах для работы при низких температурах |
| RU2721943C1 (ru) * | 2020-01-31 | 2020-05-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Низкотемпературный входной каскад операционного усилителя с повышенным ослаблением входного синфазного сигнала на комплементарных полевых транзисторах с управляющим p-n переходом |
| RU2721942C1 (ru) * | 2020-01-30 | 2020-05-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом |
-
2020
- 2020-09-01 RU RU2020128872A patent/RU2741056C1/ru active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5285168A (en) * | 1991-09-18 | 1994-02-08 | Hitachi, Ltd. | Operational amplifier for stably driving a low impedance load of low power consumption |
| US6342814B1 (en) * | 1999-08-10 | 2002-01-29 | Oki Electric Industry Co., Ltd. | Operational amplifier |
| US6504431B2 (en) * | 2000-09-15 | 2003-01-07 | Atheros Communications, Inc. | CMOS transceiver having an integrated power amplifier |
| US20050151527A1 (en) * | 2004-01-05 | 2005-07-14 | Ippei Noda | Method and apparatus for power supplying capable of quickly responding to rapid changes in a load current |
| JP5412968B2 (ja) * | 2009-06-09 | 2014-02-12 | 富士通セミコンダクター株式会社 | オペアンプ |
| RU2684473C1 (ru) * | 2018-07-23 | 2019-04-09 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный каскад на комплементарных полевых транзисторах |
| RU2688225C1 (ru) * | 2018-07-23 | 2019-05-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный усилитель на комплементарных полевых транзисторах с управляющим p-n переходом |
| RU2712416C1 (ru) * | 2019-07-16 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Входной дифференциальный каскад на комплементарных полевых транзисторах для работы при низких температурах |
| RU2710296C1 (ru) * | 2019-10-03 | 2019-12-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный каскад на комплементарных jfet полевых транзисторах с повышенным ослаблением входного синфазного сигнала |
| RU2721942C1 (ru) * | 2020-01-30 | 2020-05-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом |
| RU2721943C1 (ru) * | 2020-01-31 | 2020-05-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Низкотемпературный входной каскад операционного усилителя с повышенным ослаблением входного синфазного сигнала на комплементарных полевых транзисторах с управляющим p-n переходом |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2770915C1 (ru) * | 2021-10-06 | 2022-04-25 | федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) | Дифференциальный усилитель с повышенной крутизной на полевых транзисторах |
| RU2771316C1 (ru) * | 2021-12-09 | 2022-04-29 | Общество с ограниченной ответственностью "Центр инновационных разработок ВАО" | Арсенид-галлиевый буферный усилитель |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2741056C1 (ru) | Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах | |
| RU2624565C1 (ru) | Инструментальный усилитель для работы при низких температурах | |
| Dvornikov et al. | The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC | |
| RU2684489C1 (ru) | Буферный усилитель на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах | |
| Prokopenko et al. | The Radiation-Hardened Differential Stages and Op Amps without Classical Reference Current Source | |
| RU2710847C1 (ru) | Дифференциальный каскад класса ав на комплементарных полевых транзисторах с управляющим p-n переходом для работы в условиях низких температур | |
| RU2741055C1 (ru) | Операционный усилитель с «плавающим» входным дифференциальным каскадом на комплементарных полевых транзисторах с управляющим p-n переходом | |
| RU2712411C1 (ru) | Промежуточный каскад cjfet операционного усилителя с парафазным токовым выходом | |
| RU2615066C1 (ru) | Операционный усилитель | |
| RU2624585C1 (ru) | Низкотемпературный радиационно-стойкий мультидифференциальный операционный усилитель | |
| RU2732583C1 (ru) | Низкотемпературный операционный усилитель с повышенным ослаблением входного синфазного сигнала на комплементарных полевых транзисторах с управляющим p-n переходом | |
| RU2710846C1 (ru) | Составной транзистор на основе комплементарных полевых транзисторов с управляющим p-n переходом | |
| RU2711725C1 (ru) | Быстродействующий выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах | |
| RU2739577C1 (ru) | Дифференциальный операционный усилитель на полевых транзисторах с управляющим p-n переходом | |
| RU2687161C1 (ru) | Буферный усилитель для работы при низких температурах | |
| RU2721943C1 (ru) | Низкотемпературный входной каскад операционного усилителя с повышенным ослаблением входного синфазного сигнала на комплементарных полевых транзисторах с управляющим p-n переходом | |
| RU2780220C1 (ru) | Операционный усилитель на основе двухтактного "перегнутого" каскода и комплементарных полевых транзисторов с управляющим pn-переходом | |
| RU2712410C1 (ru) | Буферный усилитель с малым напряжением смещения нуля на комплементарных полевых транзисторах с управляющим p-n переходом | |
| RU2712416C1 (ru) | Входной дифференциальный каскад на комплементарных полевых транзисторах для работы при низких температурах | |
| Prokopenko et al. | CJFET Op-Amp without Current Mirrors for Low Temperature Applications | |
| RU2621289C1 (ru) | Двухкаскадный дифференциальный операционный усилитель с повышенным коэффициентом усиления | |
| RU2670777C1 (ru) | Биполярно-полевой буферный усилитель для работы при низких температурах | |
| CN107422777A (zh) | Ptat电流源 | |
| RU2720555C1 (ru) | Промежуточный каскад операционного усилителя с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом | |
| RU2770916C1 (ru) | Операционный усилитель на комплементарных полевых транзисторах |