RU2721942C1 - Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом - Google Patents

Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом Download PDF

Info

Publication number
RU2721942C1
RU2721942C1 RU2020104006A RU2020104006A RU2721942C1 RU 2721942 C1 RU2721942 C1 RU 2721942C1 RU 2020104006 A RU2020104006 A RU 2020104006A RU 2020104006 A RU2020104006 A RU 2020104006A RU 2721942 C1 RU2721942 C1 RU 2721942C1
Authority
RU
Russia
Prior art keywords
field
source
output
bus
effect transistors
Prior art date
Application number
RU2020104006A
Other languages
English (en)
Inventor
Николай Николаевич Прокопенко
Дмитрий Геннадьевич Дроздов
Илья Викторович Пахомов
Алексей Андреевич Жук
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority to RU2020104006A priority Critical patent/RU2721942C1/ru
Application granted granted Critical
Publication of RU2721942C1 publication Critical patent/RU2721942C1/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Изобретение относится к области радиотехники и аналоговой. Технический результат заключается в обеспечении работоспособности ОУ в диапазоне криогенных температур и воздействии проникающей радиации, а также в получении в этих условиях повышенных значений дифференциального коэффициента усиления. Низкотемпературный двухкаскадный операционный усилитель содержит шину источника питания, источник опорного тока, выходные полевые транзисторы, причем в качестве всех вышеупомянутых полевых транзисторов используются полевые транзисторы с управляющим p-n переходом. 5 ил.

Description

Изобретение относится к области радиотехники и аналоговой микроэлектроники и может быть использовано в аналоговых и аналого-цифровых интерфейсах для обработки сигналов датчиков, работающих в условиях низких температур и воздействия радиации.
В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами. Особое место занимают ОУ с парафазным выходом [1-51], которые обеспечивают более широкий динамический диапазон выходного напряжения, что важно при низковольтном питании, а также эффективное подавление синфазных сигналов и помех.
Одним из важных динамических параметров современных операционных усилителей, работающих в условиях низких температур и проникающей радиации, является дифференциальный коэффициент усиления разомкнутого ОУ (К0), оказывающий существенное влияние на предельные точностные параметры многих вариантов построения аналоговых интерфейсов. Как правило, данный параметр ОУ с традиционной схемотехникой существенно деградирует в тяжелых условиях эксплуатации.
Ближайшим прототипом (фиг. 1) заявляемого устройства является ОУ по патентной заявке фирмы Broadcom Corporation (США) US № 8.169.263, fig. 5, 2012г. Он содержит первый 1 и второй 2 входы входного дифференциального каскада 3, общая истоковая цепь которого согласовано с первой 4 шиной источника питания, первый 5 и второй 6 токовые выходы входного дифференциального каскада 3, первый 7 источник опорного тока, включенный между первым 5 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, второй 9 источник опорного тока, включенный между вторым 6 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, первый 10 и второй 11 выходные полевые транзисторы, затворы которых связаны соответственно с первым 5 и вторым 6 токовыми выходами входного дифференциального каскада 3, третий 12 и четвертый 13 выходные полевые транзисторы, стоки которых соединены с соответствующими первым 14 и вторым 15 токовыми выходами промежуточного каскада, которые связаны со первым 16 и вторым 17 входами выходного буферного усилителя 18, имеющего противофазные потенциальные выходы 19 и 20, вспомогательный двухполюсник 21, связанный со второй 8 шиной источника питания.
Существенный недостаток известного ОУ состоит в том, что при его практической реализации на основе комплементарных полевых транзисторах с управляющим p-n переходом он не обеспечивает повышенные значения К0 в диапазоне низких температур и флюенса электронов. Это не позволяет использовать преимущества JFet в аналоговых устройствах рассматриваемого класса в данных условиях эксплуатации.
Основная задача предполагаемого изобретения состоит в обеспечении работоспособности ОУ в диапазоне криогенных температур и воздействии проникающей радиации, а также в получении в этих условиях повышенных значений дифференциального коэффициента усиления (K0).
Поставленная задача решается тем, что в операционном усилителе фиг. 1, содержащем первый 1 и второй 2 входы входного дифференциального каскада 3, общая истоковая цепь которого согласовано с первой 4 шиной источника питания, первый 5 и второй 6 токовые выходы входного дифференциального каскада 3, первый 7 источник опорного тока, включенный между первым 5 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, второй 9 источник опорного тока, включенный между вторым 6 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, первый 10 и второй 11 выходные полевые транзисторы, затворы которых связаны соответственно с первым 5 и вторым 6 токовыми выходами входного дифференциального каскада 3, третий 12 и четвертый 13 выходные полевые транзисторы, стоки которых соединены с соответствующими первым 14 и вторым 15 токовыми выходами промежуточного каскада, которые связаны со первым 16 и вторым 17 входами выходного буферного усилителя 18, имеющего противофазные потенциальные выходы 19 и 20, вспомогательный двухполюсник 21, связанный со второй 8 шиной источника питания, предусмотрены новые элементы и связи – первый 7 источник опорного тока реализован на первом 22 дополнительном полевом транзисторе, затвор которого подключен ко второй 8 шине источника питания, а сток соединен с затвором первого 10 выходного полевого транзистора, второй 9 источник опорного тока выполнен на втором 23 дополнительном полевом транзисторе, затвор которого соединён со второй 8 шиной источника, а сток подключен к затвору второго 11 выходного полевого транзистора, исток первого 10 выходного полевого транзистора соединен с истоком третьего 12 выходного полевого транзистора, исток второго 11 выходного полевого транзистора соединен с истоком четвертого 13 выходного полевого транзистора, затвор третьего 12 выходного полевого транзистора согласован со второй 8 шиной источника питания, затвор четвертого 13 выходного полевого транзистора согласован со второй 8 шиной источника питания, стоки первого 10 и второго 11 выходных полевых транзисторов соединены с истоками первого 22 и второго 23 дополнительных полевых транзисторов и через вспомогательный двухполюсник 21 подключены ко второй 8 шине источника питания, причем в качестве всех вышеупомянутых полевых транзисторов используются полевые транзисторы с управляющим p-n переходом.
На чертеже фиг. 1 представлена схема ОУ-прототипа.
На чертеже фиг. 2 показана схема заявляемого устройства в соответствии с формулой изобретения.
На чертеже фиг. 3 приведен статический режим ОУ Фиг.2 в среде LTSpice на CJFet транзисторах ОАО «Интеграл» (г. Минск), при -197°С и источнике опорного тока I1=200мкА.
На чертеже фиг. 4 показана амплитудно-частотная характеристика (АЧХ) коэффициента усиления по напряжению ОУ фиг. 3 с отрицательной обратной связью и без отрицательной обратной связи при температуре 27°С.
На чертеже фиг. 5 представлена АЧХ коэффициента усиления по напряжению ОУ фиг. 3 с отрицательной обратной связью и без отрицательной обратной связи при низких температурах (-197°С).
Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом фиг. 2 содержит первый 1 и второй 2 входы входного дифференциального каскада 3, общая истоковая цепь которого согласовано с первой 4 шиной источника питания, первый 5 и второй 6 токовые выходы входного дифференциального каскада 3, первый 7 источник опорного тока, включенный между первым 5 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, второй 9 источник опорного тока, включенный между вторым 6 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, первый 10 и второй 11 выходные полевые транзисторы, затворы которых связаны соответственно с первым 5 и вторым 6 токовыми выходами входного дифференциального каскада 3, третий 12 и четвертый 13 выходные полевые транзисторы, стоки которых соединены с соответствующими первым 14 и вторым 15 токовыми выходами промежуточного каскада, которые связаны со первым 16 и вторым 17 входами выходного буферного усилителя 18, имеющего противофазные потенциальные выходы 19 и 20, вспомогательный двухполюсник 21, связанный со второй 8 шиной источника питания. Первый 7 источник опорного тока реализован на первом 22 дополнительном полевом транзисторе, затвор которого подключен ко второй 8 шине источника питания, а сток соединен с затвором первого 10 выходного полевого транзистора, второй 9 источник опорного тока выполнен на втором 23 дополнительном полевом транзисторе, затвор которого соединён со второй 8 шиной источника, а сток подключен к затвору второго 11 выходного полевого транзистора, исток первого 10 выходного полевого транзистора соединен с истоком третьего 12 выходного полевого транзистора, исток второго 11 выходного полевого транзистора соединен с истоком четвертого 13 выходного полевого транзистора, затвор третьего 12 выходного полевого транзистора согласован со второй 8 шиной источника питания, затвор четвертого 13 выходного полевого транзистора согласован со второй 8 шиной источника питания, стоки первого 10 и второго 11 выходных полевых транзисторов соединены с истоками первого 22 и второго 23 дополнительных полевых транзисторов и через вспомогательный двухполюсник 21 подключены ко второй 8 шине источника питания, причем в качестве всех вышеупомянутых полевых транзисторов используются полевые транзисторы с управляющим p-n переходом.
Рассмотрим работу заявляемого устройства фиг. 2.
Представленные на чертежах фиг. 3, фиг. 4, фиг. 5 результаты компьютерного моделирования на соответствующих моделях CJFet транзисторов [52] показывают, что предлагаемое устройство обеспечивает разомкнутый коэффициент усиления на уровне 80 дБ, что достаточно для многих применений.
Таким образом, предлагаемый ОУ имеет ряд преимуществ в сравнении с ОУ-прототипом и может быть рекомендован для практического использования в космическом приборостроении и физике высоких энергий.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент US 6.937.100, 2005 г.
2. Патент US 6.956.434, fig.1, 2005 г.
3. Патент US 7.894.727, fig.3, 2011 г.
4. Патент US 5.880.634, fig.4,fig.7B, 1999 г.
5. Патент US 5.146.179, fig.2, 1992 г.
6. Патент US 6.924.701, fig.1B, fig.3, fig.1a, 2005 г.
7. Патент US 6.624.697, fig.1, 2003 г.
8. Патент US 6.356.152, fig.4, 2002 г.
9. Патент US 6.329.849, fig.8, 2001 г.
10. Патент US 5.376.899, fig.1, 1994 г.
11. Патент11. Патент US 6.750.715, fig.4, 2004 г.
12. Патент US 5.604.464, fig.2, 1997 г.
13. Патент US 5.847.607, fig.8, 1998 г.
14. Патент US 5.406.220, fig.2, 1995 г.
15. Заявка на патент US 2005/0258907, 2005 г.
16. Патент US 6.628.168, fig.2, 2003 г.
17. Патент US 4.714.895, fig.1, 1997 г.
18. Патент EP 0 632 581, fig.3, 1995 г.
19. Патент US 4.697.152, fig.2,1987 г.
20. Патент US 5.212.455, 1993 г.
21. Патент US 6.804.305, fig.1, 2004 г.
22. Патент US 4.600.893, fig. 4, 1986 г.
23. Патент US 3.979.689, fig. 2, 1976 г.
24. Патент US RE 30.587, 1981 г.
25. Патент US 4.151.483, fig. 4, 1979 г.
26. Патент US 4.151.484, fig. 4, 1979 г.
27. Патент US 4.406.990, fig. 3, 1983 г.
28. Патент US 4.463.319, 1984 г.
29. Патент US 7.791.414, fig. 6, 2010 г.
30. Патент US 5.455.535, 1995 г.
31. Патент US 6.788.143, fig. 2, 2004 г.
32. Патент US 5.153.529, 1995 г.
33. Патентная заявка US 2003/0090321, fig. 8, 2007 г.
34. Патентная заявка US 2007/0069815, fig. 1, 2007 г.
35. Патент US 6.696.894, 2004 г.
36. Патент US 5.963.085, 1999 г.
37. Патент US 5.966.050, fig. 4, 1999 г.
38. Патент US 5.166.637, fig. 3, 1992 г.
39. Патент US 6.529.076, 2003 г.
40. Патент US 6.483.382, fig.2, fig.1, 2002 г.
41. Патент US 5.627.495, fig. 2, 1997 г.
42. Патент US 5.327.100, fig. 1, 1994 г.
43. Патент US 4.390.850, fig. 1, 1983 г.
44. Патент US 5.610.557, fig. 2A, 1997 г.
45. Патент US 8.350.622, 2013 г.
46. Патент US 5.418.491, fig.1, 1995 г.
47. Патент US 4.783.637, fig. 2, 1988 г.
48. Патент US 5.091.701, fig. 1, 1992 г.
49. Патент US 5.140.280, 1992 г.
50. Патент US 5.786.729, 1998 г.
51. I.M. Filanovsky, V.V. Ivanov, “Operational Amplifier Speed and Accuracy Improvement: Analog Circuit Design with Structural Methodology,” Kluwer Academic Publishers, New York, Boston, Dordrecht, London, 2004, 194 p.
52. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507.

Claims (1)

  1. Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах, содержащий первый (1) и второй (2) входы входного дифференциального каскада (3), общая истоковая цепь которого согласована с первой (4) шиной источника питания, первый (5) и второй (6) токовые выходы входного дифференциального каскада (3), первый (7) источник опорного тока, включенный между первым (5) токовым выходом входного дифференциального каскада (3) и второй (8) шиной источника питания, второй (9) источник опорного тока, включенный между вторым (6) токовым выходом входного дифференциального каскада (3) и второй (8) шиной источника питания, первый (10) и второй (11) выходные полевые транзисторы, затворы которых связаны соответственно с первым (5) и вторым (6) токовыми выходами входного дифференциального каскада (3), третий (12) и четвертый (13) выходные полевые транзисторы, стоки которых соединены с соответствующими первым (14) и вторым (15) токовыми выходами промежуточного каскада, которые связаны с первым (16) и вторым (17) входами выходного буферного усилителя (18), имеющего противофазные потенциальные выходы (19) и (20), вспомогательный двухполюсник (21), связанный со второй (8) шиной источника питания, отличающийся тем, что первый (7) источник опорного тока реализован на первом (22) дополнительном полевом транзисторе, затвор которого подключен ко второй (8) шине источника питания, а сток соединен с затвором первого (10) выходного полевого транзистора, второй (9) источник опорного тока выполнен на втором (23) дополнительном полевом транзисторе, затвор которого соединён со второй (8) шиной источника, а сток подключен к затвору второго (11) выходного полевого транзистора, исток первого (10) выходного полевого транзистора соединен с истоком третьего (12) выходного полевого транзистора, исток второго (11) выходного полевого транзистора соединен с истоком четвертого (13) выходного полевого транзистора, затвор третьего (12) выходного полевого транзистора согласован со второй (8) шиной источника питания, затвор четвертого (13) выходного полевого транзистора согласован со второй (8) шиной источника питания, стоки первого (10) и второго (11) выходных полевых транзисторов соединены с истоками первого (22) и второго (23) дополнительных полевых транзисторов и через вспомогательный двухполюсник (21) подключены ко второй (8) шине источника питания, причем в качестве всех вышеупомянутых полевых транзисторов используются полевые транзисторы с управляющим p-n переходом.
RU2020104006A 2020-01-30 2020-01-30 Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом RU2721942C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020104006A RU2721942C1 (ru) 2020-01-30 2020-01-30 Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020104006A RU2721942C1 (ru) 2020-01-30 2020-01-30 Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом

Publications (1)

Publication Number Publication Date
RU2721942C1 true RU2721942C1 (ru) 2020-05-25

Family

ID=70803322

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020104006A RU2721942C1 (ru) 2020-01-30 2020-01-30 Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом

Country Status (1)

Country Link
RU (1) RU2721942C1 (ru)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2741056C1 (ru) * 2020-09-01 2021-01-22 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах
RU2766864C1 (ru) * 2021-09-08 2022-03-16 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Операционный усилитель на комплементарных полевых транзисторах
RU2771316C1 (ru) * 2021-12-09 2022-04-29 Общество с ограниченной ответственностью "Центр инновационных разработок ВАО" Арсенид-галлиевый буферный усилитель

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1529410A1 (ru) * 1987-10-26 1989-12-15 Предприятие П/Я В-8624 Повторитель тока
US7463013B2 (en) * 2004-11-22 2008-12-09 Ami Semiconductor Belgium Bvba Regulated current mirror
RU2365969C1 (ru) * 2008-01-09 2009-08-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Токовое зеркало
US20110140782A1 (en) * 2009-12-16 2011-06-16 Bofill-Petit Adria Differential Gm-Boosting Circuit and Applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1529410A1 (ru) * 1987-10-26 1989-12-15 Предприятие П/Я В-8624 Повторитель тока
US7463013B2 (en) * 2004-11-22 2008-12-09 Ami Semiconductor Belgium Bvba Regulated current mirror
RU2365969C1 (ru) * 2008-01-09 2009-08-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Токовое зеркало
US20110140782A1 (en) * 2009-12-16 2011-06-16 Bofill-Petit Adria Differential Gm-Boosting Circuit and Applications

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2741056C1 (ru) * 2020-09-01 2021-01-22 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах
RU2766864C1 (ru) * 2021-09-08 2022-03-16 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Операционный усилитель на комплементарных полевых транзисторах
RU2771316C1 (ru) * 2021-12-09 2022-04-29 Общество с ограниченной ответственностью "Центр инновационных разработок ВАО" Арсенид-галлиевый буферный усилитель

Similar Documents

Publication Publication Date Title
RU2721942C1 (ru) Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом
JP3875392B2 (ja) 演算増幅器
KR20070057022A (ko) 저전압 저전력 ａ/ｂ급 출력단
RU2566963C1 (ru) Дифференциальный входной каскад быстродействующего операционного усилителя для кмоп-техпроцессов
Nagulapalli et al. A bio-medical compatible self bias opamp in 45nm CMOS technology
EP1279223A2 (en) Boosted high gain, very wide common mode range, self-biased operational amplifier
RU2710917C1 (ru) Выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим p-n-переходом
Beloso-Legarra et al. Two-stage OTA with all subthreshold MOSFETs and optimum GBW to DC-current ratio
RU2741056C1 (ru) Радиационно-стойкий и низкотемпературный операционный усилитель на комплементарных полевых транзисторах
RU2710847C1 (ru) Дифференциальный каскад класса ав на комплементарных полевых транзисторах с управляющим p-n переходом для работы в условиях низких температур
RU2721945C1 (ru) Входной каскад дифференциального операционного усилителя с парафазным выходом на комплементарных полевых транзисторах
RU2640744C1 (ru) Каскодный дифференциальный операционный усилитель
Zhao et al. Low-voltage process-insensitive frequency compensation method for two-stage OTA with enhanced DC gain
RU2583760C1 (ru) Биполярно-полевой операционный усилитель
Prokopenko et al. The radiation-hardened differential difference operational amplifiers for operation in the low-temperature analog interfaces of sensors
RU2712416C1 (ru) Входной дифференциальный каскад на комплементарных полевых транзисторах для работы при низких температурах
RU2710846C1 (ru) Составной транзистор на основе комплементарных полевых транзисторов с управляющим p-n переходом
RU2615066C1 (ru) Операционный усилитель
Padilla-Cantoya et al. Class AB op-amp with accurate static current control for low and high supply voltages
RU2741055C1 (ru) Операционный усилитель с «плавающим» входным дифференциальным каскадом на комплементарных полевых транзисторах с управляющим p-n переходом
RU2310268C1 (ru) Каскодный дифференциальный усилитель с низковольтным питанием
RU2711725C1 (ru) Быстродействующий выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах
RU2710298C1 (ru) Неинвертирующий усилитель с токовым выходом для работы при низких температурах
Nieminen et al. Single and two-stage OTAs for high-speed CMOS pipelined ADCs
RU2724921C1 (ru) Операционный усилитель с парафазным выходом для активных rc-фильтров, работающих в условиях воздействия потока нейтронов и низких температур