JP5378097B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5378097B2
JP5378097B2 JP2009181726A JP2009181726A JP5378097B2 JP 5378097 B2 JP5378097 B2 JP 5378097B2 JP 2009181726 A JP2009181726 A JP 2009181726A JP 2009181726 A JP2009181726 A JP 2009181726A JP 5378097 B2 JP5378097 B2 JP 5378097B2
Authority
JP
Japan
Prior art keywords
layer
peeling
liquid
element formation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009181726A
Other languages
English (en)
Other versions
JP2009278124A (ja
JP2009278124A5 (ja
Inventor
晋吾 江口
洋平 門馬
敦弘 谷
美佐子 廣末
健一 橋本
泰靖 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009181726A priority Critical patent/JP5378097B2/ja
Publication of JP2009278124A publication Critical patent/JP2009278124A/ja
Publication of JP2009278124A5 publication Critical patent/JP2009278124A5/ja
Application granted granted Critical
Publication of JP5378097B2 publication Critical patent/JP5378097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Description

本発明は半導体装置の作製方法に係るものであり、作製時に用いた基板から、半導体素子
を含む素子形成層を分離する技術に関するものである。
本発明において、作製の対象となる半導体装置は、半導体の特性を利用することで機能し
うる半導体素子、および複数の半導体素子を用いて機能する装置全般を含むものである。
半導体素子には、例えば、ＭＯＳ型トランジスタ、薄膜トランジスタ等のトランジスタ、
ダイオード、ＭＯＳ型コンデンサなどが挙げられる。また、半導体装置は、複数の半導体
素子を含む集積回路、複数の集積回路を含んだ装置、または集積回路とその他の要素を含
んだ装置を含むものである。集積回路には、例えば、ＣＰＵ、ＲＯＭやＲＡＭなどのメモ
リ回路などが含まれる。
複数の集積回路を含んだ装置および集積回路とその他の要素を含んだ装置には、例えば、
液晶モジュール用基板、このモジュール基板を用いた液晶モジュールおよび液晶表示装置
、ＥＬ（エレクトロルミネッセンス）モジュール用基板、このモジュール基板を用いたＥ
ＬモジュールやＥＬ表示装置、液晶モジュールやＥＬモジュールを表示手段として用いた
電子機器、アンテナを備えた無線通信可能なＩＣチップ、このようなＩＣチップを搭載し
た電子タグ、ＩＣカードなどが含まれる。
ガラス基板や石英基板の基材上に、薄膜トランジスタ（ＴＦＴ）などの半導体素子で集積
回路を作製した後、集積回路を製造に使用した基材からプラスチックフィルム基材へと転
写する技術が開発されている。集積回路を他の基材へ転写するには、まず、製造に使用し
た基板から集積回路を分離する工程が必要である。そのため、集積回路を基板から剥離す
る技術が開発されている。
例えば、特許文献１には、次のようなレーザーアブレーションを用いた剥離技術が記載さ
れている。基板上に、非晶質シリコンなどからなる分離層、分離層上に薄膜素子からなる
被剥離層を設け、被剥離層を接着層により転写体に接着させる。レーザー光の照射により
分離層をアブレーションさせることで、分離層に剥離を生じさせている。
また、特許文献２には、人の手などの物理的な力で剥離を行う技術が記載されている。特
許文献２では、基板と酸化物層の間に金属層を形成し、酸化物層と金属層との界面の結合
が弱いことを利用して、酸化物層と金属層の界面で剥離を生じさせることで、被剥離層と
基板とを分離している。
剥離が生ずると２つに分離した層の表面に電荷が発生して、帯電しやすいことが知られて
いる。この現象は剥離帯電とよばれている。剥離が生じた瞬間は２つの層の表面が近接し
ているため、これらの表面の間で電気容量が形成される。剥離が進むと、２つの層の距離
の増大と共に電気容量は低下するが、剥離帯電によって生じた電荷量が変わらないため、
層表面の電位が電気容量に反比例して増大する。剥離された層の表面の電位が高くなると
、層表面に帯電している電荷が層内部に向かって放電を起こす場合がある。
そのため、剥離する対象が集積回路である場合は、半導体膜、絶縁膜、導電膜などが放電
で発生した熱により溶けて破壊される結果、半導体素子が機能しなくなることがある。ま
た半導体素子が外観できる損傷を受けず、動作することができても、高い電位が印加され
た影響で半導体や絶縁体が劣化し、半導体素子が所期の特性を示さなくなることがある。
したがって、静電気による放電が起こると、半導体素子が破壊される、または特性が劣化
した影響で半導体素子を用いた集積回路自体が正常に動かなくなるおそれがある。
静電気による放電（静電気放電、Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）
の影響で半導体素子などが破壊されることは、静電気放電破壊（以下「ＥＳＤ破壊」とい
う。）とよばれている。ＥＳＤ破壊は歩留まりを大幅に下げる原因の１つである。従来、
ＥＳＤ破壊を回避するための方法として、静電気による放電を発生させないようにする方
法、静電気による放電が発生しても、放電による半導体素子への損傷を抑制する方法があ
る。前者としては、イオナイザを半導体製造装置に設置して、発生した静電気を除電する
方法が知られている。後者の代表例は、半導体素子と共に保護回路を作製する方法であり
、保護回路により、放電で発生した高電位が半導体素子に印加されることを防いでいる。
静電気が発生しても、放電しなければＥＳＤ破壊は発生しない。放電は、２つの物体間の
電位差が大きい場合に発生しやすい。そのため、イオナイザは、放電の経路となる空気に
正イオンおよび負イオンを供給し、放電するほど大きな電位差が物体間に生じないように
することを目的とした装置である。しかし、剥離帯電による放電は、２つの層が分離した
、その一瞬の出来事であるため、イオナイザによる除電が間に合わないこともある。
また、保護回路を設ける場合であるが、放電の電荷が保護回路を通れば、保護回路が機能
するので、半導体素子の破壊は避けられる。しかしながら、剥離帯電においては、分離さ
れる２つの層の表面が帯電しているから、放電の経路が必ずしも保護回路を通るとは限ら
ない。そのため、剥離帯電については、保護回路によるＥＳＤ破壊の防止は十分ではない
。
例えば、特許文献３には剥離帯電による放電を防止する方法が記載されている（特許請求
の範囲、９頁４２行乃至４８行参照）。基板上に導電膜を形成し、その上に半導体素子な
どを含む積層体を形成している。基板と導電膜の界面で剥離を生じさせて、剥離時に生じ
た電荷を導電膜に拡散させることで、帯電による半導体素子の破壊や特性劣化を回避して
いる。
しかしながら、特許文献３の剥離方法では、積層体の下部に導電膜が残る。積層体の使用
目的によっては、導電膜が邪魔で、導電膜があることで所期の使用目的を果たせない場合
もある。このような場合は、特許文献３の剥離方法では導電膜を除去する必要がある。
特開平１０−１２５９３１号公報 特開２００３−１７４１５３号公報 特開２００５−７９３９５号公報
本発明の課題の１つは、剥離によって生じた電荷により、半導体素子の破壊や特性劣化を
回避することにある。また、特許文献３では、剥離後の半導体素子の下面が導電膜である
構造に限定されるが、本発明では、剥離後の半導体素子側の表面の材料として、抵抗の高
い絶縁材料を選択できるようにすることを別の課題とする。
本発明は、上述した課題を解決するため、剥離によって帯電した電荷が、分離された２つ
の層のどちらの内部にも放電させないような手段を有する。より、具体的には、本発明に
係る半導体装置の作製方法は、半導体素子を含む素子形成層を基板から分離することによ
って現れる面を液体で濡らすことを特徴の１つとする。
また、本発明において、素子形成層などに力を加えて素子形成層を基板から分離するため
、力を加えることによって剥離が容易に生ずるように、剥離層を設けることが好ましい。
本発明に係る半導体装置の他の作製方法は、基板上に剥離層を形成し、剥離層上に半導体
素子を含む素子形成層を形成し、力を加えることにより、剥離層と素子形成層の界面で剥
離を生じさせ、剥離によって現れる面を液体で濡らしながら、または湿らしながら、素子
形成層を基板から分離することを特徴の１つとする。
剥離を生じさせる箇所は、剥離層と素子形成層の界面だけではなく、剥離層と基板の界面
や、剥離層の内部であってもよい。
剥離によって現れる面を液体で濡らす（湿らすことも含む）には、剥離によって逐次現れ
る面に液体を供給すればよい。液体の供給方法の１つは、液体を滴下するまたは注ぐ方法
である。他の方法の１つに、液体を霧状にして、または蒸気にして吹き付ける方法がある
。他の方法の１つに、液体に浸しながら、素子形成層を基板から分離する方法がある。他
の方法の１つに、液体を含んだスポンジや布のような液体保持手段を剥離によって生じた
隙間に置き、素子形成層を分離しながら液体保持手段から液体を放出させる方法がある。
素子形成層などを濡らすための液体には、素子形成層、剥離層および基板を構成する材料
を変質させない液体、または、これら材料と反応して生成物を生じない液体が好ましい。
それは、反応生成物が半導体装置を汚染するおそれがあること、また反応生成物を洗浄す
る工程が必要になるからである。液体には、素子形成層、剥離層および基板に対してエッ
チャントとして機能しない液体を選択することが好ましい。
本発明の半導体装置の作製方法に使用される液体には、純水を用いることができる。また
、液体には、純水よりも比抵抗が低い水溶液を用いることができる。つまり、水を媒質に
物質が溶けた水溶液を用いることができる。水溶液の性質は酸性、アルカリ性、中性のい
ずれでもよい。例えば、酸や塩基が溶けている水溶液、塩（酸性塩、アルカリ性塩、正塩
のいずでもよい。）が溶けている水溶液などを用いることができる。
水に溶かす物質は、常温（２５℃）、大気圧で気体となる分子が好ましい。このような物
質には、例えば、二酸化炭素や塩化水素がある。また、物質が塩の場合、界面活性剤とし
て機能する塩が好ましい。界面活性剤を水に溶かすことにより、面を濡らしやすくできる
からである。
また、本発明の半導体装置の作製方法に使用される液体は、水と揮発性の液体の混合溶液
であり、水を少なくとも０．１％含むことが望ましい。揮発性の液体に、エタノールやア
セトンなどの有機溶剤を用いることができる。
また、本発明の技術は、半導体装置の作製方法にとどまるものではなく、１つまたは複数
の層を積層した構造体を、基板から分離する工程を含む構造物の作製方法に適用できる。
すなわち、本発明は、１つまたは複数の層を含む構造層を基板から分離する構造物の作製
方法に係り、構造層を基板から分離することによって現れる面を液体で濡らすことを特徴
とする。構造体を作製するときも、本発明に係る半導体装置と同様、剥離層を基板と構造
層の間に設けることが好ましい。
放電とは、絶縁体や半導体など、本来電流が流れないはずのところで、高電位差のために
、瞬間的に電流が流れる現象である。剥離によって現れる面を濡らすまたは湿らすことで
、当該面の電気抵抗を下げることができる。電気抵抗が下がる結果、剥離帯電で生じた電
荷が濡れた面に拡散するので、剥離によって現れた面の電位が放電を生ずるほど高くなる
ことを回避することができる。すなわち、本発明により、剥離帯電による放電をなくすこ
とができる。
剥離帯電による放電が生じないため、本発明により、基板と素子形成層を分離する工程を
含んだ半導体装置の製造方法において、歩留まりを向上させることができる。また、ＥＳ
Ｄ破壊による半導体素子の特性劣化がなくすことができるため、本発明は、半導体装置の
信頼性を向上させることができる。
また、本発明の方法により、剥離によって生じた電荷を、分離された２つの層の内部のど
ちらにも放電させないようすることができるので、素子形成層の下面が絶縁材料であって
も、素子形成層に含まれる半導体素子が剥離帯電で生じた静電気により破壊されること、
および半導体素子の特性が劣化することを回避することができる。
半導体装置の作製方法を説明するための断面図であり、基板１０上に素子形成層１１を形成することを説明するための図である。 半導体装置の作製方法を説明するための断面図であり、素子形成層１１の上面に支持基材１３を固定することを説明するための図である。 半導体装置の作製方法を説明するための断面図であり、素子形成層１１と剥離層１２の界面で剥離が生ずることを説明するための断面図である。 半導体装置の作製方法を説明するための断面図であり、図３よりも、素子形成層１１と剥離層１２の界面で剥離が進んだことを示す図である。 半導体装置の作製方法を説明するための断面図であり、素子形成層１１が基板１０から分離されたことを示す図である。 半導体装置の作製方法を説明するための断面図であり、素子形成層１１の下面に第１の可撓性基板１８を固定し、支持基材１３を除去することを説明する図である。 本発明の作製方法により作製された半導体装置の断面図である。 半導体装置の作製方法を説明するための断面図であり、液体保持手段を用いて液体を供給することを説明する図である。 半導体装置の作製方法を説明するための断面図であり、液体保持手段を用いて液体を供給することを説明する図である。 実施例１の半導体装置の作製方法を説明するための断面図であり、基板１００上に剥離層１０１および素子形成層１０２からなる積層物の断面図である。 実施例１の半導体装置の作製方法を説明するための断面図であり、素子形成層１０２に溝１１０を形成することを説明する図である。 実施例１の半導体装置の作製方法を説明するための断面図であり、加熱剥離フィルム１１１からセパレートフィルム１１２の一部を除去することを説明する図である。 実施例１の半導体装置の作製方法を説明するための断面図であり、加熱剥離フィルム１１１を素子形成層１０２に固定する方法を説明する図である。 実施例１の半導体装置の作製方法を説明するための断面図であり、素子形成層１０２と剥離層１０１に隙間１１５を広げる方法を説明する図である。 実施例１の半導体装置の作製方法を説明するための断面図であり、素子形成層１０２と剥離層１０１に隙間１１５に液体１１６を供給する方法を説明する図である。 実施例１の半導体装置の作製方法を説明するための断面図であり、液体１１６を供給しながら素子形成層１０２を基板１００から分離する方法を説明する図である。 実施例１の半導体装置の作製方法を説明するための断面図であり、素子形成層１０２が基板１００から分離されたことを説明する図である。 実施例１の半導体装置の作製方法を説明するための断面図であり、加熱剥離フィルム１１１によって保持されている分割された素子形成層１０２の断面図である。 実施例１の半導体装置の作製方法を説明するための断面図であり、半導体装置の断面図である。 実施例１の半導体装置の作製方法を説明するための断面図であり、半導体装置の断面図である。 実施例２の半導体装置の作製方法を説明するための断面図であり、素子形成層１０２と剥離層１０１に隙間１１５に液体１１６を供給する方法を説明する図である。 実施例２の半導体装置の作製方法を説明するための断面図であり、素子形成層１０２を剥離しながら素子形成層１０２と剥離層１０１に隙間１１５に液体１１６を供給する方法を説明する図である。 実施例３の半導体装置の作製方法を説明するための断面図であり、素子形成層１０２と剥離層１０１に隙間に液体１１６を供給する方法を説明する図である。 実施例３の半導体装置の作製方法を説明するための断面図であり、素子形成層１０２を剥離しながら素子形成層１０２と剥離層１０１に隙間に液体１１６を供給する方法を説明する図である。 実施例１の剥離層を形成する方法を説明するための断面図である。 実施例１の素子形成層を形成する方法を説明するための断面図であり、剥離層１０１上に素子形成層の絶縁膜１０３を形成することを説明する図である。 実施例１の素子形成層を形成する方法を説明するための断面図であり、絶縁膜１０３上に薄膜トランジスタを含んだ集積回路を形成することを説明する図である。 実施例１の素子形成層を形成する方法を説明するための断面図であり、素子形成層１０２の断面図である。 アンテナと無線通信可能な集積回路を有する半導体装置の構成例を示す図である。 本発明に係る半導体装置の構成例を示す図であり、（Ａ）は液晶モジュールの正面図であり、（Ｂ）は液晶モジュールの断面図である。 本発明に係る半導体装置の構成例を示す図であり、（Ａ）はＥＬモジュールの正面図であり、（Ｂ）はＥＬモジュールの断面図である。 本発明に係る半導体装置の構成例を示す図であり、（Ａ）、（Ｂ）はテレビジョン装置の外観図であり、（Ｃ）は電子書籍の外観図である。 剥離試験を行った試料の積層構造を示す断面図である。 剥離試験を行った試料の平面図である。 剥離試験の結果を示すグラフである。
以下、本発明の実施の形態について図面を参照しながら説明する。また、同一の要素には
同じ符号を付して、重複する説明を省略する。また、本発明は多くの異なる態様で実施す
ることが可能であり、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は
、本実施の形態および実施例の記載内容に限定して解釈されるものではない。
絶縁物のような高抵抗の物質からなる層（基板も含む）の表面に静電気が発生したとき、
電荷が拡散する経路がなければ電荷は発生した箇所にとどまる。この状態で剥離が進行し
、発生した電荷による電位が大きくなれば、電気が通りやすい経路、例えば素子形成層内
部に向かって放電が起こる。
そのため、本発明に係る半導体装置の作製方法では、剥離によって生じた電荷を帯電させ
ない手段を有することを特徴とする。具体的には、基板から素子形成層を分離するときに
、分離された２つの層（層の一方が、基板の場合もある。）の間に液体を供給して、素子
形成層を分離することにより現れる面を濡らす、または湿らすようにする。図１〜図７を
用いて本発明の半導体装置の作製方法を説明する。
図１に示すように、基板１０上に素子形成層１１を形成する。素子形成層１１を基板１０
から容易に分離できるように、基板１０上に剥離層１２を形成し、剥離層１２上に素子形
成層１１を形成する。
素子形成層１１内には、少なくとも１つの半導体素子が形成されている。例えば、薄膜ト
ランジスタ、ダイオード、抵抗、容量素子等で集積回路が素子形成層１１内に形成される
。素子形成層１１は半導体装置の構成要素の１つである。
剥離層１２は例えば金属や合金で形成することができる。金属は、タングステン（Ｗ）、
モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（
Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）
、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）またはイリジウム（Ｉｒ
）等である。合金は、タングステンとモリブデンの合金のようなこれら金属元素から選ば
れた複数の金属元素の合金である。これら金属膜や合金膜はスパッタリング法で形成する
ことができる。また、剥離層１２となる金属膜または合金膜の厚さは２０ｎｍ以上１００
ｎｍ以下の範囲とすればよい。
素子形成層１１と剥離層１２の間で剥離が優先的に生じるようにするため、剥離層１２と
して形成した金属膜または合金膜の表面を酸化させる。酸化させる方法には、熱酸化する
方法、酸素またはＮ２Ｏプラズマで表面を処理する方法、オゾン水等の酸化力の強い溶液
で表面を処理する方法などがある。また別の方法としては、素子形成層１１を形成したと
き、素子形成層１１と剥離層１２の界面に酸化物が形成されるようにする方法がある。例
えば、スパッタ法でシリコン酸化物を成膜すると、金属膜または合金膜表面にシリコン酸
化物が堆積するとき、その表面を酸化することができる。なお、金属膜または合金膜を酸
化する代わりに、プラズマ処理や熱処理によって窒化してもよい。
また、剥離層１２は単層でも複数の層で形成することもできる。例えば、基板１０と剥離
層１２の界面で剥離が生じないように、シリコン酸化物、シリコン酸化窒化物のような無
機材料からなる絶縁膜と金属膜（または合金膜）の多層膜とすることもできる。
基板１０は、素子形成層１１および剥離層１２を形成するのに使用される基板であり、剛
体であることが好ましい。基板１０は、例えば、ガラス基板、石英基板、金属基板、ステ
ンレス基板、表面に絶縁層を形成したシリコンウエハ等である。
素子形成層１１を形成した後、図２に示すように、支持基材１３を素子形成層１１上に固
定する。支持基材１３は、基板１０から分離された後、素子形成層１１のハンドリングを
容易にするための部材である。また、素子形成層１１を基板１０から分離するとき、素子
形成層１１を変形させる作業を容易にするための部材でもある。
支持基材１３は半導体装置の部材ではなく、半導体装置の製造過程で除去する場合は、支
持基材１３には、素子形成層１１を損傷させずに分離できる基材を用いる。また、素子形
成層１１を変形できるように支持基材１３は可撓性であることが望ましい。そのため、支
持基材１３には、弱い力で剥離できる剥離フィルムを用いればよい。
なお、支持基材１３を半導体装置の部材として用いる場合は、ポリカーボネート、ポリア
リレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、
可撓性フィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニ
ルなどからなる）を支持基材１３とし、図２の構成において、エポキシ樹脂などの接着剤
により素子形成層１１に接着する。
図３に示すように素子形成層１１と剥離層１２の界面で剥離を生じさせる。剥離を生じさ
せるため、この界面に機械的な外力（いわゆる古典力学の法則に従う力）を与える。例え
ば、図３に示すように、支持基材１３を撓めることで素子形成層１１を変形させて、素子
形成層１１と剥離層１２の界面の端部で剥離を生じさせることができる。なお、基板１０
が剛体のため剥離層１２を撓めることが困難であるため、素子形成層１１を変形させたが
、剥離層１２を変形させることが容易であれば、剥離層１２を変形してもよいし、素子形
成層１１、剥離層１２双方を変形してもよい。
素子形成層１１を変形できるような機械的な外力を加えるには、人間の手で行うことがで
きるし、ピンセットのような把持具で支持基材１３をつまむことでも可能である。また、
後述するようにローラなどに支持基材１３を絡め取ることでも、素子形成層１１を変形す
ることができる。
図３に示すように、素子形成層１１と剥離層１２の界面の端面で剥離が生じたら、剥離に
よって生じた隙間に液体１５を供給し、剥離によって現れた素子形成層１１の下面と剥離
層１２の上面を濡らす。なお、基板１０を下に支持基材１３を上にしたとき、下面とは層
の基板１０側の面をいい、上面とは層の支持基材１３側の面を指す。
本発明においては、図４に示すように、素子形成層１１を剥離しながら、剥離によって逐
次現れる素子形成層１１の下面および剥離層１２の上面が液体１５で濡れるように、剥離
の先端部分（図４の鎖線で囲んだ部分１７）に液体１５を供給する。
本発明では、液体１５に純水を用いることができる。純水の比抵抗は１ＭΩ・ｃｍ以上と
非常に高いが、素子形成層１１や剥離層１２に接触することにより純水に不純物が混ざり
、電気抵抗が下がる。よって、剥離によって現れた素子形成層１１の下面や剥離層１２の
上面を純水で濡らすことにより、素子形成層１１の下面や剥離層１２の上面に剥離によっ
て生じた電荷を拡散することができる。したがって、素子形成層１１や剥離層１２の表面
が抵抗の高い材料で形成されていても、素子形成層１１および剥離層１２の内部に向かっ
て放電することが回避される。
すなわち、本発明では、剥離がこれから生ずる部分に液体１５を供給することで、剥離が
生ずると同時に、剥離によって現れた面を液体で濡らし、その面の電気抵抗を下げている
。よって、本発明では、剥離が生じた瞬間に剥離帯電による電荷を拡散させることができ
るため、静電気による放電をなくすことができる。
また、液体１５として、純水よりも比抵抗が低い水溶液を用いることができる。すなわち
、水を溶媒とし、その溶媒に溶質となる物質が溶けた水溶液を用いることができる。水溶
液の性質は酸性、アルカリ性、中性のいずれでもよい。例えば、酸や塩基が溶けている水
溶液、塩（塩は、酸性塩、アルカリ性塩、正塩のいずれでもよい。）が溶けている水溶液
などを用いることができる。液体１５に用いることができる水溶液としては、具体的には
、二酸化炭素（ＣＯ２）の水溶液、塩化水素（ＨＣｌ）の水溶液（塩酸）、水酸化テトラ
メチルアンモニウムの水溶液、塩化アンモニウム（ＮＨ４Ｃｌ）の水溶液などが挙げられ
る。
液体１５には二酸化炭素の水溶液、塩化水素の水溶液のような、常温（２５℃）、大気圧
で気体となる分子が水に溶けた水溶液が好ましい。それは、液体１５を乾燥したとき、水
と共に溶けた分子が気体となり、残らないためである。また、塩を溶かした水溶液を用い
る場合、界面活性剤として機能する塩が好ましい。界面活性剤を溶かすことで、液体１５
で濡らしやすくできる。
また、水と揮発性の液体の混合溶液も液体１５に用いることができる。液体１５に揮発性
の液体を含ませることにより乾燥処理が省略できる。揮発性の液体に少なくとも０．１％
程度水が含まれていれば、液体１５により電荷を拡散させること、すなわち帯電防止の効
果を得ることができる。市販の高純度のエタノールやアセトンなどの有機溶剤には０．１
％以上の濃度で水を不純物として含んでいる製品もあるため、このような市販の有機溶剤
は、濃度調節せずに、本発明の水と揮発性の液体の混合溶液として用いることが可能であ
る。また、揮発性の液体の長所を生かすため、揮発性の液体の濃度は３０％以上が好まし
い。よって、有機溶剤として普及している変性エタノールのような純度の低い有機溶剤も
、濃度調節せずに、本発明の水と揮発性の液体の混合溶液として用いることができる。
図５に示すように、素子形成層１１と剥離層１２の剥離が完了すると、素子形成層１１か
ら、剥離層１２と共に基板１０が分離される。図６に示すように、素子形成層１１の下面
に、接着剤により第１の可撓性基板１８を固定する。次に、素子形成層１１の上面から支
持基材１３を剥離する。支持基材１３を剥離するときに、剥離帯電により素子形成層１１
が破壊するおそれがある場合は、素子形成層１１と剥離層１２の間に液体１５を供給する
のと同様に、素子形成層１１と支持基材１３の間に液体１５を供給するとよい。
次に、図７に示すように素子形成層１１の上面に第２の可撓性基板１９を固定する。第２
の可撓性基板１９は必要に応じて設ければよい。以上の作製方法により、図７に示す素子
形成層１１を有する可撓性の半導体装置を形成することができる。
第１の可撓性基板１８および第２の可撓性基板１９は、撓めたり、曲げたりできる基材で
ある。これらの可撓性基板１８、１９は、例えば、ポリカーボネート、ポリアリレート、
ポリエーテルスルフォン等からなるプラスチック基板を用いることができる。また、ポリ
エチレンテレフタレート、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、
塩化ビニルなどの有機化合物からなるフィルムを用いることができる。
第１の可撓性基板１８および第２の可撓性基板１９を素子形成層１１に固定するには、加
熱や、可視光や紫外光などを照射することで粘着性を発現し、冷却後は硬化して物体を接
着する接着剤を用いる。例えば、熱可塑性樹脂、光重合性樹脂などの樹脂を接着剤に用い
ることができる。
本発明においては、図４の鎖線で囲んだ剥離の先端部分（図４の鎖線で囲んだ部分１７）
に液体１５を逐次供給する。別言すると剥離によって逐次現れる面に液体を供給すればよ
い。液体の供給方法の１つは、ノズルやスポイトなどの注入手段により、剥離によって生
じた隙間に液体１５を滴下する方法、または注ぐ方法がある。この場合、液体１５の供給
は剥離の開始から終了まで常時行ってもよいし、間欠的に行ってもよい。また、図３に示
すような剥離の初期の段階のみ液体１５を注ぐ、または滴下しておいて、剥離が進行する
にしたがって、供給した液体１５を毛細管現象により、剥離の先端部分（図４の鎖線で囲
んだ部分１７）にまで行き渡らせることができる。
液体１５を供給する他の方法は、スプレーノズルや霧吹きなどの噴霧手段により液体１５
を霧状にして吹き付ける方法もある。この方法でも、液体１５の噴霧は、剥離が進行して
いる間、常時行ってもよいし、間欠的に行ってもよいし、剥離の初期段階のみ行ってもよ
い。なお、液体１５として純水を用いる場合は、水蒸気にして吹き付けることができる。
液体１５を供給する他の方法には、スポンジや布のような液体を吸い取り、また外力を与
えることにより液体を放出できるような液体保持媒体を用いる方法がある。
また、液体１５を供給する他の方法には、容器に液体１５を入れ、液体１５中に基板１０
を浸しながら、素子形成層１１を基板１０から分離する方法もある。この場合、剥離が進
行する箇所が液体１５に浸るようにすることで、剥離の先端部分（図４の鎖線で囲んだ部
分１７）に液体１５を行き渡らせることができる。
ここでは、図１〜図４、図８および図９に示す断面図を用いて、液体保持媒体を用いて液
体１５を供給する方法を説明する。なお、他の供給方法については、下記実施例において
詳述する。
図１、図２に示す工程を行い、基板１０上に剥離層１２、素子形成層１１を形成し、素子
形成層１１上に支持基材１３を固定する。図３に示すように支持基材１３を撓めることに
より、素子形成層１１と剥離層１２の界面に剥離を生じさせる。
次に、図８に示すように、剥離によって生じた隙間に、液体１５を含ませた液体保持手段
２１を挿入する。なお、液体保持手段２１を隙間に挿入した後、スポイトやノズルなどに
より液体１５を供給して、液体保持手段２１に液体１５を含ませてもよい。液体保持手段
２１には、スポンジや布など、液体を吸い取る機能を持つものを用いることができる。
液体保持手段２１の大きさであるが、図８において、紙面に垂直な方向の長さは、この方
向の基板１０の一辺の長さよりも長くし、液体保持手段２１の端部が基板１０上に載らな
いようにするのが望ましい。
さらに支持基材１３を介して、素子形成層１１と剥離層１２の界面に機械的な力を与えて
、剥離を進行させる。機械的な力を与える方法の例として、ローラ２２を用いて素子形成
層１１を巻き取る方法を説明する。図９に示すように、ローラ２２を支持基材１３上から
転がして、素子形成層１１を支持基材１３ごと巻き取ることで、基板１０から素子形成層
１１を分離することができる。
ローラ２２が液体保持手段２１の上を通るときに、ローラ２２の自重により、液体保持手
段２１に含まれた液体１５が押し出され、これから剥がれる部分が液体１５に接触する。
すなわち、ローラ２２の回転にしたがって現れる剥離層１２の上面および素子形成層１１
の下面を液体１５で逐次濡らすことができる。したがって、剥離が生じた瞬間に、液体１
５により剥離で発生した電荷を拡散させ、帯電を防止することができる。
本発明の半導体装置の作製方法を、剥離層１２が金属膜や合金膜である場合を例に説明し
たが、本発明はこの例に限定されるものではない。剥離層は、機械的な力を加えることで
、素子形成層を剥離できるような材料であればよい。
本発明の半導体装置の作製方法を、素子形成層１１と剥離層１２の界面で剥離が生じる場
合を例に説明したが、剥離が生じる部分はこれに限定されない。例えば、基板１０上に剥
離層１２として、シランガスを原料にプラズマＣＶＤ法により、水素を含んだ非晶質シリ
コン膜を形成する。基板１０側からエキシマレーザなどの紫外光域のレーザーを照射し、
非晶質シリコン膜から水素を放出させる。これにより、非晶質シリコン膜と基板１０との
密着性が減少する、または、非晶質シリコン膜自体が脆弱になるため、剥離層１２と基板
１０の界面または剥離層１２の内部で剥離を生じさせることができる。
また、剥離層１２を異なる材料の多層膜として設けることで、剥離層を構成する層の界面
で剥離を生じさせることもできる。例えば、剥離層１２として、タングステン膜をスパッ
タ法で形成し、タングステン膜上にスパッタ法で二酸化シリコン膜を形成する。二酸化シ
リコン膜を堆積させたとき、タングステン膜と二酸化シリコン膜の界面にタングステンの
酸化物が生成される。そのため、タングステン膜と二酸化シリコン膜の界面の接合が弱い
ため、剥離層１２に力を与えることで、タングステン膜と二酸化シリコン膜の間で剥離を
生じさせることができる。
本実施例では、本発明を適用した、非接触でデータの入出力が可能な半導体装置の作製方
法を説明する。本実施例では、素子形成層には、１３．５６ＭＨｚの信号で無線通信を行
い、ＩＣタグとして機能する集積回路を形成した。以下、図１０〜図２０、および図２５
〜図２８を用いて、本実施例を説明する。
図１０に示すように、基板１００上に、剥離層１０１を形成し、剥離層１０１上に集積回
路を形成した。以下、図２５〜図２８を用いて、剥離層１０１および素子形成層１０２の
作製方法を説明する。
基板１００には、旭硝子社製のガラス基板（厚さ０．７ｍｍ、商品名ＡＮ１００）を５イ
ンチ角に切断した基板を用いた。図２５に示すように、剥離層１０１は、酸化窒化シリコ
ン（ＳｉＯｘＮｙ、ｘ＜ｙ）層１０１ａとタングステン層１０１ｂの多層構造とした。酸
化窒化シリコン層１０１ａは、平行平板型プラズマＣＶＤ装置により、原料ガスにＳｉＨ
４、Ｎ２Ｏを用いて、２００ｎｍの厚さに形成した。タングステン層１０１ｂは、スパッ
タリング装置でタングステンターゲットを用いて、厚さ５０ｎｍ形成した。Ｎ２Ｏのプラ
ズマを発生させて、タングステン層１０１ｂの表面をプラズマ処理し、表面を酸化させて
、タングステン酸化物を形成した。このプラズマ処理により、剥離層１０１と素子形成層
１０２の界面であるタングステン酸化物で剥離が生じるようになる。また、剥離層１０１
の下層の酸化窒化シリコン層１０１ａは、タングステン層１０１ｂをスパッタ法で形成し
ているとき、基板１００（例えば、ガラス基板）から不純物が拡散しないようにするため
のバリア層である。バリア層には、酸化シリコンや窒化シリコンなど他の無機材料からな
る絶縁膜を用いることができる。
図２６に示すように、剥離層１０１の上に、素子形成層１０２のＴＦＴなど半導体素子の
下地絶縁層となる絶縁膜１０３を形成した。絶縁膜１０３は酸化窒化シリコン（ＳｉＯｘ
Ｎｙ、ｘ＜ｙ）層１０３ａと酸化窒化シリコン（ＳｉＯｘＮｙ、ｘ＞ｙ）層１０３ｂの積
層構造とした。１層目の酸化窒化シリコン層１０３ａは、平行平板型プラズマＣＶＤ装置
で、原料ガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３、Ｈ２を用いて成膜した。２層目の酸化窒化シ
リコン層１０３ｂは、平行平板型のプラズマＣＶＤ装置によりＳｉＨ４、Ｎ２Ｏを原料ガ
スに用いて成膜した。
図２７に示すように、絶縁膜１０３上に、ＴＦＴ、コンデンサなどの半導体素子により集
積回路を形成した。図２７では、集積回路の断面図として、ｎチャネル型ＴＦＴ１０４と
ｐチャネル型ＴＦＴ１０５からなるＣＭＯＳ回路のみを図示した。なお、１枚の基板１０
０上には、行列的に配列された４８個（８行×６列）の集積回路を同時に形成した。
無線通信を行うため、集積回路（ＴＦＴ１０４、１０５）に接続されるアンテナ１０６を
形成した。まず、アンテナ１０６を形成する前に、集積回路（ＴＦＴ１０４、１０５）を
覆って絶縁膜１０７を形成した。本実施例では、絶縁膜１０７を感光性ポリイミドで形成
し、絶縁膜１０７にアンテナ１０６を接続するための開口部を形成する。
絶縁膜１０７上に、印刷法で銀（Ａｇ）ペーストを所望の形状に形成し、アンテナ１０６
を形成した。なお、同一の基板１００上に形成された４８個の集積回路のうち、半分には
アンテナ１０６を設けて、集積回路とアンテナとの積層体を形成した。また、残りの半分
はアンテナ１０６の代わりに、外付けのアンテナを接続するためのバンプを銀ペーストで
形成した。なお、アルミニウムなどの導電膜をスパッタ法で成膜し、エッチング法により
所望の形状に加工することで、アンテナ１０６やバンプを形成することができる。
最後に、図２８に示すように、アンテナ１０６を覆って封止用の樹脂層１０８を形成した
。樹脂層１０８には、厚さ３０μｍのエポキシ樹脂層を形成した。以上により、基板１０
０上に、剥離層１０１および素子形成層１０２からなる構造物が形成される。
基板１００上の素子形成層１０２には複数の集積回路が形成されている。素子形成層１０
２を基板１００から分離したときに、集積回路を１つずつに分割できるように、図１１に
示すように、素子形成層１０２に予め溝１１０を形成する。溝１１０は素子形成層１０２
中の各集積回路の周囲を囲むように形成される。本実施例では、波長２６６ｎｍ、出力２
ＷのＵＶレーザー光を照射することにより、溝１１０を形成した。
素子形成層１０２に溝１１０を形成することで、溝１１０によって露出された素子形成層
１０２と剥離層１０１との界面で若干剥離が生じ、溝１１０に沿って素子形成層１０２が
浮いた状態になった。
剥離するときに支持基材となる加熱剥離フィルムを用意する。加熱剥離フィルム１１１は
、厚さ１００μｍのポリエチレンテレフタレートからなるフィルムであり、フィルムの一
方の表面に厚さ５０ミクロンの熱硬化性の樹脂層が設けられている。熱硬化の樹脂層は、
熱で硬化する前は粘着層として機能し、その表面はセパレートフィルム１１２で保護され
ている。加熱剥離フィルム１１１を、熱硬化性の樹脂層により素子形成層１０２に固定す
るために、図１２に示すように、セパレートフィルム１１２の一部を除去した。そのため
セパレートフィルム１１２にＵＶレーザー光を照射して、素子形成層１０２に形成した溝
１１０と同様の切れ目を入れて、切れ目の内側のセパレートフィルム１１２を剥離した。
加熱剥離フィルム１１１を素子形成層１０２の上面に貼り付ける。図１３に示すように、
一対のローラ１１４を備えた市販のラミネート装置を用いて、素子形成層１０２に加熱剥
離フィルム１１１を貼り付けた。素子形成層１０２の最終的に半導体装置を構成する部分
（剥離の対象となる部分）は、熱硬化性の樹脂層（粘着層）により加熱剥離フィルム１１
１が粘着される。一方、半導体装置を構成しない部分（剥離対象とはならない部分）は、
セパレートフィルム１１２が残っているため、加熱剥離フィルム１１１が粘着しない。
溝１１０の周囲では、剥離が生じて素子形成層１０２は剥離層１０１からごくわずかに浮
き上がった状態になっている。素子形成層１０２と剥離層１０１の間に液体を滴下する隙
間がせまい場合は隙間を広げる。本実施例では、素子形成層１０２の剥離した下面に、プ
ラスチック製のピンセットを挿入し、図１４に示すように剥離層１０１上面と素子形成層
１０２の下面の間に隙間１１５を生じさせた。
図１５に示すように、剥離層１０１と素子形成層１０２の隙間１１５に液体１１６を滴下
する。本実施例ではスポイト１１７で液体１１６を滴下した。液体１１６は隙間１１５に
行き渡る充分な量を注入した。以降の工程では、液体１１６の供給は行っていない。
また、液体１１６には、純水、ＣＯ２を溶かした純水（以下、「ＣＯ２水」という。）、
塩化水素を溶かした純水（以下、「ＨＣｌ水」という）、およびエタノールを用いた。な
お、ＣＯ２水には比抵抗０．２ＭΩ・ｃｍの水溶液を用いた。ＨＣｌ水には、塩化水素濃
度が１８０ｐｐｍの水溶液を用いた。エタノールは濃度９９．５％、水の濃度が０．５％
の市販のエタノールを濃度調節せず、そのまま用いた。
図１６に示すように、加熱剥離フィルム１１１上を、非導電性のローラ１１８を転がして
、素子形成層１０２を加熱剥離フィルム１１１ごとローラ１１８に絡め取り、素子形成層
１０２を基板１００から分離した。ローラ１１８を回転することで逐次素子形成層１０２
が剥離層１０１から剥がれ、図１５の状態で供給された液体１１６は毛細管現象により、
素子形成層１０２がこれから剥がれる部分１１９（剥離の先端部分）に移動する。したが
って、剥離によって現れる素子形成層１０２の上面と剥離層１０１の下面を剥離が生じた
瞬間に液体１１６によって濡らすことができた。
次に、図１７に示すように、ローラ１１８に密着した加熱剥離フィルム１１１および素子
形成層１０２を剥がした。図１８に示すように、基板１００から分離された、加熱剥離フ
ィルム１１１がついた素子形成層１０２を得ることができる。液体１１６に純水やＣＯ２
水、およびＨＣｌ水を用いた場合は、エアブロー装置により、加熱剥離フィルム１１１お
よび素子形成層１０２を乾燥した。
ローラ１１８から加熱剥離フィルム１１１を剥がすときに（図１７参照）、ローラ１１８
と加熱剥離フィルム１１１の間に液体１１６を供給してもよい。本実施例の場合は、液体
１１６を注入しなくとも、素子形成層１０２を破壊せずに、ローラ１１８から素子形成層
１０２を剥離できることが確認されている。素子形成層１０２が破壊されなかったのは、
素子形成層１０２において、集積回路と加熱剥離フィルム１１１の間に３０μｍの厚さの
エポキシ樹脂からなる絶縁膜１０７があることが理由の１つと考えられる。
加熱剥離フィルム１１１がついた状態（図１８の状態）で素子形成層１０２を光学顕微鏡
で観察し、放電による電力破壊（放電によって生じた熱により、半導体層、絶縁膜、導電
膜などが溶ける破壊）が生じているかを確認した。光学顕微鏡の観察の目的は、視認でき
る破壊が半導体素子に生じていないかを確認することである。本実施例では、１つの基板
１００上に形成された４８個の集積回路全てを光学顕微鏡で観察した。
液体１１６に純水、ＣＯ２水、ＨＣｌ水、エタノールを用いたが、光学顕微鏡の観察の結
果、いずれの液体１１６でも、集積回路に電力破壊は生じていなかった。一方、液体１１
６の供給を行わずに、素子形成層１０２を基板１００から分離した場合は、電力破壊が生
じている集積回路があった。
Figure 0005378097
表１に光学顕微鏡による観察結果をまとめる。表１には、液体１１６を供給した基板（サ
ンプル）と、液体１１６の供給を行わなかった基板（サンプル）の観察結果を示す。液体
１１６には、純水、ＣＯ２水、ＨＣｌ水を用いた。表１に示すように、液体１１６を供給
しなかった場合は、３０％以上の集積回路において、断線や膜の溶融などの外観できる破
壊が観察された。また、破壊が生じた集積回路の基板上の分布（基板で形成される位置）
に規則性が無かった。そのため、液体を供給しない基板については、抜き取り検査では不
良品を見落とすおそれがある。といって、全数検査を行うのは、コスト面やタクトタイム
の点から負担が大きい。本発明を実施することにより、剥離放電による電力破壊をなくす
ことができるため、検査の負担を軽減することができる。
図１８の状態を得たら、素子形成層１０２の下面に可撓性基板であるラミネートフィルム
１２１を接着する。加熱剥離フィルム１１１を加熱して樹脂層を硬化させることで樹脂層
の粘着性を失わせた後、素子形成層１０２の上面から加熱剥離フィルム１１１を剥離する
。ラミネートフィルム１２１共に素子形成層１０２を集積回路ごとに分割する。分割され
た素子形成層１０２の上面に別のラミネートフィルム１２２を接着する。加圧しながら加
熱することで、図１９に示すように、２つのラミネートフィルム１２１、１２２で封止さ
れた素子形成層１０２を有する半導体装置が作製される。
なお、集積回路のうちアンテナに接続されていない回路を含んだ素子形成層１０２には、
ラミネートフィルム１２２の代わりに、図２０に示すようにアンテナが形成されたフィル
ム１２３を固定し、半導体装置を作製した。フィルム１２３と素子形成層１０２の接着に
は異方性導電性接着剤を用い、集積回路のバンプとフィルム１２３上のアンテナの端子が
電気的に接続されるようにする。
図１９および図２０に示す半導体装置は、非接触型ＩＣタグなどに内蔵されるインレット
として用いることができる。なお、本発明に係る半導体装置は、インレットのような中間
製品だけでなく、図１９および図２０に示すようなインレットをプラスチックカードに内
蔵した、シールラベルに付けた、または紙に抄き込んだＩＣカード、ＩＤラベルおよびＩ
Ｃタグなどの最終製品も含むものである。
本実施例の作製方法を経て完成した図１９および図２０に示す半導体装置に無線で信号を
入力し所定の動作をするかを検査した。光学顕微鏡で観察した全ての半導体装置（光学顕
微鏡で観察対象となった集積回路を含む半導体装置）が動作することが確認された。表１
の光学顕微鏡観察の結果もふまえると、液体を供給しながら素子形成層を基板から分離す
ることにより、剥離によって生じた静電気が放電することを防止することができたと考え
られる。すなわち、本発明の実施により、剥離で生じた電荷により、半導体装置に含まれ
る半導体素子が破壊されること、および特性が劣化することを防止することができること
が分かった。
なお、本実施例の構造では、剥離によって現れる素子形成層１０２の下面はタングステン
の酸化物や酸化窒化シリコンからなり、抵抗が高い材料であるが、本実施例を適用するこ
とにより、集積回路が剥離放電によって破壊されることを防ぐことができる。したがって
、本発明を適用することで、素子形成層１０２の下面を形成する材料は導電性材料に限定
されず、絶縁材料で形成することができる。以上の通り、本発明により、剥離によって生
じた電荷が、分離された２つの層の内部のどちらにも放電させないようすることができる
ので、素子形成層の下面が絶縁材料であっても、素子形成層に含まれる半導体素子が剥離
で生じた静電気による破壊、および半導体素子の特性の劣化を防止することができる。
また、素子形成層１０２を曲げることで、素子形成層１０２を基板から分離している。素
子形成層１０２を曲げることで、素子形成層１０２に外力が加わった結果、割れたり、ひ
びが入ったりする場合がある。本発明のように液体を供給しながら、素子形成層１０２を
基板１００から分離することで、素子形成層１０２を変形したことによる破壊（ひびや割
れ）がほとんど発生しないことが分かっている。
Figure 0005378097
表２は、図１８の状態で、光学顕微鏡により素子形成層１０２のひびや割れの有無を観察
した結果を示す。表２には、液体１１６にＣＯ２水を用いた基板（サンプル）と、液体１
１６を供給していない基板（サンプル）の光学顕微鏡による観察結果を示す。液体を供給
しないで剥離された素子形成層では、半数程度に割れやひびが発生しているが、ＣＯ２水
を注入することで、割れやひびの発生を４％程度に低減できることが分かる。
したがって、液体を供給しながら素子形成層を基板から分離することで、剥離で生じた静
電気による半導体素子の破壊や特性劣化を防止できると共に、変形による素子形成層の破
壊（割れやひび）の発生を抑えることもできる。
本実施例では、実施例１と異なる方法で液体１１６を供給する方法を説明する。本実施例
では、液体１１６を霧状にして噴射する方法を説明し、実施例１と共通な部分は説明を省
略する。
実施例１と同様に、図１０〜図１３を用いて説明した工程を行う。次に、実施例１では素
子形成層１０２の剥離した下面に、プラスチック製のピンセットを挿入し、図１４に示す
ように剥離層１０１上面と素子形成層１０２の下面の間に隙間１１５を生じさせた。本実
施例では、この工程は不要である。
次に、実施例１と同様にローラ１１８を加熱剥離フィルム１１１の上から転がして、加熱
剥離フィルム１１１と共に素子形成層１０２を剥離層１０１から剥離する。ローラ１１８
を転がすときに、図２１に示すようにローラ１１８を転がす側から、素子形成層１０２と
剥離層１０１の隙間に向かって、噴霧手段１３０から液体１１６を霧状にして吹き付けた
。ローラ１１８を回転することで剥離が生ずる部分が濡れるように、液体１１６を噴霧す
る。
図２２に示すように、ローラ１１８を回転させながら、剥離が生ずる部分が濡れるように
、噴霧手段１３０から液体１１６を噴霧する。ローラ１１８により、加熱剥離フィルム１
１１と共に素子形成層１０２が基板１００から分離される。次に、加熱剥離フィルム１１
１と素子形成層１０２の積層体をローラ１１８から剥がし、図１８に示すように、加熱剥
離フィルム１１１に固定され、半導体装置ごとに分割された素子形成層１０２を得る。
本実施例の方法で、液体１１６として、実施例１と同じ濃度のＣＯ２水を用いて、図１８
までの工程を行った。液体の供給方法が違うことを除いて、他は、実施例１と同じ手段を
用いて同じ工程を行った。なお、本実施例では、霧吹きでＣＯ２水を吹き付けた。
本実施例でも、実施例１と同様、図１８の状態で、光学顕微鏡で素子形成層１０２を観察
して放電による電力破壊あるかを検査した。光学顕微鏡観察は、同じ基板１００を用いて
形成された全ての集積回路について行った。本実施例でも、電力破壊している集積回路は
無かった。
光学顕微鏡で観察した素子形成層１０２で、実施例１と同様、図１９または図２０の半導
体装置を作製し、無線で信号を入力し半導体装置が所定の動作をするかを検査した。全て
の半導体装置が動作することが確認された。よって、本実施例の方法も、実施例１同様、
液体を供給しながら素子形成層を基板から分離することにより、剥離によって生じた静電
気が放電することを防止することが確認された。
本実施例では、図１４に示された剥離層１０１上面と素子形成層１０２の下面の間の隙間
１１５を広げる工程が不要であるため、実施例１の方法よりも剥離工程の自動化が容易で
ある。
本実施例では、実施例１および実施例２と異なる方法で液体１１６を供給する方法を説明
する。実施例１と共通な部分は説明を省略する。本実施例では、液体１１６に浸しながら
、素子形成層１０２を基板から分離することで、液体を供給する方法を説明する。
実施例１と同様に、図１０〜図１４を用いて説明した工程を行う。次に、図２３に示すよ
うに、液体１１６を入れた容器１４０を用意する。容器１４０内で、基板１００、剥離層
１０１および素子形成層１０２を液体１１６に浸す。加熱剥離フィルム１１１が液体１１
６の水面側になるように、容器１４０中に基板１００を置く。
この状態で、図２４に示すように、ローラ１１８を加熱剥離フィルム１１１の上から転が
して、加熱剥離フィルム１１１と共に素子形成層１０２を剥離層１０１から剥離する。液
体１１６中で、素子形成層１０２から剥離層１０１が剥離されるため、剥離が生じる面を
常時液体１１６に浸すことができる。加熱剥離フィルム１１１が液体１１６に浸らないよ
うに、容器１４０の液体１１６の量を調節することが好ましい。これは、加熱剥離フィル
ム１１１が液体１１６に触れていると、ローラ１１８に加熱剥離フィルム１１１が貼り付
きにくくなるからである。
次に、加熱剥離フィルム１１１と素子形成層１０２の積層体をローラ１１８から剥がし、
図１８に示すように、加熱剥離フィルム１１１に固定され、分割された素子形成層１０２
を得る。
本実施例の方法で、液体１１６として、実施例１と同じ濃度のＣＯ２水を用いて、図１８
までの工程を行った。液体の供給方法が違うことを除いて、他は、実施例１と同じ手段を
用いて同じ工程を行った。
本実施例でも、実施例１と同様、図１８の状態で、光学顕微鏡で素子形成層１０２を観察
して、放電による電力破壊の有無を確認した。光学顕微鏡観察は、１つの基板１００上に
形成した全ての集積回路に対して行った。本実施例でも、電力破壊している集積回路は無
かった。
光学顕微鏡で観察した素子形成層１０２で、実施例１と同様、図１９または図２０の半導
体装置を作製し、無線で信号を入力し半導体装置が動作するかを検査した。全ての半導体
装置が動作することが確認された。よって、本実施例の方法も、実施例１同様、液体を供
給しながら素子形成層を基板から分離することにより、剥離によって生じた静電気が放電
することを防止できることが確認された。
なお、本実施例では、容器１４０の液体１１６の深さに注意が必要である。液体１１６の
深さが基板１００の厚みとほぼ同じ高さなるようにするのが望ましかった。液体１１６が
深いと加熱剥離フィルム１１１の上面が濡れて、ローラ１１８に加熱剥離フィルム１１１
が貼り付かなくなるおそれがある。逆に液体１１６が極端に浅いと、剥離層１０１と素子
形成層１０２の隙間に液体１１６が浸入しないおそれがあるからである。図２３の状態で
、基板１００を容器１４０に置いたときに、液体１１６が剥離層１０１と素子形成層１０
２の隙間に浸入する様子は目視で確認できる。液体１１６が浸入しているかを確認するこ
とで、液体１１６の量を調節する。
以上、実施例１乃至３で詳述したように、液体を供給しながら素子形成層を基板から分離
することで、剥離で生じた静電気による半導体素子の破壊や特性劣化を防止できる。さら
に、機械的な外力が加わることで生ずる割れやひびのような破壊が、素子形成層で発生す
ることを低減することもできる。
図２９を用いて、本実施例では、アンテナと無線通信可能な集積回路を有する半導体装置
の構成例を説明する。
図２９（Ａ）は、本発明に係る半導体装置としてＩＤラベルの構成例を示す図である。ラ
ベル台紙１６０（セパレート紙）上に複数のＩＤラベル１６１が形成されている。各ＩＤ
ラベル１６１は、無線通信が可能なアンテナと集積回路を有するインレット１６２を内包
している。ＩＤラベル１６１は、ボックス１６３に収納されている。ＩＤラベル１６１に
は、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者
等）が記されている。一方、内蔵されているインレット１６２の集積回路には、その商品
（または商品の種類）固有のＩＤナンバーが記憶されている。インレット１６２の集積回
路には、ＩＤラベル１６１の表面にラベルに明記しきれない多大な情報、例えば、商品の
産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生
産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等が記憶されている
。
図２９（Ｂ）は、ＩＤタグ１６５の構成例を示す図である。ＩＤタグ１６５には、紙やプ
ラスチックのタグにインレット１６２を内蔵している。無線通信可能なＩＤタグ１６５を
商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に
、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように
、ＩＤタグを備えることにより、いわゆるトレーサビリティに優れた商品を流通させるこ
とができる。
図２９（Ｃ）は、ＩＤカード１６６の構成例を示す図である。ＩＤカード１６６は、２枚
のプラスチックカードの間にインレット１６２（図示されていない）が挟まれて構成され
ている。このようなＩＤカード１６６としては、キャッシュカード、クレジットカード、
プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆ
るカード類が含まれる。
図２９（Ｄ）は、紙に集積回路を内包した半導体装置の構成例を示す図であり、本発明を
無記名債券１６７として構成した例を示す。無記名債券１６７には、インレット１６２が
埋め込まれている。無記名債券１６７には、切手、切符や入場券などのチケット、商品券
、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが
、もちろんこれらに限定されるものではない。
図３０を用いて、本実施例では、本発明の半導体装置として、アクティブマトリクス型の
液晶モジュールの構成例を説明する。図３０（Ａ）は、液晶モジュールの正面図であり、
図３０（Ｂ）は図３０（Ａ）中のＡ−Ａ’で切断した断面図である。
２００は第１の可撓性基板、点線で示された２０１は信号線駆動回路、２０２は画素部、
２０３は走査線駆動回路である。第１の可撓性基板２００上に、薄膜トランジスタなどか
らなる画素部２０２、信号線駆動回路２０１、および走査線駆動回路２０３が素子形成層
１９０に形成されている。素子形成層１９０を第１の可撓性基板２００に接着剤により固
定することで、液晶モジュール用基板が構成されている。液晶モジュール用基板は、上述
した実施の形態、実施例１〜４で説明した方法で作製される。
次に図３０（Ｂ）を用いて、素子形成層１９０の断面構造について説明する。素子形成層
１９０において、半導体素子は絶縁膜からなる下地膜２０９上に形成される。信号線駆動
回路２０１はｎチャネル型薄膜トランジスタ２１１とｐチャネル型薄膜トランジスタ２１
２とを組み合わせたＣＭＯＳ回路を有する。画素部２０２にはスイッチング用薄膜トラン
ジスタ２１３と容量素子２１４を有する。スイッチング用薄膜トランジスタ２１３は層間
絶縁膜２２１によって覆われている。層間絶縁膜２２１上には画素電極２２２が形成され
ている。画素電極２２２は、スイッチング用薄膜トランジスタ２１３に電気的に接続され
ている。
スイッチング用薄膜トランジスタ２１３の配線、画素電極２２２、ｎチャネル型薄膜トラ
ンジスタ２１１およびｐチャネル型薄膜トランジスタ２１２の配線を覆うように保護膜２
２３が形成されている。保護膜２２３により、薄膜トランジスタの活性層や層間絶縁膜２
２１等への不純物の侵入を防止することができる。保護膜２２３上に配向膜２２４が形成
されている。なお、配向膜２２４は必要に応じて形成される。
素子形成層１９０内の配線２１０は、信号線駆動回路２０１および走査線駆動回路２０３
に入力される信号などを伝送するための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）２０８が接続される。なお、本発明の液晶モジュールには、
ＦＰＣ２０８のみを取り付けた形態と、ＦＰＣ２０８およびＰＷＢ（プリント配線基板）
双方を取り付けた形態、双方を含む。
本実施例の液晶モジュールは、第１の可撓性基板２００と素子形成層１９０とを有する液
晶モジュール用基板と、第２の可撓性基板２３０を基材とする対向基板と、シール材２０
５と、液晶２４０と、ＦＰＣ（フレキシブルプリントサーキット）２０８とを有し、撓め
ることが可能である。
対向基板は、第２の可撓性基板２３０上に、カラーフィルタ２３１およびブラックマトリ
クス（ＢＭ）２３２、対向電極２３３、配向膜２３４が形成されている。カラーフィルタ
２３１は第１の可撓性基板２００側に設けることもできる。また、対向電極２３３を第１
の可撓性基板２００の素子形成層１９０に設けて、ＩＰＳ方式の液晶モジュールを構成す
ることができる。
第１の可撓性基板２００に対向して、第２の可撓性基板２３０がシール材２０５により固
定され、第１の可撓性基板２００と第２の可撓性基板２３０の間に、シール材２０５によ
って、液晶２４０が封入されている。
本実施例では、信号線駆動回路２０１、走査線駆動回路２０３を素子形成層１９０に形成
する例を示したが、画素部２０２のみを素子形成層１９０に形成し、信号線駆動回路２０
１、走査線駆動回路２０３は、シリコンウエハを用いたＩＣチップで構成し、ＣＯＧ法や
ＴＡＢ法により、第１の可撓性基板２００上の画素部２０２と電気的に接続する構成とす
ることもできる。
図３１を用いて、本実施例では、本発明の半導体装置として、アクティブマトリクス型の
ＥＬモジュールの構成例を説明する。図３１（Ａ）は、ＥＬモジュールの正面図であり、
図３１（Ｂ）は図３１（Ａ）中のＡ−Ａ’で切断した断面図である。
図３１に示すＥＬモジュールは撓めることが可能であり、素子形成層内に形成されたトラ
ンジスタおよび発光素子を第１の可撓性基板３０１と第２の可撓性基板３０６との間に形
成したシール材３０５によって封止された構成である。
第１の可撓性基板３０１上に、画素部３０２、信号線駆動回路３０３と走査線駆動回路３
０４とを含む素子形成層３００が接着剤により固定され、ＥＬモジュール用基板が構成さ
れる。ＥＬモジュール用基板は、上述した実施の形態、実施例１〜４で説明した方法で作
製される。
シール材３０５と第２の可撓性基板３０６とによってＥＬモジュール用基板を封止するこ
とでＥＬモジュールが構成される。本実施例のＥＬモジュールは、ＥＬモジュール用基板
とシール材３０５と第２の可撓性基板３０６で密閉された空間には充填材３０７が充填さ
れている。充填材３０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ポリビニルクロライド、アクリル、ポリイミ
ド、エポキシ樹脂、シリコーン樹脂、ポリビニルブチラル、またはエチレンビニレンアセ
テートを用いることができる。
以下、素子形成層３００の構造を説明する。画素部３０２、信号線駆動回路３０３および
走査線駆動回路３０４とは薄膜トランジスタを複数有する、図３１（Ｂ）では信号線駆動
回路３０３に含まれる薄膜トランジスタ３０８と、画素部３０２に含まれる薄膜トランジ
スタ３１０のみ図示されている。画素部３０２は発光素子３１１を有し、発光素子３１１
は、薄膜トランジスタ３１０と電気的に接続されている。
引き回し配線３１４は外部から素子形成層３００内の回路に信号や電源を供給するための
配線である。引き回し配線３１４は、引き回し配線３１５ｂ、引き回し配線３１５ａを介
して２層構造の接続端子３１６と接続されている。接続端子３１６はフレキシブルプリン
トサーキット（ＦＰＣ）３１８が有する端子と異方性導電膜３１９を介して電気的に接続
されている。
本発明の半導体装置は、実施例５で説明した液晶モジュールや、実施例６のＥＬモジュー
ルを表示部に具備した電子機器を含むものである。以下、液晶モジュールとＥＬモジュー
ルをまとめて「表示モジュール」とよぶ。このような電子機器として、コンピュータ用の
モニタ、テレビジョン装置（単にテレビ、またはテレビジョン受信機ともよぶ）、デジタ
ルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置（単に携帯電話機、携帯電話
ともよぶ）およびＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等
の携帯情報端末、ノート型コンピュータ、カーオーディオ、ナビゲーションシステム、デ
ジタル音楽プレーヤ、携帯型ＤＶＤ再生装置、携帯型ゲーム機、業務用ゲーム機等が挙げ
られる。その具体例について、図３２を参照して説明する。
図３２（Ａ）、（Ｂ）はテレビジョン装置である。内蔵されている表示モジュールの構造
には、画素部のみが素子形成層内に形成されて、走査線側駆動回路および信号線側駆動回
路は基板に実装されている構造、画素部と走査線側駆動回路を素子形成層内形成し、信号
線側駆動回路は別途ドライバＩＣとして基板に実装されている構造、または、画素部と信
号線側駆動回路と走査線側駆動回路が素子形成層内に形成する構造などがある。本発明の
表示モジュールはいずれの構造も採用できる。なお、走査線側駆動回路および、信号線駆
動回路を基板に実装するには、ＴＡＢ方式、ＣＯＧ方式などの実装方式を用いる。
テレビジョン装置は、表示モジュール以外の外部回路として、映像信号の入力側では、チ
ューナで受信した信号のうち、映像信号を増幅する映像信号増幅回路と、そこから出力さ
れる信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路と、その映像
信号をドライバＩＣの入力仕様に変換するためのコントロール回路などを有する。コント
ロール回路は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合に
は、信号線側に信号分割回路を設け、入力デジタル信号を複数に分割して供給する構成と
することもできる。
チューナで受信した信号のうち、音声信号は、音声信号増幅回路に送られ、その出力は音
声信号処理回路を経てスピーカーに供給される。制御回路は受信局（受信周波数）や音量
の制御情報を入力部から受け、チューナや音声信号処理回路に信号を送出する。
図３２（Ａ）、（Ｂ）に示すように、テレビジョン装置には、表示モジュールが筐体に組
み見込まれている。表示モジュールにより主画面４０３が形成され、その他付属設備とし
てスピーカー部４０９、操作スイッチなどが備えられている。このように、テレビジョン
装置を完成させることができる。
図３２（Ａ）に示すように、筐体４０１に液晶モジュール４０２が組みこまれている。受
信機４０５により一般のテレビ放送の受信をはじめ、モデム４０４を介して有線または無
線による通信ネットワークに接続することにより一方向（送信者から受信者）または双方
向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョ
ン装置の操作は、筐体に組みこまれたスイッチ、または別体のリモコン操作機４０６によ
り行うことが可能である。このリモコン装置にも出力する情報を表示する表示部４０７を
設けることができる。
また、テレビジョン装置にも、主画面４０３の他にサブ画面４０８を第２の表示用パネル
で形成し、チャネルや音量などを表示する構成が付加される構成とすることができる。こ
の構成において、主画面４０３を視野角の優れたＥＬモジュールで構成し、サブ画面４０
８を低消費電力で表示可能な液晶モジュールで形成するとよい。また、低消費電力化を優
先させるためには、主画面４０３を液晶モジュールで形成し、サブ画面４０８をＥＬモジ
ュールで形成し、サブ画面４０８は点滅可能とする構成とするとよい。
図３２（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり
、筐体４１０、操作部であるキーボード部４１２、表示部４１１、スピーカー部４１３等
を含む。表示部４１１に表示モジュールが用いられる。図３２（Ｂ）の表示部４１１に、
湾曲可能な表示モジュールを用いているので、表示部４１１が湾曲したテレビジョン装置
となっている。このように、可撓性の表示モジュールを用いることで、表示部４１１の形
状が平面だけに制限されることがなく、様々な形状のテレビジョン装置を作製することが
できる。
本発明により、表示モジュールの歩留まりを向上できるため、コストダウンも達成できる
。よって本発明を用いたテレビジョン装置では、大画面の表示部を有しても低いコストで
製造することができる。
もちろん、本発明の表示モジュールはテレビジョン装置に限定されず、パーソナルコンピ
ュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告
表示盤など大面積の表示媒体としても様々な用途に適用することができる。
本発明の表示モジュールは、携帯電話、デジタルカメラなど各種の携帯機器の表示部に適
用できる。図３２（Ｃ）に、携帯機器の一例として、電子書籍の構成例を示す。電子書籍
は、本体４２１、表示部４２２、４２３、記憶媒体４２４、操作スイッチ４２５、アンテ
ナ４２６等を含む。表示部４２２に可撓性の表示モジュールを用いることで、携帯機器の
軽量化を図ることができる。
本実施例では、液体を供給しながら素子形成層を基板から分離することで、剥離を生じさ
せる力を弱くできること、また素子形成層に割れやヒビなどの損傷の発生を回避できるこ
とを説明する。
まず、剥離試験を行った試料の作製方法を説明する。
図３３は、剥離試験を行った試料の積層構造を説明するための図である。ガラス基板５０
０を用意した。ガラス基板５００には、旭硝子社製の無アルカリガラス（商品名ＡＮ−１
００）を使用した。厚さは０．７ｍｍであり、サイズは１００ｍｍ×１２０ｍｍである。
ガラス基板５００上に、プラズマＣＶＤ装置で、酸化窒化シリコン（ＳｉＯｘＮｙ、ｘ＞
ｙ）膜５０１を厚さ１００ｎｍ形成した。酸化窒化シリコン膜５０１の形成のためのプロ
セスガスには、ＳｉＨ４およびＮ２Ｏを用いた。酸化窒化シリコン膜５０１上に、スパッ
タリング装置により厚さ５０ｎｍのタングステン膜５０２を形成した。ターゲットにタン
グステンを用い、放電用ガスにアルゴンガスを用いた。タングステン膜５０２は剥離層と
して機能する。
タングステン膜５０２上に、素子形成層とみなす絶縁膜と半導体膜の積層膜を形成する。
まず、プラズマＣＶＤ装置で酸化窒化シリコン（ＳｉＯｘＮｙ、ｘ＞ｙ）膜５０３を厚さ
６００ｎｍ形成した。酸化窒化シリコン膜５０３を形成するプロセスガスにＳｉＨ４およ
びＮ２Ｏを用いた。また、タングステン膜５０２上に酸化窒化シリコン膜５０３を堆積さ
せる前に、酸化窒化シリコン膜５０３を形成するチャンバーにＮ２Ｏガスだけを供給し、
Ｎ２Ｏガスを励起してプラズマ化することで、タングステン膜５０２の表面を酸化して、
タングステン酸化物を形成した。このプラズマ処理は、タングステン膜５０２と酸化窒化
シリコン膜５０３との界面で、他の界面よりも優先して剥離を生じさせるための処理であ
る。
プロセスガスにＳｉＨ４、Ｈ２、ＮＨ３およびＮ２Ｏを用い、プラズマＣＶＤ装置で、厚
さ１００ｎｍの酸化窒化シリコン（ＳｉＯｘＮｙ、ｘ＜ｙ）膜５０４を酸化窒化シリコン
膜５０３上に形成した。プロセスガスにＳｉＨ４およびＮ２Ｏを用い、プラズマＣＶＤ装
置で、厚さ１００ｎｍの酸化窒化シリコン（ＳｉＯｘＮｙ、ｘ＞ｙ）膜５０５を酸化窒化
シリコン膜５０４上に形成した。プロセスガスにＳｉＨ４およびＨ２を用い、プラズマＣ
ＶＤ装置で、厚さ６６ｎｍの非晶質シリコン膜５０６を酸化窒化シリコン膜５０５上に形
成した。酸化窒化シリコン膜５０４、酸化窒化シリコン膜５０５および非晶質シリコン膜
５０６は、プラズマＣＶＤ装置の同じチャンバー内で形成し、チャンバー内に供給するプ
ロセスガスを切り替えて、これらの膜を連続して形成した。
次に、プロセスガスにＳｉＨ４、Ｈ２、Ｎ２、ＮＨ３およびＮ２Ｏを用い、プラズマＣＶ
Ｄ装置で、厚さ１００ｎｍの酸化窒化シリコン（ＳｉＯｘＮｙ、ｘ＜ｙ）膜５０７を非晶
質シリコン膜５０６上に形成した。プロセスガスにＳｉＨ４およびＮ２Ｏを用い、プラズ
マＣＶＤ装置で、厚さ６００ｎｍの酸化窒化シリコン（ＳｉＯｘＮｙ、ｘ＞ｙ）膜５０８
を酸化窒化シリコン膜５０７上に形成した。
次いで、ＵＶレーザー光をガラス基板５００から照射して、膜５０１〜５０８が形成され
たガラス基板５００を切断することで、試料のサイズを２０ｍｍ×１００ｍｍの短冊状に
した。図３４に、短冊状に加工された試料の平面図を示す。次に、剥離のきっかけをつく
るため、ＵＶレーザー光を照射して、図３４に示すように、タングステン膜５０２に達す
る溝５１０を試料に形成した。溝５１０を形成することで、酸化窒化シリコン膜５０３と
タングステン膜５０２の間で剥離が生ずる。以上の方法で、剥離試験を行う試料を準備し
た。
次に、剥離試験の方法を説明する。幅２０ｍｍ程度の加熱剥離テープを用意した。加熱剥
離テープには、電気化学工業社製のエレグリップテープ（品種ＦＡ１２５０）を用いた。
この加熱剥離テープの基材と粘着層を合わせた厚さは１５０μｍであり、粘着層の厚さは
５０μｍである。加熱剥離テープの基材はＰＥＴ（ポリエチレンテレフタレート）でなる
。
溝が形成された試料に加熱剥離テープを貼り付けた。加熱剥離テープは酸化窒化シリコン
膜５０８側に貼り付けている。加熱剥離テープを引き剥がすことで、基板５００から膜５
０８乃至５０３でなる積層膜を剥がすことができる。
加熱剥離テープを引っ張り、膜５０８乃至５０３でなる積層膜がタングステン膜５０２か
ら剥離するのに必要な引っ張り力を測定した。剥離試験には、島津製作所製の小型卓上試
験機（ＥＺ−ＴＥＳＴ ＥＺ−Ｓ−５０Ｎ）を用いた。剥離試験方法には、日本工業規格
（ＪＩＳ）の規格番号ＪＩＳ Ｚ０２３７に準拠する粘着テープ・粘着シート試験方法を
用いた。試料に純水を供給しながら剥離を行う場合と、純水を供給せずに剥離を行った場
合で、それぞれ、引っ張り力を測定した。なお、純水の供給は、試料を試験機に取り付け
た後、剥離部分にスポイトで純水を滴下することで行った。
図３５は剥離試験結果を示すグラフである。図３５の縦軸は、加熱剥離テープに加えた引
っ張り力であり、横軸はストロークである。ストロークとは、力の作用点の変位を表して
いる。つまり、剥離が起こっている点の変位である。
図３５のグラフから、純水を供給する場合、引っ張り力が純水を供給しない場合の１／２
以下になっていることが分かる。この剥離試験によって、純水を供給することで、より弱
い力で剥離を行うことができることが確認された。
また、純水を供給しないで剥離試験を行った場合、図３５のグラフは、鋸歯状のプロファ
イルを示している。鋸歯状のプロファイルは、次のように剥離が進行していることを示し
ている。純水を供給しないで剥離をさせると、剥離を進行させるために純水を供給する場
合よりも強い力が作用点にかかっているが、剥離がすすむと、その力が急激に減少する。
このような作用点に加わる力の増大、および急激な減少を繰り返しながら、剥離が進行す
る。
純水を供給しないで剥離した試料を観察すると、引っ張り力が急激に減少した箇所ではク
ラックが発生していることが確認された。これに対して、純水を供給しながら剥離試験を
行った試料にはクラックは発生していなかった。以上の通り、純水を供給しながら剥離を
行うことで、クラックが生じることを回避することができることが分かった。
なお、純水は極性液体であるが、比較として媒質が非極性の非極性液体を供給しながら剥
離試験を行った。例えば、液体として、ハイドロフルオロエーテル（ＨＦＥ）を用いた。
ＨＦＥを供給しながら剥離試験を行った場合は、剥離を行うために、液体を供給しない場
合よりも大きな引っ張り力を必要とした。ベンゼンの場合も、ＨＦＥと同様の結果であっ
た。
以上の剥離試験から次のようなことが分かった。純水、水溶液、エタノール、アセトンな
どの極性液体を供給しながら剥離を行うことで、剥離帯電による放電をなくすことができ
るとともに、剥離に必要な力を低下することができ、かつ、剥離される対象にクラックな
ど損傷の発生を回避することができる。
１０ 基板
１１ 素子形成層
１２ 剥離層
１３ 支持基材
１４ 支持基材
１５ 液体
１７ 剥離の先端部分
１８ 第１の可撓性基板
１９ 第２の可撓性基板
２１ 液体保持手段
２２ ローラ
１００ 基板
１０１ 剥離層
１０１ａ 酸化窒化シリコン層
１０１ｂ タングステン層
１０２ 素子形成層
１０３ 絶縁膜
１０３ａ 酸化窒化シリコン層
１０３ｂ 酸化窒化シリコン層
１０４ ｎチャネル型ＴＦＴ
１０５ ｐチャネル型ＴＦＴ
１０６ アンテナ
１０７ 絶縁膜
１０８ 樹脂層
１１０ 溝
１１１ 加熱剥離フィルム
１１２ セパレートフィルム
１１３ 加熱剥離フィルム
１１４ ローラ
１１５ 隙間
１１６ 液体
１１７ スポイト
１１８ ローラ
１１９ 部分
１２１ ラミネートフィルム
１２２ ラミネートフィルム
１２３ フィルム
１３０ 噴霧手段
１４０ 容器
１６０ ラベル台紙
１６１ ＩＤラベル
１６２ インレット
１６３ ボックス
１６５ ＩＤタグ
１６６ ＩＤカード
１６７ 無記名債券
１９０ 素子形成層
２００ 第１の可撓性基板
２０１ 信号線駆動回路
２０２ 画素部
２０３ 走査線駆動回路
２０４ 第２の可撓性基板
２０５ シール材
２０８ フレキシブルプリントサーキット
２０９ 下地膜
２１０ 配線
２１１ ｎチャネル型薄膜トランジスタ
２１２ ｐチャネル型薄膜トランジスタ
２１３ スイッチング用薄膜トランジスタ
２１４ 容量素子
２２１ 層間絶縁膜
２２２ 画素電極
２２３ 保護膜
２２４ 配向膜
２３０ 第２の可撓性基板
２３１ カラーフィルタ
２３２ ブラックマトリクス（ＢＭ）
２３３ 対向電極
２３４ 配向膜
２４０ 液晶
３００ 素子形成層
３０１ 第１の可撓性基板
３０２ 画素部
３０３ 信号線駆動回路
３０４ 走査線駆動回路
３０５ シール材
３０６ 第２の可撓性基板
３０７ 充填材
３０８ 薄膜トランジスタ
３１０ 薄膜トランジスタ
３１１ 発光素子
３１４ 引き回し配線
３１５ａ 引き回し配線
３１５ｂ 引き回し配線
３１６ 接続端子
３１８ フレキシブルプリントサーキット（ＦＰＣ）
３１９ 異方性導電膜
４０１ 筐体
４０２ 液晶モジュール
４０３ 主画面
４０４ モデム
４０５ 受信機
４０６ リモコン操作機
４０７ 表示部
４０８ サブ画面
４０９ スピーカー部
４１０ 筐体
４１１ 表示部
４１２ キーボード部
４１３ スピーカー部
４２１ 本体
４２２ 表示部
４２４ 記憶媒体
４２５ 操作スイッチ
４２６ アンテナ
５００ ガラス基板
５０１ 酸化窒化シリコン膜
５０２ タングステン膜
５０３ 酸化窒化シリコン膜
５０４ 酸化窒化シリコン膜
５０５ 酸化窒化シリコン膜
５０６ 非晶質シリコン膜
５０７ 酸化窒化シリコン膜
５０８ 酸化窒化シリコン膜
５１０ 溝

Claims (3)

  1. 基板上に剥離層を形成し、
    前記剥離層上に、半導体素子を含む素子形成層を形成し、
    レーザー光の照射により前記素子形成層に溝を形成することによって、前記剥離層と前記素子形成層との界面の一部で剥離を生じさせ、
    前記剥離により生じた隙間に液体を注入し、
    前記基板から前記素子形成層を分離しながら、前記分離によって現れた面を前記液体で濡らすことを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記レーザー光は、紫外光域のレーザー光であることを特徴とする半導体装置の作製方法。
  3. 請求項１又は２において、
    毛細管現象によって前記液体を移動させて、前記分離によって現れた面を濡らすことを特徴とする半導体装置の作製方法。
JP2009181726A 2006-09-29 2009-08-04 半導体装置の作製方法 Active JP5378097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009181726A JP5378097B2 (ja) 2006-09-29 2009-08-04 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006266543 2006-09-29
JP2006266543 2006-09-29
JP2009181726A JP5378097B2 (ja) 2006-09-29 2009-08-04 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007253116A Division JP4402144B2 (ja) 2006-09-29 2007-09-28 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013197747A Division JP2013254989A (ja) 2006-09-29 2013-09-25 装置の作製方法及びｅｌモジュールの作製方法

Publications (3)

Publication Number Publication Date
JP2009278124A JP2009278124A (ja) 2009-11-26
JP2009278124A5 JP2009278124A5 (ja) 2010-10-28
JP5378097B2 true JP5378097B2 (ja) 2013-12-25

Family

ID=39256125

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2008238910A Active JP5070166B2 (ja) 2006-09-29 2008-09-18 半導体装置の作製方法
JP2009105259A Active JP5355202B2 (ja) 2006-09-29 2009-04-23 装置の作製方法及びｅｌモジュールの作製方法
JP2009105256A Active JP5297871B2 (ja) 2006-09-29 2009-04-23 装置の作製方法及びｅｌモジュールの作製方法
JP2009181726A Active JP5378097B2 (ja) 2006-09-29 2009-08-04 半導体装置の作製方法
JP2013197747A Withdrawn JP2013254989A (ja) 2006-09-29 2013-09-25 装置の作製方法及びｅｌモジュールの作製方法
JP2015006304A Active JP6017594B2 (ja) 2006-09-29 2015-01-16 装置の作製方法及びｅｌモジュールの作製方法
JP2016189892A Active JP6255074B2 (ja) 2006-09-29 2016-09-28 装置の作製方法及びｅｌモジュールの作製方法
JP2017231637A Withdrawn JP2018078300A (ja) 2006-09-29 2017-12-01 装置の作製方法及びｅｌモジュールの作製方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2008238910A Active JP5070166B2 (ja) 2006-09-29 2008-09-18 半導体装置の作製方法
JP2009105259A Active JP5355202B2 (ja) 2006-09-29 2009-04-23 装置の作製方法及びｅｌモジュールの作製方法
JP2009105256A Active JP5297871B2 (ja) 2006-09-29 2009-04-23 装置の作製方法及びｅｌモジュールの作製方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2013197747A Withdrawn JP2013254989A (ja) 2006-09-29 2013-09-25 装置の作製方法及びｅｌモジュールの作製方法
JP2015006304A Active JP6017594B2 (ja) 2006-09-29 2015-01-16 装置の作製方法及びｅｌモジュールの作製方法
JP2016189892A Active JP6255074B2 (ja) 2006-09-29 2016-09-28 装置の作製方法及びｅｌモジュールの作製方法
JP2017231637A Withdrawn JP2018078300A (ja) 2006-09-29 2017-12-01 装置の作製方法及びｅｌモジュールの作製方法

Country Status (5)

Country Link
US (6) US8048777B2 (ja)
JP (8) JP5070166B2 (ja)
KR (12) KR101383120B1 (ja)
CN (6) CN105261593A (ja)
TW (6) TWI611565B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109467A (ja) * 2006-09-29 2015-06-11 株式会社半導体エネルギー研究所 装置の作製方法及びｅｌモジュールの作製方法

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006033451A1 (en) * 2004-09-24 2006-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20070183184A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
JP2010153813A (ja) 2008-11-18 2010-07-08 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法、並びに、携帯電話機
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US7989356B2 (en) * 2009-03-24 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming enhanced UBM structure for improving solder joint reliability
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
TWI473213B (zh) * 2009-07-20 2015-02-11 Hon Hai Prec Ind Co Ltd 柔性半導體器件之製造方法
JP2011029504A (ja) * 2009-07-28 2011-02-10 Toshiba Corp 実装構造体
US9847243B2 (en) * 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
EP2667407B1 (de) * 2009-09-01 2019-01-23 EV Group GmbH Verfahren zum Ablösen eines Produktsubstrats (z.B. eines Halbleiterwafers) von einem Trägersubstrat mittels eines Lösungsmittels und Schallwellen durch Verformung eines auf einem Filmrahmen montierten flexiblen Films
KR102618171B1 (ko) 2009-09-16 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
CN102947923B (zh) * 2010-06-02 2015-11-25 库卡系统有限责任公司 制造装置和方法
JP5902406B2 (ja) 2010-06-25 2016-04-13 株式会社半導体エネルギー研究所 分離方法および半導体装置の作製方法
WO2012024686A2 (en) 2010-08-20 2012-02-23 Veran Medical Technologies, Inc. Apparatus and method for four dimensional soft tissue navigation
KR101267529B1 (ko) * 2010-10-30 2013-05-24 엘지디스플레이 주식회사 플렉서블한 유기전계 발광소자 제조 방법
WO2012097271A1 (en) 2011-01-14 2012-07-19 3Sae Technologies, Inc. Thermal mechanical diffusion system and method
JP5695535B2 (ja) 2011-09-27 2015-04-08 株式会社東芝 表示装置の製造方法
JP5888927B2 (ja) 2011-10-06 2016-03-22 株式会社ディスコ ダイアタッチフィルムのアブレーション加工方法
JP6368647B2 (ja) * 2011-12-21 2018-08-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板を処理するシステムおよび方法
WO2013161893A1 (ja) * 2012-04-24 2013-10-31 コニカミノルタ株式会社 積層ガスバリア性樹脂基材の製造方法
JP6178077B2 (ja) * 2013-01-23 2017-08-09 株式会社ディスコ ウエーハの加工方法
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
AU2014228822A1 (en) 2013-03-15 2015-10-01 Memorial Sloan-Kettering Cancer Center HSP90-targeted cardiac imaging and therapy
KR102082407B1 (ko) 2013-04-03 2020-02-28 삼성디스플레이 주식회사 플렉서블 기판, 플렉서블 표시 장치, 및 플렉서블 표시 장치의 제조 방법
TWI515852B (zh) * 2013-05-01 2016-01-01 友達光電股份有限公司 主動元件基板與其之製作方法
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
CN103456689B (zh) * 2013-08-13 2015-02-25 京东方科技集团股份有限公司 用于将柔性基板与玻璃基板分离的装置及生产设备
CN103456900B (zh) * 2013-08-20 2016-07-06 Tcl集团股份有限公司 柔性显示装置的制造方法
KR102285804B1 (ko) * 2013-08-30 2021-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층의 가공 장치 및 가공 방법
KR102104334B1 (ko) * 2013-09-04 2020-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조방법
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9981457B2 (en) 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
DE112014007325B3 (de) 2013-12-02 2021-04-29 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und deren Herstellungsverfahren
JP6496666B2 (ja) * 2013-12-03 2019-04-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI732735B (zh) 2013-12-03 2021-07-11 日商半導體能源研究所股份有限公司 剝離裝置以及疊層體製造裝置
CN105793957B (zh) * 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6548871B2 (ja) 2014-05-03 2019-07-24 株式会社半導体エネルギー研究所 積層体の基板剥離装置
WO2015170210A1 (en) * 2014-05-03 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Separation apparatus for thin film stacked body
JP2016021560A (ja) 2014-06-20 2016-02-04 株式会社半導体エネルギー研究所 剥離装置
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
KR101546068B1 (ko) 2014-08-14 2015-08-20 주식회사 엘지화학 패널로부터 편광 필름을 박리하기 위한 박리바, 이를 이용한 박리 장치 및 박리 방법
TWI584703B (zh) * 2014-08-22 2017-05-21 友達光電股份有限公司 顯示模組基板及其製造方法
CN104201096B (zh) * 2014-09-04 2017-11-24 广州新视界光电科技有限公司 一种解离剂、解离工艺、柔性显示器件制备及其制备工艺
KR102457313B1 (ko) * 2014-09-29 2022-10-20 린텍 가부시키가이샤 반도체 웨이퍼 가공용 시트용 기재, 반도체 웨이퍼 가공용 시트 및 반도체 장치의 제조 방법
KR102348725B1 (ko) * 2015-04-30 2022-01-07 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 이의 제조 방법
JP6815096B2 (ja) 2015-05-27 2021-01-20 株式会社半導体エネルギー研究所 剥離装置
US9496165B1 (en) 2015-07-09 2016-11-15 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier
KR101950157B1 (ko) * 2015-08-11 2019-02-19 도오꾜오까고오교 가부시끼가이샤 지지체 분리 장치 및 지지체 분리 방법
JP6374121B2 (ja) * 2015-12-29 2018-08-15 鴻海精密工業股▲ふん▼有限公司 樹脂フィルムの剥離方法及び装置、電子デバイスの製造方法並びに有機ｅｌ表示装置の製造方法
JP6363309B2 (ja) * 2015-12-29 2018-07-25 鴻海精密工業股▲ふん▼有限公司 樹脂フィルムの剥離方法、フレキシブル基板を有する電子デバイスの製造方法および有機ｅｌ表示装置の製造方法ならびに樹脂フィルムの剥離装置
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10003023B2 (en) 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
WO2018020333A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
CN117279467A (zh) 2016-10-07 2023-12-22 株式会社半导体能源研究所 玻璃衬底的清洗方法、半导体装置的制造方法及玻璃衬底
WO2018130278A1 (en) * 2017-01-11 2018-07-19 Applied Materials, Inc. Method and apparatus for processing a substrate
CN110447313B (zh) * 2017-03-21 2022-07-15 三井金属矿业株式会社 布线板的制造方法
KR102436547B1 (ko) 2017-09-29 2022-08-29 삼성디스플레이 주식회사 전자 장치
KR102547124B1 (ko) 2018-03-30 2023-06-26 삼성디스플레이 주식회사 표시장치
EP3783123A4 (en) 2018-04-16 2021-11-10 Nippon Steel Corporation INDUCTION HARDENING DEVICE
WO2020054445A1 (ja) * 2018-09-10 2020-03-19 日東電工株式会社 調光素子の製造方法
CN111047980B (zh) * 2018-10-12 2021-12-14 华为技术有限公司 柔性显示面板及终端设备
CN111524860A (zh) * 2020-05-26 2020-08-11 信利半导体有限公司 一种柔性基板的机械剥离方法及装置
CN111613625A (zh) * 2020-05-26 2020-09-01 信利半导体有限公司 柔性基板及其机械剥离方法
CN112201708B (zh) * 2020-09-27 2022-07-05 上海海事大学 一种柔性衬底卷曲量子阱薄膜材料及其制备方法
CN113083386B (zh) * 2021-04-02 2023-04-18 重庆大学 一种液样简便、快速离散化芯片及其使用方法

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601757B2 (ja) * 1993-03-09 1997-04-16 米原 隆 エアロゾル噴霧法及びその装置
JPH08130201A (ja) * 1994-10-28 1996-05-21 Disco Abrasive Syst Ltd 混合手段を有する処理装置
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR19990028523A (ko) 1995-08-31 1999-04-15 야마모토 히데키 반도체웨이퍼의 보호점착테이프의 박리방법 및 그 장치
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP2859847B2 (ja) 1996-05-20 1999-02-24 日本カーバイド工業株式会社 接着シートの剥離方法
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
DE69728022T2 (de) 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
JP3012571B2 (ja) * 1997-09-22 2000-02-21 九州日本電気株式会社 洗浄装置
US6265328B1 (en) 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
JPH11297816A (ja) 1998-04-09 1999-10-29 Seiko Epson Corp 半導体装置の製造方法
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
JP2000279852A (ja) 1999-03-29 2000-10-10 Tomotaka Marui 自生旋回流動の形状変形装置と流動方向の反転装置および流動の形状変形を用いたプロセス装置、移動体構造、トンネル構造、ならびに流動方向の反転を用いた噴流生成装置、物体吸引装置および物体操作方法と生体刺激方法
US6452091B1 (en) 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP2001026500A (ja) 1999-07-14 2001-01-30 Canon Inc 薄膜単結晶デバイスの製造法
JP2001111081A (ja) 1999-07-30 2001-04-20 Canon Inc 太陽電池モジュール及び太陽電池モジュールの製造方法
US6391220B1 (en) 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
AU776667B2 (en) 1999-11-29 2004-09-16 Canon Kabushiki Kaisha Process and apparatus for forming zinc oxide film, and process and apparatus for producing photovoltaic device
JP4311702B2 (ja) * 1999-12-08 2009-08-12 キヤノン株式会社 複合部材の分離方法及び薄膜の製造方法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2001237215A (ja) * 2000-02-23 2001-08-31 Nec Corp 半導体装置の製造方法及びその装置
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2001328849A (ja) 2000-05-19 2001-11-27 Tomoegawa Paper Co Ltd 粘着剤付ディスプレイ材料のリサイクル方法
JP3945130B2 (ja) 2000-06-08 2007-07-18 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
SG101479A1 (en) 2000-09-14 2004-01-30 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
KR100379533B1 (ko) 2001-05-28 2003-04-10 주식회사 하이닉스반도체 반도체소자의 게이트절연막 제조방법
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4527068B2 (ja) * 2001-07-16 2010-08-18 株式会社半導体エネルギー研究所 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP4602261B2 (ja) * 2001-08-10 2010-12-22 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
JP3824510B2 (ja) * 2001-08-24 2006-09-20 大日本スクリーン製造株式会社 基板処理装置
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP2003237263A (ja) 2002-02-18 2003-08-27 Minolta Co Ltd 再生可能な情報保持体、該情報保持体の再生方法、及び再生装置
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
JP2004047975A (ja) 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 積層体の転写方法及び半導体装置の作製方法
JP2004047823A (ja) 2002-07-12 2004-02-12 Tokyo Seimitsu Co Ltd ダイシングテープ貼付装置およびバックグラインド・ダイシングテープ貼付システム
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4471563B2 (ja) 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
CN100391004C (zh) 2002-10-30 2008-05-28 株式会社半导体能源研究所 半导体装置以及半导体装置的制作方法
JP2004158765A (ja) 2002-11-08 2004-06-03 Tokyo Kakoki Kk 基板処理装置
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
KR101033797B1 (ko) 2003-01-15 2011-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
TWI356658B (en) 2003-01-23 2012-01-11 Toray Industries Members for circuit board, method and device for m
JP2004310051A (ja) 2003-03-24 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法および製造装置
JP2004311955A (ja) 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP2005079395A (ja) 2003-09-01 2005-03-24 Seiko Epson Corp 積層体及びその製造方法、電気光学装置、電子機器
JP2005079553A (ja) 2003-09-03 2005-03-24 Seiko Epson Corp 転写方法、剥離方法、及び剥離装置
TWI372462B (en) 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4809600B2 (ja) * 2003-10-28 2011-11-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100405540C (zh) 2003-11-06 2008-07-23 松下电器产业株式会社 基板贴合方法、该贴合基板及直接接合基板
JP2005148638A (ja) 2003-11-19 2005-06-09 Nitto Denko Corp 粘着型光学フィルムの剥離方法
KR20110091797A (ko) 2003-11-28 2011-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US7566640B2 (en) 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7015075B2 (en) * 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
US7732263B2 (en) 2004-02-25 2010-06-08 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
JP2006049800A (ja) 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
US7282380B2 (en) 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
WO2006003816A1 (ja) 2004-07-02 2006-01-12 Sharp Kabushiki Kaisha フィルム剥離方法と装置
JP4749062B2 (ja) 2004-07-16 2011-08-17 株式会社半導体エネルギー研究所 薄膜集積回路を封止する装置及びｉｃチップの作製方法
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US9053401B2 (en) 2004-07-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
JP4749074B2 (ja) * 2004-07-30 2011-08-17 株式会社半導体エネルギー研究所 Ｉｃチップの作製方法及び装置
US7927971B2 (en) 2004-07-30 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5041686B2 (ja) 2004-07-30 2012-10-03 株式会社半導体エネルギー研究所 薄膜集積回路の剥離方法および半導体装置の作製方法
WO2006033451A1 (en) 2004-09-24 2006-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5008289B2 (ja) * 2004-09-24 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
WO2006038496A1 (ja) 2004-10-01 2006-04-13 Toray Industries, Inc. 長尺フィルム回路基板、その製造方法およびその製造装置
JP5072210B2 (ja) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4945726B2 (ja) * 2004-11-05 2012-06-06 セイコーエプソン株式会社 薄膜装置の製造方法
JP5089037B2 (ja) 2004-12-03 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7482248B2 (en) 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4649198B2 (ja) 2004-12-20 2011-03-09 新光電気工業株式会社 配線基板の製造方法
JP2006178185A (ja) * 2004-12-22 2006-07-06 Konica Minolta Photo Imaging Inc レンズの製造方法、映像表示装置の製造方法、レンズの製造装置及び映像表示装置の製造装置
JP4479512B2 (ja) 2005-01-18 2010-06-09 東レ株式会社 回路基板用部材および回路基板用部材の製造方法
JP5100012B2 (ja) * 2005-01-28 2012-12-19 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN101950748B (zh) 2005-01-28 2013-06-12 株式会社半导体能源研究所 半导体器件和制造它的方法
JP2006216891A (ja) 2005-02-07 2006-08-17 Tokyo Univ Of Agriculture & Technology 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体
JP2006228776A (ja) * 2005-02-15 2006-08-31 Advantest Corp 荷電粒子ビーム露光装置及び荷電粒子ビーム露光方法
CN1283874C (zh) 2005-02-18 2006-11-08 孙占明 不剪开式圆筒针织物烧毛除皱定型机
JP5153058B2 (ja) * 2005-02-25 2013-02-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7566633B2 (en) 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI413152B (zh) * 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法
JP2006259095A (ja) 2005-03-16 2006-09-28 Mitsubishi Paper Mills Ltd 光架橋性樹脂組成物
JP4795743B2 (ja) 2005-05-19 2011-10-19 リンテック株式会社 貼付装置
WO2006123825A1 (en) 2005-05-20 2006-11-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP1760776B1 (en) 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
US7767543B2 (en) 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
JP2007184495A (ja) 2006-01-10 2007-07-19 Fujifilm Corp ウエーハリングの再生処理装置
JP4610515B2 (ja) * 2006-04-21 2011-01-12 株式会社半導体エネルギー研究所 剥離方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI611565B (zh) 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109467A (ja) * 2006-09-29 2015-06-11 株式会社半導体エネルギー研究所 装置の作製方法及びｅｌモジュールの作製方法
US9472429B2 (en) 2006-09-29 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TW200915546A (en) 2009-04-01
US20090017567A1 (en) 2009-01-15
TW200830542A (en) 2008-07-16
TWI570900B (zh) 2017-02-11
KR100987918B1 (ko) 2010-10-18
JP2018078300A (ja) 2018-05-17
KR100987917B1 (ko) 2010-10-18
JP2009278124A (ja) 2009-11-26
CN101399177A (zh) 2009-04-01
TWI430435B (zh) 2014-03-11
US20150017751A1 (en) 2015-01-15
CN105261593A (zh) 2016-01-20
KR20160041870A (ko) 2016-04-18
TW200921905A (en) 2009-05-16
KR20080098344A (ko) 2008-11-07
US20090023251A1 (en) 2009-01-22
US20090017599A1 (en) 2009-01-15
KR101472773B1 (ko) 2014-12-15
CN101399178A (zh) 2009-04-01
US8048770B2 (en) 2011-11-01
KR101513008B1 (ko) 2015-04-17
JP2009164649A (ja) 2009-07-23
KR20100011966A (ko) 2010-02-03
JP6017594B2 (ja) 2016-11-02
KR20080098346A (ko) 2008-11-07
US8048777B2 (en) 2011-11-01
KR20150013106A (ko) 2015-02-04
JP2009164650A (ja) 2009-07-23
KR101955913B1 (ko) 2019-03-11
CN101154562A (zh) 2008-04-02
TWI450387B (zh) 2014-08-21
US20080132033A1 (en) 2008-06-05
KR101589950B1 (ko) 2016-01-29
TW201601298A (zh) 2016-01-01
KR20140089330A (ko) 2014-07-14
KR101154834B1 (ko) 2012-06-18
KR20140003346A (ko) 2014-01-09
TWI433306B (zh) 2014-04-01
KR20170066302A (ko) 2017-06-14
KR20080098345A (ko) 2008-11-07
CN101399179A (zh) 2009-04-01
TW200913236A (en) 2009-03-16
TW201419502A (zh) 2014-05-16
US9054141B2 (en) 2015-06-09
JP2009004810A (ja) 2009-01-08
JP5297871B2 (ja) 2013-09-25
JP5070166B2 (ja) 2012-11-07
JP5355202B2 (ja) 2013-11-27
TWI611565B (zh) 2018-01-11
CN101399177B (zh) 2012-10-10
KR101021051B1 (ko) 2011-03-15
JP6255074B2 (ja) 2017-12-27
JP2015109467A (ja) 2015-06-11
JP2013254989A (ja) 2013-12-19
CN105206566A (zh) 2015-12-30
KR101383120B1 (ko) 2014-04-09
US8043936B2 (en) 2011-10-25
CN105206566B (zh) 2019-07-30
KR20080029887A (ko) 2008-04-03
CN101399179B (zh) 2012-09-05
US9472429B2 (en) 2016-10-18
TWI379409B (en) 2012-12-11
JP2017017337A (ja) 2017-01-19
KR20180034362A (ko) 2018-04-04
US20120045861A1 (en) 2012-02-23
KR20150066499A (ko) 2015-06-16

Similar Documents

Publication Publication Date Title
JP6255074B2 (ja) 装置の作製方法及びｅｌモジュールの作製方法
JP6559820B2 (ja) 装置
JP4402144B2 (ja) 半導体装置の作製方法
JP4459992B2 (ja) 剥離装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130925

R150 Certificate of patent or registration of utility model

Ref document number: 5378097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250