JP5231555B2 - 層転写により構造を製造する方法 - Google Patents

層転写により構造を製造する方法 Download PDF

Info

Publication number
JP5231555B2
JP5231555B2 JP2010524479A JP2010524479A JP5231555B2 JP 5231555 B2 JP5231555 B2 JP 5231555B2 JP 2010524479 A JP2010524479 A JP 2010524479A JP 2010524479 A JP2010524479 A JP 2010524479A JP 5231555 B2 JP5231555 B2 JP 5231555B2
Authority
JP
Japan
Prior art keywords
substrate
crown
bond strength
donor
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010524479A
Other languages
English (en)
Other versions
JP2010539696A5 (ja
JP2010539696A (ja
Inventor
ブリジット、スリエ、ブーシェ
セバスティアン、ケルディル
ウォルター、シュバルツェンバッハ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2010539696A publication Critical patent/JP2010539696A/ja
Publication of JP2010539696A5 publication Critical patent/JP2010539696A5/ja
Application granted granted Critical
Publication of JP5231555B2 publication Critical patent/JP5231555B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

発明の分野
本発明は、層転写により構造を製造する方法に関する。この方法は、SmartCutTM技術を使用するSOI(絶縁体上シリコン)構造の製造に特に使用される。
発明の背景
SmartCutTMは、ドナー基材の薄層をレシーバ基材に転写し、下記の工程を開始する。
a)ドナー基材中に原子種を植え込み、転写すべき薄層の厚さと同じ深さの脆弱区域を形成する。
b)基材同士を接触させ、直接ウェハ結合を行う。図1から分かるように、ウェハは、縁部ロール-オフ(ERO)を示し、ウェハの周辺部では接触しないので、基材の、周辺部を除いた表面全体が結合する。
c)脆弱区域でドナー基材を剥離し、薄層をレシーバ基材に転写する。
基材は、一般的に円形ウェハの形態で形成され、例えば300マイクロメートルウェハが現在使用されている。
薄層の転写が行われない周辺区域は、クラウンと呼ばれる。SOIウェハの4つの周辺区域の上面図を示す図2に関して、クラウンCPは、レシーバ基材の周辺部100(クラウンの外側縁部)と転写された層の周辺部200(内側縁部)との間に位置する。図2のウェハ上では、クラウンCPが一様である、言い換えれば、SOI周辺部が一様である。
直接ウェハ結合の前に、基材の少なくとも一方の、表面のプラズマ活性化を行うことができる。この活性化により、結合強度を大きく改良することができる。
結合強度は、結合の前にクリーニング、例えばタイプO/SC1/SC2手順を行う結合強度によっても改良され、その際、SC1は50℃未満の温度で行う。
しかし、結合強度の改良により、最終製品、つまり剥離に続いて得られるSOI、のクラウン幅が不均一 (俗に「鋸刃状縁部」と呼ばれる) になることがある。この場合、剥離に続いて、クラウンが、やはり転写された小さな隔離された区域も含むことがある。
従って、クラウンの幅は、レシーバ基材の縁部に向かって、数百マイクロメートルを超える、転写された区域の不規則な、局所的な拡大により、不均一になる。転写された区域の拡大は、図3の写真から分かるが、そこでは明るい区域が転写された層を表し、黒い層がクラウンである。
WO 2007/06145は、SOIにおける、SOIの周辺部に位置することが多い転写されない区域である縁部空隙の形成を阻止する方法を開示している。
従って、本発明の目的の一つは、層転写による構造の製造方法を改良し、転写された層の、局所的な拡大が無い、一様な縁部を確保することである。
本発明の第一の目的は、ドナー基材の層をレシーバ基材に転写することにより半導体構造を製造する方法であって、下記の工程:
(a)ドナー基材中に、上記の層を規定するように脆弱区域を形成する工程、
(b)ドナーおよび/またはレシーバ基材の表面を、2つの基材間の結合強度を増加させるように処理する工程、
(c)ドナー基材をレシーバ基材に直接ウェハ結合する工程、
(d)レシーバ基材の、周辺クラウンを除いた表面が転写された層(32)で覆われてなる半導体構造を形成するように、ドナー基材を脆弱区域で剥離する工程、
を含んでなり、
工程(b)で、ドナー基材とレシーバ基材との間の結合強度の増加が、これらの基材の周辺区域で、基材の中央区域における結合強度の増加よりも低くなるように基材表面の処理が制御され、周辺区域がクラウンの幅と同等以上で10 mm未満の幅を有する、方法である。
本発明の他の可能な特徴は、
−基材間の結合強度が周辺区域では増加しない、
−周辺区域における結合強度は、基材の中央区域における結合強度より少なくとも15%低い、
−該周辺区域は、幅が0.2〜10 mmであり、
−本方法は、工程(b)の前に、クラウンの幅を実験的に決定し、
−クラウン幅の実験的な決定が、ドナー基材の層をレシーバ基材に転写することによる半導体参照構造の製造を含み、下記の工程:
(a)層を規定するようにドナー基材中に脆弱区域を形成する工程、
(b)ドナーおよび/またはレシーバ基材の表面を、2つの基材間の結合強度を増加させるように処理する工程、
(c)ドナー基材をレシーバ基材上に直接ウェハ結合する工程、
(d)ドナー基材を脆弱区域で剥離して、参照構造上のレシーバ基材クラウンの幅を測定する工程を含んでなり、
−本発明の第一の実施態様により、工程(b)における処理がプラズマ活性化を含み、その際、周辺区域がプラズマに露出されず、
−本発明の変形により、工程(b)が、基材表面全体のプラズマ活性化またはクリーニング(好ましくは温度50℃未満で行うSC1クリーニング)に続く周辺区域の失活を含み、該失活が周辺区域の化学的エッチングにより行われ、この目的には、エッチング溶液を、基材の周辺区域に、基材を回転させながら、ジェットにより供給する。
本発明の他の特徴および利点を、添付の図面を参照しながら詳細に説明する。
SOIクラウンの開始におけるウェハの縁部ロール-オフを示す、2個のウェハを通した断面の写真である。 SOIウェハ縁部の一様なクラウンを示す上面図である。 ウェハクラウンの、鋸刃状縁部の現象を示す写真である。 SOIの製造でドナー基材をレシーバ基材上に結合させた後の構造の断面図である。 薄層を剥離し、転写した後の、上記構造の断面図である。 本発明の第一実施態様を例示する。 本発明の第二実施態様を例示する。 本発明の第三実施態様を例示する。 本発明の第四実施態様を例示する。
発明の詳細な説明
SOIウェハに対する注意点
図4は、ドナー基材30をレシーバ基材10に結合させた後に得られる構造を示す。
SmartCutTM技術を使用する場合、ドナー基材30は、例えば酸化物の層20により覆うことができる。当業者には良く知られている様式で、酸化物は、ドナー基材の熱的酸化により、堆積または形成することができる。
次いで、ドナー基材30に、原子種、例えば水素および/またはヘリウム、の植え込みを行い、その量および強度は、ドナー基材の転写すべき層の厚さに適合する深さに植え込みピークを得るように調節する。原子種を植え込む区域31は、脆弱区域と呼ばれる。
ドナー基材30および/またはレシーバ基材10の表面を、適切であればプラズマ活性化した後、基材を同士を接触させ、直接ウェハ結合させる。
プラズマ活性化の効果は、2つの基材間の結合強度を増加させることである。
結合強度の増加は、結合前のO/RCAクリーニングによっても達成することができ、その際、SC1を温度50℃未満で行う。このクリーニングは、良く知られているので、ここでは詳細に説明しない。RCAには、SC1およびSC2と呼ばれる一連の浴が関与することだけを指摘しておく。SC1は、HO、HおよびNHOHの混合物である。SC2は、HO、HおよびHClの混合物である。SC1とSC2との間にHO中でのすすぎ工程が入る。Oクリーニングは、オゾンが溶解している第一のHO浴に相当する。
図4で分かるように、2つの基材のウェハには、表面に対して直角の縁部が無いが、代わりに、矢印Cにより示される縁部ロール-オフを示す。従って、基材10および30は、縁部までではなく、縁部ロール-オフまで結合している。
次いで、ドナー基材30を脆弱区域31に沿って剥離する。これを達成するために、剥離を機械的な力または温度増加により開始することができ、剥離は、剥離波の形態で表面全体に広がる。これによって得られるSOI構造を図5に示す。ウェハ縁部に縁部ロール-オフが存在するために、ドナー基材30から転写される部分は、レシーバ基材10の表面全体ではなく、周辺部クラウンCPの縁部まで伸びているだけである。
300 mmウェハでは、周辺部クラウンCPは、典型的にはウェハの縁部に対して1 mm幅である。
冒頭に述べた鋸刃状縁部現象は、転写された区域(つまり酸化物20および薄層32)が周辺部クラウンCP内に存在することにより説明される。
一般的に使用されるプラズマ活性化工程では、プラズマが、基材の有効表面全体(「フロント」と呼ばれる)およびウェハ縁部を活性化するが、ウェハは電極上に載っているので、プラズマに露出されない背面は活性化されない。
発明の具体的説明
鋸刃状縁部現象は、ウェハの縁部ロール-オフにおける過度に強力な結合によるものであると考えられる。
事実、ドナーおよび/またはレシーバ基材の結合前のプラズマ活性化または適切なクリーニングに続いて結合させる場合、2個のウェハは、より強力に互いに密着し、これによって、転写後のクラウンの幅が減少する。
これは、縁部ロール-オフが顕著な角度ではなく、ウェハ縁部が徐々に湾曲していることにより、説明される。
結合したウェハが局所的な不規則性を示す場合、プラズマ活性化に続く転写により、クラウン中にこれらの不規則性が再現され、鋸刃状縁部につながる。
活性化を行わない場合、結合は、これらの不均一な縁部まで広がらず(基材中にさらに存在する可能性がある表面不規則性を排除することはできないが、この不規則性は、結合された表面の局所的な平行配置のために現れない)、転写により、より広く、さらに、言い換えれば鋸刃状縁部が無いクラウンが形成される。
一般的な意味で、本発明により、処理した基材の表面の活性化またはクリーニングを制御し、2個の基材間の結合強度を制御することにより、鋸刃状縁部現象を回避することができる。事実、基材周辺部のあたりに弱い結合強度を維持または達成できれば、転写された区域がクラウン中に現れる危険性が限られる。
このための第一の解決策は、周辺部区域で活性化を行わないことにより、この区域における結合強度を低く維持することである。
別の解決策は、結合前の活性化により、またはクリーニングにより引き起こされた高い結合強度を局所的に下げることであろう。
どちらの場合も、結合前の活性化またはクリーニングを制御し、最終的に、基材間の結合強度増加が、これらの基材の中央区域におけるよりも周辺区域で、より弱くなるようにする。典型的には、周辺区域における結合強度を、基材の中央区域における結合強度より、少なくとも15%低くする。
本発明の第一実施態様は、周辺区域を除いてその(それらの)表面全体にわたって結合している一方および/または他方の基材のプラズマ活性化からなる。
本発明の変形では、結合させるべき一方および/または他方の基材の表面全体の、結合前のプラズマ活性化またはクリーニングを行い、続いて周辺区域でのみ、局所的な(結合前の)失活を行う。
失活または不活性化を行う周辺区域は、典型的には幅が0.2〜10 mm、特に0.5〜2.5 mm、好ましくは2 mmである。
この幅は、典型的には、剥離の開始時には一般的に0.2〜2 mm、特に0.8〜1.2 mmの幅を示すクラウンの幅以上の幅に相当する。
実際には、目的とする構造を得るための手順と同じ手順、つまり
i)ドナー基材中に、ある層を規定するように脆弱区域を形成すること、
ii)ドナーおよび/またはレシーバ基材の表面を、2つの基材間の結合強度を増加させるように処理すること、
iii)ドナー基材をレシーバ基材上に直接ウェハ結合すること、
iv)ドナー基材を脆弱区域で剥離すること、
を使用して参照構造を前もって形成するのが有利である。
次いで、この参照構造上で、レシーバ基材上のクラウンの幅を測定し、その後、周辺区域の幅を、それが参照構造上で測定したクラウンの幅以上になるように決定する。
同様に、繰り返しにより、つまり周辺区域の任意の幅、例えば2 mm、を設定し、次いで本発明で開示する手順を開始し、得られたクラウンの幅を測定することも可能である。それに続く構造に対して、周辺区域の幅を、それがこのクラウンの幅以上になるように調節する。
第一実施態様 周辺区域の不活性化
本発明の可能な第一実施態様では、結合の前にプラズマ活性化を行うが、この活性化は、プラズマにさらされる基材の一方または両方が活性化されないように制御する。
従って、基材同士の間の、この周辺区域における結合強度は、増加するにしても、中央区域におけるよりも少ない程度に増加する。
この種のプラズマ活性化の開始は、プラズマ処理に使用する装置によって異なる。
処理すべき基材より小さい供給源によりプラズマを発生させる場合、表面全体を規則的に掃引することにより、周辺部を含む基材全体を一様に処理することができる。
従って、本発明は、走査作業を修正し、例えば「点状」のプラズマ供給源で、縁部から数ミリメートル、つまり少なくとも将来のクラウンの幅、を除いた基材表面を掃引することにより、ウェハ縁部がプラズマにより処理されないようにすることを含む。ここで云う点状の供給源とは、表面積が数mmである供給源を指す。図6は、この場合を例示し、破線が、周辺区域を除いた基材表面全体を掃引する点状プラズマ供給源Pの軌跡を示す。
基材の最大寸法(すなわち円形ウェハの場合は直径)より長い線状供給源により発生させるプラズマの場合、一方向の運動で、基材の表面全体を1または数回の掃引で一様に処理することができる。
従って、本発明は、この線状供給源を連続的な小さい点状供給源に分割し、基材の周辺部に面していない時にのみ小供給源のスイッチを入れることにより、処理すべき表面を掃引することを含む。
図7に関して、線状プラズマ供給源は、一連の小さい点状供給源Pから構成される。線状供給源を矢印の方向に移動させる。活性化させるべき区域に面しているP供給源(淡色正方形で表す)のスイッチだけを入れる。縁部に対向する正方形(黒色正方形で表す)はプラズマを発生しないので、周辺部は処理されないで残る。
プラズマを固定供給源から基材と同等のサイズで発生させる最も一般的な場合、本発明は、プラズマがウェハ4の周辺部を活性化しないように、プラズマを排除するか、または閉じ込めることを含む。
このために、本発明は、例えばプラズマがウェハの縁部を処理しないように、プラズマを閉じ込める。
図8に関して、処理する基材1を載せた電極3に取り付けた、この基材の縁部を、基材に接触せずに覆う輪状スクリーン2を使用して、この閉じ込め操作を達成する。この、活性化させる表面の直径に内径が等しいスクリーンは、基材を支持する電極と同じ電位を有するように設計する。従って、ウェハと、そのウェハの上に被さるスクリーンとの間の空間−スクリーンの、ウェハの上に被さる幅は周辺区域の幅と等しい−には、プラズマPが存在しない。
このスクリーンは、例えば処理する基材と同じ材料から、基材の汚染を制限することができる形状に製造することができる。
直径方向で(diametrically)対向する2個の可動部分に分割されたスクリーンを、プラズマ処理の前に所定の位置に設定し、プラズマ処理の後に取り外すことにより、装置中の基材の操作を行い易くすることができる。
このスクリーンは、非中空材料から製造する必要は無く、最大メッシュサイズがDebye長さより小さいグリッドでもよく、プラズマからは非中空材料と見えるが、中性化学種を循環させることができる(グリッドの使用により、ガス流中の妨害を少なくすることができる)。その場合、グリッドの骨格を形成する導電性材料を、例えばSi基材にはSiまたはSiC被膜で被覆し、基材の汚染を防止することができる。
第二実施態様 周辺区域の失活
本発明の変形では、結合させる基材の一方および/または他方の表面全体をプラズマ活性化または適切なクリーニングを行うことにより、結合強度を増加し、続いて、例えば化学的クリーニングにより、周辺区域だけの局所的な失活(結合前の)を行う。
事実、数十オングストロームの深さまでの表面変性が関与するプラズマ活性化を、基材の縁部におけるプラズマ変性された厚さの全部または一部の化学的エッチングにより部分的または完全に破壊し、一様なクラウン幅を達成することができる。
同様に、結合前の適切なクリーニングを行う場合、周辺区域における表面の微小粗さを僅かに増加させることにより、失活を達成することができる(典型的には、平均粗さが周辺区域で0.3オングストロームのオーダーで増加した)。
実際的な観点から、図9に関して、基材1を回転させながらジェットを使用する湿式クリーニングにより、化学物質のジェットを基材1の、周辺区域を失活させる周辺部に、正確に向ける。
供給する化学物質は、プラズマまたはクリーニングにより活性化させた表面上に存在する材料をエッチングする物質である。例えば、SiOの存在下で、NHOH、H、HOを基剤とする混合物(例えば20〜80℃で希釈したSC1)または非常に希薄なHF酸系溶液(例えばHF0.5%で4 nmをエッチングし、続いて結合前にウェハ縁部の親水性を回復させるために、オゾン化された水)も、使用することができる。
エッチング溶液は、基材の回転により発生した遠心力により、周辺区域に局所的に止まる。

Claims (5)

  1. ドナー基材(30)の層(32)をレシーバ基材(10)に転写することにより半導体構造を製造する方法であって、下記の工程:
    (a)前記ドナー基材(30)中に、上記の層(32)を規定するように脆弱区域(31)を形成する工程、
    (b)前記ドナー基材(30)および/または前記レシーバ基材(10)の表面を、前記2つの基材間の結合強度を増加させるようにプラズマ活性化を行う工程、
    (c)前記ドナー基材(30)を前記レシーバ基材(10)に直接ウェハ結合する工程、
    (d)前記レシーバ基材の、周辺クラウンを除いた表面が前記転写された層(32)で覆われてなる前記半導体構造を形成するように、前記ドナー基材(30)を前記脆弱区域(31)で剥離する工程、
    を含んでなり、
    工程(b)で、前記ドナー基材と前記レシーバ基材との間の結合強度の増加が、これらの基材の周辺区域で、前記基材の中央区域における結合強度の増加よりも低くなるように前記基材表面のプラズマ活性化前記基材の周辺領域がプラズマに暴露されないように制御され、前記周辺区域が、前記クラウンの幅と同等以上かつ0.5〜2.5 mmである幅を有する、方法。
  2. 前記基材間の結合強度が前記周辺区域では増加しない、請求項1に記載の方法。
  3. 前記周辺区域における前記結合強度が、前記基材の前記中央区域における前記結合強度より少なくとも15%低い、請求項1または2に記載の方法。
  4. 工程(b)の前に、前記クラウンの幅を実験的に決定することを含む、請求項3に記載の方法。
  5. 前記クラウン幅の実験的な決定が、ドナー基材の層をレシーバ基材に転写することによる半導体参照構造の製造を含み、下記の工程:
    (a)前記層を規定するようにドナー基材中に脆弱区域を形成する工程、
    (b)前記ドナーおよび/またはレシーバ基材の表面を、前記2つの基材間の結合強度を増加させるように処理する工程、
    (c)前記ドナー基材を前記レシーバ基材上に直接ウェハ結合する工程、
    (d)前記ドナー基材を前記脆弱区域で剥離して、前記参照構造上の前記レシーバ基材クラウンの幅を測定する工程、
    を含んでなる、請求項4に記載の方法。
JP2010524479A 2007-09-12 2008-09-11 層転写により構造を製造する方法 Active JP5231555B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0757511 2007-09-12
FR0757511A FR2920912B1 (fr) 2007-09-12 2007-09-12 Procede de fabrication d'une structure par transfert de couche
PCT/EP2008/062018 WO2009034113A1 (en) 2007-09-12 2008-09-11 Method of producing a structure by layer transfer

Publications (3)

Publication Number Publication Date
JP2010539696A JP2010539696A (ja) 2010-12-16
JP2010539696A5 JP2010539696A5 (ja) 2012-08-23
JP5231555B2 true JP5231555B2 (ja) 2013-07-10

Family

ID=39092009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010524479A Active JP5231555B2 (ja) 2007-09-12 2008-09-11 層転写により構造を製造する方法

Country Status (7)

Country Link
US (1) US8420500B2 (ja)
EP (1) EP2195836A1 (ja)
JP (1) JP5231555B2 (ja)
KR (1) KR101172585B1 (ja)
CN (1) CN101803002B (ja)
FR (1) FR2920912B1 (ja)
WO (1) WO2009034113A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10992014B2 (en) 2018-06-18 2021-04-27 Tdk Corporation Nonreciprocal circuit element and communication apparatus using the same
CN110183221B (zh) * 2019-05-05 2021-11-30 南京中电熊猫磁电科技有限公司 超低温度磁导率稳定性的锰锌软磁铁氧体材料的制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5478166B2 (ja) * 2008-09-11 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
JP5859742B2 (ja) * 2011-04-28 2016-02-16 京セラ株式会社 複合基板
JP5976999B2 (ja) * 2011-05-30 2016-08-24 京セラ株式会社 複合基板
US8709914B2 (en) * 2011-06-14 2014-04-29 International Business Machines Corporation Method for controlled layer transfer
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
FR3048548B1 (fr) 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
US10504716B2 (en) * 2018-03-15 2019-12-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor device and manufacturing method of the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624975B2 (ja) * 1986-12-19 1997-06-25 アプライド マテリアルズ インコーポレーテッド 真空処理装置
US5298465A (en) * 1990-08-16 1994-03-29 Applied Materials, Inc. Plasma etching system
US5423918A (en) * 1993-09-21 1995-06-13 Applied Materials, Inc. Method for reducing particulate contamination during plasma processing of semiconductor devices
JP3294934B2 (ja) * 1994-03-11 2002-06-24 キヤノン株式会社 半導体基板の作製方法及び半導体基板
FR2842649B1 (fr) * 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
JP3996557B2 (ja) * 2003-07-09 2007-10-24 直江津電子工業株式会社 半導体接合ウエーハの製造方法
JP2005347302A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の製造方法
KR100539266B1 (ko) * 2004-06-02 2005-12-27 삼성전자주식회사 호 절편 형태의 한정부를 가지는 플라즈마 공정 장비
KR100553713B1 (ko) * 2004-06-03 2006-02-24 삼성전자주식회사 플라즈마 식각 장치 및 이 장치를 이용한 포토 마스크의제조 방법
JP4520820B2 (ja) * 2004-10-27 2010-08-11 株式会社日立ハイテクノロジーズ 試料処理装置及び試料処理システム
US7919391B2 (en) * 2004-12-24 2011-04-05 S.O.I.Tec Silicon On Insulator Technologies Methods for preparing a bonding surface of a semiconductor wafer
KR101174871B1 (ko) * 2005-06-18 2012-08-17 삼성디스플레이 주식회사 유기 반도체의 패터닝 방법
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP2007251080A (ja) * 2006-03-20 2007-09-27 Fujifilm Corp プラスチック基板の固定方法、回路基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10992014B2 (en) 2018-06-18 2021-04-27 Tdk Corporation Nonreciprocal circuit element and communication apparatus using the same
CN110183221B (zh) * 2019-05-05 2021-11-30 南京中电熊猫磁电科技有限公司 超低温度磁导率稳定性的锰锌软磁铁氧体材料的制备方法

Also Published As

Publication number Publication date
FR2920912A1 (fr) 2009-03-13
WO2009034113A1 (en) 2009-03-19
KR101172585B1 (ko) 2012-08-08
US8420500B2 (en) 2013-04-16
US20100304507A1 (en) 2010-12-02
CN101803002A (zh) 2010-08-11
CN101803002B (zh) 2013-01-09
EP2195836A1 (en) 2010-06-16
FR2920912B1 (fr) 2010-08-27
KR20100068424A (ko) 2010-06-23
JP2010539696A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5231555B2 (ja) 層転写により構造を製造する方法
JP5292644B2 (ja) 最小化された応力を備えたヘテロ構造を製造するためのプロセス
JP4839818B2 (ja) 貼り合わせ基板の製造方法
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
TWI430362B (zh) 用於挖槽倒角基材之方法
JP4479010B2 (ja) 半導体基板の熱処理方法
JP2006156770A (ja) 直接接合ウェーハの製造方法及び直接接合ウェーハ
JP2006005127A (ja) 貼り合わせウェーハの製造方法
JPH05217826A (ja) 半導体基体及びその作製方法
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
TW200822199A (en) Method for producing bonded wafer
JP4351686B2 (ja) 半導体ウェーハの処理方法
US20110111594A1 (en) Wafer bonding method
KR20080068115A (ko) 마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조
JP2013089722A (ja) 透明soiウェーハの製造方法
KR20090018614A (ko) 접합 웨이퍼의 제조방법
JP2008021992A (ja) 接合界面安定化のための熱処理
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
KR100827907B1 (ko) 실리콘 기판의 세정방법
JP2019511112A (ja) ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ(Semiconductor−on−insulator)構造体の組立方法
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
JP5458525B2 (ja) Soiウェーハの製造方法
JP2012507870A (ja) 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置
JP2012507870A5 (ja)
JP5531642B2 (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120704

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250