JP5231555B2 - 層転写により構造を製造する方法 - Google Patents
層転写により構造を製造する方法 Download PDFInfo
- Publication number
- JP5231555B2 JP5231555B2 JP2010524479A JP2010524479A JP5231555B2 JP 5231555 B2 JP5231555 B2 JP 5231555B2 JP 2010524479 A JP2010524479 A JP 2010524479A JP 2010524479 A JP2010524479 A JP 2010524479A JP 5231555 B2 JP5231555 B2 JP 5231555B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- crown
- bond strength
- donor
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 122
- 230000002093 peripheral effect Effects 0.000 claims description 33
- 238000000678 plasma activation Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 33
- 238000004140 cleaning Methods 0.000 description 16
- 230000009849 deactivation Effects 0.000 description 6
- 238000001994 activation Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011796 hollow space material Substances 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
a)ドナー基材中に原子種を植え込み、転写すべき薄層の厚さと同じ深さの脆弱区域を形成する。
b)基材同士を接触させ、直接ウェハ結合を行う。図1から分かるように、ウェハは、縁部ロール-オフ(ERO)を示し、ウェハの周辺部では接触しないので、基材の、周辺部を除いた表面全体が結合する。
c)脆弱区域でドナー基材を剥離し、薄層をレシーバ基材に転写する。
(a)ドナー基材中に、上記の層を規定するように脆弱区域を形成する工程、
(b)ドナーおよび/またはレシーバ基材の表面を、2つの基材間の結合強度を増加させるように処理する工程、
(c)ドナー基材をレシーバ基材に直接ウェハ結合する工程、
(d)レシーバ基材の、周辺クラウンを除いた表面が転写された層(32)で覆われてなる半導体構造を形成するように、ドナー基材を脆弱区域で剥離する工程、
を含んでなり、
工程(b)で、ドナー基材とレシーバ基材との間の結合強度の増加が、これらの基材の周辺区域で、基材の中央区域における結合強度の増加よりも低くなるように基材表面の処理が制御され、周辺区域がクラウンの幅と同等以上で10 mm未満の幅を有する、方法である。
−基材間の結合強度が周辺区域では増加しない、
−周辺区域における結合強度は、基材の中央区域における結合強度より少なくとも15%低い、
−該周辺区域は、幅が0.2〜10 mmであり、
−本方法は、工程(b)の前に、クラウンの幅を実験的に決定し、
−クラウン幅の実験的な決定が、ドナー基材の層をレシーバ基材に転写することによる半導体参照構造の製造を含み、下記の工程:
(a)層を規定するようにドナー基材中に脆弱区域を形成する工程、
(b)ドナーおよび/またはレシーバ基材の表面を、2つの基材間の結合強度を増加させるように処理する工程、
(c)ドナー基材をレシーバ基材上に直接ウェハ結合する工程、
(d)ドナー基材を脆弱区域で剥離して、参照構造上のレシーバ基材クラウンの幅を測定する工程を含んでなり、
−本発明の第一の実施態様により、工程(b)における処理がプラズマ活性化を含み、その際、周辺区域がプラズマに露出されず、
−本発明の変形により、工程(b)が、基材表面全体のプラズマ活性化またはクリーニング(好ましくは温度50℃未満で行うSC1クリーニング)に続く周辺区域の失活を含み、該失活が周辺区域の化学的エッチングにより行われ、この目的には、エッチング溶液を、基材の周辺区域に、基材を回転させながら、ジェットにより供給する。
図4は、ドナー基材30をレシーバ基材10に結合させた後に得られる構造を示す。
i)ドナー基材中に、ある層を規定するように脆弱区域を形成すること、
ii)ドナーおよび/またはレシーバ基材の表面を、2つの基材間の結合強度を増加させるように処理すること、
iii)ドナー基材をレシーバ基材上に直接ウェハ結合すること、
iv)ドナー基材を脆弱区域で剥離すること、
を使用して参照構造を前もって形成するのが有利である。
本発明の可能な第一実施態様では、結合の前にプラズマ活性化を行うが、この活性化は、プラズマにさらされる基材の一方または両方が活性化されないように制御する。
本発明の変形では、結合させる基材の一方および/または他方の表面全体をプラズマ活性化または適切なクリーニングを行うことにより、結合強度を増加し、続いて、例えば化学的クリーニングにより、周辺区域だけの局所的な失活(結合前の)を行う。
Claims (5)
- ドナー基材(30)の層(32)をレシーバ基材(10)に転写することにより半導体構造を製造する方法であって、下記の工程:
(a)前記ドナー基材(30)中に、上記の層(32)を規定するように脆弱区域(31)を形成する工程、
(b)前記ドナー基材(30)および/または前記レシーバ基材(10)の表面を、前記2つの基材間の結合強度を増加させるようにプラズマ活性化を行う工程、
(c)前記ドナー基材(30)を前記レシーバ基材(10)に直接ウェハ結合する工程、
(d)前記レシーバ基材の、周辺クラウンを除いた表面が前記転写された層(32)で覆われてなる前記半導体構造を形成するように、前記ドナー基材(30)を前記脆弱区域(31)で剥離する工程、
を含んでなり、
工程(b)で、前記ドナー基材と前記レシーバ基材との間の結合強度の増加が、これらの基材の周辺区域で、前記基材の中央区域における結合強度の増加よりも低くなるように、前記基材表面のプラズマ活性化が前記基材の周辺領域がプラズマに暴露されないように制御され、前記周辺区域が、前記クラウンの幅と同等以上かつ0.5〜2.5 mmである幅を有する、方法。 - 前記基材間の結合強度が前記周辺区域では増加しない、請求項1に記載の方法。
- 前記周辺区域における前記結合強度が、前記基材の前記中央区域における前記結合強度より少なくとも15%低い、請求項1または2に記載の方法。
- 工程(b)の前に、前記クラウンの幅を実験的に決定することを含む、請求項3に記載の方法。
- 前記クラウン幅の実験的な決定が、ドナー基材の層をレシーバ基材に転写することによる半導体参照構造の製造を含み、下記の工程:
(a)前記層を規定するようにドナー基材中に脆弱区域を形成する工程、
(b)前記ドナーおよび/またはレシーバ基材の表面を、前記2つの基材間の結合強度を増加させるように処理する工程、
(c)前記ドナー基材を前記レシーバ基材上に直接ウェハ結合する工程、
(d)前記ドナー基材を前記脆弱区域で剥離して、前記参照構造上の前記レシーバ基材クラウンの幅を測定する工程、
を含んでなる、請求項4に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0757511 | 2007-09-12 | ||
FR0757511A FR2920912B1 (fr) | 2007-09-12 | 2007-09-12 | Procede de fabrication d'une structure par transfert de couche |
PCT/EP2008/062018 WO2009034113A1 (en) | 2007-09-12 | 2008-09-11 | Method of producing a structure by layer transfer |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010539696A JP2010539696A (ja) | 2010-12-16 |
JP2010539696A5 JP2010539696A5 (ja) | 2012-08-23 |
JP5231555B2 true JP5231555B2 (ja) | 2013-07-10 |
Family
ID=39092009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010524479A Active JP5231555B2 (ja) | 2007-09-12 | 2008-09-11 | 層転写により構造を製造する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8420500B2 (ja) |
EP (1) | EP2195836A1 (ja) |
JP (1) | JP5231555B2 (ja) |
KR (1) | KR101172585B1 (ja) |
CN (1) | CN101803002B (ja) |
FR (1) | FR2920912B1 (ja) |
WO (1) | WO2009034113A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10992014B2 (en) | 2018-06-18 | 2021-04-27 | Tdk Corporation | Nonreciprocal circuit element and communication apparatus using the same |
CN110183221B (zh) * | 2019-05-05 | 2021-11-30 | 南京中电熊猫磁电科技有限公司 | 超低温度磁导率稳定性的锰锌软磁铁氧体材料的制备方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5478166B2 (ja) * | 2008-09-11 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8852391B2 (en) * | 2010-06-21 | 2014-10-07 | Brewer Science Inc. | Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate |
JP5859742B2 (ja) * | 2011-04-28 | 2016-02-16 | 京セラ株式会社 | 複合基板 |
JP5976999B2 (ja) * | 2011-05-30 | 2016-08-24 | 京セラ株式会社 | 複合基板 |
US8709914B2 (en) * | 2011-06-14 | 2014-04-29 | International Business Machines Corporation | Method for controlled layer transfer |
FR3032555B1 (fr) * | 2015-02-10 | 2018-01-19 | Soitec | Procede de report d'une couche utile |
FR3048548B1 (fr) | 2016-03-02 | 2018-03-02 | Soitec | Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant |
US10504716B2 (en) * | 2018-03-15 | 2019-12-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for manufacturing semiconductor device and manufacturing method of the same |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2624975B2 (ja) * | 1986-12-19 | 1997-06-25 | アプライド マテリアルズ インコーポレーテッド | 真空処理装置 |
US5298465A (en) * | 1990-08-16 | 1994-03-29 | Applied Materials, Inc. | Plasma etching system |
US5423918A (en) * | 1993-09-21 | 1995-06-13 | Applied Materials, Inc. | Method for reducing particulate contamination during plasma processing of semiconductor devices |
JP3294934B2 (ja) * | 1994-03-11 | 2002-06-24 | キヤノン株式会社 | 半導体基板の作製方法及び半導体基板 |
FR2842649B1 (fr) * | 2002-07-17 | 2005-06-24 | Soitec Silicon On Insulator | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
JP3996557B2 (ja) * | 2003-07-09 | 2007-10-24 | 直江津電子工業株式会社 | 半導体接合ウエーハの製造方法 |
JP2005347302A (ja) * | 2004-05-31 | 2005-12-15 | Canon Inc | 基板の製造方法 |
KR100539266B1 (ko) * | 2004-06-02 | 2005-12-27 | 삼성전자주식회사 | 호 절편 형태의 한정부를 가지는 플라즈마 공정 장비 |
KR100553713B1 (ko) * | 2004-06-03 | 2006-02-24 | 삼성전자주식회사 | 플라즈마 식각 장치 및 이 장치를 이용한 포토 마스크의제조 방법 |
JP4520820B2 (ja) * | 2004-10-27 | 2010-08-11 | 株式会社日立ハイテクノロジーズ | 試料処理装置及び試料処理システム |
US7919391B2 (en) * | 2004-12-24 | 2011-04-05 | S.O.I.Tec Silicon On Insulator Technologies | Methods for preparing a bonding surface of a semiconductor wafer |
KR101174871B1 (ko) * | 2005-06-18 | 2012-08-17 | 삼성디스플레이 주식회사 | 유기 반도체의 패터닝 방법 |
US7601271B2 (en) * | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
US7781309B2 (en) * | 2005-12-22 | 2010-08-24 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
JP2007251080A (ja) * | 2006-03-20 | 2007-09-27 | Fujifilm Corp | プラスチック基板の固定方法、回路基板およびその製造方法 |
-
2007
- 2007-09-12 FR FR0757511A patent/FR2920912B1/fr active Active
-
2008
- 2008-09-11 US US12/675,927 patent/US8420500B2/en active Active
- 2008-09-11 KR KR1020107007669A patent/KR101172585B1/ko active IP Right Grant
- 2008-09-11 EP EP08803985A patent/EP2195836A1/en not_active Withdrawn
- 2008-09-11 CN CN2008801062027A patent/CN101803002B/zh active Active
- 2008-09-11 JP JP2010524479A patent/JP5231555B2/ja active Active
- 2008-09-11 WO PCT/EP2008/062018 patent/WO2009034113A1/en active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10992014B2 (en) | 2018-06-18 | 2021-04-27 | Tdk Corporation | Nonreciprocal circuit element and communication apparatus using the same |
CN110183221B (zh) * | 2019-05-05 | 2021-11-30 | 南京中电熊猫磁电科技有限公司 | 超低温度磁导率稳定性的锰锌软磁铁氧体材料的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
FR2920912A1 (fr) | 2009-03-13 |
WO2009034113A1 (en) | 2009-03-19 |
KR101172585B1 (ko) | 2012-08-08 |
US8420500B2 (en) | 2013-04-16 |
US20100304507A1 (en) | 2010-12-02 |
CN101803002A (zh) | 2010-08-11 |
CN101803002B (zh) | 2013-01-09 |
EP2195836A1 (en) | 2010-06-16 |
FR2920912B1 (fr) | 2010-08-27 |
KR20100068424A (ko) | 2010-06-23 |
JP2010539696A (ja) | 2010-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5231555B2 (ja) | 層転写により構造を製造する方法 | |
JP5292644B2 (ja) | 最小化された応力を備えたヘテロ構造を製造するためのプロセス | |
JP4839818B2 (ja) | 貼り合わせ基板の製造方法 | |
KR101905788B1 (ko) | 절연체-위-반도체 형 기판의 마무리 방법 | |
TWI430362B (zh) | 用於挖槽倒角基材之方法 | |
JP4479010B2 (ja) | 半導体基板の熱処理方法 | |
JP2006156770A (ja) | 直接接合ウェーハの製造方法及び直接接合ウェーハ | |
JP2006005127A (ja) | 貼り合わせウェーハの製造方法 | |
JPH05217826A (ja) | 半導体基体及びその作製方法 | |
KR20130029110A (ko) | 절연체 기판상의 실리콘 마감을 위한 방법 | |
TW200822199A (en) | Method for producing bonded wafer | |
JP4351686B2 (ja) | 半導体ウェーハの処理方法 | |
US20110111594A1 (en) | Wafer bonding method | |
KR20080068115A (ko) | 마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조 | |
JP2013089722A (ja) | 透明soiウェーハの製造方法 | |
KR20090018614A (ko) | 접합 웨이퍼의 제조방법 | |
JP2008021992A (ja) | 接合界面安定化のための熱処理 | |
TWI685019B (zh) | 絕緣體上矽晶圓的製造方法 | |
KR100827907B1 (ko) | 실리콘 기판의 세정방법 | |
JP2019511112A (ja) | ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ(Semiconductor−on−insulator)構造体の組立方法 | |
KR102095383B1 (ko) | 접합 웨이퍼의 제조방법 | |
JP5458525B2 (ja) | Soiウェーハの製造方法 | |
JP2012507870A (ja) | 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置 | |
JP2012507870A5 (ja) | ||
JP5531642B2 (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20120704 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120816 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121105 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121112 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121210 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121217 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130109 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5231555 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |