JP4351686B2 - 半導体ウェーハの処理方法 - Google Patents
半導体ウェーハの処理方法 Download PDFInfo
- Publication number
- JP4351686B2 JP4351686B2 JP2006112445A JP2006112445A JP4351686B2 JP 4351686 B2 JP4351686 B2 JP 4351686B2 JP 2006112445 A JP2006112445 A JP 2006112445A JP 2006112445 A JP2006112445 A JP 2006112445A JP 4351686 B2 JP4351686 B2 JP 4351686B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- surface layer
- semiconductor material
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000003672 processing method Methods 0.000 title description 2
- 230000007547 defect Effects 0.000 claims description 53
- 238000004140 cleaning Methods 0.000 claims description 52
- 239000010410 layer Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 47
- 239000000243 solution Substances 0.000 claims description 38
- 238000005498 polishing Methods 0.000 claims description 36
- 239000002344 surface layer Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 239000000126 substance Substances 0.000 claims description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 8
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 7
- 239000000908 ammonium hydroxide Substances 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 238000005406 washing Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 32
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 30
- 235000012431 wafers Nutrition 0.000 description 27
- 230000008569 process Effects 0.000 description 21
- 239000012535 impurity Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 229910000807 Ga alloy Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31511—Of epoxy ether
- Y10T428/31515—As intermediate layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
Description
本発明は、「有用層(useful layer)」と称される半導体材料（例、シリコン（Ｓｉ）、シリコン−ゲルマニウム（ＳｉＧｅ））層をその表面上に有する厚みの小さいシート状のウェーハの表面の処理または洗浄方法に関し、多数の部品（例、ＩＣセル、ディスクリートデバイス）の製造に用いることができる媒体を構成する方法に関する。
上記のウェーハを製造するための公知技術としては、スマートカット（登録商標；以下同じ）法があり、当該スマートカット法は、例えば、シリコンオンインシュレーター（ＳＯＩ）ウェーハの製造に用いられている。特許文献１および非特許文献１には、スマートカット法をＳＯＩウェーハの製造に適用して実施している例が記載されている。一般に、スマートカット法は、半導体（例、Ｓｉ、ＳｉＧｅ）ウェーハの表面下の注入領域に原子種を注入すること、注入がなされたウェーハ表面を支持基板に密着させること、およびウェーハを注入領域で分割して、ウェーハの注入がなされた表面と注入領域との間の部分を支持基板上へと転写することからなる。
このようにして、支持基板の一方の表面上に転写された層を有する構造体（例、ＳＯＩ構造体）が得られる。分割と転写の後、転写された層の表面は、注入のなされた層の厚みを小さくし、分割された表面の粗さを小さくすべく、処理される。当該処理の例は、特許文献２および３に記載されている。通常、当該処理は、必要に応じて行われる、犠牲酸化および／またはスムージング熱処理する最終工程の前に実施される、研磨工程およびそれに続く洗浄工程を含む。研磨工程では、二乗平均粗さ（ｒｍｓ）を、２μｍ（マイクロメーター）×２μｍの（例えば、原子間力顕微鏡で行う）走査範囲に対し、２．５Å（オングストローム）未満（例、２Åｒｍｓ）まで減少し得る。
より詳細には、最初の工程において、研磨は、研磨板と、層表面を化学的に攻撃する試薬および層表面を機械的に攻撃する研磨粒子の両方を含む研磨液とを使用する化学的機械的研磨工程と、通常純水（deionized water;ＤＩＷ）を用いる水洗工程を含む。その後、洗浄液でウェーハを処理する洗浄工程が行われる。
半導体材料の表面層を有するウェーハ表面の洗浄には、ラジオコーポレーションオブアメリカ（Radio Corporation of America）社により開発されたことから「ＲＣＡ」として知られる標準的な処理方法が知られている。このＲＣＡは、
・水酸化アンモニウム（ＮＨ4ＯＨ）、過酸化水素（Ｈ2Ｏ2）および純水（Ｈ2Ｏ）を含むＳＣ１液（Standard Clean 1）（またはアンモニウム−過酸化水素混合液（ＡＰＭ））を用いた第一洗浄工程
・塩酸（ＨＣｌ）、過酸化水素（Ｈ2Ｏ2）および純水（Ｈ2Ｏ）を含むＳＣ２液（Standard Clean 2）（または塩化水素−過酸化物混合液（ＨＰＭ））を用いた第二洗浄工程
を含む。
・水酸化アンモニウム（ＮＨ4ＯＨ）、過酸化水素（Ｈ2Ｏ2）および純水（Ｈ2Ｏ）を含むＳＣ１液（Standard Clean 1）（またはアンモニウム−過酸化水素混合液（ＡＰＭ））を用いた第一洗浄工程
・塩酸（ＨＣｌ）、過酸化水素（Ｈ2Ｏ2）および純水（Ｈ2Ｏ）を含むＳＣ２液（Standard Clean 2）（または塩化水素−過酸化物混合液（ＨＰＭ））を用いた第二洗浄工程
を含む。
第一の液、ＳＣ１は、通常、５０〜８０℃で使用され、主に、ウェーハ表面上に浮いた粒子と表面近くに埋まった粒子を除去すると共に表面を親水性にすることを目的としている。
第二の液、ＳＣ２は、通常、７０〜９０℃で使用され、主に、ウェーハ表面上に堆積した金属不純物を、特に塩化物を形成することにより、除去することを目的としている。
厚みの小さい構造体、すなわち約１０００Å未満の厚みの半導体有用層を有するＳＯＩ構造体などの構造体については、許容限界を超えた「ＨＦ」欠陥密度が、最終製品（すなわち、最終の犠牲酸化された後の製品）にみられる。「ＨＦ」欠陥は、ＳＯＩ構造体の活性半導体層中の欠陥であり、当該層の表面から埋め込み酸化層まで広がっており、ＳＯＩ構造体をフッ化水素酸（ＨＦ）で処理した後に、リング状のパターンとして発生し得る。ある種のウェーハに観測されるＨＦ欠陥密度は、１平方センチメートル（ｃｍ2）あたり、１５欠陥にも及ぶことがあり、一方、推奨される限界値は、通常、１ｃｍ2あたり０．５欠陥のオーダーであり、あるいは、さらに少なく１ｃｍ2あたり０．１欠陥未満である。
ＨＦ欠陥は、ウェーハにとっては「破壊的」な欠陥である。というのは、ＨＦ欠陥は、次に続く処理、特に部品形成に対して、ウェーハを不活性（許容できない品質）にするためである。
米国特許第５３７４５６４号明細書
米国特許出願公開第２００４／１１５９０５号明細書
国際公開第０１／１５２１５号パンフレット
A.J. オベルトン−エルヴェ（A.J.Auberton-Herve）ら著"ホワイ キャン スマートカット チェンジ ザ フューチャー オブ マイクロエレクトロニクス？（Why Can Smart-Cut Change the Future of Microelectronics?）"、インターナショナル ジャーナル オブ ハイ スピード エレクトロニクス アンド システムズ（International Journal of High Speed Electronics and Systems）、２０００年、第１０巻、第１号、ｐ．１３１−１４６
本発明は、化学的機械的研磨工程とＲＣＡ洗浄工程がなされた半導体材料層について、特にその次に続く処理におけるＨＦ欠陥の発生に対する化学的機械的研磨およびＲＣＡ洗浄の影響を減らすことができ、その結果、当該層中のＨＦ欠陥密度を減少させることができる技術的解法を提案する。
この目的は、半導体材料の少なくとも一つの表面層を有するウェーハを処理する方法であって、当該表面層の表面は、化学的機械的研磨工程とそれに続くＲＣＡ洗浄工程に付されるものであり、当該方法において、当該化学的機械的研磨工程の後であって当該ＲＣＡ洗浄工程の前に、当該半導体材料の表面層の表面を洗浄する中間洗浄工程を、後に起こる欠陥（ＨＦ欠陥）の発生を、当該中間洗浄工程を行わなかった同様の表面層に比べて減少させる濃度および温度条件でＳＣ１液を用いて行う方法により達成される。
下記に詳述するように、本出願人は、後に続く処理（例、犠牲酸化）中に発生するＨＦ欠陥密度が、本発明の中間洗浄工程を実施した表面層において、当該中間洗浄工程を行わなかった（すなわち、研磨工程およびＲＣＡ洗浄工程のみを行った）同様の層よりもはるかに小さくなることを見出した。当該中間洗浄工程を行わない場合には、研磨不純物または研磨残渣のある領域が優先的にエッチングされることにより、欠陥が表面層中に形成される。当該欠陥は、層表面に顕在化している欠陥であってもよい。この場合、これらは既にＨＦ欠陥といえる。当該欠陥が顕在化していない場合には、後に続く処理中、例えば、薄化が「コンフォーマル」であるように、すなわち、材料の除去が最初の厚みにかかわらず全表面において一定になされるように、顕在化していない欠陥を顕在化した欠陥に変える犠牲酸化により薄化する処理中などに、これらは顕在化する欠陥となり得るものであり、その結果、ＨＦ欠陥となり得るものである。
本発明の一つの側面では、ＳＣ１液は、水酸化アンモニウム（ＮＨ4ＯＨ）１体積部、過酸化水素（Ｈ2Ｏ2）４体積部、および純水（Ｈ2Ｏ）１０〜４０体積部を含み、当該ＳＣ１液は、５０℃未満の温度で使用される。
一例として、ＳＣ１液は、水酸化アンモニウム（ＮＨ4ＯＨ）１体積部、過酸化水素（Ｈ2Ｏ2）４体積部、および純水（Ｈ2Ｏ）２０体積部を含み、当該ＳＣ１液は、２０±５℃の温度で使用されてよい。
中間洗浄工程は、半導体有用層を有するウェーハをＳＣ１液に浸漬することによって行ってもよい。
変形例として、当該中間洗浄工程は、ウェーハを支持する研磨ヘッドを有する研磨ユニットを用いて行われ、ウェーハの半導体材料の表面層の表面がプレートと接触して支持されており、当該研磨ユニットは、分配されるＳＣ１液が通る注入ラインを有している。
半導体材料の表面層は、好ましくは１０００Å未満の厚みである。
半導体材料の表面層は、シリコン（Ｓｉ）またはシリコン−ゲルマニウム（ＳｉＧｅ）より形成されていてよく、必要に応じ、それぞれ、例えばスマートカット法を用いて製造されたＳＯＩまたはＳｉＧｅオンインシュレーター（ＳＧＯＩ）構造体の表面層を構成していてもよい。
本発明はまた、半導体材料の少なくとも一つの表面層を有するウェーハであり、当該表面層が、１０００Å未満の厚みと、２μｍ×２μｍの（例えば、原子間力顕微鏡で行う）走査範囲に対して２．５Åｒｍｓ未満の粗さと、０．５／ｃｍ2未満、またはさらに０．１／ｃｍ2未満のＨＦ欠陥密度を有するウェーハを提供する。当該ウェーハはシリコンオンインシュレーター（ＳＯＩ）構造体であってよい。
本発明の目的は、半導体材料の少なくとも一つの表面有用層、例えば、１０００Å未満の厚みのシリコンまたはシリコン−ゲルマニウム（ＳｉＧｅ）層などを有する仕上げ済構造体中のＨＦ欠陥密度を減少させることにある。「仕上げ済」構造体という用語は、半導体有用層の表面が、少なくとも化学的機械的研磨工程、および上述したＲＣＡ処理によって有用層の表面を洗浄する工程に付された構造体を意味する。当該研磨工程はまた、犠牲酸化、急速もしくは低速熱アニールなどの表面熱処理の前または後で行ってもよい。
詳細に後述するように、本出願人は、ＳＣ１液を、その使用条件よりも温和な条件（濃度、温度）で使用する中間的な（すなわち、化学的機械的研磨工程とＲＣＡ洗浄工程の間の）洗浄工程を追加することにより、仕上げ済構造体中のＨＦ欠陥密度を著しく減少できることを見出した。
当該中間工程は、不純物および微小欠陥、場合により化学的機械的研磨工程中に、特に化学試薬と研磨粒子（金属不純物）の懸濁液の使用により発生する研磨残渣の除去に貢献する。当該不純物および微小欠陥は、後に続く処理中でのＨＦ欠陥の発生における「触媒」として作用する。当該不純物および微小欠陥は、ＲＣＡ処理による半導体有用層の表面を洗浄する工程において、優先的にエッチングされる場所を構成し、欠陥の発生を引き起こしているようである。この欠陥は、ＲＣＡ処理において、半導体薄層を貫通し、埋め込み層（例、酸化物層）上に発生し得るものであり（これらの欠陥は、ＨＦにより発生し得るので、ＨＦ欠陥と呼ばれる）、または、犠牲酸化などの後に続く処理中に発生し得るものである。
従って、中間洗浄工程において使用されるＳＣ１液（温和ＳＣ１液（milder SC1 solution））のエッチングの程度を制御することによって（減少させることによって）、標準的なＲＣＡ洗浄工程の前に、半導体有用層をエッチングすることなく、不純物を除去し、そうでなければＨＦ欠陥が発達する微小欠陥を不動態化することができる。
本発明の中間洗浄工程に使用される温和ＳＣ１液のエッチングの程度は、主に、ＳＣ１液の成分の濃度と温度を調節することにより制御される。本発明の中間洗浄工程は、ＨＦ欠陥の発生を避けるために、半導体有用層を攻撃することなく、不純物を除去し、微小欠陥を不動態化させるものでなければならない。ＳＣ１液の使用条件（すなわち、成分の濃度と温度）がエッチングに寄与する程度が大きすぎると、有用層を深すぎるまでにエッチングする危険性があり、層にさらなる欠陥を引き起こす危険性がある。言い換えれば、ＳＣ１液中の添加成分の濃度と作業温度は、ＲＣＡ洗浄においてＳＣ１液が使用される通常の条件に比して低くする必要があり、ただし、低くするのは、それ以下では中間洗浄工程が十分な効果を発揮しない（すなわち、大多数の微小欠陥および不純物、または化学的機械的研磨で生じた残渣をもはや除去することができない）ような、ある限界までである。以下挙げる実施例を踏まえて、当業者は、半導体材料の有用層表面を処理するための中間洗浄工程におけるＳＣ１液の濃度および温度条件を調節することができるであろう。
公知形態では、ＳＣ１液は、水酸化アンモニウム（ＮＨ4ＯＨ）、過酸化水素（Ｈ2Ｏ2）、および純水（Ｈ2Ｏ）を含む。本発明においては、温和ＳＣ１液の組成は以下とする。
・水酸化アンモニウム（ＮＨ4ＯＨ）１体積部；
・過酸化水素（Ｈ2Ｏ2）４体積部；および
・純水（Ｈ2Ｏ）１０〜４０体積部。
・水酸化アンモニウム（ＮＨ4ＯＨ）１体積部；
・過酸化水素（Ｈ2Ｏ2）４体積部；および
・純水（Ｈ2Ｏ）１０〜４０体積部。
本発明の中間洗浄工程におけるＳＣ１液の作業温度としては、５０℃未満とする。ＳＣ１液は好ましくは室温で用いられ、室温では、加熱手段を用いる必要がなく、中間洗浄工程の制御を簡易化できる。公知のように、ＳＣ１液の温度が上昇すると、エッチング（活性化）の程度も上昇する。
一例として、室温（参考温度として２０℃±５℃）で、水酸化アンモニウム（ＮＨ4ＯＨ）１体積部、過酸化水素（Ｈ2Ｏ2）４体積部、および純水（Ｈ2Ｏ）２０体積部を含む温和ＳＣ１液は、半導体層のエッチングを最小限に抑えながら、良好にＨＦ欠陥を減少させる能力を有する。また、Ｈ2Ｏ３０体積部を含むＳＣ１液でも室温で良好な結果が得られ、Ｈ2Ｏ１５体積部を含むＳＣ１液でも良好な結果が得られる。
さらに、温和ＳＣ１液の使用に必要な時間としては、約１分である。
本発明の第一の実施態様では、中間洗浄工程は、半導体有用層を有するウェーハを、上記組成を有するＳＣ１液に浸漬することによって行なう。ＳＣ１液は、好ましくは室温であり、浸漬時間は約１分である。
本発明の別の実施態様では、温和ＳＣ１液で中間洗浄工程を行うために、研磨ユニットが使用される。図１は、基板が挿入される研磨ヘッド１１を有する研磨ユニット１０を示し、当該基板は、例えば、絶縁支持体１２０と半導体有用層としてシリコン層１２１とを有するＳＯＩ基板１２などである。研磨ユニット１０は、さらにプレート１３および研磨パッド１４を有する。本発明では、通常前記ヘッドに研磨懸濁液を分配するのに用いられるライン１５が、温和ＳＣ１液を分配するのに使用される。前記ヘッドに圧力Ｆｅがかけられ、矢印１６で示されるように動作して、シリコン層１２１の全表面と、温和ＳＣ１液の接触が確実になされる。
図２は、ＮＨ4ＯＨ１体積部、Ｈ2Ｏ2４体積部、およびＨ2Ｏ２０体積部を含む室温のＳＣ１液などの本発明の温和ＳＣ１液を用いて中間洗浄工程を行ったときのシリコン層中のＨＦ欠陥の減少に関して得られた結果を示す。
図２において、曲線ＡおよびＢは、それぞれ、温和ＳＣ１液を用いた中間洗浄工程なしの場合（曲線Ａ）および温和ＳＣ１液を用いた中間洗浄工程ありの場合の（曲線Ｂ）の化学的機械的研磨およびＲＣＡ洗浄を行ったシリコン層上に観察された、２００ミリメートル（ｍｍ）ウェーハ上、すなわち３１４ｃｍ2の表面積上のＨＦ欠陥の数を示す。曲線ＡおよびＢが示す、横軸に示された値までシリコン層の厚みを薄化した後に発生したＨＦ欠陥の結果からわかるように、ＨＦ欠陥密度は、シリコン層の厚みと関係が有ることがわかる。この観察結果は、従来技術の方法（すなわち、化学的機械的研磨の後、直接標準的なＲＣＡ処理を行い、中間洗浄工程を実施しない）を用いて処理したウェーハに観察されるＨＦ欠陥は、厚みの大きい層中には、顕在化していない欠陥として存在していることが立証された。この顕在化していない欠陥は、層の薄化中にＨＦ欠陥に変化する。
図２に見られるように、シリコン層中のＨＦ欠陥密度は、本発明の追加の洗浄工程が行われた場合（曲線Ｂ）、中間洗浄工程を行わなかった同様のシリコン層と比べると、著しく減少している。中間洗浄工程の、ＨＦ欠陥密度を減少させる効果は、１０００Å未満の厚みの層において顕著であり、厚みが小さいほど、その効果は大きくなる。
上述のように本発明の中間洗浄工程は、化学的機械的研磨工程とそれに続くＲＣＡ洗浄工程を実施した半導体材料層の欠陥を最少化することができる。その結果、本発明は、半導体材料単独のウェーハ（例、シリコン、シリコン−ゲルマニウム）に適用でき、また、半導体材料層により構成された表面層を有する多層ウェーハに適用できる。
上述のように本発明の中間洗浄工程は、特に、１０００Å未満の厚みの、シリコン、シリコン−ガリウム合金などの半導体材料の表面層を通常有するＳＯＩまたはＳＧＯＩ構造体であって、スマートカット法を用いて、すなわち、純度の高い半導体材料層を、（注入および分割の後）絶縁支持体上に転写することによって製造され、転写された半導体材料層表面を化学的機械的研磨およびＲＣＡ洗浄する工程を必要とする構造体中のＨＦ欠陥密度を、顕著に減少することができる。
１０ 研磨ユニット
１１ 研磨ヘッド
１２ ＳＯＩ基板
１３ プレート
１４ 研磨パッド
１５ ライン
１２０ 絶縁支持体
１２１ シリコン層
１１ 研磨ヘッド
１２ ＳＯＩ基板
１３ プレート
１４ 研磨パッド
１５ ライン
１２０ 絶縁支持体
１２１ シリコン層
Claims (13)
- 半導体材料の少なくとも一つの表面層（１２１）を有するウェーハ（１２）を処理する方法であって、当該表面層の表面が化学的機械的研磨工程とそれに続くＲＣＡ洗浄工程に付されるものであり、
当該化学的機械的研磨工程の後であって当該ＲＣＡ洗浄工程の前に、表面層の欠陥の発生を、中間洗浄工程を行わなかった同様の表面層と比して減少させる濃度および温度条件でＳＣ１液を用いて当該半導体材料の表面層の表面を洗浄する中間洗浄工程を含み、
前記ＳＣ１液が、水酸化アンモニウム（ＮＨ 4 ＯＨ）１体積部、過酸化水素（Ｈ 2 Ｏ 2 ）４体積部、および純水（Ｈ 2 Ｏ）１０〜４０体積部を含み、かつ前記ＳＣ１液の温度が５０℃未満であることを特徴とする方法。 - 前記ＳＣ１液の温度が２０℃±５℃である請求項１に記載の方法。
- 前記中間洗浄工程が約１分行われる請求項１または２に記載の方法。
- 前記中間洗浄工程が、半導体有用層を有するウェーハをＳＣ１液に浸漬することによって行なわれる請求項１〜３のいずれか１項に記載の方法。
- 前記中間洗浄工程が、ウェーハ（１２）を支持する研磨ヘッドを有する研磨ユニット（１０）を用いて行われ、前記ウェーハの半導体材料の表面層（１２１）の表面がプレートと接触して支持されており、当該研磨ユニットが、分配されるＳＣ１液が通る注入ライン（１５）を有している請求項１〜３のいずれか１項に記載の方法。
- 前記半導体材料の表面層が、１０００Å未満の厚みである請求項１〜５のいずれか１項に記載の方法。
- 前記半導体材料の表面層が、シリコン（Ｓｉ）製である請求項１〜６のいずれか１項に記載の方法。
- 前記ウェーハが、スマートカット（登録商標）法を用いて製造されたシリコンオンインシュレーター（ＳＯＩ）構造体である請求項７に記載の方法。
- 前記半導体材料の表面層が、シリコン−ゲルマニウム（ＳｉＧｅ）製である請求項１〜６のいずれか１項に記載の方法。
- 前記ウェーハが、スマートカット（登録商標）法を用いて製造されたシリコン−ゲルマニウムオンインシュレーター（ＳＧＯＩ）構造体である請求項９に記載の方法。
- 請求項１に記載の方法により処理された半導体材料の少なくとも一つの表面層を有するウェーハであって、当該表面層が、１０００Å未満の厚みと、２μｍ×２μｍの走査範囲に対して２．５Åｒｍｓ未満の粗さと、０．５／ｃｍ2未満のＨＦ欠陥密度を有することを特徴とするウェーハ。
- ウェーハが、シリコンオンインシュレーター（ＳＯＩ）構造を有する請求項１１に記載のウェーハ。
- ＨＦ欠陥密度が、０．１／ｃｍ2未満である請求項１１または１２に記載のウェーハ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0503781A FR2884647B1 (fr) | 2005-04-15 | 2005-04-15 | Traitement de plaques de semi-conducteurs |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006303497A JP2006303497A (ja) | 2006-11-02 |
| JP4351686B2 true JP4351686B2 (ja) | 2009-10-28 |
Family
ID=35427270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006112445A Active JP4351686B2 (ja) | 2005-04-15 | 2006-04-14 | 半導体ウェーハの処理方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US7312153B2 (ja) |
| EP (1) | EP1715516A1 (ja) |
| JP (1) | JP4351686B2 (ja) |
| KR (1) | KR100856170B1 (ja) |
| CN (1) | CN100447956C (ja) |
| FR (1) | FR2884647B1 (ja) |
| SG (2) | SG145768A1 (ja) |
| TW (1) | TW200727349A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790565B2 (en) * | 2006-04-21 | 2010-09-07 | Corning Incorporated | Semiconductor on glass insulator made using improved thinning process |
| KR100873259B1 (ko) * | 2006-12-28 | 2008-12-11 | 주식회사 실트론 | 연마장치 |
| US7767583B2 (en) | 2008-03-04 | 2010-08-03 | Varian Semiconductor Equipment Associates, Inc. | Method to improve uniformity of chemical mechanical polishing planarization |
| US8252119B2 (en) * | 2008-08-20 | 2012-08-28 | Micron Technology, Inc. | Microelectronic substrate cleaning systems with polyelectrolyte and associated methods |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| FR2944645B1 (fr) * | 2009-04-21 | 2011-09-16 | Soitec Silicon On Insulator | Procede d'amincissement d'un substrat silicium sur isolant |
| JP6206173B2 (ja) * | 2013-12-26 | 2017-10-04 | 信越半導体株式会社 | 半導体ウェーハの洗浄方法 |
| JP7083722B2 (ja) * | 2018-08-06 | 2022-06-13 | 株式会社荏原製作所 | 研磨装置、及び、研磨方法 |
| CN109712814A (zh) * | 2019-01-09 | 2019-05-03 | 东南大学 | 一种高效稳定的FeCo2S4导电薄膜的制备方法及应用 |
| CN111659665B (zh) * | 2020-05-29 | 2022-02-01 | 徐州鑫晶半导体科技有限公司 | 硅片的清洗方法及硅片的清洗设备 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5637151A (en) * | 1994-06-27 | 1997-06-10 | Siemens Components, Inc. | Method for reducing metal contamination of silicon wafers during semiconductor manufacturing |
| US5551986A (en) * | 1995-02-15 | 1996-09-03 | Taxas Instruments Incorporated | Mechanical scrubbing for particle removal |
| US5919311A (en) * | 1996-11-15 | 1999-07-06 | Memc Electronic Materials, Inc. | Control of SiO2 etch rate using dilute chemical etchants in the presence of a megasonic field |
| JP3319397B2 (ja) * | 1998-07-07 | 2002-08-26 | 信越半導体株式会社 | 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法 |
| JP3385972B2 (ja) * | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| FR2797714B1 (fr) * | 1999-08-20 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| FR2797713B1 (fr) | 1999-08-20 | 2002-08-02 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| KR100741541B1 (ko) * | 2000-05-30 | 2007-07-20 | 신에쯔 한도타이 가부시키가이샤 | 접합웨이퍼의 제조방법 및 접합웨이퍼 |
| US7456113B2 (en) * | 2000-06-26 | 2008-11-25 | Applied Materials, Inc. | Cleaning method and solution for cleaning a wafer in a single wafer process |
| US6927176B2 (en) * | 2000-06-26 | 2005-08-09 | Applied Materials, Inc. | Cleaning method and solution for cleaning a wafer in a single wafer process |
| WO2002015244A2 (en) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
| JP2002270614A (ja) * | 2001-03-12 | 2002-09-20 | Canon Inc | Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法 |
| DE10131249A1 (de) * | 2001-06-28 | 2002-05-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
| KR100475272B1 (ko) * | 2002-06-29 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체소자 제조방법 |
| US7071077B2 (en) * | 2003-03-26 | 2006-07-04 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method for preparing a bonding surface of a semiconductor layer of a wafer |
| JP2004356114A (ja) * | 2003-05-26 | 2004-12-16 | Tadahiro Omi | Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 |
| FR2857895B1 (fr) * | 2003-07-23 | 2007-01-26 | Soitec Silicon On Insulator | Procede de preparation de surface epiready sur films minces de sic |
| FR2868599B1 (fr) * | 2004-03-30 | 2006-07-07 | Soitec Silicon On Insulator | Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur |
| US20060272677A1 (en) * | 2004-07-01 | 2006-12-07 | Lee Nam P | Cleaning process for semiconductor substrates |
-
2005
- 2005-04-15 FR FR0503781A patent/FR2884647B1/fr active Active
- 2005-10-20 US US11/256,348 patent/US7312153B2/en active Active
-
2006
- 2006-04-06 SG SG200806237-4A patent/SG145768A1/en unknown
- 2006-04-06 SG SG200602299A patent/SG126862A1/en unknown
- 2006-04-07 EP EP20060290578 patent/EP1715516A1/fr not_active Withdrawn
- 2006-04-13 CN CNB2006100666323A patent/CN100447956C/zh active Active
- 2006-04-14 TW TW095113537A patent/TW200727349A/zh unknown
- 2006-04-14 KR KR1020060034015A patent/KR100856170B1/ko active IP Right Grant
- 2006-04-14 JP JP2006112445A patent/JP4351686B2/ja active Active
-
2007
- 2007-11-13 US US11/939,099 patent/US20080063872A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN100447956C (zh) | 2008-12-31 |
| EP1715516A1 (fr) | 2006-10-25 |
| JP2006303497A (ja) | 2006-11-02 |
| FR2884647A1 (fr) | 2006-10-20 |
| US20080063872A1 (en) | 2008-03-13 |
| SG145768A1 (en) | 2008-09-29 |
| CN1848382A (zh) | 2006-10-18 |
| TW200727349A (en) | 2007-07-16 |
| KR20060109342A (ko) | 2006-10-19 |
| FR2884647B1 (fr) | 2008-02-22 |
| US7312153B2 (en) | 2007-12-25 |
| SG126862A1 (en) | 2006-11-29 |
| KR100856170B1 (ko) | 2008-09-03 |
| US20060234507A1 (en) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4351686B2 (ja) | 半導体ウェーハの処理方法 | |
| JP4828230B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP4509488B2 (ja) | 貼り合わせ基板の製造方法 | |
| JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP2006216807A (ja) | Ｓｏｉ基板の製造方法 | |
| KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
| EP1936664A1 (en) | Method for producing bonded wafer | |
| TWI685019B (zh) | 絕緣體上矽晶圓的製造方法 | |
| KR100827907B1 (ko) | 실리콘 기판의 세정방법 | |
| JP2005347302A (ja) | 基板の製造方法 | |
| JP5432180B2 (ja) | 半導体基板のｈｆ処理におけるウォーターマークの低減 | |
| US7439189B2 (en) | Surface treatment after selective etching | |
| JPH10308355A (ja) | 半導体基板の製造方法 | |
| KR19980077553A (ko) | 접합형 에스.오.아이 웨이퍼 제조방법 | |
| JP2010129839A (ja) | 貼り合わせウェーハの製造方法 | |
| JP7251419B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| CN118633150A (zh) | 用于制造双绝缘体上半导体结构的方法 | |
| JP5597915B2 (ja) | 貼り合わせウェーハの製造方法 | |
| CN118613903A (zh) | 用于制造双绝缘体上半导体结构的方法 | |
| JP2009111347A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2005183535A (ja) | ウェーハ支持具の製造方法及び該方法により得られたウェーハ支持具 | |
| KR20030032448A (ko) | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090724 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4351686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |