KR20090018614A - 접합 웨이퍼의 제조방법 - Google Patents

접합 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20090018614A
KR20090018614A KR1020087028779A KR20087028779A KR20090018614A KR 20090018614 A KR20090018614 A KR 20090018614A KR 1020087028779 A KR1020087028779 A KR 1020087028779A KR 20087028779 A KR20087028779 A KR 20087028779A KR 20090018614 A KR20090018614 A KR 20090018614A
Authority
KR
South Korea
Prior art keywords
thin film
wafer
nozzle
bonded wafer
gas
Prior art date
Application number
KR1020087028779A
Other languages
English (en)
Inventor
야스츠구 소에타
노부히코 노토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20090018614A publication Critical patent/KR20090018614A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은, 적어도, 베이스 웨이퍼와 이온 주입에 의해 형성된 미소 기포층을 갖는 본드 웨이퍼를 접합하는 공정, 전기 미소 기포층을 경계로 하여 박리하는 공정, 전기 박리 공정에 의해 베이스 웨이퍼상에 형성된 박막의 주변부를 제거하는 공정을 포함하는 이온 주입 박리법에 의해 접합 웨이퍼를 제조하는 방법에 있어서, 적어도, 박리 공정 후의 박막 주변부 제거공정을, 노즐로부터 에칭 가스를 공급하여 행하는 드라이 에칭으로 행하고, 이 드라이 에칭은, 전기 노즐의 가스 분출구의 내경 및 전기 노즐의 가스 분출구와 전기 박막의 표면과의 간격을 조정하여 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법이다.
이것에 의해, 박막 주변부 제거공정에 있어서, 박막 주변부의 제거를 간편하게 실시할 수가 있는 것과 함께, 재현성 좋게 취대폭을 얻을 수 있고, 또한, 박막의 품질의 저하를 효과적으로 방지할 수가 있는 접합 웨이퍼의 제조방법이 제공된다.
접합, 웨이퍼, 박막, 주변부, 드라이 에칭, 노즐

Description

접합 웨이퍼의 제조방법{Bonded Wafer Manufacturing Method}
본 발명은, 베이스 웨이퍼와 이온 주입에 의해 형성된 미소 기포층을 갖는 본드 웨이퍼를 접합하는 공정과 미소 기포층을 경계로 하여 박리하는 공정과 박리 공정에 의해 베이스 웨이퍼상에 형성된 박막의 주변부를 제거하는 공정을 포함하는 이온 주입 박리법에 의해 접합 웨이퍼를 제조하는 방법에 관한 것이다.
접합법에 의해 제조되는 웨이퍼로서 예를 들면, 절연체인 실리콘 산화막 위에 SOI층(박막)을 형성한 SOI 웨이퍼가 있다.
이 SOI 웨이퍼는, 디바이스 제작 영역이 되는 기판 표층부의 SOI층이 상기 실리콘 산화막[매입 산화막층(BOX층)]에 의해 기판 내부와 전기적으로 분리되어 있기 때문에, 기생용량(寄生容量)이 작고, 내 방사성능력이 높은 등의 특징을 갖는다.
그 때문에, 고속·저소비 전력 동작, 소프트 에러 방지 등의 효과가 기대되어 고성능 반도체 소자용의 기판으로서 유망시 되고 있다.
이러한 접합 웨이퍼는, 예를 들면, 이온 주입 박리법에 의해 제조할 수가 있다.
이 이온 주입 박리법[스마트 컷(등록상표)법이라고도 불린다.]에서는 베이스 웨이퍼와 수소 이온 등의 이온 주입에 의해 형성된 미소 기포층을 갖는 본드 웨이퍼를 접합하고(접합 공정), 미소 기포층을 경계로 하여 박리하고(박리 공정), 박막을 베이스 웨이퍼상에 형성한다.
이 경우, 웨이퍼의 엣지 부근에는 연마 다레(ダレ)가 있기 때문에, 접합 웨이퍼는 최외주에 가까워지짐에 따라 접합강도가 떨어진다.
이 때문에, 통상, 엣지보다 2 mm전후까지의 영역에서는 박막이 베이스 웨이퍼에 전사되지 않는다.
그 때문에, 박막의 전사가 도중에 불연속이 되는 이 경계에서는, 미소 기포층에서의 박리가 아니라, 표층의 박막이 부서지는 것에 의해 박리하게 된다.(예를 들면, 국제공개 제 01/027999호 팜플렛 참조)
이러한 모양을 도 5에 나타내었다.
베이스 웨이퍼(1)과 미소 기포층(4)를 갖는 본드 웨이퍼(2)를 절연체(3)을 개입시켜 접합한 후[도 5(a)], 미소 기포층(4)를 경계로 하여 박리한다[도 5(b)].
그리고, 이것에 의해, 박리 웨이퍼(7)과 박막(5)가 형성된 접합 웨이퍼(8)로 분리한다.
그러나, 도 5(b)에 나타난 바와 같이, 박막(5)의 전사가 도중에 불연속이 되는 경계에서는, 표층의 박막이 부서지는 것에 의해 박리하고 있다(원으로 둘러싼 부분). 이 때문에, 접합 웨이퍼(8)의 박막의 주변부(6)(통칭 테라스부)의 면형상은 제어 된 형태가 되지 않고, 리아스식 해안과 같이 복잡하고, 또한 이 주변에는, 떨어져 있는 작은 섬(小島)형태의 것이 다수 점재(點在)하고 있다
이러한 상태의 박막의 주변부(6)에서는, 박리 후의 프로세스에서, 산화와 세정(산화막 제거 세정을 포함한다)을 행하는 것에 의한 침식의 영향에 의해 균열이 발생하고, 쪼개짐·이지러짐이 발생하고, 이것이, 파티클의 발생요인이 되어 버린다.
이러한 문제점을 해결하기 위하여, 박리 공정의 후에, 박막의 주변부를 제거하는 것이 행해지고 있다(박막 주변부 제거공정).
예를 들면, 국제 공개제 01/027999호 팜플렛에는, 박막의 주변부를 제외한 영역을 마스킹하여 웨트 에칭에 의해 박막의 주변부를 제거하는 방법이나, 박막의 주변부만을 국부적으로 연마하는 방법이 기재되어 있다.
그렇지만, 상기 웨트 에칭에 의한 방법은, 박막에 대한 마스크가 필요하기 때문에, 박막 표면에 마스크제가 직접 접촉하게 되어, 손상이나 불순물 오염의 발생이 우려된다.
또한, 상기 연마에 의한 방법은, 연마포(버프)의 경시변화에 의한 얼룩짐의 영향으로, 재현성(再現) 좋게 취대폭(取代幅)을 얻을 수 없는 것이 우려된다.
또한, 이러한 방법은, 박막에 대한 마스크를 형성할 필요가 있는 등, 간편하지 않다.
게다가, 박막의 품질의 관점에서, 박막의 주변부를 제거할 때에, 제거 후에 남는 박막의 막 두께(膜厚) 균일성을 저하시키지 않는 것도 요구되고 있다.
본 발명은, 이러한 문제점을 감안하여 이루어진 것으로서, 박막 주변부 제거공정에 있어서, 박막 주변부의 제거를 간편하게 실시할 수가 있음과 함께, 재현성 좋게 취대폭을 얻을 수 있고, 또한 박막 품질의 저하를 방지할 수 있는 접합 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 적어도, 베이스 웨이퍼와 이온 주입에 의해 형성된 미소 기포층을 갖는 본드 웨이퍼를 접합하는 공정,
전기 미소 기포층을 경계로 하여 박리하는 공정,
전기 박리공정에 의해 베이스 웨이퍼상에 형성된 박막의 주변부를 제거하는 공정을 포함하는 이온 주입 박리법에 의해 접합 웨이퍼를 제조하는 방법에 있어서,
적어도, 박리 공정 후의 박막 주변부 제거공정을, 노즐로부터 에칭 가스를 공급하여 행하는 드라이 에칭으로 행하고, 이 드라이 에칭은, 전기 노즐의 가스 분출구의 내경 및 전기 노즐의 가스 분출구와 전기 박막의 표면과의 간격을 조정하여 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법을 제공한다.
이와 같이, 본 발명의 접합 웨이퍼의 제조방법에서는, 박리 공정 후의 박막 주변부 제거공정을, 노즐로부터 에칭 가스를 공급하여 행하는 드라이 에칭으로 행하고, 이드라이 에칭은, 전기 노즐의 가스 분출구의 내경 및 전기 노즐의 가스 분출구와 전기 박막의 표면과의 간격을 조정하여 행한다.
이 때문에, 박막 주변부의 제거를 간편하게 행할 수 있음과 함께, 재현 좋게 취대폭을 얻을 수 있고, 또한, 박막의 품질의 저하를 효과적으로 방지할 수가 있다.
그리고, 이러한 본 발명의 방법으로 제조된 접합 웨이퍼는, 박막의 주변부의 품질이 양호하고, 거기로부터 발생하는 파티클을 대폭적으로 줄일 수가 있다.
여기서, 본 발명에 있어서, 「드라이 에칭은, 노즐의 가스 분출구의 내경 및 노즐의 가스 분출구와 박막의 표면과의 간격을 조정하여 행한다」란, 드라이 에칭 종료후에, 웨이퍼의 최외주로부터 6mm의 영역에서의 막두께의 다레가, 박막의 설정 막두께의 5%이내, 바람직하게는 3%이내에 들어가도록 조정하여 드라이 에칭을 행하는 것을 의미하고, 이러한 구체적인 설정 조건은, 박막의 외주부의 다레 형상에 의존하는 박막의 유효 영역의 넓이와 드라이 에칭의 스루풋(throughput)를 가미하여 적절히 선택된다.
또한, 본 발명의 접합 웨이퍼의 제조방법에서는, 전기 노즐의 가스 분출구의 내경을, 1 mm이하로 조정하는 것이 바람직하다.
이와 같이, 노즐의 가스 분출구의 내경을, 1mm이하로 조정하는 것으로, 에칭 후의 박막의 주변부의 막두께 균일성을 높여 다레가 적은 형상으로 할 수가 있다.
또한, 본 발명의 접합 웨이퍼의 제조방법에서는, 전기 노즐의 가스 분출구와 전기 박막의 표면과의 간격을, 0.5mm이하로 조정하는 것이 바람직하다.
이와 같이, 노즐의 가스 분출구와 박막의 표면과의 간격을, 0.5mm이하로 조정하는 것으로, 에칭 후의 박막의 주변부의 막두께 균일성을 한층 향상시킬 수가 있다.
또한, 본 발명의 접합 웨이퍼의 제조방법에서는, 전기 박막 주변부 제거공정을, 전기 박리 공정에 의해 베이스 웨이퍼상에 형성된 박막을 소정의 막두께로 하는 막두께 조정공정의 후에 행하는 것이 바람직하다.
예를 들면, 절연체인 실리콘 산화막[매입 산화막(BOX)]위에 SOI층(박막)을 형성한 SOI 웨이퍼의 경우, SOI층(박막)의 막두께 조정은, 통상, 희생산화와 산화막제거에 의해 행해진다.
그러나, 산화막 제거 시에 이용하는 HF 수용액에 의해 매입 산화막(BOX)이 침식되어 테라스부 근방의 박막은 약간 오버행 상(狀)이 되어, 그 부분은, 강도적으로 불안정한 상태가 되는 경우가 있다.
그래서, 상기와 같이 막두께 조정 공정 후에 박막 주변부 제거공정을 행하는 것으로, 박막에 오버행 상의 부분이 발생하더라도, 이것을 제거할 수가 있어, 그 부분에서 Si의 조각등의 파티클이 발생하는 것을 효과적으로 막을 수가 있다.
또한, 본 발명의 접합 웨이퍼의 제조방법에서는, 전기 박막의 두께를, 1㎛미만으로 할 수가 있다.
박막의 두께가 1㎛미만인 경우, 종래의 방법으로 박막의 주변부를 제거하려고 하면, 테라스부 근방의 박막의 막두께 변화가 크게 변화해 버리는 경우가 있다.
이 때문에, 테라스부 근방의 박막의 막두께 균일성을 저하시키지 않고, 박막의 주변부를 제거하는 것은 곤란하였다.
그러나, 상기 본 발명의 접합 웨이퍼의 제조방법에 의하면, 박막의 두께가 1㎛미만이라도, 박막의 막두께 균일성을 거의 저하시키지 않고, 박막의 주변부를 제거할 수가 있다.
이상 설명한 바와 같이, 본 발명의 접합 웨이퍼의 제조방법에서는, 박리 공정 후의 박막 주변부 제거공정을, 노즐로부터 에칭 가스를 공급하여 행하는 드라이 에칭으로 행하고, 이 드라이 에칭은, 전기 노즐의 가스 분출구의 내경 및 전기 노즐의 가스 분출구와 전기 박막의 표면과의 간격을 조정하여 행한다.
이 때문에, 박막 주변부의 제거를 간편하게 행할 수가 있는 것과 함께, 재현성 좋게 취대폭을 얻을 수 있고, 또한, 주변부 제거 후의 박막의 품질의 저하를 효과적으로 방지할 수가 있다.
도 1은 본 발명의 접합 웨이퍼의 제조방법의 일례를 나타내는 플로우 도이다.
도 2는 본 발명에서 이용할 수 있는 드라이 에칭 장치의 일례를 나타내는 개략도이다.
도 3은 테라스부의 단차 형상을 평가한 결과를 나타내는 도면이다(실시예 1, 2 및 비교예 1).
도 4는 테라스부의 단차 형상을 평가한 결과를 나타내는 도면이다(실시예 1, 3).
도 5는 박리공정의 상태를 나타내는 설명도이다.
이하, 본 발명에 대하여 보다 더 상세에 설명한다.
상기한 바와 같이, 박막 주변부 제거공정을, 종래의 웨트 에칭에 의한 방법으로 행하면, 박막의 품질이 저하한다고 하는 문제가 있고, 또한, 종래의 연마에 의한 방법으로 행하면, 재현성 좋게 취대폭을 얻을 수 없다고 하는 문제가 있다.
또한, 이러한 방법은, 박막에 대한 마스크를 형성할 필요가 있는 등, 간편하지 않고 코스트도 늘어난다고 하는 문제도 있다.
그래서, 본 발명자들은, 이러한 문제점을 해결하기 위하여, 박막 주변부 제거공정을, 다른 방법으로 행할 수가 없을까, 검토를 거듭하였다.
여기서, 일본 특개 2003－298030호 공보에는, 접합불량 영역을 제거하기 위하여, 박막의 외주부를 드라이 에칭에 의해 제거하는 기술이 기재되어 있다.
이것은, 본드 웨이퍼와 베이스 웨이퍼를 결합한 후, 본드 웨이퍼를 연삭·연마하는 것에 의해 박막을 형성하고, 그 후, 그 형성한 박막 위에 외주부를 제외하고 마스크를 형성하고, 노출한 박막의 외주부를 드라이 에칭에 의해 제거한다고 하는 것이다.
그렇지만 이 기술은, 그 실시예에 드라이 에칭의 에칭 양이 1~50㎛로 기재되어 있는 것으로부터 명확한 바와 같이, 박막의 두께가 비교적 두꺼운 것을 대상으로 하고 있다.
이 때문에, 박막의 두께가 1㎛미만의 것에, 단순히 이 기술을 적용하여 박막의 주변부를 제거하려고 하면, 테라스부 근방의 박막의 막두께 변화가 커지게 되어, 박막의 유효 면적이 저하해 버린다고 하는 문제가 발생한다.
또한, 이 방법에서는, 박막 위에 마스크를 형성하므로, 박막의 손상이나 불 순물 오염의 발생이 우려되는 것에는 변화가 없다.
게다가, 이 방법은, 박막의 형성을 연삭·연마에 의해 행하는 것이고, 이온 주입 박리법과 같이 1㎛미만이라고 하는 극박막에 적용되는 것은 아니다.
그렇지만, 본 발명자들은, 더욱 더 검토를 거듭한 결과, 박막 주변부 제거공정을, 노즐로부터 에칭 가스를 공급하여 드라이 에칭에 의해 행하면, 박막 주변부의 제거를 간편하게 행할 수가 있는 것과 함께, 이 드라이 에칭은, 노즐의 가스 분출구의 내경 및 노즐의 가스 분출구와 박막의 표면과의 간격을 조정하여 행하는 것에 의해, 재현성 좋게 취대폭을 얻을 수 있고, 또한, 설령, 이온 주입 박리법과 같이 극박의 경우라도, 주변부 제거 후의 박막의 품질의 저하를 효과적으로 방지할 수가 있는 것을 알고, 본 발명을 완성시켰다.
이하, 본 발명을 도면을 참조하여 보다 구체적으로 설명한다.
그러나, 본 발명은 이것들에 한정되는 것은 아니다.
도 1은, 본 발명의 접합 웨이퍼의 제조방법의 일례를 나타내는 플로우 도이다.
도 1의 접합 웨이퍼의 제조방법에서는, 후술의 공정(a)~(h)에 의해, 베이스 웨이퍼와 이온 주입에 의해 형성된 미소 기포층을 갖는 본드 웨이퍼를 접합하고, 미소 기포층을 경계로 하여 박리하는 등을 한 후, 박막 주변부 제거공정(i)을 행한다.
그리고, 이 박막 주변부 제거공정(i)은, 노즐로부터 에칭 가스를 공급하여 드라이 에칭에 의해 행한다.
이 때, 예를 들면, 도 2에 나타난 장치를 이용하여, 드라이 에칭을 행할 수가 있다.
이 드라이 에칭장치(10)은, 챔버(11)과 접합 웨이퍼(8)을 재치(載置)하는 스테이지 (12)와 에칭 가스를 접합 웨이퍼(8)에 취부(吹付)하기 위한 노즐(13)과 챔버(11)내를 배기하는 배기구(14)를 구비한다.
노즐(13)은, 에칭 가스를 분출하는 가스 분출구(15)를 가지고 있다.
또한, 스테이지(12)는, 도시되어 있지 않은 구동 기구에 의해 수평면 내를 자유롭게(自在) 이동할 수 있다.
이 드라이 에칭장치(10)을 이용하여, 다음과 같이 하여 박막의 주변부를 제거한다. 즉, SF6, NF3, CF4등의 프로세스 가스를, 노즐(13)의 상부에 유입시킴과 함께, 도시되어 있지 않은 마이크로파 발생장치로부터 발생시킨 마이크로파를 조사한다.
이것에 의해, 노즐(13)내의 프로세스 가스가 플라스마화 되어 활성종(活性種)가스(에칭 가스)가 발생한다.
이 에칭 가스를, 노즐(13)의 선단의 가스 분출구(15)로부터 분출시킨다.
그리고, 이 분출시킨 에칭 가스를, 스테이지(12)상의 접합 웨이퍼(8)을 이동시키면서, 박막의 주변부에 취부하는 것으로, 박막의 주변부를 제거한다.
이 때, 노즐(13)의 가스 분출구(15)의 내경을, 1mm이하로 조정하는 것이 바람직하다.
노즐의 가스 분출구의 내경을, 1mm이하로 조정하는 것으로, 에칭 후에 남는 박막의 주변부의 막두께 균일성을 높여, 다레가 적은 형상으로 할 수가 있다.
또한, 에칭 레이트를 극도로 저하시키지 않도록 하기 위하여, 노즐(13)의 가스 분출구(15)의 내경은, 0.1mm이상으로 하는 것이 바람직하다.
더욱이, 에칭 후에 남는 박막의 주변부의 막두께 균일성을 한층 향상시키기 위하여, 노즐(13)의 가스 분출구(15)와 박막의 표면과의 간격을, 0.5mm이하로 조정하는 것이 바람직하다.
이 조정은, 노즐(13)을 고정하는 높이를 변경하는 것에 의해 조정할 수가 있다. 이 경우, 간격을 0.1mm미만으로 하면, 에칭 중에 노즐과 박막이 접촉할 우려가 있으므로, 간격을, 0.1mm이상으로 하는 것이 바람직하다.
이와 같이, 박막의 주변부의 제거를, 노즐로부터 에칭 가스를 공급하여 비접촉·무변형(歪)가공의 국소적인 기상 화학 드라이 에칭에 의해 행하도록 하면, 박막에 대하여 마스크를 형성할 필요가 없다.
또한, 박막의 주변부를 균일한 폭과 깊이로 에칭하는 것이 가능하기 때문에, 박막의 주변부를 깨끗하게 제거할 수 있는 것과 함께 재현성 좋게 취대폭을 얻을 수 있다.
이 때문에 박막의 유효면적을, 예를 들면, 직경 300mm의 접합 웨이퍼의 경우, 그 최외주로부터 6mm, 특히는 3~2mm이하로까지 넓힐 수가 있다.
게다가, 박막의 두께가 1㎛미만의 경우라도, 박막의 막두께 균일성을 거의 저하 시키지 않는다.
이 때문에, 박막 주변부의 제거를 간편하게 행할 수가 있는 것과 함께, 재현성 좋게 취대폭을 얻을 수 있고, 또한, 주변부 제거 후의 박막의 품질의 저하를 효과적으로 방지할 수가 있다.
또한, 이와 같이 하여 제조한 접합 웨이퍼는, 박막의 주변부의 품질이 양호하고, 거기로부터 발생하는 파티클을 큰폭으로 줄일 수가 있다.
이하, 공정(i)의 전에 실시하는 공정(a)~(h)에 대하여, 접합 웨이퍼로서 SOI 웨이퍼를 제조하는 경우를 예로 들어 보다 구체적으로 설명한다.
먼저, 공정(a)에서는, 지지기판이 되는 베이스 웨이퍼와 박막이 되는 본드 웨이퍼를 준비한다.
베이스 웨이퍼, 본드 웨이퍼로서는, 예를 들면, 실리콘 단결정으로 이루어진 것을 사용한다.
다음에, 공정(b)에서는, 본드 웨이퍼에 절연체가 되는 실리콘 산화막을 형성한다. 실리콘 산화막의 형성은, 예를 들면, 웨트 산화나 드라이 산화에 의해 형성할 수가 있지만, CVD(Chemical Vapor Deposition) 등의 방법을 채용하는 것도 가능하다. 실리콘 산화막의 막두께는, 제품의 규격에 의해 적당히 선택된다.
또한, 상기에서는, 실리콘 산화막을 형성하여 절연체로 하고 있지만, 실리콘 질화 막, 실리콘 산화질화막등을 형성하여 절연체로 하여도 좋다.
또한, 석영, 탄화규소, 알루미나 등의 기판을 베이스 웨이퍼로 하고, 이것을 절연체로 하여도 좋다.
다만, 실리콘 산화막은, 웨트 산화나 드라이 산화 등을 이용하여 치밀한 막 질의 것을 간편하게 형성할 수가 있다고 하는 이점이 있다.
게다가, 실리콘 산화막은, 베이스 웨이퍼 쪽에 형성하여도 좋고, 본드 웨이퍼와 베이스 웨이퍼의 양쪽 모두에 형성하여도 좋다.
다음에, 공정(c)에서는, 표면에 산화막을 형성한 본드 웨이퍼의 한쪽 면에 대하여 수소 이온, 희가스 이온 중 적어도 일종의 이온을 주입한다.
이 이온 주입에 의해, 이온의 평균 진입 깊이에서 표면에 평행한 미소 기포층을 형성시킨다.
이 때의 주입 온도는 예를 들면 25~450℃로 할 수가 있다.
다음에, 공정(d)에서는, 베이스 웨이퍼와 이온 주입에 의해 형성된 미소 기포층을 갖는 본드 웨이퍼를 접합한다.
상온의 청정한 분위기하에서 베이스 웨이퍼의 표면과 본드 웨이퍼의 이온 주입한 측의 면을 실리콘 산화막을 개입시켜 접촉시키는 것에 의해, 접착제 등을 이용하는 일 없이 웨이퍼끼리 접합한다.
다음에, 공정(e)에서는, 미소 기포층을 경계로 하여 박리한다.
이것에 의해, 박리 웨이퍼와 베이스 웨이퍼상에 실리콘 산화막을 개입시켜 박막(SO I층)이 형성된 SOI 웨이퍼로 분리된다(도 5 참조).
이 박리 공정에서는, 예를 들면 불활성 가스 분위기하 약 500℃이상의 온도로 열처리를 가하면, 결정의 재배열과 기포의 응집에 의해 박리 웨이퍼와 SOI 웨이퍼로 분리된다.
또한, 상기 본드 웨이퍼의 표면과 베이스 웨이퍼의 표면을 접촉시키는 전 (前) 공정으로서, 양 웨이퍼의 접촉면을 미리 플라스마 처리하는 것에 의해, 접합 후의 열처리를 행함이 없이, 미소 기포층에서 기계적으로 박리할 수도 있다.
이 때, 도 5(b)에 나타난 바와 같이, SOI층(5)의 전사가 도중에 불연속이 되는 경계에서는, 표층의 SOI층이 부서지는 것에 의해 박리한다(원으로 둘러싼 부분).
이 때문에, SOI층의 주변부(6)의 면형상은 제어된 형태가 되지 않고, 리아스식 해안과 같이 복잡하고, 또한, 이 주변에는 떨어져 있는 작은 섬의 것이 다수 점재하고 있다.
이것이, 파티클의 발생 요인이 된다.
그러나, 본 발명에서는, 상기한 바와 같이 이 후에 행하는 공정(i)에 의해, 이 SOI층의 주변부를 깨끗하게 제거한다.
이 때문에, 파티클의 발생을 대폭적으로 저감할 수가 있다.
다음에, 공정(f)에서는, SOI 웨이퍼에 결합열처리를 실시한다.
상기의 접합공정(d) 및 박리공정(e)에서 결합시킨 웨이퍼끼리의 결합력으로는, 그대로 디바이스 제작 공정에서 사용하기에는 약하다.
이 때문에, 이 공정(f)에서는, 결합 열처리로서 접합 웨이퍼에 고온의 열처리를 실시하여 결합강도를 충분한 것으로 한다.
이 열처리는 예를 들면 불활성가스 분위기 또는 산화성 가스 분위기하, 1050℃~1200℃에서 30분에서 2시간의 범위로 행하는 것이 바람직하다.
또한, 이러한 결합 열처리 공정(f)는, 박리공정(e)의 열처리 온도를 올리는 것에 의해 생략할 수도 있다.
다음에, 공정(g)에서는, SOI 웨이퍼에 평탄화 열처리를 실시한다.
이 평탄화 열처리는, SOI층의 표면을 한층 더 평탄화하는 것으로, 아르곤 가스 등의 불활성 가스나 수소 가스 또는 이러한 혼합가스 중에서 1100~1200℃정도의 온도에서 1~5시간 정도의 단시간에 행할 수가 있다.
이 평탄화 열처리는, 상기 결합 열처리와 함께 행할 수가 있다.
그리고, 공정(h)에서는, SOI층의 막두께를 소정의 막두께로 하는 막두께 조정을 행한다.
실리콘 산화막[매입 산화막(BOX)] 위에 SOI층을 형성한 SOI 웨이퍼의 경우, SOI층의 막두께 조정은, 통상, 희생 산화와 산화막 제거에 의해 행해진다.
그러나, 산화막 제거 시에 이용하는 HF 수용액에 의해 매입 산화막(BOX)이 침식되어, 테라스부 근방의 SOI층은 약간 오버행 상이 되어, 그 부분은, 강도적으로 불안정한 상태가 되는 경우가 있다.
따라서, 이 막두께 조정 공정(h)의 후에 박막 주변부 제거공정(i)을 행하는 것으로, SOI층에 오버행 상의 부분이 발생한다 하더라도, 이것을 제거할 수 있고, 그 부분에서 Si의 조각등의 파티클이 발생하는 것을 효과적으로 방지할 수가 있다.
실시예
이하, 본 발명의 실시예를 들어, 본 발명을 보다 상세하게 설명하지만, 이것 들은 본 발명을 한정하는 것은 아니다.
(실시예 1)
도 1의 플로우 도에 따라, 접합 웨이퍼로서 SOI 웨이퍼를 제조하였다.
먼저, 베이스 웨이퍼 및 본드 웨이퍼로서 직경 300mm의 실리콘 단결정 웨이퍼를 2매 준비하였다[공정(a)].
다음에, 본드 웨이퍼의 표면에 두께 400nm의 실리콘 산화막을 형성하였다[공정(b)].
다음에, 표면에 산화막을 형성한 본드 웨이퍼의 한쪽 면에 대하여 수소 이온을 주입하였다[공정(c)].
이 때의 이온 주입 조건은, 주입 에너지를 90keⅤ, 주입선량 6.5×1016/cm2이다.
이온 주입에 의해, 이온의 평균 진입 깊이에 있어서 표면에 평행한 미소 기포층을 형성하였다.
다음에, 베이스 웨이퍼와 이온 주입에 의해 형성된 미소 기포층을 갖는 본드 웨이퍼를 실리콘 산화막을 개입시켜 실온에서 접합하였다[공정(d)].
다음에, 미소 기포층을 경계로 하여 박리하였다[공정(e)].
이 박리공정은, N2 가스 분위기하, 500℃에서 30분간의 열처리를 실시하는 것에 의해 행하였다.
이것에 의해, 박리 웨이퍼와 SOI 웨이퍼로 분리하였다.
이 때, SOI 웨이퍼의 SOI층(박막)의 주변부를 관찰하였는바, SOI층의 주변부의 면 형상은 제어된 형태가 되어 있지 않고, 리아스식 해안과 같이 복잡하고, 또한, 이 주변에는, 떨어져 있는 작은 섬 형상의 것이 다수 점재하고 있었다.
다음에, SOI 웨이퍼에 결합 열처리를 실시하였다[공정(f)].
이 결합 열처리 공정은, N2가스 분위기하, 1100℃에서 120분간의 열처리를 실시하는 것에 의해 행하였다.
다음에, SOI 웨이퍼에 평탄화 열처리를 실시하였다[공정(g)].
이 평탄화 열처리는, Ar 가스 분위기하, 1200℃에서 60분간의 열처리를 실시하는 것에 의해 행하였다.
다음에, SOI층의 두께를 60nm로 하기 위하여 막두께 조정을 행하였다.
이 막두께 조정은, 희생산화(950℃, 파이로제닉 산화)후, 5%HF 수용액으로 산화막을 제거하는 것에 의하여 행하였다.
막두께 조정 후, SOI층의 주변부 부근을 관찰하였는바, SOI층은 약간 오버행 상태가 되어 있었다.
다음에, 도 2의 드라이 에칭장치(10)을 이용하여 SOI층의 주변부의 제거를 행하였다[공정(i)].
이 때, 노즐(13)으로서 가스 분출구(15)의 내경이 1mm의 것을 이용하고, SOI층 표면과의 간격은 1.5mm로 하였다.
그리고, 프로세스 가스로서 SF6 가스를, 250 sccm의 유량으로 흘리는 것과 함께, 출력 전력 500W의 마이크로파 발생장치로부터 마이크로파를 조사하여, 플라스마화 하여 에칭 가스를 발생시키고, 이것을, 노즐(13)으로부터, SOI 웨이퍼(8)의 박막의 주변부(테라스부)에 공급하였다.
이 때, 스테이지(12)를 이동하는 것에 의해, 노즐(13)을 접합 웨이퍼(8)의 SOI층의 주변부에서 주사시켰다.
주사속도는 5mm/sec로 하였다.
이상의 공정(a)~(i)를 거쳐, 접합 웨이퍼를 제조하였다.
그리고, 제조한 접합 웨이퍼의 테라스부의 단차 형상[반경 138~148mm 의 부분의 박막(SOI 층)의 두께의 변화]을 광학적 막두께 측정기에 의해 측정하여 평가하였다. 그 결과를, 도 3에 나타내었다.
도 3으로부터, 내경 1mm의 가스 분출구를 갖는 노즐을 이용하여, SOI층 표면과의 간격을 1.5 mm로 한 실시예 1에서는, 외주로부터 6mm의 영역에서의 SOI층의 막두께의 다레는, 2nm 정도(설정 막두께의 약 3%)이고, 외주로부터 6mm까지(반경 144mm까지)가 SOI 층의 유효면적으로 할 수 있다는 것을 알 수 있다.
즉, 실시예 1의 방법에 의하면, 박막의 막두께 균일성이 거의 저하하지 않기 때문에, 박막의 유효 면적을 거의 저하시키지 않는다.
또한, 재현성 좋게 취대폭을 얻을 수 있다.
또한, SOI층의 주변부를 관찰하였는바, 약간 오버행 상태이었던 부분이 제거 되어 있는 등, 제어된 테라스부의 품질을 얻을 수 있다고 하는 것을 확인할 수 있었다. 게다가, 실시예 1의 방법은, SOI층에 대한 마스크를 형성할 필요가 없는 등, 매우 간편하였다.
(실시예 2)
공정(i)에서, 에칭 가스를 공급하는 노즐로서 가스 분출구의 내경이 0.2mm의 것을 사용한 것을 제외하고, 실시예 1과 같게 하여 접합 웨이퍼를 제조하였다.
그리고, 실시예 1과 같게, 제조한 접합 웨이퍼의 테라스부의 단차 형상을 광학적 막두께 측정기에 의해 측정하여 평가하였다.
그 결과를, 도 3에 나타내었다.
도 3으로부터, 내경 0.2 mm의 가스 분출구를 갖는 노즐을 이용하여 SOI층 표면과의 간격을 1.5mm로 한 실시예 2에서는, 외주로부터 5mm까지의 영역에서 SOI층의 막두께의 다레가 거의 없고, 외주로부터 5mm까지(반경 145mm까지)가 SOI층의 유효 면적으로 가능한 것을 알 수 있다.
즉, 실시예 2의 방법에 의하면, 박막의 막두께 균일성이 거의 저하하지 않기 때문에, 박막의 유효면적을 거의 저하시키지 않는다.
또한, 재현성 좋게 취대폭을 얻을 수 있다.
또한, SOI층의 주변부를 관찰하였는바, 약간 오버행 상태이었던 부분이 제거되어 있는 등, 제어된 테라스부의 품질을 얻을 수 있다고 하는 것을 확인할 수 있었다. 게다가, 실시예 2의 방법은, SOI층에 대한 마스크를 형성할 필요가 없는 등, 매우 간편하였다.
(비교예 1)
공정(i)에서, 에칭 가스를 공급하는 노즐로서 가스 분출구의 내경이 8mm의 것을 이용한 것을 제외하고, 실시예 1과 같게 하여 접합 웨이퍼를 제조하였다.(다만, 비교예 1의 SOI층의 막두께는 58nm이다.)
그리고, 실시예 1과 같게, 제조한 접합 웨이퍼의 테라스부의 단차형상을 평가하였다.
그 결과를, 도 3에 나타내었다.
도 3으로부터, 가스 분출구의 내경이 8mm의 노즐을 이용하는 비교예 1에서는, 외주로부터 6mm의 영역에서의 SOI층의 막두께의 다레는 7nm정도(설정 막두께의 약 12%)이고, 외주로부터 8~10mm 정도까지 다레 형상이 넓어져 있는 것을 알 수 있다. 즉, 비교예 1의 방법에서는, 테라스부 근방의 박막의 막두께 변화가 커져, 박막의 유효면적이 저하하게 된다.
또한, 재현성 좋게 취대폭을 얻을 수 없다.
(실시예 3)
공정(i)에서, 노즐의 가스 분출구와 SOI층 표면과의 간격을 0.5 mm로 한 것을 제외하고, 실시예 1과 같게 하여 접합 웨이퍼를 제조하였다.
그리고, 실시예 1과 같게, 제조한 접합 웨이퍼의 테라스부의 단차 형상을 광 학적 막두께 측정기에 의해 측정하여 평가하였다.
그 결과를, 도 4에 나타내었다.
또한, 도 4에는, 실시예 1의 측정 결과도 병기하였다.
도 4로부터, 내경 1mm의 가스 분출구를 갖는 노즐을 이용하여 SOI층 표면과의 간격을 0.5mm로 한 실시예 3에서는, 외주로부터 3.5mm까지의 영역에서 SOI층의 막두께의 다레가 거의 없고, 외주로부터 3mm까지(반경 147mm까지)가 SOI층의 유효면적으로 가능하다는 것을 알 수 있다.
즉, 실시예 3의 방법에 의하면, 박막의 막두께 균일성이 거의 저하하지 않기 때문에, 박막의 유효면적을 거의 저하시키지 않는다.
또한, 재현성 좋게 취대폭을 얻을 수 있다.
또한, SOI층의 주변부를 관찰하였는바, 약간 오버행 상이었던 부분이 제거되어 있는 등, 제어된 테라스부의 품질을 얻을 수 있다고 하는 것을 확인할 수 있었다. 게다가, 실시예 3의 방법은, SOI층에 대한 마스크를 형성할 필요가 없는 등, 매우 간편하였다.
또한, 본 발명은, 상기 실시 형태에 한정되는 것은 아니다.
상기 실시 형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 같은 작용 효과를 나타내는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (5)

  1. 적어도, 베이스 웨이퍼와 이온 주입에 의해 형성된 미소 기포층을 갖는 본드 웨이퍼를 접합하는 공정,
    상기 미소 기포층을 경계로 하여 박리하는 공정,
    상기 박리 공정에 의해 베이스 웨이퍼상에 형성된 박막의 주변부를 제거하는 공정을 포함하는 이온 주입 박리법에 의해 접합 웨이퍼를 제조하는 방법에 있어서,
    적어도, 박리 공정후의 박막 주변부 제거 공정을, 노즐로부터 에칭 가스를 공급하여 행하는 드라이 에칭으로 행하고, 이 드라이 에칭은, 상기 노즐의 가스 분출구의 내경 및 상기 노즐의 가스 분출구와 상기 박막의 표면과의 간격을 조정하여 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  2. 제1항에 있어서, 상기 노즐의 가스 분출구의 내경을, 1mm이하로 조정하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 노즐의 가스 분출구와 상기 박막의 표면과의 간격을, 0.5 mm이하로 조정하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  4. 제1항 내지 제3항중의 어느 한 항에 있어서, 상기 박막 주변부 제거 공정을, 상기 박리공정에 의해 베이스 웨이퍼상에 형성된 박막을 소정의 막두께로 하는 막 두께 조정공정의 후에 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  5. 제1항 내지 제4항중의 어느 한 항에 있어서, 상기 박막의 두께를, 1㎛미만으로 하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
KR1020087028779A 2006-05-29 2007-05-14 접합 웨이퍼의 제조방법 KR20090018614A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006147915A JP2007317988A (ja) 2006-05-29 2006-05-29 貼り合わせウエーハの製造方法
JPJP-P-2006-147915 2006-05-29

Publications (1)

Publication Number Publication Date
KR20090018614A true KR20090018614A (ko) 2009-02-20

Family

ID=38778368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028779A KR20090018614A (ko) 2006-05-29 2007-05-14 접합 웨이퍼의 제조방법

Country Status (6)

Country Link
US (1) US7776719B2 (ko)
EP (1) EP2023375A4 (ko)
JP (1) JP2007317988A (ko)
KR (1) KR20090018614A (ko)
CN (1) CN101454871B (ko)
WO (1) WO2007138848A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283582A (ja) * 2008-05-21 2009-12-03 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5478166B2 (ja) * 2008-09-11 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2957189B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2957716B1 (fr) 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
JP5541136B2 (ja) * 2010-12-15 2014-07-09 信越半導体株式会社 貼り合わせｓｏｉウエーハの製造方法
JP2013115307A (ja) * 2011-11-30 2013-06-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板の製造方法
US9290380B2 (en) 2012-12-18 2016-03-22 Freescale Semiconductor, Inc. Reducing MEMS stiction by deposition of nanoclusters
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2020175194A1 (ja) * 2019-02-28 2020-09-03 東京エレクトロン株式会社 基板処理装置、基板処理方法、及び記憶媒体
CN113299576B (zh) * 2020-02-21 2022-11-22 济南晶正电子科技有限公司 一种薄膜机械分离装置
CN113442546A (zh) * 2021-05-14 2021-09-28 律寅鹏 一种双层复合铝膜气离型制备工艺

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4018954A1 (de) * 1989-06-15 1991-01-03 Mitsubishi Electric Corp Trockenaetzgeraet
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4277469B2 (ja) 1999-10-14 2009-06-10 信越半導体株式会社 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP2003529926A (ja) * 2000-03-30 2003-10-07 東京エレクトロン株式会社 プラズマ処理システム内への調整可能なガス注入のための方法及び装置
JP2003298030A (ja) 2002-03-29 2003-10-17 Sumitomo Mitsubishi Silicon Corp 張り合わせ基板およびその製造方法
JP2004128079A (ja) * 2002-09-30 2004-04-22 Speedfam Co Ltd Ｓｏｉウェハーのための多段局所ドライエッチング方法
JP2004134661A (ja) * 2002-10-11 2004-04-30 Shin Etsu Handotai Co Ltd プラズマエッチング装置及び半導体ウエーハの加工方法
JP4134741B2 (ja) * 2003-01-30 2008-08-20 松下電器産業株式会社 プラズマエッチング方法
CN100483642C (zh) * 2003-02-06 2009-04-29 株式会社半导体能源研究所 显示装置的制造方法
KR101186919B1 (ko) * 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
JP3975957B2 (ja) * 2003-04-16 2007-09-12 松下電工株式会社 プラズマ処理装置及びプラズマ処理方法
JP2005005674A (ja) * 2003-05-21 2005-01-06 Canon Inc 基板製造方法及び基板処理装置
JP2005044864A (ja) * 2003-07-23 2005-02-17 Seiko Epson Corp 複合半導体基板の製造方法、複合半導体基板、デバイスの製造方法、デバイス、電気光学装置並びに電子機器
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法

Also Published As

Publication number Publication date
WO2007138848A1 (ja) 2007-12-06
CN101454871A (zh) 2009-06-10
US20090170285A1 (en) 2009-07-02
CN101454871B (zh) 2011-07-13
JP2007317988A (ja) 2007-12-06
EP2023375A1 (en) 2009-02-11
EP2023375A4 (en) 2013-12-04
US7776719B2 (en) 2010-08-17

Similar Documents

Publication Publication Date Title
KR20090018614A (ko) 접합 웨이퍼의 제조방법
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
WO2005117123A1 (ja) Ｓｏｉ基板及びその製造方法
EP2343729B1 (en) Method for manufacturing silicon thin film transfer insulating wafer
KR101469282B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법
US20020093047A1 (en) Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP4365920B2 (ja) 分離方法及び半導体基板の製造方法
EP1780794A1 (en) Method for manufacturing bonded wafer
US20130089968A1 (en) Method for finishing silicon on insulator substrates
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
WO2003046993A1 (fr) Procede de production de plaquettes soi
EP1881528A1 (en) Method for producing bonded wafer
KR20090023200A (ko) Ｓｉｍｏｘ 웨이퍼 제조 방법 및 ｓｉｍｏｘ 웨이퍼
KR20110116036A (ko) Ｓｏｉ 웨이퍼의 제조 방법
KR20100119514A (ko) 샌드 블라스트 처리된 이면을 갖는 ｓｏｉ 기판의 제조 방법
EP1936664A1 (en) Method for producing bonded wafer
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
JP2004055752A (ja) Ｓｏｉウェーハの製造方法
EP2224469A2 (en) Method for etching 3d structures in a semiconductor substrate, including surface preparation
EP3652780B1 (en) Method of manufacture of a semiconductor on insulator structure
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
JP5368000B2 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application