KR20100119514A - 샌드 블라스트 처리된 이면을 갖는 ｓｏｉ 기판의 제조 방법 - Google Patents

샌드 블라스트 처리된 이면을 갖는 ｓｏｉ 기판의 제조 방법 Download PDF

Info

Publication number
KR20100119514A
KR20100119514A KR1020100039832A KR20100039832A KR20100119514A KR 20100119514 A KR20100119514 A KR 20100119514A KR 1020100039832 A KR1020100039832 A KR 1020100039832A KR 20100039832 A KR20100039832 A KR 20100039832A KR 20100119514 A KR20100119514 A KR 20100119514A
Authority
KR
South Korea
Prior art keywords
substrate
thin film
soi substrate
silicon thin
peeling
Prior art date
Application number
KR1020100039832A
Other languages
English (en)
Other versions
KR101672547B1 (ko
Inventor
쇼지 아끼야마
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20100119514A publication Critical patent/KR20100119514A/ko
Application granted granted Critical
Publication of KR101672547B1 publication Critical patent/KR101672547B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 SOI 기판의 이면에 샌드 블라스트 처리를 실시하여도, 표면의 실리콘층의 결함이 적고, 조면화된 이면을 갖는 SOI 기판의 제조 방법을 제공한다. 구체적으로는, SOI 기판의 실리콘 박막의 표면을 10 nm 이상 에칭하는 에칭 공정과, 상기 에칭된 실리콘 박막의 표면에 보호 테이프를 접착하고, 상기 표면의 반대측이 되는 상기 SOI 기판의 이면을 샌드 블라스트 처리를 행하는 공정과, 상기 샌드 블라스트 처리 후 상기 보호 테이프를 박리하는 공정과, 상기 보호 테이프가 박리된 실리콘 박막의 표면을 연마하고 세정하는 공정을 적어도 포함하여 이루어지는, 조면화된 이면을 갖는 SOI 기판의 제조 방법을 제공한다.

Description

샌드 블라스트 처리된 이면을 갖는 ＳＯＩ 기판의 제조 방법 {METHOD FOR PREPARING SOI SUBSTRATE HAVING BACKSIDE SANDBLASTED}
본 발명은 조면화된 이면을 갖는 SOI(실리콘 온 인슐레이터; Silicon On Insulator) 기판, 보다 구체적으로는 샌드 블라스트 처리된 이면을 갖는 SOI 기판의 제조 방법에 관한 것이다.
SOQ(실리콘 온 쿼츠; Silicon On Quartz) 기판이나 SOG(실리콘 온 글래스; Silicon On Glass) 기판 등을 제작하는 방법으로는 SOITEC(스마트 컷; Smart Cut)법이나 SiGen법이라 불리는 방법이 이용된다.
SOITEC법은 접합면측에 수소 이온을 주입한 실리콘 기판(도너 기판)과 석영 기판이나 유리 기판 등의 절연성 기판(핸들링 기판)을 접합하고, 400 ℃ 이상(예를 들면 500 ℃)의 열처리를 실시하여, 주입 수소 이온의 농도가 가장 높은 영역에서 실리콘 박막을 열박리시켜 SOI 기판을 얻는 방법이다(예를 들면, 일본 특허 제3048201호 공보나 문헌 [A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" Electrochemical Society Proceedings Volume 99-3(1999) p.93-106]). 이 방법은 수소 이온의 주입으로 형성된 "마이크로 캐비티"라 불리는 고밀도의 "기포"를 가열에 의해 "성장"시키고, 이 "기포 성장"을 이용하여 실리콘 박막을 박리하는 메카니즘을 기초로 하고 있다.
또한, SiGen법은 접합면측에 수소 이온을 주입한 실리콘 기판(도너 기판)과 석영 기판이나 유리 기판 등의 절연성 기판(핸들링 기판)을 접합시키기 전에, 이들 기판의 접합면의 양쪽 또는 한쪽 표면을 플라즈마 처리하고, 표면이 활성화된 상태에서 양 기판을 접합하고, 저온(예를 들면, 100 내지 300 ℃)에서 열처리를 실시하여 접합 강도를 높인 후에, 상온에서 기계적으로 박리하여 SOI 기판을 얻는 방법이다(예를 들면, 미국 특허 제6263941호 명세서, 미국 특허 제6513564호 명세서 및 미국 특허 제6582999호 명세서).
이들 두가지 방법의 상위점은, 주로 실리콘 박막의 박리 공정에 있고, SOITEC법은 실리콘 박막의 박리를 위해 고온에서의 처리를 필요로 하지만, SiGen법은 상온에서의 박리가 가능하다.
실리콘 박막의 박리에 고온을 요하는 SOITEC법은, 핸들 기판이 실리콘과는 상이한 재료의 기판인 경우, 열팽창률 등의 열적 여러 특성의 차이에 기인하여, 균열이나 국소적인 균열 등의 손상이 발생하기 쉬워진다.
한편, 저온 박리가 가능한 SiGen법은, 열적 여러 특성의 차이에 기인한 균열이나 국소적 균열은 발생하기 어렵지만, 기계적으로 실리콘 박막을 박리하기 위해, 박리 공정 중에 핸들 기판과의 접착면이 박리되거나, 박리 흔적이 발생하거나 또는 실리콘 박막에 기계적인 손상이 도입되기 쉽다.
이들 열적 박리 또는 기계적 박리에 의한 손상은 표층에 가까울수록 심하다는 것이 알려져 있다(오미 다다히로 외 저 "SOI의 과학" 제2장 제2절 제2항, 리아라이즈 리꼬 센터사, 2000년).
또한, 유리, 석영 등의 SiO2 베이스의 기판이나 부품, 사파이어 베이스의 기판이나 부품 등의 흐림 처리(프로스트(Frost) 처리)를 할 때에, 샌드 블라스트법이 이용되는 것이 알려져 있다. 이는 알루미나나 실리카의 미분을 거칠게 하고자 하는 면에 분무하는 방법으로, 여러가지 용도에 널리 이용되고 있다.
이 기술을 실리콘 박막이 핸들 기판에 적층된 SOI(실리콘 온 인슐레이터) 기판에 응용하는 것이 가능하다. 특히 단결정 실리콘 박막을 적층한 SOQ(실리콘 온 쿼츠) 기판이나 SOG(실리콘 온 글래스) 기판, SOS(실리콘 온 사파이어; Silicon On Sapphire) 기판 등은, 통상의 실리콘 웨이퍼와 동일한 CM0S 공정에 투입되기 때문에, 로봇·자동 반송의 미끄럼 방지, 또는 반송 센서 대응의 관점에서도 이면을 고의로 거칠게 하는 것은 특히 중요하다.
전자 재료·디바이스 분야에서, 샌드 블라스트법을 이용하여 흐림 처리나 미끄럼 방지 등을 행하는 경우를 검토한다.
샌드 블라스트법에서는, 미분이 실리콘층을 손상시키지 않도록 실리콘측을 보호할 필요가 있다. 가장 간단한 방법은, 반도체 공정에 널리 이용되고 있는 보호 테이프(예를 들면, 백그라인드용, 다이싱용)를 실리콘측에 접착하는 것으로, 샌드 블라스트 처리 후에 테이프를 박리하고, 실리콘면을 연마·세정하는 방법이 생각된다. 테이프를 접착하기 위해서, 실리콘 표면에는 다소의 이물질이나 유기물, 미소한 흠집이 발생하기 때문에, 절차로는 테이프 접착 공정, 샌드 블라스트 공정, 테이프 박리 공정, 연마·세정 공정이 합리적이라 생각된다. 예를 들면, SiGen법이나 SOITEC법을 이용하여 SOQ, SOG를 제작할 때는, 도 4에 나타낸 바와 같이, 박리에 의한 박막 전사 공정 후, 테이프 접착 공정, 샌드 블라스트 공정, 테이프 박리 공정, 연마·세정 공정의 절차가 적당하다고 생각된다.
그러나, 본 발명자들은 보호 테이프를 이용하는 방법에서는 보호 테이프를 박리할 때에 표면의 손상부나 결함 부분이 테이프와 함께 박리되거나, 또는 결함이 확대되는 것을 발견하였다. 박리 후 실리콘 박막의 표면이 비정질이 되고, 또한 미소한 균열이 도입되기 때문에, 취급이 매우 어렵다는 것이 문제가 되었다. 따라서, 본 발명은 SOI 기판의 이면에 샌드 블라스트 처리를 실시하여도, 표면의 실리콘층의 결함이 적고, 조면화된 이면을 갖는 SOI 기판의 제조 방법을 제공한다.
본 발명자들은 SiGen법 및 SOITEC법으로 대표되는 방법으로 제작한 SOI 기판을 준비하고, 그의 박리 후 실리콘 박막의 표면을 관찰하였다. 이들 방법에서는, 전사막의 두께는 실리콘 기판에 주입되는 수소 이온의 깊이로 규정된다. 박리 직후의 실리콘 박막의 표층에는 비정질 및/또는 미소한 손상이 잔존하고 있고, 그 깊이는 100 내지 200 nm 이상에 미치는 것이 단면 TEM 관찰에 의해 판명되었다.
도 5는, 후술하는 제조 방법에 의해서 얻어진 박리 직후의 SOQ 기판의 단면 TEM 사진을 나타낸다. SOQ 기판 (5)는, 절연성 기판(석영 기판) (1)과 실리콘 박막 (2)를 포함하고, 실리콘 박막 (2)는 절연성 기판과 접하는 면으로부터 순서대로 단결정부 (2a), 손상이 부분적으로 잔존하는 (2b), 손상부 (2c), 박리면 (2d)를 갖는다. 도 5는 약 150 nm의 손상층을 나타낸다.
본 발명자들은 실리콘 박막의 표면의 손상층의 적어도 일부를 제거하여 보호 테이프를 접착하고, SOI 기판의 이면을 샌드 블라스트 처리하면, 테이프를 박리할 때에 발생하는 실리콘 박막의 결함 부분이 감소할 수 있다는 것을 발견하여 본 발명을 완성하였다.
본 발명은, 구체적으로는 SOI 기판의 실리콘 박막의 표면을 10 nm 이상 에칭하는 에칭 공정과, 상기 에칭된 실리콘 박막의 표면에 보호 테이프를 접착하고 이 표면의 반대측이 되는 상기 SOI 기판의 이면의 샌드 블라스트 처리를 행하는 공정과, 상기 샌드 블라스트 처리 후 상기 보호 테이프를 박리하는 공정과, 상기 보호 테이프가 박리된 실리콘 박막의 표면을 연마하고 세정하는 공정을 적어도 포함하여 이루어지는, 조면화된 이면을 갖는 SOI 기판의 제조 방법을 제공한다.
본 발명에 따르면, SOI 기판의 실리콘 박막의 표면에 보호 테이프를 접착하고, SOI 기판의 이면(실리콘 박막과는 반대측의 절연성 기판의 면)을 샌드 블라스트 처리하여도, 테이프를 박리할 때에 발생하는 실리콘 박막의 결함 부분이 감소할 수 있다. 이에 따라, 미끄럼 방지나 흐림 처리(프로스트 처리) 등을 위해, 샌드 블라스트 처리를 SOI 기판의 이면에 실시하는 것이 가능해진다.
도 1은, 박리에 의한 박막 전사 공정에서 연마·세정 공정까지를 나타내는 플로우도이다.
도 2는, 에칭량과 얻어진 SOQ 기판의 실리콘 표면의 결함수의 관계를 나타내는 그래프이다.
도 3은, 사용한 알칼리 용액의 종류와 얻어진 SOQ 기판의 실리콘 표면의 결함수의 관계를 나타내는 그래프이다.
도 4는, 상정되는, 박리에 의한 박막 전사 공정부터 연마·세정 공정까지를 나타내는 플로우도이다.
도 5는, 박리 직후 SOQ 기판의 단면 TEM 사진을 나타낸다.
도 6은, SOI 기판의 제조 방법의 예를 도시하는 도면이다.
도 7은, 유기 오염물이 부착된 SOI 기판의 이면을 샌드 블라스트 처리한 후 실리콘 박막을 연마했을 때에 발생하는 막 두께 불균일의 추찰되는 발생 기구를 나타낸다.
본 발명은, 예를 들면 미끄럼 방지 처리나 흐림 처리(프로스트 처리) 등에 의해, 이면을 샌드 블라스트 처리하는 것이 필요해지는 SOI 기판에 적용할 수 있다.
SOI 기판은 실리콘 박막을 제공하는 도너 기판인 단결정 실리콘 기판과 핸들 기판인 절연성 기판을 접합시켜 제조할 수 있다.
절연성 기판으로는 특별히 한정되지 않지만, 석영 기판, 유리 기판(예를 들면, 붕규산 유리 웨이퍼, 결정화 유리 웨이퍼 등), 사파이어 기판, 알루미나 기판, 질화알루미늄 기판 등을 들 수 있고, 흐림 처리(프로스트 처리)의 관점에서는, 바람직하게는 석영 기판, 유리 기판 및 사파이어 기판이다.
따라서, SOI 기판으로는, 바람직하게는 SOG 기판, SOQ 기판 및 SOS 기판에 적용할 수 있다.
본 발명에 이용하는 SOI 기판은 SOITEC법이나 SiGen법(이들 개선 방법을 포함함)을 이용하여, 바람직하게는 단결정 실리콘 기판 중 하나의 표면에 수소 이온을 주입하여 상기 단결정 실리콘 기판 중에 이온 주입층을 형성하는 이온 주입 공정과, 절연성 기판과 상기 단결정 실리콘 기판의 이온 주입면을 접합시키는 접합 공정과, 상기 접합 후 상기 이온 주입층으로부터 상기 절연성 기판 상의 실리콘 박막을 박리하고 상기 절연성 기판 상에 실리콘 박막이 전사된 SOI 기판을 얻는 박리 공정을 적어도 포함하여 이루어지는 제조 방법으로부터 얻어진 것으로, SOI 기판의 실리콘 박막은 박리 후 실리콘 박막이 된다. SOITEC법 및 SiGen법의 개선 방법에 대해서도 많은 보고가 있지만, 그 중 하나의 예로서 일본 특허 공개 제2007-220900호 공보를 들 수 있다.
절연성 기판의 바람직한 두께는 특별히 한정되지 않지만, SEMI 등으로 규정되어 있는 실리콘 웨이퍼의 두께에 가까운 것이 바람직하다. 이는 반도체 장치는 이 두께의 웨이퍼를 취급하도록 설정되어 있는 경우가 많기 때문이다. 이 관점에서 바람직하게는 300 내지 900 ㎛이다.
단결정 실리콘 기판으로는 특별히 한정되지 않지만, 예를 들면 쵸크랄스키법에 의해 육성된 단결정을 슬라이스하여 얻어진 것으로, 예를 들면 직경이 100 내지 300 mm, 도전형이 P형 또는 N형, 저항률이 10 Ω·cm 정도인 것을 들 수 있다.
단결정 실리콘 기판의 표면은, 미리 얇은 절연막을 형성해 두는 것이 바람직하다. 절연막을 통과시켜 수소 이온 주입을 행하면, 주입 이온의 채널링을 억제하는 효과가 얻어지기 때문이다. 절연막으로는, 바람직하게는 50 내지 500 nm의 두께를 갖는 실리콘 산화막이 바람직하다. 이는 너무 얇으면, 산화막 두께의 제어가 어렵고, 또한 너무 두꺼우면 시간이 지나치게 소요되기 때문이다. 실리콘 산화막은 일반적인 열 산화법에 의해 형성할 수 있다.
이하, SOI 기판의 제조 방법을 도 6에 나타내는 예에 기초하여 설명한다.
단결정 실리콘 기판 (12)는, 표면 (12s)에서 수소 이온을 주입하고, 실리콘 기판 중에 이온 주입층을 형성하여 놓는다. 이 때, 예를 들면 단결정 실리콘 기판의 온도를 250 내지 450 ℃로 하고, 그의 표면에서 원하는 깊이에 이온 주입층을 형성할 수 있는 주입 에너지로, 소정의 선량의 수소 이온 또는 희가스 이온의 적어도 하나를 주입한다. 이 때의 조건으로서, 예를 들면 주입 에너지는 50 내지 100 keV, 주입 선량은 2×1016 내지 1×1017/㎠로 할 수 있다.
주입되는 수소 이온으로는 2×1016 내지 1×1017(원자/㎠)의 도즈량의 수소 이온(H+), 또는 1×1016 내지 5×1016(원자/㎠)의 도즈량의 수소 분자 이온(H2 +)이 바람직하다.
단결정 실리콘 기판의 이온 주입면 (12s)에서 이온 주입층 (13)까지의 깊이는, 절연성 기판 (11) 상에 설치하는 실리콘 박막의 원하는 두께에 의존하지만, 바람직하게는 300 내지 500 nm, 더욱 바람직하게는 400 nm 정도이다. 또한, 이온 주입층 (13)의 두께는, 기계 충격에 의해서 용이하게 박리할 수 있는 두께가 좋고, 바람직하게는 200 내지 400 nm, 더욱 바람직하게는 300 nm 정도이다. 단결정 실리콘 기판의 두께는, 이러한 이온 주입층을 함유할 수 있는 것이면 특별히 한정되지 않지만, 너무 두꺼워지면 경제적이지 않기 때문에, 통상 500 내지 800 ㎛이다.
미리 수소 이온을 주입하여 수소 이온 주입층 (13)을 설치한 단결정 실리콘 기판의 수소 이온 주입면 (12s)와, 절연성 기판 (11)의 표면 (11s)와의 양쪽 또는 한쪽에 표면 활성화 처리를 실시할 수도 있다. 표면 활성화 처리는, 표면의 OH기를 증가시켜 활성화시키는 처리이고, 예를 들면 플라즈마 처리, 오존 처리 또는 이들의 조합을 들 수 있다.
이어서, 수소 이온 주입면 (12s)와 절연성 기판의 표면 (11s)를 접합하여 접합 기판 (14)를 얻는다. 예를 들면, 접합함으로써, 이 시점에서 어느 정도의 결합 강도를 확보할 수 있다. 단결정 실리콘 기판 (12)의 이온 주입면 (12s) 또는 절연성 기판 (11)의 표면 (11s)의 적어도 하나가 활성화 처리되어 있는 경우, 이들을 예를 들면 감압 또는 상압하, 바람직하게는 냉각이나 가열을 행하지 않고 일반적인 실온(약 20 ℃) 정도의 온도하에서 밀착시키는 것만으로 후속 공정에서의 기계적 박리에 견딜 수 있을 강도로 강하게 접합할 수 있다. 가열하여 접합 강도를 높일 수도 있다.
접합 기판 (14)의 수소 이온 주입층 (13)에, 예를 들면 기계적 충격을 가하여 실리콘 박막 (12B)를 박리시키고, 절연성 기판 (11) 상에 실리콘 박막이 전사된 SOI 기판 (15)를 얻는다. 이온 주입층에 충격을 가하기 위해서는, 예를 들면 가스나 액체 등의 유체의 제트를 접합한 웨이퍼의 측면으로부터 연속적 또는 단속적으로 분무하면 된다.
샌드 블라스트 처리된 이면을 갖는 SOI 기판의 제조 방법을 도 1에 기초하여 설명한다.
박리 후의 SOI 기판은, 에칭 공정에 있어서, 그의 실리콘 박막의 표면이 에칭된다.
에칭은, 바람직하게는 알칼리 에칭액을 사용하여 행해진다. 알칼리 에칭액은, 바람직하게는 암모니아과수, 암모니아, 수산화칼륨, 수산화나트륨, 수산화세슘, 수산화테트라메틸암모늄(TMAH), 에틸렌디아민-피로카테콜-물(EDP) 및 하이드라진으로 이루어지는 군으로부터 선택되는 하나 이상을 포함한다. 암모니아과수는 수산화암모늄, 과산화수소 및 물을 혼합한 것이고, 예를 들면 실리콘제 웨이퍼의 RCA 세정에 이용되는 SC1 용액을 이용할 수도 있으며, 바람직하게는 과산화수소수의 양을 줄이고, 에칭 효과를 높인 것을 사용할 수 있다.
바람직한 농도 범위는, 예를 들면 SC1 용액의 바람직한 조성은, 질량비로 H2O를 10으로 했을 때에 NH4OH가 0.05 내지 2, H2O2가 0.01 내지 0.05이다.
알칼리 용액의 용매로는, 통상 물이지만, 특별히 한정되는 것은 아니다. 알칼리 용액의 알칼리 농도는 특별히 한정되지 않는다.
에칭 처리의 온도는, 바람직하게는 실온 내지 80 ℃이다. 에칭 용액의 조성이나 처리 온도, 침지 시간 등을 변경함으로써 에칭량을 변화시켰다.
결함 감소에 유효한 에칭량은 10 nm 이상, 바람직하게는 20 nm 이상이고, 그의 상한은 150 nm이다. 그 이상 에칭을 행할 수도 있지만, 손상층의 제거라는 관점에서는 의미가 없다.
에칭된 실리콘 박막의 표면에 보호 테이프를 접합하고, 상기 표면의 반대측이 되는 상기 SOI 기판의 이면을 샌드 블라스트 처리를 행한다.
보호 테이프는, 샌드 블라스트 처리 중에 실리콘 박막의 표면을 보호할 수 있는 것이면 특별히 한정되지 않지만, 자외선 조사에 의해 점착성이 저하되는 UV 경화형 테이프가 바람직하다. 보호 테이프는, 바람직하게는 백그라인드용 보호 테이프, 다이싱용 테이프 또는 다이본딩 테이프이다.
샌드 블라스트 처리는 공지된 방법을 이용하여 행할 수 있다. 예를 들면, 블라스트용 미분으로는, 평균 입경 5 내지 50 ㎛의 알루미나나 실리카를 들 수 있고, 샌드 블라스트 처리는 시판되고 있는 장치를 이용하여 행할 수 있다.
상기 샌드 블라스트 처리 후, 보호 테이프를 박리하고, 보호 테이프가 박리된 실리콘층의 표면을 연마하고, 세정하여 조면화된 이면을 갖는 SOI 기판이 얻어진다.
보호 테이프를 박리하는 공정은 처리의 편리성으로부터, 바람직하게는 추가 처리로서 샌드 블라스트 후에 HF를 포함하는 용액으로 이면의 세정을 행한 후 테이프 박리를 행하면 된다. HF를 포함하는 용액은, 바람직하게는 1 내지 49 부피％의 불화수소산이나 완충된 불화수소산(BHF: Buffered HF)을 들 수 있다.
계속해서, 연마·세정 공정을 행한다.
연마는 특별히 한정되지 않지만, 반도체 공정에서 일반적으로 이용되는 화학 기계 연마(CMP: Chemical Mechanical Polishing)를 사용할 수 있다.
세정은 특별히 한정되지 않지만, 반도체 공정에서 일반적으로 이용되는 RCA 세정 등을 사용할 수 있다.
도 1에 기재한 처리를 함으로써 제조된 SOI 기판은, 도 3에 나타낸 바와 같이 결정 결함의 수가 감소하는 것이 판명되었다(도 3 참조).
샌드 블라스트 처리 공정에서, 샌드 블라스트 처리의 대상이 되는 SOI 기판의 이면(실리콘 박막이 아닌 측)은, 바람직하게는 샌드 블라스트 처리 전에 유기 오염물을 제거하기 위한 세정을 행하고 있다. SOI 기판의 이면에 많은 유기 오염물이 부착되어 있는 경우가 있고, 이들 유기 오염물을 제거하여 샌드 블라스트 처리를 행하면, 그 후 실리콘 박막의 균일한 연마가 가능해지고, 국소적으로 실리콘 박막이 얇아지는 막 두께 불균일을 감소시킬 수 있기 때문이다.
유기 오염물이 부착된 SOI 기판의 이면을 샌드 블라스트 처리한 후, 실리콘 박막을 연마했을 때에 발생하는 막 두께 불균일이 추찰되는 발생 기구를 도 7에 나타낸다.
도 7(A)에 나타낸 바와 같이, 절연성 기판 (21) 상의 실리콘 박막 (22)를 갖는 SOI 기판 (25)에는, 유기 오염물 C가 존재한다. 이 유기 오염물 C는, 예를 들면 풀, 유분 등이고, 환경 중에서 또는 웨이퍼의 핸들링 중에 절연성 기판 (21) 상에 부착된다. 유기 오염물 C의 크기는 여러가지이지만, 막 두께 불균일에 제공하는 영향의 크기를 고려하면, 통상 1 ㎛ 내지 900 ㎛ 정도이다. 이것보다 커지면 샌드 블라스트에 의해 비산될 가능성이 높아지고, 이것보다 작으면 후술하는 돌기물로서 남을 가능성이 낮아지기 때문이다.
샌드 블라스트 처리를 행하면, 도 7(B)에 나타낸 바와 같이, 블라스트된 절연성 기판 (21)의 면은 거칠어짐과 동시에 수백 nm 내지 수 ㎛ 정도 제거되기 때문에, 미처리 부분 (21b)는 돌기부가 되어 잔존한다. 즉, 샌드 블라스트 처리의 완료 부분 (21a)와 함께, 미처리 부분 (21b)가 존재한다. 샌드 블라스트는 강한 압력으로 미분을 분무하기 때문에, 대부분의 이물질은 처리와 동시에 제거되지만, 점착력이 높은 유기 오염물은 마스크의 기능을 하여 균일한 샌드 블라스트 처리를 방해한다. 또한, 통상 샌드 블라스트 공정은 미분을 발생하는 공정이기 때문에, 깨끗한 환경하에서 행하는 것이 매우 어려운 공정이라 할 수 있다. 미처리 부분 (21b)의 크기는, 통상 50 내지 200 ㎛이다. 이들이 커지면 샌드 블라스트에 의해 비산될 가능성이 높아지고, 이들보다 작으면 돌기물로서 남을 가능성이 낮아지기 때문이다.
이 미처리 부분 (21b)를 갖는 SOI 기판 (25)를, 도 7(C)에 나타낸 바와 같이, 예를 들면 연마기의 웨이퍼척 (32)에서 SOI 기판 (25)의 이면을 고정시키고, 연마천 (31)에서 실리콘 박막 (22)를 연마한다. 그 결과, 도 7(D)에 나타낸 바와 같이, 미처리 부분 (21b)에 대응하는 개소의 실리콘 박막 (22)가 많이 연마된다. 따라서, SOI 기판 (25)는 막 두께 불균일을 갖게 된다.
유기 오염물은 세정액을 이용하여 제거할 수 있고, 세정액은 유기 오염물 제거에 유효한 것이면 특별히 한정되지 않지만, 편리성이나 가격 등으로부터, 바람직하게는 유기 용제, 산 또는 알칼리 용액을 사용할 수 있다.
유기 용제로는, 바람직하게는 메탄올, 에탄올, 이소프로필알코올(IPA) 등의 알코올, 아세톤 등의 케톤, 톨루엔 등의 방향족 탄화수소 또는 이들의 조합을 들 수 있다. 바람직하게는 메탄올, 에탄올, 이소프로필알코올, 아세톤 및 톨루엔으로 이루어지는 군으로부터 선택되는 하나 이상을 포함하고, 더욱 바람직하게는 에탄올 또는 이소프로필알코올이다.
산으로는 황산, 황산과 과산화수소와 물의 혼합물인 황산과수를 들 수 있고, 황산과 과산화수소의 바람직한 농도는 각각 30 내지 98 질량％이며, 바람직하게는 부피비로 1:1 내지 4:1(98 질량％ 황산:30 질량％ 과산화수소수)이다. 알칼리 용액으로는, 바람직하게는 암모니아, 수산화암모늄과 과산화수소와 물의 혼합물인 암모니아과수, 수산화칼륨, 수산화나트륨, 수산화세슘, 수산화테트라메틸암모늄(TMAH), 에틸렌디아민-피로카테콜-물(EDP) 및 하이드라진으로 이루어지는 군으로 이루어지는 하나 이상을 포함하는 것을 들 수 있다. 사용하는 알칼리 농도는 특별히 한정되지 않지만, OH-의 농도[OH-]가 0.002 mol/ℓ 이상인 것이 바람직하다. 암모니아과수에서는, 알칼리 에칭액의 예로서 기재한 범위와 마찬가지이고, EDP에서는 100 질량％, TMAH에서는 2 내지 50 질량％이다.
유기 오염물의 제거는 기판의 파티클 제거가 목적이 아닌, 어디까지나 유기물 제거이다.
유기 오염물의 제거는, 유기 용제를 포함시킨 천이나 종이 등으로 닦아내는 방법이나, 또는 기판을 유기 용제, 산 또는 알칼리 용액에 침지하고, 세정하는 방법이 있다. 어느 방법도 유효하지만, 대상이 되는 기판을 샌드 블라스트 장치에 세팅할 때에 유기물 오염이 발생할 우려가 있는 경우는, 기판 세팅 후에, 유기 용제를 포함시킨 천이나 종이 등으로 닦아내는 방법이 단순하고 유효한 방법이라 할 수 있다.
<실시예>
본 발명을 실시예 및 비교예에 기초하여 설명하지만, 본 발명이 실시예로 한정되는 것은 아니다.
<SOQ 기판의 준비>
이용한 웨이퍼의 크기는 150 mm이다.
SOQ 기판으로서, 다음 방법으로 제조한 SOQ 웨이퍼(직경 150 mm, 실리콘 박막의 두께 325 nm, 석영 기판의 두께 625 ㎛)를 사용하였다.
제조 방법은 미리 수소 이온 주입을 실시한 산화막이 부착된 실리콘 웨이퍼에 플라즈마 활성화 처리를 실시하고, 석영 웨이퍼를 접합하였다. 250 ℃에서 열 처리를 24 시간 동안 실시한 후에 이온 주입 계면에서 기계 박리를 행하고, 박막 전사를 행하였다.
얻어진 SOQ 웨이퍼의 하나의 단면 TEM 사진을 도 5에 나타낸다.
실시예 1 내지 6 및 비교예 1 내지 3
박리 후의 SOQ 기판을 복수매 준비하고, 이하의 처리를 실시하였다. 이용한 알칼리 용액은 SC1 용액으로 하고, 과산화수소수의 양을 고의로 줄이고, 에칭 효과를 높인 것이다. 조성은 NH4OH:H2O2:H2O=1:0.2:10이고 처리 온도는 80 ℃로 하였다. 침지 시간을 변경함으로써 에칭량을 변화시켰다. 에칭을 행한 기판에 보호 테이프(린텍사 제조 D636)를 접착하고, 샌드 블라스트 장치로 평균 입경 10 ㎛의 알루미나의 미분을 분사하여, 표면 조도(중심선 조도 Ra 500 nm)가 되도록 샌드 블라스트 처리를 행하였다. 그 후, 보호 테이프 박리하고, 불화수소산을 이용하여 세정하고, CMP를 이용하여 연마하여, 조면화한 이면을 갖는 SOQ 기판을 완성시켰다. 에칭량은 10 nm(실시예 1), 15 nm(실시예 2), 20 nm(실시예 3), 30 nm(실시예 4), 40 nm(실시예 5), 50 nm(실시예 6), 6 nm(비교예 2), 8 nm(비교예 3)였다. 비교예 1은 보호 테이프를 접착한 후, 에칭 처리를 행하지 않고 보호 테이프를 박리하고, 연마 및 세정을 행하여 얻은 기판이었다.
완성된 기판을 50 질량％ 불화수소산에 3 분간 침지하고, 결함의 수를 육안 검사에 의해 카운트하였다. 결과를 도 2에 나타낸다.
실시예 1 내지 6 및 비교예 1 내지 3의 결과로부터, 실리콘 표면을 10 nm 이상 에칭한 것은, 결함의 수의 감소를 나타내는 것으로 판명되었다.
실시예 7 내지 11
알칼리 용액으로서, SC1 용액 대신에 NH4OH(실시예 7), KOH(실시예 8), NaOH(실시예 9), TMAH(실시예 10), EDP(실시예 11)를 이용한 것 이외에는 실시예 4와 동일한 처리를 행하고, 실리콘층을 30 nm 에칭한 후 조면화한 이면을 갖는 SOQ 기판을 완성시켰다.
완성된 기판을 50 질량％ 불화수소산에 3 분간 침지하고, 결함의 수를 카운트하였다. 결과를 도 3에 나타낸다.
실시예 4 및 실시예 7 내지 11의 결과로부터, 실리콘층을 에칭 용액의 종류의 차이에 의한 영향이 적다는 것을 알 수 있다.

Claims (7)

  1. SOI 기판의 실리콘 박막의 표면을 10 nm 이상 에칭하는 에칭 공정과,
    상기 에칭된 실리콘 박막의 표면에 보호 테이프를 접착하고, 이 표면의 반대측이 되는 상기 SOI 기판의 이면을 샌드 블라스트 처리를 행하는 샌드 블라스트 처리 공정과,
    상기 샌드 블라스트 처리 후 상기 보호 테이프를 박리하는 공정과,
    상기 보호 테이프가 박리된 실리콘 박막의 표면을 연마하고 세정하는 공정을 적어도 포함하여 이루어지는, 조면화된 이면을 갖는 SOI 기판의 제조 방법.
  2. 제1항에 있어서, 상기 샌드 블라스트 처리 공정에서 샌드 블라스트 처리의 대상이 되는 SOI 기판의 이면이, 상기 샌드 블라스트 처리 전에 유기 오염물을 제거하기 위한 세정이 행해져 있는, 조면화된 이면을 갖는 SOI 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 에칭 공정에서 상기 에칭의 대상이 되는 SOI 기판이,
    단결정 실리콘 기판의 하나의 표면에 수소 이온을 주입하여 상기 단결정 실리콘 기판 중에 이온 주입층을 형성하는 이온 주입 공정과,
    절연성 기판과 상기 단결정 실리콘 기판의 이온 주입면을 접합하는 접합 공정과,
    상기 접합 후 상기 이온 주입층에서부터 상기 절연성 기판 상의 실리콘 박막을 박리하여 상기 절연성 기판 상에 실리콘 박막이 전사된 SOI 기판을 얻는 박리 공정을 적어도 포함하여 이루어지는 제조 방법으로부터 얻어진 것으로,
    상기 에칭의 대상이 되는 SOI 기판의 실리콘 박막이 박리 후의 실리콘 박막인, 조면화된 이면을 갖는 SOI 기판의 제조 방법.
  4. 제3항에 있어서, 상기 절연성 기판이 석영 기판, 유리 기판 또는 사파이어 기판인, 조면화된 이면을 갖는 SOI 기판의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 에칭 공정이 알칼리 에칭액의 사용을 포함하고, 이 알칼리 에칭액이 암모니아과수, 암모니아, 수산화칼륨, 수산화나트륨, 수산화세슘, 수산화테트라메틸암모늄, 에틸렌디아민-피로카테콜-물(EDP) 및 하이드라진으로 이루어지는 군으로부터 선택되는 하나 이상을 포함하는, 조면화된 이면을 갖는 SOI의 제조 방법.
  6. 제1항 또는 제2항에 있어서, 상기 보호 테이프가 백그라인드용 보호 테이프, 다이싱용 테이프 또는 다이본딩 테이프인, 조면화된 이면을 갖는 SOI 기판의 제조 방법.
  7. 제1항 또는 제2항에 있어서, 상기 보호 테이프를 박리하는 공정이, 상기 샌드 블라스트 처리 후 HF를 포함하는 용액으로 샌드 블라스트면을 세정한 후 상기 보호 테이프를 박리하는 것을 포함하는, 조면화된 이면을 갖는 SOI 기판의 제조 방법.
KR1020100039832A 2009-04-30 2010-04-29 샌드 블라스트 처리된 이면을 갖는 ｓｏｉ 기판의 제조 방법 KR101672547B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009110790A JP5030992B2 (ja) 2009-04-30 2009-04-30 サンドブラスト処理された裏面を有するｓｏｉ基板の製造方法
JPJP-P-2009-110790 2009-04-30

Publications (2)

Publication Number Publication Date
KR20100119514A true KR20100119514A (ko) 2010-11-09
KR101672547B1 KR101672547B1 (ko) 2016-11-03

Family

ID=42455349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100039832A KR101672547B1 (ko) 2009-04-30 2010-04-29 샌드 블라스트 처리된 이면을 갖는 ｓｏｉ 기판의 제조 방법

Country Status (4)

Country Link
US (1) US8288251B2 (ko)
EP (1) EP2246878B1 (ko)
JP (1) JP5030992B2 (ko)
KR (1) KR101672547B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2463805A1 (en) 2010-11-29 2012-06-13 Pantech Co., Ltd. Mobile terminal and method for providing augmented reality using an augmented reality database

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136192B2 (en) * 2012-03-30 2015-09-15 Sintokogio, Ltd. Warp correction device and warp correction method for semiconductor element substrate
KR20150006837A (ko) * 2012-05-08 2015-01-19 신에쓰 가가꾸 고교 가부시끼가이샤 방열 기판 및 그 제조 방법
RU2587096C2 (ru) * 2013-01-09 2016-06-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ обработки поверхности кремниевой подложки
TWI538043B (zh) * 2013-05-28 2016-06-11 國立中央大學 單晶矽基板碗狀凹槽結構之製造方法及具有碗狀凹槽結構之單晶矽基板
US9275868B2 (en) 2013-07-19 2016-03-01 Globalfoundries Inc. Uniform roughness on backside of a wafer
JP2015103661A (ja) * 2013-11-25 2015-06-04 信越半導体株式会社 貼り合わせウェーハの製造方法
CN104282545A (zh) * 2014-10-15 2015-01-14 易德福 一种晶片研磨方法
US9330988B1 (en) 2014-12-23 2016-05-03 International Business Machines Corporation Method of fine-tuning process controls during integrated circuit chip manufacturing based on substrate backside roughness
CN111261554A (zh) * 2020-01-19 2020-06-09 长江存储科技有限责任公司 清洗装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
US20040259324A1 (en) * 2003-06-17 2004-12-23 Brask Justin K. Chemical thinning of silicon body of an SOI substrate
JP2008288556A (ja) * 2007-04-18 2008-11-27 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法
KR20090042138A (ko) * 2007-10-25 2009-04-29 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 기판의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3927977B2 (ja) * 1996-12-18 2007-06-13 キヤノン株式会社 半導体部材の製造方法
US6582999B2 (en) 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP5128761B2 (ja) * 2005-05-19 2013-01-23 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP5064695B2 (ja) 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US8088670B2 (en) 2007-04-18 2012-01-03 Shin-Etsu Chemical Co., Ltd. Method for manufacturing bonded substrate with sandblast treatment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
US20040259324A1 (en) * 2003-06-17 2004-12-23 Brask Justin K. Chemical thinning of silicon body of an SOI substrate
JP2008288556A (ja) * 2007-04-18 2008-11-27 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法
KR20090042138A (ko) * 2007-10-25 2009-04-29 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 기판의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2463805A1 (en) 2010-11-29 2012-06-13 Pantech Co., Ltd. Mobile terminal and method for providing augmented reality using an augmented reality database

Also Published As

Publication number Publication date
KR101672547B1 (ko) 2016-11-03
US20100279488A1 (en) 2010-11-04
US8288251B2 (en) 2012-10-16
EP2246878B1 (en) 2015-01-28
EP2246878A1 (en) 2010-11-03
JP2010262984A (ja) 2010-11-18
JP5030992B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
JP5030992B2 (ja) サンドブラスト処理された裏面を有するｓｏｉ基板の製造方法
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
TWI452631B (zh) Fabrication method of silicon film transfer insulating wafers
JP5274859B2 (ja) 貼り合わせ基板の製造方法
TWI492275B (zh) The method of manufacturing the bonded substrate
US20110076849A1 (en) Process for bonding and transferring a layer
WO2007010619A1 (ja) Ｓｉｍｏｘウェーハの製造方法及びその方法で製造されたｓｉｍｏｘウェーハ
JP5443819B2 (ja) 粗面化された基板の製造方法
TW201005883A (en) Method for manufacturing soi wafer
JP5335564B2 (ja) サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法
US9865497B2 (en) Method for manufacturing bonded wafer
JP5368000B2 (ja) Ｓｏｉ基板の製造方法
US11798802B2 (en) Methods for stripping and cleaning semiconductor structures
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
KR20240151781A (ko) 반도체 구조물들을 박리 및 세정하기 위한 방법들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 4