JP5335564B2 - サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法 - Google Patents

サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法 Download PDF

Info

Publication number
JP5335564B2
JP5335564B2 JP2009133342A JP2009133342A JP5335564B2 JP 5335564 B2 JP5335564 B2 JP 5335564B2 JP 2009133342 A JP2009133342 A JP 2009133342A JP 2009133342 A JP2009133342 A JP 2009133342A JP 5335564 B2 JP5335564 B2 JP 5335564B2
Authority
JP
Japan
Prior art keywords
cleaning
layer
substrate
peeling
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009133342A
Other languages
English (en)
Other versions
JP2010283033A (ja
Inventor
昌次 秋山
芳宏 久保田
信 川合
優二 飛坂
繁 小西
義弘 野島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2009133342A priority Critical patent/JP5335564B2/ja
Priority to PCT/JP2010/058827 priority patent/WO2010140510A1/ja
Publication of JP2010283033A publication Critical patent/JP2010283033A/ja
Application granted granted Critical
Publication of JP5335564B2 publication Critical patent/JP5335564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24CABRASIVE OR RELATED BLASTING WITH PARTICULATE MATERIAL
    • B24C1/00Methods for use of abrasive blasting for producing particular effects; Use of auxiliary equipment in connection with such methods
    • B24C1/06Methods for use of abrasive blasting for producing particular effects; Use of auxiliary equipment in connection with such methods for producing matt surfaces, e.g. on plastic materials, on glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Description

本発明は、サンドブラスト処理を施したSOQ、SOG、SOS基板等の貼り合わせ基板の結晶品質改善方法に関する。
ガラス・石英等のSiO2ベースの基板・部品やサファイアベースの基板・部品等の曇り処理(フロスト処理)をする際に、サンドブラスト法が用いられることがある。 これはアルミナやシリカの微粉を荒らしたい面に吹き付ける方法であり、様々な用途に広く用いられている。特に単結晶シリコン薄膜を積層したSilicon on Quartz(SOQ)やSilicon on Glass(SOG)、Silicon on Sapphire(SOS)基板などは通常のシリコンウェーハと同じようなCMOSプロセスに投入されるため、ロボット・自動搬送の滑り止め、または搬送センサー対応の意味からも裏面を故意に荒らすことは特に重要である。
SOQ、SOG,SOS基板を製造する際のサンドブラスト処理の手順について以下に説明する。
まずサンドブラスト法では微粉がシリコン側を傷つけないために、SOQ、SOG,SOS基板のシリコン側を保護する必要があり、最も簡単な方法は半導体工程に広く用いられている保護テープ(バックグラインド用、ダイシング用)をシリコン側に貼ることであり、サンドブラスト処理後に、必要に応じてフッ化水素(HF)などでサンドブラスト面の洗浄を行い、その後にテープを剥がし、シリコン面を研磨・洗浄するという方法が考えられる。
上記裏面のサンドブラスト処理に引き続いて、SiGen法と呼ばれる方法(イオン注入を施したドナー基板とハンドル基板の片方もしくは双方にプラズマ処理を施し貼り合わせたのち、機械的に剥離を行う)やSOITEC法(イオン注入を施したドナー基板とハンドル基板を貼り合わせたのち、熱で剥離を行う方法)に代表されるイオン注入・剥離法では、剥離直後のシリコン層には0.15μm程度のダメージ層が残存するので(例えば、非特許文献1を参照。)、この層を取り除く必要がある。
ダメージ層全てを研磨で取り除くことは膜厚バラツキを増大させることになるので、実際のプロセスでは、大部分を化学的なエッチング方法で除去し、然る後に研磨で表面を鏡面化するという方法が合理的である。
この場合のプロセスは以下の通りとなる。
薄膜転写後のSOQ、SOG、SOS基板⇒Si層側に保護テープ貼り⇒サンドブラスト処理⇒(必要に応じて)サンドブラスト面の洗浄⇒テープ剥がし⇒剥離ダメージ層の化学エッチング⇒研磨・洗浄
ここで用いる保護テープはUV硬化テープ(UV光を当てることにより粘着力が低下し、脱離が容易になるもの)などに代表されるものを使用している。
また保護テープを剥がした後に施すエッチングにはアルカリ系のエッチング溶液を使用している。
「SOIの科学」第二章・第二節・第二項 p.61、リアライズ社
しかしながら本発明者らは、この方法で作製したSOQ, SOG, SOS基板のSi層にボイドと呼ばれる微小なSi欠損部が散見されることを発見した。この欠陥は微小なのでHF浸漬により欠陥を拡大したものが図4である(SOQ基板使用)。
本発明の目的は、上記現状に鑑み、ハンドル基板上にイオン注入・剥離法等で貼り合わせ層を形成した後で、前もって貼り合わせ層表面を保護したうえで、サンドブラスト処理をハンドル基板側に施す場合に、エッチングによってSi層の剥離ダメージ層を除去しドナー薄膜を形成する工程で、微小欠陥が生じるのを防ぐ方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたものである。すなわち、ハンドル基板上にドナー薄膜を備えた貼り合わせ基板の製造方法であって、前記ハンドル基板上にイオン注入・剥離法によって貼り合わせ層を形成する工程と、前記貼り合わせ層の表面を保護部材で被覆する工程と、前記ハンドル基板表面にサンドブラスト処理を施す工程と、前記保護部材を剥離する工程と、前記保護部材を剥離した後の貼り合わせ層の表面に対してエッチング作用が無い洗浄を施す工程と、前記洗浄工程の後に貼り合わせ層表面を化学エッチングして前記ドナー薄膜を形成する工程とを含む貼り合わせ基板の製造方法である。
本発明にかかる貼り合わせ基板の製造方法により、残存有機物を除去もしくは改質した後にエッチング工程に入ることで、ボイド欠陥を大幅に低減することが可能となった。
本発明の貼り合わせ基板の製造方法における工程の一例を示すフローチャートである。 テープを剥離した後、貼り合わせ層表面に各種処理を行い、最後にSC1溶液でエッチングした後に観察された欠陥の数を計数した結果を示すグラフである。 テープを剥離した後、貼り合わせ層表面に各種処理を行い、最後にTMAH溶液でエッチングした後に観察された欠陥の数を計数した結果を示すグラフである。 ボイドと呼ばれる微小なSi欠損部をHF浸漬により拡大したシリコン表面の顕微鏡写真である。 従来の貼り合わせ基板の製造方法における欠陥発現の過程を示す模式図である。
当方による観察・評価の結果、欠陥発現の過程を図5に示す。
図5に示すのは、ハンドル基板上にドナー薄膜を備えた貼り合わせ基板の製造方法である。まず、ハンドル基板103上にイオン注入・剥離法によって貼り合わせ層102を形成する。この際、貼り合わせ層102の表面には0.15um程度の剥離ダメージ層が形成されている。ついで、貼り合わせ層102の表面を保護部材105で被覆する。ハンドル基板表面107にサンドブラスト処理を施し、保護部材105を剥離する。この後で、剥離ダメージ層を除去するために、貼り合わせ層表面を化学エッチングして前記ドナー薄膜109を形成する。この過程で、ドナー薄膜109の表面には、微小な欠陥108が形成されている。
本発明者らが鋭意検討した結果、保護テープに由来する有機物残渣106が貼り合わせ層102の表面に残存した場合に次のエッチング工程で、エッチング溶液と有機物残渣との組み合わせにより、貼り合わせ層102が局部的に選択的に早くエッチングされ、これらの微小な欠陥108が発生することを突き止めた。アルカリ溶液には有機物残渣106を除去する能力はあるものの、完全に除去される前にシリコン層にボイドを残すことが判明した。
図1に、上記検討結果に基づいて開発された本発明の貼り合わせ基板の製造方法の一連の工程を示す。
本発明の貼り合わせ基板の製造方法は、ハンドル基板上に貼り合わせ層を形成した直後の基板、特に薄膜転写後のSOQ,SOG,SOS基板等に好適に適用できる。したがって、ハンドル基板は、石英、ガラス、または、サファイアであることが好ましく、貼り合わせ層は、シリコン層であることが好ましい。
ハンドル基板上に貼り合わせ層を形成する方法としては、イオン注入・剥離法が挙げられる。
イオン注入・剥離法は、例えば、ドナー基板または表面に酸化膜を形成したドナー基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、前記ドナー基板または表面に酸化膜を形成したドナー基板のイオン注入した面と、ハンドル基板の1表面とを、表面活性化処理を施したうえで密着させて貼り合わせ、前記イオン注入層を境界として、前記ドナー基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化することにより行う。
なお、上記イオン注入・剥離法で貼り合わせ層を形成する際に、予め裏面を粗面化したハンドル基板を用いることも考えられるが、該剥離時の応力が局所的に異なることで、転写されたドナー薄膜の膜厚がばらつくために望ましくはない。特に、剥離の際に補剛板を裏面に密着させて剥離速度を制御する場合には、補剛板との密着力が局所的に異なることで、剥離時の応力が局所的に異なり、同様に転写されたシリコンの膜厚がばらつく虞があるからである。
したがって、ハンドル基板としては、予め両面研磨したものを用いることが好ましく、貼り合わせ層を形成した後に後述のサンドブラスト処理を施すことが好ましい。
さらには貼り合わせ時に粗面からの異物が貼り合わせ面に入り込み、剥離時にボイドと呼ばれる未転写欠陥を引き起こす可能性があるために、貼り合わせ前の粗面化は望ましくない。
次に、貼り合わせ層の表面を保護部材で被覆する(S2)。ドナー薄膜の表面がサンドブラスト処理を受けないようにするためである。この際、予め有機膜等を塗布することは不要であり、工程は簡略化される。
前記保護部材としては、バックグラインド用保護テープ、ダイシング用テープ、または、ダイボンディングテープであることが好ましい。
次に、ハンドル基板表面にサンドブラスト処理(S3)を行う。サンドブラスト処理で粗面化することにより搬送及び載置時後の取り外しが容易になり、更に透明絶縁性基板をハンドル基板とする貼り合わせ基板では、シリコン半導体ウエーハの工程と同じく、表面の識別が簡便なものとすることができる。
サンドブラスト面に対しては、必要に応じてHFを含む溶液等で洗浄(S4)を行う。粉末が残存していると貼り合わせ層の表面を汚染する虞があるからである。上記洗浄により、サンドブラスト処理を施した裏面の凹凸からの発塵を効果的に抑制し、パーティクル汚染が発生するのを抑制できる。
次に、保護部材を剥離する(S5)。保護部材を剥離する方法としては、特に限定されないが、UV硬化テープを用いる場合は、UV硬化処理が挙げられる。
本発明の貼り合わせ基板の製造方法では、ここで、貼り合わせ層の表面に対して、エッチング作用が無い洗浄を施す工程(S6)を含む。
洗浄方法としては、UVドライ洗浄、UVオゾン洗浄、硫酸洗浄、硫酸過水の少なくともいずれか1つを含むことが好ましく、2種以上の洗浄方法(SPM)洗浄、または、プラズマ洗浄(アッシング)を用いることも可能である。
なお、プラズマ洗浄を行う場合、その雰囲気は、酸素、アルゴンおよび窒素からなる群より選択される1種または2種以上の混合ガスであることが好ましい。
次いで、貼り合わせ層の表面の剥離ダメージ層を取り除くために、化学エッチング(S7)を行い、ドナー薄膜を形成する。
前記化学エッチングに用いるエッチング溶液としては、アンモニア過水、アンモニア、KOH、NaOH、CsOH、TMAH、EDPおよびヒドラジンからなる群より選択される1種または2種以上の組み合わせであることが好ましい。
ドナー薄膜の最終的な膜厚としては、特に限定はされないが50nm〜500nmとすることができる。一般的に有機溶剤はアルカリ溶液を比較するとエッチング速度が遅いので、正確なエッチング量制御が必要な際には適している。
これらのようにすれば、石英、ガラス、サファイア等の絶縁性基板の表面上にシリコン等のドナー薄膜を形成した異種物質の貼り合わせ基板を準備することができるとともに、TFT−LCDや高周波(RF)デバイス、その他MEMS製品等の用途に適したものとなる。
まず、ハンドル基板として両面研磨された150mmの石英基板(信越化学工業社製、厚さ625um)を準備した。
次にドナー基板として、径150mm、酸化膜を200nm成長させて単結晶シリコン基板(信越化学工業社製)を準備した。該シリコン基板のハンドル基板との貼り合わせ面について、水素イオンを注入し、イオン注入層を形成した。イオン注入条件は、注入エネルギーを55keVとした。
次に、プラズマ処理装置を用い、プラズマ用ガスとして窒素ガスを導入し、準備したシリコン基板のイオン注入面、ならびに、石英基板の1面に表面活性化処理を施した。
そして、これらの基板を室温で貼り合わせ、300℃で30分間熱処理を行った後、貼り合わせ界面付近に機械的衝撃を加えることにより、イオン注入層を境界としてシリコン基板の一部を剥離し、石英基板の表面上にシリコン薄膜を形成したSOQ基板を形成した。
剥離直後のSOQ基板(口径150mm、厚さ625um、シリコン層厚さ400nm)を複数枚作製し、それぞれにダイシングテープ(品番:D636、リンテック社製)を被覆し、石英基板側の表面にサンドブラスト処理を施した。その後、2%フッ酸にウェーハを浸漬し洗浄を行い、乾燥の後、UV硬化を施しテープを剥がした。
ついで、以下の処理を別々のウェーハに対して施した。
(1)未処理
(2)UVドライ洗浄(5分)
(3)UVオゾン洗浄(5分)
(4)熱濃硫酸(98%、80℃、5分)
(5)硫酸過水洗浄(HSO:H=4:1 、5分)
(6)Oプラズマ洗浄(アッシング処理:5分)
(7)Arプラズマ処理(5分)
これらの処理の後にエッチングにより、120nmのシリコン層を除去し、続いて50nmの研磨(CMP研磨)を行った。エッチングに用いたアルカリ溶液は、SC1溶液とし、過酸化水素水の量を故意に減らし、エッチング効果を高めたものである。組成は、NH4OH:H2O2:H2O = 1:0.2:10であり処理温度は80℃とした。この後に検査のためにウェーハを10%HF溶液に10分浸漬し、ボイド欠陥を通じて下地の石英層をエッチングすることで欠陥を見やすくした後に欠陥検査装置を用い、0.2μm以上の欠陥数を数えた。結果を図2に示す。この図より、程度の差はあるものの(2)〜(7)の対策が功を奏していることがわかった。
実施例1と同様の実験を行った。エッチング溶液のみを変更し、TMAH(Tetramethyl ammonium hydroxide)溶液を用い、120nmのシリコン層を除去し、続いて50nmの研磨(CMP研磨)を行った。検査のためにウェーハを10%HF溶液に10分浸漬し、ボイド欠陥を通じて下地の石英層をエッチングすることで欠陥を見やすくした後に欠陥検査装置を用い、欠陥数を数えた。結果を図3に示す。欠陥数は実施例1と多少異なるものの、傾向としては実施例1と同じであることが判明した。この結果から、用いるエッチング溶液には影響されないことが示唆された。

Claims (7)

  1. ハンドル基板上にドナー薄膜を備えた貼り合わせ基板の製造方法であって、
    前記ハンドル基板上にイオン注入・剥離法によって貼り合わせ層を形成する工程と、
    前記貼り合わせ層の表面を保護部材で被覆する工程と、
    前記ハンドル基板の表面にサンドブラスト処理を施す工程と、
    前記保護部材を剥離する工程と、
    前記保護部材を剥離した後の貼り合わせ層の表面に対してエッチング作用が無い洗浄として、UVドライ洗浄、UVオゾン洗浄、硫酸洗浄、硫酸過水洗浄およびプラズマ洗浄からなる群より選択される1つまたは2つ以上の方法による洗浄を施す工程と、
    前記洗浄工程の後に貼り合わせ層表面を化学エッチングして前記ドナー薄膜を形成する工程とを含む貼り合わせ基板の製造方法。
  2. 前記貼り合わせ層の保護部材による被覆に先立ち、有機膜の塗布が不要であることを特徴とする請求項1に記載の貼り合わせ基板の製造方法。
  3. 前記プラズマ洗浄の雰囲気が、酸素、アルゴンおよび窒素からなる群より選択される1種または2種以上の混合ガスであることを特徴とする請求項2に記載の貼り合わせ基板の製造方法。
  4. 前記保護部材が、バックグラインド用保護テープ、ダイシング用テープ、または、ダイボンディングテープであることを特徴とする請求項1ないし3のいずれかに記載の貼り合わせ基板の製造方法。
  5. 前記化学エッチングに用いるエッチング溶液が、アンモニア過水、アンモニア、KOH、NaOH、CsOH、TMAH、EDPおよびヒドラジンからなる群より選択される1種または2種以上の組み合わせであることを特徴とする請求項1ないし4のいずれかに記載の貼り合わせ基板の製造方法。
  6. 前記ハンドル基板が、石英、ガラス、または、サファイアであることを特徴とする請求項1ないし5のいずれかに記載の貼り合わせ基板の製造方法。
  7. 前記サンドブラスト処理の後に、HFを含む溶液でサンドブラスト面を洗浄してから前記保護部材を剥がすことを特徴とする請求項1ないし6のいずれかに記載の貼り合わせ基板の製造方法。


JP2009133342A 2009-06-02 2009-06-02 サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法 Active JP5335564B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009133342A JP5335564B2 (ja) 2009-06-02 2009-06-02 サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法
PCT/JP2010/058827 WO2010140510A1 (ja) 2009-06-02 2010-05-25 サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009133342A JP5335564B2 (ja) 2009-06-02 2009-06-02 サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法

Publications (2)

Publication Number Publication Date
JP2010283033A JP2010283033A (ja) 2010-12-16
JP5335564B2 true JP5335564B2 (ja) 2013-11-06

Family

ID=43297646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009133342A Active JP5335564B2 (ja) 2009-06-02 2009-06-02 サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法

Country Status (2)

Country Link
JP (1) JP5335564B2 (ja)
WO (1) WO2010140510A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113414193A (zh) * 2021-07-09 2021-09-21 百腾科技(苏州)有限公司 一种pc膜的剥离方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162630A (ja) * 1990-10-25 1992-06-08 Mitsubishi Materials Shilicon Corp 半導体基板
JP2003224247A (ja) * 2002-01-29 2003-08-08 Shin Etsu Handotai Co Ltd Soiウエーハ及びsoiウエーハの製造方法
JP2006294957A (ja) * 2005-04-13 2006-10-26 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法及び貼り合わせsoiウエーハ
JP5274859B2 (ja) * 2007-04-18 2013-08-28 信越化学工業株式会社 貼り合わせ基板の製造方法

Also Published As

Publication number Publication date
JP2010283033A (ja) 2010-12-16
WO2010140510A1 (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
JP5274859B2 (ja) 貼り合わせ基板の製造方法
US8088670B2 (en) Method for manufacturing bonded substrate with sandblast treatment
KR101541940B1 (ko) Soi 기판의 제조 방법
KR100769327B1 (ko) 두 웨이퍼 결합에 선행되는 열처리
JP5030992B2 (ja) サンドブラスト処理された裏面を有するsoi基板の製造方法
JP2013522896A (ja) セミコンダクタオンインシュレータ型の基板の仕上げ処理方法
KR101901872B1 (ko) Soi웨이퍼의 제조방법
JP2011071487A (ja) 層の貼り合わせおよび転写プロセス
WO2007010619A1 (ja) Simoxウェーハの製造方法及びその方法で製造されたsimoxウェーハ
WO2014080563A1 (ja) Soiウェーハの製造方法
JP5335564B2 (ja) サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法
JP5443819B2 (ja) 粗面化された基板の製造方法
TW201005883A (en) Method for manufacturing soi wafer
JP5443833B2 (ja) 貼り合わせsoi基板の製造方法
JP5368000B2 (ja) Soi基板の製造方法
JP2009252948A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130731

R150 Certificate of patent or registration of utility model

Ref document number: 5335564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150