CN101803002A - 通过层转移制造结构的方法 - Google Patents

通过层转移制造结构的方法 Download PDF

Info

Publication number
CN101803002A
CN101803002A CN200880106202A CN200880106202A CN101803002A CN 101803002 A CN101803002 A CN 101803002A CN 200880106202 A CN200880106202 A CN 200880106202A CN 200880106202 A CN200880106202 A CN 200880106202A CN 101803002 A CN101803002 A CN 101803002A
Authority
CN
China
Prior art keywords
substrate
neighboring area
width
accepting
donor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880106202A
Other languages
English (en)
Other versions
CN101803002B (zh
Inventor
B·苏利耶布歇
S·凯尔迪勒
W·施瓦岑巴赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101803002A publication Critical patent/CN101803002A/zh
Application granted granted Critical
Publication of CN101803002B publication Critical patent/CN101803002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种通过将施主衬底(30)的层(32)转移到接受衬底(10)来制造半导体结构的方法,所述方法包括如下步骤:(a)在施主衬底(30)中生成脆化区(31),以便限定前述层(32),(b)处理施主衬底(30)和/或接受衬底(10)的表面,以便增大两个衬底之间的键合强度,(c)使施主衬底(30)直接晶片键合到接受衬底(10),(d)在脆化区(31)中分离施主衬底(30),以便形成所述半导体结构,其中接受衬底的表面除周边的冠以外均被转移层(32)覆盖。所述方法的特征在于,在步骤(b)中控制衬底表面的处理,从而施主衬底与接受衬底之间的键合强度在这些衬底的周边区域中的增大低于键合强度在所述衬底的中心区域中的增大,并且所述周边区域的宽度至少等于冠的宽度且低于10mm。

Description

通过层转移制造结构的方法
技术领域
本发明涉及一种通过层转移制造结构的方法。该方法特别用于利用Smart CutTM技术进行的SOI(绝缘体上硅)的制造中。
背景技术
Smart CutTM可以将施主衬底的薄层转移到接受衬底,并包括以下步骤:
a)将原子种类注入施主衬底中,以便在与待转移的薄层的厚度相等的深度处生成脆化区。
b)与衬底接触并直接晶片键合。
由于晶片表现出卷边(ERO)并因此在其周边附近不接触,因此除周边以外,衬底的整个表面都被键合,如图1所示。
c)在脆化区分离施主衬底,并将薄层转移到接受衬底。
衬底通常以圆形晶片的形式出现;例如,现在使用300mm的晶片。
未发生薄层转移的周边区域被称为冠(crown)。参考图2,其显示了SOI晶片的四个周边区域的俯视图,冠CP位于接受衬底的圆周100(冠的外边缘)与转移层的圆周200(内边缘)之间。在图2的晶片上,冠CP是均匀的,即SOI圆周是均匀的。
在直接晶片键合之前,可以对衬底的至少其中之一的表面进行等离子体激活。该激活可以显著增强键合强度。
还可以通过键合前的适当清洗来增强键合强度,例如O3/SC1/SC2类型的序列,其中在50℃以下的温度执行SC1。
但是已发现,增强键合强度可以在最终产物(即分离后获得的SOI)中产生不均匀的冠宽(在本领域被称为“锯齿形边”)。所出现的现象是在分离之后冠包括已经被转移的小的独立区。
因此,在几百微米的长度上、朝接受衬底的周边出现转移区的随机的、局部的增大,从而冠宽变得不均匀。在图3的照片中可见转移区的增大,其中较浅的区域表示被转移的层,较深的层是冠。
文件WO2007/06145公开了一种防止SOI中边缘空洞的形成的方法,所述的边缘空洞是优选地位于SOI的周边处的未被转移的区域。
因此本发明的一个目的是提供一种通过层转移制造结构的方法,以便保证被转移的层的边缘是均匀的,没有任何局部增大。
发明内容
本发明的第一目的是一种通过将施主衬底的层转移到接受衬底上来制造半导体结构的方法,所述方法包括以下步骤:
(a)在施主衬底上生成脆化区,以便限定前述层,
(b)处理施主和/或接受衬底的表面,以便增大两个衬底之间的键合强度,
(c)使施主衬底直接晶片键合到接受衬底,
(d)在脆化区中分离施主衬底,以便形成所述半导体结构,其中接受衬底的表面除周边的冠以外均被转移层(32)覆盖。
前述方法的特征在于,在步骤(b)中,控制衬底表面的处理,从而施主衬底与接受衬底之间的键合强度在这些衬底的周边区域中的增大低于键合强度在所述衬底的中心区域中的增大,并且所述周边区域的宽度至少等于冠的宽度且低于10mm。
根据本发明的其他可能特征:
-衬底之间的键合强度在周边区域中不被增大;
-周边区域中的键合强度比衬底的中心区域中的键合强度至少低15%;
-所述周边区域的宽度在0.2至10mm之间;
-所述方法包括,在步骤(b)之前,试验确定冠的宽度;
-试验确定冠的宽度涉及通过将施主衬底的层转移到接受衬底来制造半导体参考结构,包括如下步骤:
a)在施主衬底中生成脆化区,以便限定所述层,
b)处理施主和/或接受衬底的表面,以便增大两个衬底之间的键合强度,
c)使施主衬底直接晶片键合到接受衬底,
d)在脆化区中分离施主衬底,以便测量所述参考结构上的接受衬底的冠的宽度。
-根据本发明的第一实施例,步骤(b)中的处理涉及等离子体激活,其中周边区域不暴露给等离子体;
-根据本发明的变化例,步骤(b)包括整个衬底表面的等离子体激活或清洗(优选地,在低于50℃的温度执行SC1清洗),然后去激活(deactivation)周边区域,通过周边区域的化学蚀刻执行所述去激活;为此,在旋转衬底时通过喷射将蚀刻溶液分散到衬底的周边区域上。
附图说明
参考附图通过以下详细描述可以理解本发明的其他特征和优点,其中:
图1是穿过两个晶片的剖面照片,其显示SOI冠的起始位置处的卷边;
图2是显示均匀冠的SOI晶片的边缘的俯视图;
图3是显示锯齿形边缘现象的晶片的冠的照片;
图4是在SOI的制造中、在施主衬底被键合到接受衬底上之后结构的剖面图;
图5是薄层分离和转移之后上述结构的剖面图;
图6显示本发明的第一实施例;
图7显示本发明的第二实施例;
图8显示本发明的第三实施方案;
图9显示本发明的第四实施例。
具体实施方式
SOI晶片注释:
图4显示了施主衬底30被键合到接受衬底10上之后获得的结构。
当使用Smart CutTM技术时,施主衬底30例如可以被氧化物的层20覆盖。通过本领域技术人员已知的方法,氧化物可以被沉积或者通过施主衬底的热氧化而形成。
然后施主衬底30接受原子种类的注入,例如氢和/或氦,例如,调节注入的剂量和强度从而在与待转移的施主衬底层的厚度匹配的深度处获得注入峰值。被注入原子种类的区域31被称为脆化区。
一旦施主衬底30的表面和/或接受衬底10已经经过等离子体激活,适当地,使衬底接触并直接晶片键合。
等离子体激活的效果是增大两个衬底之间的键合强度。
还可以通过在键合之前进行O3/RCA清洗来获得该键合强度的增大,其中在低于50℃的温度执行SC1。该清洗对于本领域技术人员来说是公知的,因此在此不再详细描述。只简单地指出RCA涉及被称为SC1和SC2的浴序列。SC1是H2O、H2O2和NH4OH的混合物。SC2是H2O、H2O2和HCl的混合物。H2O中的冲洗步骤插入SC1和SC2浴之间。O3清洗对应于其中溶解有臭氧气体的第一H2O浴。
如图4所示,两个衬底的晶片没有垂直于表面的边缘,相反,它们表现出箭头标记C所示的卷边。因此衬底10和30没有键合到边缘,而是键合到卷边。
然后,沿着脆化区31分离施主衬底30。为此,可以通过机械力或者提高温度来开始分离;该分离以分离波的形式传播到整个表面。所获得的SOI结构显示在图5中。由于在晶片边缘处存在卷边,因此从施主衬底30被转移的部分不延伸到接受衬底10的整个表面上,而是仅延伸到周边的冠CP的边缘。
对于300mm的晶片,周边的冠CP相对于晶片的边缘通常是1mm宽。
通过周边的冠CP中的转移区(换言之,氧化物20和薄层32)的存在来解释背景技术部分中介绍的锯齿形边缘现象。
在一般采用的等离子体激活过程中,等离子体激活衬底的整个有用表面(被称为“前面”)以及晶片边缘,但是不激活不暴露给等离子体的后面,因为其位于电极上。
发明的具体描述
由于晶片卷边处的过强键合,会出现锯齿形边缘现象。
实际上,在键合前施主和/或接受衬底的等离子体激活或适当的清洗之后进行的键合作用中,两个晶片更强地彼此粘着,这减小了转移后的冠的宽度。
这由以下事实解释:卷边不是凸出的角,而是晶片边缘的平缓曲线。
如果键合的晶片边缘表现出局部不规则性,则等离子体激活后的转移在冠中再现这些导致锯齿形边缘的可能的不规则。
如果没有激活,则键合不传播到这些不均匀的边缘(虽然不能排除在衬底内还存在表面不规则性的可能性,由于键合表面的局部平行结构,不能显现衬底内的表面不规则性),且转移生成更宽的且更均匀的冠,换言之,没有锯齿形边缘的冠。
一般来说,本发明能够通过控制已被处理的衬底的表面的激活或清洗来避免锯齿形边缘现象,从而控制两个衬底之间的键合强度。实际上,可以设想如果可以在衬底的周边附近保持或获得弱键合强度,则可以限制冠中出现转移区的风险。
为此,第一方案是通过在周边区域中不执行激活来保持周边区域中的低键合强度。
可选地,通过在键合之前激活或清洗可以减小所获得的较高的键合强度。
在两种情况中,控制键合前的激活或清洗,从而最终衬底之间键合强度的增大在周边区域中比在这些衬底的中心区域中要弱。典型的,周边区域中的键合强度将比衬底的中心区域中的键合强度至少低15%。
本发明的第一实施例包括以下步骤:等离子体激活除周边区域外一个衬底和/或另一个衬底的被键合在它(它们)之上的整个表面。
本发明的可变例包括以下步骤:在键合待键合的一个衬底和/或另一个衬底的整个表面之前,执行等离子体激活或清洗,然后(在键合之前)仅在周边区域中执行局部去激活(键合之前)。
发生去激活或未激活(non-activation)的周边区域的宽度通常在0.2至10mm之间,特别在0.5至2.5mm之间,优选为2mm。
该宽度通常对应于大于或等于冠宽度的宽度,在分离开始时,冠的宽度一般在0.2至2mm之间,特别在0.8至1.2mm之间。
在实际应用中,在采用用于希望获得的结构的相同步骤之前制造参考结构是有利的,换言之:
i)在施主衬底中生成脆化区,以限定层,
ii)处理施主和/或接受衬底的表面,以便增大两个衬底之间的键合强度,
iii)在接受衬底上直接晶片键合施主衬底,
iv)在脆化区中分离施主衬底。
然后在参考结构上测量接受衬底上的冠的宽度,然后确定周边区域的宽度使其大于或等于在参考结构上测得的冠的宽度。
还可以通过循环来执行,换言之,为周边区域设置任意宽度,例如2mm,然后开始本发明中描述的步骤并测量所得的冠的宽度。对于随后的结构,调节周边区域的宽度使其大于或等于该冠的宽度。
第一实施例:周边区域的未激活
本发明的第一可能实施例涉及在键合前实施等离子体激活,控制该激活使得暴露到等离子体的一个或两个衬底的边缘不被等离子体激活。
这样,边缘区域中衬底之间的键合强度的增大小于中心区域中键合强度的增大,如果键合强度确实增大的话。
这类等离子体激活的启动取决于等离子体处理所使用的设备的类型。
通过比待处理的衬底小的源生成等离子体,扫过整个表面通常使包括衬底的周边在内的整个衬底被均匀地处理。
因此,本发明涉及修改扫过动作从而晶片边缘不被等离子体处理,例如用“点型”等离子体源扫过不包含距离边缘最近的几毫米(换言之,至少是将来的冠的宽度)的衬底表面。在此,点型源是指测定表面积为几平方毫米的源。图6显示了这种情况:虚线表示出点型等离子体源P的轨迹,该等离子体源P扫过衬底的除周边区域以外的整个表面。
对于通过比最大衬底尺寸(即圆形晶片情况下的直径)长的线性源产生等离子体的情况,沿一个方向的移动通常可以通过一次或几次扫过均匀地处理衬底的整个表面。
因此,本发明涉及将该线性源分裂成一连串小的点型源,并仅在小源不面对衬底的周边时打开这些小源,从而扫过待处理的表面。
参考图7,线性等离子体源由一连串小的点型源P构成。线性源沿箭头方向移动。仅打开面对待激活区的源P(其由浅色方形表示)。与边缘相对的源(由黑色方形表示)不产生等离子体,从而边缘不被处理。
在最一般的情况下,通过尺寸与衬底相当的固定源产生等离子体,本发明涉及消除或限制等离子体,从而不激活晶片4的周边。
为此,本发明构思,例如通过防止等离子体处理晶片的边缘来限制等离子体。
参考图8,例如可以通过连接到电极3上的环形隔板(annularscreen)2获得上述限制,其中被处理的衬底1放在电极3上,且环形隔板2覆盖该衬底的边缘而不与其接触。隔板的内径等于被激活的表面的直径,且隔板被设计为与支撑衬底的电极具有相同的电势。晶片和悬于其上的隔板之间的空间的宽度等于周边区域的宽度,因此所述空间与等离子体P分离。
隔板可以例如由与被处理的衬底相同的材料制成,这种结构能够限制被处理的衬底的污染。
可以在等离子体处理前定位被分割为两个直径相对的移动部的隔板,并在等离子体处理后移走该隔板,从而利于接下来的在设备中对衬底的操作。
隔板不必由实心材料制成;其也可以是最大网格尺寸小于Debye长度的格栅,从而对于等离子体来说其可以被看作实心材料,但是允许中性种类的循环(使用格栅能够在气流中获得较少的扰动)。可以用涂层覆盖制造格栅的框架的导电材料,以防止衬底的污染——例如用于Si衬底的Si或SiC膜。
第二实施例:周边区域的去激活
根据本发明的变化例,通过键合之前的待键合的一个衬底和/或另一个衬底的整个表面的等离子体激活或适当清洗,然后例如借助于化学清洗仅在边缘区域中执行局部去激活(键合之前),来获得键合强度的增大。
实际上,可以通过化学蚀刻衬底边缘处的等离子体修改厚度的全部或部分来部分或完全破坏涉及几十埃的深度处的表面修改的等离子体激活,从而获得均匀的冠宽度。
类似地,对于键合前的适当清洗,可以通过适当增大周边区域中的表面的微观粗糙度来获得去激活(在周边区域中,平均粗糙度通常被增大0.3埃的量级)。
从实用的观点来看,参考图9,在衬底1旋转时借助于利用喷射的湿洗,可以仅在衬底1的周边处准确地引导化学产物的喷射,从而周边区域被去激活。
被分散的化学产物将蚀刻被等离子体或清洗激活的表面上存在的材料。例如,在存在SiO2的情况下,可以使用基于NH4OH、H2O2、H2O的混合物(例如在20-80℃稀释的SC1)或者甚至于很稀的基于HF酸的溶液(例如用0.5%的HF蚀刻4nm,然后分散含臭氧的水,以便在键合之前恢复晶片边缘的亲水性)。
由于衬底旋转产生的离心力,蚀刻溶液局部保持在周边区域中。

Claims (9)

1.一种通过将施主衬底(30)的层(32)转移到接受衬底(10)来制造半导体结构的方法,所述方法包括如下步骤:
(a)在施主衬底(30)中生成脆化区(31),以便限定前述层(32),
(b)处理施主衬底(30)和/或接受衬底(10)的表面,以便增大两个衬底之间的键合强度,
(c)使施主衬底(30)直接晶片键合到接受衬底(10),
(d)在脆化区(31)中分离施主衬底(30),以便形成所述半导体结构,其中接受衬底的表面除周边的冠以外均被转移层(32)覆盖,
所述方法的特征在于,在步骤(b)中控制衬底的处理,从而施主衬底与接受衬底之间的键合强度在这些衬底的周边区域中的增大低于键合强度在所述衬底的中心区域中的增大,并且所述周边区域的宽度至少等于冠的宽度且低于10mm。
2.根据权利要求1所述的方法,其特征在于,衬底之间的键合强度在周边区域中不被增大。
3.根据权利要求1或2所述的方法,其特征在于,周边区域中的键合强度比衬底的中心区域中的键合强度至少低15%。
4.根据权利要求1至3中任一项所述的方法,其特征在于,所述周边区域的宽度在0.2至10mm之间。
5.根据权利要求4所述的方法,其特征在于,所述方法包括,在步骤(b)之前,试验确定冠的宽度。
6.根据权利要求5所述的方法,其特征在于,试验确定冠的宽度涉及通过将施主衬底的层转移到接受衬底来制造半导体参考结构,包括如下步骤:
a)在施主衬底中生成脆化区,以便限定所述层,
b)处理施主和/或接受衬底的表面,以便增大两个衬底之间的键合强度,
c)使施主衬底直接晶片键合到接受衬底,
d)在脆化区中分离施主衬底,以便测量所述参考结构上的接受衬底的冠的宽度。
7.根据权利要求1至6中任一项所述的方法,其特征在于,步骤(b)中的处理是等离子体激活,其中周边区域不暴露给等离子体。
8.根据权利要求1至6中任一项所述的方法,其特征在于,步骤(b)中的处理包括对衬底的整个表面执行以下处理:包括在低于50°C的温度执行SC1的湿洗或者等离子体激活,然后通过周边区域的化学蚀刻执行去激活。
9.根据权利要求8所述的方法,其特征在于,在旋转衬底时通过喷射将蚀刻溶液分散到衬底的周边区域上。
CN2008801062027A 2007-09-12 2008-09-11 通过层转移制造结构的方法 Active CN101803002B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0757511A FR2920912B1 (fr) 2007-09-12 2007-09-12 Procede de fabrication d'une structure par transfert de couche
FR0757511 2007-09-12
PCT/EP2008/062018 WO2009034113A1 (en) 2007-09-12 2008-09-11 Method of producing a structure by layer transfer

Publications (2)

Publication Number Publication Date
CN101803002A true CN101803002A (zh) 2010-08-11
CN101803002B CN101803002B (zh) 2013-01-09

Family

ID=39092009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801062027A Active CN101803002B (zh) 2007-09-12 2008-09-11 通过层转移制造结构的方法

Country Status (7)

Country Link
US (1) US8420500B2 (zh)
EP (1) EP2195836A1 (zh)
JP (1) JP5231555B2 (zh)
KR (1) KR101172585B1 (zh)
CN (1) CN101803002B (zh)
FR (1) FR2920912B1 (zh)
WO (1) WO2009034113A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832115A (zh) * 2011-06-14 2012-12-19 国际商业机器公司 用于受控层传送的方法
CN108701627A (zh) * 2016-03-02 2018-10-23 索泰克公司 用于确定供体基板中的合适注入能量的方法和用于制造绝缘体上半导体结构的工艺
CN110277310A (zh) * 2018-03-15 2019-09-24 台湾积体电路制造股份有限公司 半导体装置的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5478166B2 (ja) * 2008-09-11 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
JP5859742B2 (ja) * 2011-04-28 2016-02-16 京セラ株式会社 複合基板
JP5976999B2 (ja) * 2011-05-30 2016-08-24 京セラ株式会社 複合基板
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
JP6705472B2 (ja) 2018-06-18 2020-06-03 Tdk株式会社 非可逆回路素子及びこれを用いた通信装置
CN110183221B (zh) * 2019-05-05 2021-11-30 南京中电熊猫磁电科技有限公司 超低温度磁导率稳定性的锰锌软磁铁氧体材料的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE111261T1 (de) * 1986-12-19 1994-09-15 Applied Materials Inc Plasmaätzvorrichtung mit magnetfeldverstärkung.
US5298465A (en) * 1990-08-16 1994-03-29 Applied Materials, Inc. Plasma etching system
US5423918A (en) * 1993-09-21 1995-06-13 Applied Materials, Inc. Method for reducing particulate contamination during plasma processing of semiconductor devices
JP3294934B2 (ja) * 1994-03-11 2002-06-24 キヤノン株式会社 半導体基板の作製方法及び半導体基板
FR2842649B1 (fr) * 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
JP3996557B2 (ja) * 2003-07-09 2007-10-24 直江津電子工業株式会社 半導体接合ウエーハの製造方法
JP2005347302A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の製造方法
KR100539266B1 (ko) * 2004-06-02 2005-12-27 삼성전자주식회사 호 절편 형태의 한정부를 가지는 플라즈마 공정 장비
KR100553713B1 (ko) * 2004-06-03 2006-02-24 삼성전자주식회사 플라즈마 식각 장치 및 이 장치를 이용한 포토 마스크의제조 방법
JP4520820B2 (ja) * 2004-10-27 2010-08-11 株式会社日立ハイテクノロジーズ 試料処理装置及び試料処理システム
US7919391B2 (en) * 2004-12-24 2011-04-05 S.O.I.Tec Silicon On Insulator Technologies Methods for preparing a bonding surface of a semiconductor wafer
KR101174871B1 (ko) * 2005-06-18 2012-08-17 삼성디스플레이 주식회사 유기 반도체의 패터닝 방법
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP2007251080A (ja) * 2006-03-20 2007-09-27 Fujifilm Corp プラスチック基板の固定方法、回路基板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832115A (zh) * 2011-06-14 2012-12-19 国际商业机器公司 用于受控层传送的方法
CN102832115B (zh) * 2011-06-14 2015-02-18 国际商业机器公司 用于受控层传送的方法
CN108701627A (zh) * 2016-03-02 2018-10-23 索泰克公司 用于确定供体基板中的合适注入能量的方法和用于制造绝缘体上半导体结构的工艺
CN108701627B (zh) * 2016-03-02 2023-08-15 索泰克公司 用于确定供体基板中的合适注入能量的方法和用于制造绝缘体上半导体结构的工艺
CN110277310A (zh) * 2018-03-15 2019-09-24 台湾积体电路制造股份有限公司 半导体装置的制造方法

Also Published As

Publication number Publication date
WO2009034113A1 (en) 2009-03-19
EP2195836A1 (en) 2010-06-16
US8420500B2 (en) 2013-04-16
JP5231555B2 (ja) 2013-07-10
KR20100068424A (ko) 2010-06-23
FR2920912B1 (fr) 2010-08-27
CN101803002B (zh) 2013-01-09
JP2010539696A (ja) 2010-12-16
KR101172585B1 (ko) 2012-08-08
FR2920912A1 (fr) 2009-03-13
US20100304507A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
CN101803002B (zh) 通过层转移制造结构的方法
KR20090029224A (ko) 연속적인 대면적 스캐닝 주입 공정을 위한 방법 및 시스템
KR101309675B1 (ko) 반도체장치의 제조방법
KR102104147B1 (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
JP2009507363A (ja) 制御された劈開プロセスを用いてプレート上の複数タイル部分を形成する方法および構造
WO2009114120A3 (en) Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter
TWI550702B (zh) Removal of wafer wafer recycling method
US9142449B2 (en) Method for manufacturing bonded wafer
CN103890907A (zh) 生产透明soi片的方法
KR20110049880A (ko) 정전 척 및 진공 처리 장치
KR20110066845A (ko) 둥근 모서리 기판을 루팅하는 방법
JP2013045998A (ja) 半導体素子の製造方法
JP2011103409A (ja) ウェーハ貼り合わせ方法
TW201735124A (zh) 用於決定供體基材中適當佈植能量的方法及半導體覆絕緣體型結構的製造方法
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
JP2010123884A (ja) 基板処理方法および基板処理装置
CN104620384A (zh) Soi晶圆的制造方法
CN111630635A (zh) 基板处理方法及基板处理装置
CN104766799B (zh) 一种场效应晶体管的制备方法及相应场效应晶体管
KR101422449B1 (ko) 척킹 구간을 한정한 점착제 척
TWI567860B (zh) 晶圓承載裝置
KR100684657B1 (ko) 태양전지 디바이스 제조 방법
JP2010140975A (ja) 基板除電装置および基板除電方法
KR101398618B1 (ko) 디스플레이용 기판의 세정장치 및 세정방법
KR20090011566A (ko) 웨이퍼의 재생방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant