KR20110066845A - 둥근 모서리 기판을 루팅하는 방법 - Google Patents
둥근 모서리 기판을 루팅하는 방법 Download PDFInfo
- Publication number
- KR20110066845A KR20110066845A KR1020100111468A KR20100111468A KR20110066845A KR 20110066845 A KR20110066845 A KR 20110066845A KR 1020100111468 A KR1020100111468 A KR 1020100111468A KR 20100111468 A KR20100111468 A KR 20100111468A KR 20110066845 A KR20110066845 A KR 20110066845A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- plasma
- routed
- protective material
- etching
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 둥근 모서리 기판(4)을 루팅하는 방법에 관련된다.
상기 방법은 하기의 단계들을 포함하여 주목할 만하며, 상기 방법은
- 플라즈마를 이용하여, 상기 기판(4)의 주변 고리형 영역 상에 보호 물질 층을 증착하는 단계,
- 상기 기판(4)의 앞면(41) 상에 링(60)을 보존하도록, 플라즈마를 이용하여 상기 보호 물질을 부분적으로 식각하는 단계로서, 상기 링(60)은 상기 기판의 에지(43)으로부터 이격되어 연장되어, 이에 따라 접근 가능한 주변 고리형 영역 (400')의 범위를 한정하는 상기 식각하는 단계;
- 기판(4)의 상기 접근가능한 주변 고리형 영역(400')으로 플라즈마 수준을 이용하여 루팅되는 상기 기판(4)을 구성하는 물질의 두께를 식각하는 단계; 및
- 플라즈마를 이용하여 상기 보호 물질(60)의 링을 제거하는 단계;
를 포함한다.
적용되는 분야는 전자 장치들, 광학 장치들, 또는 광전자 장치들이다.
상기 방법은 하기의 단계들을 포함하여 주목할 만하며, 상기 방법은
- 플라즈마를 이용하여, 상기 기판(4)의 주변 고리형 영역 상에 보호 물질 층을 증착하는 단계,
- 상기 기판(4)의 앞면(41) 상에 링(60)을 보존하도록, 플라즈마를 이용하여 상기 보호 물질을 부분적으로 식각하는 단계로서, 상기 링(60)은 상기 기판의 에지(43)으로부터 이격되어 연장되어, 이에 따라 접근 가능한 주변 고리형 영역 (400')의 범위를 한정하는 상기 식각하는 단계;
- 기판(4)의 상기 접근가능한 주변 고리형 영역(400')으로 플라즈마 수준을 이용하여 루팅되는 상기 기판(4)을 구성하는 물질의 두께를 식각하는 단계; 및
- 플라즈마를 이용하여 상기 보호 물질(60)의 링을 제거하는 단계;
를 포함한다.
적용되는 분야는 전자 장치들, 광학 장치들, 또는 광전자 장치들이다.
Description
본 발명은 전자 장치들, 광학 장치들, 또는 광전자 장치들의 분야의 어플리케이션들에 의도된 기판들의 제조에 관한 것이다.
채용된 다양한 제조 방법들 중에서 본딩 단계와 층을 이전하는 단계들을 사용하는 방법들이 설명될 수 있다. 이러한 방법들 중의 일례가 하기에 설명된다.
이러한 방법에 따라서, 엔캡슐레이션을 위한 절연물 층으로 선택적으로 덮인 제1 소위 "도우너 기판(donor substrate)"은 그 내부에 약한 영역을 생성하기 위하여 원자 종들 및/또는 이온 종들을 주입하도록 처리된다. 이러한 기판은 제2 소위 "핸들(handle)" 기판에 분자 접착에 의하여 결과적으로 본딩되고, 이어서, 상기 도우너 기판은 상기 약한 영역을 따라서 두 개의 부분들로 분리되고, 이에 따라 상기 도우너 기판의 물질 및 존재하는 경우에 있어서 선택적인 절연물 층의 원하는 두께가 상기 핸들 기판 상에 이전된다.
이러한 이전을 수행한 후에, 상기 도우너 기판은 소위 "네가티브(negative)" 남은 부분이 되고, 상기 핸들 기판은 소위 "포지티브(positive)" 다층 기판이 된다.
이러한 층 이전 방법은 "실리콘-온-절연물(silicon-on-insulator)"을 나타내는 약어 "SOI"에 의하여 공지된 기판들을 제조할 수 있고, 경쟁력있는 비용으로 제조할 수 있고, 도우너 기판을 가능한 길게 재활용할 수 있다.
첨부된 도 1은 제1 층 이전을 수행한 후에 얻은 네가티브의 일 예의 부분(여기에서는 우측임)의 형상의 단면을 개략적으로 나타낸다. 이는, 상술한 제조 방법에서 사용될 수 있는 새로운 도우너 기판을 형성하기 위하여, 재활용되는 네가티브이다.
상기 도면은 전체적으로 부재 번호 1로 표시된 네가티브를 도시하고, 상기 네가티브는 핸들 기판과 접촉하는 소위 "앞(front)"면(101) 및 이에 대향하는 소위 "뒷(rear)"면(102)을 가지는 도우너 기판(10)을 포함한다.
상기 도우너 기판(10)은 상기 앞면과 상기 뒷면 모두에서 고리형 주변 영역에 둥근 모서리(chamfered)를 가진다. 처음에는, 전체적으로 절연물 층(2)으로 덮이고, 상기 앞면(101)과 상기 약한 영역(103) 사이에서 기판의 둥근 모서리가 아닌 영역 내로 연장된 물질층의 분리를 수행한 후에, 상기 네가티브는 이전되지 않은 고리형 링(104)을 포함한다.
이러한 이전되지 않은 링(104)은 분리의 경계(105) 및 상기 기판의 외측 에지 사이로 또는 다시 말하면 주입된 둥근 모서리 영역의 옆까지 연장된다. 이러한 이전되지 않은 링(104)은 절연물(2a)의 부분과 실리콘(106)의 부분을 포함한다. 예를 들어, 수 백 나노미터의 두께와 1 mm 내지 3 mm의 폭을 가질 수 있다. 그 존재는 상기 도우너 기판의 둥근 모서리 부분이 상기 핸들 기판에 충분히 접착되지 않고, 이에 따라 이전되지 않는 사실과 관련된다.
종래 기술을 따라 수행된 리싸이클링은 하기의 단계들을 포함한다.
- 뒷면 상에 존재하고 에지 상에 존재하는 절연물(2a)인 절연물(2) 모두를 제거하는 단계;
- 단차 형상의 프로화일을 제거하기 위하여 실리콘의 남은 링(106)을 제거하는 단계;
- 상기 기판의 앞면 전체에 걸쳐서, 주입에 의하여 손상된 두께에 적어도 상응하는 실리콘 두께를 제거하는 단계;
- 예를 들어 약어 "CMP"로서 본 기술분야의 당업자에게 공지된 화학적 기계적 연마를 수행하여, "거울 연마된(mirror polished)"으로 지칭된 표면 조건을 회복하도록 상기 네가티브의 앞면을 연마하는 단계;를 포함한다.
이러한 리싸이클링은, 예를 들어, 유럽특허번호 제EP1156531호에 개시된 방법에 따라 수행될 수 있고, 예를 들어 산의 염욕(bath) 내에 식각에 의하여 상기 네가티브를 탈산화하는 단계 및 웨이퍼의 최외측 에지를 연마하는 단계를 수행하고, 이어서 주입된 표면을 연마하는 단계로 구성된다.
실제적으로, 상기 기판의 앞면 상에 물질을 제거만을 하는 장치는 균일한 두께를 제거할 수 없음을 발견하였다. 이러한 이유에 따라서, 상기 네가티브의 양면 연마를 수행하는 장치를 사용하는 것이 바람직하며, 상기 도우너 기판의 각각의 면에서 물질을 5 ㎛에 가깝게 제거할 수 있다.
상술한 리싸이클링 방법들은 실제로는 여러가지 한계들을 가진다.
- 유지하기 어려운 높은 가격 및 큰 장치와 연마 슬러리들 및 연마 패드들과 같은 소모성 제품들의 높은 소모품을 요구하는 적어도 두 개의 또는 심지어는 세 개의 연마 단계들의 존재로 인한 높은 비용;
- 방법의 복잡성;
- 각각의 리싸이클링 단계에서의 10 ㎛ 수준의 물질의 넓은 제거가 수행되며, 이에 따라, 특히 여러 차례의 리사이클링 단계를 수행한 후에는 기판들을 매우 얇게 만들고, 이에 따라 매우 약하게 만든다. 이에 따라 이러한 기판들은 SEMI 요구 사항에 더 이상 부합하지 않고, 이에 따라 핸들 기판들로서 더 이상 사용할 수 없다.
마지막으로, 주입되고 본딩되지 않은 고리형 링은 상기 도우너 기판으로부터 상기 층을 분리하기 위하여 수행되는 어닐링 처리 동안에 적어도 부분적으로 열화되는 다른 한계가 있다. 이는 버블링 현상을 일으키며, 많은 파티클들을 생성하여 상기 포지티브 및 이러한 웨이퍼들의 다양한 처리를 위하여 후속에서 사용되는 장치, 특히 분리된 후에 세정을 위한 장치를 오염시킬 수 있다.
국제특허출원번호 제WO2005/038903호는, 두 개의 둥근 모서리 웨이퍼들을 어셈블링하여 활성층을 이전하는 것을 개시한다. 본딩되지 않은 웨이퍼 에지가 조절되지 않는 방식으로 파괴되는 것을 방지하고, 다른 표면들에서 파티클들의 존재를 발생하는 것을 방지하기 위하여, 상기 활성층의 에지 영역을 제거하는 것이 제안된다. 이러한 단계는 매우 복잡하므로, 국제특허출원번호 제WO2005/038903호는 두 개의 웨이퍼들을 서로 본딩하기 전에 웨이퍼들의 하나의 주변 부분에서 루팅을 수행하도록 제안한다.
첨부된 도 2는 SOI 형의 도우너 기판의 부분(여기서는 우측임)이, 국제특허출원번호 제WO2005/038903호에 개시된 바와 같이, 본딩되기 전에 루팅 처리를 수행한 후에 이론적으로 가질 수 있는 형상의 단면을 매우 개략적으로 도시한다.
도 1과 동일한 요소들은 동일한 부재 번호를 가진다.
도시된 바와 같이, 둥근 모서리 영역의 폭에 적어도 상응하는 폭에 걸쳐서 또한 상기 주입 영역의 깊이에 적어도 동일한 두께에 걸쳐서, 절연물 층(2) 및 상기 앞면에 걸쳐서 연장된 주변 고리형 영역 내의 상기 도우너 기판(10)의 물질층의 부분이 제거된다. 상기 약한 영역에 의하여 한정된 상기 활성층은 부재 번호 107로 표시된다.
이러한 제거는, 예를 들어 식각에 의하여 수행된다.
그러나, 상기 루팅을 수행하기 위하여 상술한 국제특허출원번호 제 WO2005/038903호에 제안된 해결법은, 도 2에 도시된 바와 같이 앞면에 대하여 수직인, 이러한 급변하는(abrupt) 측면 에지를 얻을 수 없다.
특히, 플라즈마를 이용한 실리콘 산화물과 실리콘의 층들을 연속적으로 식각하는 단계들을 포함하는 해결법을 이용하여 출원인에 의하여 수행된 테스트들은 첨부된 도 3a에 도시된 바와 같이, 얕은 기울기를 가지는 루팅을 나타내었다. 그 중에서도, 실리콘 산화물의 식각은 실리콘을 식각하는 단계를 수행하는 동안 계속된다.
또한, 도 3b에 도시된 바와 같이, 얻은 네가티브는 산화층 및 주입된 실리콘층을 포함하는 이전되지 않는 링을 유지하며, 이는 상기 네가티브의 그 이상의 리사이클링을 위한 루팅 방법에서 기대되는 장점들을 실질적으로 약화시킨다.
마지막으로, 상기 루팅 방법은 국제출원번호 제 WO2005/038903호에 개시되고, 상기 방법은
- 보호층(예를 들어, 산화층)을 증착하고, 이어서 리소그래피에 의하여 고리형 주변 링을 제거함으로써 처리된 포지티브 기판을 보호하는 단계;
- 상기 포지티브의 보호되지 않은 층을 식각하여 루팅을 수행하는 단계;
- 이어서 상기 보호 마스크를 제거하는 단계;를 포함한다.
그러나, 보호 마스크를 형성하는 추가적인 단계의 사용은 비용을 증가시키고, 소스의 오염을 야기한다. 또한, 얻은 기판들의 결함을 감소시키는 의도이므로, 본딩을 수행하기 전에 불순물들의 인입을 방지하는 것이 바람직하다.
본 발명의 목적은 상술한 바와 같은 종래 기술의 문제점들을 해결하기 위한 것이다.
특히, 본 발명의 목적은 약한 영역이 제공된 둥근 모서리 기판을 루팅하는 방법을 제공하고, 상기 기판의 평면 앞면에 수직이거나 또는 거의 수직인 예리한 루팅된 에지를 얻을 수 있고, 상기 기판의 결함을 증가시키지 않을 수 있다.
본 발명의 다른 목적은 제조 가격들을 증가시키지 않는 방법 및 미세 전자장치들의 분야에서 현재 사용되는 제조 라인들에 용이하게 결합되는 방법을 제공한다.
마지막으로, 이러한 루팅 방법은 층 이전 방식에서 또한 사용되어야 한다.
결론적으로, 본 발명은 둥근 모서리 기판을 루팅하는 방법을 제공한다.
본 발명에 따른 방법은 하기의 단계들을 포함하여 구성된다. 상기 방법은,
- 플라즈마를 이용하여, 상기 기판의 주변 고리형 영역 상에 보호 물질 층을 증착하는 단계,
- 루팅되는 상기 기판의 앞면 상에 보호 물질의 링을 보존하도록, 플라즈마를 이용하여 상기 보호 물질을 부분적으로 식각하는 단계로서, 상기 링은 상기 기판의 에지으로부터 이격되어 연장되어, 이에 따라 플라즈마에 접근 가능한 상기 기판의 감소된 주변 고리형 영역의 범위를 한정하는 상기 식각하는 단계;
- 소정의 두께를 덮으며 상기 영역 내에 존재하는 상기 물질을 식각하도록, 상기 기판의 상기 감소된 접근가능한 주변 고리형 영역의 수준에서 국부화된, 부분적인 식각 플라즈마를 생성하는 단계; 및
- 플라즈마를 이용하여 상기 보호 물질의 링을 제거하는 단계;를 포함한다.
본 발명의 다른 장점 및 한정되지 않는 특징들에 따라서, 개별적으로 또는 결합되며,
- 상기 방법의 다양한 단계들은 등방성 플라즈마를 형성하기 위하여 챔버 내에서 수행되고,
- 본 발명은 하기의 단계들을 포함한다.
. 등방성 플라즈마를 형성하기 위하여 챔버 내에 루팅될 상기 기판을 장입하는 단계로서, 상기 챔버는 디스크의 형상의 상부 절연요소 및 두 개의 전극들을 갖추고, 상기 전극들 중의 하나는 "하부(lower)"로 지칭되고, 원형 윤곽의 하부 절연요소로 둘러싸이고, 상기 기판은 상기 챔버 내에 배열되어, 상기 플라즈마에 접근하지 않는 뒷면 배제 영역을 한정하도록, 그 뒷면이 상기 하부 전극 및 상기 하부 절연요소와 접촉하고, 상기 상부 절연물은, 상기 플라즈마에 또한 접근하지 않는 앞면 배제 영역을 한정하도록, 상기 기판의 앞면으로부터 이격되어 위치하고, 하부 절연요소 및 상부 절연요소인 상기 두 개의 절연요소들의 외측 직경들은 루팅되는 기판의 직경에 비하여 작고, 상기 기판의 남은 부분은 상기 주변 고리형 영역을 구성하는, 상기 장입하는 단계;
. 상기 챔버 내에 형성된 플라즈마를 이용하여, 상기 주변 고리형 영역 상으로 상기 보호 물질 층을 증착하는 단계;
. 상기 기판의 앞면을 향하여 상부 절연물을 이동시키고, 상기 보호 물질의 상기 부분 식각을 수행하는 단계;
. 상기 상부 절연물을 자신의 위치에 고정한 상태에서, 루팅되는 상기 기판을 구성하는 물질의 두께를 식각하는 단계; 및
. 상기 상부 절연물을 상기 기판의 앞면으로부터 멀리 이동시키고, 상기 보호 물질(60)의 상기 링을 제거하는 단계;를 포함한다.
- 상기 보호 물질은 폴리머이다,
- 상기 보호 물질은 C2H4를 기초로 하는 플라즈마에 의하여 얻은 폴리에틸렌이다.
- 상기 보호 물질의 식각을 위하거나 상기 보호 물질을 제거하기 위한 상기 플라즈마는 산소를 기초로 하는 플라즈마이다.
- 루팅되는 상기 기판은 실리콘으로 이루어지고, 또한 상기 식각 플라즈마는 SF6 및 아르곤의 혼합물을 기초로 한다.
- 루팅되는 상기 기판은 실리콘 산화물 층으로 덮여지고, 또한 상기 식각 플라즈마는 CHF3 및 질소의 혼합물을 기초로 한다.
- 루팅되는 상기 기판은 실리콘 산화물 층으로 덮여진 실리콘으로 구성되고, 또한 실리콘 산화물 층의 식각과 이어지는 상기 실리콘 층의 두께의 식각은 연속적으로 수행된다.
- 루팅되는 상기 기판은 그 앞면에 평행하거나 또는 실질적으로 평행한 평면 내에 연장된 약한 영역을 포함하고, 상기 방법에 의하여 형성된 보호 물질의 링의 외측 직경은 상기 앞면의 둥근 모서리가 아닌 평면 영역의 직경에 비하여 작거나 동일하고, 상기 방법에 의하여 상기 둥근 모서리 영역 모두에 적어도 상응하는 폭에 걸쳐서 루팅되는 상기 기판을 구성하는 물질을 식각하도록, 상기 보호 물질의 부분 식각이 수행된다.
- 상기 상부 절연물의 직경은 루팅되는 상기 기판의 앞면의 둥근 모서리가 아닌 평면 영역의 직경에 비하여 작거나 동일하다.
- 루팅되는 상기 기판은 그 앞면에 평행하거나 또는 실질적으로 평행한 평면 내에 연장된 약한 영역을 포함하고, 상기 기판은 상기 약한 영역의 두께에 상응하는 두께로 식각된다.
또한, 본 발명은 전자 장치들, 광학 장치들, 또는 광전자 장치들의 분야의 어플리케이션들에 의도된 기판을 제조하는 방법에 관련된다.
본 발명은 하기의 단계들을 포함한다.
. 상기 기판의 남은 부분으로부터 이전된 층을 그 상에서 한정하도록, 도우너 기판 내에 약한 영역을 형성하는 단계;
. 상술한 바와 같은 루팅 방법으로 상기 도우너 기판을 처리하는 단계;
. 분자 접착에 의하여 핸들 기판 상에 상기 방법으로 루팅된 상기 도우너 기판을 본딩하는 단계; 및
. 상기 핸들 기판 상에 이전되도록, 상기 약한 영역을 따라서 이전되는 상기 층을 분리하는 처리를 수행하는 단계;를 포함한다.
다양성에 따라 상기 약한 영역은 원자 종들 및/또는 이온 종들의 주입에 의하여 형성된다.
본 발명은 약한 영역이 제공되어 둥근 모서리 기판을 루팅하는 방법을 제공하고, 상기 기판의 평면 앞면에 수직이거나 또는 거의 수직인 예리한 루팅된 에지를 얻을 수 있고, 상기 기판의 결함을 증가시키지 않을 수 있다.
첨부된 도면들을 참조하여 본 발명의 다른 특징들 및 장점들은 하기의 설명으로부터 명백할 수 있고, 지칭하는 방법으로서 가능한 실시예들이 나타나 있으나 이에 한정되는 것은 아니다.
이러한 도면들에 있어서, 상술한 특징들이 더 추가된다.
- 도 4a 및 도 4b는 각각 핸들 기판 상에 본딩되고 본 발명에 따른 루팅 방법이 수행된 도우너 기판의 우측 단부들의 단면 및 분리 단계 후의 동일한 두 개의 기판을 개략적으로 도시한다.
- 도 5a 및 도 5b는 종래 기술 방법과 본 발명에 따른 방법을 각각 이용하여, 밀리미터(mm)로 표시된 상기 기판의 반경(R)의 함수로서, 루팅된 기판의 산화물의 단면 프로화일을 나타내는 그래프들이다.
- 도 6a 내지 도 6d는 각각 본 발명의 다양한 후속 단계들 동안의 루팅되는 기판의 부분적인 단면 및 본 발명의 루팅 방법을 수행하기 위한 장치를 나타내는 도면들이다.
이러한 도면들에 있어서, 상술한 특징들이 더 추가된다.
- 도 4a 및 도 4b는 각각 핸들 기판 상에 본딩되고 본 발명에 따른 루팅 방법이 수행된 도우너 기판의 우측 단부들의 단면 및 분리 단계 후의 동일한 두 개의 기판을 개략적으로 도시한다.
- 도 5a 및 도 5b는 종래 기술 방법과 본 발명에 따른 방법을 각각 이용하여, 밀리미터(mm)로 표시된 상기 기판의 반경(R)의 함수로서, 루팅된 기판의 산화물의 단면 프로화일을 나타내는 그래프들이다.
- 도 6a 내지 도 6d는 각각 본 발명의 다양한 후속 단계들 동안의 루팅되는 기판의 부분적인 단면 및 본 발명의 루팅 방법을 수행하기 위한 장치를 나타내는 도면들이다.
본 발명에 따른 루팅 방법의 바람직한 실시예가 도 6a 내지 도 6d를 참조하여 설명한다.
먼저, 루팅(routing)되는 기판은 도 6a를 참조하여 설명한다.
도면은 장치에 대한 기판의 본래의 축적을 나타내는 것은 아니다. 이와 유사하게, 상기 기판의 비율은 설명을 용이하게 하도록 변형되어 있다.
상기 도면은 부재 번호 4로 표시된 루팅되는 기판을 도시하고, 상기 기판은 앞면(41), 대향하는 뒷면(42) 및 측방향의 측부 에지(43)을 포함한다.
상기 기판(4)은 둥근 모서리를 가지며, 이에 따라 그의 상기 앞면(41)은 둥근 모서리가 아닌(non-chamfered) 평면 중앙 영역(410) 및 둥근 모서리(chamfered) 영역(411)으로 분리되고, 이와 유사하게 그의 상기 뒷면(42)은 둥근 모서리가 아닌 평면 중앙 영역(420) 및 둥근 모서리 영역(421)으로 분리된다.
도시된 예시적인 실시예에 있어서, 상기 기판(4)은 절연물 층(40)으로 외측 표면 모두가 덮인 기판(45)으로 구성된다. 그러나, 이러한 특징들은 필수적인 것은 아니다.
약한 영역을 가지도록 제공된 기판의 루팅에 있어서 특정한 적용을 가진다고 하여도, 상기 기판이 본딩 방법과 층 이전 방법에 순차적으로 이용되도록 상기 루팅 방법은 어떠한 종류의 기판에도 적용될 수 있다.
상기 약한 영역은 부재 번호 44로 표시된다. 이는, 상기 기판의 남은 부분(442)의 앞면(41)까지 연장되는, 활성층(441)을 한정할 수 있다.
바람직하게는, 이러한 약한 영역(44)은 "스마트 컷(Smart cut)"의 이름으로 본 기술 분야의 당업자에게 공지된 기술과 결합하여 개발된 주입 방법에 따라서, 원자 종들 및/또는 이온 종들을 주입하여 형성된다.
이러한 약한 영역(44)은 또한 다공질 층으로 구성될 수 있다.
본 발명의 루팅 방법은, 예를 들어, 도 6a 내지 도 6d에 도시된 바와 같은, 플라즈마를 형성하기 위한 반응기(5) 내에서 수행될 수 있다.
이러한 반응기는 그 내에 두 개의 절연요소들(53, 54)과 두 개의 전극들(51, 52)이 설치된 챔버(50)를 포함하고, 상기 전극들은 전기 전력공급부(미도시)에 연결된다.
상기 루팅되는 기판(4)은 상기 뒷면(42)을 통하여 하부 전극(52) 및 하부 절연요소(54) 상에 위치한다.
상기 하부 전극(52)은 원형 윤곽을 가지는 상기 하부 절연요소(54)에 의하여 둘러싸인다. 바람직하게는, 상기 전극(52)은 원형이고 상기 절연요소(54)는 고리형이다.
또한, 상기 상부 절연물(53)은 디스크의 형상을 가지고, 그를 둘러싸는 전극(51)은 고리형 형상이다.
상기 상부 절연요소(53)는, 상기 기판(4)의 중간 평면에 대하여 수직인 수직축을 따라서 이동하도록, 모터 수단(미도시) 상에 실장된다. 이어서, 도 6d에 도시된 위치들 사이에서 이동될 수 있고, 상기 위치들은 상기 루팅되는 기판(4)으로부터 최대한 분리된 위치와, 도 6b 및 도 6c에 도시된 바와 같은 상기 기판(4)에 인접한 위치이다.
플라즈마를 형성하기 위하여 사용된 가스들은 파이프 라인들, 여기서는 예를 들어 그들 중의 둘은 부재 번호 55 및 56으로 표시된 파이프 라인들을 통하여 상기 챔버(50) 내에 인입된다.
상기 챔버(50) 내에서 발생하는 반응 동안에 생성되는 휘발성 물질들은 흡입 수단들 및 오리피스(미도시)에 의하여 배출될 수 있다.
상기 전극들(51, 52)은 그들에 인가된 전압을 가지고, 그 효과는 상기 챔버(50) 내에 전기장을 생성하고, 플라즈마로 상기 파이프 라인(55,56)으로 인입되는 가스들을 변환하는 것이다.
상기 챔버(50) 내에 우세한 온도와 압력, 상기 챔버(50) 내에 인입되는 가스의 성질, 유동 속도 및 비율들, 플라즈마의 주파수 및 상기 전극들(51, 52)의 터미널들에 인가된 전압(또는 전력)과 같은 다양한 파라미터들은 형성된 플라즈마의 화학 조성과 그 성질에 영향을 미치며, 이름하여 증착 플라즈마 또는 식각 플라즈마로 명명된다. 이러한 파라미터들의 상세한 설명은 하기에 주어진다.
바람직하게는, 증착과 식각 모두를 위하여 형성된 플라즈마는 등방성이다. 이는 플라즈마의 활동이 바람직하게는 상기 플라즈마 내에 생성된 라디칼들의 수단에 의하여 구현되고, 상기 플라즈마의 봉투(envelope) 내에 가속된 이온 수단들에 의하여 선택적으로 구현될 수 있다.
상기 기판(4)의 뒷면(42)이 상기 하부 전극(52) 및 상기 하부 절연물(54)과 접촉하여 부재 번호 540으로 표시된 뒷면 배제 영역을 한정할 수 있고, 상기 영역은 마스크되어 있으므로 상기 플라즈마에 접근할 수 없다.
도면들에 도시된 바와 같이, 상기 루팅되는 기판(4)이 상기 절연물(54)과 직접적으로 접촉하기 때문에, 상기 절연물(54)의 외측 직경이 상기 뒷면 배제 영역(540)의 직경과 정확하게 상응한다.
또한, 고리형의 상기 절연물(54)에 대하여 중앙에 위치하도록, 상기 루팅되는 기판(4)이 정확하게 배열된다.
또한, 상기 상부 절연물(53)은 상기 기판의 앞면(41) 상에 플라즈마에 접근하지 않는 소위 "앞면 배제(front-face exclusion)" 영역(530)을 한정할 수 있다.
상기 앞면 배제 영역(530)의 직경은 상기 상부 절연물(53)의 직경에 의존하고, 또한 상기 루팅되는 기판(4)으로부터의 거리에 의존한다. 따라서, 상기 절연물(53)이 상기 기판의 앞면(41)으로부터 멀어질수록 상기 앞면 배제 영역(530)이 가지는 직경이 작아지고(도 6a 참조), 또한 이와는 반대로, 가까워질수록 상기 영역(530)의 직경이 커진다(도 6b 참조).
플라즈마에 접근할 수 있도록 남은 상기 기판(4)의 고리형 주변 영역, 다시 말하면, 즉, 상술한 영역들(530, 540)의 외측으로 연장된 영역은 부재번호 400으로 표시된다. 다시 말하면, 상기 주변 고리형 영역(400)은 상기 기판의 측 에지(63), 상기 둥근 모서리 영역들(411, 421), 및 선택적으로 상기 앞면(41)과 상기 뒷면(42)의 주변의 부분을 포함한다.
상기 루팅 방법의 다양한 단계들을 설명하기로 한다.
상기 루팅되는 기판(4)이 상기 챔버(5) 내로 장입된 후에, 그의 상기 뒷면(42)은 상기 절연요소(54) 및 상기 하부 전극(52)에 대하여 잔존하고, 상기 접근가능한 고리형 영역(400) 상에 보호 물질 층(6)을 증착하기 위하여 플라즈마를 형성하기 위한 파라미터들이 조절된다.
바람직하게는, 상기 보호 물질(6)은 폴리머이다.
또한, 바람직하게는, 에틸렌(ethylene) C2H4 를 기초로하는 플라즈마를 이용하여 얻은 폴리에틸렌이다.
이어서, 상기 앞면 배제 영역(530)을 넓게 하고 그 직경을 증가시키기 위하여, 상기 상부 절연물(53)은 상기 기판(4)의 앞면(41)을 향하여 움직인다. 손상이나 오염을 방지하기 위하여 상기 절연물(53)이 상기 기판의 상면(41)에 접촉하지 않음을 유의한다.
도 6b에 도시된 바와 같이, 이러한 위치에서는 상기 보호 물질(6)의 부분 식각을 수행하도록 상기 플라즈마의 파라미터들이 적용된다. 이러한 식각은 부분적이며, 이에 따라 상기 기판(4)의 앞면(41) 상에 상기 보호 물질의 링(60) 만이 보전될 수 있다.
이러한 부분 식각은 상기 앞면 배제 영역(530)을 증가시킴에 따라 가능하다. 도 6a에 도시된 바와 같은 상기 절연물(53)의 위치에 있어서, 상기 링(60)이 위치하는 영역은 플라즈마에 접근가능하고, 그곳에 상기 보호 물질(6)을 증착할 수 있다. 이와 반대로, 상기 절연물(53)이 낮아지는 경우, 상기 링(60)에 상응하는 상기 보호 물질의 부분은 상기 플라즈마에 더 이상 접근하지 않으므로, 식각되지 않는다. 다시 말하면, 상기 앞면 배제 영역(530)의 면적이 증가하는 경우에, 상기 접근가능한 영역(400)의 면적이 감소한다. 이와 같이 감소된 접근가능한 영역은 부재번호 400'로 표시된다.
상기 보호 물질(6)의 식각을 위한 플라즈마의 성질은 상기 물질의 화학적 성질에 명백하게 의존한다.
예를 들어, 상기 보호 물질이 폴리에틸렌으로 구성된 경우에 있어서, 상기 식각은 산소 (O2)를 기초로 하는 플라즈마를 이용하여 수행된다.
후속 단계가 도 6c에 도시되어 있다. 도 6b에 도시된 위치에 상기 상부 절연물(53)을 위치시켜 유지하고, 상기 루팅되는 기판(4)을 구성하는 물질의 두께를 식각하도록 적용된 플라즈마를 생성하기 위하여 상기 챔버(50) 내에 인입되는 가스들의 성질을 변경한다. 이러한 식각은 상기 링(60)의 존재로 상기 플라즈마에 접근가능한 상기 주변 고리형 영역(400') 내에서만 수행된다.
상기 절연물 층(40)이 존재하는 특정한 경우에 있어서. 특히 산화층이 존재하는 경우에 있어서, 상기 식각 플라즈마는 질소와 CHF3 (trifluoromethane)의 혼합물을 기초로 한다.
남아있는 접근가능한 상기 영역(400') 내에서 상기 절연물(40)이 전체적으로 식각되는 경우에 있어서, 상기 기판(45)을 구성하는 물질을 식각하기 위하여, 상기 챔버 내에 인입되는 가스는 변화된다.
예를 들어, 상기 기판(45)을 구성하는 물질이 실리콘인 경우에 있어서, 상기 식각 플라즈마는 아르곤 및 SF6 (sulfur hexafluoride) 또한 선택적으로 질소의 혼합물을 기초로 한다.
도 6c에 도시된 바와 같이, 그 앞면 및 그 뒷면과 그 측면의 주변에서 루팅된 상기 기판(4)을 얻을 수 있다.
예시적인 실시예에 있어서, 또한 층들의 본딩과 이전에 적용을 위한 특정한 예에 있어서, 루팅된 부분은 웨이퍼의 에지로부터 0.5 mm 내지 3 mm의 폭으로 연장될 수 있고, 바람직하게는 1 mm 내지 2 mm 이고, 이상적으로는 1.2 mm 이다. 상기 루팅의 깊이는 본딩 후의 이전(transfer)의 두께에 상응한다. 따라서, 이는 상기 절연물 층(40)이 존재하는 경우, 상기 절연물 층(40)의 두께를 포함하고(일반적으로 1500 Å (150 nm)에 가깝고, 보다 일반적으로 100 Å 내지 4000 Å (10 nm 내지 400 nm) 사이임), 후속으로 이전하려고 의도된 기판 층의 두께가 더해진다. 즉, SOI의 제조를 위한 일반적인 두께는 1000 Å 내지 10000 Å (100 내지 1000 nm)이고, 바람직하게는 2500 Å (250 nm) 정도이다.
마지막으로, 도 6d에 도시된 바와 같이, 상기 상부 절연물(53)은 상기 기판(4)의 앞면(41)으로부터 멀리 이동하고, 상기 보호 물질 링(60)을 제거하도록 식각 플라즈마를 생성하기 위하여 상기 플라즈마의 파라미터들이 변화한다. 이러한 식각 플라즈마는 일반적으로 도 6b에 도시된 식각 단계에서 사용된 것과 동일하다.
상술한 바와 같은 증착 플라즈마 및 식각 플라즈마를 사용하는 것과 관련된 모든 단계들에 있어서, 상기 플라즈마의 통상적인 주파수는 13.56 MHz이다. 전력은 100 W 내지 500 W의 수준이다. 상기 플라즈마의 적용 시간은 5초 내지 40초 범위에서 변화한다. 상기 플라즈마의 전력과 지속시간의 조합은, 특히 식각되는 두께에의 영향을 야기한다. 최종적으로, 상기 챔버 내의 압력은 수 Torr의 수준이다(1 Torr는 약 102 Pa과 동일하다).
상기 루팅되는 기판이 상기 약한 영역(44)을 포함하는 경우에 있어서, 상기 링(60)의 외측 직경이 둥근 모서리가 아닌 상기 앞면 평면 영역(410)의 직경에 상응하도록, 상기 절연물(53)의 직경과 그 위치가 결정되는 것이 바람직하다.
따라서, 상기 기판(4)이 그 앞면의 상기 둥근 모서리 부분(411) 만에 대하여 식각하는 것은 불가능하다.
그러나, 상기 보호층의 링(60)의 외측 직경이 도시된 경우에 비하여 작을 수 있으며, 다시 말하면, 링(60)의 위치가 도면의 좌측에 위치한다. 그러나, 이러한 경우에도 둥근 모서리가 아닌 상기 앞면 평면 영역(410)의 부분의 식각이 일어날 수 있고, 이는 경제적인 장점이 감소된다.
이러한 과정은 주입이 수행된 상기 앞면의 둥근 모서리 영역(411)의 전체를 제거하는 것을 보증할 수 있다. 따라서, 상술한 바와 같이 이는 후속의 오염의 위험을 제한할 수 있다.
또한, 바람직하게는 상기 기판(4)의 물질의 식각된 층은 상기 앞면과 상기 약한 영역(44) 사이에 연장된 상기 물질의 두께와 상응한다.
루팅을 수행한 후에, 예리한 에지를 갖는 기판을 얻을 수 있고, 이는 도 5b에 도시되어 있다. 다시 말하면, 도면의 좌측에 위치한 상기 기판의 루팅되지 않은 부분과 도면의 우측에 위치한 루팅된 부분 사이의 변이 영역(T)의 폭이 작다.
비교를 위하여, 도 5a는 종래 기술에 의한 루팅 방법으로 얻은 결과를 도시하며, 고리형 보호 증착을 적용하지 않고, 산화층의 제1 플라즈마 식각과 후속하는 실리콘 층의 제2 플라즈마 식각을 수행하였다. 이 경우에는, 식각 기울기는 감소되고, 하나의 이유로는 상기 산화물의 식각이 보호층에 의하여 제한되지 않음이고, 다른 이유로는 선택성이 완전하지 않아서, 실리콘의 식각이 또한 상기 산화물의 약간의 식각을 유도한다. 본 경우에 있어서, 상기 기판의 루팅된 영역과 루팅되지 않은 영역 사이의 전이 영역(T)는 더 넓은 폭을 가짐을 알 수 있다. 이러한 경우는 도 3a에 도시되어 있다.
상술한 예들에 도시된 바와 같이, 본 발명에 따른 방법은 전이 영역(T)의 폭을 약 10배로 감소시킬 수 있다.
도 4a 및 도 4b는 기판을 제조하는 방법의 다양한 단계들을 도시하고, 도우너 기판(4) 내에 약한 영역(44)을 형성한 후에 상술한 방법에 따라 루팅되는 경우를 포함한다.
이와 같은 루팅된 상기 도우너 기판(4)은 이어서 핸들 기판(7) 상으로 부착되고(도 4a 참조), 상기 핸들 기판(7) 상으로 활성층(441)을 이전하도록 분리 처리가 수행된다 (도 4b 참조).
이러한 방법을 사용하여 얻은 이점들을 하기와 같다:
- 얻은 포지티브는 식각의 제한에 의하여 우수하게 한정된 활성층(441)을 가진다.
- 주입의 깊이에 의하여 결정된 두께에 상응하는 물질의 두께를 식각하는 것을 수행함에 따라, 얻은 네가티브는 더 이상 비-이전된 링(non-transferred ring)을 가지지 않는다. 따라서, 웨이퍼의 에지에 단차가 없다(도 4의 좌측 부분을 참조).
- 이에 따라 상기 네가티브의 리사이클링은 매우 단순화되고, "거울 연마된(mirror polished)" 표면 조건을 회복하도록 주입에 의하여 손상된 영역을 제거하는 목적의 CMP 단계를 제한할 수 있다.
- 또한, 리사이클링이 더 적은 단계들을 가지고 주요 물질을 덜 소비하므로, 상기 리사이클링은 비용을 절감할 수 있고, 이에 따라 심지어는 여러 차례의 리싸이클링 공정을 수행한 후에도, 리사이클링 후의 기판이 그 두께에 대하여 SEMI 기준에 상응하도록 할 수 있다.
- 마지막으로, 파괴 단계는 더 적은 파티클들을 생성하는 단계가 된다. 상기 방법으로 얻은 SOI 기판들의 링은 보다 규칙적이며(그 폭에 대하여 훨씬 더 제어됨), 웨이퍼 에지에서 결합된 실리콘 파티클들이 없다.
상술한 방법은 "보쉬(Bosch)"의 이름으로 종래 기술로서 알려진 방법과 일부 유사점들이 있다. 그러나, 상기 보쉬 방법은 마스크를 이용하여 기판의 앞면을 가리고, 상기 마스크의 비등방성 식각을 수행하고, 전자적 구성요소 또는 전자기계적 구성요소를 형성하기 위하여 그 앞면에 1 마이크로미터 수준의 패턴을 형성하는 것으로 구성된 반면, 2 mm 또는 3 mm의 폭에 걸쳐서 전체 웨이퍼의 에지를 루팅하는 경우는 없다.
Claims (14)
- - 플라즈마를 이용하여, 상기 기판(4)의 주변 고리형 영역(400) 상에 보호 물질 층(6)을 증착하는 단계,
- 루팅(routing)되는 상기 기판(4)의 앞면(41, front face) 상에 보호 물질의 링(60)을 보존하도록, 플라즈마를 이용하여 상기 보호 물질(6)을 부분적으로 식각하는 단계로서, 상기 링(60)은 상기 기판의 에지(43)으로부터 이격되어 연장되어, 이에 따라 플라즈마에 접근 가능한 상기 기판의 감소된 주변 고리형 영역(400')의 범위를 한정하는 상기 식각하는 단계;
- 소정의 두께를 덮으며 상기 영역 내에 존재하는 상기 물질을 식각하도록, 상기 기판(4)의 상기 감소된 접근가능한 주변 고리형 영역(400')의 수준에서 국부화된(localized), 부분적인 식각 플라즈마를 생성하는 단계; 및
- 플라즈마를 이용하여 상기 보호 물질(60)의 링을 제거하는 단계;
를 포함하는 둥근 모서리(chamfered) 기판(4)을 루팅(routing)하는 방법. - 제 1 항에 있어서,
상기 방법의 다양한 단계들은 등방성 플라즈마를 형성하기 위하여 챔버(50) 내에서 수행되는 것을 특징으로 하는 둥근 모서리 기판을 루팅하는 방법. - 제 2 항에 있어서,
- 등방성 플라즈마를 형성하기 위하여 챔버(50) 내에 루팅될 상기 기판(4)을 장입하는 단계로서, 상기 챔버는 디스크의 형상의 상부 절연요소(53) 및 두 개의 전극들(51, 52)을 갖추고, 상기 전극들 중의 하나(52)는 "하부(lower)"로 지칭되고, 원형 윤곽의 하부 절연요소(54)로 둘러싸이고, 상기 기판(4)은 상기 챔버(5) 내에 배열되어, 상기 플라즈마에 접근하지 않는 뒷면 배제 영역(540)을 한정하도록, 그 뒷면(42)이 상기 하부 전극(52) 및 상기 하부 절연요소(54)와 접촉하고, 상기 상부 절연물(53)은, 상기 플라즈마에 또한 접근하지 않는 앞면 배제 영역(530)을 한정하도록, 상기 기판(4)의 앞면(41)으로부터 이격되어 위치하고, 하부 절연요소(54) 및 상부 절연요소(53)인 상기 두 개의 절연요소들의 외측 직경들은 루팅되는 기판(4)의 직경에 비하여 작고, 상기 기판의 남은 부분은 상기 주변 고리형 영역(400)을 구성하는, 상기 장입하는 단계;
- 상기 챔버(50) 내에 형성된 플라즈마를 이용하여, 상기 주변 고리형 영역(400) 상으로 상기 보호 물질 층(6)을 증착하는 단계;
- 상기 기판의 앞면(41)을 향하여 상부 절연물(53)을 이동시키고, 상기 보호 물질(6)의 상기 부분 식각을 수행하는 단계;
- 상기 상부 절연물(53)을 자신의 위치에 고정한 상태에서, 루팅되는 상기 기판(4)을 구성하는 물질의 두께를 식각하는 단계; 및
- 상기 상부 절연물(53)을 상기 기판의 앞면(41)으로부터 멀리 이동시키고, 상기 보호 물질(60)의 상기 링을 제거하는 단계;
를 포함하는 것을 특징으로 하는 둥근 모서리 기판을 루팅하는 방법. - 상술한 항들 중에 어느 한 항에 있어서,
상기 보호 물질(6)은 폴리머인 것을 특징으로 하는 둥근 모서리 기판을 루팅하는 방법. - 제 4 항에 있어서,
상기 보호 물질(6)은 C2H4를 기초로 하는 플라즈마에 의하여 얻은 폴리에틸렌(polyethylene)인 것을 특징으로 하는 둥근 모서리 기판을 루팅하는 방법. - 제 5 항에 있어서,
상기 보호 물질(6)의 식각을 위하거나 상기 보호 물질을 제거하기 위한 상기 플라즈마는 산소를 기초로 하는 플라즈마인 것을 특징으로 하는 둥근 모서리 기판을 루팅하는 방법. - 상술한 항들 중에 어느 한 항에 있어서,
루팅되는 상기 기판(4)은 실리콘으로 이루어지고, 또한
상기 식각 플라즈마는 SF6 및 아르곤의 혼합물을 기초로 하는 것을 특징으로 하는 둥근 모서리 기판을 루팅하는 방법. - 상술한 항들 중에 어느 한 항에 있어서,
루팅되는 상기 기판(4)은 실리콘 산화물 층(40)으로 덮여지고, 또한
상기 식각 플라즈마는 CHF3 및 질소의 혼합물을 기초로 하는 것을 특징으로 하는 둥근 모서리 기판을 루팅하는 방법. - 상술한 항들 중에 어느 한 항에 있어서,
루팅되는 상기 기판(4)은 실리콘 산화물 층(40)으로 덮여진 실리콘으로 구성되고, 또한
실리콘 산화물 층(40)의 식각과 이어지는 상기 실리콘 층의 두께의 식각은 연속적으로 수행되는 것을 특징으로 하는 둥근 모서리 기판을 루팅하는 방법. - 상술한 항들 중에 어느 한 항에 있어서,
루팅되는 상기 기판(4)은 그 앞면(41)에 평행하거나 또는 실질적으로 평행한 평면 내에 연장된 약한 영역(44)을 포함하고, 또한
상기 방법에 의하여 형성된 보호 물질의 링(60)의 외측 직경은 상기 앞면(41)의 둥근 모서리가 아닌(non-chamfered) 평면 영역(410)의 직경에 비하여 작거나 동일하고, 상기 방법에 의하여 상기 둥근 모서리 영역 모두에 적어도 상응하는 폭에 걸쳐서 루팅되는 상기 기판을 구성하는 물질을 식각하도록, 상기 보호 물질(6)의 부분 식각이 수행되는 것을 특징으로 하는 둥근 모서리 기판을 루팅하는 방법. - 제 3 항 또는 제 10 항에 있어서,
상기 상부 절연물(53)의 직경은 루팅되는 상기 기판의 앞면(41)의 둥근 모서리가 아닌(non-chamfered) 평면 영역(410)의 직경에 비하여 작거나 동일한 것을 특징으로 하는 둥근 모서리 기판을 루팅하는 방법. - 상술한 항들 중에 어느 한 항에 있어서,
루팅되는 상기 기판(4)은 그 앞면(41)에 평행하거나 또는 실질적으로 평행한 평면 내에 연장된 약한 영역(44)을 포함하고,
상기 기판(4)은 상기 약한 영역의 두께에 상응하는 두께로 식각되는 것을 특징으로 하는 둥근 모서리 기판을 루팅하는 방법. - 전자 장치들, 광학 장치들, 또는 광전자 장치들의 분야의 어플리케이션들에 의도된 기판을 제조하는 방법으로서, 상기 방법은,
- 상기 기판의 남은 부분(442)으로부터 이전된 층(441)을 그 상에서 한정하도록, 도우너 기판(4) 내에 약한 영역(44)을 형성하는 단계;
- 상술한 항들의 어느 하나에 따른 루팅 방법으로 상기 도우너 기판(4)을 처리하는 단계;
- 분자 접착에 의하여 핸들 기판(7) 상에 상기 방법으로 루팅된 상기 도우너 기판을 본딩하는 단계; 및
- 상기 핸들 기판(7) 상에 이전되도록, 상기 약한 영역(44)을 따라서 이전되는 상기 층(441)을 분리하는 처리를 수행하는 단계;
를 포함하는 기판의 제조 방법. - 제 13 항에 있어서,
상기 약한 영역(44)은 원자 종들 및/또는 이온 종들의 주입에 의하여 형성되는 것을 특징으로 하는 기판의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0958882 | 2009-12-11 | ||
| FR0958882A FR2953988B1 (fr) | 2009-12-11 | 2009-12-11 | Procede de detourage d'un substrat chanfreine. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110066845A true KR20110066845A (ko) | 2011-06-17 |
| KR101231128B1 KR101231128B1 (ko) | 2013-02-07 |
Family
ID=42277796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100111468A KR101231128B1 (ko) | 2009-12-11 | 2010-11-10 | 둥근 모서리 기판을 루팅하는 방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8357587B2 (ko) |
| EP (1) | EP2333815A1 (ko) |
| JP (1) | JP5266496B2 (ko) |
| KR (1) | KR101231128B1 (ko) |
| CN (1) | CN102136413B (ko) |
| FR (1) | FR2953988B1 (ko) |
| SG (1) | SG172530A1 (ko) |
| TW (1) | TWI430362B (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020060671A (ko) * | 2002-07-02 | 2002-07-18 | 이혜복 | 폐질환 예방조성물 및 상기 조성물의 제조방법 및 사용방법 |
| FR2957716B1 (fr) * | 2010-03-18 | 2012-10-05 | Soitec Silicon On Insulator | Procede de finition d'un substrat de type semi-conducteur sur isolant |
| JP2012156246A (ja) * | 2011-01-25 | 2012-08-16 | Hitachi Cable Ltd | 半導体ウェハ及び半導体デバイスウェハ |
| JP5799740B2 (ja) * | 2011-10-17 | 2015-10-28 | 信越半導体株式会社 | 剥離ウェーハの再生加工方法 |
| FR2999801B1 (fr) | 2012-12-14 | 2014-12-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure |
| CN103928290B (zh) * | 2013-01-11 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 晶圆边缘的刻蚀方法 |
| US9716010B2 (en) * | 2013-11-12 | 2017-07-25 | Globalfoundries Inc. | Handle wafer |
| JP6007889B2 (ja) | 2013-12-03 | 2016-10-19 | 信越半導体株式会社 | 面取り加工装置及びノッチレスウェーハの製造方法 |
| JP6239365B2 (ja) * | 2013-12-11 | 2017-11-29 | 東京エレクトロン株式会社 | シリコン層をエッチングする方法 |
| DE102015118042A1 (de) | 2015-10-22 | 2017-04-27 | Nexwafe Gmbh | Verfahren und Vorrichtung zum Herstellen einer Halbleiterschicht |
| FR3063176A1 (fr) * | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
| FR3120159B1 (fr) * | 2021-02-23 | 2023-06-23 | Soitec Silicon On Insulator | Procédé de préparation du résidu d’un substrat donneur ayant subi un prélèvement d’une couche par délamination |
| CN117393422B (zh) * | 2023-12-11 | 2024-03-01 | 青禾晶元(天津)半导体材料有限公司 | 一种制造碳化硅复合衬底的方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270298A (ja) * | 1997-03-27 | 1998-10-09 | Mitsubishi Materials Shilicon Corp | 張り合わせ基板の製造方法 |
| JPH10335195A (ja) * | 1997-05-27 | 1998-12-18 | Mitsubishi Materials Shilicon Corp | 張り合わせ基板の製造方法 |
| JP3472197B2 (ja) | 1999-06-08 | 2003-12-02 | キヤノン株式会社 | 半導体基材及び太陽電池の製造方法 |
| JP3943782B2 (ja) | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
| JP2003298030A (ja) * | 2002-03-29 | 2003-10-17 | Sumitomo Mitsubishi Silicon Corp | 張り合わせ基板およびその製造方法 |
| EP1427001A1 (en) * | 2002-12-06 | 2004-06-09 | S.O.I. Tec Silicon on Insulator Technologies S.A. | A method for recycling a surface of a substrate using local thinning |
| FR2860842B1 (fr) | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
| JP4647228B2 (ja) * | 2004-04-01 | 2011-03-09 | 株式会社ディスコ | ウェーハの加工方法 |
| US7402520B2 (en) | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
| FR2888400B1 (fr) * | 2005-07-08 | 2007-10-19 | Soitec Silicon On Insulator | Procede de prelevement de couche |
| DE102005035728B3 (de) * | 2005-07-29 | 2007-03-08 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand |
| US20100022070A1 (en) * | 2008-07-22 | 2010-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| SG178061A1 (en) * | 2009-08-25 | 2012-03-29 | Semiconductor Energy Lab | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate |
-
2009
- 2009-12-11 FR FR0958882A patent/FR2953988B1/fr active Active
-
2010
- 2010-10-19 JP JP2010234684A patent/JP5266496B2/ja active Active
- 2010-10-19 EP EP10187969A patent/EP2333815A1/fr not_active Withdrawn
- 2010-10-27 SG SG2010079051A patent/SG172530A1/en unknown
- 2010-10-28 TW TW099137053A patent/TWI430362B/zh active
- 2010-11-10 KR KR1020100111468A patent/KR101231128B1/ko active IP Right Grant
- 2010-12-10 US US12/965,135 patent/US8357587B2/en active Active
- 2010-12-10 CN CN201010585290.2A patent/CN102136413B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20110140244A1 (en) | 2011-06-16 |
| TW201142939A (en) | 2011-12-01 |
| EP2333815A1 (fr) | 2011-06-15 |
| KR101231128B1 (ko) | 2013-02-07 |
| CN102136413A (zh) | 2011-07-27 |
| JP5266496B2 (ja) | 2013-08-21 |
| SG172530A1 (en) | 2011-07-28 |
| CN102136413B (zh) | 2013-05-01 |
| TWI430362B (zh) | 2014-03-11 |
| US8357587B2 (en) | 2013-01-22 |
| FR2953988A1 (fr) | 2011-06-17 |
| JP2011155242A (ja) | 2011-08-11 |
| FR2953988B1 (fr) | 2012-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101231128B1 (ko) | 둥근 모서리 기판을 루팅하는 방법 | |
| KR101905788B1 (ko) | 절연체-위-반도체 형 기판의 마무리 방법 | |
| KR101145074B1 (ko) | 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법 | |
| JP4407384B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US7615463B2 (en) | Method for making thin layers containing microcomponents | |
| KR101487371B1 (ko) | 기판의 재활용 방법, 적층 웨이퍼 제작 방법 및 적합한 재활용 도너 기판 | |
| KR20070116224A (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
| SG186853A1 (en) | Methods for in-situ passivation of silicon-on-insulator wafers | |
| KR101526245B1 (ko) | 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법 | |
| CN106024689B (zh) | 半导体器件及其制造方法 | |
| KR101722401B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| CN109712926B (zh) | 一种半导体器件的制造方法 | |
| TWI601185B (zh) | A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer | |
| KR100898649B1 (ko) | Ｓｏｉ기판 및 그 제조방법 | |
| JP2006303201A (ja) | Ｓｏｉ基板の製造方法 | |
| US20070054471A1 (en) | Alignment mark and method of forming the same | |
| KR102022507B1 (ko) | 접합 웨이퍼의 제조방법 | |
| US20070077772A1 (en) | Apparatus and method for manufacturing semiconductor device using plasma | |
| US20060194442A1 (en) | Procede method for cleaning a semiconductor | |
| US20230420408A1 (en) | Self-aligning bonding by hydrophilic contrast | |
| US20090221133A1 (en) | Methods of Fabricating Silicon on Insulator (SOI) Wafers | |
| KR20040001497A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP2005353797A (ja) | 半導体基板および荷電粒子線露光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160201 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190207 Year of fee payment: 7 |