JP5266496B2 - 面取り基板のルーティング方法 - Google Patents

面取り基板のルーティング方法 Download PDF

Info

Publication number
JP5266496B2
JP5266496B2 JP2010234684A JP2010234684A JP5266496B2 JP 5266496 B2 JP5266496 B2 JP 5266496B2 JP 2010234684 A JP2010234684 A JP 2010234684A JP 2010234684 A JP2010234684 A JP 2010234684A JP 5266496 B2 JP5266496 B2 JP 5266496B2
Authority
JP
Japan
Prior art keywords
substrate
plasma
zone
routed
protective material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010234684A
Other languages
English (en)
Other versions
JP2011155242A (ja
Inventor
シュワルゼンバッハ ウォルター
アラミ−イドリシ アジズ
チブコ アレクサンドル
ケルディユ セバスチャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2011155242A publication Critical patent/JP2011155242A/ja
Application granted granted Critical
Publication of JP5266496B2 publication Critical patent/JP5266496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02032Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Micromachines (AREA)

Description

本発明は、一般に、電子工学、光学、光電子工学の分野の応用に向けた基板の作製の分野に関する。
採用されている種々の作製方法の中から、接合および層転写ステップを使用する作製方法について言及する。以下、このような方法の1つの例について記載する。
この方法によれば、任意に絶縁体層で覆われ封入された、第1の基板、いわゆる、「ドナー基板」に、ドナー基板内に脆化ゾーンを作成するために原子および/またはイオン種の注入が施される。この基板は、引き続き、第2の基板、いわゆる、「ハンドル」基板に分子付着によって接合され、その後、ドナー基板は、ドナー基板の材料が所望の厚さになるように、この脆化ゾーンに沿って2つの部分に分離され、任意に、絶縁体層がある場合、ハンドル基板に絶縁体層が転写される。
この転写後、ドナー基板は、いわゆる、「ネガティブ」な残りの基板になるのに対して、ハンドル基板は、いわゆる、「ポジティブ」な多層基板になる。
このような層転写方法により、特に、「シリコン・オン・インシュレータ(Silicon On Insulator)」を表す略語「SOI」で知られる基板の作製が可能であり、ドナー基板が再生可能であるかにかかわらず、競争可能なコストでこの作製を実行可能である。
添付した図1は、第1の層転写後に得られたネガティブの1つの例の一部(ここでは右側)の形状の断面図を略図で表す。これは、上述したような作製方法で使用可能な新しいドナー基板を形成するために、再生の必要があるネガティブである。
同図は、ハンドル基板と接触状態にあったものであることから、いわゆる、「正面」と呼ばれる面101と、反対側の、いわゆる、「背面」と呼ばれる面102とを有するドナー基板10を備える、全体として参照番号1が付与されたネガティブを示す。
ドナー基板10は、正面および背面上の両方の環状周囲ゾーンで面取りされている。最初、ドナー基板10は、絶縁体層2で完全に覆われているが、基板の非面取り領域内に延在する材料層を正面101と脆化ゾーン103とに分離した後、ネガティブが非転写環状リング104を備えることが分かる。
この非転写リング104は、分離の境界105と、基板の外縁部との間、すなわち、注入された面取りゾーンの隣に延在する。この非転写リング104は、絶縁体の一部分2aと、シリコンの一部分106とを備える。非転写リング104は、例えば、数百ナノメートルの厚さおよび1〜3mmオーダーの幅に達するものであってもよい。この非転写リングが存在するのは、ドナー基板の面取り部分が、ハンドル基板に十分に付着せず、したがって、転写されないということに関連する。
従来技術により実行される再生処理は、
絶縁体2のすべて、すなわち、絶縁体2aと、背面および縁部上にある絶縁体の両方を取り除くステップと、
段差プロファイルを除くために、シリコンの残りのリング106を取り除くステップと、
基板の正面側全体にわたって、少なくとも、注入によってダメージを受ける厚さに対応する厚さのシリコンを除去するステップと、
例えば、略語「CMP」として当業者に既知の化学機械研磨を実行しながら、「鏡面研磨」と呼ばれる表面条件を回復するように、前記ネガティブの正面を研磨するステップと、
を含む。
このようなリサイクル処理は、例えば、欧州特許出願公開第1156531号に記載された方法により実行されてもよく、この方法は、例えば、酸浴槽でのエッチングによってネガティブを脱酸素化するステップと、ウェハの末端縁部を研削するステップと、最後に、注入表面を研磨するステップとを含む。
実際には、基板の正面上の材料しか除去しない機器では、通常の厚さを除去できないことが見出された。このため、ネガティブの両面研磨を実行し、ドナー基板の各面上の材料を5μm近く除去する機器を使用することが好ましい。
前述した再生処理方法には、以下のような多くの欠点がある。
メンテナンスが困難な高価で嵩張る機器や、研磨スラリーや研磨パッドなどの消耗品の大量消費を必要とする研磨ステップを、少なくとも2回、場合によっては、3回実行することによる高コスト。
再生処理方法の複雑性。
再生処理を実行するたびに除去される10μmオーダーの大量の材料。それにより、特に、複数回の再生処理サイクル後、得られる基板がすぐに非常に薄くなることで、脆くなりすぎてしまう。そのため、このような基板は、SEMI仕様に適合せず、したがって、特に、ハンドル基板として再利用できなくなる。
最後に、別の欠点として、ドナー基板からの層を分離するために実行されるアニール処理中に、注入された非接合の環状リングが少なくとも部分的に劣化することが挙げられる。これにより、ポジティブを汚染するだけでなく、これらのウェハのさまざまな処理に後々使用される機器、特に、分離後の洗浄用機器を汚染する可能性のあるパーティクルを大量に発生する気泡現象が生じる。
国際出願第2005/038903号には、2つの面取りウェハの組み立てによる活性層の転写について記載されている。非接合ウェハ縁部が非制御下で破損し、他の表面上にパーティクルを誘発しないようにするために、活性層の縁部ゾーンを取り除くことが提案されている。このステップは、非常に複雑であるため、国際出願第2005/038903号では、2つのウェハを接合する前に、ウェハの一方の周囲部分にルーティングを実行することが提案されている。
添付した図2は、SOIタイプのドナー基板の一部(ここでは右側)が、国際出願第2005/038903号において記載された接合前にルーティング処理を受けた後に理論上有する形状の断面を非常に略図的に表したものである。
図1の要素と同一の要素は、同一の参照番号を有する。
図から分かるように、絶縁体2の層と、正面にわたって延在する環状周囲ゾーンにあるドナー基板10の材料層の一部が、少なくとも面取りゾーンの幅に対応する幅にわたって、さらに、少なくとも注入ゾーンの深さに等しい厚さにわたって除去されている。脆化ゾーンで境界が定められた活性層の参照番号は107である。
この除去は、例えば、エッチングによって実行される。
しかしながら、ルーティングを実行するために前述した国際出願第2005/038903号において提案された解決方法では、急峻な側縁部、すなわち、図2に表すような正面に垂直な側縁部を得ることができない。
詳細に言えば、プラズマを用いて酸化シリコン層、その後にシリコン層を連続してエッチングする解決方法を用いて本出願人が行ったテストによれば、得られたルーティングは、添付図3(A)に表すような浅い斜面を有することが分かった。とりわけ、酸化シリコンのエッチングは、シリコンをエッチングするステップの間中、継続する。
さらに、図3(B)から分かるように、得られたネガティブは、酸化物層および注入されたシリコン層を含む非転写リングを保持したままであるため、ネガティブを後々再生するためのルーティング方法に期待される利点が実質的に損なわれてしまう。
最後に、国際出願第2005/038903号において提案されたルーティング解決方法は、
(例えば、酸化物の)保護層を堆積し、次に、リソグラフィによって保護層の環状周囲リングを除去することによって、処理済みのポジティブ基板を保護するステップと、
前記ポジティブの保護されていない層をエッチングすることによって、ルーティングを実行するステップと、
前記保護マスクを引き続き除去するステップと、
を含む。
しかしながら、保護マスクを形成する追加のステップを使用すると、コスト増になり、とりわけ、汚染源となる。さらに、得られる基板の欠陥を低減することが目的であるため、接合前に不純物が混入する事態は避けることが好ましい。
本発明の目的は、従来技術の前述した欠点を解消することである。
特に、本発明の目的は、脆化ゾーンが設けられた面取り基板のルーティング方法を提供することであり、これにより、鋭利なルーティングされた縁部、すなわち、前記基板の平らな正面に垂直またはほぼ垂直な縁部を得ることができ、前記基板の欠陥を増大することなくこのような縁部を獲得することができる。
本発明の別の目的は、作製コストを上げず、マイクロ電子工学の分野で現在使用されている生産ラインに容易に組み込むことができる方法を提供することである。
最後に、このルーティング方法は、層転写方法においても使用可能でなければならない。
この目的を達成するために、本発明により、面取り基板のルーティング方法が提供される。
本発明によれば、この方法は、以下のステップ、すなわち、
プラズマを用いて、前記基板の環状周囲ゾーン上に保護材料層を堆積するステップと、
ルーティングされる前記基板の正面上に、基板の縁部から所定の距離に延在する保護材料リングを残し、プラズマにアクセス可能な前記基板の縮小された環状周囲ゾーンの境界を定めるように、プラズマを用いて前記保護材料を部分的にエッチングするステップと、
ある厚さにわたってこのゾーンにある材料をエッチングするように、基板の前記縮小されたアクセス可能な環状周囲ゾーンのレベルに局所化された部分エッチングプラズマを発生するステップと、
プラズマを用いて、前記保護材料リングを除去するステップと、
を含む。
別個のまたは組み合わせたものである本発明の他の有益かつ非制限的な特性によれば、
この方法のさまざまなステップは、異方性プラズマを形成するためのチャンバにおいて実行され、
この方法は、以下のステップ、すなわち、
・ディスク形状の上側絶縁要素および2つの電極を備え、「下側」と呼ばれる2つの電極のうちの1つが、円形の外形の下側絶縁要素によって囲まれている異方性プラズマ形成チャンバ内に、ルーティングされる前記基板を導入するステップであって、前記基板が、前記基板の背面が前記下側電極および前記下側絶縁要素と接触状態になるように前記チャンバに配置されることで、プラズマにアクセスできない背面除外ゾーンを規定し、上側絶縁体が、前記基板の正面から距離を置いて位置付けられることで、プラズマにアクセスできない正面除外ゾーンを規定し、2つの絶縁要素である下側絶縁要素および上側絶縁要素の外径が、ルーティングされる基板の直径より小さく、基板の残りが前記環状周囲ゾーンを構成する、基板導入ステップと、
・前記チャンバに形成されたプラズマを用いて、前記環状周囲ゾーンに前記保護材料層を堆積するステップと、
・前記基板の正面に向かって上側絶縁体を移動させ、保護材料の前記部分エッチングを実行するステップと、
・上側絶縁体を適所に保持しながら、ルーティングされる前記基板を構成する材料の厚さをエッチングするステップと、
・前記基板の正面から離れる方向に上側絶縁体を移動させ、前記保護材料リングを除去するステップと、を含み、
前記保護材料はポリマーであり、
保護材料は、Cベースのプラズマによって得られるポリエチレンであり、
保護材料をエッチングするため、またはこの保護材料を除去するためのプラズマは、酸素ベースのプラズマであり、
ルーティングされる基板はシリコンからなり、エッチングプラズマは、SFおよびアルゴンの混合物ベースのものであり、
ルーティングされる基板は、酸化シリコン層で被覆され、エッチングプラズマは、CHFおよび窒素の混合物ベースのものであり、
ルーティングされる基板は、酸化シリコン層で被覆されたシリコンでからなり、酸化シリコン層のエッチングの後に、シリコン層の厚さのエッチングが連続して実行され、
ルーティングされる基板は、基板正面に平行または実質的に平行な平面に延在する脆化ゾーンを備え、少なくとも前記面取りゾーンのすべてに対応する幅にわたって、ルーティングされる前記基板を構成する材料をエッチングするような方法で、このようにして形成された保護材料リングの外径が前記正面の非面取り平面ゾーンの外径以下になるように、保護材料の部分エッチングが実行され、
上側絶縁体の直径は、ルーティングされる基板の正面の非面取り平面ゾーンの直径以下であり、
ルーティングされる基板は、基板正面に平行または実質的に平行な平面に延在する脆化ゾーンを備え、前記脆化ゾーンの厚さに対応する厚さにわたってエッチングされる。
本発明はまた、電子工学、光学、または光電子工学の分野の応用に向けた基板の作製方法に関する。
この方法は、以下のステップ、すなわち、
・ドナー基板の残りから転写される層の境界を定めるように、ドナー基板内に脆化ゾーンを形成するステップと、
・このドナー基板に上述したようなルーティング方法を施すステップと、
・分子付着により、このようにしてルーティングされたドナー基板をハンドル基板に接合するステップと、
・前記ハンドル基板へ層を転写するように、前記脆化ゾーンに沿って転写される前記層を分離するための処理を実行するステップと、
を含む。
1つの変形例によれば、前記脆化ゾーンは、原子および/またはイオン種の注入によって形成される。
従来技術による第1の層転写後に得られたネガティブの一部の形状の略断面図である。 従来技術による、接合前にルーティング処理を受けた後に、SOIタイプのドナー基板の一部が理論上有する形状の略断面図である。 従来技術により得られたルーティングの浅い傾斜を示す略断面図である。 従来技術により得られたネガティブが保持する非転写リングを示す略断面図である。 ハンドル基板上に接合され、本発明によるルーティング方法を実行されたドナー基板の右端部の略断面図である。 図4(A)のドナー基板およびハンドル基板の分離ステップ後の2つの基板の略断面図である。 従来技術の方法による、ルーティングされた基板の酸化物の断面プロファイルと、基板の半径R(mm)との関係を表すグラフである。 本発明の方法による、ルーティングされた基板の酸化物の断面プロファイルと、基板の半径R(mm)との関係を表すグラフである。 本発明の種々の連続ステップにおける、ルーティングされる基板および本発明のルーティング方法を実行するための設備の部分断面図である。 本発明の種々の連続ステップにおける、ルーティングされる基板および本発明のルーティング方法を実行するための設備の部分断面図である。 本発明の種々の連続ステップにおける、ルーティングされる基板および本発明のルーティング方法を実行するための設備の部分断面図である。 本発明の種々の連続ステップにおける、ルーティングされる基板および本発明のルーティング方法を実行するための設備の部分断面図である。
本発明の他の特性および利点は、例示目的であって、限定的目的ではない本発明の可能な実施形態を表す添付の図面を参照しながら、以下の記載から明らかになるであろう。
以下、図6(A)〜図6(D)を参照しながら、本発明によるルーティング方法の好ましい実施形態について記載する。
最初に、図6(A)を参照しながら、ルーティングされる基板について記載する。
図6(A)は、設備に対する基板の実際の縮尺を表したものではない。同様に、基板の比率についても、説明しやすいように修正を加えている。
図6(A)は、参照番号4で概括的に表したルーティングされる基板を示し、基板4は、正面41と、反対側の背面42と、横方向の側面縁部43とを有する。
この基板4は、基板正面41は、非面取り平面の中央ゾーン410と、面取りゾーン411とに分けられ、同様に、基板背面42は、非面取り平面の中央ゾーン420と、面取りゾーン421とに分けられるように面取りされる。
図示された例示的な実施形態において、基板4は、全外面上を絶縁体層40で被覆した基板45からなる。しかしながら、この特性は必須ではない。
ルーティング方法は、任意のタイプの基板に適用されてもよいが、脆化ゾーンが設けられた基板のルーティングに特定の応用を有し、この基板は、接合および層転写の方法において引き続き使用されることが意図されている。
脆化ゾーンは、参照番号44を有する。これにより、基板の残り442の正面41まで延在する活性層441の境界を定めることができる。
有益には、この脆化ゾーン44は、「Smart Cut」という登録商標名で当業者に既知の技術とともに開発された注入方法による原子種および/またはイオン種を注入することによって形成される。
この脆化ゾーン44はまた、多孔性層からなりうる。
本発明のルーティング方法は、例えば、図6(A)〜図6(D)に表すもののような、プラズマを形成するためのリアクタ5内で実行されてもよい。
このリアクタは、チャンバ50を備え、チャンバ50内に、2つの絶縁要素53、54と、電源(図示せず)に接続された2つの電極51、52が設置される。
ルーティングされる基板4は、背面42を介して下側電極52および下側絶縁要素54上に載置される。
下側電極52は、円形の外形を有する下側絶縁要素54によって取り囲まれる。電極52は円形であり、絶縁要素54は環状であることが好ましい。
さらに、上側絶縁体53の形状はディスク状であり、上側絶縁体53を取り囲む電極51の形状は環状である。
上側絶縁要素53は、基板4の中間平面に垂直な縦軸に沿って変位可能なモータ手段(図示せず)上に載置される。このように、モータ手段は、ルーティングされる基板4から最大限に分離された図6(D)に表す位置と、この基板4付近にもたらされた図6(B)および図6(C)に表す位置との間で変位されうる。
プラズマを形成するために使用されるガスは、パイプライン、この場合、例えば、参照番号55および56が付与されたパイプラインの2つを介して、チャンバ50内に導入される。
チャンバ50内で反応が起こる間に生成される不揮発性材料は、吸引手段およびオリフィス(図示せず)によってチャンバ50から放出されてもよい。
電極51および52は、電極に印加される電圧を有し、この電圧効果により、チャンバ50内に電場を生じさせ、パイプライン55および56に導入されたガスをプラズマに変換する。
チャンバ50内に広がる温度および圧力、チャンバ50内に導入されるガスの性質、流量、および比率、プラズマの周波数、および電極51および52の端子に印加される電圧(または出力)などのさまざまなパラメータは、形成されているプラズマの化学組成およびその性質、すなわち、堆積プラズマまたはエッチングプラズマに影響を及ぼす。これらのパラメータの詳細については、以下に与えられる。
堆積およびエッチングの両方のために形成されるプラズマは、異方性であることが好ましい。これは、言い換えれば、プラズマの作用が、プラズマに生じるラジカルによって達成されることが好ましく、任意に、プラズマのエンベロープにおいて加速されるイオンによって達成されうる。
基板4の背面42が、下側電極52および下側絶縁体54と接触状態にあるということにより、マスクされているためにプラズマにアクセスできない参照番号540が付与された背面除外ゾーンを規定することができる。
図から分かるように、ルーティングされる基板4が、絶縁体54と直接接触した状態にあるため、絶縁体54の外径は、背面除外ゾーン540の外径と正確に対応する。
さらに、ルーティングされる基板4は、環状絶縁体54に対して中心に配置されるように非常に明確に配置される。
さらに、上側絶縁体53により、基板の正面41上に、プラズマにアクセスできない、いわゆる、「正面除外」ゾーン530を規定することが可能である。
正面除外ゾーン530の直径は、上側絶縁体53の直径のみに依存するのではなく、ルーティングされる基板4からの距離にも依存する。このように、絶縁体53が基板の正面41から離れるほど、正面除外ゾーン530(図6(A)を参照)の直径が小さくなり、逆に、距離が近くなるほど、このゾーン530(図6(B)を参照)の直径は大きくなる。
プラズマにアクセス可能な状態にある基板4の環状周囲ゾーン、すなわち、前述したゾーン530および540の外側に延在するゾーンには、参照番号400が付与されている。言い換えれば、環状周囲ゾーン400は、基板の側面縁部43と、面取りゾーン411および421と、任意に、正面41および背面42の周囲の一部とを備える。
以下、ルーティング方法の種々のステップについて記載する。
絶縁要素54および下側電極52に対して背面42を載置させて、ルーティングされる基板4がチャンバ5内に導入された後、プラズマを形成するためのパラメータが、保護材料層6を前記アクセス可能な環状ゾーン400に堆積するように調節される。
この保護材料6は、ポリマーであることが好ましい。
また、この保護材料6は、エチレンCベースのプラズマを用いて得られたポリエチレンであることが好ましい。
上側絶縁体53は、引き続き、正面除外ゾーン530を拡張し、直径を増大するように、基板4の正面41の方へ動かされる。絶縁体53は、基板へのダメージや汚染を避けるために、基板の上面41と接触状態にはならないことに留意されたい。
図6(B)に示すこの位置において、プラズマのパラメータは、保護材料6の部分エッチングを実行するように適応される。このエッチングは、部分的なものであるため、基板4の正面41上の保護材料リング60のみを残すことができる。
この部分エッチングは、正面除外ゾーン530の拡張により可能である。図6(A)に表すような絶縁体53の位置において、リング60があるゾーンは、プラズマにアクセス可能であり、その場所に保護材料6を堆積することが可能である。逆に、絶縁体53が下降されると、リング60に対応する保護材料部分は、プラズマへのアクセスができず、したがって、プラズマによってエッチングされない。言い換えれば、正面除外ゾーン530の面積が増大すると、アクセス可能なゾーン400の面積が減少する。縮小したアクセス可能ゾーンの参照番号は400’である。
保護材料6をエッチングするためのプラズマの性質は、この材料の化学的性質に非常に明確に依存する。
例示的に、保護材料がポリエチレンからなる場合、エッチングは、酸素(O)ベースのプラズマで実行される。
図6(C)に、次のステップを示す。図6(B)に表す位置に上側絶縁体53を保持している間、チャンバ50内に導入されたガスの性質は、ルーティングされる基板4を構成する材料の厚さをエッチングするように適応されたプラズマを作り出すように修正される。このエッチングは、リング60があるため、プラズマにアクセス可能である基板の環状周囲ゾーン400’においてのみ実行される。
絶縁体層40が存在する特定の場合、特に、その絶縁体層が酸化物層である場合、エッチングプラズマは、窒素およびCHF(トリフルオロメタン)の混合物ベースのものになる。
絶縁体40が残りのアクセス可能ゾーン400’においてすべてエッチングされると、チャンバ内に導入されたガスは、基板45を構成する材料をエッチングするように修正される。
例示的に、基板45を構成する材料がシリコンの場合、エッチングプラズマは、アルゴンおよびSF(六フッ化硫黄)の混合物および任意に窒素をベースにしたものである。
図6(C)に表されているように、基板外周部において正面および背面上だけでなく、側面上もルーティングされた基板4が得られる。
実例として、特に、層の接合および転写への応用の場合、ルーティングされた部分は、ウェハの縁部からおよそ0.5〜3mm、好ましくは、1〜2mm、理想的には、1.2mmの幅にわたって延在する。ルーティングの深さは、接合後の転写の厚さに対応する。したがって、ルーティングの深さは、絶縁体層40が存在すれば、絶縁体層40の厚さ(典型的に、ほぼ1500Å(150nm)、より一般には、100〜4000Å(10nm〜400nm)の間)に、引き続き転写される予定の基板層、すなわち、典型的に、1000〜10000Å(100〜1000nm)、好ましくは、およそ2500Å(250nm)のSOIを作製するために転写される基板層の厚さを足した厚さを有する。
最後に、図6(D)に表されているように、上側絶縁体53は、基板4の正面41から離れる方向に動かされ、プラズマのパラメータは、保護材料リング60を除去可能なエッチングプラズマを作り出すように修正される。このエッチングプラズマは、一般に、図6(B)に表されたエッチングステップにおいて使用されるものと同じである。
堆積プラズマおよびエッチングプラズマの使用に関する上述したすべてのステップに関して、従来のプラズマ周波数は13.56MHzである。出力は、およそ100〜500Wである。プラズマの適用時間は、5〜40秒の間で変動する。プラズマの出力と持続時間の組み合わせは、特に、エッチングされる厚さに効果を及ぼす。最後に、チャンバ内の圧力は、およそ数Torrである(1Torrは、およそ10Paに等しい)。
ルーティングされる基板が脆化ゾーン44を含む場合、絶縁体53の直径およびその位置は、有益には、リング60の外径が非面取り正面ゾーン410のものに対応するように決定される。
このように、基板正面の面取り部分411上の基板4のみをエッチングすることはできない。
しかしながら、保護層リング60の外径は、図面に表されているものより小さく、すなわち、リング60の位置は、図面の左の方へ変位される。しかしながら、これにより、非面取り正面ゾーン410の一部分がエッチングされ、これは経済的に有益ではない。
この手順により、注入を受けた正面の面取りゾーン411のすべてを確実に除去することができる。このようにして、上述したような後々の汚染の危険性が制限される。
また、基板4の材料のエッチングされた層は、正面と脆化ゾーン44との間に延在する材料の厚さに対応することが有益である。
ルーティング後、図5(B)に表されているような縁部が鋭い基板が得られる。言い換えれば、図の左側にある基板の非ルーティング部分と、図の右側にあるルーティングされた部分との間の移行ゾーンTの幅は小さい。
比較として、図5(A)は、最初に、酸化物層に第1のプラズマエッチングを実行した後、シリコン層に第2のプラズマエッチングを実行するが、環状保護堆積物を適用しない方法による、従来技術のルーティング方法で得られる結果を示す。この場合、酸化物のエッチングが保護層によって制限されないという理由と、選択性が完全ではないことから、シリコンのエッチングが酸化物をわずかにエッチングしてしまうという理由から、エッチングの傾斜は劣化する。この場合、基板のそれぞれのルーティング部品と非ルーティング部品との間の移行ゾーンTの幅が非常に広くなることが容易に分かる。次に、図3(A)にこの状況が表されている。
上記に上げた例を考慮すると、本発明による方法により、この移行ゾーンTの幅を約10倍縮小することができることが分かる。
図4(A)〜図4(B)は、ドナー基板4内に脆化ゾーン44を形成した後、上述したものなどのルーティング方法を基板に施すステップを含む基板の作製方法の種々のステップを示す。
このルーティングされたドナー基板4は、引き続き、ハンドル基板7(図4(A)を参照)に接合され、その後、前記ハンドル基板7に活性層441を転写する目的の別の処理を受ける(図4(B)を参照)。
この方法を使用することによって得られる利点は、以下の通りである。
得られるポジティブは、エッチングの範囲によって十分に境界が定められた活性層441を有する。
注入の深さによって決定された厚さに対応する厚さの材料をエッチングするように配慮することで、得られるネガティブは、非転写リングを有さない。このようにして、ウェハの縁部に段差が存在しない(図4の左側の部品を参照)。
これにより、ネガティブの再生が単純化され、「鏡面研磨された」表面状態を回復するために、注入によってダメージを受けた領域を除去するためのCMPステップに限定されてもよい。
ステップ数および消費原材料が少ないため、再生費用も低く抑えられることから、数回の再生操作後でも、基板の厚さの点でSEMI規格に準拠した再生後の基板が得られる。
最後に、これにより、破断ステップは、パーティクルの発生量が大幅に少ないステップになる。このようにして得られるSOI基板のリングは、より規則的であり(基板の幅に対してより制御されており)、ウェハの縁部で接合されたシリコンのパーティクルがない。
上述した方法は、「Bosch」という名で従来技術において既知の方法との類似点をいくつか有する。しかしながら、このBosch方法は、このマスクの異方性エッチングによって、マスクを用いて基板の正面を被覆すること、電子または電気機械コンポーネントを引き続き形成することを考慮して、この正面上におよそ1マイクロメートルのパターンを形成するが、どんな場合でも、2mmまたは3mmの幅にわたって全ウェハの縁部をルーティングすることを含む。
2…絶縁体層、4…面取り基板、5、50…チャンバ、6…保護材料層、10…ドナー基板、41…基板正面、42…基板背面、43…基板側面縁部、44…脆化ゾーン、51、52…電極、53…上側絶縁体、54…下側絶縁要素、60…保護材料リング、400…環状周囲ゾーン、400’…縮小された環状周囲ゾーン、411…面取りゾーン。

Claims (14)

  1. 面取り基板(4)のルーティング方法であって、
    プラズマを用いて、前記基板(4)の環状周囲ゾーン(400)上に保護材料層(6)を堆積するステップと、
    ルーティングされる前記基板(4)の正面(41)上に、前記基板の縁部(43)から所定の距離に延在する保護材料リング(60)を残し、プラズマにアクセス可能な前記基板の縮小された環状周囲ゾーン(400’)の境界を定めるように、プラズマを用いて前記保護材料(6)を部分的にエッチングするステップと、
    ある厚さにわたってこの環状周囲ゾーンにある材料をエッチングするように、前記基板(4)の前記縮小されたアクセス可能な環状周囲ゾーン(400’)のレベルに局所化された部分エッチングプラズマを発生するステップと、
    プラズマを用いて、前記保護材料リング(60)を除去するステップと、
    を含むことを特徴とする方法。
  2. 前記方法の種々のステップが、異方性プラズマを形成するためのチャンバ(50)において実行されることを特徴とする、請求項1に記載の方法。
  3. ディスク形状の上側絶縁要素(53)および2つの電極(51、52)を備える異方性プラズマ形成チャンバ(50)であって、前記2つの電極(51、52)のうちの一方が、円形の外形の下側絶縁要素(54)によって取り囲まれている下側電極(52)である、異方性プラズマ形成チャンバ(50)内に、ルーティングされる前記基板(4)を導入するステップであって、前記基板(4)が、前記基板の背面(42)が前記下側電極(52)および前記下側絶縁要素(54)と接触状態になるように前記チャンバ(5)に配置されることで、プラズマにアクセスできない背面除外ゾーン(540)を規定し、前記上側絶縁体(53)が、前記基板(4)の正面(41)から距離を置いて位置付けられることで、プラズマにアクセスできない正面除外ゾーン(530)を規定し、前記2つの絶縁要素である前記下側絶縁要素(54)および前記上側絶縁要素(53)の外径が、ルーティングされる前記基板(4)の直径より小さく、前記基板の残りが前記環状周囲ゾーン(400)を構成する、基板導入ステップと、
    前記チャンバ(50)に形成されたプラズマを用いて、前記環状周囲ゾーン(400)に前記保護材料層(6)を堆積するステップと、
    前記基板の正面(41)に向かって前記上側絶縁体(53)を移動させ、前記保護材料(6)の前記部分エッチングを実行するステップと、
    前記上側絶縁体(53)を適所に保持しながら、ルーティングされる前記基板(4)を構成する材料の厚さをエッチングするステップと、
    前記基板の正面(41)から離れる方向に前記上側絶縁体(53)を移動させ、前記保護材料リング(60)を除去するステップと、
    を含むことを特徴とする、請求項2に記載の方法。
  4. 前記保護材料(6)が、ポリマーであることを特徴とする、請求項1〜3のいずれか一項に記載の方法。
  5. 前記保護材料(6)が、Cベースのプラズマによって得られるポリエチレンであることを特徴とする、請求項4に記載の方法。
  6. 前記保護材料(6)をエッチングするため、または前記保護材料(6)を除去するためのプラズマが、酸素ベースのプラズマであることを特徴とする、請求項5に記載の方法。
  7. ルーティングされる前記基板(4)が、シリコンからなり、前記エッチングプラズマが、SFおよびアルゴンの混合物ベースのものであることを特徴とする、請求項1〜6のいずれか一項に記載の方法。
  8. ルーティングされる前記基板(4)が、酸化シリコン層(40)で被覆され、前記エッチングプラズマが、CHFおよび窒素の混合物ベースのものであることを特徴とする、請求項1〜7のいずれか一項に記載の方法。
  9. ルーティングされる前記基板(4)が、酸化シリコン層(40)で被覆されたシリコンからなり、前記酸化シリコン層(40)のエッチング、及び、その後の前記シリコン層の厚さのエッチングが連続して実行されることを特徴とする、請求項1〜8のいずれか一項に記載の方法。
  10. ルーティングされる前記基板(4)が、前記基板正面(41)に平行または実質的に平行な平面に延在する脆化ゾーン(44)を備え、少なくとも前記面取りゾーンのすべてに対応する幅にわたって、ルーティングされる前記基板を構成する材料をエッチングするような方法で、このようにして形成された前記保護材料リング(60)の外径が前記正面(41)の非面取り平面ゾーン(410)の外径以下になるように、前記保護材料(6)の部分エッチングが実行されることを特徴とする、請求項1〜9のいずれか一項に記載の方法。
  11. 前記上側絶縁体(53)の直径が、ルーティングされる前記基板の前記正面(41)の前記非面取り平面ゾーン(410)の直径以下であることを特徴とする、請求項3および請求項10に記載の方法。
  12. ルーティングされる前記基板(4)が、前記基板正面(41)に平行または実質的に平行な平面に延在する脆化ゾーン(44)を備え、前記脆化ゾーンの厚さに対応する厚さにわたってエッチングされることを特徴とする、請求項1〜11のいずれか一項に記載の方法。
  13. 電子工学、光学、または光電子工学の分野の応用に向けた基板の作製方法であって、
    ドナー基板(4)の残り(442)から転写される層(441)の境界を定めるように、前記ドナー基板(4)内に脆化ゾーン(44)を形成するステップと、
    前記ドナー基板(4)に、請求項1〜12のいずれか一項に記載のルーティング方法を施すステップと、
    分子付着により、このようにしてルーティングされた前記ドナー基板をハンドル基板(7)に接合するステップと、
    前記ハンドル基板(7)へ層を転写するように、前記脆化ゾーン(44)に沿って転写される前記層(441)を分離するための処理を実行するステップと、
    を含むことを特徴とする方法。
  14. 前記脆化ゾーン(44)が、原子および/またはイオン種の注入によって形成されることを特徴とする、請求項13に記載の方法。
JP2010234684A 2009-12-11 2010-10-19 面取り基板のルーティング方法 Active JP5266496B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0958882A FR2953988B1 (fr) 2009-12-11 2009-12-11 Procede de detourage d'un substrat chanfreine.
FR0958882 2009-12-11

Publications (2)

Publication Number Publication Date
JP2011155242A JP2011155242A (ja) 2011-08-11
JP5266496B2 true JP5266496B2 (ja) 2013-08-21

Family

ID=42277796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010234684A Active JP5266496B2 (ja) 2009-12-11 2010-10-19 面取り基板のルーティング方法

Country Status (8)

Country Link
US (1) US8357587B2 (ja)
EP (1) EP2333815A1 (ja)
JP (1) JP5266496B2 (ja)
KR (1) KR101231128B1 (ja)
CN (1) CN102136413B (ja)
FR (1) FR2953988B1 (ja)
SG (1) SG172530A1 (ja)
TW (1) TWI430362B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522896A (ja) * 2010-03-18 2013-06-13 ソイテック セミコンダクタオンインシュレータ型の基板の仕上げ処理方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060671A (ko) * 2002-07-02 2002-07-18 이혜복 폐질환 예방조성물 및 상기 조성물의 제조방법 및 사용방법
JP2012156246A (ja) * 2011-01-25 2012-08-16 Hitachi Cable Ltd 半導体ウェハ及び半導体デバイスウェハ
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
CN103928290B (zh) * 2013-01-11 2016-08-10 中芯国际集成电路制造(上海)有限公司 晶圆边缘的刻蚀方法
US9716010B2 (en) * 2013-11-12 2017-07-25 Globalfoundries Inc. Handle wafer
JP6007889B2 (ja) 2013-12-03 2016-10-19 信越半導体株式会社 面取り加工装置及びノッチレスウェーハの製造方法
JP6239365B2 (ja) * 2013-12-11 2017-11-29 東京エレクトロン株式会社 シリコン層をエッチングする方法
DE102015118042A1 (de) 2015-10-22 2017-04-27 Nexwafe Gmbh Verfahren und Vorrichtung zum Herstellen einer Halbleiterschicht
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
FR3120159B1 (fr) * 2021-02-23 2023-06-23 Soitec Silicon On Insulator Procédé de préparation du résidu d’un substrat donneur ayant subi un prélèvement d’une couche par délamination
CN117393422B (zh) * 2023-12-11 2024-03-01 青禾晶元(天津)半导体材料有限公司 一种制造碳化硅复合衬底的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270298A (ja) * 1997-03-27 1998-10-09 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
JPH10335195A (ja) * 1997-05-27 1998-12-18 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
JP3472197B2 (ja) 1999-06-08 2003-12-02 キヤノン株式会社 半導体基材及び太陽電池の製造方法
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP2003298030A (ja) * 2002-03-29 2003-10-17 Sumitomo Mitsubishi Silicon Corp 張り合わせ基板およびその製造方法
EP1427001A1 (en) * 2002-12-06 2004-06-09 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
US7402520B2 (en) 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
DE102005035728B3 (de) * 2005-07-29 2007-03-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
WO2011024619A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522896A (ja) * 2010-03-18 2013-06-13 ソイテック セミコンダクタオンインシュレータ型の基板の仕上げ処理方法

Also Published As

Publication number Publication date
US20110140244A1 (en) 2011-06-16
TWI430362B (zh) 2014-03-11
CN102136413B (zh) 2013-05-01
FR2953988A1 (fr) 2011-06-17
FR2953988B1 (fr) 2012-02-10
US8357587B2 (en) 2013-01-22
KR20110066845A (ko) 2011-06-17
KR101231128B1 (ko) 2013-02-07
TW201142939A (en) 2011-12-01
SG172530A1 (en) 2011-07-28
CN102136413A (zh) 2011-07-27
JP2011155242A (ja) 2011-08-11
EP2333815A1 (fr) 2011-06-15

Similar Documents

Publication Publication Date Title
JP5266496B2 (ja) 面取り基板のルーティング方法
JP5292644B2 (ja) 最小化された応力を備えたヘテロ構造を製造するためのプロセス
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP4839818B2 (ja) 貼り合わせ基板の製造方法
JP5799740B2 (ja) 剥離ウェーハの再生加工方法
JP4519199B2 (ja) ウエハ再生方法およびウエハ再生装置
KR101328492B1 (ko) 에어로졸 코팅을 이용한 정전척 재생 방법
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
JP5099859B2 (ja) 基板の再利用方法、積層化ウェーハの作製方法、及び適切な再利用を施したドナー基板
KR20100088064A (ko) 반도체 기판의 모서리 연마용 장치
KR100882380B1 (ko) 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체
JP5888286B2 (ja) 貼り合わせウェーハの製造方法
JP4474863B2 (ja) 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP6607207B2 (ja) 貼り合わせsoiウェーハの製造方法
KR102022507B1 (ko) 접합 웨이퍼의 제조방법
US11830824B2 (en) Edge protection on semiconductor substrates
JP2024506797A (ja) 剥離によって層が除去されたドナー基板の残留物を調製するための方法
TW202347607A (zh) 用於製作雙重絕緣體上半導體結構之方法
JP2010034473A (ja) Simox基板の製造方法及び該方法に用いるエッチング装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5266496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250