JP5266496B2 - 面取り基板のルーティング方法 - Google Patents
面取り基板のルーティング方法 Download PDFInfo
- Publication number
- JP5266496B2 JP5266496B2 JP2010234684A JP2010234684A JP5266496B2 JP 5266496 B2 JP5266496 B2 JP 5266496B2 JP 2010234684 A JP2010234684 A JP 2010234684A JP 2010234684 A JP2010234684 A JP 2010234684A JP 5266496 B2 JP5266496 B2 JP 5266496B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plasma
- zone
- routed
- protective material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 72
- 239000000758 substrate Substances 0.000 claims description 179
- 239000000463 material Substances 0.000 claims description 57
- 239000012212 insulator Substances 0.000 claims description 44
- 230000001681 protective effect Effects 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 230000007717 exclusion Effects 0.000 claims description 13
- 230000036961 partial effect Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 230000002829 reductive effect Effects 0.000 claims description 6
- 239000004698 Polyethylene Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- -1 polyethylene Polymers 0.000 claims description 4
- 229920000573 polyethylene Polymers 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000005693 optoelectronics Effects 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 210000002381 plasma Anatomy 0.000 description 51
- 239000010410 layer Substances 0.000 description 50
- 235000012431 wafers Nutrition 0.000 description 10
- 238000005498 polishing Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 5
- 230000008929 regeneration Effects 0.000 description 5
- 238000011069 regeneration method Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003635 deoxygenating effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Micromachines (AREA)
Description
絶縁体2のすべて、すなわち、絶縁体2aと、背面および縁部上にある絶縁体の両方を取り除くステップと、
段差プロファイルを除くために、シリコンの残りのリング106を取り除くステップと、
基板の正面側全体にわたって、少なくとも、注入によってダメージを受ける厚さに対応する厚さのシリコンを除去するステップと、
例えば、略語「CMP」として当業者に既知の化学機械研磨を実行しながら、「鏡面研磨」と呼ばれる表面条件を回復するように、前記ネガティブの正面を研磨するステップと、
を含む。
(例えば、酸化物の)保護層を堆積し、次に、リソグラフィによって保護層の環状周囲リングを除去することによって、処理済みのポジティブ基板を保護するステップと、
前記ポジティブの保護されていない層をエッチングすることによって、ルーティングを実行するステップと、
前記保護マスクを引き続き除去するステップと、
を含む。
プラズマを用いて、前記基板の環状周囲ゾーン上に保護材料層を堆積するステップと、
ルーティングされる前記基板の正面上に、基板の縁部から所定の距離に延在する保護材料リングを残し、プラズマにアクセス可能な前記基板の縮小された環状周囲ゾーンの境界を定めるように、プラズマを用いて前記保護材料を部分的にエッチングするステップと、
ある厚さにわたってこのゾーンにある材料をエッチングするように、基板の前記縮小されたアクセス可能な環状周囲ゾーンのレベルに局所化された部分エッチングプラズマを発生するステップと、
プラズマを用いて、前記保護材料リングを除去するステップと、
を含む。
この方法のさまざまなステップは、異方性プラズマを形成するためのチャンバにおいて実行され、
この方法は、以下のステップ、すなわち、
・ディスク形状の上側絶縁要素および2つの電極を備え、「下側」と呼ばれる2つの電極のうちの1つが、円形の外形の下側絶縁要素によって囲まれている異方性プラズマ形成チャンバ内に、ルーティングされる前記基板を導入するステップであって、前記基板が、前記基板の背面が前記下側電極および前記下側絶縁要素と接触状態になるように前記チャンバに配置されることで、プラズマにアクセスできない背面除外ゾーンを規定し、上側絶縁体が、前記基板の正面から距離を置いて位置付けられることで、プラズマにアクセスできない正面除外ゾーンを規定し、2つの絶縁要素である下側絶縁要素および上側絶縁要素の外径が、ルーティングされる基板の直径より小さく、基板の残りが前記環状周囲ゾーンを構成する、基板導入ステップと、
・前記チャンバに形成されたプラズマを用いて、前記環状周囲ゾーンに前記保護材料層を堆積するステップと、
・前記基板の正面に向かって上側絶縁体を移動させ、保護材料の前記部分エッチングを実行するステップと、
・上側絶縁体を適所に保持しながら、ルーティングされる前記基板を構成する材料の厚さをエッチングするステップと、
・前記基板の正面から離れる方向に上側絶縁体を移動させ、前記保護材料リングを除去するステップと、を含み、
前記保護材料はポリマーであり、
保護材料は、C2H4ベースのプラズマによって得られるポリエチレンであり、
保護材料をエッチングするため、またはこの保護材料を除去するためのプラズマは、酸素ベースのプラズマであり、
ルーティングされる基板はシリコンからなり、エッチングプラズマは、SF6およびアルゴンの混合物ベースのものであり、
ルーティングされる基板は、酸化シリコン層で被覆され、エッチングプラズマは、CHF3および窒素の混合物ベースのものであり、
ルーティングされる基板は、酸化シリコン層で被覆されたシリコンでからなり、酸化シリコン層のエッチングの後に、シリコン層の厚さのエッチングが連続して実行され、
ルーティングされる基板は、基板正面に平行または実質的に平行な平面に延在する脆化ゾーンを備え、少なくとも前記面取りゾーンのすべてに対応する幅にわたって、ルーティングされる前記基板を構成する材料をエッチングするような方法で、このようにして形成された保護材料リングの外径が前記正面の非面取り平面ゾーンの外径以下になるように、保護材料の部分エッチングが実行され、
上側絶縁体の直径は、ルーティングされる基板の正面の非面取り平面ゾーンの直径以下であり、
ルーティングされる基板は、基板正面に平行または実質的に平行な平面に延在する脆化ゾーンを備え、前記脆化ゾーンの厚さに対応する厚さにわたってエッチングされる。
・ドナー基板の残りから転写される層の境界を定めるように、ドナー基板内に脆化ゾーンを形成するステップと、
・このドナー基板に上述したようなルーティング方法を施すステップと、
・分子付着により、このようにしてルーティングされたドナー基板をハンドル基板に接合するステップと、
・前記ハンドル基板へ層を転写するように、前記脆化ゾーンに沿って転写される前記層を分離するための処理を実行するステップと、
を含む。
Claims (14)
- 面取り基板(4)のルーティング方法であって、
プラズマを用いて、前記基板(4)の環状周囲ゾーン(400)上に保護材料層(6)を堆積するステップと、
ルーティングされる前記基板(4)の正面(41)上に、前記基板の縁部(43)から所定の距離に延在する保護材料リング(60)を残し、プラズマにアクセス可能な前記基板の縮小された環状周囲ゾーン(400’)の境界を定めるように、プラズマを用いて前記保護材料(6)を部分的にエッチングするステップと、
ある厚さにわたってこの環状周囲ゾーンにある材料をエッチングするように、前記基板(4)の前記縮小されたアクセス可能な環状周囲ゾーン(400’)のレベルに局所化された部分エッチングプラズマを発生するステップと、
プラズマを用いて、前記保護材料リング(60)を除去するステップと、
を含むことを特徴とする方法。 - 前記方法の種々のステップが、異方性プラズマを形成するためのチャンバ(50)において実行されることを特徴とする、請求項1に記載の方法。
- ディスク形状の上側絶縁要素(53)および2つの電極(51、52)を備える異方性プラズマ形成チャンバ(50)であって、前記2つの電極(51、52)のうちの一方が、円形の外形の下側絶縁要素(54)によって取り囲まれている下側電極(52)である、異方性プラズマ形成チャンバ(50)内に、ルーティングされる前記基板(4)を導入するステップであって、前記基板(4)が、前記基板の背面(42)が前記下側電極(52)および前記下側絶縁要素(54)と接触状態になるように前記チャンバ(5)に配置されることで、プラズマにアクセスできない背面除外ゾーン(540)を規定し、前記上側絶縁体(53)が、前記基板(4)の正面(41)から距離を置いて位置付けられることで、プラズマにアクセスできない正面除外ゾーン(530)を規定し、前記2つの絶縁要素である前記下側絶縁要素(54)および前記上側絶縁要素(53)の外径が、ルーティングされる前記基板(4)の直径より小さく、前記基板の残りが前記環状周囲ゾーン(400)を構成する、基板導入ステップと、
前記チャンバ(50)に形成されたプラズマを用いて、前記環状周囲ゾーン(400)に前記保護材料層(6)を堆積するステップと、
前記基板の正面(41)に向かって前記上側絶縁体(53)を移動させ、前記保護材料(6)の前記部分エッチングを実行するステップと、
前記上側絶縁体(53)を適所に保持しながら、ルーティングされる前記基板(4)を構成する材料の厚さをエッチングするステップと、
前記基板の正面(41)から離れる方向に前記上側絶縁体(53)を移動させ、前記保護材料リング(60)を除去するステップと、
を含むことを特徴とする、請求項2に記載の方法。 - 前記保護材料(6)が、ポリマーであることを特徴とする、請求項1〜3のいずれか一項に記載の方法。
- 前記保護材料(6)が、C2H4ベースのプラズマによって得られるポリエチレンであることを特徴とする、請求項4に記載の方法。
- 前記保護材料(6)をエッチングするため、または前記保護材料(6)を除去するためのプラズマが、酸素ベースのプラズマであることを特徴とする、請求項5に記載の方法。
- ルーティングされる前記基板(4)が、シリコンからなり、前記エッチングプラズマが、SF6およびアルゴンの混合物ベースのものであることを特徴とする、請求項1〜6のいずれか一項に記載の方法。
- ルーティングされる前記基板(4)が、酸化シリコン層(40)で被覆され、前記エッチングプラズマが、CHF3および窒素の混合物ベースのものであることを特徴とする、請求項1〜7のいずれか一項に記載の方法。
- ルーティングされる前記基板(4)が、酸化シリコン層(40)で被覆されたシリコンからなり、前記酸化シリコン層(40)のエッチング、及び、その後の前記シリコン層の厚さのエッチングが連続して実行されることを特徴とする、請求項1〜8のいずれか一項に記載の方法。
- ルーティングされる前記基板(4)が、前記基板正面(41)に平行または実質的に平行な平面に延在する脆化ゾーン(44)を備え、少なくとも前記面取りゾーンのすべてに対応する幅にわたって、ルーティングされる前記基板を構成する材料をエッチングするような方法で、このようにして形成された前記保護材料リング(60)の外径が前記正面(41)の非面取り平面ゾーン(410)の外径以下になるように、前記保護材料(6)の部分エッチングが実行されることを特徴とする、請求項1〜9のいずれか一項に記載の方法。
- 前記上側絶縁体(53)の直径が、ルーティングされる前記基板の前記正面(41)の前記非面取り平面ゾーン(410)の直径以下であることを特徴とする、請求項3および請求項10に記載の方法。
- ルーティングされる前記基板(4)が、前記基板正面(41)に平行または実質的に平行な平面に延在する脆化ゾーン(44)を備え、前記脆化ゾーンの厚さに対応する厚さにわたってエッチングされることを特徴とする、請求項1〜11のいずれか一項に記載の方法。
- 電子工学、光学、または光電子工学の分野の応用に向けた基板の作製方法であって、
ドナー基板(4)の残り(442)から転写される層(441)の境界を定めるように、前記ドナー基板(4)内に脆化ゾーン(44)を形成するステップと、
前記ドナー基板(4)に、請求項1〜12のいずれか一項に記載のルーティング方法を施すステップと、
分子付着により、このようにしてルーティングされた前記ドナー基板をハンドル基板(7)に接合するステップと、
前記ハンドル基板(7)へ層を転写するように、前記脆化ゾーン(44)に沿って転写される前記層(441)を分離するための処理を実行するステップと、
を含むことを特徴とする方法。 - 前記脆化ゾーン(44)が、原子および/またはイオン種の注入によって形成されることを特徴とする、請求項13に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0958882A FR2953988B1 (fr) | 2009-12-11 | 2009-12-11 | Procede de detourage d'un substrat chanfreine. |
FR0958882 | 2009-12-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011155242A JP2011155242A (ja) | 2011-08-11 |
JP5266496B2 true JP5266496B2 (ja) | 2013-08-21 |
Family
ID=42277796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010234684A Active JP5266496B2 (ja) | 2009-12-11 | 2010-10-19 | 面取り基板のルーティング方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8357587B2 (ja) |
EP (1) | EP2333815A1 (ja) |
JP (1) | JP5266496B2 (ja) |
KR (1) | KR101231128B1 (ja) |
CN (1) | CN102136413B (ja) |
FR (1) | FR2953988B1 (ja) |
SG (1) | SG172530A1 (ja) |
TW (1) | TWI430362B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013522896A (ja) * | 2010-03-18 | 2013-06-13 | ソイテック | セミコンダクタオンインシュレータ型の基板の仕上げ処理方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020060671A (ko) * | 2002-07-02 | 2002-07-18 | 이혜복 | 폐질환 예방조성물 및 상기 조성물의 제조방법 및 사용방법 |
JP2012156246A (ja) * | 2011-01-25 | 2012-08-16 | Hitachi Cable Ltd | 半導体ウェハ及び半導体デバイスウェハ |
JP5799740B2 (ja) * | 2011-10-17 | 2015-10-28 | 信越半導体株式会社 | 剥離ウェーハの再生加工方法 |
FR2999801B1 (fr) | 2012-12-14 | 2014-12-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure |
CN103928290B (zh) * | 2013-01-11 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 晶圆边缘的刻蚀方法 |
US9716010B2 (en) * | 2013-11-12 | 2017-07-25 | Globalfoundries Inc. | Handle wafer |
JP6007889B2 (ja) | 2013-12-03 | 2016-10-19 | 信越半導体株式会社 | 面取り加工装置及びノッチレスウェーハの製造方法 |
JP6239365B2 (ja) * | 2013-12-11 | 2017-11-29 | 東京エレクトロン株式会社 | シリコン層をエッチングする方法 |
DE102015118042A1 (de) | 2015-10-22 | 2017-04-27 | Nexwafe Gmbh | Verfahren und Vorrichtung zum Herstellen einer Halbleiterschicht |
FR3063176A1 (fr) * | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
FR3120159B1 (fr) * | 2021-02-23 | 2023-06-23 | Soitec Silicon On Insulator | Procédé de préparation du résidu d’un substrat donneur ayant subi un prélèvement d’une couche par délamination |
CN117393422B (zh) * | 2023-12-11 | 2024-03-01 | 青禾晶元(天津)半导体材料有限公司 | 一种制造碳化硅复合衬底的方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10270298A (ja) * | 1997-03-27 | 1998-10-09 | Mitsubishi Materials Shilicon Corp | 張り合わせ基板の製造方法 |
JPH10335195A (ja) * | 1997-05-27 | 1998-12-18 | Mitsubishi Materials Shilicon Corp | 張り合わせ基板の製造方法 |
JP3472197B2 (ja) | 1999-06-08 | 2003-12-02 | キヤノン株式会社 | 半導体基材及び太陽電池の製造方法 |
JP3943782B2 (ja) | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
JP2003298030A (ja) * | 2002-03-29 | 2003-10-17 | Sumitomo Mitsubishi Silicon Corp | 張り合わせ基板およびその製造方法 |
EP1427001A1 (en) * | 2002-12-06 | 2004-06-09 | S.O.I. Tec Silicon on Insulator Technologies S.A. | A method for recycling a surface of a substrate using local thinning |
FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
JP4647228B2 (ja) * | 2004-04-01 | 2011-03-09 | 株式会社ディスコ | ウェーハの加工方法 |
US7402520B2 (en) | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
FR2888400B1 (fr) * | 2005-07-08 | 2007-10-19 | Soitec Silicon On Insulator | Procede de prelevement de couche |
DE102005035728B3 (de) * | 2005-07-29 | 2007-03-08 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand |
US20100022070A1 (en) * | 2008-07-22 | 2010-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
WO2011024619A1 (en) * | 2009-08-25 | 2011-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate |
-
2009
- 2009-12-11 FR FR0958882A patent/FR2953988B1/fr active Active
-
2010
- 2010-10-19 EP EP10187969A patent/EP2333815A1/fr not_active Withdrawn
- 2010-10-19 JP JP2010234684A patent/JP5266496B2/ja active Active
- 2010-10-27 SG SG2010079051A patent/SG172530A1/en unknown
- 2010-10-28 TW TW099137053A patent/TWI430362B/zh active
- 2010-11-10 KR KR1020100111468A patent/KR101231128B1/ko active IP Right Grant
- 2010-12-10 US US12/965,135 patent/US8357587B2/en active Active
- 2010-12-10 CN CN201010585290.2A patent/CN102136413B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013522896A (ja) * | 2010-03-18 | 2013-06-13 | ソイテック | セミコンダクタオンインシュレータ型の基板の仕上げ処理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110140244A1 (en) | 2011-06-16 |
TWI430362B (zh) | 2014-03-11 |
CN102136413B (zh) | 2013-05-01 |
FR2953988A1 (fr) | 2011-06-17 |
FR2953988B1 (fr) | 2012-02-10 |
US8357587B2 (en) | 2013-01-22 |
KR20110066845A (ko) | 2011-06-17 |
KR101231128B1 (ko) | 2013-02-07 |
TW201142939A (en) | 2011-12-01 |
SG172530A1 (en) | 2011-07-28 |
CN102136413A (zh) | 2011-07-27 |
JP2011155242A (ja) | 2011-08-11 |
EP2333815A1 (fr) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5266496B2 (ja) | 面取り基板のルーティング方法 | |
JP5292644B2 (ja) | 最小化された応力を備えたヘテロ構造を製造するためのプロセス | |
KR101905788B1 (ko) | 절연체-위-반도체 형 기판의 마무리 방법 | |
KR101151458B1 (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
JP4839818B2 (ja) | 貼り合わせ基板の製造方法 | |
JP5799740B2 (ja) | 剥離ウェーハの再生加工方法 | |
JP4519199B2 (ja) | ウエハ再生方法およびウエハ再生装置 | |
KR101328492B1 (ko) | 에어로졸 코팅을 이용한 정전척 재생 방법 | |
KR101526245B1 (ko) | 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법 | |
JP5099859B2 (ja) | 基板の再利用方法、積層化ウェーハの作製方法、及び適切な再利用を施したドナー基板 | |
KR20100088064A (ko) | 반도체 기판의 모서리 연마용 장치 | |
KR100882380B1 (ko) | 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체 | |
JP5888286B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP4474863B2 (ja) | 剥離ウェーハの再生処理方法及び再生されたウェーハ | |
JP6607207B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
KR102022507B1 (ko) | 접합 웨이퍼의 제조방법 | |
US11830824B2 (en) | Edge protection on semiconductor substrates | |
JP2024506797A (ja) | 剥離によって層が除去されたドナー基板の残留物を調製するための方法 | |
TW202347607A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
JP2010034473A (ja) | Simox基板の製造方法及び該方法に用いるエッチング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5266496 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |