CN104766799B - 一种场效应晶体管的制备方法及相应场效应晶体管 - Google Patents
一种场效应晶体管的制备方法及相应场效应晶体管 Download PDFInfo
- Publication number
- CN104766799B CN104766799B CN201410006144.8A CN201410006144A CN104766799B CN 104766799 B CN104766799 B CN 104766799B CN 201410006144 A CN201410006144 A CN 201410006144A CN 104766799 B CN104766799 B CN 104766799B
- Authority
- CN
- China
- Prior art keywords
- substrate back
- effect transistor
- field
- substrate
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 68
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 162
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000012545 processing Methods 0.000 claims abstract description 36
- 238000005498 polishing Methods 0.000 claims abstract description 35
- 238000004140 cleaning Methods 0.000 claims abstract description 23
- 239000000126 substance Substances 0.000 claims abstract description 21
- 230000009467 reduction Effects 0.000 claims abstract description 18
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 238000000227 grinding Methods 0.000 claims description 44
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000003746 surface roughness Effects 0.000 abstract description 24
- 230000008569 process Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 208000027418 Wounds and injury Diseases 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 230000001458 anti-acid effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- -1 greasy dirt Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种场效应晶体管的制备方法及相应场效应晶体管，解决了现有技术中存在漏极位于衬底背面的场效应晶体管的导通损耗较大问题。该方法应用于漏极位于衬底背面的场效应晶体管，包括：在位于衬底正面的器件制备工序完成后，用保护膜覆盖衬底正面；对衬底背面进行减薄处理；对减薄后的衬底背面进行机械抛光处理，使衬底背面的表面粗糙度在预设范围内；对机械抛光后的衬底背面进行化学腐蚀及清洗；在化学腐蚀及清洗后的衬底背面上制备漏极电极。
Description
技术领域
本发明涉及微电子领域，特别涉及一种场效应晶体管的制备方法及相应场效应晶体管。
背景技术
场效应晶体管（Field Effect Transistor，FET），由多数载流子参与导电，也称为单极型晶体管。它属于电压控制型半导体器件。具有输入电阻高（107～1012Ω）、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点，现已成为微电子领域极为重要的器件类型。
由于衬底的表面面积有限，为了在有限面积的衬底表面上制作更多的场效应晶体管器件，现有技术中可以将场效应晶体管的漏极从衬底背面引出，这样就能够减小单一场效应晶体管所占衬底表面的面积，提高芯片的集成度。
但是在本申请的发明人在实现本申请实施例的技术方案的过程中，至少发现上述现有技术存在如下技术问题：
漏极位于衬底背面的场效应晶体管的导通损耗较大，严重影响了场效应晶体管的性能。
发明内容
本申请提供一种场效应晶体管的制备方法及相应场效应晶体管，用于解决现有技术中存在漏极位于衬底背面的场效应晶体管的导通损耗较大问题，实现了有效降低漏极位于衬底背面的场效应晶体管的导通损耗的技术效果。
第一方面，本申请提供了一种场效应晶体管的制备方法，所述场效应晶体管的漏极位于衬底背面，所述方法包括：在位于衬底正面的器件制备工序完成后，用保护膜覆盖衬底正面；对衬底背面进行减薄处理；对减薄后的衬底背面进行机械抛光处理，使衬底背面的表面粗糙度在预设范围内；对机械抛光后的衬底背面进行化学腐蚀及清洗；在化学腐蚀及清洗后的衬底背面上制备漏极电极。
优选的，所述场效应晶体管为垂直双扩散金属-氧化物半导体场效应晶体管。
优选的，对衬底背面进行减薄处理的方式包括：采用机械研磨的方式对衬底背面进行减薄处理；其中，减薄处理所用第一砂轮的目数在300～350目范围之内。
优选的，所述第一砂轮的目数为325目。
优选的，所述对减薄后的衬底背面进行机械抛光处理的方式包括：采用机械研磨的方式对衬底背面进行机械抛光处理；其中，机械抛光处理所用第二砂轮的目数在325～500目范围之内。
优选的，所述第二砂轮的目数为400目。
优选的，所述在化学腐蚀及清洗后的衬底背面上制备漏极电极，包括：对化学腐蚀及清洗后的衬底背面进行离子注入；在离子注入后的衬底背面上淀积多层金属电极。
优选的，所述多层金属电极为钛镍银多层电极，其中钛金属层与衬底背面接触。
优选的，所述垂直双扩散金属-氧化物半导体场效应晶体管的漏源电压在55V～200V范围内。
第二方面，本申请提供一种场效应晶体管，所述场效应晶体管采用第一方面中所述的方法制备而成。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1、由于在本申请实施例中，由于在对衬底背面进行平整化处理时，考虑到衬底背面的表面粗糙度过小时，将导致漏极电极与衬底背面的接触面积减小，增大漏极接触电阻，导致整个场效应晶体管的导通损耗电阻增大，因此，通过合理设置机械抛光时砂轮的目数，将机械抛光后的衬底背面的表面粗糙度控制在一个合理的范围内，进而在尽量保证减小控制衬底背面表面的缺陷数量的情况下，适当降低机械抛光所用砂轮的目数，使衬底背面的表面粗糙度在一个合理的范围，进而使得背面漏极电极与衬底背面有适当的接触面积，使场效应晶体管的导通电阻降低，减小器件导通损耗；解决现有技术中存在漏极位于衬底背面的场效应晶体管的导通损耗较大问题，实现了有效降低漏极位于衬底背面的场效应晶体管的导通损耗的技术效果。
2、由于在本申请实施例中，在清洗后的衬底背面上形成漏极电极之前，先要在衬底背面进行离子注入，减小衬底背面的漏区导通电阻，进而降低整个场效应晶体管的导通损耗电阻，可大幅降低器件的导通损耗。
附图说明
图1为本申请实施例1中的场效应晶体管的制备方法的流程图。
具体实施方式
本申请提供一种场效应晶体管的制备方法及相应场效应晶体管，用于解决现有技术中存在漏极位于衬底背面的场效应晶体管的导通损耗较大问题，实现了有效降低漏极位于衬底背面的场效应晶体管的导通损耗的技术效果。
下面通过附图以及具体实施例对本申请技术方案做详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
实施例1
本申请实施例1提供一种场效应晶体管的制备方法，该场效应晶体管为漏极位于衬底背面的场效应晶体管，具体包括垂直双扩散金属-氧化物半导体场效应晶体管（VDMOSFET）、横向扩散金属氧化物半导体（LDMOSFET）、n沟道增强型功率场效应晶体管（SIPMOS）等多种类型的场效应晶体管。
请参照图1，本申请实施例1提供的方法包括：
S10：在位于衬底正面的器件制备工序完成后，用保护膜覆盖衬底正面。
具体来讲，本申请实施例中衬底背面的漏极生长工艺是在衬底的正面工艺进行完之后处理的。这是因为先进行衬底背面工艺处理，后进行正面器件工艺，就要求在工序繁多的正面工艺中保护已处理好的衬底背面的电极不在正面工序中被划伤和污染，这会给工艺精度要求较高的正面器件工艺提出严苛的要求，大大增加整个场效应晶体管制备成本。
因此，本申请实施例1提供的方法中，先完成位于衬底正面的制作工序，然后用一层保护膜覆盖在衬底的正面，将衬底正面形成的器件完全包裹在保护膜之下。此处的保护膜为抗酸抗碱的保护膜，其可以通过粘合的方式贴在衬底的正面，优选的，所用的粘合胶为防水胶；待衬底背面的工序完成后，直接揭下贴在衬底正面的保护膜即可。
由于衬底背面的减薄及电极制备工序相对于正面的器件制备过程要简单很多，所以通过覆盖保护膜可以完全保护已完成的正面器件不受到背面工序的影响。
S20：对衬底背面进行减薄处理。
具体来讲，因为漏极位于衬底背面，为了降低漏区电阻，需要减小衬底的厚度，将衬底的背面厚度减小到一合理值，具体的衬底背面厚度值根据器件的类型以及衬底的类型不同而不同；另一个需要减小衬底背面厚度的原因是要减小单一衬底所占的体积，进而提高整个系统的集成度。
具体的衬底背面减薄方式包括切割和机械研磨。切割为通过切片的方式将衬底背面多于厚度的部分给切割下来，这种方式多用于衬底厚度较厚，衬底背面多于厚度较大的情形。
而机械研磨的方式为使用一定目数的砂轮对衬底背面进行机械研磨，当使用较低目数的砂轮时，砂轮粒径较大，研磨速度较快，但目数太低时，可能会损伤衬底背面；而使用较大目数的砂轮时，研磨的时间较长。由于步骤S20仅仅是对衬底进行减薄处理，所以在不损伤衬底的情况下，可以适当减小砂轮的目数，提高减薄研磨的速度。
S30：对减薄后的衬底背面进行机械抛光处理，使衬底背面的表面粗糙度在预设范围内。
具体来讲，在步骤S20对衬底进行减薄处理后，需要对减薄后的衬底进行表面平整化处理，平整化处理的目的是改善减薄处理后的衬底背面的表面质量，去除减薄工艺留下的表面损伤，并使衬底背面的表面粗糙度达到一定的要求，具体的表面粗糙度范围根据器件类型及背面漏极电极的类型不同而不同。
如果衬底背面的表面粗糙度过大，将在衬底背面产生很多的晶体缺陷，如位错、面缺陷等，这些晶体缺陷将成为俘获陷阱，会严重影响整个器件的性能；但是，如果衬底背面的表面粗糙度过小，在衬底背面生长电极时，由于衬底背面的表面过于平整光滑，电极金属淀积时与衬底背面的接触面积将会很小，进而导致漏区接触电阻增大，使得导通损耗随之变大。因此，在实际情况中，衬底背面平整化处理后的表面粗糙度不能过大，也不能过小。具体较优的表面粗糙度范围可以通过器件电学性能测试进行表征，即检测进行不同表面粗糙度处理的场效应晶体管的导通电阻的阻值，导通电阻较小的器件对应的表面粗糙度即为较优的表面粗糙度。
本申请实施例通过机械研磨的方式进行衬底背面的抛光处理，通过使用不同目数的研磨砂轮可以达到不同的表面粗糙度。本申请以硅衬底的VDMOSFET为例，通过使用不同目数的砂轮对其衬底背面进行机械抛光，发现砂轮目数为325～500目时，对应的导通电阻值较小。
S40：对机械抛光后的衬底背面进行化学腐蚀及清洗。
具体来讲，机械抛光后，衬底背面还可能残留有一些如微尘、油污、颗粒物等污染物，通过化学腐蚀液清洗可以将对其这些污染物去除。化学腐蚀液可以为弱酸或者弱碱，具体视衬底类型而定，如可以通过碱性抛光液对硅衬底表面进行清洗。
化学清洗后，需要进一步通过去离子水清洗，去除衬底背面表面残留的化学液。去离子水清洗后可用洁净气体将衬底背面表面风干，或用烘箱烘干。
S50：在化学腐蚀及清洗后的衬底背面上制备漏极电极。
具体来讲，基于清洗后的衬底背面，即可进行漏极电极的淀积，漏极电极可以采用多层金属电极，多层金属的制备方式包括真空蒸发、溅射、金属化学气相淀积等多种淀积方式。
沿用制备硅衬底的VDMOSFET的例子来讲，漏极电极可以为钛镍银多层电极，其中钛金属层位于最底层，与衬底背面的表面接触形成结，向上依次是镍层和银层。
综上，在本申请实施例1中，由于在对衬底背面进行平整化处理时，考虑到衬底背面的表面粗糙度过小时，将导致漏极电极与衬底背面的接触面积减小，增大漏极接触电阻，导致整个场效应晶体管的导通损耗电阻增大，因此，通过合理设置机械抛光时砂轮的目数，将机械抛光后的衬底背面的表面粗糙度控制在一个合理的范围内，进而在控制衬底背面表面的缺陷数量的情况下，适当降低机械抛光所用砂轮的目数，使衬底背面的表面粗糙度在一个合理的范围，进而使得背面漏极电极与衬底背面有适当的接触面积，使场效应晶体管的导通电阻降低，减小器件导通损耗；解决现有技术中存在漏极位于衬底背面的场效应晶体管的导通损耗较大问题，实现了有效降低漏极位于衬底背面的场效应晶体管的导通损耗的技术效果。
下面以垂直双扩散金属-氧化物半导体场效应晶体管为例，对本申请实施例技术方案进行说明。
首先，在衬底正面的器件制备工序完成后，用抗酸抗碱的保护膜（如“蓝膜”）贴在衬底正面，使衬底正面完全保护在保护膜之下。
然后，对衬底背面进行减薄处理。在衬底的厚度较小时，通过切片的方式进行减薄处理可能会损伤衬底，所以较优的实施方式是采用机械研磨的方式进行减薄处理。如前所述，机械研磨时，如果砂轮目数过小，可能会给衬底背面的表面带来过多损伤，而砂轮目数过大，将减慢研磨速度。本申请实施例在兼顾研磨速度和给衬底背面的表面带来的表面损伤两方面考虑，将用于减薄处理的第一砂轮目数限制在300～350目范围之内。即，较优的，采用机械研磨的方式对衬底背面进行减薄处理；其中，减薄处理所用第一砂轮的目数在300～350目范围之内。
其中，将第一砂轮的目数具体设置在325目，可以在保证减薄处理后的衬底背面的表面不会受到不可通过机械抛光不可消除的损伤，又可以适当提高机械研磨的速度。即，较优的，第一砂轮的目数为325目。
接下来需要对减薄后的衬底进行表面抛光处理，本申请实施例通过控制机械抛光处理时使用的第二砂轮的目数，实现控制衬底背面的表面粗糙度在合理范围的目的。
实际情况中，无需关心衬底背面的表面粗糙度的具体数值，只要根据机械抛光后衬底背面制备的器件的导通电阻足够小即可。本申请实施例通过比较机械抛光的第二砂轮的目数分为不同值时对应的VDMOS器件的导通电阻的阻值，进行上述比较的同时控制VDMOS器件的其他制备工序一致。
具体来讲，分别采用325目、400目、500目和600目的砂轮对相同工艺处理（325目的第一砂轮减薄至相同的目标厚度）的衬底背面进行研磨抛光，然后采用相同的电极制备工艺分别在不同目数砂轮抛光后的衬底上制备漏极电极。分别测试制得的器件的导通电阻，请参照表1，测得不同目数砂轮抛光处理的器件的导通电阻的阻值。
表1
因此，相对于使用较大目数（600目）的砂轮进行表面抛光，使用较小目数的砂轮进行抛光处理可以降低制成器件的导通电阻，这是因为适当降低表面粗糙度可以增大漏极电极与衬底的接触面积，降低漏极接触电阻。所以，本申请实施例中采用目数范围在325～500目的第二砂轮对减薄处理后的衬底背面进行表面抛光处理。
优选的，当使用目数为400目的第二砂轮进行表面机械抛光处理时，制备的VDMOS器件的导通电阻最小，所以在较佳实施方式中，采用目数为400目的第二砂轮进行表面机械抛光处理。
机械抛光后的硅片在经过化学清洗及去离子水清洗后，可以进行漏极电极的制备。但是，由于硅片背面的掺杂浓度很低，导致漏区导通电阻很大，因此，需要在进行电极生长之前，提高硅衬底背面区域的掺杂浓度，降低漏区导通电阻。
一种有效的方式是向衬底背面进行离子注入，注入的离子为与衬底背面同极性的离子，如P型衬底背面可以注入P型离子，N型衬底背面可以注入N型离子。
优选的，应当控制离子注入的浓度和深度，使衬底背面的离子浓度不要过高，注入深度也不要过大，避免影响器件的沟道性质及栅控能力。
即，优选的，步骤S50：在化学腐蚀及清洗后的衬底背面上制备漏极电极，包括：
对化学腐蚀及清洗后的衬底背面进行离子注入；
在离子注入后的衬底背面上淀积多层金属电极。
在对对化学腐蚀及清洗后的衬底背面进行离子注入后，才在衬底背面上淀积漏极电极。如前所述，漏极电极可以为多层金属电极，如钛镍银多层电极，其中钛金属层与衬底背面接触，向上依次为镍层和银层。
优选的，多层金属电极为钛镍银多层电极，其中钛金属层与衬底背面接触。
另外，由于漏极导通电阻对低通（漏源电压在55V～200V范围内）VDMOS器件的导通损耗影响较大，因此，本申请实施例的场效应晶体管制备方法对于低通（漏源电压在55V～200V范围内）VDMOS器件的导通损耗的改善尤为明显。即，优选的，垂直双扩散金属-氧化物半导体场效应晶体管的漏源电压在55V～200V范围内。
实施例2
与实施例1的场效应晶体管制备方法相对应，本申请实施例2提供了采用实施例1的方法制备的场效应晶体管。前述实施例中的场效应晶体管的制备方法中的各种制备方式和具体实例同样适用于本实施例的场效应晶体管，通过前述对制备方式的详细描述，本领域技术人员可以清楚的知道本实施例中场效应晶体管的实施方法，所以为了说明书的简洁，在此不再详述。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1、由于在本申请实施例中，由于在对衬底背面进行平整化处理时，考虑到衬底背面的表面粗糙度过小时，将导致漏极电极与衬底背面的接触面积减小，增大漏极接触电阻，导致整个场效应晶体管的导通损耗电阻增大，因此，通过合理设置机械抛光时砂轮的目数，将机械抛光后的衬底背面的表面粗糙度控制在一个合理的范围内，进而在尽量保证减小控制衬底背面表面的缺陷数量的情况下，适当降低机械抛光所用砂轮的目数，使衬底背面的表面粗糙度在一个合理的范围，进而使得背面漏极电极与衬底背面有适当的接触面积，使场效应晶体管的导通电阻降低，减小器件导通损耗；解决现有技术中存在漏极位于衬底背面的场效应晶体管的导通损耗较大问题，实现了有效降低漏极位于衬底背面的场效应晶体管的导通损耗的技术效果。
2、由于在本申请实施例中，在清洗后的衬底背面上形成漏极电极之前，先要在衬底背面进行离子注入，减小衬底背面的漏区导通电阻，进而降低整个场效应晶体管的导通损耗电阻，可大幅降低器件的导通损耗。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (7)
1.一种场效应晶体管的制备方法，所述场效应晶体管的漏极位于衬底背面，其特征在于，所述场效应晶体管为垂直双扩散金属-氧化物半导体场效应晶体管，所述方法包括：
在位于衬底正面的器件制备工序完成后，用保护膜覆盖衬底正面；
采用机械研磨的方式对衬底背面进行减薄处理；其中，减薄处理所用第一砂轮的目数在300～350目范围之内；
采用机械研磨的方式对减薄后的衬底背面进行机械抛光处理，使衬底背面的表面粗糙度在预设范围内；其中，机械抛光处理所用第二砂轮的目数在325～500目范围之内；
对机械抛光后的衬底背面进行化学腐蚀及清洗；
在化学腐蚀及清洗后的衬底背面上制备漏极电极。
2.如权利要求1所述的方法，其特征在于，所述第一砂轮的目数为325目。
3.如权利要求1所述的方法，其特征在于，所述第二砂轮的目数为400目。
4.如权利要求1所述的方法，其特征在于，所述在化学腐蚀及清洗后的衬底背面上制备漏极电极，包括：
对化学腐蚀及清洗后的衬底背面进行离子注入；
在离子注入后的衬底背面上淀积多层金属电极。
5.如权利要求4所述的方法，其特征在于，所述多层金属电极为钛镍银多层电极，其中钛金属层与衬底背面接触。
6.如权利要求1-5中任一权利要求所述的方法，其特征在于，所述垂直双扩散金属-氧化物半导体场效应晶体管的漏源电压在55V～200V范围内。
7.一种场效应晶体管，其特征在于，所述场效应晶体管采用如权利要求1-6中任一权利要求所述的方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410006144.8A CN104766799B (zh) | 2014-01-07 | 2014-01-07 | 一种场效应晶体管的制备方法及相应场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410006144.8A CN104766799B (zh) | 2014-01-07 | 2014-01-07 | 一种场效应晶体管的制备方法及相应场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104766799A CN104766799A (zh) | 2015-07-08 |
| CN104766799B true CN104766799B (zh) | 2018-07-06 |
Family
ID=53648557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410006144.8A Active CN104766799B (zh) | 2014-01-07 | 2014-01-07 | 一种场效应晶体管的制备方法及相应场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104766799B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107342224B (zh) * | 2016-05-03 | 2020-10-16 | 北大方正集团有限公司 | Vdmos器件的制作方法 |
| WO2018000353A1 (en) * | 2016-06-30 | 2018-01-04 | Texas Instruments Incorporated | Contaminant removal in ultra-thin semiconductor device fabrication |
| CN107968048B (zh) * | 2016-10-20 | 2021-03-23 | 中芯国际集成电路制造(上海)有限公司 | 一种降低半导体器件背面金属接触电阻的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426248B2 (en) * | 2000-02-15 | 2002-07-30 | International Rectifier Corporation | Process for forming power MOSFET device in float zone, non-epitaxial silicon |
| CN1466172A (zh) * | 2002-06-13 | 2004-01-07 | 衡阳科晶微电子有限公司 | 共晶焊背面金属化工艺 |
| CN1627504A (zh) * | 2003-12-12 | 2005-06-15 | 南亚科技股份有限公司 | 一种改善位线接触电阻值的方法 |
| CN101350309A (zh) * | 2008-09-01 | 2009-01-21 | 北大方正集团有限公司 | 平面双扩散金属氧化物半导体器件及其制作方法 |
| CN101540338A (zh) * | 2009-04-29 | 2009-09-23 | 西安理工大学 | 一种沟槽平面栅mosfet器件及其制造方法 |
| CN101789375A (zh) * | 2010-02-09 | 2010-07-28 | 清华大学 | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 |
-
2014
- 2014-01-07 CN CN201410006144.8A patent/CN104766799B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426248B2 (en) * | 2000-02-15 | 2002-07-30 | International Rectifier Corporation | Process for forming power MOSFET device in float zone, non-epitaxial silicon |
| CN1466172A (zh) * | 2002-06-13 | 2004-01-07 | 衡阳科晶微电子有限公司 | 共晶焊背面金属化工艺 |
| CN1627504A (zh) * | 2003-12-12 | 2005-06-15 | 南亚科技股份有限公司 | 一种改善位线接触电阻值的方法 |
| CN101350309A (zh) * | 2008-09-01 | 2009-01-21 | 北大方正集团有限公司 | 平面双扩散金属氧化物半导体器件及其制作方法 |
| CN101540338A (zh) * | 2009-04-29 | 2009-09-23 | 西安理工大学 | 一种沟槽平面栅mosfet器件及其制造方法 |
| CN101789375A (zh) * | 2010-02-09 | 2010-07-28 | 清华大学 | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104766799A (zh) | 2015-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104766799B (zh) | 一种场效应晶体管的制备方法及相应场效应晶体管 | |
| CN103578978B (zh) | 一种基于硅基键合材料的高压快恢复二极管制造方法 | |
| CN101803002B (zh) | 通过层转移制造结构的方法 | |
| CN104253033A (zh) | 半导体晶圆背面工艺和功率器件的形成方法 | |
| WO2017100393A3 (en) | Photovoltaic devices and method of manufacturing | |
| CN103633010A (zh) | 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法 | |
| JP2013229516A5 (zh) | ||
| CN106328769A (zh) | 一种单晶硅片表面的处理方法 | |
| CN109545653A (zh) | 改善外延硅片边缘平坦度的方法 | |
| CN104752138A (zh) | 聚焦环和应用聚焦环的溅射反应器 | |
| CN104143503A (zh) | 掺杂方法 | |
| CN205385026U (zh) | 双向放电管芯片 | |
| CN103296076B (zh) | 平面晶闸管、用于制造平面晶闸管的芯片及制作方法 | |
| CN102543716A (zh) | 金属硅化物阻挡层的形成方法 | |
| CN106653561A (zh) | 一种具有背吸杂能力的300mm重掺硅片的加工方法 | |
| CN103296144A (zh) | 一种改善激光掺杂se电池激光损伤的方法 | |
| CN102244079B (zh) | 台面工艺功率晶体管芯片结构和实施方法 | |
| CN103021855B (zh) | 分离栅闪存的有源区制造方法 | |
| CN102403190B (zh) | 圆片清洗方法 | |
| WO2019104791A1 (zh) | 一种薄膜太阳能电池除膜工艺及薄膜太阳能电池 | |
| CN111129110A (zh) | 一种功率芯片终端结构、功率芯片终端结构的制作方法和装置 | |
| CN103280453A (zh) | 用金属铝膜实现对通隔离扩散的晶闸管芯片及其制作方法 | |
| CN103117325A (zh) | 不合格多晶扩散方块电阻的返工方法 | |
| CN104779277B (zh) | 一种异质结场阻结构的igbt及其制备方法 | |
| CN104282534B (zh) | 金属表面缺陷的处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |