CN107968048B - 一种降低半导体器件背面金属接触电阻的方法 - Google Patents

一种降低半导体器件背面金属接触电阻的方法 Download PDF

Info

Publication number
CN107968048B
CN107968048B CN201610915694.0A CN201610915694A CN107968048B CN 107968048 B CN107968048 B CN 107968048B CN 201610915694 A CN201610915694 A CN 201610915694A CN 107968048 B CN107968048 B CN 107968048B
Authority
CN
China
Prior art keywords
semiconductor substrate
back surface
layer
metal
contact resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610915694.0A
Other languages
English (en)
Other versions
CN107968048A (zh
Inventor
何作鹏
杨素素
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610915694.0A priority Critical patent/CN107968048B/zh
Publication of CN107968048A publication Critical patent/CN107968048A/zh
Application granted granted Critical
Publication of CN107968048B publication Critical patent/CN107968048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种降低半导体器件背面金属接触电阻的方法，涉及半导体技术领域。所述方法包括以下步骤：提供半导体衬底，所述半导体衬底具有相对的正面和背面；对所述半导体衬底背面进行减薄处理；去除所述半导体衬底背面表面的微裂纹层；湿法刻蚀处理所述半导体衬底的背面；在所述半导体衬底背面上形成背面金属电极。采用本发明的方法，可以降低半导体衬底和背面金属层之间的接触电阻，进而降低饱和压降值，提高其饱和压降性能。

Description

一种降低半导体器件背面金属接触电阻的方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种降低半导体器件背面金属接触电阻的方法。
背景技术
半导体功率器件由于具有驱动电路简单、驱动功率小、高输入阻抗和开关速度、良好的热稳定性等一系列优点而得到非常广泛的应用，常见的功率器件有VDMOS(VerticalDouble‐Diffusion MOSFET，垂直双扩散场效应晶体管)、IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管)和Power BJT(Power Bipolar Junction Transistors，功率双极晶体管)等。以IGBT为例，IGBT是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，由于IGBT具有驱动功率小而饱和压降低的优点，目前IGBT作为一种新型的电力电子器件被广泛应用于电机控制、工业调速、家用电器、照明、网络通信、计算机、汽车电子、国防、航空航天等多个领域。
在半导体器件工艺中，形成良好的背面金属接触有利于降低导通电压。在现有技术中，为了使半导体衬底和BSM(back side metal，背面金属)之间形成金属尖峰，并获得低的接触电阻，进行合金化前，金属的温度必须达到400℃。工业上采用原位退火处理工艺，同时，完成退火后，在‐20℃的冷却室中冷却，这样所形成的金属尖峰的密度较低。高温合金会促进金属尖峰的形成，并提高饱和压降性能，但这一过程又会导致半导体衬底顶端的银膜团聚，反过来，这又会增加接触电阻。
因此，有必要提出一种新的降低半导体器件背面金属接触电阻的方法，以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种降低半导体器件背面金属接触电阻的方法，所述方法包括：提供半导体衬底，所述半导体衬底具有相对的正面和背面；对所述半导体衬底背面进行减薄处理；去除所述半导体衬底背面表面的微裂纹层；湿法刻蚀处理所述半导体衬底的背面；在所述半导体衬底背面上形成背面金属电极。
进一步，形成所述背面金属电极的步骤包括：在所述半导体衬底的背面上沉积金属层，然后使所述金属层与所述半导体衬底反应形成合金层。
进一步，所述减薄处理的方法是研磨。
进一步，所述去除微裂纹层的工艺是干法蚀刻工艺。
进一步，所述沉积积金属层的工艺是物理气相沉积工艺。
进一步，所述形成合金层的温度为300‐350℃。
进一步，通过所述干法刻蚀工艺刻蚀掉的所述半导体衬底的厚度为2‐3μm。
进一步，通过所述湿法刻蚀工艺刻蚀掉的所述半导体衬底的厚度为7‐8μm。
进一步，所述形成合金层的方法是原位退火。
进一步，所述干法蚀刻工艺的条件为，压力：8‐12豪托；源射频：450‐550W；射频偏压：55‐65W。
综上所述，根据本发明的制造方法，可以降低半导体衬底背面的表面粗糙度，反过来，这种良好的粗糙度有利于金属尖峰的形成，从而可以降低半导体衬底和金属层之间的接触电阻，进而降低饱和压降值，提高其饱和压降性能，提高了背面结构的可靠性。另一方面，接触电阻降低，会增强背面金属的粘附性，从而减小背面金属脱落的风险，提高良率。另外，合金化温度降低，改善了晶元翘曲和银的表面形貌，其背面金属层不会出现卷曲、翘曲等现象，也不会出现由于背面金属层剥落而引起的半导体器件可靠性失效现象。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有技术的半导体器件背面的主要工艺流程示意图；
图2为根据本发明的示例性实施例的方法依次实施的步骤分别获得半导体器件的示意图性剖面图；
图3为本发明的半导体器件背面的主要工艺流程示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的降低半导体器件背面金属接触电阻的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现有技术中，半导体器件背面的制造方法主要包括以下主要步骤：
如图1所示，在步骤S101中，提供半导体衬底，所述半导体衬底具有相对的正面和背面；在步骤S102中，对所述半导体衬底背面进行减薄处理；在步骤S103中，湿法刻蚀处理所述半导体衬底的背面；在步骤S104中，在所述半导体衬底背面上形成背面金属电极。
湿法刻蚀处理所述半导体衬底的背面工艺中，刻蚀掉的半导体衬底厚度约为10μm，这样得到的半导体衬底背面表面的粗糙度较大，约为135μm。
在所述半导体衬底背面上形成所述背面金属电极的步骤包括：在所述半导体衬底的背面上沉积金属层，然后使所述金属层与所述半导体衬底反应形成合金层。所述形成合金层的温度为400‐450℃。形成合金层时，工业上采用原位退火工艺，半导体衬底和背面金属之间形成金属尖峰，同时，完成退火后，在‐20℃的冷却室中冷却，这样获得的金属尖峰的密度较低，对应的，半导体衬底和背面金属之间的接触电阻较大。
对用这种工艺制造的半导体器件进行芯片测试，在通态电流为20A时的饱和压降Vcesat为2.35V，而这种情况下，Vcesat一般要求小于2.0V，说明这种方法制造的半导体器件的饱和压降偏高，进而影响半导体器件的可靠性。
因此，有必要提出一种新的降低半导体器件背面金属接触电阻的方法，以解决上述技术问题。
鉴于上述问题的存在，本发明提出了一种降低半导体器件背面金属接触电阻的方法，如图3所示，其包括以下主要步骤：
在步骤S301中，提供半导体衬底，所述半导体衬底具有相对的正面和背面；
在步骤S302中，对所述半导体衬底背面进行减薄处理；
在步骤S303中，去除所述半导体衬底背面表面的微裂纹层；
在步骤S304中，湿法刻蚀处理所述半导体衬底的背面；
在步骤S305中，在所述半导体衬底背面上形成背面金属电极。
根据本发明的制造方法，可以降低半导体衬底背面的表面粗糙度，反过来，这种良好的粗糙度有利于金属尖峰的形成，从而可以降低半导体衬底和金属层之间的接触电阻，进而降低饱和压降值，提高其饱和压降性能，提高了背面结构的可靠性。另一方面，接触电阻降低，会增强背面金属的粘附性，从而减小背面金属脱落的风险，提高良率。另外，合金化温度降低，改善了晶元翘曲和银的表面形貌，其背面金属层不会出现卷曲、翘曲等现象，也不会出现由于背面金属层剥落而引起的半导体器件可靠性失效现象。
示例性实施例
参照图2A‐图2D，其中示出了根据本发明示例性实施例的方法依次实施的步骤分别获得半导体器件的示意图性剖面图。
首先，如图2A所示，提供半导体衬底200，所述半导体衬底200具有相对的正面和背面。半导体衬底材料可以为单晶硅、多晶硅或非晶硅，还可以是包括III族、IV族和/或V族元素的其它半导体材料，如砷化镓、碳化硅、氮化镓等。在本实施例中，半导体衬底材料选用单晶硅。所述半导体衬底的正面的一种典型结构主要包括：栅氧层、作为器件栅极的多晶硅层，覆盖多晶硅层和栅氧层的介质层、覆盖介质层的金属层及金属层表面的钝化层等。所述半导体衬底正面的具体工艺与现有技术相同，在此不再赘述。
接下来，对所述半导体衬底200背面进行减薄处理。使用研磨方法将半导体衬底200的厚度减薄至60‐120μm。减薄处理后的半导体衬底200背面出现裂纹层201，如图2B所示，半导体衬底厚度变薄，同时虚线以下部分为出现裂纹的区域。所用研磨方法可以是机械研磨法、化学研磨法或化学机械研磨法。
接着，去除所述半导体衬底200背面表面的微裂纹层201。如果不去除所述裂纹，在接下来的湿法刻蚀工艺中蚀刻剂会通过表面的微裂纹渗透，导致半导体衬底不同位置处的刻蚀速率不同，进而导致半导体衬底背面的表面粗糙度偏大。本发明在执行蚀刻刻蚀工艺之前包括去除所述半导体衬底200背面表面的微裂纹层的步骤。去除所述微裂纹层的工艺是干法蚀刻工艺，刻蚀掉的半导体衬底背面的厚度为2‐3μm；所述干法蚀刻工艺中，压力为8‐12豪托，优选10豪托；源射频为450‐550W，优选500W；射频偏压为55‐65W，优选60W。干法刻蚀工艺中的气氛为：Cl2、O2和HBr，Cl2的流量为110‐130sccm，优选120sccm，O2的流量为3‐5sccm，优选4sccm，HBr的流量为110‐130sccm，优选120sccm。需要说明的是，还可采用本领域技术人员熟知的任何工艺条件进行干法刻蚀，例如，可以改变压力、气氛、流量等。另外，还可采用本领域技术人员熟知的其它工艺方法去除半导体衬底背面表面的微裂纹层。
接着，湿法刻蚀处理所述半导体衬底200的背面。在上一个工艺步骤后，在所述半导体衬底200背面表面产生损伤层，在这个步骤中，湿法刻蚀处理所述半导体衬底200的背面，去除损伤层，以降低半导体衬底200背面的表面粗糙度。将去除微裂纹层后的半导体衬底200放入腐蚀槽中进行刻蚀，刻蚀掉的半导体衬底背面的厚度范围为7‐8μm，该数值仅作为示例，可根据具体的器件进行合适的调整。所述湿法刻蚀的腐蚀液为硝酸与氢氟酸的混合溶液，而刻蚀速率的控制可以通过改变氢氟酸与硝酸的比例，并配合添加醋酸与水的稀释剂加以控制；另外，刻蚀速率的控制还可以通过控制腐蚀槽的温度实现。当改变半导体衬底材料时，也可以根据需要选用不同成分的腐蚀液。
利用干法蚀刻工艺去除半导体衬底背面的表面微裂纹层后，有利于降低湿法蚀刻后半导体衬底背面的表面粗糙度。如果在减薄处理后，未经过干法刻蚀，而只用湿法刻蚀工艺处理，半导体衬底200表面的微裂纹没有去除，在湿法刻蚀工艺中，刻蚀槽中的化学物质会通过表面的微裂纹渗透，导致半导体衬底不同位置处的刻蚀速率不同，进而导致半导体衬底背面的表面粗糙度偏大，这种方法所得到的半导体衬底的表面粗糙度约为135μm；而在减薄处理后，先经过干法蚀刻工艺处理，再用湿法刻蚀工艺刻蚀，所得到半导体衬底背面的表面粗糙度约为55μm，可见，半导体衬底背面的表面粗糙度降低，其降低效果显著，仅为原来的40％。总之，干法刻蚀工艺与湿法刻蚀工艺相结合，可以有效地去除半导体衬底200背面减薄工艺过程中产生的表面缺陷和划痕等，进而降低表面粗糙度。
接下来，在所述半导体衬底200背面上形成背面金属电极。形成所述背面金属电极的步骤包括：在所述半导体衬底200的背面上沉积金属层202，如图2C所示；然后使所述金属层202与所述半导体衬底200反应形成合金层203，如图2D所示。
如图2C所示，在所述半导体衬底200的背面上沉积金属层202。沉积所述金属层的工艺可以是物理气相沉积工艺，物理气相沉积工艺中使用的气体为氦气、氩气或氮气等惰性气体；按顺序依次沉积金属层Al、Ti、Ni、Ag，各金属层的厚度范围为Al：1800‐2200埃、Ti：1800‐2200埃、Ni：1800‐2200埃、Ag：7200‐8800埃。该数值仅作为示例，可根据具体情况进行适当调整。另外，所沉积的金属层的材料还可以是Ti/Ni/Ag及Al/V/Ni/Ag等；还可采用本领域技术人员熟知的任何沉积方法沉积所述金属层，例如化学气相沉积、原子层沉积等工艺。
如图2D所示，使所述金属层202与所述半导体衬底200反应形成合金层203。形成合金层的目的是改善半导体衬底200和所沉积的金属层202之间的欧姆接触，所述形成合金层的温度为300‐350℃，本实施例中选用350℃。所述形成合金层的方法是原位退火，即在氮气等惰性气体保护下，使半导体衬底在一定温度下保持一段时间，使微观损伤区的晶体复原，本实施例中，退火工艺的保温时间为30‐90min。通过退火处理可以降低半导体衬底200背面和所沉积的金属层202之间的接触电阻。同时，完成退火后，在‐20℃的冷却室中冷却。与现有技术相比，形成合金层的温度降低，改善了晶元翘曲和银的表面形貌，有利于后续的封装工艺。而经过前面一系列步骤形成的光滑表面有利于所述半导体衬底200背面和所沉积的金属层202形成合金层的反应，也会降低理想尖峰的形成难度，从而降低接触电阻。
对用这种工艺制造的半导体器件进行芯片测试，芯片测试结果显示，在通态电流为20A时的饱和压降Vcesat为1.85V，而Vcesat一般要求小于2.0V，说明这种工艺制造的半导体器件的饱和压降性能良好。而按照现有技术的工艺所制造的半导体器件，在通态电流为20A时的饱和压降Vcesat为2.35V。与现有技术相比，按照本发明的工艺制造的半导体器件的Vcesat值变小，由2.35V降为1.85V，降低幅度约为21％，这正是半导体衬底200背面和所沉积的金属层202之间的接触电阻降低的直接效果。同时，半导体衬底背面的金属层不会出现卷曲、翘曲等现象，也不会出现由于背面金属层剥落而引起的半导体器件可靠性失效现象。
综上所述，根据本发明的制造方法，提出一种降低半导体器件背面金属接触电阻的方法，这种方法可以降低半导体衬底背面的表面粗糙度，反过来，这种良好的粗糙度有利于金属尖峰的形成，从而可以降低半导体衬底背面和金属层之间的接触电阻，进而降低饱和压降值，提高其饱和压降性能。另一方面，接触电阻降低，会增强背面金属的粘附性，从而减小背面金属层脱落的风险，提高良率。另外，形成合金层的温度降低，改善了晶元翘曲和银的表面形貌，其背面金属层不会出现卷曲、翘曲等现象，也不会出现由于背面金属层剥落而引起的半导体器件可靠性失效现象。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (7)

1.一种降低半导体器件背面金属接触电阻的方法，其特征在于，包括以下步骤：
提供半导体衬底，所述半导体衬底具有相对的正面和背面；
对所述半导体衬底背面进行减薄处理；
干法蚀刻去除所述半导体衬底背面表面的微裂纹层；
湿法刻蚀处理所述半导体衬底的背面，去除损伤层；
在所述半导体衬底背面上形成背面金属电极，形成所述背面金属电极的步骤包括：在所述半导体衬底的背面上沉积金属层，然后使所述金属层与所述半导体衬底反应形成合金层，其中，所述形成合金层的温度为300-350℃。
2.根据权利要求1所述的方法，其特征在于，所述减薄处理的方法是研磨。
3.根据权利要求1所述的方法，其特征在于，所述沉积金属层的工艺是物理气相沉积工艺。
4.根据权利要求1所述的方法，其特征在于，通过所述干法蚀刻 工艺刻蚀掉的所述半导体衬底的厚度为2-3μm。
5.根据权利要求1所述的方法，其特征在于，通过所述湿法刻蚀工艺刻蚀掉的所述半导体衬底的厚度为7-8μm。
6.根据权利要求1所述的方法，其特征在于，所述形成合金层的方法是原位退火。
7.根据权利要求1所述的方法，其特征在于，所述干法蚀刻工艺的条件为，压力：8-12豪托；源射频：450-550W；射频偏压：55-65W。
CN201610915694.0A 2016-10-20 2016-10-20 一种降低半导体器件背面金属接触电阻的方法 Active CN107968048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610915694.0A CN107968048B (zh) 2016-10-20 2016-10-20 一种降低半导体器件背面金属接触电阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610915694.0A CN107968048B (zh) 2016-10-20 2016-10-20 一种降低半导体器件背面金属接触电阻的方法

Publications (2)

Publication Number Publication Date
CN107968048A CN107968048A (zh) 2018-04-27
CN107968048B true CN107968048B (zh) 2021-03-23

Family

ID=61997290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610915694.0A Active CN107968048B (zh) 2016-10-20 2016-10-20 一种降低半导体器件背面金属接触电阻的方法

Country Status (1)

Country Link
CN (1) CN107968048B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911524A (zh) * 2019-11-05 2020-03-24 中国电子科技集团公司第十一研究所 芯片电极的制备方法及制备装置
CN112053936B (zh) * 2020-09-22 2024-06-11 粤芯半导体技术股份有限公司 晶圆背面粗糙化控制方法以及功率器件制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882577A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(上海)有限公司 晶圆背面粗糙处理的方法
CN102299052A (zh) * 2010-06-22 2011-12-28 无锡华润上华半导体有限公司 晶片的制作方法
CN104253033A (zh) * 2013-06-25 2014-12-31 无锡华润上华半导体有限公司 半导体晶圆背面工艺和功率器件的形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
CN101211773B (zh) * 2006-12-30 2010-05-19 上海先进半导体制造股份有限公司 防止芯片背面金属剥落的方法
CN102522326B (zh) * 2011-12-14 2014-09-24 杭州立昂微电子股份有限公司 一种适于丝网印刷的半导体分立器件背面金属的生产方法
CN103606517B (zh) * 2013-09-18 2016-06-01 中国东方电气集团有限公司 一种硅片减薄方法
CN104766799B (zh) * 2014-01-07 2018-07-06 北大方正集团有限公司 一种场效应晶体管的制备方法及相应场效应晶体管
CN105097487B (zh) * 2014-05-16 2018-08-24 北京北方华创微电子装备有限公司 一种晶圆背面减薄工艺
CN104576347B (zh) * 2014-08-18 2017-08-08 上海华虹宏力半导体制造有限公司 Igbt背面金属化的改善方法
CN105575980A (zh) * 2014-10-14 2016-05-11 中芯国际集成电路制造(上海)有限公司 背照式图像传感器的制作方法及背照式图像传感器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882577A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(上海)有限公司 晶圆背面粗糙处理的方法
CN102299052A (zh) * 2010-06-22 2011-12-28 无锡华润上华半导体有限公司 晶片的制作方法
CN104253033A (zh) * 2013-06-25 2014-12-31 无锡华润上华半导体有限公司 半导体晶圆背面工艺和功率器件的形成方法

Also Published As

Publication number Publication date
CN107968048A (zh) 2018-04-27

Similar Documents

Publication Publication Date Title
JP4793293B2 (ja) 炭化珪素半導体装置及びその製造方法
US6448127B1 (en) Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets
US7737531B2 (en) Wafer including a reinforcing flange formed upright at a periphery and method for manufacturing the same
CN104008969A (zh) 半导体装置的制造方法
US8524585B2 (en) Method of manufacturing semiconductor device
CN107968048B (zh) 一种降低半导体器件背面金属接触电阻的方法
CN104576347A (zh) Igbt背面金属化的改善方法
US8765617B2 (en) Method of manufacturing semiconductor device
CN118156131A (zh) 一种具有支撑结构的浮空t型栅hemt器件及其制备方法
CN112053936B (zh) 晶圆背面粗糙化控制方法以及功率器件制造方法
JP6162388B2 (ja) 炭化珪素半導体装置の製造方法
CN111128710A (zh) GaN HEMT无金低粗糙度欧姆接触电极的制备方法
WO2013146327A1 (ja) 炭化珪素半導体素子の製造方法
CN107195548B (zh) InAs/AlSb HEMT及MOS-HEMT器件的制备方法
WO2023015611A1 (zh) 半导体晶圆的复合结构、半导体晶圆及其制法和应用
JP2006074024A (ja) 炭化珪素半導体装置及びその製造方法
CN113643970A (zh) 一种碳化硅半导体器件的制作方法
WO2024099222A1 (zh) 绝缘栅双极性晶体管的制备方法
CN116864379B (zh) 欧姆接触电极的制备方法
CN212209500U (zh) 一种具有Ga2O3/Al2O3保护层的HEMT器件
JP2003258243A (ja) 半導体装置およびその製造方法
CN114695522A (zh) 采用局部预刻蚀欧姆工艺的GaN基HEMT及其制备方法
JP6086550B2 (ja) 半導体デバイス電極の製造方法
Li et al. Silicon Wafer Uniformity and Roughness Control by Etchants on Wafer Thinning
JP4408787B2 (ja) 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant