CN104143503A - 掺杂方法 - Google Patents

掺杂方法 Download PDF

Info

Publication number
CN104143503A
CN104143503A CN201410188473.9A CN201410188473A CN104143503A CN 104143503 A CN104143503 A CN 104143503A CN 201410188473 A CN201410188473 A CN 201410188473A CN 104143503 A CN104143503 A CN 104143503A
Authority
CN
China
Prior art keywords
dielectric layer
layer
substrate
doping method
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410188473.9A
Other languages
English (en)
Inventor
金光耀
王懿喆
洪俊华
沈培俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI KAISHITONG SEMICONDUCTOR CO Ltd
Kingstone Semiconductor Co Ltd
Original Assignee
SHANGHAI KAISHITONG SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI KAISHITONG SEMICONDUCTOR CO Ltd filed Critical SHANGHAI KAISHITONG SEMICONDUCTOR CO Ltd
Priority to CN201410188473.9A priority Critical patent/CN104143503A/zh
Publication of CN104143503A publication Critical patent/CN104143503A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864Annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明公开了一种掺杂方法,包括:步骤S1、采用离子注入的方式在一基底上形成一掺杂层;在该掺杂层上形成一电介质层;对该带有电介质层的基底进行退火处理;使用清洗液去除该电介质层。通过在离子注入形成掺杂层之后,形成一电介质层来改进由此制得的PN结构的性能,电介质层有助于降低基底表面的掺杂浓度以及晶格缺陷的修复,显著减少注入后损伤层内的缺陷密度,并对基底进行一定程度的吸杂以降低有害杂质的影响。

Description

掺杂方法
技术领域
本发明涉及一种掺杂方法,特别是涉及一种采用离子注入的掺杂方法。
背景技术
现在的掺杂工艺中,特别是制作太阳能电池的掺杂方法包括如下步骤:步骤S1、采用离子注入的方式在一基底上形成一掺杂层;步骤S2、对该基底进行清洗;步骤S3、对基底进行退火处理。
这种方法的缺陷在于:
1)无法较好地修复注入损伤层,尤其是在较低的注入剂量无法形成完全非晶化的损伤层的情况下,从而劣化由此制得的太阳电池的性能。
2)没有额外的吸杂功能,这就导致了对硅片的品质和纯度要求太高,工艺的适用性不广。
3)注入损伤层在退火修复损伤的过程中,该注入层以及表面的氧化层在充当吸杂层。所以有害杂质趋于集中到这两个区域,由于没有后续的去除该吸杂层的可能性,所以在硅片品质不良或掺杂工艺过程引入污染的情况下反而会进一步劣化太阳能电池的性能。
发明内容
本发明要解决的技术问题是为了克服现有技术的掺杂方法中离子注入后的注入损伤层难以得到良好的修复、对硅片的品质和纯度要求较高的缺陷,提供一种减少表面与结区复合、有助于晶格缺陷的修复、吸杂作用良好、对硅片的品质和纯度要求不高的掺杂方法。
本发明是通过下述技术方案来解决上述技术问题的:
一种掺杂方法,其特点在于,包括以下步骤:
步骤S1、采用离子注入的方式在一基底上形成一掺杂层;
步骤S2、在该掺杂层上形成一电介质层;
步骤S3、对该带有电介质层的基底进行退火处理;
步骤S4、使用清洗液去除该电介质层。
优选地,该电介质层具有以下性能的一种或多种:用于降低该掺杂层的掺杂浓度、用于修复晶格缺陷和吸收该基底中的杂质。
通过在退火前形成该电介质层,可以降低基底表面的掺杂浓度,这将有利于减少太阳能电池的表面与结区的复合。另外,该电介质层还有助于离子注入后的晶格缺陷的修复,显著减少注入后损伤层内的缺陷密度。除此之外,该电介质层还对基底进行一定程度的吸杂,由此降低有害杂质对掺杂所形成的PN结构的影响。
优选地,该电介质层选自以下的一种或多种:氮化硅层、氮氧化硅层和氧化硅层。
优选地,通过以下方法中的一种或多种形成该电介质层:PECVD(等离子体增强化学气相沉积法)、APCVD(常压化学气相淀积)和磁控溅射法,其中,采用硅烷和氨气通过PECVD形成氮化硅作为该电介质层。
优选地,该电介质层的厚度为5nm~100nm。
优选地,在形成该电介质层之前,还包括清洗带有该掺杂层的该基底的步骤,以去除该基底的表面上、背面上或侧面上的由掺杂离子形成的杂质和/或金属杂质,这些杂质为沾染于离子注入机各个部件中的物质。通过该清洗步骤,去除了意外溅射至该基底各个表面上的掺杂杂质,保证了由此制得的该PN结构的性能,避免了边结漏电的引入。通过该掺杂方法所制得的PN结构为制作性能良好的太阳能电池提供了良好的基础。
优选地,退火的温度为700℃~1100℃,时间为1分钟~180分钟。
优选地,该掺杂层的掺杂剂量为1e14cm-3~1e16cm-3
优选地,该清洗液为氢氟酸。
本发明还提供一种掺杂方法,其特点在于,包括以下步骤:
步骤ST1、采用离子注入的方式在一基底上形成一掺杂层;
步骤ST2、对该基底进行退火处理,并在退火的同时在该掺杂层上形成一电介质层;
步骤ST3、使用清洗液去除该电介质层。
优选地,该电介质层具有以下性能的一种或多种:用于降低该掺杂层的掺杂浓度、用于修复晶格缺陷和吸收该基底中的杂质。
通过在退火的同时形成该电介质层,简化步骤的同时可以降低基底表面的掺杂浓度,这将有利于减少太阳能电池的表面与结区的复合。另外,该电介质层还有助于离子注入后的晶格缺陷的修复,显著减少注入后损伤层内的缺陷密度。除此之外,该电介质层还对基底进行一定程度的吸杂,由此降低有害杂质对掺杂所形成的PN结构的影响。
优选地,该电介质层选自以下的一种或多种:氮化硅层、氮氧化硅层和氧化硅层。
优选地,通过在退火过程中通入氨气和/或氧气形成该电介质层。
优选地,该电介质层的厚度为5nm~100nm。
优选地,在形成该电介质层之前,还包括清洗带有该掺杂层的该基底的步骤,以去除该基底的表面上、背面上或侧面上的由掺杂离子形成的杂质和/或金属杂质,这些杂质为沾染于离子注入机各个部件中的物质。通过该清洗步骤,去除了意外溅射至该基底各个表面上的掺杂杂质,保证了由此制得的该PN结构的性能,避免了边结漏电的引入。通过该掺杂方法所制得的PN结构为制作性能良好的太阳能电池提供了良好的基础。
优选地,退火的温度为700℃~1100℃,时间为1分钟~180分钟。
优选地,该掺杂层的掺杂剂量为1e14cm-3~1e16cm-3
优选地,该清洗液为氢氟酸。
在符合本领域常识的基础上,上述各优选条件,可任意组合,即得本发明各较佳实例。
本发明所用试剂和原料均市售可得。
本发明的积极进步效果在于:
1、在本发明所述的掺杂方法中,在离子注入形成掺杂层之后,通过形成一电介质层来改进由此制得的PN结构的性能,电介质层的存在具有以下效果:1)降低基底表面的掺杂浓度,这将有利于减少由该PN结构制得的太阳能电池的表面与结区的复合;2)有助于离子注入后的晶格缺陷的修复,显著减少注入后损伤层内的缺陷密度;3)对基底进行一定程度的吸杂以降低有害杂质的影响。
2、另外,在离子注入后、退火前的清洗步骤是为了去除在注入过程中溅射到基底上的Al金属、或者其他沾染于离子注入机各个部件中的物质等杂质,由此避免了基底侧面形成短路电流、降低太阳能电池转换效率。
附图说明
图1为本发明实施例1和2的掺杂方法的流程图。
图2为本发明实施例3的掺杂方法的流程图。
具体实施方式
下面通过实施例的方式进一步说明本发明,但并不因此将本发明限制在所述的实施例范围之中。下列实施例中未注明具体条件的实验方法,按照常规方法和条件,或按照商品说明书选择。
实施例1
参考图1,本实施例所述的掺杂方法,包括以下步骤:
步骤S1、采用离子注入的方式在一基底上形成一掺杂层;
步骤S2、在该掺杂层上形成一电介质层,其中采用硅烷和氨气通过PECVD形成氮化硅作为该电介质层,该氮化硅的厚度为40nm;
步骤S3、对该带有电介质层的基底进行退火处理,退火的温度为850℃,退火时间为60分钟;
步骤S4、使用氢氟酸作为清洗液去除该电介质层。
该氮化硅可以均匀地降低基底表面的掺杂浓度,采用这种掺杂方法制作太阳能电池将有利于减少太阳能电池的表面与结区的复合。另外,该氮化硅还有助于离子注入后的晶格缺陷的修复,显著减少注入后损伤层内的缺陷密度。除此之外,该氮化硅还对基底进行一定程度的吸杂,避免了现有技术中采用掺杂层以及表面的氧化层充当吸杂层,使得有害杂质趋于集中到这两个区域而劣化太阳能电池性能的缺陷,由此降低有害杂质对掺杂所形成的PN结构的影响。
实施例2
实施例2的原理与实施例1相同,不同之处仅在于:
离子注入之后、步骤S2之前还包括清洗步骤,去除该基底的表面上、背面上或侧面上的由掺杂离子形成的杂质和/或金属杂质。
其余未提及之处参考实施例1。
实施例3
参考图2,实施例3的基本原理与实施例1相同,不同之处仅在于:
步骤ST1、采用离子注入的方式在一基底上形成一掺杂层;
步骤ST2、对该基底进行退火处理,并在退火的同时在该掺杂层上形成一电介质层,其中,在退火过程中通入氨气和氧气形成氮氧化硅作为该电介质层;
步骤ST3、使用清洗液去除该电介质层。
对比实施例
下面通过表1和表2的比较,来简述本发明的掺杂方法的优势。
表1现有掺杂方法获得的晶片制成的太阳能电池的性能参数
表2本发明所述掺杂方法获得的晶片制成的太阳能电池的性能参数
其中,表1表示采用现有的掺杂方法制作晶片来生产所得的太阳能电池的各项性能参数,而表2表示采用本发明实施例1所述的掺杂方法制作晶片来生产所得太阳能电池的各项性能参数,其中表格中的各项缩写的意义如下:
Uoc:开路电压,单位V;
Jsc:短路电流,单位mA/cm2
FF:填充因子;
Eta:转换效率;
Umpp:最大功率电压,单位V;
Impp:最大功率电流,单位A;
Pmpp:最大功率,单位瓦特;
Irev2:反向漏电流(12V下),单位A。
可以看出,本发明的掺杂方法能够提高开路电压(提高3-4mV)、短路电流(提高0.1-0.2mA/cm2)、填充因子(0.1%左右)和转换效率(0.2%左右),并且降低了反向漏电流。
本发明通过在退火前形成该电介质层或者在退火的同时形成该电介质层,降低了基底表面的掺杂浓度,这将有利于减少太阳能电池的表面与结区的复合。另外,该电介质层还有助于离子注入后的晶格缺陷的修复,显著减少注入后损伤层内的缺陷密度。除此之外,该电介质层还对基底进行一定程度的吸杂,由此降低有害杂质对掺杂所形成的PN结构的影响。
虽然以上描述了本发明的具体实施方式,但是本领域的技术人员应当理解,这些仅是举例说明,本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下,可以对这些实施方式做出多种变更或修改,但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种掺杂方法,其特征在于,包括以下步骤:
步骤S1、采用离子注入的方式在一基底上形成一掺杂层;
步骤S2、在该掺杂层上形成一电介质层;
步骤S3、对该带有电介质层的基底进行退火处理;
步骤S4、使用清洗液去除该电介质层。
2.一种掺杂方法,其特征在于,包括以下步骤:
步骤ST1、采用离子注入的方式在一基底上形成一掺杂层;
步骤ST2、对该基底进行退火处理,并在退火的同时在该掺杂层上形成一电介质层;
步骤ST3、使用清洗液去除该电介质层。
3.如权利要求1或2所述的掺杂方法,其特征在于,该电介质层具有以下性能的一种或多种:用于降低该掺杂层的掺杂浓度、用于修复晶格缺陷和吸收该基底中的杂质。
4.如权利要求1或2所述的掺杂方法,其特征在于,该电介质层选自以下的一种或多种:氮化硅层、氮氧化硅层和氧化硅层。
5.如权利要求4所述的掺杂方法,其特征在于,通过以下方法中的一种或多种形成该电介质层:PECVD、APCVD和磁控溅射法,或者,通过在退火过程中通入氨气和/或氧气形成该电介质层;
较佳地,采用硅烷和氨气通过PECVD形成该电介质层。
6.如权利要求1-5中任意一项所述的掺杂方法,其特征在于,该电介质层的厚度为5nm~100nm。
7.如权利要求1-5中任意一项所述的掺杂方法,其特征在于,在形成该电介质层之前,还包括清洗带有该掺杂层的该基底的步骤,以去除该基底的表面上、背面上或侧面上的由掺杂离子形成的杂质和/或金属杂质。
8.如权利要求1-5中任意一项所述的掺杂方法,其特征在于,退火的温度为700℃~1100℃,时间为1分钟~180分钟。
9.如权利要求1-5中任意一项所述的掺杂方法,其特征在于,该掺杂层的掺杂剂量为1e14cm-3~1e16cm-3
10.如权利要求1-5中任意一项所述的掺杂方法,其特征在于,该清洗液为氢氟酸。
CN201410188473.9A 2013-05-07 2014-05-06 掺杂方法 Pending CN104143503A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410188473.9A CN104143503A (zh) 2013-05-07 2014-05-06 掺杂方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310165951 2013-05-07
CN201310165951.X 2013-05-07
CN201410188473.9A CN104143503A (zh) 2013-05-07 2014-05-06 掺杂方法

Publications (1)

Publication Number Publication Date
CN104143503A true CN104143503A (zh) 2014-11-12

Family

ID=51852648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410188473.9A Pending CN104143503A (zh) 2013-05-07 2014-05-06 掺杂方法

Country Status (1)

Country Link
CN (1) CN104143503A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108767026A (zh) * 2018-06-11 2018-11-06 苏州宝澜环保科技有限公司 一种新型硅基光伏电池及其制造方法
CN113394308A (zh) * 2021-01-15 2021-09-14 宣城睿晖宣晟企业管理中心合伙企业(有限合伙) 半导体衬底层的处理方法及太阳能电池的形成方法
WO2022040836A1 (zh) * 2020-08-24 2022-03-03 苏州晶湛半导体有限公司 半导体结构及其制备方法
WO2023134099A1 (zh) * 2022-01-12 2023-07-20 长鑫存储技术有限公司 一种掺杂结构的制备方法和半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655323A (zh) * 2004-12-22 2005-08-17 上海新傲科技有限公司 改进注氧隔离技术制备的绝缘体上的硅锗材料结构及工艺
CN1742367A (zh) * 2003-10-24 2006-03-01 索尼株式会社 制造半导体基底的方法和半导体基底
CN102013392A (zh) * 2009-09-04 2011-04-13 中芯国际集成电路制造(上海)有限公司 扩散区的形成方法
US20120231617A1 (en) * 2011-03-09 2012-09-13 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1742367A (zh) * 2003-10-24 2006-03-01 索尼株式会社 制造半导体基底的方法和半导体基底
CN1655323A (zh) * 2004-12-22 2005-08-17 上海新傲科技有限公司 改进注氧隔离技术制备的绝缘体上的硅锗材料结构及工艺
CN102013392A (zh) * 2009-09-04 2011-04-13 中芯国际集成电路制造(上海)有限公司 扩散区的形成方法
US20120231617A1 (en) * 2011-03-09 2012-09-13 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108767026A (zh) * 2018-06-11 2018-11-06 苏州宝澜环保科技有限公司 一种新型硅基光伏电池及其制造方法
WO2022040836A1 (zh) * 2020-08-24 2022-03-03 苏州晶湛半导体有限公司 半导体结构及其制备方法
CN113394308A (zh) * 2021-01-15 2021-09-14 宣城睿晖宣晟企业管理中心合伙企业(有限合伙) 半导体衬底层的处理方法及太阳能电池的形成方法
WO2023134099A1 (zh) * 2022-01-12 2023-07-20 长鑫存储技术有限公司 一种掺杂结构的制备方法和半导体结构

Similar Documents

Publication Publication Date Title
JP5526461B2 (ja) 光起電力装置
CN101567408B (zh) 光电转换装置的制造方法
JP2010504651A (ja) 改善された表面パッシベーションを有する結晶性シリコン太陽電池の製造方法
WO2012043124A1 (ja) 光電変換装置の製造方法
JP5058184B2 (ja) 光起電力装置の製造方法
CN109449246A (zh) 一种硅晶体片磷扩散方法
CN111146311B (zh) 一种硼扩散方法及n型太阳能电池片制备方法
CN109616528B (zh) 一种太阳能电池选择性发射极的制备方法
US20160190375A1 (en) Hetero-junction solar cell and manufacturing method thereof
CN104143503A (zh) 掺杂方法
JP5183588B2 (ja) 光起電力装置の製造方法
CN101752458A (zh) 一种太阳能电池单晶硅片的界面钝化方法
WO2013128628A1 (ja) 光起電力装置
TWI390755B (zh) 太陽能電池的製造方法
CN114256385A (zh) 一种tbc背接触太阳能电池及其制备方法
JP6109107B2 (ja) 太陽電池およびその製造方法
CN111584679A (zh) 一种用于N型TOPCon电池背表面钝化的掺杂方法
CN101937941B (zh) 一种晶体硅太阳电池选择性发射结的制作方法
CN110335919B (zh) 一种改善激光磷硅玻璃掺杂电池表面激光损伤的方法
CN102800753A (zh) 晶体硅太阳能电池的制备方法
Janssens et al. Advanced phosphorous emitters for high efficiency Si solar cells
KR101300803B1 (ko) 고상성장을 이용한 태양전지 도핑층 형성방법
JP2012253091A (ja) 光起電力装置及びその製造方法
CN103311093B (zh) Pn结构的掺杂方法
KR101065592B1 (ko) 태양 전지 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
CB02 Change of applicant information

Address after: 201203 Shanghai City Newton Road, Zhangjiang High Tech Park of Pudong New Area No. 200 Building No. 7, No. 1

Applicant after: KINGSTONE SEMICONDUCTOR COMPANY LTD.

Address before: 201203 Shanghai City Newton Road, Zhangjiang High Tech Park of Pudong New Area No. 200 Building No. 7, No. 1

Applicant before: Shanghai Kaishitong Semiconductor Co., Ltd.

COR Change of bibliographic data
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141112