JP5207894B2 - 不揮発性記憶素子の製造方法 - Google Patents

不揮発性記憶素子の製造方法 Download PDF

Info

Publication number
JP5207894B2
JP5207894B2 JP2008236577A JP2008236577A JP5207894B2 JP 5207894 B2 JP5207894 B2 JP 5207894B2 JP 2008236577 A JP2008236577 A JP 2008236577A JP 2008236577 A JP2008236577 A JP 2008236577A JP 5207894 B2 JP5207894 B2 JP 5207894B2
Authority
JP
Japan
Prior art keywords
nonvolatile memory
layer
variable resistance
electrode
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008236577A
Other languages
English (en)
Other versions
JP2009033188A (ja
Inventor
覚 藤井
剛 高木
一彦 島川
俊作 村岡
浩一 小佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008236577A priority Critical patent/JP5207894B2/ja
Publication of JP2009033188A publication Critical patent/JP2009033188A/ja
Application granted granted Critical
Publication of JP5207894B2 publication Critical patent/JP5207894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本発明は、不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法に関し、特に、印加される電気的信号に応じて抵抗値が変化する抵抗変化型のものに関する。
近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、より一層高機能化している。そのため、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、および長寿命化の要求が高まっている。
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。他方、可変抵抗層を記憶部の材料として用いる不揮発性記憶素子（抵抗変化型メモリ）の場合、可変抵抗素子から成る単純な構造の記憶素子で構成することができるため、さらなる微細化、高速化、および低消費電力化が期待されている。
可変抵抗層を記憶部の材料として用いる場合、例えば、電気的パルスの入力などによって、その抵抗値を高抵抗から低抵抗へ、または低抵抗から高抵抗へと変化させることになる。この場合、低抵抗および高抵抗の２値を明確に区別し、且つ低抵抗と高抵抗との間を高速に安定して変化させ、これら２値が不揮発的に保持されることが必要になる。このようなメモリ特性の安定および記憶素子の微細化を目的として、従来から、種々の提案がなされている。
そのような提案の一つとして、２つの電極と、それらの電極に挟まれた記録層とを備え、その記録層の抵抗値を可逆的に変化するように構成された抵抗変化素子によりメモリセルが構成された記憶素子が、特許文献１に開示されている。図３３は、そのような従来の記憶素子の構成を示す断面図である。
図３３に示すように、この記憶素子は、メモリセルを構成する複数の抵抗変化素子１０がアレイ状に配置されて構成されている。抵抗変化素子１０は、下部電極１と上部電極４との間に、高抵抗膜２とイオン源層３とが挟まれて構成されている。これら高抵抗膜２およびイオン源層３により記憶層が構成され、この記憶層によって、各メモリセルの抵抗変化素子１０に情報を記録することができる。
なお、それぞれの抵抗変化素子１０は、半導体基板１１上に形成されたMOSトランジスタ１８の上方に配設されている。このMOSトランジスタ１８は、半導体基板１１内の素子分離層１２により分離された領域に形成されたソース／ドレイン領域１３と、ゲート電極１４とからなる。また、ゲート電極１４は、記憶素子の一方のアドレス配線であるワード線を兼ねている。
MOSトランジスタ１８のソース／ドレイン領域１３の一方と、抵抗変化素子１０の下部電極１とが、プラグ層１５、金属配線層１６、およびプラグ層１７を介して電気的に接続されている。また、MOSトランジスタ１８のソース／ドレイン領域１３の他方は、プラグ層１５を介して金属配線層１６に接続されている。この金属配線層１６は、記憶素子の他方のアドレス配線であるビット線に接続される。
上記のように構成された抵抗変化素子１０の下部電極１と上部電極４との間に極性の異なる電位を印加することにより、記録層を構成するイオン源層３のイオン源を高抵抗層２へ移動させる。または、そのイオン源を、高抵抗層２から上部電極４へ移動させる。これにより、抵抗変化素子１０の抵抗値が高抵抗状態から低抵抗状態へ、または、低抵抗状態から高抵抗状態へと遷移して情報を記録することができる。
また、上部電極と下部電極とで挟まれた可変抵抗材料が、多結晶構造を有する第１の電気パルス変動抵抗層と、ナノ結晶またはアモルファス構造のいずれかを有する第２の電気パルス変動抵抗層とで構成された記憶素子（相変化型メモリ）も知られている。この可変抵抗材料を構成する抵抗層は、印加する電気パルスの電圧およびパルス幅に対応して抵抗値を変化させることによって調整された上で抵抗変化素子として動作することになる（例えば、特許文献２を参照。）。
ところで、特許文献１および特許文献２において示された可変抵抗材料とは異なるものとして、２元系の遷移金属酸化物を用いた例が報告されている。例えば、特許文献３では、可変抵抗材料としてＮｉＯ、Ｖ2Ｏ5、ＺｎＯ、Ｎｂ2Ｏ5、ＴｉＯ2、ＷＯ3、ＣｏＯが開示されている。これらの材料は、２元系であるため、組成制御および成膜が比較的容易である。その上、半導体製造プロセスとの整合性も比較的良好であるといえる。
また、特許文献４においては、各種金属元素により構成されたｐ型酸化物半導体材料が急激な金属−絶縁体転移を伴うことによって得られる様々な可変抵抗材料が記載され、特にＧａ、Ａｓ、ＶＯ2などが具体的な実施例として開示されている。さらに、特許文献５においては、抵抗状態が異なる絶縁体として酸化チタンおよび酸化タンタルとしてＴａ2Ｏ5を実施例とした可変抵抗材料が記載されている。
特開２００６−４０９４６号公報 特開２００４−３４９６８９号公報 特開２００４−３６３６０４号公報 特開２００６−３２８９８号公報 特開平７−２６３６４７号公報 I.G.Beak Et Al., Tech. Digest IEDM 204,587頁 Japanese Journal of Applied Physics Vol45, NO11, 2006, pp.L3 10-L312, 図２
しかしながら、上述したような従来の可変抵抗材料に用いられる遷移金属酸化物は、以下のような問題がある。
まず、ＮｉＯなどの遷移金属酸化物を用いた場合、可変抵抗材料を低抵抗状態から高抵抗状態へ変化させるためには、μｓオーダーの長パルスが必要になるため、高速化を図ることが困難であるという問題がある。
また、ＴｉＯ2を遷移金属酸化物として用いた場合、ＴｉＮを４００℃酸素雰囲気で酸化処理して、ＴｉＯ2／ＴｉＮ膜構造にする必要があり、比較的高いプロセス温度を要するという問題がある。
さらに、Ｔａ2Ｏ5を遷移金属酸化物として用いた場合では、高抵抗状態から低抵抗状態への１回動作のみに利用可能なアンチヒューズとして機能し、書き換えができないという問題がある。
本発明は、このような事情に鑑みてなされたものであり、その目的は、動作の高速化を図ることができ、可逆的に安定した書き換え特性と、良好な抵抗値のリテンション特性を有し、半導体製造プロセスと親和性の高い不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を備える不揮発性記憶装置および不揮発性半導体装置を提供することにある。
上記課題を解決するために、本発明の不揮発性記憶素子の製造方法は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極および前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記抵抗変化層は、少なくともタンタル酸化物を含み、当該タンタル酸化物はアモルファスであり、当該タンタル酸化物をＴａＯxと表した場合に、０．８≦ｘ≦１．９を満足するように構成されており、前記タンタル酸化物が前記抵抗変化に寄与する、不揮発性記憶素子の製造方法であって、基板上に前記第１電極を形成する第１工程と、前記第１電極上に前記抵抗変化層を形成する第２工程と、前記抵抗変化層上に前記第２電極を形成する第３工程と、を備え、前記第２工程においては、前記タンタル酸化物を、不活性ガスに酸素ガスを加えた反応性スパッタ法により形成するとともに、前記酸素ガスの流量により前記タンタル酸化物の膜組成を制御する。
前記タンタル酸化物を形成する反応性スパッタ法に使用する不活性ガスをアルゴンとしてもよい。
前記タンタル酸化物を形成する反応性スパッタ法を、基板温度が２０℃から４００℃の範囲で実施してもよい。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
本発明によれば、高速動作が可能で、しかも可逆的に安定した書き換え特性と、良好な抵抗値のリテンション特性を有し、半導体製造プロセスと親和性の高い不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を備える不揮発性半導体装置等が得られる。
以下、本発明の実施の形態を、図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は省略する場合がある。
（第1の実施の形態）
［不揮発性記憶素子の構成］
図１は、本発明の第1の実施の形態に係る不揮発性記憶素子の一構成例を示した断面図である。
図１に示すように、不揮発性記憶素子１００は、基板１０１と、その基板１０１上に形成された酸化物層１０２と、その酸化物層１０２に形成された第１電極層１０３と、第２電極層１０５と、第１電極層１０３および第２電極層１０５に挟まれた可変抵抗層１０４とを備えている。
この不揮発性記憶素子１００を駆動する場合、外部の電源によって所定の条件を満たす電圧（電気信号）を第１電極層１０３と第２電極層１０５との間に印加する。電圧印加の方向（電圧の極性）に従い、不揮発性記憶素子１００の可変抵抗層１０４の抵抗値が、増加または減少する。例えば、所定の閾値電圧よりも大きなパルス電圧が印加された場合、可変抵抗層１０４の抵抗値が増加または減少する一方で、その閾値電圧よりも小さなパルス電圧が印加された場合、可変抵抗層１０４の抵抗値は変化しない。
第１電極層１０３および第２電極層１０５の材料としては、例えば、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｃｕ（銅）、Ａｕ（金）、Ａｇ（銀）、ＴｉＮ（窒化チタン）およびＴｉＡｌＮ（窒化チタンアルミニウム）などを用いることができる。
可変抵抗層１０４は、タンタル酸化物で構成されている。ここで、このタンタル酸化物は、ＴａＯxと表した場合に０＜ｘ＜２．５を満足するものである。ｘがこの範囲内にある理由については後述する。
なお、基板１０１としては、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。可変抵抗層１０４は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に可変抵抗層１０４を形成することができる。
［不揮発性記憶素子の製造方法］
次に、本実施の形態の不揮発性記憶素子１００の製造方法について説明する。
まず、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層（ＳｉＯ2からなる絶縁層）１０２を熱酸化法により形成する。そして、第１電極層１０３としての厚さ１００ｎｍのＰｔ薄膜を、ＲＦマグネトロンスパッタ法により酸化物層１０２上に形成する。ここで、成膜の際の真空度は１．０Ｐａ、ＲＦパワーは２５０Ｗ、Ａｒ流量は１０ｓｃｃｍ、成膜時間は２０分とした。
次に、第１電極層１０３上に、可変抵抗層１０４としてのタンタル酸化物膜を形成する。この成膜には、Ｔａターゲットを用いた反応性ＲＦスパッタ法を用いた。このときの成膜条件を表１に示す。
Figure 0005207894
最後に、可変抵抗層１０４上に、第２電極層１０５としての厚さ１５０ｎｍのＰｔ薄膜をＲＦスパッタ法により形成する。この場合の成膜条件は、第１電極層１０３を形成する場合と同様である。
図２は、基板温度を３０℃とし、Ｏ2流量比（スパッタガス中のＯ2の流量比率）を０．５％とした場合に得られた、膜厚が４０ｎｍのタンタル酸化物からなる可変抵抗層のＸＲＤ（Ｘ線回折）チャートである。図２に示すように、金属Ｔａのピークを確認することができないため、タンタル酸化物が得られたと推定される。また、２θが３０〜４０deg.において幅広いピークを確認することができることから、アモルファス状態であると考えることができる。なお、２θが５６deg.のピークは、シリコン基板に起因するものである。
なお、可変抵抗層１０４の形成において、タンタル酸化物をターゲットとすることによって、Ｏ2などの反応性ガスを使用しないスパッタ法を用いるようにしてもよい。
［不揮発性記憶素子の動作例］
次に、本実施の形態の不揮発性記憶素子１００のメモリとしての動作例、すなわち情報の書き込み／読み出しをする場合の動作例を、図面を参照して説明する。
図３は、情報を書き込む場合における本発明の第１の実施の形態に係る不揮発性記憶素子の動作例を示す図である。
第１電極層１０３と第２電極層１０５との間(以下、電極間という場合がある)にパルス幅が１００ｎｓｅｃの極性が異なる２種類の電気的パルスを交互に印加すると、可変抵抗層１０４の抵抗値が図３に示すように変化する。すなわち、負電圧パルス（電圧Ｅ１、パルス幅１００ｎｓｅｃ）を電極間に印加した場合、可変抵抗層１０４の抵抗値が、高抵抗値Ｒｂ（８５０Ω）から低抵抗値Ｒａ（１５０Ω）へ減少する。他方、正電圧パルス（電圧Ｅ２、パルス幅１００ｎｓｅｃ）を電極間に印加した場合、可変抵抗層１０４の抵抗値が、低抵抗値Ｒａから高抵抗値Ｒｂへ増加する。なお、ここでは、電圧Ｅ１を−３．５Ｖとし、電圧Ｅ２を＋２．５Ｖとしている。
この図３に示す例では、高抵抗値Ｒｂを情報「０」に、低抵抗値Ｒａを情報「１」にそれぞれ割り当てている。そのため、可変抵抗層１０４の抵抗値が高抵抗値Ｒｂになるように正電圧パルスを電極間に印加することによって情報「０」が書き込まれることになり、また、低抵抗値Ｒａになるように負電圧パルスを電極間に印加することによって情報「１」が書き込まれることになる。
図４は、情報を読み出す場合における本発明の第１の実施の形態に係る不揮発性記憶素子の動作例を示す図である。
情報の読み出しを行う場合、可変抵抗層１０４の抵抗値を変化させるときに印加する電気的パルスよりも振幅の小さい読み出し用電圧Ｅ３（｜Ｅ３｜＜｜Ｅ１｜、｜Ｅ３｜＜｜Ｅ２｜）を電極間に印加する。その結果、可変抵抗層１０４の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、書き込まれている情報の読み出しが可能となる。
図４に示す例では、出力電流値Ｉａが抵抗値Ｒａに、出力電流値Ｉｂが抵抗値Ｒｂにそれぞれ対応しているので、出力電流値ｌａが検出された場合は情報「１」が、出力電流値ｌｂが検出された場合は情報「０」がそれぞれ読み出されることになる。
以上のように、第１電極層１０３と第２電極層１０５とに挟まれた領域において、可変抵抗層１０４が記憶部として機能することにより、不揮発性記憶素子１００がメモリとして動作することになる。
［不揮発性記憶素子の抵抗変化特性］
次に、本実施の形態の不揮発性記憶素子１００に対して電気的パルスを印加した場合の抵抗変化特性について説明する。
図５（ａ）は、本発明の第１の実施の形態に係る不揮発性記憶素子が備える可変抵抗層１０４の抵抗値とパルス印加回数との関係を示す図である。この図５には、第１電極層１０３と第２電極層１０５との間にパルス幅が１００ｎｓｅｃの極性が異なる２種類の電気的パルスを交互に印加した結果が示されている。
このように２種類の電気的パルスを交互に電極間に印加した結果、図５（ａ）に示すように、可変抵抗層１０４の抵抗値は可逆的に変化した。具体的には、負電圧パルス（電圧−３．５Ｖ、パルス幅１００ｎｓｅｃ）を電極間に印加した場合、可変抵抗層１０４の抵抗値が減少して１５０Ω（低抵抗値）となり、正電圧パルス（電圧＋２．５Ｖ、パルス幅１００ｎｓｅｃ）を電極間に印加した場合、可変抵抗層１０４の抵抗値が増加して８５０Ω（高抵抗値）となった。また、このような抵抗変化は、パルスを２００００回連続して印加しても安定して続いた。
以上のことから、可変抵抗層１０４を用いることによって、低電圧で安定した可逆的な書き換え特性を有した抵抗変化型の不揮発性記憶素子が実現可能であることを確認することができる。
この図５（ａ）に示す結果は、可変抵抗層１０４の膜厚が２５ｎｍで、直径２μｍの円形パターンのものである。以下の説明において、特に断りがない場合、可変抵抗層１０４のサイズはこのとおりである。
なお、図５（ｂ）には、可変抵抗層の膜厚が２２０ｎｍの場合であって、電極間に電気的パルスを連続的に印加したときの可変抵抗層の抵抗値と電気的パルスの印加回数との関係が示されている。この図５（ｂ）に示す結果からも、本実施の形態に係る不揮発性記憶素子が１００ｎｓｅｃの電気的パルスで動作することがわかる。これらの結果から、膜厚に対し広い抵抗変化領域を有していることがわかる。そのため、本実施の形態に係る不揮発性記憶素子における可変抵抗層を形成する場合、その膜厚の調整を行うことによって、他の回路領域などを形成する半導体プロセスとのマッチングを容易にとることができる。
［不揮発性記憶素子の電流−電圧特性］
次に、本実施の形態の不揮発性記憶素子１００における電流−電圧特性について、比較例と対比しながら説明する。
図６（ａ）は、本発明の第１の実施の形態に係る不揮発性記憶素子の電流−電圧特性を示す図であり、図６（ｂ）および（ｃ）は、比較例１および比較例２に係る素子の電流−電圧特性をそれぞれ示す図である。
ここで、比較例１は、金属Ｔａが第１電極層と第２電極層とに挟まれた構造の素子であり、比較例２は、酸化が進行したＴａ2Ｏ5が第１電極層と第２電極層とに挟まれた構造の素子である。
図６（ａ）に示すように、本実施の形態の不揮発性記憶素子１００の場合、電流−電圧特性にヒステリシス特性が見られる。これに対し、図６（ｂ）および（Ｃ）に示すように、比較例１および比較例２に係る素子の場合、電流−電圧特性にヒステリシス特性は見られない。
以上のことより、可変抵抗層１０４を用いることによって、本実施の形態の不揮発性記憶素子１００が抵抗変化型の不揮発性記憶素子として機能することを確認することができる。
なお、実際に、比較例１および比較例２に対して電気的パルスを印加しても、抵抗変化現象は認められなかった。したがって、これら比較例１および比較例２を、可逆的な書き換え特性を有する抵抗変化型の不揮発性記憶素子として用いることはできない。
［可変抵抗層の組成］
次に、タンタル酸化物で構成される可変抵抗層１０４の組成について説明する。
図７（ａ）は、上述したように抵抗変化現象を示す、本発明の第１の実施の形態に係る不揮発性記憶素子が備える可変抵抗層としての試料の深さ方向のオージェ分析の結果を示す図であり、図７（ｂ）は、上述したように抵抗変化現象を示さない金属Ｔａ試料の深さ方向のオージェ分析の結果を示す図である。
なお、この金属Ｔａ試料は、上述した比較例１におけるものと同一であり、その厚みは２０ｎｍである。この金属Ｔａ試料上に、厚み５０ｎｍのＰｔ上部電極を形成している。
図７（ａ）と図７（ｂ）とを比較すると明らかなように、抵抗変化現象を示す試料の方のみ、タンタルが酸化されていることが理解できる。ここでの本発明の第１の実施の形態に係る不揮発性記憶素子が備える可変抵抗層としての試料におけるＴａとＯとの原子比を分析すると、Ｏ／Ｔａ＝０．５／１であった。
さらに、より正確な組成分析をＲＢＳ（ラザフォード後方散乱）法により行った。その結果、オージェ分析で「Ｏ／Ｔａ＝０．５／１」原子比の試料の組成は、Ｏ／Ｔａ＝１．４／１であった。なお、ＲＢＳ法による組成分析は、膜全体の平均的な組成である。このように、オージェ分析結果とＲＢＳ分析結果が異なることは、文献でも報告されている（例えば、Journal of Vacuum Science A，Volume21,No3,(2003)P616-622, Pei-Chuen Jiang and J.S.Chen）。上記文献においては、オージェ分析では、材料ごとに感度係数を補正する必要があり、一般的にＲＢＳ分析の方がオージェ分析よりも信頼性があることが述べられている。
このＲＢＳ分析の結果は、図７（ａ）のオージェ分析の結果ではタンタル酸化物の膜厚方向中央部分の組成に相当する。図７（ａ）から、タンタル酸化物層の両界面（Ｐｔ層との界面）近傍では、酸素含有率が増加していることが読みとれる。従って、界面部分の酸素含有率はＲＢＳ法により分析された組成よりも高い可能性がある。
図８は、スパッタガス中のＯ2流量比とＲＢＳ法で分析した可変抵抗層である酸化タンタル層の酸素含有率との関係を示す図である。Ｏ2流量比が７％以上の条件では酸素含有率が飽和する傾向が見られるが、Ｏ2流量比により酸化タンタル層の組成を連続的に制御できることがわかる。つまり、タンタル酸化物層を反応性ＲＦスパッタ法により形成する際に、スパッタガス中のＯ2流量比を制御することにより、タンタル酸化物層の酸素含有率をタンタル酸化物層の厚み方向において所望の一定値に制御することができる。
以上に説明した本実施の形態の不揮発性記憶素子における抵抗変化特性、電流−電圧特性、および可変抵抗層の組成によれば、良好な抵抗変化現象を示すために、タンタルがある範囲で酸化されていることが重要であると考えられる。
［Ｏ2流量比と抵抗率との関係］
次に、本実施の形態の不揮発性記憶素子１００の可変抵抗層１０４の製造工程におけるＯ2流量比と抵抗率との関係について説明する。
図９は、本発明の第１の実施の形態に係る不揮発性記憶素子が備える可変抵抗層におけるＯ2流量比と抵抗率との関係を示す図である。図１０は、本発明の第１の実施の形態に係る不揮発性記憶素子が備える可変抵抗層の酸素含有率と可変抵抗層の抵抗率との関係を示す図である。なお、ここで示す抵抗率は、基板（窒化膜を形成したシリコンウエハ）上に可変抵抗層のみを直接形成した試料を４端子法により測定するシート抵抗値に基づいて算出したものである。
図９に示すように、Ｏ2流量比の値によって、可変抵抗層１０４の抵抗率は連続的に変化している。より、詳しく説明すると、上述のように、Ｏ2流量比の値によってタンタル酸化物層（可変抵抗層１０４）の酸素含有率は連続的に変化する。そして、図１０に示すように、酸素含有率によって、可変抵抗層１０４の抵抗率は連続的に変化する。したがって、可変抵抗層１０４の酸素含有率により、可変抵抗層１０４の抵抗率を連続的に制御することができる。このことから、可変抵抗層１０４において良好な抵抗変化現象を得るためには、可変抵抗層１０４の酸素含有率が適切な範囲にあることが必要と考えられる。
本発明者等は、図１０に示す各酸素含有率を有する試料の抵抗率を測定し、その測定データの回帰曲線を求めた。図１０には、この測定データ（黒三角印で示す）とこの回帰曲線とを示す。また、本発明者等は、この各酸素含有率を有する試料に電気パルスを印加して抵抗変化特性が発現することを確認した。上記回帰曲線によれば、可変抵抗層をＴａＯxと表記した場合のｘの範囲が０＜ｘ＜２．５の範囲で可変抵抗層が導体となり（導体として定義される抵抗率を有するものとなり）、各試料について確認したような抵抗変化現象を発現すると推認される。
図１１は、可変抵抗層の酸素含有率が４５〜６５ａｔｍ％の組成範囲における抵抗変化特性を説明する図であって、（ａ）は酸素含有率と抵抗率との関係を示す図、（ｂ）は酸素含有率が４５ａｔｍ％の場合におけるパルス印加回数と抵抗値との関係を示す図、（ｃ）は酸素含有率が６５ａｔｍ％の場合におけるパルス印加回数と抵抗値との関係を示す図である。
上述の抵抗変化特性の測定によれば、図１１（ａ）に示すα点（酸素含有率４５ａｔｍ％）からβ点（酸素含有率６５ａｔｍ％）の酸素含有率の範囲においては、高抵抗値が低抵抗値の５倍以上と良好であった。α点（酸素含有率４５ａｔｍ％）およびβ点（酸素含有率６５ａｔｍ％）の酸素含有率を有する試料についてのパルス印加回数に対する抵抗変化特性を、それぞれ、図１１（ｂ）および図１１（ｃ）に示す。図１１（ｂ）および図１１（ｃ）によれば、α点およびβ点の酸素含有率においては、共に、高抵抗値が低抵抗値の５倍以上と良好であることが判る。この測定結果から、可変抵抗層をＴａＯxと表記した場合のＸの範囲が０＜ｘ≦１．９の範囲において、良好な抵抗変化現象が推認される。また、α点（酸素含有率４５ａｔｍ％）からβ点（酸素含有率６５ａｔｍ％）に渡る酸素含有率の範囲においては、高抵抗値が低抵抗値の５倍以上と良好であることから、この組成範囲は、記憶素子として安定した動作を実現できるより適切な組成範囲と考えられる。従って、酸素含有率が４５〜６５ａｔｍ％の組成範囲、即ち可変抵抗層をＴａＯxと表記した場合におけるｘの範囲が０．８≦ｘ≦１．９の範囲がより適切な可変抵抗層の範囲である（酸素含有率＝４５ａｔｍ％がｘ＝０．８に、酸素含有率＝６５ａｔｍ％がｘ＝１．９にそれぞれ対応）。なお、ＲＢＳ法による組成分析では、酸素含有量の分析値は±５ａｔｍ％程度の精度である。従って、前記ｘの組成範囲もこの精度に起因する測定誤差を含んでおり、実際には、酸素含有率が４０〜７０ａｔｍ％の組成範囲までこの適切な組成範囲である可能性がある。この組成範囲以外でも抵抗変化現象は確認され又は推認されるが、この組成範囲内に比べると抵抗率が小さくなり又は大きくなることから高抵抗値が低抵抗値の５倍未満になると考えられ、記憶素子として動作の安定性にやや欠けると考えられる。
［スケーラビリティー］
図１２に、電極面積と素子の初期抵抗値の関係を、一例として抵抗率が６ｍΩｃｍの可変抵抗層の場合について示す。図１２から素子面積の減少にともなって抵抗値が増加することがわかる。素子の初期抵抗値が図示される１００〜１０００Ωの範囲で、抵抗変化現象が確認された。抵抗率が同じ可変抵抗膜を使用した場合、素子面積を小さくすると初期抵抗値が高くなり良好な抵抗変化現象が認められない。一方、素子面積が大きい場合には、初期抵抗値が低くなり素子に十分な電圧を印加することが難しくなる。以上のように、素子の初期抵抗値には、適切な範囲があると考えられる。図１１のβ点よりも酸素含有率が高い組成では、適切な初期抵抗値を得るためには素子面積を拡大する必要がある。しかし、記憶素子の面積を拡大させることはコスト面および電圧印加の点で課題がある。従って、現実的には可変抵抗層の酸素含有率には上限が設けられる。
一方、図１１のα点よりも酸素含有率が低い組成では、素子面積が微細化した場合には、素子の初期抵抗値が適切な範囲に含まれると予想される。将来、記憶素子サイズは電極面積０．００２μｍ2まで微細化されることが予想される。電極面積０．００２μｍ2素子の初期抵抗値は、図１２の実験値（実測値）から３×１０4Ωと推定される。この値は、適切な初期抵抗値の上限値よりも３０倍程度高い。従って、適切な初期抵抗値を得るためには、抵抗率を現状の６ｍΩｃｍよりも１／３０程度低下させた０．２ｍΩｃｍ程度である必要がある。図１０より、この抵抗率をもつ可変抵抗層の酸素含有率は３３ａｔｍ％（図１０の最低酸素含有率の測定点における酸素含有率）程度、即ち、可変抵抗層をＴａＯxと表記した場合にはｘ＝０．５である。以上より、将来の本発明の不揮発性記憶素子の微細化を考慮すると、可変抵抗層を構成するＴａＯxの組成範囲は、０．５≦ｘ≦１．９であることが適切と考えられる。
［印加する電気的パルスの幅と抵抗値との関係］
次に、本実施の形態の不揮発性記憶素子１００において電極間に印加する電気的パルスの幅と可変抵抗層１０４の抵抗値との関係について説明する。
図１３は、本発明の第１の実施の形態に係る不揮発性記憶素子が動作する場合に、電極間に印加される電気的パルスの幅と可変抵抗層の抵抗値との関係を示す図である。なお、図９において、RHは高抵抗値を、RLは低抵抗値をそれぞれ示している。また、このRHおよびRLは、各パルス幅の電気的パルスを１００回印加した場合における可変抵抗層１０４の抵抗値の平均値である。
図１３に示すように、印加する電気的パルスの幅が２０ｎｓｅｃのような高速パルスの場合であっても、抵抗変化現象を確認することができる。また、RHの値は、２０ｎｓｅｃから３００ｎｓｅｃの間でほぼ一定である。他方、RＬの値は、パルス幅が２０ｎｓｅｃの場合に高くなる傾向が見られる。
［インプリント特性］
電極間に同極性の電気的パルスを連続して印加した場合における本実施の形態の不揮発性記憶素子１００の設定された抵抗値のインプリント性は良好である。例えば、不揮発性記憶素子１００の電極間に負の電気的パルスを連続して２０回印加することによって低抵抗状態を連続的に発生させた後において、正負の電気的パルスを交互に連続して印加した場合であっても、安定して高抵抗状態または低抵抗状態を繰り返している。また、正の電気的パルスを連続して２０回印加することによって高抵抗状態を連続的に発生させた後において、正負の電気的パルスを交互に連続して印加した場合も、同様にして高抵抗状態または低抵抗状態を安定的に繰り返している。以上の結果から、本実施の形態の不揮発性記憶素子１００は、いわゆるインプリント耐性が高く、したがって安定した動作をすることが期待できる。
［不揮発性記憶素子のリテンション特性］
本発明の第１の実施の形態に係る不揮発性記憶素子において高温環境下で抵抗値の変化を測定した。低抵抗状態に設定した場合は初期の抵抗値と比較して殆ど変化が認められないのに対し、高抵抗に設定した場合は変化が見られた。従って、本発明の第１の実施の形態に係る不揮発性記憶素子のリテンション特性は、高抵抗値側の変化で律速されていると考えられる。初期状態における高抵抗値と低抵抗値の１／２の抵抗値を基準に、これに到達する時間からリテンション時間を推定すると、本実施の形態の不揮発性記憶素子は、１８０℃の高温で保持した場合にリテンション時間は１００時間以上であり、非常に高いリテンション特性を有していると考えられる。
［電極材料］
本発明の第１の実施の形態に係る不揮発性記憶素子においては、第１電極層あるいは第２電極層として、Ｐｔの他にＩｒ，Ｃｕ，Ａｕ，Ａｇ，ＴｉＮ，ＴｉＡｌＮを好適に用いることができる。第１電極層がＰｔからなり、第２電極層がＩｒからなる場合のパルス印加による抵抗変化特性を図１４に示す。第１電極層がＰｔからなり、第２電極層がＣｕからなる場合のパルス印加による抵抗変化特性を図１５に示す。第１電極層がＰｔからなり、第２電極層がＡｕからなる場合のパルス印加による抵抗変化特性を図１６に示す。第１電極層がＰｔからなり、第２電極層がＡｇからなる場合のパルス印加による抵抗変化特性を図１７に示す。第１電極層がＰｔからなり、第２電極層がＴｉＮからなる場合のパルス印加による抵抗変化特性を図１８に示す。図１４〜図１８において、Ｉｒ，Ｃｕ，Ａｕ，Ａｇ，ＴｉＮの各電極材料は、Ｐｔと同様にして作製した。また、印加パルスは１００ｎｓｅｃである。図１４〜図１８から明らかなように、第１電極層及び第２電極層がいずれの上記電極材料の組合せからなる場合においても、良好な抵抗変化現象が確認された。
なお、本実施の形態では、図１に示したとおり、抵抗変化層１０４が、下方に設けられた第１電極層１０３と、上方に設けられた第２電極層１０５とによって挟まれるように構成されており、しかも抵抗変化層１０４の両端部と第２電極層１０５の両端部とが断面視で揃っているが、これは一例であり、本発明はこのような構成に限定されるわけではない。
図１９（ａ）から（ｃ）は、本発明の第１の実施の形態に係る不揮発性記憶素子の変形例の構成を示す断面図である。なお、これらの図１９（ａ）から（ｃ）においては、基板および酸化物層を便宜上省略している。
図１９（ａ）に示す変形例では、第１電極層１０３Ａ、可変抵抗層１０４Ａ、および第２電極層１０５Ａがこの順に積層されて構成されており、これらの第１電極層１０３Ａ、可変抵抗層１０４Ａ、および第２電極層１０５Ａの両端部は断面視で揃っていない。これに対し、図１９（ｂ）に示す変形例では、同じく第１電極層１０３Ｂ、可変抵抗層１０４Ｂ、および第２電極層１０５Ｂが積層されて構成されているものの、これらの第１電極層１０３Ｂ、可変抵抗層１０４Ｂ、および第２電極層１０５Ｂの両端部が断面視ですべて揃っている。本発明の不揮発性記憶素子は、このように構成されていてもよい。
また、本実施の形態に係る不揮発性記憶素子１００、および上記の２つの変形例においては、いずれも可変抵抗層が上下に配された電極で挟まれるように構成されているが、可変抵抗層の両端面に電極を形成することによって、可変抵抗層の主面に平行な方向に電流を流すような構成であってもよい。すなわち、図１９（ｃ）に示すように、可変抵抗層１０４Ｃの一方の端面に第１電極１０３Ｃを、他方の端面に第２電極１０５Ｃをそれぞれ形成し、その可変抵抗層１０４Ｃの主面に平行な方向に電流を流すように構成されていてもよい。
ところで、図示していないが、本実施の形態に係る不揮発性記憶素子は絶縁層（層間絶縁膜）を備えている。なお、ＣＶＤ法などによって弗素ドープの酸化膜を形成し、これを絶縁層とするようにしてもよい。また、絶縁層を備えない構成であってもよい。
また、同様にして、図示していないが、本実施の形態に係る不揮発性記憶素子は配線層を備えている。配線材料としては、例えば、Ａｌ、Ｗ、Ｃｕなどを用いることができる。なお、この配線層を備えない構成であってもよい。
（第２の実施の形態）
上述した第１の実施の形態に係る不揮発性記憶素子は、種々の形態の不揮発性半導体装置へ適用することが可能である。第２の実施の形態に係る半導体装置は、第１の実施の形態に係る不揮発性記憶素子を備える不揮発性記憶装置であって、ワード線とビット線との交点（立体交差点）にアクティブ層を介在させた、いわゆるクロスポイント型のものである。
［第２の実施の形態に係る半導体装置の構成］
図２０は、本発明の第２の実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。また、図２１は、図２０におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
図２０に示すように、本実施の形態に係る不揮発性記憶装置２００は、半導体基板上に、メモリ本体部２０１を備えており、このメモリ本体部２０１は、メモリアレイ２０２と、行選択回路／ドライバ２０３と、列選択回路／ドライバ２０４と、情報の書き込みを行うための書き込み回路２０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７とを具備している。また、不揮発性記憶装置２００は、外部から入力されるアドレス信号を受け取るアドレス入力回路２０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２０９とをさらに備えている。
メモリアレイ２０２は、図２０および図２１に示すように、半導体基板の上に互いに平行に形成された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…とを備えている。
また、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…との立体交差点に対応してマトリクス状に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３，…（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）が設けられている。
ここで、メモリセルＭ１１１，Ｍ１１２，…は、第１の実施の形態に係る不揮発性記憶素子に相当し、タンタル酸化物を含む可変抵抗層を有している。ただし、本実施の形態において、これらのメモリセルＭ１１１，Ｍ１１２，…は、後述するように、電流抑制素子を備えている。
なお、図２０におけるメモリセルＭ１１１，Ｍ１１２，…は、図２１において符号２１０で示されている。
アドレス入力回路２０８は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ２０３へ出力するとともに、列アドレス信号を列選択回路／ドライバ２０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１１，Ｍ１１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
制御回路２０９は、情報の書き込みサイクルにおいては、データ入出力回路２０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路２０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路２０９は、読み出し用電圧の印加を指示する読み出し信号を列選択回路／ドライバ２０４へ出力する。
行選択回路／ドライバ２０３は、アドレス入力回路２０８から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
また、列選択回路／ドライバ２０４は、アドレス入力回路２０８から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
書き込み回路２０５は、制御回路２０９から出力された書き込み信号を受け取った場合、行選択回路／ドライバ２０３に対して選択されたワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路／ドライバ２０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
また、センスアンプ２０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路２０７を介して、外部回路へ出力される。
［第２の実施の形態に係る不揮発性記憶装置が備える不揮発性記憶素子の構成］
図２２は、本発明の第２の実施の形態に係る不揮発性記憶装置が備える不揮発性記憶素子の構成を示す断面図である。なお、図２２では、図２１のＢ部における構成が示されている。
図２２に示すように、本実施の形態に係る不揮発性記憶装置が備える不揮発性記憶素子２１０は、銅配線である下部配線２１２（図２１におけるワード線ＷＬ１に相当する）と同じく上部配線２１１（図２１におけるビット線ＢＬ１に相当する）との間に介在しており、下部電極２１７と、電流抑制素子２１６と、内部電極２１５と、可変抵抗層２１４と、上部電極２１３とがこの順に積層されて構成されている。
ここで、内部電極２１５、可変抵抗層２１４、および上部電極２１３は、図１に示した実施の形態１に係る不揮発性記憶素子１００における第１電極層１０３、可変抵抗層１０４、および第２電極層１０５にそれぞれ相当する。したがって、可変抵抗層２１４は、第１の実施の形態と同様にして形成される。
電流抑制素子２１６は、ＴａＮである内部電極２１５を介して、可変抵抗層２１４と直列接続されており、電流抑制素子２１６と可変抵抗層２１４とは電気的に接続されている。この電流抑制素子２１６は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ；金属−絶縁体−金属の意味）ダイオード又はＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ；金属−半導体−金属の意味）ダイオードに代表される素子であり、電圧に対して非線形な電流特性を示すものである。また、この電流抑制素子２１６は、電圧に対して双方向性の電流特性を有しており、所定の閾値電圧Ｖｆ（一方の電極を基準にして例えば＋１Ｖ以上または−１Ｖ以下）で導通するように構成されている。
なお、タンタルおよびその酸化物は、半導体プロセスに一般的に用いられている材料であり、非常に親和性が高いといえる。そのため、既存の半導体製造プロセスに容易に組み入れることが可能である。
［第２の実施の形態に係る不揮発性記憶装置が備える不揮発性記憶素子の変形例の構成］
本実施の形態に係る不揮発性記憶装置が備える不揮発性記憶素子の構成は、図２２に示したものに限られるわけではなく、以下に示すような構成であってもよい。
図２３（ａ）から（ｇ）は、本発明の第２の実施の形態に係る不揮発性記憶装置が備える不揮発性記憶素子の変形例の構成を示す断面図である。
図２３（ａ）には、図２２に示す構成と異なり、内部電極を備えず、可変抵抗層２１４が電流抑制素子２１６の上に形成されている構成が示されている。
図２３（ｂ）は、図２２に示す構成と異なり、下部電極、内部電極、および上部電極を備えず、可変抵抗層２１４が電流抑制素子２１６の上に形成されている構成が示されている。また、図２３（ｃ）には、図２２に示す構成と異なり、下部電極を備えていない構成が示されている。他方、図示はしないが、上部電極を備えていない構成も考えられる。
図２３（ｄ）には、図２２に示す構成と異なり、内部電極および電流抑制素子を備えていない構成が示されており、図２３（ｅ）には、さらに上部電極および下部電極を備えていない構成が示されている。
また、図２３（ｆ）には、図２２に示す構成と異なり、内部電極を備えず、その代わりにオーミック抵抗層２１８を備える構成が示されており、図２３（ｇ）には、内部電極の代わりに第２の可変抵抗層２１９を備える構成が示されている。
なお、以上に示した変形例において、上部電極を備えていない場合は上部配線２１１が不揮発性記憶素子の上部電極として機能し、また、下部電極を備えていない場合は下部配線２１２が不揮発性記憶素子の下部電極として機能することになる。
また、メモリセルの数が比較的少ない場合、選択されないメモリセルへの回り込み電流が少なくなる。このような場合、上述したような電流抑制素子を備えない構成とすることが考えられる。
以上のように、本実施の形態に係る不揮発性記憶装置が備える不揮発性記憶素子については、種々の構成が考えられる。
［多層化構造の不揮発性記憶装置の構成例］
図２０および図２１に示した本実施の形態に係る不揮発性記憶装置におけるメモリアレイを、３次元に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することができる。
図２４は、本発明の多層化構造の不揮発性記憶装置が備えるメモリアレイの構成を示す斜視図である。図２４に示すように、この不揮発性記憶装置は、図示しない半導体基板の上に互いに平行に形成された複数の下部配線２１２と、これらの複数の下部配線２１２の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数の下部配線２１２に立体交差するように形成された複数の上部配線２１１と、これらの複数の下部配線２１２と複数の上部配線２１１との立体交差点に対応してマトリクス状に設けられた複数のメモリセル２１０とを備えるメモリアレイが、複数積層されてなる多層化メモリアレイを備えている。
なお、図２４に示す例では、配線層が５層であり、その立体交差点に配される不揮発性記憶素子が４層の構成となっているが、必要に応じてこれらの層数を増減してもよいことは勿論である。
このように構成された多層化メモリアレイを設けることによって、超大容量不揮発性メモリを実現することが可能となる。
なお、第１の実施の形態において説明したように、本発明における可変抵抗層は低温で成膜することが可能である。したがって、本実施の形態で示すような配線工程での積層化を行う場合であっても、下層工程で形成されたトランジスタおよびシリサイドなどの配線材料に影響を与えることがないため、多層化メモリアレイを容易に実現することができる。すなわち、本発明のタンタル酸化物を含む可変抵抗層を用いることによって、多層化構造の不揮発性記憶装置を容易に実現することが可能となる。
［不揮発性記憶装置の動作例］
次に、情報を書き込む場合の書き込みサイクルおよび情報を読み出す場合の読み出しサイクルにおける第２の実施の形態に係る不揮発性記憶装置の動作例について、図２５に示すタイミングチャートを参照しながら説明する。
図２５は、本発明の第２の実施の形態に係る不揮発性記憶装置の動作例を示すタイミングチャートである。なお、ここでは、可変抵抗層が高抵抗状態の場合を情報「１」に、低抵抗状態の場合を情報「０」にそれぞれ割り当てたときの動作例を示す。また、説明の便宜上、メモリセルＭ１１１およびＭ１２２について情報の書き込みおよび読み出しをする場合のみについて示す。
図２５におけるＶＰは、可変抵抗素子と電流抑制素子とで構成されたメモリセルの抵抗変化に必要なパルス電圧を示している。ここでは、ＶＰ／２＜閾値電圧Ｖｆの関係が成り立つ
ことが望ましい。なぜなら、非選択のメモリセルに回り込んで流れる漏れ電流を抑えることができるからである。その結果、情報を書き込む必要のないメモリセルへ供給される余分な電流を抑制することができ、低消費電流化をより一層図ることができる。また、非選択のメモリセルへの意図しない浅い書き込み（一般にディスターブと称される）が抑制されるなどの利点もある。
また、図２５において、１回の書き込みサイクルに要する時間である書き込みサイクル時間をｔＷで、１回の読み出しサイクルに要する時間である読み出しサイクル時間をｔＲでそれぞれ示している。
メモリセルＭ１１１に対する書き込みサイクルにおいて、ワード線ＷＬ０にはパルス幅ｔＰのパルス電圧ＶＰが印加され、そのタイミングに応じて、ビット線ＢＬ０には同じく０Ｖの電圧が印加される。これにより、メモリセルＭ１１１に情報「１」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ１１１の可変抵抗層が高抵抗化する。すなわち、メモリセルＭ１１１に情報「１」が書き込まれたことになる。
次に、メモリセルＭ１２２に対する書き込みサイクルにおいて、ワード線ＷＬ１にはパルス幅ｔＰの０Ｖの電圧が印加され、そのタイミングに応じて、ビット線ＢＬ１には同じくパルス電圧ＶＰが印加される。これにより、Ｍ１２２に情報「０」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ１２２の可変抵抗層が低抵抗化する。すなわち、メモリセルＭ１２２に情報「０」が書き込まれたことになる。
メモリセルＭ１１１に対する読み出しサイクルにおいては、書き込み時のパルスよりも振幅が小さいパルス電圧であって、０Ｖよりも大きくＶＰ／２よりも小さい値の電圧が、ワード線ＷＬ０に印加される。また、このタイミングに応じて、書き込み時のパルスよりも振幅が小さいパルス電圧であって、ＶＰ／２よりも大きくＶＰよりも小さい値の電圧が、ビット線ＢＬ０に印加される。これにより、高抵抗化されたメモリセルＭ１１１の可変抵抗層２１４の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「１」が読み出される。
次に、メモリセルＭ１２２に対する読み出しサイクルにおいて、先のメモリセルＭ１１１に対する読み出しサイクルと同様の電圧がワード線ＷＬ１およびビット線ＢＬ１に印加される。これにより、低抵抗化されたメモリセルＭ１２２の可変抵抗層２１４の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「０」が読み出される。
なお、第１の実施の形態において説明したように、本発明におけるタンタル酸化物を含む可変抵抗層を用いた場合、電極間に印加する電気的パルスの幅が２０ｎｓｅｃ程度の高速パルスであっても、抵抗変化現象を確認することができる。したがって、パルス幅ｔＰは５０ｎｓｅｃ程度に設定することができる。
このようにパルス幅が５０ｎｓｅｃ程度の高速パルスを用いることができるため、不揮発性記憶装置２００の制御回路などの周辺回路の動作時間などを考慮したとしても、１回の書き込みサイクル時間ｔＷは８０ｎｓｅｃ程度に設定することができる。その場合、例えばデータ入出力回路２０７の端子ＤＱを介して、不揮発性記憶装置２００の外部とのデータの入出力を１６ビットで行う場合、情報の書き込みに要するデータ転送速度は、１秒間当たり２５Ｍバイトとなり、非常に高速な書き込み動作を実現することができる。さらに、公知のページモードまたはバーストモードなどの手法を用い、不揮発性記憶装置内部での並列の書き込みビット数を増やすことによって、より一層高速な書き込み動作
を実現することも可能である。
従来の不揮発性メモリにおいて、比較的高速なデータ転送が可能であるとして知られているNANDフラッシュメモリの場合、上記のページモードを用いたとしても、書き込みに要するデータ転送速度は１秒間当たり１０Ｍバイト程度である。このことからも、本実施の形態の不揮発性記憶装置の書き込み動作の高速性を確認することができる。
また、第１の実施の形態において説明したように、本発明におけるタンタル酸化物を含む可変抵抗層を用いた場合、インプリント性の低い不揮発性記憶素子を実現することができる。すなわち、同一のデータを繰り返し書き込んだ後に、それと逆のデータを書き込む場合であっても、１回の高速パルスで書き換えを行うことができる。そのため、一般的に不揮発性記憶素子で必要とされる消去サイクルまたはリセットサイクルに代表されるような、書き込み前に一方のデータに揃えるステップが不要となる。この点も、本実施の形態における不揮発性記憶装置における書き込みの高速化に寄与する。また、そのようなステップが不要であるため、書き込み動作を単純なステップで行うことが可能となる。
さらに、書き込み用電圧は２〜３Ｖ程度の低電圧で足りるため、低消費電力化を実現することもできる。
本実施の形態においては、半導体基板上に集積したクロスポイント構造のみについて説明している。しかしながら、このような半導体基板上ではなく、プラスチック基板などのより安価な基板上にクロスポイント構造を形成し、バンプ等の組み立て工法で積層化したメモリ装置に適用するようにしてもよい。
（第３の実施の形態）
第３の実施の形態に係る不揮発性記憶装置は、第１の実施の形態に係る不揮発性記憶素子を備える不揮発性記憶装置であって、１トランジスタ／１不揮発性記憶部のものである。
［第３の実施の形態に係る不揮発性記憶装置の構成］
図２６は、本発明の第３の実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。また、図２７は、図２６におけるＣ部の構成（２ビット分の構成）を示す断面図である。
図２６に示すように、本実施の形態に係る不揮発性記憶装置３００は、半導体基板上に、メモリ本体部３０１を備えており、このメモリ本体部３０１は、メモリアレイ３０２と、行選択回路／ドライバ３０３と、列選択回路３０４と、情報の書き込みを行うための書き込み回路３０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ３０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路３０７とを具備している。また、不揮発性記憶装置３００は、セルプレート電源（ＶＣＰ電源）３０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路３０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部３０１の動作を制御する制御回路３１０とをさらに備えている。
メモリアレイ３０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してそれぞれ設けられた複数のトランジスタＴ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３１，Ｔ３２，Ｔ３３，…（以下、「トランジスタＴ１１，Ｔ１２，…」と表す）と、トランジスタＴ１１，Ｔ１２，…と１対１に設けられた複１，Ｍ２３２，Ｍ２３３（以下、「メモリセルＭ２１１，Ｍ２１２，…」と表す）とを備えている。
また、メモリアレイ３０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２，…に平行して配列されている複数のプレート線ＰＬ０，ＰＬ１，ＰＬ２，…を備えている。
図２７に示すように、ワード線ＷＬ０，ＷＬ１の上方にビット線ＢＬ０が配され、そのワード線ＷＬ０，ＷＬ１とビット線ＢＬ０との間に、プレート線ＰＬ０，ＰＬ１が配されている。
ここで、メモリセルＭ２１１，Ｍ２１２，…は、第１の実施の形態に係る不揮発性記憶素子に相当し、タンタル酸化物を含む可変抵抗層を有している。より具体的には、図２７における不揮発性記憶素子３１３が、図２６におけるメモリセルＭ２１１，Ｍ２１２，…に相当し、この不揮発性記憶素子３１３は、上部電極３１４、タンタル酸化物を含む可変抵抗層３１５、および下部電極３１６から構成されている。
なお、図２７における３１７はプラグ層を、３１８は金属配線層を、３１９はソース／ドレイン領域をそれぞれ示している。
図２６に示すように、トランジスタＴ１１，Ｔ１２，Ｔ１３，…のドレインはビット線ＢＬ０に、トランジスタＴ２１，Ｔ２２，Ｔ２３，…のドレインはビット線ＢＬ１に、トランジスタＴ３１，Ｔ３２，Ｔ３３，…のドレインはビット線ＢＬ２に、それぞれ接続されている。
また、トランジスタＴ１１，Ｔ２１，Ｔ３１，…のゲートはワード線ＷＬ０に、トランジスタＴ１２，Ｔ２２，Ｔ３２，…のゲートはワード線ＷＬ１に、トランジスタＴ１３，Ｔ２３，Ｔ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。
さらに、トランジスタＴ１１，Ｔ１２，…のソースはそれぞれ、メモリセルＭ２１１，Ｍ２１２，…と接続されている。
また、メモリセルＭ２１１，Ｍ２２１，Ｍ２３１，…はプレート線ＰＬ０に、メモリセルＭ２１２，Ｍ２２２，Ｍ２３２，…はプレート線ＰＬ１に、メモリセルＭ２１３，Ｍ２２３，Ｍ２３３，…はプレート線ＰＬ２に、それぞれ接続されている。
アドレス入力回路３０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ３０３へ出力するとともに、列アドレス信号を列選択回路３０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１，Ｍ２１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
制御回路３１０は、情報の書き込みサイクルにおいては、データ入出力回路３０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路３０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路３１０は、読み出し用電圧の印加を指示する読み出し信号を列選択回路３０４へ出力する。
行選択回路／ドライバ３０３は、アドレス入力回路３０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
また、列選択回路３０４は、アドレス入力回路３０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
書き込み回路３０５は、制御回路３１０から出力された書き込み信号を受け取った場合、列選択回路３０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
また、センスアンプ３０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路３０７を介して、外部回路へ出力される。
なお、１トランジスタ／１不揮発性記憶部の構成である第３の実施の形態の場合、第２の実施の形態のクロスポイント型の構成と比べて記憶容量は小さくなる。しかしながら、ダイオードのような電流抑制素子が不要であるため、ＣＭＯＳプロセスに容易に組み合わせることができ、また、動作の制御も容易であるという利点がある。
また、第２の実施の形態の場合と同様に、本発明における可変抵抗層は低温で成膜することが可能であることから、本実施の形態で示すような配線工程での積層化を行う場合であっても、下層工程で形成されたトランジスタおよびシリサイドなどの配線材料に影響を与えることがないという利点がある。
さらに、第２の実施の形態の場合と同様に、タンタルおよびその酸化物の成膜は、既存の半導体製造プロセスに容易に組み入れることが可能であるため、本実施の形態に係る不揮発性記憶装置を容易に製造することができる。
［不揮発性記憶装置の動作例］
次に、情報を書き込む場合の書き込みサイクルおよび情報を読み出す場合の読み出しサイクルにおける第３の実施の形態に係る不揮発性記憶装置の動作例について、図２８に示すタイミングチャートを参照しながら説明する。
図２８は、本発明の第３の実施の形態に係る不揮発性記憶装置の動作例を示すタイミングチャートである。なお、ここでは、可変抵抗層が高抵抗状態の場合を情報「１」に、低抵抗状態の場合を情報「０」にそれぞれ割り当てたときの動作例を示す。また、説明の便宜上、メモリセルＭ２１１およびＭ２２２について情報の書き込みおよび読み出しをする場合のみについて示す。
図２８において、ＶＰは、可変抵抗素子の抵抗変化に必要なパルス電圧を示しており、ＶＴはトランジスタの閾値電圧を示している。また、プレート線には、常時電圧VPが印加され、ビット線も、非選択の場合は電圧VPにプリチャージされている。
メモリセルＭ２１１に対する書き込みサイクルにおいて、ワード線ＷＬ０にはパルス幅ｔＰのパルス電圧２ＶＰ＋トランジスタの閾値電圧ＶＴよりも大きい電圧が印加され、トランジスタＴ１１がＯＮ状態となる。そして、そのタイミングに応じて、ビット線ＢＬ０にはパルス電圧２ＶＰが印加される。これにより、メモリセルＭ２１１に情報「１」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ２１１の可変抵抗層が高抵抗化する。すなわち、メモリセルＭ２１１に情報「１」が書き込まれたことになる。
次に、メモリセルＭ２２２に対する書き込みサイクルにおいて、ワード線ＷＬ１にはパルス幅ｔＰのパルス電圧２ＶＰ＋トランジスタの閾値電圧ＶＴよりも大きい電圧が印加され、トランジスタＴ２２がＯＮ状態となる。そのタイミングに応じて、ビット線ＢＬ１には０Ｖの電圧が印加される。これにより、メモリセルＭ２２２に情報「０」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ２２２の可変抵抗層が低抵抗化する。すなわち、メモリセルＭ２２２に情報「０」が書き込まれたことになる。
メモリセルＭ２１１に対する読み出しサイクルにおいては、トランジスタＴ１１をＯＮ状態にするために所定の電圧がワード線ＷＬ０に印加され、そのタイミングに応じて、書き込みの際のパルス幅よりも振幅が小さいパルス電圧が、ビット線ＢＬ０に印加される。これにより、高抵抗化されたメモリセルＭ２１１の可変抵抗層の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「１」が読み出される。
次に、メモリセルＭ２２２に対する読み出しサイクルにおいて、先のメモリセルＭ２１１に対する読み出しサイクルと同様の電圧がワード線ＷＬ１およびビット線ＢＬ１に印加される。これにより、低抵抗化されたメモリセルＭ２２２の可変抵抗層の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「０」が読み出される。
第２の実施の形態の場合と同様、本実施の形態においても、高速パルスを用いて書き込み動作を行うことができる。
また、第２の実施の形態において説明したように、本発明におけるタンタル酸化物を含む可変抵抗層を用いた場合、インプリント性の低い不揮発性記憶素子を実現することができ、その結果、第３の実施の形態に係る不揮発性記憶装置においても、消去サイクルまたはリセットサイクルなどのステップが不要となる。したがって、書き込みの高速化を図ることができるとともに、書き込み動作を単純なステップで行うことが可能となる。
さらに、書き込み用電圧は２〜３Ｖ程度の低電圧で足りるため、低消費電力化を実現することもできる。
なお、第２の実施の形態において説明したように、本実施の形態においても、冗長救済用メモリセルおよびエラー訂正用のパリティビット用のメモリセルを別途設けるような構成としてもよく、その場合、それらのメモリセルとして、本発明の不揮発性記憶素子を用いることができる。
（第４の実施の形態）
第４の実施の形態に係る不揮発性半導体装置は、プログラム機能を有する第１の実施の形態に係る不揮発性記憶素子を備える不揮発性半導体装置であって、所定の演算を実行する論理回路を備えるものである。
［不揮発性半導体装置の構成］
図２９は、本発明の第４の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。
図２９に示すように、本実施の形態に係る不揮発性半導体装置４００は、半導体基板４０１上に、ＣＰＵ４０２と、外部回路との間でデータの入出力処理を行う入出力回路４０３と、所定の演算を実行する論理回路４０４と、アナログ信号を処理するアナログ回路４０５と、自己診断を行うためのＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）回路４０６と、ＳＲＡＭ４０７と、これらＢＩＳＴ回路４０６およびＳＲＡＭ４０７と接続され、特定のアドレス情報を格納するための救済アドレス格納レジスタ４０８とを備えている。
図３０は、本発明の第４の実施の形態に係る不揮発性半導体装置が備える救済アドレス格納レジスタの構成を示すブロック図である。また、図３１は、同じく救済アドレス格納レジスタの構成を示す断面図である。
図３０および図３１に示すように、救済アドレス格納レジスタ４０８は、第１の実施の形態に係る不揮発性記憶素子に相当する不揮発性記憶素子４０９と、その不揮発性記憶素子４０９に対して特定のアドレス情報を書き込むための書き込み回路４１０と、不揮発性記憶素子４０９に書き込まれているアドレス情報を読み出すための読み出し回路４１１と、ラッチ回路４１２とを備えている。
不揮発性記憶素子４０９は、書込み回路側４１０への切替え部と読出し回路４１１側への切替え部に接続されており、可変抵抗層４２１を、上部電極４２２と下部電極４２３とで挟むようにして構成されている。ここで、この不揮発性記憶素子４０９は、第１の実施の形態に係る不揮発性記憶素子に相当する。
なお、図３１において、４２４はプラグ層を、４２５は金属配線層を、４２６はソース／ドレイン層をそれぞれ示している。
本実施の形態では、２層配線で、第１配線と第２配線との間に不揮発性記憶素子を設ける構成を示しているが、例えば、３層以上の多層配線とした上で、任意の配線間へ不揮発性記憶素子を配置したり、または、必要に応じて複数の配線間に配置したりするようにしてもよい。
［不揮発性半導体装置の動作例］
次に、上述したように構成される本実施の形態に係る不揮発性半導体装置の動作例について説明する。
以下、救済アドレス格納レジスタ４０８に対してアドレス情報の書き込みを行う場合について説明する。ＢＩＳＴ回路４０６は、診断指示信号ＴＳＴを受け取った場合、ＳＲＡＭ４０７のメモリブロックの検査を実行する。
なお、このメモリブロックの検査は、ＬＳＩの製造過程における検査の際、およびＬＳＩが実際のシステムに搭載された場合における各種の診断実行の際などに行われる。
メモリブロックの検査の結果、不良ビットが検出された場合、ＢＩＳＴ回路４０６は、書き込みデータ指示信号ＷＤを救済アドレス格納レジスタ４０８へ出力する。この書き込みデータ指示信号ＷＤを受け取った救済アドレス格納レジスタ４０８は、対応する不良ビットのアドレス情報を救済アドレス格納レジスタに格納する。
このアドレス情報の格納は、そのアドレス情報に応じて、該当するレジスタが備える可変抵抗層の抵抗状態を高抵抗化または低抵抗化することによって行われる。可変抵抗層の高抵抗化または低抵抗化は、第１の実施の形態の場合と同様にして実現される。
このようにして、救済アドレス格納レジスタ４０８に対するアドレス情報の書き込みが行われる。そして、ＳＲＡＭ４０７がアクセスされる場合、それと同時に救済アドレス格納レジスタ４０８に書き込まれているアドレス情報が読み出される。このアドレス情報の読み出しは、第１の実施の形態の場合と同様、可変抵抗層の抵抗状態に応じた出力電流値を検出することにより行われる。
このようにして救済アドレス格納レジスタ４０８から読み出されたアドレス情報と、アクセス先のアドレス情報とが一致する場合、ＳＲＡＭ４０７内に設けられている予備の冗長メモリセルにアクセスし、情報の読み取りまたは書き込みが行われる。
以上のようにして自己診断を行うことによって、製造工程の検査において外部の高価なＬＳＩテスタを用いる必要がなくなる。また、at Speedテストが可能になるという利点もある。さらには、検査をする際のみではなく、経時変化した場合にも不良ビットの救済が可能となるため、長期間に亘って高品質を保つことできるという利点もある。
本実施の形態に係る不揮発性半導体装置は、製造工程における１回のみの情報の書き込む場合と、製品出荷後に繰り返し情報を書き換える場合との何れにも対応することができる。
［不揮発性半導体装置の製造方法］
次に、上述したように構成される本実施の形態に係る不揮発性半導体装置の製造方法について説明する。
図３２は、本発明の第４の実施の形態に係る不揮発性半導体装置の製造プロセスの主要な流れを示すフローチャートである。
まず、半導体基板上にトランジスタを形成する（Ｓ１０１）。次に、第１ビアを形成し（Ｓ１０２）、その上に第１配線を形成する（Ｓ１０３）。
そして、Ｓ１０３で形成された第１配線の上に、可変抵抗層を形成する（Ｓ１０４）。この可変抵抗層の形成は、第１の実施の形態において説明したとおりに行われる。
次に、可変抵抗層の上に第２ビアを形成し（Ｓ１０５）、さらに、第２配線を形成する（Ｓ１０６）。
以上に示すように、本実施の形態の不揮発性半導体装置の製造方法は、ＣＯＭＳプロセスの製造工程に、電極および可変抵抗層を形成する工程が追加されたものである。したがって、既存のＣＭＯＳプロセスを利用して容易に製造することが可能となる。また、追加の工程も少なく、しかも可変抵抗層の膜厚は比較的薄いため、プロセスの短縮化を図ることができる。
また、第２の実施の形態の場合と同様に、本発明における可変抵抗層は低温で成膜することが可能であることから、本実施の形態で示すような配線工程での積層化を行う場合であっても、下層工程で形成されたトランジスタおよびシリサイドなどの配線材料に影響を与えることがないという利点がある。
なお、電極部は１μｍ角以下で形成することができ、且つその他の回路もＣＭＯＳプロセスで形成することが可能であるため、小型の不揮発性スイッチ回路を容易に実現することができる。
本実施の形態のように、第１の実施の形態におけるタンタル酸化物を含む可変抵抗層を備えた不揮発性記憶素子を用いるのではなく、公知のフラッシュメモリの不揮発性記憶素子を用いたり、または、公知のＦｅＲＡＭメモリの不揮発性記憶素子を用いたりすることによって、不揮発性半導体装置を実現することも考えられる。しかしながら、これらの場合、特別の専用プロセス工程および材料が必要となり、ＣＯＭＳプロセスとの親和性に劣るという欠点がある。そのため、コスト面で問題があり、しかも製造工数が著しく増加するなど、現実性に乏しいといえる。さらに、情報の書き込みおよび読み出しが複雑であり、プログラム素子として扱うのが困難であるという問題がある。
また、ＣＭＯＳプロセスと親和性が高い構成としては、ＣＭＯＳ不揮発性メモリセルと称される、ＣＯＭＳプロセスでゲート配線をフローティング化して等価的にフラッシュメモリセルと同様の動作を実現するものがある。しかし、この構成によると、素子部の面積が大きくなり、しかも動作の制御が複雑になるなどの問題が生じる。
また、シリサイド溶断型などの電気フューズ素子で構成する場合もＣＭＯＳプロセスと親和性が高いと言えるが、この場合、情報の書き換えが不可能である、また、素子部の面積が大きくなるなどの問題が生じる。
さらに、公知のレーザーで配線をトリミングすることも考えられるが、この場合では、製造工程のみに限定される、レーザートリマー装置の機械的精度に律速されることになるため、微細化することができない、または、最上層に配置しなければならないというレイアウトの制約があるなどの問題が生じる。
なお、本実施の形態では、第１の実施の形態における不揮発性記憶素子をＳＲＡＭの救済アドレス格納レジスタとして用いたが、それ以外にも、次のような適用例が考えられる。すなわち、例えば、ＤＲＡＭ、ＲＯＭ、または第２および第３の実施の形態に係る不揮発性記憶装置の不良ビットに対する救済アドレス格納レジスタとして、第１の実施の形態における不揮発性記憶素子を用いることが可能である。
また、不良ロジック回路若しくは予備ロジック回路の切り替え用不揮発性スイッチに適用することもできる。その他にも、アナログ回路の電圧調整およびタイミング調整用のレジスタとして、製品完成後のＲＯＭの修正用のレジスタとして、リコンフィギュアラブルロジックおよびFPGA用の不揮発性スイッチ素子として、さらには、不揮発性レジスタとして用いることも可能である。
（その他の実施の形態）
第４の実施の形態に係る不揮発性半導体装置が、第２の実施の形態に係る不揮発性記憶装置を備えるような構成、すなわち、第２の実施の形態に係るクロスポイント型の不揮発性記憶装置と第４の実施の形態に係るＣＰＵなどを有するＬＳＩとを一つの半導体基板上に集積するような構成を実現することができる。
この場合、第２の実施の形態に係るクロスポイント型の不揮発性記憶装置および第４の実施の形態に係るＣＰＵなどを有するＬＳＩをそれぞれ別の半導体基板上に形成しておき、その後に一つのパッケージ内にモールドするような構成であってもよい。
また、第４の実施の形態に係る不揮発性半導体装置が、第３の実施の形態に係る不揮発性記憶装置を備えるような構成、すなわち、第３の実施の形態に係る１トランジスタ／１不揮発性記憶部構成の不揮発性記憶装置と第４の実施の形態に係るＣＰＵなどを有するＬＳＩとを一つの半導体基板上に集積するような構成を実現することもできる。
この場合も、第３の実施の形態に係る１トランジスタ／１不揮発性記憶部構成の不揮発性記憶装置および第４の実施の形態に係るＣＰＵなどを有するＬＳＩをそれぞれ別の半導体基板上に形成しておき、その後に一つのパッケージ内にモールドするような構成であってもよい。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
本発明の不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置は、高速動作が可能で、しかも安定した書き換え特性を有しており、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性記憶素子等として有用である。
本発明の不揮発性記憶素子の製造方法は、高速動作が可能で、しかも安定した書き換え特性を有しており、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性記憶素子の製造方法等として有用である。
本発明の第1の実施の形態に係る不揮発性記憶素子の一構成例を示した断面図である。 基板温度を３０℃とし、Ｏ2流量比を０．５％とした場合に得られた、膜厚が４０ｎｍのタンタル酸化物からなる可変抵抗層のＸＲＤ（Ｘ線回折）チャートである。 情報を書き込む場合における本発明の第１の実施の形態に係る不揮発性記憶素子の動作例を示す図である。 情報を読み出す場合における本発明の第１の実施の形態に係る不揮発性記憶素子の動作例を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子が備える可変抵抗層の抵抗値とパルス印加回数との関係を示す図であって、（ａ）は、可変抵抗層の膜厚が２５ｎｍの場合の抵抗値とパルス印加回数との関係を示す図であり、（ｂ）は、可変抵抗層の膜厚が２２０ｎｍの場合であって、電極間に電気的パルスを連続的に印加したときの可変抵抗層の抵抗値と電気的パルスの印加回数との関係を示す図である。 不揮発性記憶素子の電気的な特性を示す図であって、（ａ）は、本発明の第１の実施の形態に係る不揮発性記憶素子の電流−電圧特性を示す図、（ｂ）および（ｃ）は、比較例１および比較例２に係る不揮発性記憶素子の電流−電圧特性をそれぞれ示す図である。 オージェ分析の結果を示す図であって、（ａ）は、上述したように抵抗変化現象を示す、本発明の第１の実施の形態に係る不揮発性記憶素子が備える可変抵抗層としての試料の深さ方向のオージェ分析の結果を示す図、（ｂ）は、上述したように抵抗変化現象を示さない金属Ｔａ試料の深さ方向のオージェ分析の結果を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子が備える可変抵抗層における酸素含有率と成膜ガスのＯ2流量比との関係を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子が備える可変抵抗層におけるＯ2流量比と抵抗率との関係を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子が備える可変抵抗層における酸素含有率と抵抗率との関係を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子が備える可変抵抗層における酸素含有率と抵抗変化特性との関係を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子の電極面積と初期抵抗値との関係を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子が動作する場合に、電極間に印加される電気的パルスの幅と可変抵抗層の抵抗値との関係を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子において、第１電極層がＰｔからなり、第２電極層がＩｒからなる場合のパルス印加による抵抗変化特性を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子において、第１電極層がＰｔからなり、第２電極層がＣｕからなる場合のパルス印加による抵抗変化特性を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子において、第１電極層がＰｔからなり、第２電極層がＡｕからなる場合のパルス印加による抵抗変化特性を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子において、第１電極層がＰｔからなり、第２電極層がＡｇからなる場合のパルス印加による抵抗変化特性を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子において、第１電極層がＰｔからなり、第２電極層がＴｉＮからなる場合のパルス印加による抵抗変化特性を示す図である。 本発明の第１の実施の形態に係る不揮発性記憶素子の変形例の構成を示す断面図である。 本発明の第２の実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。 図２０におけるＡ部の構成（４ビット分の構成）を示す斜視図である。 本発明の第２の実施の形態に係る不揮発性記憶装置が備える不揮発性記憶素子の構成を示す断面図である。 本発明の第２の実施の形態に係る不揮発性記憶装置が備える不揮発性記憶素子の変形例の構成を示す断面図である。 本発明の多層化構造の不揮発性記憶装置が備えるメモリアレイの構成を示す斜視図である。 本発明の第２の実施の形態に係る不揮発性記憶装置の動作例を示すタイミングチャートである。 本発明の第３の実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。 図２６におけるＣ部の構成（２ビット分の構成）を示す断面図である。 本発明の第３の実施の形態に係る不揮発性記憶装置の動作例を示すタイミングチャートである。 本発明の第４の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。 本発明の第４の実施の形態に係る不揮発性半導体装置が備える救済アドレス格納レジスタの構成を示すブロック図である。 本発明の第４の実施の形態に係る不揮発性半導体装置が備える救済アドレス格納レジスタの構成を示す断面図である。 本発明の第４の実施の形態に係る不揮発性半導体装置の製造プロセスの主要な流れを示すフローチャートである。 従来の記憶素子の構成を示す断面図である。
符号の説明
１００ 不揮発性記憶素子
１０１ 基板
１０２ 酸化物層
１０３ 第１電極層
１０４ 可変抵抗層
１０５ 第２電極層
２００ 不揮発性記憶装置
２０１ メモリ本体部
２０２ メモリアレイ
２０３ 行選択回路／ドライバ
２０４ 列選択回路／ドライバ
２０５ 書き込み回路
２０６ センスアンプ
２０７ データ入出力回路
２０８ アドレス入力回路
２０９ 制御回路
２１０ 不揮発性記憶素子
２１１ 上部配線
２１２ 下部配線
２１３ 上部電極
２１４ 可変抵抗層
２１５ 内部電極
２１６ 電流抑制素子
２１７ 下部電極
２１８ オーミック抵抗層
２１９ 第２の可変抵抗層
３００ 不揮発性記憶装置
３０１ メモリ本体部
３０２ メモリアレイ
３０３ 行選択回路／ドライバ
３０４ 列選択回路
３０５ 書き込み回路
３０６ センスアンプ
３０７ データ入出力回路
３０８ セルプレート電源
３０９ アドレス入力回路
３１０ 制御回路
３１３ 不揮発性記憶素子
３１４ 上部電極
３１５ 可変抵抗層
３１６ 下部電極
４００ 不揮発性半導体装置
４０１ 半導体基板
４０２ ＣＰＵ
４０３ 入出力回路
４０４ 論理回路
４０５ アナログ回路
４０６ ＢＩＳＴ回路
４０７ ＳＲＡＭ
４０８ 救済アドレス格納レジスタ
４０９ 不揮発性記憶素子
４１０ 書き込み回路
４１１ 読み出し回路
４１２ ラッチ回路
ＢＬ０，ＢＬ１，… ビット線
Ｍ１１，Ｍ１２，… メモリセル
Ｔ１１，Ｔ１２，… トランジスタ
ＷＬ０，ＷＬ１，… ワード線

Claims (3)

  1. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極および前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記抵抗変化層は、少なくともタンタル酸化物を含み、当該タンタル酸化物はアモルファスであり、当該タンタル酸化物をＴａＯxと表した場合に、０．８≦ｘ≦１．９を満足するように構成されており、前記タンタル酸化物が前記抵抗変化に寄与する、不揮発性記憶素子の製造方法であって、
    基板上に前記第１電極を形成する第１工程と、
    前記第１電極上に前記抵抗変化層を形成する第２工程と、
    前記抵抗変化層上に前記第２電極を形成する第３工程と、を備え、
    前記第２工程においては、前記タンタル酸化物を、不活性ガスに酸素ガスを加えた反応性スパッタ法により形成するとともに、前記酸素ガスの流量により前記タンタル酸化物の膜組成を制御する、不揮発性記憶素子の製造方法。
  2. 前記タンタル酸化物を形成する反応性スパッタ法に使用する不活性ガスをアルゴンとする請求項１に記載の不揮発性記憶素子の製造方法。
  3. 前記タンタル酸化物を形成する反応性スパッタ法を、基板温度が２０℃から４００℃の範囲で実施する請求項１に記載の不揮発性記憶素子の製造方法。
JP2008236577A 2006-11-17 2008-09-16 不揮発性記憶素子の製造方法 Active JP5207894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008236577A JP5207894B2 (ja) 2006-11-17 2008-09-16 不揮発性記憶素子の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006311910 2006-11-17
JP2006311910 2006-11-17
JP2008236577A JP5207894B2 (ja) 2006-11-17 2008-09-16 不揮発性記憶素子の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008544102A Division JP4527170B2 (ja) 2006-11-17 2007-10-24 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012288753A Division JP5589054B2 (ja) 2006-11-17 2012-12-28 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009033188A JP2009033188A (ja) 2009-02-12
JP5207894B2 true JP5207894B2 (ja) 2013-06-12

Family

ID=39401510

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008544102A Active JP4527170B2 (ja) 2006-11-17 2007-10-24 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP2008236577A Active JP5207894B2 (ja) 2006-11-17 2008-09-16 不揮発性記憶素子の製造方法
JP2012288753A Active JP5589054B2 (ja) 2006-11-17 2012-12-28 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008544102A Active JP4527170B2 (ja) 2006-11-17 2007-10-24 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012288753A Active JP5589054B2 (ja) 2006-11-17 2012-12-28 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法

Country Status (6)

Country Link
US (1) US9236381B2 (ja)
EP (1) EP2077580B1 (ja)
JP (3) JP4527170B2 (ja)
KR (1) KR101012896B1 (ja)
CN (1) CN101636840B (ja)
WO (1) WO2008059701A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126365A1 (ja) 2007-03-29 2008-10-23 Panasonic Corporation 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
JP4308884B2 (ja) 2007-04-09 2009-08-05 パナソニック株式会社 抵抗変化型記憶装置、不揮発性スイッチング装置
CN101542730B (zh) 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
JP5012312B2 (ja) * 2007-08-15 2012-08-29 ソニー株式会社 記憶装置の駆動方法
CN101568971B (zh) 2007-09-28 2012-11-07 松下电器产业株式会社 非易失性存储元件和半导体存储装置及其读写方法
JP4545823B2 (ja) * 2007-10-15 2010-09-15 パナソニック株式会社 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
KR101490429B1 (ko) * 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
US8094485B2 (en) 2008-05-22 2012-01-10 Panasonic Corporation Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect
WO2009147790A1 (ja) * 2008-06-03 2009-12-10 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
US8264865B2 (en) 2008-07-11 2012-09-11 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor device incorporating nonvolatile memory element
JP4733233B2 (ja) * 2008-09-19 2011-07-27 パナソニック株式会社 電流抑制素子の製造方法
JP4531863B2 (ja) 2008-11-19 2010-08-25 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
US8426836B2 (en) 2008-12-03 2013-04-23 Panasonic Corporation Nonvolatile memory device and manufacturing method thereof
US8445885B2 (en) * 2008-12-04 2013-05-21 Panasonic Corporation Nonvolatile memory element having a thin platinum containing electrode
CN102239558B (zh) * 2008-12-05 2013-07-10 松下电器产业株式会社 非易失性存储元件及其制造方法
WO2010067585A1 (ja) * 2008-12-10 2010-06-17 パナソニック株式会社 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
KR101108193B1 (ko) * 2008-12-16 2012-01-31 한국전자통신연구원 상변화층을 포함하는 비휘발성 프로그래머블 소자 및 그 제조 방법
US8445886B2 (en) 2009-02-02 2013-05-21 Panasonic Corporation Nonvolatile memory element, nonvolatile memory device, nonvolatile semiconductor device, and method of manufacturing nonvolatile memory element
WO2010116754A1 (ja) * 2009-04-10 2010-10-14 パナソニック株式会社 不揮発性記憶素子の駆動方法
CN102099863B (zh) 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法及电阻变化型非易失性存储装置
CN102077296B (zh) 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的成形方法及电阻变化型非易失性存储装置
US8610102B2 (en) 2009-06-18 2013-12-17 Panasonic Corporation Nonvolatile memory device and manufacturing method thereof
WO2011013344A1 (ja) 2009-07-28 2011-02-03 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその書き込み方法
JP5036909B2 (ja) * 2009-12-18 2012-09-26 パナソニック株式会社 抵抗変化型素子及びその製造方法
JP5039857B2 (ja) 2009-12-28 2012-10-03 パナソニック株式会社 記憶装置およびその製造方法
US8450182B2 (en) 2010-01-25 2013-05-28 Panasonic Corporation Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
KR20110101983A (ko) * 2010-03-10 2011-09-16 삼성전자주식회사 바이폴라 메모리셀 및 이를 포함하는 메모리소자
JP5001464B2 (ja) * 2010-03-19 2012-08-15 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置
JP4838399B2 (ja) * 2010-03-30 2011-12-14 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法
US8592798B2 (en) 2010-04-21 2013-11-26 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
WO2012001978A1 (ja) 2010-07-01 2012-01-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
JP2012069217A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
WO2012046454A1 (ja) 2010-10-08 2012-04-12 パナソニック株式会社 不揮発性記憶素子およびその製造方法
US8619460B2 (en) 2010-10-29 2013-12-31 Panasonic Corporation Nonvolatile memory device and method for programming nonvolatile memory element
CN103168359B (zh) 2010-12-03 2016-05-04 松下知识产权经营株式会社 非易失性存储元件和非易失性存储装置及它们的制造方法
WO2012105232A1 (ja) 2011-02-02 2012-08-09 パナソニック株式会社 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
US9349445B2 (en) 2011-09-16 2016-05-24 Micron Technology, Inc. Select devices for memory cell applications
US9142767B2 (en) * 2011-09-16 2015-09-22 Micron Technology, Inc. Resistive memory cell including integrated select device and storage element
CN103250253B (zh) 2011-10-12 2016-01-13 松下电器产业株式会社 非易失性半导体存储装置及其制造方法
WO2013125172A1 (ja) 2012-02-20 2013-08-29 パナソニック株式会社 不揮発性記憶装置およびその製造方法
WO2013136731A1 (ja) 2012-03-15 2013-09-19 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP5450912B1 (ja) * 2012-06-04 2014-03-26 パナソニック株式会社 不揮発性半導体装置を駆動する方法
JP5966150B2 (ja) 2012-07-31 2016-08-10 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
JP2014103326A (ja) 2012-11-21 2014-06-05 Panasonic Corp 不揮発性記憶素子およびその製造方法
CN103066206B (zh) * 2012-12-25 2016-03-23 清华大学 一种阻变式存储单元及其形成方法
JP6201151B2 (ja) 2013-03-18 2017-09-27 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置及びその製造方法
US9246087B1 (en) * 2014-11-24 2016-01-26 Intermolecular, Inc. Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
JP6587188B2 (ja) * 2015-06-18 2019-10-09 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法
JP6617924B2 (ja) * 2015-06-18 2019-12-11 パナソニックＩｐマネジメント株式会社 耐タンパ性を有する不揮発性メモリ装置および集積回路カード、不揮発性メモリ装置の認証方法、個体識別情報生成方法
CN105702287A (zh) * 2016-01-05 2016-06-22 哈尔滨工业大学深圳研究生院 基于多比特阻态阻变器件的rram阵列读写方法及系统
US20190181337A1 (en) * 2016-09-25 2019-06-13 Intel Corporation Barriers for metal filament memory devices
US10262715B2 (en) * 2017-03-27 2019-04-16 Micron Technology, Inc. Multiple plate line architecture for multideck memory array
JP6747610B2 (ja) * 2017-12-28 2020-08-26 Tdk株式会社 積和演算器、ニューロモーフィックデバイスおよび積和演算器の故障判断方法
US10734447B2 (en) * 2018-10-22 2020-08-04 International Business Machines Corporation Field-effect transistor unit cells for neural networks with differential weights

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2964964B2 (ja) 1989-03-23 1999-10-18 セイコーエプソン株式会社 液晶表示装置の製造方法
JPH07263647A (ja) 1994-02-04 1995-10-13 Canon Inc 電子回路装置
IL143649A0 (en) 1999-02-17 2002-04-21 Ibm Microelectronic device for storing information and method thereof
JP3685670B2 (ja) 1999-12-03 2005-08-24 松下電器産業株式会社 Ｄｃスパッタリング装置
DE10207300B4 (de) * 2002-02-21 2004-01-29 Infineon Technologies Ag Integrierter Festwertspeicher, Verfahren zum Betreiben eines solchen Festwertspeichers sowie Herstellungsverfahren
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
JP2004228355A (ja) 2003-01-23 2004-08-12 Seiko Epson Corp 絶縁膜基板の製造方法、絶縁膜基板の製造装置及び絶縁膜基板並びに電気光学装置の製造方法及び電気光学装置
JP2004342277A (ja) * 2003-05-19 2004-12-02 Sharp Corp 半導体記憶装置、その駆動方法及び携帯電子機器
US6927120B2 (en) 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Method for forming an asymmetric crystalline structure memory cell
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP4701427B2 (ja) 2004-04-28 2011-06-15 パナソニック株式会社 スイッチング素子およびそれを用いたアレイ型機能素子
US6972985B2 (en) * 2004-05-03 2005-12-06 Unity Semiconductor Corporation Memory element having islands
JP2005347468A (ja) 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性メモリ
WO2006001349A1 (ja) * 2004-06-23 2006-01-05 Nec Corporation 容量素子が搭載された半導体装置
KR100609699B1 (ko) 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
JP4830275B2 (ja) 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
KR100693409B1 (ko) * 2005-01-14 2007-03-12 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
JP4546842B2 (ja) 2005-01-20 2010-09-22 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
CN101454920B (zh) * 2006-03-30 2010-12-22 日本电气株式会社 开关元件及开关元件的制造方法
JP2008108807A (ja) 2006-10-24 2008-05-08 Epson Imaging Devices Corp 非線形素子、非線形素子の製造方法、および電気光学装置
JP2008205191A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置

Also Published As

Publication number Publication date
EP2077580B1 (en) 2011-11-30
JP2009033188A (ja) 2009-02-12
EP2077580A1 (en) 2009-07-08
CN101636840B (zh) 2011-05-25
WO2008059701A9 (ja) 2009-09-11
US9236381B2 (en) 2016-01-12
EP2077580A4 (en) 2009-11-11
JP4527170B2 (ja) 2010-08-18
KR20090024716A (ko) 2009-03-09
US20090224224A1 (en) 2009-09-10
WO2008059701A1 (ja) 2008-05-22
JP2013102181A (ja) 2013-05-23
CN101636840A (zh) 2010-01-27
KR101012896B1 (ko) 2011-02-08
JP5589054B2 (ja) 2014-09-10
JPWO2008059701A1 (ja) 2010-02-25

Similar Documents

Publication Publication Date Title
JP5207894B2 (ja) 不揮発性記憶素子の製造方法
JP4252110B2 (ja) 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
JP4253038B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4299882B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4460646B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
JP4469023B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009135370A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010287582A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010021381A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4757360B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP2011044443A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009266924A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5207894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250