JP4608232B2 - 逆自己整合方式を利用したツインｏｎｏ形態のｓｏｎｏｓメモリ素子製造方法 - Google Patents

逆自己整合方式を利用したツインｏｎｏ形態のｓｏｎｏｓメモリ素子製造方法 Download PDF

Info

Publication number
JP4608232B2
JP4608232B2 JP2004107330A JP2004107330A JP4608232B2 JP 4608232 B2 JP4608232 B2 JP 4608232B2 JP 2004107330 A JP2004107330 A JP 2004107330A JP 2004107330 A JP2004107330 A JP 2004107330A JP 4608232 B2 JP4608232 B2 JP 4608232B2
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
conductive
forming
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004107330A
Other languages
English (en)
Other versions
JP2004312009A (ja
Inventor
龍 圭 李
晶 ▲ウッ▼ 韓
盛 沢 姜
種 徳 李
炳 国 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004312009A publication Critical patent/JP2004312009A/ja
Application granted granted Critical
Publication of JP4608232B2 publication Critical patent/JP4608232B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体素子製造方法に係り、特に、非対称的なプログラム方式を使用した２ビットメモリ素子として利用できるツインＯＮＯ形態のＳＯＮＯＳメモリ素子を逆自己整合方式を利用して製造する方法に関する。
最近、電気的にデータの消去と貯蔵が可能であり、電源が供給されなくてもデータ保存が可能な不揮発性半導体メモリ素子が、多様な分野でその応用が増加しつつある。このような不揮発性メモリ素子の代表的な例がフラッシュメモリセル素子である。
今まで開発及び量産化された代表的なフラッシュ半導体メモリの構造は、電荷を蓄積するフローティングゲートとこれを制御するコントロールゲートとが積層された形態よりなるスタックゲート形態が一般的である。
メモリ素子の大容量化と、複雑な回路を構成するためのゲートアレイ数が急激に増加するにつれて、例えば、約０.１０μｍ以下の微細パターニング技術が素子の製造に要求されている。既存のスタックゲート形態の不揮発性メモリセルは持続的に縮少されているが、このために極微細化が要求されるので、フォト及びエッチング工程がその限界に至っている。通常の電荷を蓄積するフローティングゲートとその上部にコントロールゲートが積層されている構造はスケーリングだけではなく、高い段差に起因したメモリ素子のパターニングが難しいからある。
既存のフローティングゲートを有するスタックゲートの不揮発性セルが持続的に開発及び製品化が進められる間、一方では、ＭＯＳＦＥＴ構造のように単一ゲート構造で捕獲電荷を利用するＳＯＮＯＳ（または、ＭＯＮＯＳ）不揮発性セルが研究されている。
図１は、典型的なＳＯＮＯＳメモリセルを説明するために概略的に示す断面図である。
図１を参照すれば、ＳＯＮＯＳ（または、ＭＯＮＯＳ）セルは半導体基板１０、例えば、ｐ−Ｓｉ基板にソース及びドレインジャンクション１５を形成し、半導体基板１０上にＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）誘電層２０を形成した後でその上にゲート３０を形成して構成される。このようなＳＯＮＯＳセルはトランジスタのゲート酸化膜の代りにＯＮＯ誘電層２０を使用する構造を有する。同時に、ＳＯＮＯＳセルは電荷を蓄積するフローティングゲートの代りにＯＮＯ誘電層２０を使用することによって、ＯＮＯ誘電層２０の薄いシリコン酸化物層２１、２５間のシリコン窒化物層２３に電子を注入したり、またはホールを注入させる。
一方、メモリのためのＯＮＯ誘電層２０の厚さは約１〜２百Å以下であるので、ＳＯＮＯＳセルではフローティングゲートのような追加層を加えることによって付加的に誘発される段差が非常に大きくはならない。したがって、フォト工程条件が許容する限りスケール縮少が相対的に容易であり、特に、フローティングゲートに関連した付加的な工程が減る製造上の長所をＳＯＮＯＳメモリセルは有する。
一方、数年前からＳｅｉｆｕｎ社及びＡＭＤ社などではより高い集積度の不揮発性メモリ素子を具現するために、ＳＯＮＯＳ形態のメモリを採択してフローティングゲートのない構造を利用するものの、非対称的プログラム方式を使用した２ビットメモリの提案及び製品化を図ってきた。
図２は、ドレイン−ソースへの電圧ＶＤＳの印加による典型的な２ビットメモリ動作を説明するために概略的に示す図である。
図２を参照すれば、２ビットメモリ技術はスタックゲート形態のフラッシュ素子に対比して同一面積当り２倍の集積度を具現する長所がある。このような２ビットメモリ動作はトランジスタのコントロールゲート（図１の３０）と両側のソース及びドレインジャンクション１５のうち片方のジャンクションに高い電圧を印加して（すなわち、チャンネルホット電子注入（ＣＨＥＩ：Ｃｈａｎｎｅｌ Ｈｏｔ Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ）方式で）電子をゲート３０の一方の縁の下端のシリコン窒化物層２３に注入し（順方向に注入）、以後、反対側ソース及びドレインジャンクション１５とゲート３０に電圧を印加して逆方向に読み出す方式を採択している。
また、消去は、ドレインジャンクション１５に高電圧を印加し、ゲート３０と基板１０バルクとは接地させ、ゲート３０と選択された高濃度のドレインジャンクション１５との重畳領域でホールのバンド間トンネリング（ＢｔＢＴ：Ｂａｎｄ−ｔｏ−Ｂａｎｄ Ｔｕｎｎｅｌｉｎｇ）原理を利用して、シリコン窒化物層２３内のプログラムされた電子をホールと再結合させて行われる。
しかし、非対称的な電荷捕獲方式の場合、メモリセルのゲート（図１の３０）長が相対的に長い場合にはプログラムされるそれぞれの捕獲部の離隔距離が十分であり、２ビット動作などに大きい問題が生じないが、ゲート３０長さが持続的に短くなる（約０.１０μｍ以下になる）と２ビット特性を維持し続けるかは疑問である。なぜなら、基本的にＣＨＥＩ方式でＴＯＮＯ誘電層２０に捕獲された電荷は一定した分布度を形成し、また時間によってその分布度は増加する。
図３（Ａ）は、典型的なＳＯＮＯＳ素子でプログラムされた後、シリコン窒化物層に注入された電荷の分布を示す図である。図３（Ｂ）は、典型的なＳＯＮＯＳ素子で時間ｔが経つにつれて注入された電荷の再分配によるリテンション特性を示す図である。
図３（Ａ）を参照すれば、ＳＯＮＯＳ素子で、ＣＨＥＩでプログラムされた後、シミュレーションフィッティングを利用してシリコン窒化物層に注入された電荷の分布図は、図３（Ａ）に提示されたように得られる。フレッシュセルとプログラムされたセルに対する電荷分布がシミュレーションフィッティングによって得られる。図３（Ｂ）を参照すれば、時間が経つにつれてその注入された電荷の再分配によるリテンション特性を示す。分布中心での減衰率Ｎ（ｔ）は、図３（Ｂ）に共に示す数式の通りである。図３（Ｂ）を参照すれば、ｔからｔ′に時間が経つにつれて分布図の高さが低くなって、結局分布度は大きくなることが分かる。
このような電荷分布図については非特許文献１、２で報告されている。
また、ＳＯＮＯＳ素子でプログラムされる時、電子の分布が存在すれば、プログラミングと消去とを繰り返す時、プログラムによるチャンネル側の中央領域の電子を完全に消去しなければ、チャンネル領域に一部電荷が蓄積される。このような蓄積された電荷によって素子の耐久特性が悪くなる。ホールによりプログラムされた時に消去されなかったホールの蓄積によっても耐久特性が悪くなる。
図４（Ａ）及び図４（Ｂ）は、典型的なＳＯＮＯＳ素子の耐久特性を説明するために示すグラフである。
図４（Ａ）は、典型的なＳＯＮＯＳセルの基板バルクとソースとを接地した後、ゲートに１１Ｖ、ドレインに６Ｖを１００μｓの間印加してプログラムし、ゲートに０Ｖ、ドレインに１０Ｖ、ソースに１０Ｖ、バルクに０Ｖを１００μｓの間印加して消去する条件で、書き込みと消去とを繰り返した時の耐久特性曲線である。セルがオンの状態である時が４１の曲線であり、セルがオフの状態である時が４５の曲線である。
図４（Ｂ）は、消去条件をゲートに０Ｖ、ドレインに１０Ｖ、ソースに４Ｖ、バルクに０Ｖを印加する条件に変化させて、ＢｔＢＴによって形成されたホールがチャンネル中央部に注入される効率を高めるためにソースとドレイン間の電場を形成させた時の耐久特性である。セルがオンの状態である時が４３の曲線であり、セルがオフの状態である時が４７の曲線である。
このような特性結果はプログラム時の電子のテール分布度がチャンネル中央領域に一定レベルに存在することを示し、消去時の条件依存性がこれを反証する。もちろん、このようなプログラム、消去時のＯＮＯ誘電層内の電子やホールの分布はＳＯＮＯＳメモリ素子の製造工程条件への最適化や動作電圧を適切に調節することによって最小化できる余地は残っているが、ゲート長がますます短くなるにつれて同時に２ビット特性を満足させるには限界がある。
Ｅｌｉ Ｌｕｓｋｙ, Ｙｏｓｉ Ｓｈｉａｃｈａｍ−Ｄｉａｍａｎｄ, Ｉｌａｎ Ｂｌｏｏｍ, ａｎｄ Ｂｏａｚ Ｅｔａｎ著、"Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｃｈａｎｎｅｌ ｈｏｔ ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ ｂｙ ｔｈｅ ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｌｏｐｅ ｏｆ ＮＲＯＭ Ｄｅｖｉｃｅ", ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ., ｖｏｌ.２２, Ｎｏ.１１,Ｎｏｖ.２００１ Ｅｌｉ Ｌｕｓｋｙ,Ｙｏｓｉ Ｓｈｉａｃｈａｍ−Ｄｉａｍａｎｄ, Ｉｌａｎ Ｂｌｏｏｍ,ａｎｄ Ｂｏａｚ Ｅｔａｎ著、"Ｅｌｅｃｔｒｏｎ ｒｅｔｅｎｔｉｏｎ ｍｏｄｅｌ ｆｏｒ ｌｏｃａｌｉｚｅｄ ｃｈａｒｇｅ ｉｎ Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ（ＯＮＯ）ｄｉｅｌｅｃｔｒｉｃ", ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ., ｖｏｌ.２３、Ｎｏ.９, Ｓｅｐｔ.２００２
本発明がなそうとする技術的課題は、１００ｎｍ以下級のＣＨＥＩ方式を利用した２ビットＳＯＮＯＳメモリ素子でプログラム及び消去動作を遂行する時、ＯＮＯ誘電層での電荷の分布を意図的に調節できるＳＯＮＯＳメモリ素子の製造方法を提供することにある。
上記の技術的課題を達成するための本発明の一観点は、ＳＯＮＯＳメモリ素子のゲート下部のＯＮＯ誘電層が正確に対称的な構造で物理的に分離されたＳＯＮＯＳメモリ素子製造方法を提供する。
前記したＳＯＮＯＳメモリ素子製造方法は、基板上にＯＮＯの誘電層を形成する段階と、前記誘電層上に前記誘電層の表面一部を露出させるトレンチを有するバッファ層を形成する段階と、前記トレンチの内側壁に第１導電性スペーサを形成する段階と、前記第１導電性スペーサをエッチングマスクとして前記誘電層の露出された部分を選択的に除去して前記誘電層を２つの部分に分離する段階と、前記誘電層の分離によって露出された前記基板上にゲート誘電層を形成する段階と、前記ゲート誘電層上に前記トレンチの両側壁間のギャップを埋め込む第２導電性層を形成する段階と、前記第１導電性スペーサをエッチングマスクとして前記バッファ層を除去する段階と、前記誘電層の前記バッファ層の除去によって露出された部分を前記第１導電性スペーサをエッチングマスクとして選択的に除去して２つの部分に分離された前記誘電層を最終パターンとする段階と、を含んで構成される。
または、前記ＳＯＮＯＳメモリ素子製造方法は、基板上にＯＮＯの誘電層を形成する段階と、前記誘電層上に第１導電性層を形成する段階と、前記第１導電性層上に前記第１導電性層の表面一部を露出させるトレンチを有するバッファ層を形成する段階と、前記トレンチの内側壁に第１絶縁スペーサを形成する段階と、前記第１絶縁スペーサをエッチングマスクとして前記第１導電性層の露出された部分及び下部の前記誘電層部分を選択的に順次に除去して前記第１導電性層及び前記誘電層を２つの部分に分離する段階と、前記誘電層の分離によって露出された前記基板上にゲート誘電層を形成する段階と、前記ゲート誘電層上に前記トレンチの両側壁間のギャップを埋め込む第２導電性層を形成する段階と、前記第１絶縁スペーサをエッチングマスクとして前記バッファ層を除去する段階と、前記第１導電性層の前記バッファ層の除去によって露出された部分及び下部の前記誘電層部分を前記第１絶縁スペーサをエッチングマスクとして選択的に順次に除去して２つの部分に分離された前記誘電層及び前記第１導電性層を最終パターンとする段階とを含んで構成される。
この時、前記第１絶縁スペーサ下部の分離された２つの前記第１導電性層がそれぞれ独立的なゲートとして作用することを許容するように前記ゲート誘電層は２つの前記第１導電性層間を絶縁させるように前記第１絶縁スペーサ上に延びるように形成できる。
また、前記ゲート誘電層部分を露出させる段階以後に、前記製造方法は前記第２導電性層上を覆い包むキャッピング絶縁層を形成する段階をさらに含みうる。
または、前記ＳＯＮＯＳ素子製造方法は、基板上にＯＮＯの誘電層を形成する段階と、前記誘電層上に前記誘電層の表面一部を露出させるトレンチを有するバッファ層を形成する段階と、前記トレンチの内側壁に第１絶縁スペーサを形成する段階と、前記第１絶縁スペーサをエッチングマスクとして前記誘電層部分を選択的に除去して前記誘電層を２つの部分に分離する段階と、前記第１絶縁スペーサを選択的に除去する段階と、前記第１絶縁スペーサの除去によって露出された前記誘電層の上側シリコン酸化物層部分を選択的に除去して前記誘電層のシリコン窒化物層を一部露出させる段階と、前記誘電層の分離によって露出された前記基板上に前記シリコン窒化物層上に延びるゲート誘電層を形成する段階と、前記ゲート誘電層上に前記トレンチの両側壁間のギャップを埋め込む導電性層を形成する段階と、前記導電性層をエッチングマスクとして前記バッファ層を除去する段階と、前記誘電層の前記バッファ層の除去によって露出された部分を前記導電性層をエッチングマスクとして選択的に除去して２つの部分に分離された前記誘電層を最終パターンとする段階とを含んで構成される。
この時、前記第１絶縁スペーサは犠牲層であって、前記バッファ層と異なる絶縁物質またはフォトレジスト物質よりなる。
または、前記ＳＯＮＯＳ素子製造方法は、基板上に第１バッファ層を形成する段階と、前記第１バッファ層上に前記第１バッファ層とエッチング選択比を有し、前記第１バッファ層の表面一部を露出させるトレンチを有する第２バッファ層を形成する段階と、前記トレンチ部分に露出された前記第１バッファ層を除去した後、前記トレンチ部分に露出した前記基板上及び前記トレンチ側壁上にＯＮＯの誘電層を形成する段階と、前記トレンチの内側壁の前記誘電層上に第１導電性スペーサを形成する段階と、前記第１導電性スペーサをエッチングマスクとして前記誘電層部分を選択的に除去して前記誘電層を２つの部分に分離し、かつ分離部分の前記基板を露出させる段階と、前記露出された基板上にゲート誘電層を形成する段階と、前記ゲート誘電層上に前記トレンチの両側壁間のギャップを埋め込む第２導電性層を形成する段階と、前記第１導電性スペーサをエッチングマスクとして前記第１バッファ層を除去する段階と、前記誘電層の前記第１バッファ層の除去によって露出された部分を前記第１導電性スペーサをエッチングマスクとして選択的に除去して２つの部分に分離された前記誘電層を最終パターンとする段階とを含んで構成される。
ここで、前記したＳＯＮＯＳメモリ素子製造方法は、前記最終パターンとされた誘電層外側の露出した前記基板に第１拡散層をイオン注入で形成する段階と、前記最終パターンとされた誘電層及び前記第１導電性スペーサ側壁に第２絶縁スペーサを形成する段階と、前記第２絶縁スペーサをマスクとして前記基板に第２拡散層をイオン注入で形成する段階とをさらに含むことができる。また、シリサイド化工程で、前記第１導電性スペーサ及び前記第２導電性層上に第１シリサイド層を選択的に形成し、かつ前記第２拡散層上に選択的に第２シリサイド層を形成する段階をさらに含むことができる。
この時、前記ゲート誘電層は熱酸化または化学気相蒸着によって形成できる。
また、前記第２絶縁スペーサは化学気相蒸着または熱酸化によって形成されるシリコン酸化物層またはシリコン窒化物層から形成できる。
また、第２導電性層を形成する段階は、前記第２導電性層を前記ゲート誘電層上に前記トレンチの両側壁間のギャップを埋め込むように蒸着する段階と、前記第２導電性層をエッチバッグまたは化学機械的に研磨して前記バッファ層上に延びた前記ゲート誘電層部分を露出させる段階とを含んで構成できる。
前記第１導電性スペーサ、前記第１導電性層または前記第２導電性層は導電性シリコン層を含んで形成できる。
本発明によれば、０.１０μｍ以下のメモリゲート長でも安定した２ビット特性を有するＳＯＮＯＳ形態の不揮発性メモリ素子が具現できる。
以下、図面を参照して本発明の実施形態を詳しく説明する。しかし、本発明の実施形態は色々な他の形態に変形でき、本発明の範囲が後述する実施形態に限定されると解釈されてはならない。本発明の実施形態は当業者に本発明をより完全に説明するために提供されるものである。したがって、図面での要素の形状はより明確な説明を強調するために誇張したものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。また、ある層が他の層または半導体基板の“上”にあると記載される場合に、前記ある層は前記他の層または半導体基板に直接接触して存在することもあり、または、その間に第３の層が介在されることもある。
本発明の実施形態では、１００ｎｍ以下級のＣＨＥＩ方式を利用した２ビットＳＯＮＯＳメモリ素子で、プログラム及び消去時に根源的に生成される電子及びホールの分布を意図的に調節できるように、ゲート下部のＯＮＯ誘電層を物理的な切断で分離することを提示する。これにより、２つに切断されたＯＮＯ誘電層間に形成されるゲート酸化膜の厚さを適切に調節することによって短いチャンネル現象を減らせる。
また、ゲート長が短くなるにつれて深刻になるゲートとＯＮＯ誘電層間の整合誤差を克服するために、そして、限界に至ったフォト工程の最小線幅についての制限を克服するために、また、ゲート下部に形成される分離されたＯＮＯ層が正確に対称的な構造を有するように許容するために、スペーサを利用した逆自己整合方式を使用して一連の連続工程で製造される次世代２ビットＳＯＮＯＳメモリ素子を本発明の実施形態で提示する。
本発明の実施形態は構造的な側面で２つに大別して説明することにする。第１に、単一ゲート構造で全体的な大きさは維持するものの、既存の１つの連続したＯＮＯ誘電層構造とは異なり、ＯＮＯ誘電層が分離された形態に形成される構造について説明する。第２に、３個のゲート構造であって、単一ゲートＳＯＮＯＳでの長さ及びサイズは維持されるものの分離されたＯＮＯ誘電層上部のゲートとＯＮＯ誘電層の分離によるＯＮＯ誘電層間のシリコン酸化物層上部の中間ゲートよりなる３個のゲートに３重ゲート構造が構成されて、３個のゲートにそれぞれ相異なる電圧を印加できる構造を提示する。
［第１実施形態］
＜単一ゲート構造のツインＳＯＮＯＳ＞
図５（Ａ）ないし図５（Ｋ）は、本発明の第１実施形態によるツインＯＮＯ形態のＳＯＮＯＳメモリ素子製造方法を説明するために概略的に示す断面図である。
図５（Ａ）を参照すれば、ＳＯＮＯＳメモリ素子を製造する出発物質としてｐ型基板を用意する。例えば、図５（Ａ）に提示されたようにＳＯＩ（Ｓｉｌｉｃｏｎ１２０−Ｏｎ−Ｉｎｓｕｌａｔｏｒ １１０）基板を用意する。この時、ＳＯＩ基板のシリコン層１２０はｐ導電型を有して実質的にｐ型基板として作用する。勿論、このようなＳＯＩ基板の他に一般的なシリコン基板も利用できる。まず、このようなシリコン層１２０に活性領域を設定するフィールド領域を素子分離工程を通じて形成する。このような素子分離工程は素子分離のための色々な方法、例えば、浅いトレンチ素子分離、自己整合による浅いトレンチ素子分離、ＬＯＣＯＳなどを遂行できる。
図５（Ｂ）を参照すれば、シリコン層１２０のＳｉチャンネル領域上にＯＮＯ誘電層５００を形成する。このＯＮＯ誘電層５００は公知の方法で形成でき、実質的にシリコン酸化物層５００ａ、シリコン窒化物層５００ｂ、シリコン酸化物層５００ｃが積層されて形成される。上下段の酸化物層５００ａ、５００ｃのそれぞれは熱酸化膜または化学気相蒸着による蒸着膜よりなり、また、このような熱酸化膜及び蒸着膜の組み合わせでも構成できる。また、膜質の緻密化及び安定化のために形成後に連続して熱処理を実施できる。熱処理は約７００〜１１００℃程度で遂行できる。
ＯＮＯ誘電層上の全面にバッファ層６００を形成する。その後、フォト及びエッチング工程を使用して、バッファ層６００がＯＮＯ誘電層５００の上側一部を長さ方向に長く露出させるトレンチ６０１を有するようにバッファ層６００をパターニングする。エッチング工程は必要に応じて等方性エッチングまたは異方性エッチングで遂行できる。
バッファ層６００はＳＯＮＯＳ素子のＯＮＯ誘電層の中間部分が物理的に断絶されて分離される工程などで利用されて、後で必要に応じて除去される犠牲層である。したがって、バッファ層６００はこのような犠牲層として効果的に作用させるために少なくともＯＮＯ誘電層５００に対して十分なエッチング選択比を有して選択的に除去できる絶縁物質よりなることが望ましい。
図５（Ｃ）を参照すれば、トレンチ６０１の内側壁に第１導電性スペーサ７００を形成する。第１導電性スペーサ７００は導電性物質を一定厚さに蒸着した後、異方性エッチングを全面に遂行して形成される。このような第１導電性スペーサ７００を構成する導電性物質は典型的なＳＯＮＯＳ素子でゲートとして利用できる導電性物質、例えば、導電性多結晶または非晶質シリコンでありうる。このような多結晶または非晶質シリコンに導電性を付与するためにイオン注入を追加で実施したり、または蒸着時にドーピングを実施できる。
図５（Ｄ）を参照すれば、第１導電性スペーサ７００をエッチングマスクとして使用して下部のＯＮＯ誘電層５００の第１導電性スペーサ７００によって画定された露出部分をエッチングして除去する。このようなエッチング工程はエッチングされて除去される部分の線幅を精密に制御できる異方性エッチングで遂行されることが望ましい。この時、エッチングされる部分の線幅はトレンチ６０１の線幅及び第１導電性スペーサ７００の線幅に依存するようになる。このようなエッチング工程によってＳＯＩ基板のシリコン層１２０が露出される。このような工程は実質的にＯＮＯ誘電層５００の中間部分を除去して２つの部分に分離する工程に当たる。
図５（Ｅ）を参照すれば、シリコン層１２０を覆い包むゲート誘電層８００を形成する。例えば、このようなゲート誘電層８００は熱酸化方式によるシリコン酸化物よりなる。このようなゲート誘電層８００は第１導電性スペーサ７００などのプロファイルに沿って形成されて第１導電性スペーサ７００間に凹部８０１を形成する。実質的に、このようなゲート誘電層８００は本発明の分離されたＯＮＯ誘電層間に導入されるゲート酸化膜として利用できて、その厚さの調節によってＳＯＮＯＳ素子で発生する短いチャンネル現象を減らせる。
図５（Ｆ）を参照すれば、ゲート誘電層８００上に凹部８０１、すなわち、第１導電性スペーサ７００間を埋め込む第２導電性層を形成する。このような第２導電性層は多様な導電性物質、例えば、導電性多結晶または非晶質シリコンよりなる。このような多結晶または非晶質シリコンに導電性を付与するためにイオン注入を追加実施したり、または蒸着時にドーピングを実施できる。その後、両側の第１導電性スペーサ７００の上側表面高さより低くてトレンチ６０１内に限定されるように第２導電性層９００をエッチバッグする。このようなエッチバッグは異方性エッチング、または、化学機械的研磨により遂行できる。
図５（Ｇ）を参照すれば、第２導電性層９００部分以外の露出されたゲート誘電層８００部分を選択的に除去して下部の第１導電性スペーサ７００の上側表面及びバッファ層（図５（Ｆ）の６００）の上側表面を露出させる。このような除去工程は第１ウェットエッチングで遂行できる。その後、第１導電性スペーサ７００外側の露出されたバッファ層６００を選択的にエッチング除去して下部のＯＮＯ誘電層５００の上側表面を露出させる。この時、第１導電性スペーサ７００及び第２導電性層９００と十分なエッチング選択比を具現してバッファ層６００が除去されることが望ましい。例えば、このようなエッチング工程は第１ウェットエッチングとは異なる第２ウェットエッチングで遂行できる。よって、第１導電性スペーサ７００に隣接したＯＮＯ誘電層５００部分は露出される。
図５（Ｈ）を参照すれば、第１導電性スペーサ７００及び第２導電性層９００をマスクとして第１導電性スペーサ７００部分以外の露出されたＯＮＯ誘電層５００部分を選択的にエッチングして除去する。これによって、ＳＯＮＯＳ素子のツイン形態のＯＮＯ誘電層５００が形成される。このようなツイン形態のＯＮＯ誘電層５００は前述した一連の工程、すなわち、第１導電性スペーサ７００及びバッファ層６００などを利用した逆自己整合工程によって相互対称的な構造に形成される。２つのツインＯＮＯ誘電層５００間にはゲート誘電層８００が位置するので、実質的にＯＮＯ誘電層５００はその中間領域が物理的に断絶されて分離された形態を有する。
図５（Ｉ）を参照すれば、ツインＯＮＯ誘電層５００の形成によって露出されたＳＯＩ基板のシリコン層１２０に第１拡散層１２１をイオン注入を通じて形成する。このような第１拡散層１２１はシリコン層１２０がｐ型基板である時にはｎ型不純物でドーピングされ、シリコン層１２０がｎ型基板である時にはｐ型不純物でドーピングされる。
図５（Ｊ）を参照すれば、第２絶縁スペーサ７５０を第１導電性スペーサ７００の露出された側壁（外壁）に形成する。このような第２絶縁スペーサ７５０は絶縁物質、例えば、シリコン窒化物を蒸着し、異方性エッチングする工程を通じて形成される。このような第２絶縁スペーサ７５０をイオン注入マスクとして利用して露出されたシリコン層１２０に第２拡散層１２５をイオン注入を通じて形成する。このような第１及び第２拡散層１２１、１２５はＳＯＮＯＳメモリセルのソース及びドレインジャンクションとして利用される。
図５（Ｋ）を参照すれば、第１導電性スペーサ７００及び第２導電性層９００を電気的に連結する第１シリサイド層９１０及び第１及び第２拡散層１２１、１２５に電気的に連結される第２シリサイド層９２０を形成する。このような第１及び第２シリサイド層９１０、９２０は第１導電性スペーサ７００及び第２導電性層９００が導電性多結晶シリコンよりなる場合、シリサイド化工程を通じて選択的に形成される。
以後の一連の工程は、一般的な半導体素子製造工程に従う。
以上の図５（Ａ）ないし図５（Ｋ）を参照して説明したような工程によって、図５（Ｋ）に提示されたように中間部分が分離され、分離された両側が対称的なツインＯＮＯ誘電層５００構造である構成が具現される。これにより、ＯＮＯ誘電層５００内でプログラム及び消去時に生成される電子及びホールの分布を意図的に調節できる。また、切断された２つのＯＮＯ誘電層５００間に形成されたゲート誘電層８００部分は第２導電性層９００に対してゲート酸化膜として作用するが、このようなゲート誘電層８００の厚さをＯＮＯ誘電層５００の厚さとは独立的に調節できる。これによって、ゲート誘電層８００、すなわち、ゲート酸化膜の厚さの適切な調節が可能であり、これによって短いチャンネル現象を効果的に減らせる。
さらに、図５（Ａ）ないし図５（Ｋ）を参照して説明した製造方法は、逆自己整合工程によって遂行されうる。したがって、フォト工程の限界を克服して相互対称的なツインＯＮＯ誘電層５００構造を効果的に形成できる。したがって、フォト工程の最小線幅の制限を克服できる。
［第２実施形態］
＜三重ゲート構造のツインＳＯＮＯＳ＞
第２実施形態では、第１実施形態とは異なり、三重ゲート構造が形成される。第２実施形態で第１実施形態と同じ符号が付される部材は実質的に同じ部材と解釈できる。
図６（Ａ）ないし図６（Ｊ）は、本発明の第２実施形態によるツインＯＮＯ形態のＳＯＮＯＳメモリ素子製造方法を説明するために概略的に示す断面図である。
図６（Ａ）を参照すれば、ＳＯＮＯＳメモリ素子を製造する出発物質として図５（Ａ）を参照して説明したようにＳＯＩ基板を用意する。その後、図５（Ｂ）を参照して説明したように、シリコン層１２０のＳｉチャンネル領域上に素子のメモリとして使われるＯＮＯ誘電層５００を形成する。
ＯＮＯ誘電層５００上に第１導電性層５５０を形成する。このような第１導電性層５５０は多様な導電物質よりなり、例えば、導電性多結晶シリコンを含んで形成できる。第１導電性層５５０上の全面に図５（Ｂ）を参照して説明したようにバッファ層６００を形成する。その後、フォト及びエッチング工程を使用して、バッファ層６００が第１導電性層５５０の上側一部を長さ方向に露出させるトレンチ６０１を有するようにバッファ層６００をパターニングする。
図６（Ｂ）を参照すれば、トレンチ６０１の内側壁に第１絶縁スペーサ７１０を形成する。この第１絶縁スペーサ７１０はバッファ層６００をなす絶縁物質と十分なエッチング選択比を具現できるようにバッファ層６００とは異なる絶縁物質で形成されることが望ましい。第１絶縁スペーサ７１０は絶縁物質を一定厚さに蒸着した後、異方性エッチングを全面に遂行して形成される。
図６（Ｃ）を参照すれば、第１絶縁スペーサ７１０をエッチングマスクとして使用して下部のＯＮＯ誘電層５００の第１絶縁スペーサ７１０によって画定された露出部分をエッチングして除去する。このようなエッチング工程はエッチングされて除去される部分の線幅を精密に制御できる異方性エッチングで遂行されることが望ましい。この時、エッチングされる部分の線幅はトレンチ６０１の線幅及び第１絶縁スペーサ７１０の線幅に依存する。このようなエッチング工程によってＳＯＩ基板のシリコン層１２０が露出される。
図６（Ｄ）を参照すれば、シリコン層１２０を覆い包むゲート誘電層８００を図５（Ｅ）を参照して説明したように凹部８０１を有するように形成する。
図６（Ｅ）を参照すれば、ゲート誘電層８００上に凹部８０１、すなわち、第１絶縁スペーサ７１０間を埋め込む第２導電性層９００を図５（Ｆ）を参照して説明したように形成する。この時、第２導電性層９００を蒸着した後でエッチバッグを実施してその高さをトレンチ６０１に限定されるように下げることにより、第２導電性層９００の両側のゲート誘電層８００を露出させる。
図６（Ｆ）を参照すれば、露出されたゲート誘電層８００と連結されて第２導電性層９００の上側表面を覆い包むキャッピング絶縁層９５０を形成する。このようなキャッピング絶縁層９５０は第２導電性層９００が導電性多結晶シリコンよりなった時、第２導電性層９００の上側表面を一定深さ酸化させて一定厚さに形成することができる。
図６（Ｇ）を参照すれば、キャッピング絶縁層９５０の両側に露出されたゲート誘電層８００部分を選択的に除去して下部の第１絶縁スペーサ７１０の上側表面及びバッファ層（図６（Ｆ）の６００）の上側表面を露出させる。このようなエッチングは第１ウェットエッチングで遂行できる。その後、第１絶縁スペーサ７１０の外側に位置し露出したバッファ層６００を選択的にエッチング除去して下部の第１導電性層５５０の上側表面を露出させる。この時、第１絶縁スペーサ７１０及びキャッピング絶縁層９５０と十分なエッチング選択比を具現して露出されたバッファ層６００部分を選択的に除去することが望ましい。例えば、このようなエッチング工程は第１ウェットエッチングとは異なる第２ウェットエッチングで遂行できる。
図６（Ｈ）を参照すれば、第１絶縁スペーサ７１０をエッチングマスクとしてその外側に露出した第１導電性層５５０部分を選択的に除去して第１導電性層５５０をパターニングする。このパターニングで残った第１導電性層５５０部分はそれぞれ第１ゲート５５１及び第２ゲート５５３の役割を果たす。
第１ゲート５５１及び第２ゲート５５３に隣接して順次に露出されるＯＮＯ誘電層５００部分を選択的にエッチングして除去する。これにより、図５（Ｈ）を参照して説明したようにＳＯＮＯＳ素子のツインＯＮＯ誘電層５００が形成される。その後、図５（Ｉ）を参照して説明したように、ツインＯＮＯ誘電層５００の形成によって露出されたＳＯＩ基板のシリコン層１２０に第１拡散層１２１をイオン注入により形成する。
図６（Ｉ）を参照すれば、第２絶縁スペーサ７５０を第１絶縁スペーサ７１０の露出された側壁及び第１及び第２ゲート５５１、５５３の側壁に形成する。このような第２絶縁スペーサ７５０は絶縁物質を蒸着して異方性エッチングする工程を通じて形成される。露出されたシリコン層１２０に第２拡散層１２５をイオン注入を通じて形成する。その後、第２導電性層９００の上側に残留するキャッピング絶縁層（図６（Ｈ）の９５０）を選択的に除去して第２導電性層９００の上側表面を露出させる。第２導電性層９００は第１及び第２ゲート５５１、５５３とは独立的な第３ゲートとしての役割をする。
図６（Ｊ）を参照すれば、第２導電性層９００に電気的に連結される第３シリサイド層９５０及び第１及び第２拡散層１２１、１２５に電気的に連結される第２シリサイド層９２０を形成する。このような第３及び第２シリサイド層９５０、９２０は第２導電性層９００が導電性多結晶シリコンで形成された場合、シリサイド化工程を通じて選択的に形成される。
以後の一連の工程は一般的な半導体素子製造工程に従う。
以上の図６（Ａ）ないし図６（Ｊ）を参照して説明したような工程によって、図６（Ｊ）に提示されたように中間部分が分離され、分離された両側が対称的なツインＯＮＯ誘電層５００構造である構成を具現でき、これと共に、３個の独立的なゲートの構造を具現できる。
［第３実施形態］
＜第１変形された単一ゲート構造のツインＳＯＮＯＳ＞
第３実施形態では第１実施形態とは異なり、変形された単一ゲート構造が形成される。第３実施形態で第１実施形態と同じ符号が付される部材は実質的に同じ部材と解釈できる。
図７（Ａ）ないし図７（Ｋ）は、本発明の第３実施形態によるツインＯＮＯ形態のＳＯＮＯＳメモリ素子製造方法を説明するために概略的に示す断面図である。
図７（Ａ）を参照すれば、ＳＯＮＯＳメモリ素子を製造する出発物質として図５（Ａ）を参照して説明したようにＳＯＩ基板を用意する。その後、第１バッファ層６３０及び第２バッファ層６００を形成する。第２バッファ層６００は図５（Ｂ）を参照して説明したように後続するＯＮＯ誘電層５００をパターニングする目的で犠牲層として形成される。第１バッファ層６３０は第２バッファ層６００のパターニングまたは除去時に下部のシリコン層１２０に侵害が生じることを防止する役割をするように形成される。このような第１バッファ層６３０はパッド層またはエッチング終了層の役割を果たせる。したがって、第１バッファ層６３０は第２バッファ層６００とエッチング選択比を有するように第２バッファ層６００と異なる絶縁物質で形成される。
続いて、第２バッファ層６００を異方性エッチングでパターニングして図５（Ｂ）を参照して説明したようにトレンチ６０１を形成する。
図７（Ｂ）を参照すれば、第２バッファ層６００のトレンチ６０１の底に露出する第１バッファ層（図７（Ａ）の６３０）部分をウェットエッチングで除去して下部のシリコン層１２０上面を露出させる。その後、シリコン層１２０のＳｉチャンネル領域上と第２バッファ層６００のトレンチ６０１側壁上とに素子のメモリとして使われるＯＮＯ誘電層５００を積層して形成する。この時、ＯＮＯ誘電層５００は公知の方法で形成でき、特に上下段のシリコン酸化物層５００ａ、５００ｃのそれぞれは図５（Ｂ）を参照して説明したように熱酸化膜または化学気相蒸着による蒸着膜等で形成できる。
図７（Ｃ）を参照すれば、トレンチ６０１の内側壁上のＯＮＯ誘電層５００上に第１導電性スペーサ７００を図５（Ｃ）を参照して説明したように形成する。
図７（Ｄ）を参照すれば、第１導電性スペーサ７００をエッチングマスクとして使用して下部のＯＮＯ誘電層５００の第１導電性スペーサ７００によって画定された露出部分を選択的にエッチングして除去する。このようなエッチング工程は図５（Ｄ）を参照して説明したように異方性エッチングで遂行されることが望ましい。このようなエッチング工程によってＳＯＩ基板のシリコン層１２０が露出される。
図７（Ｅ）を参照すれば、露出されたシリコン層１２０を覆い包むゲート誘電層８００を図５（Ｅ）を参照して説明したように凹部８０１を有するように形成する。この時、ゲート誘電層８００は以前の図７（Ｄ）を参照して説明したエッチング工程で露出した第２バッファ層６００上に延びる。
図７（Ｆ）を参照すれば、ゲート誘電層８００上に凹部８０１、すなわち、第１導電性スペーサ７００間のギャップを埋め込む第２導電性層９００を図５（Ｆ）を参照して説明したように形成する。
図７（Ｇ）を参照すれば、第２導電性層９００部分以外の露出したゲート誘電層８００部分を、図５（Ｇ）を参照して説明したように、選択的に第１ウェットエッチングで除去して下部の第１導電性スペーサ７００の上側表面及びバッファ層（図７（Ｆ）の６００）の上側表面を露出させる。その後、第１導電性スペーサ７００より外側の露出した第２バッファ層６００を図５（Ｇ）を参照して説明したように選択的に第２ウェットエッチングで除去する。この時、第２バッファ層６００がシリコン窒化物のようにＯＮＯ誘電層５００のシリコン窒化物層５００ｂと類似した絶縁物質で形成された場合、第２バッファ層６００の除去と共に露出されるＯＮＯ誘電層５００のシリコン窒化物層５００ｂの一部も除去される。しかし、このとき、実質的にＳＯＮＯＳ素子でＯＮＯ誘電層５００として作用する部分はＯＮＯ誘電層５００の上側シリコン酸化物層５００ｃによって保護されて残存する。
図７（Ｈ）を参照すれば、第１導電性スペーサ７００及び第２導電性層９００をマスクとして第１導電性スペーサ７００より外側の露出したＯＮＯ誘電層５００部分、すなわち、ＯＮＯ誘電層５００の下側シリコン酸化物層５００ａの一部及び残留する第１バッファ層６３０部分を選択的にエッチングして除去する。これにより、ＳＯＮＯＳ素子のツインＯＮＯ誘電層５００が形成される。このように形成されたＯＮＯ誘電層５００は第１実施形態と異なって、ＯＮＯ誘電層５００の上側シリコン酸化物層５００ｃが第１導電性スペーサ７００の側壁に延びた状態となる。しかし、ＳＯＮＯＳ素子でＯＮＯ誘電層５００として作用する点は第１実施形態と実質的に同一である。
図７（Ｉ）を参照すれば、ツインＯＮＯ誘電層５００の形成によって露出されたＳＯＩ基板のシリコン層１２０に図５（Ｉ）を参照して説明したように第１拡散層１２１をイオン注入を通じて形成する。
図７（Ｊ）を参照すれば、第２絶縁スペーサ７５０を第１導電性スペーサ７００の側壁に延びた状態にあるＯＮＯ誘電層５００の上側シリコン酸化物層５００ｃの外側に図５（Ｊ）を参照して説明したように形成する。その後、このような第２絶縁スペーサ７５０をイオン注入マスクとして利用して露出されたシリコン層１２０に第２拡散層１２５を図５（Ｊ）を参照して説明したように形成する。
図７（Ｋ）を参照すれば、第１導電性スペーサ７００及び第２導電性層９００を電気的に連結する第１シリサイド層９１０及び第１及び第２拡散層１２１、１２５に電気的に連結する第２シリサイド層９２０を図５（Ｋ）を参照して説明したように形成する。
以後の一連の工程は一般的な半導体素子製造工程に従う。
以上の図７（Ａ）ないし図７（Ｋ）を参照して説明した工程によって、図７（Ｋ）に提示されたように中間部分が分離され、分離された両側が対称的なツインＯＮＯ誘電層５００構造である構成を具現できる。
［第４実施形態］
＜第２変形された単一ゲート構造のツインＳＯＮＯＳ＞
第４実施形態では第１及び第３実施形態とは異なり、変形された単一ゲート構造が形成される。第４実施形態で第１実施形態と同じ符号が付される部材は実質的に同じ部材と解釈できる。
図８（Ａ）ないし図８（Ｊ）は、本発明の第４実施形態によるツインＯＮＯ形態のＳＯＮＯＳメモリ素子製造方法を説明するために概略的に示す断面図である。
図８（Ａ）を参照すれば、ＳＯＮＯＳメモリ素子を製造する出発物質として図５（Ａ）を参照して説明したようにＳＯＩ基板を用意する。その後、図５（Ｂ）を参照して説明したようにＯＮＯ誘電層５００を形成し、その上にトレンチ６０１を有するバッファ層６００を形成する。続いて、トレンチ６０１の内側壁に第１絶縁スペーサ７７０を形成する。この時、第１絶縁スペーサ７７０は図５（Ｃ）の第１導電性スペーサ７００とは異なり、絶縁物質またはフォトレジスト物質で形成できる。このような第１絶縁スペーサ７７０は第２実施形態の第１絶縁スペーサ７１０とは異なり、犠牲層として形成される。
図８（Ｂ）を参照すれば、第１絶縁スペーサ７７０をエッチングマスクとして使用して図５（Ｄ）を参照して説明したことと類似して下部のＯＮＯ誘電層５００のうち第１絶縁スペーサ７７０間に露出された部分をエッチング除去してＯＮＯ誘電層５００を２つの部分に分離する。
図８（Ｃ）を参照すれば、第１絶縁スペーサ７７０を除去する。
図８（Ｄ）を参照すれば、バッファ層６００をエッチングマスクとして、第１絶縁スペーサ７７０の除去によって露出された上層のシリコン酸化物層５００ｃ部分を選択的に除去して中間層のシリコン窒化物層５００ｂの一部を露出させる。
図８（Ｅ）を参照すれば、露出されたシリコン層１２０を覆い包むゲート誘電層８００を図５（Ｅ）を参照して説明したことと類似して形成する。例えば、このようなゲート誘電層８００は熱酸化方式によるシリコン酸化物で形成できる。
図８（Ｆ）を参照すれば、ゲート誘電層８００上にバッファ層６００間のギャップを埋め込む導電性層９３０を形成する。このような導電性層９３０は多様な導電物質、例えば、導電性多結晶シリコンで形成できる。トレンチ６０１内に限定されるように導電性層９３０をエッチバッグまたは科学機械的研磨する。
図８（Ｇ）を参照すれば、導電性層９３０部分以外の露出したゲート誘電層８００部分を図５（Ｇ）を参照して説明したことと類似して選択的に除去してバッファ層（図８（Ｆ）の６００）の上側表面を露出させる。このようなエッチングは第１ウェットエッチングで遂行できる。その後、露出されたバッファ層６００を図５（Ｇ）を参照して説明したことと類似して選択的して第２ウェットエッチングで除去して下部のＯＮＯ誘電層５００の上側表面を露出させる。
図８（Ｈ）を参照すれば、導電性層９３０及びゲート誘電層８００をエッチングマスクとして露出されたＯＮＯ誘電層５００部分を選択的にエッチングして除去する。これによって、ＳＯＮＯＳ素子のツインＯＮＯ誘電層５００’が形成される。この時、このツインＯＮＯ誘電層５００’は、実質的に残留するゲート誘電層の一部８００ａ、シリコン窒化物層５００ｂ、及び下層のシリコン酸化物層５００ａで新たに形成される。
図８（Ｉ）を参照すれば、ツインＯＮＯ誘電層５００’の形成によって露出されたＳＯＩ基板のシリコン層１２０に図５（Ｉ）を参照して説明したように第１拡散層１２１をイオン注入を通じて形成する。
図８（Ｊ）を参照すれば、第２絶縁スペーサ７５０をゲート誘電層８００の露出された側壁に形成する。このような第２絶縁スペーサ７５０は絶縁物質、例えば、シリコン窒化物を蒸着して異方性エッチングする工程を通じて形成される。このような第２絶縁スペーサ７５０をイオン注入マスクとして利用して露出されたシリコン層１２０に図５（Ｊ）を参照して説明したことと類似して第２拡散層１２５をイオン注入を通じて形成する。
これによって、導電性層９３０でゲートが構成され、中間部位が分離されたツインＯＮＯ誘電層５００’を含むＳＯＮＯＳセルが形成される。以後の一連の工程は一般的な半導体素子製造工程に従う。
以上の本発明の実施形態によれば、ＣＨＥＩ方式を利用した２ビットＳＯＮＯＳメモリ素子はゲート下部のＯＮＯ誘電層を逆スペーサを利用して物理的に切断して製造できる。そして、ＯＮＯ誘電層がツイン形態で２つに分離されることによって、プログラム及び消去時に生成される電子及びホールの分布を意図的に調節でき、同時に２つに切断されたＯＮＯ誘電層間に形成されるゲート誘電層の厚さを適切に調節することによって短チャンネル現象を減らせる。
図９（Ａ）及び図９（Ｂ）は、本発明の実施形態によるツインＯＮＯ形態のＳＯＮＯＳメモリ素子の効果を説明するためにシミュレーションした電荷分布を示す図である。
図９（Ａ）及び図９（Ｂ）は何れも０.１２μｍゲート長構造でそれぞれゲートに５Ｖ、ドレインに３Ｖを印加した後（残りの電圧条件はいずれも接地条件である）、１μｓストレスを印加した後、すなわち、プログラムを遂行した後、捕獲された電荷の分布をシミュレーションを通じて測定した結果を示したものである。
図９（Ａ）は、本発明の実施形態によって分離されたＯＮＯ誘電層構造、すなわち、ＯＮＯ ４００Å／Ｏ４００Å／ＯＮＯ ４００Åの３部分に分けられた誘電層構造で測定された結果であり、図９（Ｂ）は図９（Ａ）の結果を比較評価するために従来のＯＮＯ誘電層がゲート下部で延び続けた構造、すなわち、ＯＮＯ ４００Åの誘電層構造で測定された結果である。
図９（Ｂ）は、短チャンネル特性によって０.１２μｍの短いチャンネル長さによって捕獲された電荷の広い分布を示すが、図９（Ａ）は物理的なＯＮＯ誘電層の分離によってプログラムされた電荷の分布を人工的に調節できることを示す。図９（Ｂ）のテールの電荷は２ビット動作に問題点を誘発する。また、書込みと消去を繰り返すことによって残っているジャンクション間のチャンネル中央領域に電荷が蓄積されて、蓄積された電荷によって耐久特性が劣化するだけではなく、プログラム以後の読み出し時にも時間が経つにつれてエッジ領域の電荷がチャンネル領域への電荷再分布を誘発するので、リテンション特性が劣化する。これに対して、図９（Ａ）の結果は、このような従来の問題点を本発明の実施形態で改善できることを示す。
また、本発明の実施形態はトレンチを有するバッファ層を利用して逆転された形態のスペーサを利用することによって、ゲート長方向の大きさを増加させずにスペーサの下に形成されるＯＮＯ誘電層を正確に対称的な構造でツイン形状に分離形成できる。これによって、フォト工程のパターン制限を受けずに逆自己整合方式で１個のゲートに２個のＯＮＯ誘電層を有する２ビットＳＯＮＯＳ素子を製造できる。また、ゲート形成後にゲート両側壁に絶縁スペーサを形成後、シリサイド化してゲート及び拡散領域の抵抗を下げられる。
以上、本発明を具体的な実施形態を通じて詳しく説明したが、本発明はこれに限定されず、本発明の技術的思想内で当分野の当業者によって、その変形や改良が可能であることは明らかである。
本発明は、半導体素子、特に、非揮発性メモリ素子、例えば、電気的にデータの消去と貯蔵とが可能であり、電源が供給されなくてもデータの保存可能なフラッシュメモリセル素子を具現するに適用できる。
典型的なＳＯＮＯＳメモリセルを説明するために概略的に示す断面図である。 典型的な２ビットメモリ動作を説明するために概略的に示す図である。 （Ａ）は、典型的なＳＯＮＯＳ素子でプログラムされた後、シリコン窒化物層に注入された電荷の分布を示す図であり、（Ｂ）は典型的なＳＯＮＯＳ素子で時間ｔが経つにつれて注入された電荷の再分配によるリテンション特性を示す図である。 （Ａ）及び（Ｂ）は、典型的なＳＯＮＯＳ素子の耐久特性を説明するために示す図である。 （Ａ）ないし（Ｋ）は、本発明の第１実施形態によるツインＯＮＯ形態のＳＯＮＯＳメモリ素子製造方法を説明するために概略的に示す断面図である。 （Ａ）ないし（Ｊ）は、本発明の第２実施形態によるツインＯＮＯ形態のＳＯＮＯＳメモリ素子製造方法を説明するために概略的に示す断面図である。 （Ａ）ないし（Ｋ）は、本発明の第３実施形態によるツインＯＮＯ形態のＳＯＮＯＳメモリ素子製造方法を説明するために概略的に示す断面図である。 （Ａ）ないし（Ｊ）は、本発明の第４実施形態によるツインＯＮＯ形態のＳＯＮＯＳメモリ素子製造方法を説明するために概略的に示す断面図である。 （Ａ）及び（Ｂ）は、本発明の実施形態によるツインＯＮＯ形態のＳＯＮＯＳメモリ素子の効果を説明するためにシミュレーションした電荷分布を示す図である。
符号の説明
１２０ ＳＯＩ基板のシリコン層
１２１、１２５ 第１、第２拡散層
５００ ＯＮＯ誘電層
５００ａ、５００ｃ シリコン酸化物層
５００ｂ シリコン窒化物層
６００ バッファ層
６０１ トレンチ
７００ 第１導電性スペーサ
８００ ゲート誘電層
８０１ 凹部
９００ 第２導電性層
９１０、９２０ 第１、第２シリサイド層

Claims (10)

  1. 基板上にＯＮＯの誘電層を形成する段階と、
    前記誘電層上に第１導電性層を形成する段階と、
    前記第１導電性層上に前記第１導電性層の表面一部を露出させるトレンチを有するバッファ層を形成する段階と、
    前記トレンチの内側壁に第１絶縁スペーサを形成する段階と、
    前記第１絶縁スペーサをエッチングマスクとして前記第１導電性層の露出された部分及び下部の前記誘電層部分を選択的に順次に除去して前記第１導電性層及び前記誘電層を２つの部分に分離する段階と、
    前記誘電層の分離によって露出された前記基板上にゲート誘電層を形成する段階と、
    前記ゲート誘電層上に前記トレンチの両側壁間のギャップを埋め込む第２導電性層を形成する段階と、
    前記第１絶縁スペーサをエッチングマスクとして前記バッファ層を除去する段階と、
    前記第１導電性層の前記バッファ層の除去によって露出された部分及び下部の前記誘電層部分を前記第１絶縁スペーサをエッチングマスクとして選択的に順次に除去して２つの部分に分離された前記誘電層及び前記第１導電性層を最終パターンとする段階と、を含むことを特徴とするＳＯＮＯＳメモリ素子製造方法。
  2. 前記第１絶縁スペーサ下部の分離された２つの前記第１導電性層がそれぞれ独立的なゲートとして作用することを許容するように前記ゲート誘電層は２つの前記第１導電性層間を絶縁させるように前記第１絶縁スペーサ上に延びることを特徴とする請求項１に記載のＳＯＮＯＳメモリ素子製造方法。
  3. 前記第２導電性層を形成する段階は、
    前記第２導電性層を前記ゲート誘電層上に前記トレンチの両側壁間のギャップを埋め込むように蒸着する段階と、
    前記第２導電性層をエッチバッグまたは化学機械的に研磨して前記バッファ層上に延びた前記ゲート誘電層部分を露出させる段階と、を含むことを特徴とする請求項１に記載のＳＯＮＯＳメモリ素子製造方法。
  4. 前記ゲート誘電層部分を露出させる段階以後に、
    前記第２導電性層上を覆い包むキャッピング絶縁層を形成する段階をさらに含むことを特徴とする請求項３に記載のＳＯＮＯＳメモリ素子製造方法。
  5. 前記最終パターンと誘電層外側の露出した前記基板に第１拡散層をイオン注入で形成する段階と、
    前記最終パターンとされた誘電層及び前記第１導電性層側壁に第２絶縁スペーサを形成する段階と、
    前記第２絶縁スペーサをマスクとして前記基板に第２拡散層をイオン注入で形成する段階と、をさらに含むことを特徴とする請求項１に記載のＳＯＮＯＳメモリ素子製造方法。
  6. シリサイド化工程で、前記第２拡散層上に選択的に第２シリサイド層を形成し、かつ前記第２導電性層上に第３シリサイド層を形成する段階をさらに含むことを特徴とする請求項５に記載のＳＯＮＯＳメモリ素子製造方法。
  7. 前記第１導電性層及び前記第２導電性層は導電性シリコン層を含んで形成されることを特徴とする請求項６に記載のＳＯＮＯＳメモリ素子製造方法。
  8. 基板上に第１バッファ層を形成する段階と、
    前記第１バッファ層上に前記第１バッファ層とエッチング選択比を有し、前記第１バッファ層の表面一部を露出させるトレンチを有する第２バッファ層を形成する段階と、
    前記トレンチ部分に露出された前記第１バッファ層を除去した後、前記トレンチ部分に露出した前記基板上及び前記トレンチ側壁上にＯＮＯの誘電層を形成する段階と、
    前記トレンチの内側壁の前記誘電層上に第１導電性スペーサを形成する段階と、
    前記第１導電性スペーサをエッチングマスクとして前記誘電層部分を選択的に除去して前記誘電層を２つの部分に分離し、かつ分離部分の前記基板を露出させる段階と、
    前記露出された基板、前記ＯＮＯ側面、及び前記第１導電性スペーサ上にゲート誘電層を形成する段階と、
    前記ゲート誘電層上に前記トレンチの両側壁間のギャップを埋め込む第２導電性層を形成する段階と、
    前記第１導電性スペーサをエッチングマスクとして前記第２バッファ層を除去する段階と、
    前記誘電層の前記第２バッファ層の除去によって露出された部分を、前記第１導電性スペーサをエッチングマスクとして選択的に除去して２つの部分に分離された前記誘電層を最終パターンとする段階と、を含み、
    前記第１導電性スペーサは前記ゲート誘電層によって前記第２導電性層から分離されることを特徴とするＳＯＮＯＳメモリ素子製造方法。
  9. 前記最終パターンとされた誘電層外側の露出した前記基板に第１拡散層をイオン注入で形成する段階と、
    前記最終パターンとされた誘電層及び前記第１導電性スペーサ側壁に第２絶縁スペーサを形成する段階と、
    前記第２絶縁スペーサをマスクとして前記基板に第２拡散層をイオン注入で形成する段階と、をさらに含むことを特徴とする請求項８に記載のＳＯＮＯＳメモリ素子製造方法。
  10. シリサイド化工程で、前記第１導電性スペーサ及び前記第２導電性層上に第１シリサイド層を選択的に形成し、かつ前記第２拡散層上に選択的に第２シリサイド層を形成する段階をさらに含むことを特徴とする請求項８に記載のＳＯＮＯＳメモリ素子製造方法。
JP2004107330A 2003-04-01 2004-03-31 逆自己整合方式を利用したツインｏｎｏ形態のｓｏｎｏｓメモリ素子製造方法 Expired - Fee Related JP4608232B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0020444A KR100480645B1 (ko) 2003-04-01 2003-04-01 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010195924A Division JP5285671B2 (ja) 2003-04-01 2010-09-01 逆自己整合方式を利用したツインｏｎｏ形態のｓｏｎｏｓメモリ素子製造方法

Publications (2)

Publication Number Publication Date
JP2004312009A JP2004312009A (ja) 2004-11-04
JP4608232B2 true JP4608232B2 (ja) 2011-01-12

Family

ID=36205410

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004107330A Expired - Fee Related JP4608232B2 (ja) 2003-04-01 2004-03-31 逆自己整合方式を利用したツインｏｎｏ形態のｓｏｎｏｓメモリ素子製造方法
JP2010195924A Expired - Fee Related JP5285671B2 (ja) 2003-04-01 2010-09-01 逆自己整合方式を利用したツインｏｎｏ形態のｓｏｎｏｓメモリ素子製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010195924A Expired - Fee Related JP5285671B2 (ja) 2003-04-01 2010-09-01 逆自己整合方式を利用したツインｏｎｏ形態のｓｏｎｏｓメモリ素子製造方法

Country Status (7)

Country Link
US (2) US7005349B2 (ja)
JP (2) JP4608232B2 (ja)
KR (1) KR100480645B1 (ja)
CN (1) CN100345284C (ja)
DE (1) DE102004017164B4 (ja)
FR (1) FR2853453B1 (ja)
IT (1) ITMI20040637A1 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475087B1 (ko) * 2002-08-19 2005-03-10 삼성전자주식회사 국부적 ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의제조 방법
KR100521371B1 (ko) * 2003-01-22 2005-10-12 삼성전자주식회사 소노스형 비휘발성 메모리 및 그 제조 방법
TWI233666B (en) * 2004-04-13 2005-06-01 Powerchip Semiconductor Corp Method of manufacturing non-volatile memory cell
KR100577311B1 (ko) * 2004-06-09 2006-05-10 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그 구동방법
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US20060068546A1 (en) * 2004-09-29 2006-03-30 Yi-Shing Chang Self-aligned non-volatile memory and method of forming the same
US7119396B2 (en) * 2004-10-08 2006-10-10 Silicon Storage Technology, Inc. NROM device
US20060084268A1 (en) * 2004-10-15 2006-04-20 Martin Verhoeven Method for production of charge-trapping memory cells
KR100562309B1 (ko) * 2004-12-29 2006-03-22 동부아남반도체 주식회사 리버스 스페이서를 갖는 트랜지스터 및 그 제조 방법
US7709334B2 (en) * 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
KR100594325B1 (ko) 2005-02-24 2006-06-30 삼성전자주식회사 노치 게이트 구조의 트랜지스터를 구비하는 반도체 소자의제조 방법
JP2006237423A (ja) * 2005-02-28 2006-09-07 Oki Electric Ind Co Ltd 半導体記憶装置および半導体記憶装置の製造方法
KR100594326B1 (ko) * 2005-03-22 2006-06-30 삼성전자주식회사 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US20060234453A1 (en) * 2005-04-13 2006-10-19 Tzyh-Cheang Lee Non-volatile memory and fabrication method thereof
US7172937B2 (en) * 2005-04-21 2007-02-06 United Microelectronics Corp. Method of manufacturing a non-volatile memory cell
TWI277178B (en) * 2005-06-07 2007-03-21 Promos Technologies Inc Non-volatile memory and fabricating method thereof
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7528425B2 (en) * 2005-07-29 2009-05-05 Infineon Technologies Ag Semiconductor memory with charge-trapping stack arrangement
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
KR100652433B1 (ko) * 2005-09-08 2006-12-01 삼성전자주식회사 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법
KR100697291B1 (ko) * 2005-09-15 2007-03-20 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그 제조방법
KR100669345B1 (ko) 2005-10-28 2007-01-16 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
KR100687402B1 (ko) * 2005-11-21 2007-02-26 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
JP2007157854A (ja) * 2005-12-01 2007-06-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US20080119057A1 (en) * 2006-11-20 2008-05-22 Applied Materials,Inc. Method of clustering sequential processing for a gate stack structure
JP5086626B2 (ja) * 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
US7687360B2 (en) * 2006-12-22 2010-03-30 Spansion Llc Method of forming spaced-apart charge trapping stacks
US7977218B2 (en) * 2006-12-26 2011-07-12 Spansion Llc Thin oxide dummy tiling as charge protection
US7521321B2 (en) * 2007-01-08 2009-04-21 Macronix International Co., Ltd. Method of fabricating a non-volatile semiconductor memory device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR20080113966A (ko) * 2007-06-26 2008-12-31 삼성전자주식회사 비휘발성 기억 장치 및 그 제조 방법
US7879706B2 (en) * 2007-10-31 2011-02-01 Macronix International Co., Ltd. Memory and manufacturing method thereof
JP5491694B2 (ja) * 2007-11-28 2014-05-14 スパンション エルエルシー 半導体装置およびその製造方法
CN101459144B (zh) * 2007-12-12 2013-07-17 和舰科技(苏州)有限公司 一种从堆叠式栅极闪存中去除介质残余的方法
US7898852B1 (en) 2007-12-27 2011-03-01 Cypress Semiconductor Corporation Trapped-charge non-volatile memory with uniform multilevel programming
JP5308024B2 (ja) * 2007-12-28 2013-10-09 スパンション エルエルシー 半導体装置およびその製造方法
JP5363004B2 (ja) * 2008-02-18 2013-12-11 スパンション エルエルシー 半導体装置の製造方法
JP2009212399A (ja) 2008-03-05 2009-09-17 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP2009212398A (ja) * 2008-03-05 2009-09-17 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP5405066B2 (ja) * 2008-07-28 2014-02-05 スパンション エルエルシー 半導体装置の製造方法
US20100062593A1 (en) * 2008-09-10 2010-03-11 Promos Technologies Inc. Method for preparing multi-level flash memory devices
KR20100043409A (ko) * 2008-10-20 2010-04-29 삼성전자주식회사 반도체소자의 제조방법
US7799638B2 (en) * 2008-10-31 2010-09-21 Macronix International Co., Ltd Method for forming a memory array
US8404549B2 (en) * 2008-11-06 2013-03-26 Spansion Llc Fabricating method of mirror bit memory device having split ONO film with top oxide film formed by oxidation process
KR101038873B1 (ko) * 2008-11-06 2011-06-02 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
JP2010153479A (ja) * 2008-12-24 2010-07-08 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
CN101814510B (zh) * 2010-04-29 2015-07-29 上海华虹宏力半导体制造有限公司 共享字线的无触点sonos分栅式闪存
US8471328B2 (en) 2010-07-26 2013-06-25 United Microelectronics Corp. Non-volatile memory and manufacturing method thereof
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
US8772057B1 (en) 2011-05-13 2014-07-08 Cypress Semiconductor Corporation Inline method to monitor ONO stack quality
CN102446862B (zh) * 2011-08-29 2014-04-02 上海华力微电子有限公司 一种新型的双bit线SONOS单元结构及其制作方法
US8575683B1 (en) * 2012-05-16 2013-11-05 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US9093421B2 (en) * 2012-06-26 2015-07-28 International Business Machines Corporation Implementing gate within a gate utilizing replacement metal gate process
KR102027443B1 (ko) * 2013-03-28 2019-11-04 에스케이하이닉스 주식회사 불휘발성 메모리소자 및 그 동작방법
US9368644B2 (en) * 2013-12-20 2016-06-14 Cypress Semiconductor Corporation Gate formation memory by planarization
US9412851B2 (en) * 2013-12-23 2016-08-09 United Microelectronics Corp. Method for fabricating semiconductor device including a patterned multi-layered dielectric film with an exposed edge
KR102497251B1 (ko) * 2015-12-29 2023-02-08 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN109119422B (zh) * 2018-08-28 2020-08-07 上海华虹宏力半导体制造有限公司 1.5-t sonos器件制作工艺方法
CN109166856B (zh) * 2018-08-28 2020-08-11 上海华虹宏力半导体制造有限公司 Sonos器件制作工艺方法
CN113658622B (zh) * 2021-08-26 2023-12-22 北京磐芯微电子科技有限公司 闪存阵列的写入方法
CN113437080B (zh) * 2021-08-26 2022-01-07 北京磐芯微电子科技有限公司 闪存单元及其制造方法
WO2023025260A1 (zh) * 2021-08-26 2023-03-02 北京磐芯微电子科技有限公司 闪存单元及其制造方法和其写入方法和擦除方法
CN114335004B (zh) * 2022-03-11 2022-05-17 江苏游隼微电子有限公司 一种1.5t sonos器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156188A (ja) * 1999-03-08 2001-06-08 Toshiba Corp 半導体記憶装置およびその製造方法
JP2002203918A (ja) * 2000-10-27 2002-07-19 Sony Corp 不揮発性半導体記憶装置およびその製造方法
US6462375B1 (en) * 2002-04-01 2002-10-08 Silicon Based Technology Corp. Scalable dual-bit flash memory cell and its contactless flash memory array
US6479858B2 (en) * 1997-07-09 2002-11-12 Advanced Micro Devices, Inc. Method and apparatus for a semiconductor device with adjustable threshold voltage
US20030032243A1 (en) * 2001-08-13 2003-02-13 Seiki Ogura Twin NAND device structure, array operations and fabrication method
JP2003258128A (ja) * 2002-02-27 2003-09-12 Nec Electronics Corp 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法
JP2004505460A (ja) * 2000-07-28 2004-02-19 インフィネオン　テクノロジーズ　アクチェンゲゼルシャフト マルチビットメモリセルを作製する方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
KR20010004990A (ko) * 1999-06-30 2001-01-15 김영환 플래쉬 이이피롬 셀 및 그 제조 방법
US6248633B1 (en) * 1999-10-25 2001-06-19 Halo Lsi Design & Device Technology, Inc. Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory
US6352895B1 (en) * 2000-03-15 2002-03-05 International Business Machines Corporation Method of forming merged self-aligned source and ONO capacitor for split gate non-volatile memory
US6518110B2 (en) * 2000-09-01 2003-02-11 Wen Ying Wen Method of fabricating memory cell structure of flash memory having annular floating gate
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
JP2002217318A (ja) 2001-01-19 2002-08-02 Sony Corp 不揮発性半導体記憶素子及びその製造方法
KR100437470B1 (ko) * 2001-01-31 2004-06-23 삼성전자주식회사 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법
US6531350B2 (en) * 2001-02-22 2003-03-11 Halo, Inc. Twin MONOS cell fabrication method and array organization
JP2002299473A (ja) * 2001-03-29 2002-10-11 Fujitsu Ltd 半導体記憶装置及びその駆動方法
DE10153384B4 (de) * 2001-10-30 2007-08-02 Infineon Technologies Ag Halbleiterspeicherzelle, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
JP4424886B2 (ja) * 2002-03-20 2010-03-03 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及びその製造方法
US20040000689A1 (en) * 2002-06-28 2004-01-01 Erh-Kun Lai Dual-bit MONOS/SONOS memory structure with non-continuous floating gate
US6815764B2 (en) * 2003-03-17 2004-11-09 Samsung Electronics Co., Ltd. Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same
US6806517B2 (en) * 2003-03-17 2004-10-19 Samsung Electronics Co., Ltd. Flash memory having local SONOS structure using notched gate and manufacturing method thereof
US6706599B1 (en) * 2003-03-20 2004-03-16 Motorola, Inc. Multi-bit non-volatile memory device and method therefor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479858B2 (en) * 1997-07-09 2002-11-12 Advanced Micro Devices, Inc. Method and apparatus for a semiconductor device with adjustable threshold voltage
JP2001156188A (ja) * 1999-03-08 2001-06-08 Toshiba Corp 半導体記憶装置およびその製造方法
JP2004505460A (ja) * 2000-07-28 2004-02-19 インフィネオン　テクノロジーズ　アクチェンゲゼルシャフト マルチビットメモリセルを作製する方法
JP2002203918A (ja) * 2000-10-27 2002-07-19 Sony Corp 不揮発性半導体記憶装置およびその製造方法
US20030032243A1 (en) * 2001-08-13 2003-02-13 Seiki Ogura Twin NAND device structure, array operations and fabrication method
JP2003258128A (ja) * 2002-02-27 2003-09-12 Nec Electronics Corp 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法
US6462375B1 (en) * 2002-04-01 2002-10-08 Silicon Based Technology Corp. Scalable dual-bit flash memory cell and its contactless flash memory array

Also Published As

Publication number Publication date
JP2011003921A (ja) 2011-01-06
KR100480645B1 (ko) 2005-03-31
US7511334B2 (en) 2009-03-31
FR2853453A1 (fr) 2004-10-08
DE102004017164B4 (de) 2011-01-05
CN100345284C (zh) 2007-10-24
KR20040085663A (ko) 2004-10-08
US20060086953A1 (en) 2006-04-27
US7005349B2 (en) 2006-02-28
DE102004017164A1 (de) 2004-10-28
US20040197995A1 (en) 2004-10-07
ITMI20040637A1 (it) 2004-06-30
CN1534769A (zh) 2004-10-06
JP2004312009A (ja) 2004-11-04
FR2853453B1 (fr) 2006-06-09
JP5285671B2 (ja) 2013-09-11

Similar Documents

Publication Publication Date Title
JP4608232B2 (ja) 逆自己整合方式を利用したツインｏｎｏ形態のｓｏｎｏｓメモリ素子製造方法
US7345336B2 (en) Semiconductor memory device having self-aligned charge trapping layer
US7298004B2 (en) Charge-trapping memory cell and method for production
EP1912254B1 (en) Vertical-channel FinFET SONOS memory and manufacturing method thereof
KR100777016B1 (ko) 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법
US7629640B2 (en) Two bit/four bit SONOS flash memory cell
US7517757B2 (en) Non-volatile memory device having dual gate and method of forming the same
JP4445273B2 (ja) ２つに分離されたゲート及び整列されたオキサイド−ナイトライド−オキサイド（ｏｎｏ）を有する局部的シリコン−オキサイド−ナイトライド−オキサイド−シリコン（ｓｏｎｏｓ）型構造体及びその製造方法
KR100474176B1 (ko) 멀티비트 메모리셀의 제조방법
US7227219B2 (en) Charge trapping memory cell and fabrication method
KR100674958B1 (ko) 자기 정렬된 콘트롤 게이트를 갖는 스플릿 타입 플래쉬 메모리 소자 및 그 제조방법
JP2006313911A (ja) マルチビット及びマルチレベル不揮発性メモリ素子、その動作方法及び製造方法
US20070007581A1 (en) Non-planar non-volatile memory cell with an erase gate, an array therefor, and a method of making same
KR100766233B1 (ko) 플래쉬 메모리 소자 및 그의 제조 방법
TWI752727B (zh) 形成具有分離閘極非揮發性記憶體單元、具有平面通道區域之高電壓(hv)元件及鰭式場效電晶體(finfet)邏輯元件之裝置的方法
US20070066014A1 (en) Nonvolatile memory device and method of fabricating the same
JP4384616B2 (ja) フラッシュメモリ素子の製造方法
JP4093965B2 (ja) メモリセルを製作する方法
US20040031984A1 (en) Vertical NROM and methods for making thereof
KR101037638B1 (ko) 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법
KR20060089530A (ko) 하프 리세스된 부유게이트를 갖는 플래쉬 메모리 셀 및 그제조방법
TWI845109B (zh) 非揮發性記憶體元件
KR20080012084A (ko) 반도체 소자 및 그 제조 방법
JP2007081294A (ja) 不揮発性半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101008

R150 Certificate of patent or registration of utility model

Ref document number: 4608232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees