CN101459144B - 一种从堆叠式栅极闪存中去除介质残余的方法 - Google Patents

一种从堆叠式栅极闪存中去除介质残余的方法 Download PDF

Info

Publication number
CN101459144B
CN101459144B CN 200710199092 CN200710199092A CN101459144B CN 101459144 B CN101459144 B CN 101459144B CN 200710199092 CN200710199092 CN 200710199092 CN 200710199092 A CN200710199092 A CN 200710199092A CN 101459144 B CN101459144 B CN 101459144B
Authority
CN
China
Prior art keywords
grid
layer
etching
flash memory
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200710199092
Other languages
English (en)
Other versions
CN101459144A (zh
Inventor
何荣
李秋德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Warship chip manufacturing (Suzhou) Limited by Share Ltd
Original Assignee
Hejian Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hejian Technology Suzhou Co Ltd filed Critical Hejian Technology Suzhou Co Ltd
Priority to CN 200710199092 priority Critical patent/CN101459144B/zh
Publication of CN101459144A publication Critical patent/CN101459144A/zh
Application granted granted Critical
Publication of CN101459144B publication Critical patent/CN101459144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种从堆叠式栅极闪存中去除介质残余的方法，包括：第一步，提供一衬底，该衬底上有沟槽；第二步，在衬底上依次形成穿隧氧化层，浮置栅极层，栅间介电层；第三步，形成导体层，并对该导体层进行蚀刻，首先蚀刻形成闪存单元的外围电路，而后进行单元栅极的蚀刻。本发明的有益效果在于，仅调换光罩的顺序，便可以在不增加额外光罩的情况下将ONO残余彻底去除，显著改善合格率。

Description

一种从堆叠式栅极闪存中去除介质残余的方法
技术领域
本发明涉及一种闪存的制造方法，特别涉及一种从堆叠式栅极闪存中去除介质残余的方法。 
背景技术
在传统的堆叠式栅极闪存的制造过程中，制造时通常是首先形成控制栅极，而后形成外围电路。如图1和图2所示，由于浮置栅极的侧壁与其顶部的氧化物-氮化物-氧化物层厚度的差异，使得单元栅极在蚀刻时，浮置栅极的侧壁上的氧化物-氮化物-氧化物(ONO)无法彻底蚀刻干净，残余的ONO称之为ONO围篱(fence)，从而造成控制栅极或浮置栅极沿着ONO围篱底部也有残留，严重时控制栅极或浮置栅极的残留就会使单元栅极12与单元栅极13之间或单元栅极12与选择栅极11或单元栅极13与选择栅极14之间发生短路。电性上看，闪存装置无法正常编程或擦除，合格率测试时，会出现大量的整体擦除(mass erase)或检查出主板出错(check board fail)。 
发明内容
鉴于上述，本发明的目的在于通过变换蚀刻顺序，在不增加额外光罩的条件下将ONO fence及多晶硅残留彻底去除，从而显著改善合格率。 
本发明提供了一种从堆叠式栅极闪存中去除介质残余的方法，包括： 
第一步，提供一衬底，该衬底上有沟槽； 
第二步，在衬底上依次形成穿隧氧化层，浮置栅极层，栅间介电层； 
第三步，形成导体层，并对该导体层进行蚀刻，首先蚀刻形成闪存单元的外围电路，而后进行单元栅极的蚀刻。 
作为优选，上述栅间介电层的材料为氧化物-氮化物-氧化物。 
作为优选，上述第三步中，利用两个光罩分别对导体层进行蚀刻，第一个光罩的图案定义闪存单元的外围电路，并使浮置栅极层的侧壁上不会有栅间介质层残余。 
作为优选，上述第一个光罩和第二个光罩的图案部分重叠。 
本发明的有益效果在于，仅调换光罩的顺序，便可以在不增加额外光罩的情况下将例如ONO的介质残余彻底去除，显著改善合格率。 
下面结合附图，对本发明的具体实施方式作进一步的详细说明。对于所属技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述和其他目的、特征和优点将显而易见。 
附图说明
图1为现有技术中的堆叠栅极闪存制造过程的示意图。 
图2为沿图1的A-A剖面图。 
图3为本发明一较佳实施例的堆叠栅极闪存制造过程的示意图。 
具体实施方式
下面结合附图和具体实施例对本发明所述的一种从堆叠式栅极闪存中去除介质残余的方法作进一步的详细说明。 
本发明一较佳实施例的堆叠栅极闪存制造过程如图3所示，在堆叠式栅极闪存的制造过程中，首先在衬底上形成沟槽，可以利用浅沟道隔离法(STI)形成上述沟槽，定义出有源区，而后在衬底上形成穿隧氧化层(tunnel oxide)，浮置栅极层(floating gate)，栅间介电层，该栅间介电层可以是氧化物-氮化物-氧化物层(ONO)，当然也可以是任意合适的介质层，而后形成导体层，并对该导体层进行蚀刻，首先利用光罩P1对准并蚀刻，光罩P1的形状在图中表示为虚线定义的部分，其定义出上述闪存单元的外围电路，并使导体层中容易形成ONO围篱的部分定义出来，从而使浮置栅极的侧壁上不会有ONO残余，而后利用光罩P0进行单元栅极的蚀刻，光罩P1与单元栅极光罩的图案在单元栅极中间的位置部 分重叠，此时，闪存单元中极易形成ONO围篱(fence)的区域已被同时蚀刻，因而避免了ONO围篱的形成，再进行单元栅极12和13的对准和蚀刻，从而充分蚀刻ONO围篱区域中的ONO，多晶体残留的现象便不会发生，从而提高合格率。不会使单元栅极32与单元栅极33之间或单元栅极32与选择栅极31或单元栅极33与选择栅极34之间发生短路。 
以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；如果不脱离本发明的精神和范围，对本发明进行修改或者等同替换的，均应涵盖在本发明的权利要求的保护范围当中。 

Claims (2)

1.一种从堆叠式栅极闪存中去除介质残余的方法，其特征在于包括：
第一步，提供一衬底，该衬底上有沟槽；
第二步，在衬底上依次形成穿隧氧化层，浮置栅极层，栅间介电层；
第三步，形成导体层，并对该导体层进行蚀刻，首先蚀刻形成闪存单元的外围电路，而后进行单元栅极的蚀刻，具体为：
利用两个光罩分别对导体层进行蚀刻，第一个光罩的图案定义闪存单元的外围电路，并使浮置栅极层的侧壁上不会有栅间介质层残余；
上述第一个光罩和第二个光罩的图案部分重叠。
2.根据权利要求1所述的方法，其特征在于上述栅间介电层的材料为氧化物-氮化物-氧化物。
CN 200710199092 2007-12-12 2007-12-12 一种从堆叠式栅极闪存中去除介质残余的方法 Active CN101459144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710199092 CN101459144B (zh) 2007-12-12 2007-12-12 一种从堆叠式栅极闪存中去除介质残余的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710199092 CN101459144B (zh) 2007-12-12 2007-12-12 一种从堆叠式栅极闪存中去除介质残余的方法

Publications (2)

Publication Number Publication Date
CN101459144A CN101459144A (zh) 2009-06-17
CN101459144B true CN101459144B (zh) 2013-07-17

Family

ID=40769903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710199092 Active CN101459144B (zh) 2007-12-12 2007-12-12 一种从堆叠式栅极闪存中去除介质残余的方法

Country Status (1)

Country Link
CN (1) CN101459144B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489200B1 (en) * 2000-07-11 2002-12-03 Winbond Electronics Corporation Capacitor fabrication process for analog flash memory devices
CN1534769A (zh) * 2003-04-01 2004-10-06 ���ǵ�����ʽ���� 利用反向自对准过程制造双ono式sonos存储器的方法
KR100850124B1 (ko) * 2007-07-11 2008-08-04 주식회사 동부하이텍 반도체 소자의 제조 방법
CN101315907A (zh) * 2007-05-31 2008-12-03 和舰科技(苏州)有限公司 一种解决非易失性存储器氧氮氧化物残留的制造方法
CN101459143A (zh) * 2007-12-11 2009-06-17 和舰科技(苏州)有限公司 一种氧化物-氮化物-氧化物和多晶体残余的移除方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507703B1 (ko) * 2003-12-29 2005-08-09 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489200B1 (en) * 2000-07-11 2002-12-03 Winbond Electronics Corporation Capacitor fabrication process for analog flash memory devices
CN1534769A (zh) * 2003-04-01 2004-10-06 ���ǵ�����ʽ���� 利用反向自对准过程制造双ono式sonos存储器的方法
CN101315907A (zh) * 2007-05-31 2008-12-03 和舰科技(苏州)有限公司 一种解决非易失性存储器氧氮氧化物残留的制造方法
KR100850124B1 (ko) * 2007-07-11 2008-08-04 주식회사 동부하이텍 반도체 소자의 제조 방법
CN101459143A (zh) * 2007-12-11 2009-06-17 和舰科技(苏州)有限公司 一种氧化物-氮化物-氧化物和多晶体残余的移除方法

Also Published As

Publication number Publication date
CN101459144A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
US8669607B1 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
CN100483691C (zh) 快闪存储器件及其制造方法
CN1168145C (zh) 半导体器件及其制造方法
CN104425366A (zh) 半导体结构的形成方法
CN102956563A (zh) 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法
US10854624B2 (en) Semiconductor memory device and method of manufacturing the same
US20150179498A1 (en) Nonvolatile memory device and method for fabricating the same
CN100499081C (zh) Nor型闪存单元阵列的制造方法
US20140061759A1 (en) Nonvolatile memory device and method for fabricating the same
US7157762B2 (en) Semiconductor devices having improved gate insulating layers and related methods of fabricating such devices
CN102956553A (zh) 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法
JP4594796B2 (ja) 半導体装置およびその製造方法
CN101459144B (zh) 一种从堆叠式栅极闪存中去除介质残余的方法
CN102738220B (zh) Ono结构及其制造方法
US7494874B2 (en) Method of manufacturing a flash memory device
US8097506B2 (en) Shallow trench isolation for a memory
CN102376649B (zh) 一种形成存储器件的方法
KR20080060486A (ko) 플래시 메모리 및 그 제조 방법
CN113161361B (zh) 或非型闪存器件及其制造方法
CN101459143A (zh) 一种氧化物-氮化物-氧化物和多晶体残余的移除方法
CN113013170B (zh) 或非型闪存器件及其制造方法
US7060561B2 (en) Method for fabricating memory device
TW201715734A (zh) 半導體元件及其製造方法
CN113327886A (zh) 避免层间介质填充过程中形成缝隙的方法
CN100418209C (zh) 非挥发性存储器的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 215123 333 Xinghua street, Suzhou Industrial Park, Jiangsu

Patentee after: Warship chip manufacturing (Suzhou) Limited by Share Ltd

Address before: 215025 Xinghua street, Suzhou Industrial Park, Suzhou, Jiangsu 333

Patentee before: Hejian Technology (Suzhou) Co., Ltd.