JP3392590B2 - チップ・キャリア・モジュール及びその生成方法 - Google Patents

チップ・キャリア・モジュール及びその生成方法

Info

Publication number
JP3392590B2
JP3392590B2 JP15137695A JP15137695A JP3392590B2 JP 3392590 B2 JP3392590 B2 JP 3392590B2 JP 15137695 A JP15137695 A JP 15137695A JP 15137695 A JP15137695 A JP 15137695A JP 3392590 B2 JP3392590 B2 JP 3392590B2
Authority
JP
Japan
Prior art keywords
substrate
chip
radiator
epoxy
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15137695A
Other languages
English (en)
Other versions
JPH0831995A (ja
Inventor
トーマス・モラン・カルネーン
マイケル・アンソニー・ゲインズ
ピング・ウォング・セト
ハサイン・シャウカツルア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0831995A publication Critical patent/JPH0831995A/ja
Application granted granted Critical
Publication of JP3392590B2 publication Critical patent/JP3392590B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子コンポーネントの放
熱器及びヒート・シンク分野、並びにこうした放熱器及
びヒート・シンクをこうしたコンポーネントに付着する
プロセスに関する。
【０００２】
【従来の技術】このセクションは参考文献による引用を
目的とし、従来技術に関し容認することを目的とするも
のではない。
【０００３】Jarvelaによる米国特許第４０００５０９
号で述べられるように、フリップ・チップは熱グリース
を用いて、放熱器に熱的に結合される。通常、キャッ
プ、放熱プレート、フィン付き放熱器、または液冷式コ
ールド・プレートなどの放熱器が、チップ・キャリア・
モジュールまたは回路ボードに付着されるフリップ・チ
ップと放熱器の表面との間に僅かなギャップを残すよう
に、モジュールまたはボードに機械的に結合される。こ
のギャップは、シリコン・グリースなどの熱グリースに
より充填され、チップと放熱器との間の高品質の熱伝導
パスを提供する。ここでシリコン・グリースは、銀また
は例えばアルミナなどのセラミック材料などの高い熱伝
導性材料により充填される。
【０００４】半導体チップを特定の基板に付着するため
に、従来エポキシが使用されてきた。Desaiによる米国
特許第５１５９５３５号では、半導体コンピュータ・チ
ップの背面を銅被覆を有するアンバー（銅−アンバー−
銅）・インタポーザに結合するためにエポキシを使用す
る。このインタポーザは、半導体とグラスファイバ・エ
ポキシ回路ボードとの中間の熱膨張係数（ＣＴＥ）を有
し、ボードにはんだ付けにより付着される。或いはDesa
iによれば、回路ボードが半導体チップに近いＣＴＥを
有する材料（例えばアンバー）から成る場合、熱伝導性
エポキシを用いて、チップがボードに直接付着される。
同様に、Anschelによる米国特許第４９１４５５１号で
は、ダイアモンド粒子で充填したエポキシを用いて、半
導体チップを炭化ケイ素（ＳｉＣ）、窒化アルミニウム
（ＡｌＮ）、または銅−アンバー−銅の放熱器に付着す
る方法を開示する。これによりＣＴＥの差は、１℃当た
り２ｐｐｍ以下となる。シリコンのＣＴＥは２．６ｐｐ
ｍ／℃、ＳｉＣは２．６ｐｐｍ／℃、ＡｌＮは４．６ｐ
ｐｍ／℃、アンバーは２ｐｐｍ／℃、銅−アンバー−銅
は３ｐｐｍ／℃乃至６ｐｐｍ／℃、エポキシは５０ｐｐ
ｍ／℃乃至８０ｐｐｍ／℃、ファイバグラス−エポキシ
は１１ｐｐｍ／℃乃至１８ｐｐｍ／℃、融解石英で充填
されたエポキシは５ｐｐｍ／℃乃至７ｐｐｍ／℃であ
る。G．Schrottke及びD．J．Willsonによる"Removal of
Heat From Direct Chip Attach Circuitry"（IBM Tech
nical Disclosure Bulletin、Volumn 32、Number 4A、
１９８９年９月）は、接着剤を用いてシリコン・チップ
を銅−アンバー−銅放熱器に接着する方法を開示する。
Nitschによる米国特許第５１６８４３０号の図２は、放
熱器４にセメントで接合されたハイブリッド回路構造３
を示す。Bennettによる欧州特許出願第９３１０４４３
３．３号は、導電性エポキシによりリード・フレームに
付着させる半導体ダイ（die）を開示する。
【０００５】Beckhamによる米国特許第４６０４６４４
号及びChristieによる米国特許第４９９９６９９号及び
同第５０８９４４０号で述べられるように、エポキシは
Ｃ４（controlled collapse chip connection）接合に
おける応力を低減する目的で、フリップ・チップ結合を
カプセル化するために使用されてきた。Ｃ４接合につい
ては米国特許第３４５８９２５号で述べられている。こ
うした目的のエポキシは、Itohによる米国特許第４７０
１４８２号で述べられており、既知である。こうしたエ
ポキシは、通常、約１４０℃乃至１５０℃のガラス転移
温度（Ｔg）及び約１，０００，０００ｐｓｉ以上の延
び弾性率（modulus）を有する。エポキシはＱＦＰ（qua
d flat pack）、ＤＩＰ（dual-in-line package）及び
他のプラスチック・パッケージなどのコンポーネントを
生成するための圧送成形（transfer molding）及び射出
成形（infection molding）に使用されてきた。セラミ
ックＱＦＰなどのセラミック・チップ・キャリア・パッ
ケージでは、通常、２つのセラミック部品がエポキシに
より結合される。ＥＣＡ（導電性接着剤：electrically
conductive adhesive）チップ付着は、エポキシまたは
より好適には熱可塑物質によりカプセル化される。
【０００６】クロム酸塩変換（chromate conversion）
または陽極酸化（anodize）により被覆されたアルミニ
ウム（Ａｌ）、またはニッケル（Ｎｉ）を被覆した銅
（Ｃｕ）などの放熱器が、エポキシを用いてプラスチッ
ク・パッケージに接着される。ＡｌのＣＴＥは２３ｐｐ
ｍ／℃であり、Ｃｕは１７ｐｐｍ／℃である。高温アプ
リケーションではセラミック・チップ・パッケージが使
用され、放熱器をモジュール上に接着するためにシリコ
ン接着剤が使用されるか、放熱器がネジまたはクリッピ
ングにより機械的に付着される。"Technical data shee
t for Ablebond PI-897 of 9/93"は、この材料を用いて
大きなダイを銀被覆された銅のリード・フレームに付着
することを推奨する。Prima-Bond TM EG 7655のプロダ
クト・データ・シートは、この材料を"多大に異なるＣ
ＴＥを有する材料（例えばアルミナとアルミニウム、シ
リコンと銅など）を接着する"ために使用することを推
薦する。
【０００７】これらの発明は、ＣＱＦＰ（セラミックＱ
ＦＰ）などのセラミック・トップ・モジュール及びフリ
ップ・チップ・キャリア・モジュールには適用すること
ができる。後者には例えば、キャップレスＣＱＦＰ；De
sai或いはClementiによる米国特許第４６８１６５４号
及びFlynnによる米国特許第５２０３０７５号で述べら
れるＴＢＧＡ（TAB ball grid array）、ＴＡＢ（tape
automated bonding）モジュール；Behum或いはHoebner
による米国特許出願番号第１４４９８１号で述べられる
ＣＢＧＡ（ceramic ball grid array）；Whiteによる米
国特許出願番号第１７８９９４号で述べられるＤＣＡＭ
（direct chip attach modules）；及び既知のＣＰＧＡ
（ceramic pin grid array）モジュールなどが含まれ
る。
【０００８】
【発明が解決しようとする課題】本発明の目的は、フリ
ップ・チップから熱を排除するための熱効率を改善する
ことにより、信頼性の向上及び消費電力の潜在的な増加
による高い素子密度を可能にすることである。
【０００９】本発明の別の目的は、既知のエポキシの新
たな使用を提供することである。
【００１０】更に本発明の別の目的は、高い熱密度のコ
ンピュータ・チップからの、従来以上の熱消費を可能に
する改善された電子パッケージを提供することである。
【００１１】更に本発明の別の目的は、より高密度の少
ないチップにより、従来よりも高速なオペレーションを
可能にするコンピュータ・システムを提供することであ
る。
【００１２】
【課題を解決するための手段】これらの目的が本発明に
おいて、アルミニウムまたは銅の放熱器または放熱器プ
レートを半導体フリップ・チップまたはセラミックＱＦ
Ｐの背面に５℃以下のガラス転移温度を有し、かつ、２
５℃の温度で５０，０００ｐｓｉ以下のヤング率の弾力
性を示す強接着性の熱硬化エポキシ樹脂（以下、弾力性
エポキシと言う）で直接に接着することにより達成され
る。本出願人は、この弾力性エポキシ接着層が０℃乃至
１００℃を１５００サイクル、−２５℃乃至１２５℃を
４００サイクル、及び−４０℃乃至１４０℃を３００サ
イクルの熱サイクル・テスト後にも、或いは１３０℃に
おいて１０００時間の連続露出後にも、強力であること
を発見した。
【００１３】
【実施例】通常のエポキシは約１４０℃乃至１５０℃の
Ｔｇを有するが、本発明で使用される弾力性エポキシは
２５℃以下のＴｇを有し、Ｔｇは好適には１０℃以下、
より好適には０℃以下である。また通常のエポキシは約
１，０００，０００ｐｓｉのヤング率を有するが、本発
明で使用される弾力性エポキシは約１００，０００ｐｓ
ｉ以下、好適には５０，０００ｐｓｉ以下、より好適に
は２０，０００以下のヤング率を有する。２成分弾力性
エポキシがAI Technologies Inc．（9 Princess Rd．La
wrencevill、N．J．08648）からEG 7655と称する商品名
で販売されており、これは約−２５℃のＴｇ及び約２
０，０００ｐｓｉ以下のヤング率を有する。１成分弾力
性エポキシはAblestick Laboratories（20021 Susana R
oad Rancho Dominguez、CA 90221）からABLEBOND PI-89
71と称する商品名で販売されており、これは約５℃のＴ
ｇ及び約５０，０００ｐｓｉ以下のヤング率を有する。
【００１４】図１を参照すると、ＣＱＦＰモジュールが
セラミック（好適にはＡｌＮ）による２つの完成された
焼成部分から形成される。半導体チップ１０６（好適に
はシリコン）が、例えば通常のダイ接着剤エポキシ１０
８を用いて上半部フラット・パック１００に接着され、
チップがリード・フレーム１０４にワイヤ・ボンド（１
１２）される。上半部１００は下半部１０２に、例えば
通常のエポキシ１１０、１１４により接着される。キャ
ビティ１１６は通常、空であるが、電気的に非導電性の
熱伝導物質（例えばシリコン・グリース）を含んでもよ
い。次にＡｌ放熱器１１８（好適には陽極酸化、より好
適にはクロム酸塩変換により被覆される）が、弾力性エ
ポキシ１２０の薄層により、セラミック・モジュールの
上半部に接着される。
【００１５】ＡｌＮのＣＴＥは約４．６ｐｐｍ／℃であ
り、放熱器のＡｌのＣＴＥは約２３．６ｐｐｍ／℃であ
り、その間のＣＴＥの差は１９ｐｐｍ／℃となる。セラ
ミック上半部は比較的滑らかな表面をしており、パッケ
ージと放熱器との間のエポキシの積層剥離（delaminati
on）またはクラックが、チップからの熱の放熱を著しく
低下させる。この構造が熱サイクルに晒されると、一般
のエポキシは即座に機能しなくなる（積層剥離を生じ
る）。シリコン・ベースの接着剤は、２５℃以下のＴｇ
及び２０，０００ｐｓｉ以下のヤング率を有する。しか
しながら、機械的には、その接着力は弾力性エポキシの
強度の１／３乃至１／２である。またシリコン接着剤の
成分は移動（migrate）して流出し、薄膜コーティング
により表面を汚染する傾向がある。本出願人は、弾力性
エポキシ（例えばABLEBOND PI-8971及びEG 7655）が、
このテストの熱サイクル要求を満たすことを見い出し
た。
【００１６】或いは、ワイヤ・ボンド・チップを保護す
るために、キャップ１０２がエポキシ・カプセル材料
（gob top）により置換されてもよい。エポキシはチッ
プ及びワイヤ・ボンドを丁度覆うか、或いはモジュール
が実装される回路ボードまで延びる。またファイバグラ
ス−エポキシなどの有機材料、または銅とポリイミドの
薄片の積層が、上半部１００のセラミックの代わりに使
用されてもよい。
【００１７】図２は、上半部を有さない別のＣＱＦＰ１
４８を示す。半導体フリップ・チップ・ダイ１５０の正
面（底面）は、チップ上の導電性コンタクトからキャリ
ア上の導電性コンタクトに延びるＣ４接合の周辺列（pe
rimeter row）またはグリッド・アレイにより、単層の
矩形セラミック・チップ・キャリア１５２に付着され
る。或いは、めっき、はんだ注入、またはデカルコマニ
アからの転写により付着される共融はんだバンプ（eute
ctic solder bump）により、チップ・バンプ（chip bum
p）がキャリア上のコンタクトに付着されてもよい。ガ
ルウィング型（gullwing）リード１５６などのリード
が、基板１５９への表面実装接続用のエッジ（通常はＱ
ＦＰの４つの全てのエッジ）に沿う銅パッドにはんだ付
け（１５８）される。或いはリードの下端がモジュール
の下方でＪ字形或いは直線状に曲げられてもよい。接合
１５４はエポキシ１６０によりカプセル化され、好適に
はリードがエポキシ１６２によりカプセル化される。好
適には、最上部層セラミック回路を保護するために、エ
ポキシ・コーティング１６４（共形のコーティング）が
付着される。放熱器１６５は弾力性エポキシを用いて、
チップ１５０の背面に付着される。チップよりも大きな
フットプリントを有する放熱器に対応して、放熱器を弾
力性エポキシまたは通常のエポキシにより、１６８にお
いて共形コーティングに接着することにより、改善され
た機械強度を得ることがでる。
【００１８】ＳｉのＣＴＥは約２．６ｐｐｍ／℃であ
り、放熱器のＡｌのＣＴＥは約２３．６ｐｐｍ／℃であ
り、その間に２１ｐｐｍ／℃のＣＴＥの差が生じる。チ
ップの背面は非常に滑らかであり、機械的な接着力は弱
く、チップと放熱器との間のエポキシの積層剥離または
クラックが、チップからの熱の放熱を著しく低下させ
る。この構造が熱サイクルに晒されると、一般のエポキ
シは即座に機能しなくなる（積層剥離を生じる）。シリ
コン・ベースの接着剤は２５℃以下のＴｇ及び２０，０
００ｐｓｉ以下のヤング率を有する。しかしながら、機
械的には接着力は弾力性エポキシの強度の１／３乃至１
／２である。またシリコン接着剤の成分は移動（migrat
e）して流出し、薄膜コーティングにより表面を汚染す
る傾向がある。本出願人は、弾力性エポキシ（例えばAB
LEBOND PI-8971及びEG 7655）が、このテストの熱サイ
クル要求を満たすことを見い出した。
【００１９】或いは、モジュール１４８のリード１５６
が、基板１５９（ファイバグラス−エポキシ回路ボード
または銅及びポリイミド・フィルムを積層した可撓性回
路ボード）の導電性パッド１７０（好適には銅）に付着
される。
【００２０】図３は、ＣＰＧＡ（ceramic pin grid arr
ay module）２００を示す。半導体フリップ・チップ・
ダイ２０２の正面（底面）が、接合の周辺列またはグリ
ッド・アレイ（好適にはＣ４またはＥＣＡ）により、矩
形のセラミック・チップ・キャリア２０４（単層または
図示のような多層）に付着される。ピン・マトリックス
２０８は、基板２１４（例えばファイバグラス−エポキ
シ板または銅−ポリイミド・フィルムの可撓性積層板）
を貫通するＰＴＨ（めっきスルー・ホール）の両端の銅
パッド２１２にはんだ付け（２１０）される。接合２０
６はエポキシ２２０によりカプセル化され、エポキシの
共形コーティング２２２がキャリア２０４の表面に付着
される。放熱器２２４が弾力性エポキシ２２６により、
チップ２０２の背面に付着される。
【００２１】図４は、図３のＣＰＧＡに類似のＢＧＡ
（ball grid array）モジュール２４０を示す。基板２
４２はセラミック（ＣＢＧＡ）またはプラスチック（Ｐ
ＢＧＡ）であり、単層または多層である。再度、ヒート
・シンク２４６をフリップ・チップ２４８に付着するた
めに、弾力性エポキシ２４４が使用される。
【００２２】図５はＴＢＧＡモジュール２５０を示す。
フリップ・チップ２５２の底面が、Ｃ４、熱圧縮接着ま
たはレーザ溶接により形成される接合２５８により、或
いはＳＡＴＴ（solder attach tape technology）によ
り、可撓性チップ・キャリア基板２５６（通常、１層以
上のパターン化銅層及びポリイミド・シートから成る）
の銅パッド２５４に付着される。はんだボール２５８
（好適には９０％／１０％のＰｂ／Ｓｎ）は、レーザ溶
接若しくは熱圧縮接着により、または共融はんだをパッ
ド上に付着し、ボールをその位置でリフローすることに
より、可撓性テープ２５６の銅パッド２６０に付着され
る。Ａｌまたは好適にはニッケル（Ｎｉ）めっきを施し
たＣｕなどから成る矩形の金属フレーム２６２が、接着
剤（好適にはエポキシ）２６４により可撓性基板に付着
される。放熱器２７０は接着剤２７２（好適にはエポキ
シ）によりフレーム２６２に付着され、弾力性エポキシ
２７４によりチップ２５２に付着される。放熱器は陽極
酸化またはクロム酸塩変換により処理されたＡｌ、また
は好適にはＮｉを被覆したＣｕである。
【００２３】モジュール２５０は、はんだペースト（好
適には３７％／６３％のＰｂ／Ｓｎ）を銅パッド２８２
上に付着し、ペースト上にはんだボールを有する基板上
にモジュールを配置し、ペーストが融解してはんだ接合
２８４を形成するまで、構造を加熱することにより、基
板２８０（上述のファイバグラス−エポキシ板または可
撓性積層板）に付着される。或いはボール２５８及びは
んだ２８４が、熱可塑物質または熱硬化物質２８６によ
りカプセル化されたＥＣＡにより置換され、これがパッ
ド２８２に熱及び圧力により付着されてもよい。
【００２４】ＳｉのＣＴＥは約２．６ｐｐｍ／℃であ
り、放熱器のＣｕのＣＴＥは約１７ｐｐｍ／℃であり、
その間に１４．４ｐｐｍ／℃のＣＴＥの差が生じる。再
度、チップの背面は非常に滑らかであり、機械的な接着
力は弱く、チップと放熱器との間のエポキシの積層剥離
またはクラックがチップからの熱の放熱を著しく低下さ
せる。この構造が熱サイクルに晒されると、一般のエポ
キシは即座に機能しなくなる（積層剥離を生じる）。Ｓ
ｉベースの接着剤はまた、これらの材料間の接合の信頼
性を確認するための熱サイクル・テスト（０℃乃至１０
０℃を１５００サイクル、次に−２５℃乃至１２５℃を
４００サイクル、次に−４０℃乃至１４０℃を３００サ
イクルを含む）の間に積層剥離する。本出願人は、弾力
性エポキシ（例えばABLEBOND PI-8971及びEG 7655）
が、このテストの熱サイクル要求を確実に満たすことを
見い出した。
【００２５】図６はＤＣＡＭモジュール３００を示す。
フリップ・チップ３０２が多層ファイバグラス・エポキ
シ基板３０４に付着される。共融はんだ３０６が、チッ
プ底面上の高温はんだバンプ３０８と基板上面の銅パッ
ドとの間を接続するために、（ＨＡＳＬ、はんだオン・
チップ、はんだ注入またはステンレス鋼板デカルコマニ
アからの転写により）付着される。銅パッド３１２は、
相互接続構造（図２及び図５の有機回路ボード）上の銅
パッドに接続するように配置される。はんだ３１４が、
リフローはんだ付着のためにパッド３１２上に提供され
る。放熱器３２０は弾力性エポキシ３２２により、チッ
プ３０２の背面に付着される。チップ範囲を多大に越え
て広がる放熱器に対応して、放熱器３２４と基板３０４
との間を、弾力性エポキシまたは別の既知のエポキシに
よりカプセル化することにより、改善された機械強度が
獲得される。
【００２６】図７は、本発明の情報処理システム３５０
のコンピュータ・ネットワークを示す。コンピュータ・
システム３５２及び３５４は、光または電気信号ケーブ
ル３５６によりネットワーク接続される。システム３５
２及び３５４は、ＣＰＵ（中央処理装置）モジュール３
５８、３６０及びメモリ・モジュール３６２、３６４を
それぞれ有する。これらのモジュールは、高電力オペレ
ーションの可能化により全体的な情報処理システム性能
を向上するために、弾力性エポキシ３６６乃至３７２に
よりヒート・シンクをそれぞれのモジュールに付着す
る。各システム内のモジュールは、１つ以上の電気的相
互接続構造３７４、３７６に装着される。相互接続構造
は、バッテリ、変圧器または電源コードなどの電源３７
８、３８０に接続され、更にディスク装置、他の相互接
続構造などの他のコンピュータ装置３８２に接続されう
る。１本以上の光または電気ケーブル３８４またはケー
ブル・コネクタが相互接続構造に接続され、キーボー
ド、ＣＲＴ、モデム、センサ、モータなどのコンピュー
タ周辺装置３８６との間のデータ入出力を提供する。
【００２７】尚、図示されなかったが、本発明は、１個
以上のチップ上に個々の放熱器を有する複数チップ・モ
ジュール、或いは各々がこうしたモジュール上の複数の
チップに対応する共通の放熱器を含む場合、更には複数
モジュールに対応する共通の放熱器を有する場合も、そ
の範囲に含むものである。
【００２８】
【００２９】
【００３０】
【発明の効果】以上説明したように、本発明によれば、
フリップ・チップから熱を排除するための熱効率を改善
することにより、信頼性の向上及び消費電力の潜在的な
増加による高い素子密度を可能にする。
【００３１】更に本発明によれば、既知のエポキシの新
たな使用を提供することができる。
【００３２】更に本発明によれば、高い熱密度のコンピ
ュータ・チップからの、従来以上の熱消費を可能にする
改善された電子パッケージを提供することができる。
【００３３】更に本発明によれば、より高密度の少ない
チップにより、従来よりも高速なオペレーションを可能
にするコンピュータ・システムを提供することができ
る。
【図面の簡単な説明】
【図１】弾力性エポキシによりＣＱＦＰに接着されたア
ルミニウム放熱器を示す、本発明の１態様を表す図であ
る。
【図２】弾力性エポキシによりキャップレスＣＱＦＰ上
の半導体フリップ・チップに接着されたアルミニウム放
熱器を示す、本発明の別の態様を表す図である。
【図３】弾力性エポキシによりＣＰＧＡ上の半導体フリ
ップ・チップに接着されたアルミニウム放熱器を示す、
本発明の更に別の態様を表す図である。
【図４】弾力性エポキシによりＣＢＧＡまたはＰＢＧＡ
上の半導体フリップ・チップに接着されたアルミニウム
放熱器を示す、図３に類似の本発明の別の態様を表す図
である。
【図５】弾力性エポキシによりＴＢＧＡパッケージ上の
半導体フリップ・チップに接着された銅放熱器プレート
を示す、本発明の更に別の態様を表す図である。
【図６】弾力性エポキシにより直接チップ付着有機キャ
リア上の半導体チップに接着されたアルミニウム放熱器
を示す、本発明の更に別の態様を表す図である。
【図７】弾力性エポキシにより放熱器を高電力密度コン
ポーネントのＡｌＮセラミックまたはシリコン表面に接
着することによる熱性能により向上される、本発明の情
報処理システムを示す図である。
【符号の説明】
３ ハイブリッド回路構造Ｄ ４、２２４、２７０、３２４ 放熱器 １００、１０２ セラミック・パッケージ １０４ リード・フレーム １０６ 半導体チップ １０８、１１０、１１４、１６０、１６２、１６８、２
２０、３２４ エポキシ １１２ ワイヤ・ボンド １１６ キャビティ １２０、１６６、２２６、２４４、２７４、３２２、３
６６、３６８、３７０、３７２ 弾力性エポキシ １４８ ＣＱＦモジュール １５０、２０２ 半導体フリップ・チップ・ダイ １５２、２０４ 矩形セラミック・チップ・キャリア １５４、２０６、２５８ 接合 １５６ ガルウィング型リード １５８、２１０、３１４ はんだ １５９、２１４、２４２、２８０、３０４ 基板、 １６４、２２２ 共形エポキシ・コーティング １７０ 導電性パッド ２０８ ピン・マトリックス ２１２、２５４、２６０、２８２、３１０、３１２ 銅
パッド ２４０ ＢＧＡモジュール ２４６ ヒート・シンク ２４８、２５２、３０２ フリップ・チップ ２５０ ＴＢＧＡモジュール ２５６ 可撓性チップ・キャリア基板 ２５８、２５９ はんだボール ２６２ 金属フレーム ２６４、２７２ 接着剤 ２８４ はんだ接合 ２８６ 熱可塑性または熱硬化物質 ３００ ＤＣＡＭモジュール ３０４ 多層ファイバグラス・エポキシ基板 ３０６ 共融はんだ ３０８ 高温はんだバンプ ３１０ 多層ファイバグラス ３５０ 情報処理システム ３５２、３５４ コンピュータ・システム ３５６、３８４ ケーブル ３５８、３６０ ＣＰＵ（中央処理装置）モジュール ３６２、３６４ メモリ・モジュール ３７４、３７６ 電気的相互接続構造 ３７８、３８０ 電源 ３８２ 他のコンピュータ装置 ３８６ コンピュータ周辺装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・モラン・カルネーン アメリカ合衆国18827、ペンシルバニア 州レインスボロ、メイン・ストリート 82 (72)発明者 マイケル・アンソニー・ゲインズ アメリカ合衆国13850、ニューヨーク州 ベスタル、ホースショー・レーン 340 (72)発明者 ピング・ウォング・セト アメリカ合衆国13760、ニューヨーク州 エンディコット、マルボロ・ドライブ 11 (72)発明者 ハサイン・シャウカツルア アメリカ合衆国13760、ニューヨーク州 エンドウェル、マサチューセッツ・アベ ニュー 402 (56)参考文献 特開 平４−123442（ＪＰ，Ａ) 特開 昭49−25039（ＪＰ，Ａ) 特開 昭49−114641（ＪＰ，Ａ) 特開 平５−275570（ＪＰ，Ａ) 特開 平２−173056（ＪＰ，Ａ) 特開 昭49−7753（ＪＰ，Ａ) 特開 昭63−278261（ＪＰ，Ａ) 特開 平３−261165（ＪＰ，Ａ) 特開 平４−12557（ＪＰ，Ａ) 実開 平３−51892（ＪＰ，Ｕ) 特公 平３−63824（ＪＰ，Ｂ２)

Claims (25)

    (57)【特許請求の範囲】
  1. 【請求項１】チップ・キャリア・モジュールを生成する
    方法であって、 半導体チップの第１の表面を有機基板に電気的に接続す
    るステップと、 ５℃以下のガラス転移温度を有し、かつ、２５℃の温度
    で５０，０００ｐｓｉ（３５Ｋｇ／ｍｍ ２ ）以下のヤ
    ング率の弾力性を示す強接着性の熱硬化エポキシ樹脂
    （以下、単に、弾力性エポキシと言う）の硬化前成分
    を、前記第１の表面とは反対側の前記半導体チップの第
    ２の表面と放熱器との間に付着するステップと、 前記放熱器及び前記チップを一緒に加圧するステップ
    と、 前記硬化前成分付着層を硬化させて弾力性エポキシ層を
    生成するために、加熱するステップと、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着する方法。
  2. 【請求項２】前記放熱器の表面がアルミニウムである請
    求項１記載の方法。
  3. 【請求項３】前記放熱器の前記アルミニウム表面を陽極
    酸化するステップを含む請求項２記載の方法。
  4. 【請求項４】前記放熱器の前記アルミニウム表面をクロ
    ム酸塩変換によりコーティングするステップを含む請求
    項３記載の方法。
  5. 【請求項５】前記放熱器表面が銅から成る請求項１記載
    の方法。
  6. 【請求項６】前記放熱器の前記銅表面をＮｉコーティン
    グにより覆うステップをさらに含む請求項５記載の方
    法。
  7. 【請求項７】フリップ・チップ・パッケージを生成する
    方法であって、 半導体フリップ・チップを電気コネクタのグリッド・ア
    レイを有する、有機基板表面上に配置するステップであ
    って、前記グリッド・アレイが前記チップの第１の対向
    表面から前記基板上の整合するコネクタに延びる、前記
    配置ステップと、 前記チップを前記基板に機械的及び電気的に相互接続す
    るために加熱するステップと、５℃以下のガラス転移温度を有し、かつ、２５℃の温度
    で５０，０００ｐｓｉ（３５Ｋｇ／ｍｍ ２ ）以下のヤ
    ング率の弾力性を示す強接着性の熱硬化エポキシ樹脂
    （以下、単に、弾力性エポキシと言う） の硬化前成分
    を、前記第１の表面とは反対側の前記チップの第２の表
    面と放熱器との間に付着するステップと、 前記放熱器及び前記チップを一緒に加圧するステップ
    と、 前記硬化前成分付着層を硬化させて弾力性エポキシ層を
    生成するために、前記放熱器及び前記チップを加熱する
    ステップと、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着する方法。
  8. 【請求項８】放熱器が金属から成る請求項７記載の方
    法。
  9. 【請求項９】有機基板が可撓性である請求項７記載の方
    法。
  10. 【請求項１０】相互接続構造を生成する方法であって、 半導体チップの第１の表面を第１の有機基板の第１の面
    に電気的に接続するステップと、５℃以下のガラス転移温度を有し、かつ、２５℃の温度
    で５０，０００ｐｓｉ（３５Ｋｇ／ｍｍ ２ ）以下のヤ
    ング率の弾力性を示す強接着性の熱硬化エポキシ樹脂
    （以下、単に、弾力性エポキシと言う） の硬化前成分
    を、前記第１の表面とは反対側の前記半導体チップの第
    ２の表面と放熱器との間に付着するステップと、 放熱器及び前記チップを一緒に加圧するステップと、 前記硬化前成分付着層を硬化させて弾力性エポキシ層を
    生成するために、前記放熱器及び前記チップの温度を上
    昇するステップと、 前記第１の有機基板の第２の面を、第２のより大きな基
    板の表面に平行に接触するように配置するステップと、 前記第１の有機基板の電気的及び機械的接続手段と、対
    向する前記第２の基板の電気的及び機械的接続手段とを
    接続して、相互接続構造を形成する接続ステップと、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着する方法。
  11. 【請求項１１】相互接続構造を生成する方法であって、 半導体チップを第１の有機基板の第１の面上の固定位置
    に実装するステップと、５℃以下のガラス転移温度を有し、かつ、２５℃の温度
    で５０，０００ｐｓｉ（３５Ｋｇ／ｍｍ ２ ）以下のヤ
    ング率の弾力性を示す強接着性の熱硬化エポキシ樹脂
    （以下、単に、弾力性エポキシと言う） の硬化前成分
    を、放熱器と前記第１の表面とは反対側の前記第１の基
    板の第２の面との間に付着するステップと、 前記放熱器及び前記チップを一緒に加圧するステップ
    と、 前記硬化前成分付着層を硬化させて弾力性エポキシ層を
    生成するために、前記放熱器及び前記第１の基板を加熱
    するステップと、 前記チップ上の金属コンタクトと、第２の基板上の金属
    コンタクトとを電気的に相互接続するステップと、 を含み、半導体チップを第１の有機基板を介して弾力性
    エポキシで放熱器へ直接に接着する方法。
  12. 【請求項１２】前記第１の基板としてセラミック材料を
    選択するステップを含む請求項１１記載の方法。
  13. 【請求項１３】情報処理システムを生成する方法であっ
    て、 中央処理装置の半導体チップの第１の表面を第１の有機
    基板の第１の面に電気的に接続するステップと、５℃以下のガラス転移温度を有し、かつ、２５℃の温度
    で５０，０００ｐｓｉ （３５Ｋｇ／ｍｍ ２ ）以下のヤ
    ング率の弾力性を示す強接着性の熱硬化エポキシ樹脂
    （以下、単に、弾力性エポキシと言う） の硬化前成分
    を、前記第１の表面とは反対側の前記半導体チップの第
    ２の表面と放熱器との間に付着するステップと、 前記放熱器及び前記チップを一緒に加圧するステップ
    と、 前記硬化前成分付着層を硬化させて弾力性エポキシ層を
    生成するために、前記放熱器及び前記チップの温度を上
    昇するステップと、 前記第１の有機基板の第２の面を、第２のより大きな基
    板の表面に平行に接触するように配置するステップと、 前記第１の有機基板の電気的及び機械的接続手段と、対
    向する前記第２の基板の電気的及び機械的接続手段とを
    接続して、相互接続構造を形成する接続ステップと、 前記情報処理システムを形成するために、前記相互接続
    構造を電源手段及び入出力手段に接続するステップと、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着する方法。
  14. 【請求項１４】第１の表面およびその反対側の第２の表
    面を有する半導体チップと、 第１の有機基板と、 前記第２の表面で前記第１の基板に電気的に接続される
    半導体チップと、 前記チップの第１の表面上に接着され、５℃以下のガラ
    ス転移温度を有し、かつ、２５℃の温度で５０，０００
    ｐｓｉ（３５Ｋｇ／ｍｍ ２ ）以下のヤング率の弾力性
    を示す強接着性の熱硬化エポキシ樹脂（以下、単に、弾
    力性エポキシと言う）の層と、 前記弾力性エポキシ層により前記チップの前記第１の表
    面に接着されている表面を有する放熱器と、 前記放熱器及び前記チップを前記第１の基板に対して固
    定位置に機械的に保持する手段と、 前記第１の基板を第２の基板に接続する手段と、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着して成るチップ・キャリア・モジュール。
  15. 【請求項１５】前記弾力性エポキシ層が０℃以下のガラ
    ス転移温度を有する請求項１４記載のチップ・キャリア
    ・モジュール。
  16. 【請求項１６】前記第１の基板がセラミック材料を含む
    請求項１４記載のチップ・キャリア・モジュール。
  17. 【請求項１７】前記保持手段が、前記チップを前記第１
    の基板の前記第１の面に接着する手段を含む請求項１４
    記載のチップ・キャリア・モジュール。
  18. 【請求項１８】第１の面およびその反対側の第２の面を
    有する第１の基板と、 前記第１の基板の前記第１の面に配置される半導体チッ
    プと、 前記第１の基板の前記第２の面上に接着され、５℃以下
    のガラス転移温度を有し、かつ、２５℃の温度で５０，
    ０００ｐｓｉ（３５Ｋｇ／ｍｍ ２ ）以下のヤング率の
    弾力性を示す強接着性の熱硬化エポキシ樹脂（以下、単
    に、弾力性エポキシと言う）の層と、 前記第１の基板の前記第２の面に前記弾力性エポキシ層
    により接着されている１つの表面を有する放熱器と、 前記放熱器、前記チップ及び前記第１の基板を固定相対
    位置に機械的に保持する手段と、 前記チップを前記第１の基板に電気的に接続する手段
    と、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着して成るチップ・キャリア・モジュール。
  19. 【請求項１９】第１の基板表面上の金属コンタクトのグ
    リッド・アレイ及び第２の基板との接続手段を有する、
    第１の基板と、 前記第１の基板に平行な第１のチップ表面及び前記第１
    の基板の前記グリッド・アレイのそれぞれの前記コンタ
    クトに整合して対向する前記第１のチップ表面上の金属
    コンタクトのグリッド・アレイを有する、半導体フリッ
    プ・チップと、 前記第１の基板と前記チップのそれぞれのコンタクト間
    に延びる電気導体と、 前記第１のチップ表面とは反対側の前記チップの第２の
    表面上に接着され、５℃以下のガラス転移温度を有し、
    かつ、２５℃の温度で５０，０００ｐｓｉ（３５Ｋｇ／
    ｍｍ ２ ）以下のヤング率の弾力性を示す強接着性の熱
    硬化エポキシ樹脂（以下、単に、弾力性エポキシと言
    う）の層と、 前記チップに前記弾力性エポキシ層により接着されてい
    る放熱器と、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着して成るフリップ・チップ・パッケージ。
  20. 【請求項２０】金属コンタクトを有する、第１の基板
    と、 第１の表面上に金属コンタクトを有する、半導体チップ
    と、 前記第１の基板の前記コンタクトと前記チップの前記コ
    ンタクトを電気的に接続する導体と、 前記第１の表面とは反対側の前記チップの第２の表面上
    に接着され、５℃以下のガラス転移温度を有し、かつ、
    ２５℃の温度で５０，０００ｐｓｉ（３５Ｋｇ／ｍｍ
    ２ ）以下のヤング率の弾力性を示す強接着性の熱硬化
    エポキシ樹脂（以下、単に、弾力性エポキシと言う）の
    層と、 前記弾力性エポキシ層により前記チップの前記第２の表
    面に接着されている１つの表面を有する放熱器と、 前記放熱器、前記チップ及び前記第１の基板を固定相対
    位置に機械的に保持する手段と、 前記第１の基板に電気的及び機械的に接続される第２の
    基板と、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着して成る相互接続構造。
  21. 【請求項２１】金属コンタクトを有する、第１の基板
    と、 第１の表面上に金属コンタクトを有する、中央処理装置
    の半導体チップと、 前記第１の基板の前記コンタクトと前記チップの前記コ
    ンタクトを電気的に接続する導体と、 前記第１の表面とは反対側の前記チップの第２の表面上
    に接着され、５℃以下のガラス転移温度を有し、かつ、
    ２５℃の温度で５０，０００ｐｓｉ（３５Ｋｇ／ｍｍ
    ２ ）以下のヤング率の弾力性を示す強接着性の熱硬化
    エポキシ樹脂（以下、単に、弾力性エポキシと言う）の
    層と、 前記弾力性エポキシ層により前記チップの前記第２の表
    面に接着されている１つの表面を有する放熱器と、 前記放熱器、前記チップ及び前記第１の基板を固定相対
    位置に機械的に保持する手段と、 前記第１の基板に電気的及び機械的に接続される第２の
    基板と、 前記中央処理装置の前記チップに電気的に接続されるメ
    モリ手段と、 前記第２の基板に接続される電源手段と、 前記第２の基板に接続される入出力手段と、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着して成る情報処理システム。
  22. 【請求項２２】チップ・キャリア・モジュールを生成す
    る方法であって、 半導体チップの第１の表面を基板に電気的に接続するス
    テップと、５℃以下のガラス転移温度を有し、かつ、２５℃の温度
    で５０，０００ｐｓｉ（３５Ｋｇ／ｍｍ ２ ）以下のヤ
    ング率の弾力性を示す強接着性の熱硬化エポキシ樹脂
    （以下、単に、弾力性エポキシと言う）の 硬化前成分
    を、前記第１の表面とは反対側の前記半導体チップの第
    ２の表面と放熱器のアルミニウム・ベースの陽極酸化表
    面との間に付着するステップと、 前記放熱器及び前記チップを一緒に加圧するステップ
    と、 前記硬化前成分付着層を硬化させて弾力性エポキシ層を
    生成するために加熱するステップと、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着する方法。
  23. 【請求項２３】チップ・キャリア・モジュールを生成す
    る方法であって、 半導体チップの第１の表面を基板の最上部配線層に電気
    的に接続するステップと、 Ｊ型リードを前記基板のエッジに接続するステップと、５℃以下のガラス転移温度を有し、かつ、２５℃の温度
    で５０，０００ｐｓｉ（３５Ｋｇ／ｍｍ ２ ）以下のヤ
    ング率の弾力性を示す強接着性の熱硬化エポキシ樹脂
    （以下、単に、弾力性エポキシと言う）の 硬化前成分
    を、前記第１の表面とは反対側の前記半導体チップの第
    ２の表面と放熱器との間に付着するステップと、 前記放熱器及び前記チップを一緒に加圧するステップ
    と、 前記硬化前成分付着層を硬化させて弾力性エポキシ層を
    生成するために加熱するステップと、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着する方法。
  24. 【請求項２４】チップ・キャリア・モジュールを生成す
    る方法であって、 半導体チップの第１の表面上の端子を大面積の基板表面
    のパッド上に載置して電気的に接続するステップと、 前記チップの前記第１の表面と前記電気接続の周辺の前
    記基板表面との間を包囲するように保護エポキシにより
    被覆するステップと、 完全に硬化されていない保護用のエポキシのコーティン
    グを、前記チップ周辺の前記基板表面の露出部分上で、
    前記第１の表面とは反対側の前記チップの第２の表面と
    ほぼ同じ高さに付着するステップと、 前記コーティングを硬化することにより、周囲が保護用
    エポキシで包囲され、前記第２の表面が露出しているチ
    ップ・モジュールを形成するステップと、５℃以下のガラス転移温度を有し、かつ、２５℃の温度
    で５０，０００ｐｓｉ（３５Ｋｇ／ｍｍ ２ ）以下のヤ
    ング率の弾力性を示す強接着性の熱硬化エポキシ樹脂
    （以下、単に、弾力性エポキシと言う）の 硬化前成分
    を、前記チップの前記第２の表面と大面積の放熱器の表
    面との間に付着するステップと、 前記チップの前記第２の表面を越えて広がる前記放熱器
    の前記表面のほとんどの領域と、前記硬化コーティング
    の露出表面との間の空間に完全に硬化されていない強度
    補強用エポキシを付着するステップと、 前記放熱器と前記基板を一緒に加圧するステップと、 前記硬化前成分付着層を硬化させて弾力性エポキシ層を
    生成するため及び前記補強用エポキシ付着層を硬化させ
    て前記放熱器への機械的支持を増強するために、加熱す
    るステップと、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着する方法。
  25. 【請求項２５】チップ・キャリア・モジュールを生成す
    る方法であって、 基板の両面上で延びる配線層、前記両面上の接続パッド
    及び前記両面間に延びる導電バイアを含む前記基板を生
    成するステップと、 半導体チップの第１の表面を、前記基板の一方の面上の
    前記接続パッドに電気的に接続するステップと、５℃以下のガラス転移温度を有し、かつ、２５℃の温度
    で５０，０００ｐｓｉ（３５Ｋｇ／ｍｍ ２ ）以下のヤ
    ング率の弾力性を示す強接着性の熱硬化エポキシ樹脂
    （以下、単に、弾力性エポキシと言う）の 硬化前成分
    を、前記第１の表面とは反対側の前記半導体チップの第
    ２の表面と放熱器との間に付着するステップと、 前記放熱器及び前記チップを一緒に加圧するステップ
    と、 前記硬化前成分付着層を硬化させて弾力性エポキシ層を
    生成するために加熱するステップと、 を含み、半導体チップを弾力性エポキシで放熱器へ直接
    に接着する方法。
JP15137695A 1994-07-11 1995-06-19 チップ・キャリア・モジュール及びその生成方法 Expired - Fee Related JP3392590B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27325394A 1994-07-11 1994-07-11
US273253 1994-07-11

Publications (2)

Publication Number Publication Date
JPH0831995A JPH0831995A (ja) 1996-02-02
JP3392590B2 true JP3392590B2 (ja) 2003-03-31

Family

ID=23043180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15137695A Expired - Fee Related JP3392590B2 (ja) 1994-07-11 1995-06-19 チップ・キャリア・モジュール及びその生成方法

Country Status (6)

Country Link
US (3) US5744863A (ja)
JP (1) JP3392590B2 (ja)
CN (2) CN1112728C (ja)
ID (1) ID25443A (ja)
MY (1) MY112145A (ja)
SG (1) SG45096A1 (ja)

Families Citing this family (228)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US5972736A (en) * 1994-12-21 1999-10-26 Sun Microsystems, Inc. Integrated circuit package and method
US5745344A (en) 1995-11-06 1998-04-28 International Business Machines Corporation Heat dissipation apparatus and method for attaching a heat dissipation apparatus to an electronic device
US5706171A (en) * 1995-11-20 1998-01-06 International Business Machines Corporation Flat plate cooling using a thermal paste retainer
US5977629A (en) * 1996-01-24 1999-11-02 Micron Technology, Inc. Condensed memory matrix
US6339875B1 (en) 1996-04-08 2002-01-22 Heat Technology, Inc. Method for removing heat from an integrated circuit
JPH09293808A (ja) * 1996-04-25 1997-11-11 Fujitsu Ltd 半導体装置
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
JP3321357B2 (ja) * 1996-05-30 2002-09-03 株式会社東芝 半導体装置とその組み立て方法
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
USRE39426E1 (en) 1996-06-19 2006-12-12 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
US5854512A (en) * 1996-09-20 1998-12-29 Vlsi Technology, Inc. High density leaded ball-grid array package
US6027791A (en) * 1996-09-30 2000-02-22 Kyocera Corporation Structure for mounting a wiring board
US6392431B1 (en) * 1996-10-23 2002-05-21 Aetrium, Inc. Flexibly suspended heat exchange head for a DUT
TW480636B (en) 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
CN101488490A (zh) * 1996-12-04 2009-07-22 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子设备
TW571373B (en) 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US5891753A (en) 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
WO1998043288A1 (fr) * 1997-03-24 1998-10-01 Seiko Epson Corporation Dispositif a semi-conducteurs et son procede de fabrication
JP2914342B2 (ja) * 1997-03-28 1999-06-28 日本電気株式会社 集積回路装置の冷却構造
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US5889652A (en) * 1997-04-21 1999-03-30 Intel Corporation C4-GT stand off rigid flex interposer
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6037659A (en) * 1997-04-28 2000-03-14 Hewlett-Packard Company Composite thermal interface pad
EP2015359B1 (en) * 1997-05-09 2015-12-23 Citizen Holdings Co., Ltd. Process for manufacturing a semiconductor package and circuit board substrate
US5940687A (en) * 1997-06-06 1999-08-17 International Business Machines Corporation Wire mesh insert for thermal adhesives
US5866943A (en) * 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
KR100320983B1 (ko) 1997-08-22 2002-06-20 포만 제프리 엘 칩조립체및직접적인개방열전도성경로의제공방법
US6317333B1 (en) * 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
US6002171A (en) * 1997-09-22 1999-12-14 Lsi Logic Corporation Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US6178628B1 (en) * 1997-10-22 2001-01-30 Aavid Thermalloy, Llc Apparatus and method for direct attachment of heat sink to surface mount
US6705388B1 (en) 1997-11-10 2004-03-16 Parker-Hannifin Corporation Non-electrically conductive thermal dissipator for electronic components
WO1999025022A1 (en) * 1997-11-10 1999-05-20 Parker-Hannifin Corporation Non-electrically conductive thermal dissipator for electronic components
US6432744B1 (en) * 1997-11-20 2002-08-13 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
JPH11186003A (ja) * 1997-12-25 1999-07-09 Yazaki Corp Ｐｔｃ素子の放熱構造
US6049125A (en) * 1997-12-29 2000-04-11 Micron Technology, Inc. Semiconductor package with heat sink and method of fabrication
JP3219043B2 (ja) * 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置
US5955781A (en) * 1998-01-13 1999-09-21 International Business Machines Corporation Embedded thermal conductors for semiconductor chips
US6002165A (en) * 1998-02-23 1999-12-14 Micron Technology, Inc. Multilayered lead frame for semiconductor packages
US6281573B1 (en) * 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US6297550B1 (en) * 1998-04-01 2001-10-02 Lsi Logic Corporation Bondable anodized aluminum heatspreader for semiconductor packages
TW366548B (en) * 1998-04-18 1999-08-11 United Microelectronics Corp Trench bump block and the application of the same
JPH11307719A (ja) * 1998-04-20 1999-11-05 Mitsubishi Electric Corp 半導体装置
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US5923958A (en) * 1998-05-28 1999-07-13 Pan Pacific Semiconductor Co., Ltd. Method for semiconductor chip packaging
US6075288A (en) * 1998-06-08 2000-06-13 Micron Technology, Inc. Semiconductor package having interlocking heat sinks and method of fabrication
JP3070579B2 (ja) * 1998-06-10 2000-07-31 日本電気株式会社 半導体装置の実装構造および実装方法
EP0969704A1 (en) * 1998-06-18 2000-01-05 TRW Inc. Method for reversibly bonding electronics packages in thermal and electrical contact with a surface
US6081037A (en) * 1998-06-22 2000-06-27 Motorola, Inc. Semiconductor component having a semiconductor chip mounted to a chip mount
US6409859B1 (en) * 1998-06-30 2002-06-25 Amerasia International Technology, Inc. Method of making a laminated adhesive lid, as for an Electronic device
US6215175B1 (en) 1998-07-06 2001-04-10 Micron Technology, Inc. Semiconductor package having metal foil die mounting plate
WO2000005748A2 (en) * 1998-07-22 2000-02-03 Digirad Corporation Blind pin placement on circuit boards
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6498390B1 (en) * 1998-09-16 2002-12-24 Intel Corporation Integrated circuit package that includes a thermally conductive tape which attaches a thermal element to a plastic housing
US6255140B1 (en) * 1998-10-19 2001-07-03 Industrial Technology Research Institute Flip chip chip-scale package
US6118177A (en) * 1998-11-17 2000-09-12 Lucent Technologies, Inc. Heatspreader for a flip chip device, and method for connecting the heatspreader
US6552425B1 (en) * 1998-12-18 2003-04-22 Intel Corporation Integrated circuit package
US6197619B1 (en) * 1999-01-28 2001-03-06 International Business Machines Corporation Method for reinforcing a semiconductor device to prevent cracking
US6206997B1 (en) 1999-02-11 2001-03-27 International Business Machines Corporation Method for bonding heat sinks to overmolds and device formed thereby
US20020145207A1 (en) * 1999-03-05 2002-10-10 Anderson Sidney Larry Method and structure for integrated circuit package
US6380618B1 (en) * 1999-03-15 2002-04-30 Advanced Micro Devices, Inc. Fabrication of integrated circuits on both sides of a semiconductor wafer
JP3428488B2 (ja) * 1999-04-12 2003-07-22 株式会社村田製作所 電子部品の製造方法
US6162663A (en) * 1999-04-20 2000-12-19 Schoenstein; Paul G. Dissipation of heat from a circuit board having bare silicon chips mounted thereon
US6531771B1 (en) 1999-04-20 2003-03-11 Tyco Electronics Corporation Dissipation of heat from a circuit board having bare silicon chips mounted thereon
US6219238B1 (en) 1999-05-10 2001-04-17 International Business Machines Corporation Structure for removably attaching a heat sink to surface mount packages
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6137174A (en) * 1999-05-26 2000-10-24 Chipmos Technologies Inc. Hybrid ASIC/memory module package
DE19924289A1 (de) 1999-05-27 2000-12-07 Siemens Ag Elektronisches Schaltungsmodul mit flexibler Zwischenschicht zwischen elektronischen Bauelementen und einem Kühlkörper
US6717819B1 (en) 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6188130B1 (en) * 1999-06-14 2001-02-13 Advanced Technology Interconnect Incorporated Exposed heat spreader with seal ring
US6255143B1 (en) * 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
TW561799B (en) 1999-08-11 2003-11-11 Fujikura Ltd Chip assembly module of bump connection type using a multi-layer printed circuit substrate
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
JP3599706B2 (ja) * 1999-11-30 2004-12-08 東レエンジニアリング株式会社 チップボンディング装置
US6338196B1 (en) * 1999-12-15 2002-01-15 Auer Precision Company, Inc Method of forming heat sinks having fully anodized surfaces
US6763881B1 (en) * 2000-02-18 2004-07-20 Agilent Technologies, Inc. Thermally matched gradient heat sink
US6372997B1 (en) 2000-02-25 2002-04-16 Thermagon, Inc. Multi-layer structure and method for forming a thermal interface with low contact resistance between a microelectronic component package and heat sink
US6567541B1 (en) * 2000-02-25 2003-05-20 Ahbee 1, L.P. Method and apparatus for adhesion testing of thin film materials
US6580031B2 (en) 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
US6364669B1 (en) * 2000-07-12 2002-04-02 Advanced Micro Devices, Inc. Spring contact for providing high current power to an integrated circuit
JP2002033411A (ja) * 2000-07-13 2002-01-31 Nec Corp ヒートスプレッダ付き半導体装置及びその製造方法
US6724078B1 (en) 2000-08-31 2004-04-20 Intel Corporation Electronic assembly comprising solderable thermal interface
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
US6787388B1 (en) * 2000-09-07 2004-09-07 Stmicroelectronics, Inc. Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device
KR20020029990A (ko) * 2000-10-16 2002-04-22 윤종용 실장리드가 구비된 기판을 포함하는 반도체 패키지 및 그제조방법
JP2002170739A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 積層セラミックコンデンサモジュール
AU2002217987A1 (en) 2000-12-01 2002-06-11 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US7132744B2 (en) 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6545869B2 (en) 2001-01-17 2003-04-08 International Business Machines Corporation Adjusting fillet geometry to couple a heat spreader to a chip carrier
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
US7060747B2 (en) * 2001-03-30 2006-06-13 Intel Corporation Chain extension for thermal materials
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6491426B1 (en) 2001-06-25 2002-12-10 Sbs Technologies Inc. Thermal bond verification
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US7182672B2 (en) * 2001-08-02 2007-02-27 Sv Probe Pte. Ltd. Method of probe tip shaping and cleaning
KR100442695B1 (ko) 2001-09-10 2004-08-02 삼성전자주식회사 열 방출판이 부착된 플립칩 패키지 제조 방법
US20030054583A1 (en) * 2001-09-20 2003-03-20 Eastman Kodak Company Method for producing an image sensor assembly
US6627978B2 (en) * 2001-09-28 2003-09-30 Intel Corporation Chip package enabling increased input/output density
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
US6625027B2 (en) 2001-10-31 2003-09-23 Baker Hughes Incorporated Method for increasing the dielectric strength of isolated base integrated circuits used with variable frequency drives
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US6751099B2 (en) * 2001-12-20 2004-06-15 Intel Corporation Coated heat spreaders
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US20050136640A1 (en) * 2002-01-07 2005-06-23 Chuan Hu Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
US6590278B1 (en) 2002-01-08 2003-07-08 International Business Machines Corporation Electronic package
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US6979594B1 (en) 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
JP3847691B2 (ja) * 2002-09-26 2006-11-22 三菱電機株式会社 電力用半導体装置
KR20050074961A (ko) * 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
EP1565938A4 (en) * 2002-10-11 2006-03-22 Chien-Min Sung CARBONATED HEAT DISTRIBUTORS AND CORRESPONDING METHODS
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
CN100352324C (zh) * 2002-11-21 2007-11-28 华为技术有限公司 通信设备中具有散热结构的器件进行散热处理的方法
US6867977B2 (en) * 2002-12-30 2005-03-15 Intel Corporation Method and apparatus for protecting thermal interfaces
US6825559B2 (en) 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US20070164424A1 (en) * 2003-04-02 2007-07-19 Nancy Dean Thermal interconnect and interface systems, methods of production and uses thereof
US6965245B2 (en) * 2003-05-01 2005-11-15 K&S Interconnect, Inc. Prefabricated and attached interconnect structure
US7256491B2 (en) * 2003-06-06 2007-08-14 Honeywell International Inc. Thermal interconnect systems methods of production and uses thereof
KR100541729B1 (ko) * 2003-06-23 2006-01-10 삼성전자주식회사 반도체소자 검사장치
US7144538B2 (en) * 2003-06-26 2006-12-05 Semiconductor Components Industries, Llc Method for making a direct chip attach device and structure
KR100541730B1 (ko) * 2003-06-26 2006-01-10 삼성전자주식회사 반도체소자 검사장치
FR2857502B1 (fr) * 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
US20050093181A1 (en) * 2003-11-04 2005-05-05 Brandenburg Scott D. Heat sinkable package
US7180173B2 (en) * 2003-11-20 2007-02-20 Taiwan Semiconductor Manufacturing Co. Ltd. Heat spreader ball grid array (HSBGA) design for low-k integrated circuits (IC)
US8970049B2 (en) * 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
US20050133907A1 (en) * 2003-12-23 2005-06-23 Hildner Thomas R. Mechanism for maintaining consistent thermal interface layer in an integrated circuit assembly
US7061101B2 (en) * 2004-03-11 2006-06-13 Mirae Corporation Carrier module
CN1302945C (zh) * 2004-04-09 2007-03-07 李岭群 吊轨永磁双吸平衡补偿式悬浮路－车系统
CN1302946C (zh) * 2004-04-09 2007-03-07 李岭群 吊轨管道真空永磁双吸平衡补偿式悬浮路－车系统
CN1302944C (zh) * 2004-04-09 2007-03-07 李岭群 暗轨永磁双吸平衡补偿式悬浮路－车系统
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7432586B2 (en) * 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US7138300B2 (en) 2004-09-22 2006-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structural design for flip-chip assembly
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7145232B2 (en) * 2004-09-30 2006-12-05 Lsi Logic Corporation Construction to improve thermal performance and reduce die backside warpage
US7743963B1 (en) 2005-03-01 2010-06-29 Amerasia International Technology, Inc. Solderable lid or cover for an electronic circuit
US7166540B2 (en) * 2005-03-03 2007-01-23 Intel Corporation Method for reducing assembly-induced stress in a semiconductor die
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
TWI442520B (zh) * 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
JP2008535273A (ja) * 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
KR100660604B1 (ko) 2005-04-21 2006-12-22 (주)웨이브닉스이에스피 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7561436B2 (en) * 2005-06-06 2009-07-14 Delphi Technologies, Inc. Circuit assembly with surface-mount IC package and heat sink
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7566591B2 (en) * 2005-08-22 2009-07-28 Broadcom Corporation Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US7543373B2 (en) * 2005-09-26 2009-06-09 International Business Machines Corporation Gel package structural enhancement of compression system board connections
TWI273683B (en) * 2005-11-02 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package and substrate structure thereof
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7176707B1 (en) * 2006-02-23 2007-02-13 Lockheed Martin Corporation Back side component placement and bonding
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
JP4589269B2 (ja) * 2006-06-16 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
US7476568B2 (en) * 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
KR20080035741A (ko) * 2006-10-20 2008-04-24 삼성전자주식회사 광원 유닛의 제조방법과 광원 유닛을 구비한 백라이트 유닛및 이를 구비한 액정표시장치
DE102007016126A1 (de) * 2007-03-29 2008-10-02 Robert Bosch Gmbh Anordnung mit mindestens einem in Berührungskontakt mit mindestens einem Kunststoffbauelement stehenden Metallteil
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
TWI338938B (en) * 2007-05-11 2011-03-11 Siliconware Precision Industries Co Ltd Heat-dissipating type semiconductor package
US20080307643A1 (en) * 2007-06-15 2008-12-18 Sozansky Wayne A Method of assembly to achieve thermal bondline with minimal lead bending
US7791188B2 (en) * 2007-06-18 2010-09-07 Chien-Min Sung Heat spreader having single layer of diamond particles and associated methods
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
US7678615B2 (en) * 2007-08-29 2010-03-16 Advanced Micro Devices, Inc. Semiconductor device with gel-type thermal interface material
US7833839B1 (en) * 2007-09-15 2010-11-16 Globalfoundries Inc. Method for decreasing surface delamination of gel-type thermal interface material by management of the material cure temperature
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US20090166890A1 (en) * 2007-12-31 2009-07-02 Chrysler Gregory M Flip-chip package
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
JP4621778B2 (ja) * 2009-01-29 2011-01-26 株式会社東芝 電子機器及び回路基板
JP5169964B2 (ja) * 2009-04-10 2013-03-27 株式会社デンソー モールドパッケージの実装構造および実装方法
US8564114B1 (en) 2010-03-23 2013-10-22 Amkor Technology, Inc. Semiconductor package thermal tape window frame for heat sink attachment
US9006086B2 (en) 2010-09-21 2015-04-14 Chien-Min Sung Stress regulated semiconductor devices and associated methods
TWI464839B (zh) 2010-09-21 2014-12-11 Ritedia Corp 單層鑽石顆粒散熱器及其相關方法
US8778784B2 (en) 2010-09-21 2014-07-15 Ritedia Corporation Stress regulated semiconductor devices and associated methods
US8703534B2 (en) * 2011-01-30 2014-04-22 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9312240B2 (en) 2011-01-30 2016-04-12 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8552540B2 (en) 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP6296687B2 (ja) * 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP2013243340A (ja) 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP5980566B2 (ja) * 2012-05-17 2016-08-31 新光電気工業株式会社 半導体装置及びその製造方法
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US10958348B2 (en) 2012-12-29 2021-03-23 Zephyr Photonics Inc. Method for manufacturing modular multi-function active optical cables
US9304703B1 (en) 2015-04-15 2016-04-05 Symbolic Io Corporation Method and apparatus for dense hyper IO digital retention
US10133636B2 (en) 2013-03-12 2018-11-20 Formulus Black Corporation Data storage and retrieval mediation system and methods for using same
US9817728B2 (en) 2013-02-01 2017-11-14 Symbolic Io Corporation Fast system state cloning
CN103199068B (zh) * 2013-04-11 2016-06-08 余原生 一体化电路集成结构
CN103414356A (zh) * 2013-08-16 2013-11-27 张晓民 共单极悬浮式整流模块
CN103507818A (zh) * 2013-09-09 2014-01-15 李安庆 单轨高速复式机动车驱动桥总成
CN103579017B (zh) * 2013-11-14 2016-04-27 无锡中微高科电子有限公司 用于陶瓷柱栅阵列封装的自动植柱及焊接装置
US9355927B2 (en) * 2013-11-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
US9559064B2 (en) 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
US9502269B2 (en) * 2014-04-03 2016-11-22 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for cooling electonic components
US10061514B2 (en) 2015-04-15 2018-08-28 Formulus Black Corporation Method and apparatus for dense hyper IO digital retention
US9706662B2 (en) 2015-06-30 2017-07-11 Raytheon Company Adaptive interposer and electronic apparatus
USD742887S1 (en) 2015-07-22 2015-11-10 Symbolic Io Corporation Tray
US9648729B1 (en) 2015-11-20 2017-05-09 Raytheon Company Stress reduction interposer for ceramic no-lead surface mount electronic device
JP7077526B2 (ja) * 2016-12-16 2022-05-31 東洋インキＳｃホールディングス株式会社 複合部材
US10153261B2 (en) * 2017-04-03 2018-12-11 Cisco Technology, Inc. Cooling system for high power application specific integrated circuit with embedded high bandwidth memory
US10572186B2 (en) 2017-12-18 2020-02-25 Formulus Black Corporation Random access memory (RAM)-based computer systems, devices, and methods
WO2019139394A1 (ko) * 2018-01-11 2019-07-18 주식회사 아모센스 전력 반도체 모듈
WO2020142431A1 (en) 2019-01-02 2020-07-09 Formulus Black Corporation Systems and methods for memory failure prevention, management, and mitigation
EP3937227A1 (en) * 2020-07-09 2022-01-12 Infineon Technologies Austria AG A semiconductor device package comprising a thermal interface material with improved handling properties
CN114520197A (zh) * 2020-11-19 2022-05-20 颀邦科技股份有限公司 挠性半导体封装构造
JP7516230B2 (ja) * 2020-12-03 2024-07-16 新光電気工業株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
US4000509A (en) * 1975-03-31 1976-12-28 International Business Machines Corporation High density air cooled wafer package having improved thermal dissipation
US4092697A (en) * 1976-12-06 1978-05-30 International Business Machines Corporation Heat transfer mechanism for integrated circuit package
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS61271319A (ja) * 1985-05-24 1986-12-01 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US5159535A (en) * 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4878108A (en) * 1987-06-15 1989-10-31 International Business Machines Corporation Heat dissipation package for integrated circuits
JPS6429158A (en) * 1987-07-24 1989-01-31 Fujitsu Ltd Display device mounting discrimination system
JPH01217951A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体装置
JPH0756887B2 (ja) * 1988-04-04 1995-06-14 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
DE3813565A1 (de) * 1988-04-22 1989-11-02 Bosch Gmbh Robert Elektrischer anschluss von hybridbaugruppen
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
JPH02136865A (ja) * 1988-11-18 1990-05-25 Dainippon Ink & Chem Inc 静電荷現像用黄色トナー
JPH0312955A (ja) * 1989-06-12 1991-01-21 Fujitsu Ltd 半導体装置
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5235347A (en) * 1990-09-07 1993-08-10 Hewlett-Packard Company Light emitting diode print head
JPH04192552A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
US5291064A (en) * 1991-04-16 1994-03-01 Nec Corporation Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing
US5375320A (en) * 1991-08-13 1994-12-27 Micron Technology, Inc. Method of forming "J" leads on a semiconductor device
JP3000307B2 (ja) * 1991-08-28 2000-01-17 株式会社日立製作所 冷却装置付き半導体装置およびその製造方法
US5198693A (en) * 1992-02-05 1993-03-30 International Business Machines Corporation Aperture formation in aluminum circuit card for enhanced thermal dissipation
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
EP0566872A3 (en) * 1992-04-21 1994-05-11 Motorola Inc A thermally enhanced semiconductor device and method for making the same
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
US5461257A (en) * 1994-03-31 1995-10-24 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with flat-topped heat sink
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy

Also Published As

Publication number Publication date
US5672548A (en) 1997-09-30
MY112145A (en) 2001-04-30
ID25443A (id) 1996-02-01
CN1112728C (zh) 2003-06-25
SG45096A1 (en) 1998-01-16
CN1123468A (zh) 1996-05-29
CN1259764A (zh) 2000-07-12
US5785799A (en) 1998-07-28
CN1148792C (zh) 2004-05-05
JPH0831995A (ja) 1996-02-02
US5744863A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
JP3392590B2 (ja) チップ・キャリア・モジュール及びその生成方法
JP3201975B2 (ja) チップ・キャリア・モジュール、情報処理システム及び形成方法
US20200185349A1 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
JP4078033B2 (ja) 半導体モジュールの実装方法
TWI529878B (zh) 集成電路封裝件及其裝配方法
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US5610442A (en) Semiconductor device package fabrication method and apparatus
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
JP2003068931A (ja) 半導体パッケージ及びその製造方法
US8927345B2 (en) Device package with rigid interconnect structure connecting die and substrate and method thereof
US7605020B2 (en) Semiconductor chip package
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
TWI332694B (en) Chip package structure and process for fabricating the same
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法
TW200423349A (en) Chip package structure
JPH03171744A (ja) 半導体装置及びその製造方法
TW432561B (en) Multi-chip module packaging structure
JPS60241240A (ja) 半導体装置
JPH1140697A (ja) 半導体装置用テープキャリア
Raskin Packaging Assembly Techniques
JPH04109569A (ja) 電気回路部材
TH17028B (th) การติดอุปกรณ์ระบายความร้อนต่อโดยตรงกับโมดูลชิพพาหะโดยใช้อีพ๊อกซี่ยืดหยุ่น
TH20718A (th) การติดอุปกรณ์ระบายความร้อนต่อโดยตรงกับโมดูลชิพพาหะโดยใช้อีพ๊อกซี่ยืดหยุ่น

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees