JP2019091902A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019091902A
JP2019091902A JP2018245017A JP2018245017A JP2019091902A JP 2019091902 A JP2019091902 A JP 2019091902A JP 2018245017 A JP2018245017 A JP 2018245017A JP 2018245017 A JP2018245017 A JP 2018245017A JP 2019091902 A JP2019091902 A JP 2019091902A
Authority
JP
Japan
Prior art keywords
transistor
oxide
insulating layer
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018245017A
Other languages
English (en)
Other versions
JP6701320B2 (ja
Inventor
良信 浅見
Yoshinobu Asami
良信 浅見
岡崎　豊
Yutaka Okazaki
豊 岡崎
岡本　悟
Satoru Okamoto
悟 岡本
慎也 笹川
Shinya Sasagawa
慎也 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019091902A publication Critical patent/JP2019091902A/ja
Application granted granted Critical
Publication of JP6701320B2 publication Critical patent/JP6701320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/475—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】寄生容量を低減した半導体装置を提供する。【解決手段】半導体装置において、トランジスタ１０は、基板１００と、絶縁層１１０と、絶縁層１１０上の酸化物絶縁層１２１と、酸化物絶縁層１２１上の酸化物半導体層１２２と、酸化物半導体層１２２上にのソース電極層１３０、ドレイン電極層１４０と、絶縁層１１０、ソース電極層１３０、ドレイン電極層１４０、および酸化物半導体層１２２上の絶縁層１７５と、酸化物半導体層１２２上の酸化物絶縁層１２３と、酸化物絶縁層１２３上のゲート絶縁層１５０と、ゲート絶縁層１５０上のゲート電極層１６０と、絶縁層１７５、酸化物絶縁層１２３、ゲート絶縁層１５０及びゲート電極層１６０上の絶縁層１７０と、を有する。絶縁層１７５は、絶縁層１７５の側面部で酸化物絶縁層１２３と接し、ゲート電極層１６０は幅の異なる第１の領域、第２の領域を有し、第１の領域は、第２の領域よりも広い幅を有する。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、それらの
駆動方法、または、それらの製造方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、電子機器は、半導体装置を有する場合がある。
絶縁表面を有する基板上に形成された半導体膜を用いてトランジスタを構成する技術が注
目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および
亜鉛（Ｚｎ）を含む非晶質酸化物半導体を用いたトランジスタが特許文献１に開示されて
いる。
特開２００６−１６５５２８号公報
半導体素子を微細化していく中で、トランジスタの寄生容量が大きな問題となる。
トランジスタ動作において、チャネル近傍（例えば、ソース電極−ドレイン電極間）に寄
生容量が存在する場合、寄生容量を充電に要する時間が必要となり、トランジスタの応答
性、ひいては半導体装置の応答性を低下させてしまう。
また、トランジスタを形成する各種工程（特に成膜、加工など）は、微細化が進む度に、
その制御性は困難を増しており、製造工程によるトランジスタ形状のばらつきが、トラン
ジスタ特性、さらには信頼性に大きな影響を与えてしまう。
したがって、本発明の一態様は、トランジスタの寄生容量を低減することを目的の一つす
る。または、電気特性が良好な半導体装置を提供することを目的の一つとする。または、
信頼性の高い半導体装置を提供することを目的の一つとする。または、トランジスタまた
は半導体装置の、製造工程に起因した特性のばらつきを低減することを目的の一つとする
。酸素欠損の少ない酸化物半導体層を有する半導体装置を提供することを目的の一つとす
る。または、簡易な工程で形成することができる半導体装置を提供することを目的の一つ
とする。または、酸化物半導体層近傍の界面準位を低減することができる構成の半導体装
置を提供することを目的の一つとする。または、低消費電力の半導体装置を提供すること
を目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする
。または上記半導体装置の作製方法を提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）
本発明の一態様は、第１の絶縁層と、第１の絶縁層上の第１の酸化物絶縁層と、第１の酸
化物絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層およびドレイン電極
層と、第１の絶縁層、ソース電極層、ドレイン電極層、および酸化物半導体層上の第２の
絶縁層と、酸化物半導体層上の第２の酸化物絶縁層と、第２の酸化物絶縁層上のゲート絶
縁層と、ゲート絶縁層上のゲート電極層と、第２の絶縁層、第２の酸化物絶縁層、ゲート
絶縁層、ゲート電極層上の第３の絶縁層と、を有し、第２の絶縁層は、第２の絶縁層の側
面部で第２の酸化物絶縁層と接し、ゲート電極層は幅の異なる第１の領域、第２の領域を
有し、第１の領域は、第２の領域よりも上に位置し、第１の領域は、第２の領域よりも広
い幅を有すること、を特徴とする半導体装置である。
（２）
また、ゲート電極層において、ゲート電極層の側面部は、当該ゲート電極層の厚さ方向に
平行な断面において変曲点を少なくとも一つ以上有することが好ましい。
（３）
また、ゲート電極層において、第１の領域の側面部は、第２の領域の側面部の接線よりも
外側に位置することが好ましい。
（４）
また、ゲート電極層の側面部は、２つ以上のテーパー角を有することが好ましい。
（５）
本発明の別の一態様は、第１の絶縁層と、第１の絶縁層上の第１の酸化物絶縁層と、第１
の酸化物絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層およびドレイン
電極層と、第１の絶縁層、ソース電極層、ドレイン電極層、および酸化物半導体層上の第
２の絶縁層と、酸化物半導体層上の第２の酸化物絶縁層と、第２の酸化物絶縁層上のゲー
ト絶縁層と、ゲート絶縁層上のゲート電極層と、第２の絶縁層、第２の酸化物絶縁層、ゲ
ート絶縁層、ゲート電極層上の第３の絶縁層と、を有し、第２の絶縁層は、第２の絶縁層
の側面部で第２の酸化物絶縁層と接し、ゲート電極層は、幅の異なる第１の領域、第２の
領域、第３の領域を有し、第１の領域は、第２の領域、第３の領域よりも上部に位置し、
第２の領域は、第３の領域よりも上部に位置し、第３の領域は、第２の領域の下部に比べ
て広い幅を有することを特徴とする半導体装置。
（６）
また、ゲート電極層の第１の領域、または第３の領域の側面部は、ゲート電極層の第２の
領域で形成される接線よりも外側に位置することが好ましい。
（７）
また、ゲート電極層の側面部は変曲点を２つ以上有することが好ましい。
（８）
また、ゲート電極層の側面部は、３つ以上のテーパー角を有することが好ましい。
（９）
本発明の別の一態様は、第１の絶縁層を形成し、第１の絶縁層上に第１の酸化物絶縁膜を
形成し、第１の酸化物絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に第１の導
電膜を形成し、第１のレジストマスク、第１の導電膜を用いて第１の酸化物絶縁膜、酸化
物半導体膜を選択的にエッチングすることにより、第１の酸化物絶縁層と、酸化物半導体
層と、を形成し、第１の絶縁層、第１の導電膜上に第２の絶縁膜を形成し、第２の絶縁膜
に平坦化処理を行うことにより第２の絶縁層を形成し、第２のレジストマスクを用いて第
２の絶縁層を選択的にエッチングすることにより溝を形成し、第２のレジストマスク、第
２の絶縁層を用いて、第１の導電膜を選択的にエッチングすることにより、ソース電極層
と、ドレイン電極層と、を形成し、第２の絶縁層、酸化物半導体層上に第２の酸化物絶縁
膜を形成し、第２の酸化物絶縁膜上に第３の絶縁膜を形成し、第３の絶縁膜上に第２の導
電膜を形成し、第２の導電膜、第３の絶縁膜、第２の酸化物絶縁膜に平坦化処理を行うこ
とにより、第２の酸化物絶縁層、ゲート絶縁層、ゲート電極層を形成し、第２の酸化物絶
縁層、ゲート絶縁層、ゲート電極層上に第４の絶縁層を形成すること、を特徴とする半導
体装置の製造方法である。
（１０）
また、溝形成時に、第２のレジストマスクを変形させて、第２の絶縁層の側面部よりも、
突き出た第３のレジストマスクを形成し、第３のレジストマスクを用いて、第２の絶縁層
を選択的にエッチングすることにより、ゲート電極層の厚さ方向に平行な断面において、
第２の絶縁層の側面部が、変曲点を一つ以上持つことが好ましい。
（１１）
本発明の別の一態様は、第１の絶縁層を形成し、第１の絶縁層上に第１の酸化物絶縁膜を
形成し、第１の酸化物絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に第１の導
電膜を形成し、第１のレジストマスク、第１の導電膜を用いて第１の酸化物絶縁膜、酸化
物半導体膜を選択的にエッチングすることにより、第１の酸化物絶縁層と、酸化物半導体
層と、を形成し、第１の絶縁層、第１の導電膜上に第２の絶縁膜を形成し、第２の絶縁膜
に平坦化処理を行うことにより第２の絶縁層を形成し、第２のレジストマスクを用いて第
２の絶縁層を選択的にエッチングすることにより、溝を形成し、第２のレジストマスク、
第２の絶縁層を用いて、第１の導電膜を選択的にエッチングし、第１の導電膜を基板面に
対してほぼ垂直な方向にエッチングすることにより、第２の絶縁層の側面下端間の幅より
もソース電極層とドレイン電極層の距離が広くなるようにソース電極層と、ドレイン電極
層と、を形成し、酸化物半導体層の上面、第２の絶縁層の上面、側面部、底面の一部、ソ
ース電極層、ドレイン電極層に接するように第２の酸化物絶縁膜を形成し、第２の酸化物
絶縁膜上に第３の絶縁膜を形成し、第３の絶縁膜上に第２の導電膜を形成し、第２の導電
膜、第３の絶縁膜、第２の酸化物絶縁膜に平坦化処理を行うことにより、第２の酸化物絶
縁層、ゲート絶縁層、ゲート電極層を形成し、第２の酸化物絶縁層、ゲート絶縁層、ゲー
ト電極層上に第４の絶縁層を形成すること、を特徴とする半導体装置の製造方法である。
（１２）
また、溝形成時に、第２のレジストマスクを変形させて、第２の絶縁層の側面部よりも、
突き出た第３のレジストマスクを形成し、第３のレジストマスクを用いて、第２の絶縁層
を選択的にエッチングすることにより、ゲート電極層の厚さ方向に平行な断面において、
第２の絶縁層の側面部が、変曲点を一つ以上持つことが好ましい。
また、半導体装置と、マイクと、スピーカーと、筐体を用いた構成とすることができる。
本発明の一態様を用いることにより、トランジスタの寄生容量を低減することができる。
または、電気特性が良好な半導体装置を提供することができる。または、信頼性の高い半
導体装置を提供することができる。または、トランジスタまたは半導体装置の、製造工程
に起因した特性のばらつきを低減することができる。酸素欠損の少ない酸化物半導体層を
有する半導体装置を提供することができる。または、簡易な工程で形成することができる
半導体装置を提供することができる。または、酸化物半導体層近傍の界面準位を低減する
ことができる構成の半導体装置を提供することができる。または、低消費電力の半導体装
置を提供することができる。または、新規な半導体装置などを提供することができる。ま
たは上記半導体装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
トランジスタを説明する上面図および断面図。 トランジスタの拡大断面図。 酸化物層の断面図およびバンド図。 ＡＬＤ成膜原理。 ＡＬＤ装置概要図。 トランジスタの作製方法を説明する上面図および断面図。 トランジスタの作製方法を説明する上面図および断面図。 トランジスタの作製方法を説明する上面図および断面図。 トランジスタの作製方法を説明する上面図および断面図。 トランジスタの作製方法を説明する上面図および断面図。 トランジスタの作製方法を説明する上面図および断面図。 トランジスタの作製方法を説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタの拡大断面図。 トランジスタを説明する上面図および断面図。 トランジスタの拡大断面図。 トランジスタの作製方法を説明する上面図および断面図。 トランジスタの作製方法を説明する上面図および断面図。 トランジスタの作製方法を説明する上面図および断面図。 トランジスタの作製方法を説明する上面図および断面図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 半導体装置の断面図および回路図。 半導体装置の断面図および回路図。 撮像装置を示す平面図。 撮像装置の画素を示す平面図。 撮像装置を示す断面図。 撮像装置を示す断面図。 ＲＦタグの構成例を説明する図。 ＣＰＵの構成例を説明する図。 記憶素子の回路図。 表示装置の構成例を説明する図および画素の回路図。 表示モジュールを説明する図。 リードフレーム型のインターポーザを用いたパッケージの断面構造を表す斜視図。 電子機器を説明する図。 電子機器を説明する図。 電子機器を説明する図。 電子機器を説明する図。 作製したトランジスタの断面図。 作製したトランジスタの断面図。 作製したトランジスタのＩｄｓ−Ｖｇｓ特性測定結果。 作製したトランジスタのＩｄｓ−Ｖｇｓ特性測定結果。 作製したトランジスタのＩｄｓ−Ｖｇｓ特性測定結果。 作製したトランジスタの信頼性試験結果。 作製したＴＥＧの上面図。 作製したＴＥＧの上面図。 作製したＴＥＧの上面図。 作製したトランジスタの周波数特性測定結果。 作製したトランジスタの断面図。 作製したトランジスタの断面図。 作製したトランジスタの周波数特性測定結果。 作製したトランジスタのオフリーク電流測定結果。 作製したトランジスタのＩｄ−Ｖｇ測定結果。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、上記第１の接続経路は
、第２の接続経路を有しておらず、上記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、上記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、上記第３の接続経路は、上記第２の接続経路を有しておらず、上記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、上記第１の接続経路は、第２の接続経路を有しておらず、
上記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、上記第３の接続経路は、上記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、上記第１の電気
的パスは、第２の電気的パスを有しておらず、上記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、上記第３の電気的パスは
、第４の電気的パスを有しておらず、上記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
＜図面を説明する記載に関する付記＞
本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を
、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各
構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に
限定されず、状況に応じて適切に言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接し
ていることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、
絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間
に他の構成要素を含むものを除外しない。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示し
たものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期す
ために模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、
図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
また、「同一」とは、同一の面積を有してよいし、同一の形状を有してもよい。また、製
造工程の関係上、完全に同一の形状とならないことも想定されるので、略同一であっても
同一であると言い換えることができる。
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方
を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースと
ドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表
記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作
条件等によって変わるためである。なおトランジスタのソースとドレインの呼称について
は、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換
えることができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャ
ネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことがで
きるものである。
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため
、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースと
して機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、
ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と
表記する場合がある。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉ
ｎｔｅｄ Ｃｉｒｃｕｉｔｓ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａ
ｇｅ）などが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）
方式によりＩＣ（集積回路）が直接実装されものを、表示装置と呼ぶ場合がある。
また、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。
本明細書において、「トレンチ」、または「溝」という用語を用いた場合、細い帯状の凹
みをいう。
また、本明細書において、「変曲点」とは、「膜」や「層」を含めた、構造の側面部の一
点において、接線をひいた場合に、接線の方向を変える点をいう。
また、本明細書において、基板と平行な面と、物体の側面部により形成される角度をテー
パー角という。
＜接続について＞
本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているも
のの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接
続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき
、ＡとＢとの電気信号の授受を可能とするものをいう。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形
態で述べる別の内容（一部の内容でもよい）、および／又は、一つ若しくは複数の別の実
施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換
えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、および／又は、一つ若しくは複
数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることによ
り、さらに多くの図を構成させることが出来る。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置と、その製造方法について図面を用いて
説明する。
図１（Ａ）、図１（Ｂ）は、本発明の一態様のトランジスタ１０の上面図および断面図で
ある。図１（Ａ）は上面図であり、図１（Ｂ）は図１（Ａ）に示す一点鎖線Ａ１−Ａ２間
、およびＡ３−Ａ４間の断面図である。なお、図１（Ａ）では、図の明瞭化のために一部
の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ａ１−Ａ２方向をチ
ャネル長方向、一点鎖線Ａ３−Ａ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０は、基板１００と、絶縁層１１０と、酸化物絶縁層１２１と、酸化物半
導体層１２２と、酸化物絶縁層１２３と、ソース電極層１３０と、ドレイン電極層１４０
と、ゲート絶縁層１５０と、ゲート電極層１６０と、絶縁層１７５と、絶縁層１７０を有
する。絶縁層１１０は、基板１００上に形成される。酸化物絶縁層１２１は、絶縁層１１
０上に形成される。酸化物半導体層１２２は、酸化物絶縁層１２１上に形成される。ソー
ス電極層１３０、およびドレイン電極層１４０は、酸化物半導体層１２２上に形成され、
酸化物半導体層１２２と電気的に接続する。絶縁層１７５は、絶縁層１１０、ソース電極
層１３０、ドレイン電極層１４０上に形成され、酸化物絶縁層１２１、酸化物半導体層１
２２の側面部で接する。酸化物絶縁層１２３は、酸化物半導体層１２２上に形成される。
また、酸化物絶縁層１２３は絶縁層１７５の側面、ソース電極層１３０の側面、およびド
レイン電極層１４０の側面と接する。ゲート絶縁層１５０は、酸化物絶縁層１２３上に形
成される。ゲート電極層１６０は、ゲート絶縁層１５０上に形成される。絶縁層１７０は
、ゲート電極層１６０、ゲート絶縁層１５０、酸化物絶縁層１２３、絶縁層１７５上に形
成される。
＜酸化物絶縁層について＞
なお、酸化物絶縁層（例えば酸化物絶縁層１２１、酸化物絶縁層１２３）とは、基本的に
絶縁性を有し、ゲート電界又はドレイン電界が強くなった場合に半導体層との界面近傍に
おいて電流が流れることのできる層をいう。
なお、図１（Ｂ）において、ゲート電極層１６０は単層の例を図示したが実施の形態２に
て説明するゲート電極層１６１およびゲート電極層１６２の積層であってもよい。トラン
ジスタ１０に含まれる酸化物絶縁層１２３およびゲート絶縁層１５０の端部は、ゲート電
極層１６０より外側に位置する。また、絶縁層１７０上に酸化物で形成された絶縁層を有
していてもよい。当該絶縁層は必要に応じて設ければよく、さらにその上部に他の絶縁層
を形成してもよい。また、上記に述べた構造は、酸化物半導体層１２２、酸化物絶縁層１
２３と、ソース電極層１３０、およびドレイン電極層１４０とが接するため、トランジス
タ１０の動作時に酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２
３内に生じる熱に対して、放熱効果が高い特徴を有する。
トランジスタ１０は、図１（Ｂ）のＡ３−Ａ４間の断面図に示すように、チャネル幅方向
において、ゲート電極層１６０はゲート絶縁層１５０を介して酸化物絶縁層１２１、酸化
物半導体層１２２、酸化物絶縁層１２３の側面と対向する。即ち、ゲート電極層１６０に
電圧が印加されると、酸化物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３
は、チャネル幅方向においてゲート電極層１６０の電界で囲まれる。ゲート電極層１６０
の電界で半導体層が囲まれるトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎ
ｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。また、トランジスタ１０は、セルフアラインで
ゲート電極、ソース電極、ドレイン電極を形成することができるため、位置合わせ精度が
緩和され、微細なトランジスタを容易に作製することが可能となる。なお、このような構
造をセルフアライン ｓ−ｃｈａｎｎｅｌ ＦＥＴ（Ｓｅｌｆ Ａｌｉｇｎ ｓ−ｃｈａ
ｎｎｅｌ ＦＥＴ、ＳＡ ｓ−ｃｈａｎｎｅｌ ＦＥＴ）構造、またはトレンチゲートｓ
−ｃｈａｎｎｅｌ ＦＥＴ（Ｔｒｅｎｃｈ ｇａｔｅ ｓ−ｃｈａｎｎｅｌ ＦＥＴ）、
ＴＧＳＡ（Ｔｒｅｎｃｈ Ｇａｔｅ Ｓｅｌｆ Ａｌｉｇｎ） ｓ−ｃｈａｎｎｅｌ Ｆ
ＥＴ構造、またはゲートラストｓ−ｃｈａｎｎｅｌ（ｇａｔｅ ｌａｓｔ ｓ−ｃｈａｎ
ｎｅｌ ＦＥＴ）と呼ぶ。
ここで、酸化物絶縁層１２１と、酸化物半導体層１２２と、酸化物絶縁層１２３を合わせ
て酸化物半導体層１２０とした場合、ＳＡ ｓ−ｃｈａｎｎｅｌ構造のトランジスタにお
いて、オン状態では酸化物半導体層１２０の全体（バルク）にチャネルが形成されるため
、オン電流が増大する。一方、オフ状態の場合、酸化物半導体層１２０に形成されるチャ
ネル領域の全領域を空乏化するため、オフ電流をさらに小さくすることができる。
図２にトランジスタ１０の拡大図を示す。トランジスタ１０は、溝部１７４に酸化物絶縁
層１２３、ゲート絶縁層１５０、ゲート電極層１６０を有している。ゲート電極層１６０
は、溝部１７４におけるチャネル長方向の断面において、異なる幅を有する第１の領域１
７１と第２の領域１７２を有している。第１の領域１７１の幅Ｌ１は、第２の領域１７２
の幅Ｌ２に比して幅が広い。なお、第１の領域１７１は、第２の領域１７２よりも上側に
位置する。
または、基板と平行な面とゲート電極層１６０の側面部により形成される角度をテーパー
角とした場合、トランジスタ１０のゲート電極層１６０の側面部は、第１の領域１７１に
おける第１のテーパー角θ１と、第２の領域１７２における第２のテーパー角θ２を有し
ているということができる。または、ゲート電極層１６０の断面において、その側面部の
曲率が変化する２つの変曲点（変曲点Ｐ１、及び変曲点Ｐ２）を有しているということが
できる。または、ゲート電極層１６０の第１の領域１７１の側面部は、第２の領域１７２
における側面部の接線Ｔ２よりも外側に位置しているということができる。
これらにより、溝部１７４に酸化物絶縁層１２３、ゲート絶縁層１５０、ゲート電極層１
６０を形成する際に、各膜の埋め込み性を向上させることができ、トランジスタ１０を容
易に作製することができる。
また、トランジスタ１０がＳＡ ｓ−ｃｈａｎｎｅｌ構造を有することで、ゲート電極―
ソース電極間、またはゲート電極―ドレイン電極間で生じる寄生容量を低減し、トランジ
スタ１０の遮断周波数特性が向上するなど、トランジスタ１０を高速応答させることが可
能となる。
なお、ソース電極層１３０、またはドレイン電極層１４０の上面の位置は、ゲート電極層
１６０の底面の位置よりも低くてもよいし、同じでもよいし、高くてもよい。
＜チャネル長について＞
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域
、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）と
ドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトラン
ジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのト
ランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では
、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値
または平均値とする。
＜チャネル幅について＞
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが重なる領域の長さをいう。なお、一つのトランジス
タにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトラ
ンジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、
チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値ま
たは平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に
形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示
される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の
方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
＜ＳＣＷについて＞
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎ
ｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単に
チャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す
場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャ
ネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ
上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を
解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
＜微細化における特性向上＞
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタ
の微細化によりトランジスタの電気特性が悪化することが知られており、チャネル幅が縮
小するとオン電流が低下する。
例えば、図１に示す本発明の一態様のトランジスタでは、前述したように、チャネルが形
成される酸化物半導体層１２２を覆うように酸化物絶縁層１２３が形成されており、チャ
ネル形成層とゲート絶縁層が接しない構成となっている。そのため、チャネル形成層とゲ
ート絶縁層との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電
流を大きくすることができる。
また、本発明の一態様のトランジスタでは、チャネルとなる酸化物半導体層１２２のチャ
ネル幅方向を電気的に取り囲むようにゲート電極層１６０が形成されているため、酸化物
半導体層１２２に対しては垂直方向からのゲート電界に加えて、側面方向からのゲート電
界が印加される。すなわち、酸化物半導体層の全体にゲート電界が印加されることとなり
、電流は酸化物半導体層１２２全体に流れるようになるため、さらにオン電流を高められ
る。
また、本発明の一態様のトランジスタは、酸化物絶縁層１２３を酸化物絶縁層１２１、酸
化物半導体層１２２上に形成することで界面準位を形成しにくくする効果や、酸化物絶縁
層１２１を絶縁層１１０と酸化物半導体層１２２の間、酸化物絶縁層１２３をゲート絶縁
層１５０と酸化物半導体層１２２の間に位置する層とすることで上下からの不純物混入の
影響を排除できる効果などを併せて有する。そのため、上述したトランジスタのオン電流
の向上に加えて、しきい値電圧の安定化や、Ｓ値（サブスレッショルド値）を小さくする
ことができる。したがって、Ｉｃｕｔ（ゲート電圧ＶＧが０Ｖ時の電流）を下げることが
でき、消費電力を低減させることができる。また、トランジスタのしきい値電圧が安定化
することから、半導体装置の長期信頼性を向上させることができる。
なお、本実施の形態において、チャネルなどにおいて、酸化物半導体層１２０などを用い
た場合の例を示したが、本発明の実施形態の一態様は、これに限定されない。例えば、チ
ャネルやその近傍、ソース領域、ドレイン領域などを、場合によっては、または、状況に
応じて、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリ
コン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機
半導体、などを有する材料で形成してもよい。
＜トランジスタの構成＞
以下に本実施の形態のトランジスタの構成について示す。
《基板１００》
基板１００には、例えば、ガラス基板、セラミック基板、石英基板、サファイア基板など
を用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏ
ｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることも可能であり、これらの基板上に
半導体素子が設けられたものを用いてもよい。基板１００は、単なる支持材料に限らず、
他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジ
スタのゲート電極層１６０、ソース電極層１３０、およびドレイン電極層１４０の一つは
、上記の他のデバイスと電気的に接続されていてもよい。
また、基板１００として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジス
タを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタ
を剥離し、可撓性基板である基板１００に転置する方法もある。その場合には、非可撓性
基板とトランジスタとの間に剥離層を設けるとよい。なお、基板１００として、繊維を編
みこんだシート、フィルムまたは箔などを用いてもよい。また、基板１００が伸縮性を有
してもよい。また、基板１００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性
質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板１００の厚さ
は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さら
に好ましくは１５μｍ以上３００μｍ以下とする。基板１００を薄くすると、半導体装置
を軽量化することができる。また、基板１００を薄くすることで、ガラスなどを用いた場
合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を
有する場合がある。そのため、落下などによって基板１００上の半導体装置に加わる衝撃
などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可撓性基板である基板１００としては、例えば、金属、合金、樹脂もしくはガラス、また
はそれらの繊維などを用いることができる。可撓性基板である基板１００は、線膨張率が
低いほど環境による変形が抑制されて好ましい。可撓性基板である基板１００としては、
例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５
／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフ
ィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリ
ル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは、線膨張率
が低いため、可撓性基板である基板１００として好適である。
《絶縁層１１０》
絶縁層１１０は、基板１００からの不純物の拡散を防止する役割を有するほか、酸化物半
導体層１２０に酸素を供給する役割を担うことができる。したがって、絶縁層１１０は酸
素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜である
ことがより好ましい。例えば、ＴＤＳ法にて、酸素原子に換算しての酸素放出量が１．０
×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。なお、上記ＴＤＳ分析時における膜
の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲
が好ましい。また、上述のように基板１００が他のデバイスが形成された基板である場合
、絶縁層１１０は、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるよ
うにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平
坦化処理を行うことが好ましい。
《酸化物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３》
酸化物半導体層１２２は、Ｉｎ若しくはＺｎを含む酸化物半導体膜であり、代表的には、
Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍｇ酸化物、Ｚｎ−Ｍｇ酸化物、Ｉｎ−Ｍ
−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、Ｈｆ、また
はＮｄ）がある。
酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３として用いるこ
とのできる酸化物は、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが
好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用
いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを
含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アル
ミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーと
しては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐ
ｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（
Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウ
ム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある
。
なお、酸化物半導体層１２２がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１
００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率をＩｎが５０ａｔｏｍｉｃ％以上
、Ｍが５０ａｔｏｍｉｃ％未満であるＩｎ−Ｍ−Ｚｎ酸化物としてもよい。
酸化物半導体層１２２中のインジウムやガリウムなどの含有量は、飛行時間型二次イオン
質量分析法（ＴＯＦ−ＳＩＭＳ）や、Ｘ線電子分光法（ＸＰＳ）、ＩＣＰ質量分析（ＩＣ
Ｐ−ＭＳ）で比較できる。
酸化物半導体層１２２は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上
、より好ましくは３ｅＶ以上であるため、トランジスタ１０のオフ電流を低減することが
できる。
酸化物半導体層１２２の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１０
０ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物絶縁層１２１、および酸化物絶縁層１２３は、酸化物半導体層１２２を構成する元
素の一種以上から構成される酸化物絶縁膜である。このため、酸化物半導体層１２２と酸
化物絶縁層１２１、および酸化物絶縁層１２３との界面において、界面散乱が起こりにく
い。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタ１０の
電界効果移動度が高くなる。
酸化物絶縁層１２１、酸化物絶縁層１２３は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚ
ｎ酸化物、Ｉｎ−Ｍｇ酸化物、Ｇａ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｉｎ−Ｍ−Ｚｎ酸
化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、Ｈｆ、またはＮｄ）
であり、且つ酸化物半導体層１２２よりも伝導帯下端のエネルギー準位が真空準位に近く
、代表的には、酸化物絶縁層１２１、酸化物絶縁層１２３の伝導帯下端のエネルギーと、
酸化物半導体層１２２の伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７
ｅＶ以上、０．１ｅＶ以上、または０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．
５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物絶縁層１２１、酸化物絶縁層１
２３の電子親和力と、酸化物半導体層１２２との電子親和力との差が、０．０５ｅＶ以上
、０．０７ｅＶ以上、０．１ｅＶ以上、または０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ
以下、０．５ｅＶ以下、または０．４ｅＶ以下である。なお、電子親和力は、真空準位と
伝導帯下端のエネルギーとの差を示す。
酸化物絶縁層１２１、酸化物絶縁層１２３として、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、
Ｌａ、Ｃｅ、Ｍｇ、Ｈｆ、またはＮｄを、Ｉｎより高い原子数比で有することで、以下の
効果を有する場合がある。（１）酸化物絶縁層１２１、酸化物絶縁層１２３のエネルギー
ギャップを大きくする。（２）酸化物絶縁層１２１、酸化物絶縁層１２３の電子親和力を
小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体層１２２と比較し
て、絶縁性が高くなる。（５）Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、
Ｈｆ、またはＮｄは、酸素との結合力が強い金属元素であるため、Ａｌ、Ｔｉ、Ｇａ、Ｙ
、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、Ｈｆ、またはＮｄをＩｎより高い原子数比で有するこ
とで、酸素欠損が生じにくくなる。
なお、酸化物絶縁層１２１、酸化物絶縁層１２３は、酸化物半導体層１２２と比較して絶
縁性が高いため、ゲート絶縁層と同様の機能を有する。
酸化物絶縁層１２１、酸化物絶縁層１２３がＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎおよ
びＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未
満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、
Ｍが７５ａｔｏｍｉｃ％以上とする。
また、酸化物絶縁層１２１、酸化物絶縁層１２３がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔ
ｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、Ｈｆ、またはＮｄ）の場合、酸化物半導
体層１２２と比較して、酸化物絶縁層１２１、酸化物絶縁層１２３に含まれるＭ（Ａｌ、
Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、Ｈｆ、またはＮｄ）の原子数比が高く
、代表的には、酸化物半導体層１２２に含まれる上記原子と比較して、１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。前述のＭで表した元
素はインジウムよりも酸素と強く結合するため、酸素欠損が酸化物絶縁層１２１、酸化物
絶縁層１２３に生じることを抑制する機能を有する。即ち、酸化物絶縁層１２１、酸化物
絶縁層１２３は酸化物半導体層１２２よりも酸素欠損が生じにくい酸化物絶縁膜である。
また、酸化物半導体層１２２は、酸化物絶縁層１２１、酸化物絶縁層１２３よりもインジ
ウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌道がキャリア伝
導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため
、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組成となる酸化物
と比較して移動度が高くなる。そのため、酸化物半導体層１２２にインジウムの含有量が
多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現することができる
。
また、酸化物半導体層１２２がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ
、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、Ｈｆ、またはＮｄ）の場合、酸化物半導体層１２２を成膜す
るために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１
：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ
１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ
１／ｙ１を１以上６以下とすることで、酸化物半導体層１２２としてＣＡＡＣ−ＯＳ（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例として
は、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、２：１：１．５、
２：１：２．３、２：１：３、３：１：２、４：２：３、４：２：４．１等がある。
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比のも
のを用いればよい。
また、酸化物絶縁層１２１、酸化物絶縁層１２３がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔ
ｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、Ｈｆ、またはＮｄ）の場合、酸化物絶縁
層１２１、酸化物絶縁層１２３を成膜するために用いるターゲットにおいて、金属元素の
原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であっ
て、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。な
お、ｚ２／ｙ２を１以上６以下とすることで、酸化物絶縁層１２１、酸化物絶縁層１２３
としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表
例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：３：８、１：
４：４、１：４：５、１：４：６、１：４：７、１：４：８、１：５：５、１：５：６、
１：５：７、１：５：８、１：６：８、１：６：４、１：９：６等がある。
なお、酸化物絶縁層１２１、酸化物絶縁層１２３の原子数比はそれぞれ、誤差として上記
の原子数比のプラスマイナス４０％の変動を含む。
また、酸化物絶縁層１２３は、金属酸化物、例えば酸化アルミニウム、酸化ガリウム、酸
化ハフニウム、酸化シリコン、酸化ゲルマニウム、または酸化ジルコニアに置き換えるこ
ともできるし、酸化物絶縁層１２３上に当該金属酸化物を有することもできる。
また、酸化物絶縁層１２１、酸化物絶縁層１２３は同じ組成でもよい。例えば、酸化物絶
縁層１２１、酸化物絶縁層１２３としてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、ま
たは１：４：５の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
または、酸化物絶縁層１２１、酸化物絶縁層１２３は異なった組成でもよい。例えば、酸
化物絶縁層１２１として、スパッタリング法で用いるターゲットの金属元素の原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝１：３：４のＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物絶縁層１２３と
してターゲットの金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のＩｎ−Ｇａ−Ｚ
ｎ酸化物を用いてもよい。
酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３の厚さは、３ｎ
ｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍ以下とすることが好ましい。
ここで、酸化物半導体層１２２の厚さは、少なくとも酸化物絶縁層１２１と比較して、薄
く形成してもよいし、同じとしてもよいし、厚く形成してもよい。たとえば、酸化物半導
体層１２２を厚くした場合、トランジスタのオン電流を高めることができる。また、酸化
物絶縁層１２１は、酸化物半導体層１２２の界面準位の生成を抑制する効果が失われない
程度の厚さであればよい。例えば、酸化物半導体層１２２の厚さは、酸化物絶縁層１２１
の厚さに対して、１倍よりも大きく、または２倍以上、または４倍以上、または６倍以上
とすることができる。また、トランジスタのオン電流を高める必要のない場合には酸化物
絶縁層１２１の厚さを酸化物半導体層１２２の厚さ以上としてもよい。例えば、絶縁層１
１０、あるいは絶縁層１７５に酸素を添加した場合、加熱処理により、酸化物半導体層１
２２に含まれる酸素欠損量を低減することができ、半導体装置の電気特性を安定させるこ
とができる。
また、酸化物絶縁層１２３も酸化物絶縁層１２１と同様に、酸化物半導体層１２２の界面
準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、酸化物絶縁層
１２１と同等またはそれ以下の厚さとすればよい。酸化物絶縁層１２３が厚いと、ゲート
電極層１６０（または、ゲート電極層１６１、ゲート電極層１６２）による電界が酸化物
半導体層１２２に届きにくくなる恐れがあるため、酸化物絶縁層１２３は薄く形成するこ
とが好ましい。また、酸化物絶縁層１２３に含まれる酸素がソース電極層１３０、ドレイ
ン電極層１４０に拡散し、ソース電極層１３０、ドレイン電極層１４０が酸化するのを防
ぐため、酸化物絶縁層１２３の膜厚は薄い方が好ましい。例えば、酸化物絶縁層１２３は
酸化物半導体層１２２の厚さよりも薄くすればよい。なお、これに限られず、酸化物絶縁
層１２３の厚さはゲート絶縁層１５０の耐圧を考慮して、トランジスタを駆動させる電圧
に応じて適宜設定すればよい。
酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３、それぞれの組
成が異なる場合、界面は、走査型透過電子顕微鏡ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎ
ｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いて観察することが
できる場合がある。
＜水素濃度について＞
酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３に含まれる水素
は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸
素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリア
である電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合
することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸
化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３、およびそ
れぞれの界面において、酸素欠損と共に、水素ができる限り低減されていることが好まし
い。例えば、酸化物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３、および
それぞれの界面において二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ
Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度は、１×１０１６ａｔ
ｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔ
ｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６
ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１
０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下とすることが望まし
い。この結果、トランジスタ１０は、しきい値電圧がプラスとなる電気特性（ノーマリー
オフ特性ともいう。）を有することができる。
＜炭素、シリコン濃度について＞
また、酸化物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３、およびそれぞ
れの界面において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物絶縁
層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３において酸素欠損が増加し
、ｎ型領域が形成されてしまう。このため、酸化物絶縁層１２１、酸化物半導体層１２２
、酸化物絶縁層１２３、およびそれぞれの界面におけるシリコン、および炭素濃度は、低
減することが望ましい。例えば、酸化物絶縁層１２１、酸化物半導体層１２２、酸化物絶
縁層１２３、およびそれぞれの界面においてＳＩＭＳにより得られるシリコンや炭素の濃
度は、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ま
しくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さら
に好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下
とすることが望ましい。この結果、トランジスタ１０は、しきい値電圧がプラスとなる電
気特性（ノーマリーオフ特性ともいう。）を有する。
＜アルカリ金属の濃度について＞
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生
成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸
化物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３、およびそれぞれの界面
におけるアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。たとえ
ば、酸化物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３、およびそれぞれ
の界面において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類
金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍ
ｓ／ｃｍ３以下とすることが望ましい。これにより、トランジスタ１０は、しきい値電圧
がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有することができる。
＜窒素濃度について＞
また、酸化物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３、およびそれぞ
れの界面に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、
ｎ型領域が形成されてしまう。この結果、窒素が含まれている酸化物半導体を用いたトラ
ンジスタはノーマリーオン特性となりやすい。従って、酸化物絶縁層１２１、酸化物半導
体層１２２、酸化物絶縁層１２３およびそれぞれの界面において、窒素はできる限り低減
されていることが好ましい。例えば、酸化物絶縁層１２１、酸化物半導体層１２２、酸化
物絶縁層１２３およびそれぞれの界面においてＳＩＭＳにより得られる窒素濃度は、１×
１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×
１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは
１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ま
しくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下にする
ことが好ましい。これにより、トランジスタ１０は、しきい値電圧がプラスとなる電気特
性（ノーマリーオフ特性ともいう。）を有することができる。
ただし、酸化物半導体層１２２中に余剰の亜鉛を有する場合には、この限りではない。酸
化物半導体層１２２の結晶性を高くする場合、亜鉛の含有量を増加させることが効果的で
ある。一方、余剰の亜鉛は、酸化物半導体層１２２中に浅い欠陥準位密度（ｓＤＯＳ）の
原因を形成する恐れがある。亜鉛の含有量を増加させつつ、ｓＤＯＳを低くするためには
、酸化物半導体層１２２中に０．００１乃至３ａｔｏｍｉｃ％の窒素を有することにより
、余剰亜鉛に起因したｓＤＯＳを不活化することができる場合がある。したがって、当該
窒素によりトランジスタの特性バラつきが解消され、信頼性を向上させることができる。
＜キャリア密度について＞
酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３の不純物を低減
することで、酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３の
キャリア密度を低減することができる。このため、酸化物絶縁層１２１、酸化物半導体層
１２２、および酸化物絶縁層１２３は、キャリア密度が１×１０１５個／ｃｍ３以下、好
ましくは１×１０１３個／ｃｍ３以下、さらに好ましくは８×１０１１個／ｃｍ３未満、
より好ましくは１×１０１１個／ｃｍ３未満、最も好ましくは１×１０１０個／ｃｍ３未
満であり、１×１０−９個／ｃｍ３以上とする。
酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３として、不純物
濃度が低く、欠陥準位密度の低い酸化物膜を用いることで、さらに優れた電気特性を有す
るトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の
低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真
性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャ
リア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領
域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ
特性ともいう。）になりやすい。また、高純度真性または実質的に高純度真性である酸化
物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また
、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さ
く、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲におい
て、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３
Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形
成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場
合がある。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５
Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流
を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３は、例えば非単
結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ、多結晶構造、微
結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位
密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３は、例えば微結
晶構造でもよい。微結晶構造の酸化物絶縁層１２１、酸化物半導体層１２２、および酸化
物絶縁層１２３は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶を膜中に含む。ま
たは、微結晶構造の酸化物膜および酸化物半導体膜は、例えば、非晶質相に１ｎｍ以上１
０ｎｍ未満の結晶部を有する混相構造である。
酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３は、例えば非晶
質構造でもよい。非晶質構造の、酸化物絶縁層１２１、酸化物半導体層１２２、および酸
化物絶縁層１２３は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、
非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３が、ＣＡ
ＡＣ−ＯＳ、微結晶構造、および非晶質構造の二以上の構造の領域を有する混合膜であっ
てもよい。混合膜として、例えば、非晶質構造の領域と、微結晶構造の領域と、ＣＡＡＣ
−ＯＳの領域と、を有する単層構造がある。または、混合膜として、例えば、非晶質構造
の領域と、微結晶構造の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造がある。
なお、酸化物絶縁層１２１、酸化物半導体層１２２、および酸化物絶縁層１２３は、例え
ば、単結晶構造を有してもよい。
酸化物半導体層１２２と比較して酸素欠損の生じにくい酸化物膜を酸化物半導体層１２２
の上下に接して設けることで、酸化物半導体層１２２における酸素欠損を低減することが
できる。また、酸化物半導体層１２２は、酸化物半導体層１２２を構成する金属元素の一
以上を有する酸化物絶縁層１２１、酸化物絶縁層１２３と接するため、酸化物絶縁層１２
１と酸化物半導体層１２２との界面、酸化物半導体層１２２と酸化物絶縁層１２３との界
面における界面準位密度が極めて低い。例えば、酸化物絶縁層１２１、酸化物絶縁層１２
３、ゲート絶縁層１５０、絶縁層１１０、絶縁層１７５に酸素を添加した後、加熱処理を
行うことで該酸素が酸化物絶縁層１２１および酸化物絶縁層１２３を経由して酸化物半導
体層１２２へ酸素が移動するが、このときに界面準位において酸素が捕獲されにくく、効
率よく酸化物絶縁層１２１または酸化物絶縁層１２３に含まれる酸素を酸化物半導体層１
２２へ移動させることが可能である。この結果、酸化物半導体層１２２に含まれる酸素欠
損を低減することが可能である。また、酸化物絶縁層１２１または酸化物絶縁層１２３に
も酸素が添加されるため、酸化物絶縁層１２１、酸化物絶縁層１２３の酸素欠損を低減す
ることが可能である。即ち、少なくとも酸化物半導体層１２２の局在準位密度を低減する
ことができる。
また、酸化物半導体層１２２が、構成元素の異なる絶縁膜（例えば、酸化シリコン膜を含
むゲート絶縁層）と接する場合、界面準位が形成され、該界面準位はチャネルを形成する
ことがある。このような場合、しきい値電圧の異なる第２のトランジスタが出現し、トラ
ンジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、酸化物半導体
層１２２を構成する金属元素を一種以上含む酸化物絶縁層１２１および酸化物絶縁層１２
３が酸化物半導体層１２２と接するため、酸化物絶縁層１２１と酸化物半導体層１２２の
界面、および酸化物絶縁層１２３と酸化物半導体層１２２の界面に界面準位を形成しにく
くなる。
また、酸化物絶縁層１２１、酸化物絶縁層１２３は、それぞれ絶縁層１１０、ゲート絶縁
層１５０の構成元素が酸化物半導体層１２２へ混入して、不純物による準位が形成される
ことを抑制するためのバリア膜としても機能する。
例えば、絶縁層１１０、またはゲート絶縁層１５０として、シリコンを含む絶縁膜を用い
る場合、ゲート絶縁層１５０中のシリコン、または絶縁層１１０と、ゲート絶縁層１５０
中に混入されうる炭素が、酸化物絶縁層１２１または酸化物絶縁層１２３の中へ界面から
数ｎｍ程度まで混入することがある。シリコン、炭素等の不純物が酸化物半導体層１２２
中に入ると不純物準位を形成し、不純物準位がドナーとなり電子を生成することでｎ型化
することがある。
しかしながら、酸化物絶縁層１２１、酸化物絶縁層１２３の膜厚が、数ｎｍよりも厚けれ
ば、混入したシリコン、炭素等の不純物が酸化物半導体層１２２にまで到達しないため、
不純物準位の影響は低減される。
よって、酸化物絶縁層１２１、酸化物絶縁層１２３を設けることにより、トランジスタの
しきい値電圧などの電気特性のばらつきを低減することができる。
また、ゲート絶縁層１５０と酸化物半導体層１２２が接して、その界面にチャネルが形成
される場合、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。し
かしながら、酸化物半導体層１２２を構成する金属元素を一種以上含む酸化物絶縁層１２
１、酸化物絶縁層１２３が酸化物半導体層１２２に接して設けられるため、酸化物半導体
層１２２と酸化物絶縁層１２１、酸化物絶縁層１２３との界面ではキャリアの散乱が起こ
りにくく、トランジスタの電界効果移動度を高くすることができる。
本実施の形態においては、酸化物半導体層１２２の酸素欠損量、さらには酸化物半導体層
１２２に接する酸化物絶縁層１２１、酸化物絶縁層１２３の酸素欠損量を低減することが
可能であり、酸化物半導体層１２２の局在準位密度を低減することができる。この結果、
本実施の形態に示すトランジスタ１０は、しきい値電圧の変動が少なく、信頼性が高い特
性を有することができる。また、本実施の形態に示すトランジスタ１０は優れた電気特性
を有する。
なお、トランジスタのゲート絶縁層としては、シリコンを含む絶縁膜が多く用いられるた
め、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジ
スタのようにゲート絶縁層と接しない構造が好ましいということができる。また、ゲート
絶縁層と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱
が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも
、酸化物半導体層のチャネルとなる領域はゲート絶縁層から離すことが好ましいといえる
。
したがって、酸化物半導体層１２０を酸化物絶縁層１２１、酸化物半導体層１２２、酸化
物絶縁層１２３の積層構造とすることで、酸化物半導体層１２２にチャネルを形成するこ
とができ、高い電界効果移動度および安定した電気特性を有したトランジスタを形成する
ことができる。
なお、酸化物半導体は必ずしも３層にする必要はなく、単層、２層、４層、さらには５層
以上の構成としてもよい。単層とする場合、本実施の形態に示す、酸化物半導体層１２２
に相当する層を用いればよい。
＜バンド図＞
ここで、バンド図について説明する。バンド図は、理解を容易にするため絶縁層１１０、
酸化物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３、およびゲート絶縁層
１５０の伝導帯下端のエネルギー（Ｅｃ）を示す。
図３（Ａ）、図３（Ｂ）に示すように、酸化物絶縁層１２１、酸化物半導体層１２２、酸
化物絶縁層１２３において、伝導帯下端のエネルギーが連続的に変化する。これは、酸化
物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３を構成する元素が共通する
ことにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物絶縁層
１２１、酸化物半導体層１２２、酸化物絶縁層１２３は組成が異なる膜の積層体ではある
が、物性的に連続であるということもできる。
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続接
合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸（
Ｕ Ｓｈａｐｅ Ｗｅｌｌ）構造）が形成されるように作製する。すなわち、各層の界面
にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないよう
に積層構造を形成する。仮に、積層された多層膜の層間に不純物が混在していると、エネ
ルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅し
てしまう。
なお、図３（Ｂ）では、酸化物絶縁層１２１と、酸化物絶縁層１２３のＥｃが同様である
場合について示したが、それぞれが異なっていてもよい。
図３（Ｂ）より、酸化物半導体層１２２がウェル（井戸）となり、トランジスタ１０にお
いて、チャネルが酸化物半導体層１２２に形成されることがわかる。なお、酸化物半導体
層１２２を底として伝導帯下端のエネルギーが連続的に変化するＵ字型の井戸構造のチャ
ネルを埋め込みチャネルということもできる。
なお、酸化物絶縁層１２１および酸化物絶縁層１２３と、酸化シリコン膜などの絶縁膜と
の界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物絶縁層１
２１、酸化物絶縁層１２３があることにより、酸化物半導体層１２２と当該トラップ準位
とを遠ざけることができる。ただし、酸化物絶縁層１２１、または酸化物絶縁層１２３の
Ｅｃと、酸化物半導体層１２２のＥｃとのエネルギー差が小さい場合、酸化物半導体層１
２２の電子が該エネルギー差を越えてトラップ準位に達することがある。マイナスの電荷
となる電子がトラップ準位に捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ
、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。さらに、トランジスタ
の長期保存試験において、トラップが固定化されず、特性の変動を起こす懸念がある。
したがって、トランジスタのしきい値電圧の変動を低減するには、酸化物絶縁層１２１、
および酸化物絶縁層１２３のＥｃと、酸化物半導体層１２２のＥｃとの間にエネルギー差
を設けることが必要となる。それぞれの当該エネルギー差は、０．１ｅＶ以上が好ましく
、０．２ｅＶ以上がより好ましい。
なお、酸化物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３には、結晶部が
含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定し
た電気特性を付与することができる。
また、図３（Ｂ）に示すようなバンド図において、酸化物絶縁層１２３を設けず、酸化物
半導体層１２２とゲート絶縁層１５０の間にＩｎ−Ｇａ酸化物（たとえば、原子数比がＩ
ｎ：Ｇａ＝７：９３のＩｎ−Ｇａ酸化物）を設けてもよいし、あるいは酸化ガリウムを設
けてもよい。また、酸化物絶縁層１２３が有した状態で酸化物絶縁層１２３とゲート絶縁
層１５０の間にＩｎ−Ｇａ酸化物を設けてもよいし、あるいは酸化ガリウムを設けてもよ
い。
酸化物半導体層１２２は、酸化物絶縁層１２１、および酸化物絶縁層１２３よりも電子親
和力の大きい酸化物を用いる。例えば、酸化物半導体層１２２として、酸化物絶縁層１２
１および酸化物絶縁層１２３よりも電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ま
しくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．２ｅＶ以上０．４ｅＶ以下
大きい酸化物を用いることができる。
本実施の形態に示すトランジスタは、酸化物半導体層１２２を構成する金属元素を一種以
上含んでいる酸化物絶縁層１２１、酸化物絶縁層１２３を有しているため、酸化物絶縁層
１２１と酸化物半導体層１２２との界面、および酸化物絶縁層１２３と酸化物半導体層１
２２との界面に界面準位を形成しにくくなる。よって酸化物絶縁層１２１、酸化物絶縁層
１２３を設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや変
動を低減することができる。
《ソース電極層１３０、ドレイン電極層１４０》
ソース電極層１３０、ドレイン電極層１４０には、銅（Ｃｕ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔ
ｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）
、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉ
ｒ）、ストロンチウム（Ｓｒ）などの材料からなる単体、もしくは合金、またはこれらを
主成分とする酸素、窒素、フッ素、シリコン、などの化合物を含む導電層の単層または積
層とすることが好ましい。たとえば、積層する場合に、酸化物半導体層１２２と接触する
下側の導電層は酸素と結合しやすい材料を有し、上側の導電層には耐酸化性の強い材料を
有することができる。また、耐熱性と導電性を両立するタングステンやモリブデンなどの
高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で
形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界
面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好まし
い。
また、酸素と結合しやすい導電材料と酸化物半導体層を接触させると、酸化物半導体層中
の酸素が、酸素と結合しやすい導電材料側に拡散する現象が起こる。酸化物半導体層のソ
ース電極層またはドレイン電極層と接触した近傍の領域に酸素欠損が発生し、膜中に僅か
に含まれる水素が当該酸素欠損に入り込むことにより当該領域は顕著にｎ型化する。した
がって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させるこ
とができる。
たとえば、下側の導電層としてＷを用いて、上側の導電層としてＰｔを用いた積層構造と
することで、接触した酸化物半導体をｎ型にしつつ、絶縁層１７５との接することによる
導電層の酸化を抑えることができる。
《ゲート絶縁層１５０》
ゲート絶縁層１５０には、酸素、窒素、フッ素、アルミニウム、マグネシウム、シリコン
、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニ
ウム、タンタル、チタンなどを有することができる。例えば、酸化アルミニウム、酸化マ
グネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化
ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸
化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることがで
きる。また、ゲート絶縁層１５０は上記材料の積層であってもよい。なお、ゲート絶縁層
１５０に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んで
いてもよい。
また、ゲート絶縁層１５０の積層構造の一例について説明する。ゲート絶縁層１５０は、
例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム
、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがっ
て、酸化シリコンに対してゲート絶縁層１５０の膜厚を大きくできるため、トンネル電流
によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実
現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する
酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジ
スタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構
造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、こ
れらに限定されない。
ところで、結晶構造を有する酸化ハフニウムの被形成面は、欠陥に起因した界面準位を有
する場合がある。該界面準位はトラップセンターとして機能する場合がある。そのため、
酸化ハフニウムがトランジスタのチャネル領域に近接して配置されるとき、該界面準位に
よってトランジスタの電気特性が劣化する場合がある。そこで、該界面準位の影響を低減
するために、トランジスタのチャネル領域と酸化ハフニウムとの間に、別の膜を配置する
ことによって互いに離間させることが好ましい場合がある。この膜は、緩衝機能を有する
。緩衝機能を有する膜は、ゲート絶縁層１５０に含まれる膜であってもよいし、酸化物半
導体膜に含まれる膜であってもよい。即ち、緩衝機能を有する膜としては、酸化シリコン
、酸化窒化シリコン、酸化物半導体などを用いることができる。なお、緩衝機能を有する
膜には、たとえば、チャネル領域となる半導体よりもエネルギーギャップの大きい半導体
または絶縁体を用いる。または、緩衝機能を有する膜には、たとえば、チャネル領域とな
る半導体よりも電子親和力の小さい半導体または絶縁体を用いる。または、緩衝機能を有
する膜には、たとえば、チャネル領域となる半導体よりもイオン化エネルギーの大きい半
導体または絶縁体を用いる。
一方、上述した結晶構造を有する酸化ハフニウムの被形成面における界面準位（トラップ
センター）に電荷をトラップさせることで、トランジスタのしきい値電圧を制御できる場
合がある。該電荷を安定して存在させるためには、たとえば、チャネル領域と酸化ハフニ
ウムとの間に、酸化ハフニウムよりもエネルギーギャップの大きい絶縁体を配置すればよ
い。または、酸化ハフニウムよりも電子親和力の小さい半導体または絶縁体を配置すれば
よい。または、緩衝機能を有する膜には、酸化ハフニウムよりもイオン化エネルギーの大
きい半導体または絶縁体を配置すればよい。このような絶縁体を用いることで、界面準位
にトラップされた電荷の放出が起こりにくくなり、長期間に渡って電荷を保持することが
できる。
そのような絶縁体として、例えば、酸化シリコン、酸化窒化シリコンが挙げられる。ゲー
ト絶縁層１５０内の界面準位に電荷を捕獲させるためには、酸化物半導体膜からゲート電
極層１６０に向かって電子を移動させればよい。具体的な例としては、高い温度（例えば
、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、ゲート電
極層１６０の電位をソース電極層１３０やドレイン電極層１４０の電位より高い状態にて
１秒以上、代表的には１分以上維持すればよい。
このようにゲート絶縁層１５０などの界面準位に所望の量の電子を捕獲させたトランジス
タは、しきい値電圧がプラス側にシフトする。ゲート電極層１６０の電圧や、電圧を印加
する時間を調整することによって、電子を捕獲させる量（しきい値電圧の変動量）を制御
することができる。なお、電荷を捕獲させることができれば、ゲート絶縁層１５０内でな
くても構わない。同様の構造を有する積層膜を、他の絶縁層に用いても構わない。
《ゲート電極層１６０》
ゲート電極層１６０には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃ
ｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、イットリウム（Ｙ）、ジルコ
ニウム（Ｚｒ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、銀（Ａｇ）、タンタル（Ｔ
ａ）およびタングステン（Ｗ）、シリコン（Ｓｉ）などの材料を用いることができる。ま
た、当該ゲート電極層１６０は、積層とすることができる。例えば、ゲート電極層１６２
は上記材料を用いてもよいし、ゲート電極層１６１には、上記材料の窒化物など、窒素を
含んだ導電膜を用いてもよい。また、ゲート電極層１６０には導電性を有する酸化物を用
いてもよい。
《絶縁層１７０》
絶縁層１７０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリ
コン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イット
リウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タ
ンタルを一種以上有することができる。
絶縁層１７０には、酸化アルミニウム膜を含むことが好ましい。酸化アルミニウム膜は、
水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果を有する
ことができる。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作
製後において、トランジスタの電気特性の変動要因となる水素、水分などの不純物の酸化
物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３への混入防止、主成分材料
である酸素の酸化物絶縁層１２１、酸化物半導体層１２２、酸化物絶縁層１２３からの放
出防止、絶縁層１１０からの酸素の不必要な放出防止の効果を有する保護膜として用いる
ことに適している。
また、絶縁層１７０は、酸素供給能力を有する膜とすることが好ましい。絶縁層１７０を
成膜時に、他の酸化物層に酸素が補填され、その後の加熱処理によって、酸素が酸化物半
導体中に拡散し、酸化物半導体中の酸素欠損に対して、酸素を補填することができ、トラ
ンジスタ特性（例えば、閾値、信頼性など）を向上させることができる。
また、絶縁層１７０は、単層でもよいし、積層でもよい。また、絶縁層１７０の上側、あ
るいは、下側に他の絶縁層を有してもよい。例えば、酸化マグネシウム、酸化シリコン、
酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム
、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム
および酸化タンタルを一種以上含む絶縁膜を用いることができる。絶縁層１７０は、化学
量論組成よりも多くの酸素を有することが好ましい。絶縁層１７０から放出される酸素は
ゲート絶縁層１５０を経由して酸化物半導体層１２０のチャネル形成領域に拡散させるこ
とができることから、チャネル形成領域に形成された酸素欠損に酸素を補填することがで
きる。したがって、安定したトランジスタの電気特性を得ることができる。
《絶縁層１７５》
絶縁層１７５には、例えば、酸化マグネシウム（ＭｇＯｘ）、酸化シリコン（ＳｉＯｘ）
、酸化窒化シリコン（ＳｉＯｘＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｘ）、窒化シリコ
ン（ＳｉＮｘ）、酸化ガリウム（ＧａＯｘ）、酸化ゲルマニウム（ＧｅＯｘ）、酸化イッ
トリウム（ＹＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化ランタン（ＲａＯｘ）、酸化
ネオジム（ＮｄＯｘ）、酸化ハフニウム（ＨｆＯｘ）および酸化タンタル（ＴａＯｘ）、
酸化アルミニウム（ＡｌＯｘ）を一種以上含む絶縁膜を用いることができる。また、絶縁
層１７５は上記材料の積層であってもよい。絶縁層１７５は、化学量論組成よりも多くの
酸素を有することが好ましい。絶縁層１７５から放出される酸素はゲート絶縁層１５０を
経由して酸化物半導体層１２０のチャネル形成領域に拡散させることができることから、
チャネル形成領域に形成された酸素欠損に酸素を補填することができる。したがって、安
定したトランジスタの電気特性を得ることができる。
＜トランジスタの製造方法＞
次に、本実施の形態の半導体装置の製造方法について図６乃至図１２を用いて説明する。
なお、上記トランジスタの構成において説明した部分と重複する部分については、省略す
る。また、図６乃至図１２に示すＡ１−Ａ２方向は図１（Ａ）、図１（Ｂ）に示すチャネ
ル長方向と呼称する場合がある。また、図６乃至図１２示すＡ３−Ａ４方向は、図１（Ａ
）、図１（Ｂ）に示すチャネル幅方向と呼称する場合がある。
本実施の形態において、トランジスタを構成する各層（絶縁層、酸化物半導体層、導電層
等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆
積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成するこ
とができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ
）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機
金属化学堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。また、スパッタリング法で
は、ロングスロー方式とコリメート方式を組み合わせて用いることで、埋め込み性を向上
させることができる。
＜熱ＣＶＤ法＞
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
また、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示
された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ
−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、
およびジメチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は、Ｉ
ｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である
。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせ
に限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５
）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５
）２）を用いることもできる。
＜ＡＬＤ法＞
従来のＣＶＤ法を利用した成膜装置は、成膜の際、反応のための原料ガス（プリカーサ）
の１種または複数種がチャンバーに同時に供給される。ＡＬＤ法を利用した成膜装置は、
反応のためのプリカーサが順次にチャンバーに導入され、そのガス導入の順序を繰り返す
ことで成膜を行う。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切
り替えて２種類以上のプリカーサを順番にチャンバーに供給し、複数種のプリカーサが混
ざらないように第１のプリカーサの後に不活性ガス（アルゴン、或いは窒素など）などを
導入し、第２のプリカーサを導入する。また、不活性ガスを導入する代わりに真空排気に
よって第１のプリカーサを排出した後、第２のプリカーサを導入することができる。
図４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）にＡＬＤ法の成膜過程を示す。第１のプリカーサ６
０１が基板の表面に吸着して（図４（Ａ）参照）、第１の単一層が成膜される（図４（Ｂ
）参照）。この際、プリカーサ中に含有する金属原子等が基板表面に存在する水酸基と結
合することができる。金属原子にはメチル基やエチル基などのアルキル基が結合していて
もよい。第１のプリカーサ６０１を排気した後に導入される第２のプリカーサ６０２と反
応して（図４（Ｃ）参照）、第２の単一層が第１の単一層上に積層されて薄膜が形成され
る（図４（Ｄ）参照）。例えば、第２のプリカーサとして酸化剤が含まれていた場合には
第１のプリカーサ中に存在する金属原子または金属原子と結合したアルキル基と、酸化剤
との間で化学反応がおこり、酸化膜を形成することができる。
ＡＬＤ法は表面化学反応に基づいた成膜方法であり、プリカーサが被成膜表面に吸着し、
自己停止機構が作用することで、一層形成される。例えば、トリメチルアルミニウムのよ
うなプリカーサと当該被成膜表面に存在する水酸基（ＯＨ基）が反応する。この時、熱に
よる表面反応のみが起こるため、プリカーサが当該被成膜表面と接触し、熱エネルギーを
介して当該被成膜表面にプリカーサ中の金属原子等が吸着することができる。また、プリ
カーサは、高い蒸気圧を有し、成膜前の段階では熱的安定であり自己分解しない、基板へ
化学吸着が速いなどの特徴を有する。また、プリカーサはガスとして導入されるため、交
互に導入されるプリカーサが十分に拡散する時間を有することができれば、高アスペクト
比の凹凸を有する領域であっても、被覆性よく成膜することができる。
また、ＡＬＤ法においては、ガス導入順序を制御しつつ、所望の厚さになるまで複数回繰
り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、繰り返
す回数によって調節することができるため、精密な膜厚調節が可能である。また、排気能
力を高めることで成膜速度を高めることができ、さらに膜中の不純物濃度を低減すること
ができる。
また、ＡＬＤ法には、熱を用いたＡＬＤ法（熱ＡＬＤ法）、プラズマを用いたＡＬＤ法（
プラズマＡＬＤ法）がある。熱ＡＬＤ法では、熱エネルギーを用いてプリカーサの反応を
行うものであり、プラズマＡＬＤ法はプリカーサの反応をラジカルの状態で行うものであ
る。
ＡＬＤ法は、極めて薄い膜が精度よく成膜できる。凹凸を有する面に対しても、表面被覆
率が高く、膜密度が高い。
＜プラズマＡＬＤ＞
また、プラズマＡＬＤ法により成膜することで、熱を用いたＡＬＤ法（熱ＡＬＤ法）に比
べてさらに低温での成膜が可能となる。プラズマＡＬＤ法は、例えば、１００℃以下でも
成膜速度を低下させずに成膜することができる。また、プラズマＡＬＤ法では、Ｎ２をプ
ラズマによりラジカル化することができるため、酸化物のみならず窒化物を成膜すること
ができる。
また、プラズマＡＬＤでは、酸化剤の酸化力を高めることができる。これによりＡＬＤで
膜形成を行う場合に膜中に残留するプリカーサ、あるいはプリカーサから脱離した有機成
分を低減することができ、また膜中の炭素、塩素、水素などを低減することができ、不純
物濃度の低い膜を有することができる。
また、プラズマＡＬＤを行う場合には、ラジカル種を発生させる際、ＩＣＰ（Ｉｎｄｕｃ
ｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などのように基板から離れた状態でプラ
ズマを発生させることもでき、基板あるいは当該保護膜が形成される膜に対するプラズマ
ダメージを抑えることができる。
上記により、プラズマＡＬＤ法を用いることで、他の成膜方法に比べて、プロセス温度が
下げることができ、かつ表面被覆率を高めることができ、当該膜を成膜することができる
。これにより、外部からの水、水素の侵入を抑えることができる。したがって、トランジ
スタ特性の信頼性向上することができる。
＜ＡＬＤ装置に関する説明＞
図５（Ａ）にＡＬＤ法を利用する成膜装置の一例を示す。ＡＬＤ法を利用する成膜装置は
、成膜室（チャンバー１７０１）と、原料供給部１７１１ａ、１７１１ｂと、流量制御器
である高速バルブ１７１２ａ、１７１２ｂと、原料導入口１７１３ａ、１７１３ｂと、原
料排出口１７１４と、排気装置１７１５を有する。チャンバー１７０１内に設置される原
料導入口１７１３ａ、１７１３ｂは供給管やバルブを介して原料供給部１７１１ａ、１７
１１ｂとそれぞれ接続されており、原料排出口１７１４は、排出管やバルブや圧力調整器
を介して排気装置１７１５と接続されている。
チャンバー内部にはヒータを備えた基板ホルダ１７１６があり、その基板ホルダ上に被成
膜させる基板１７００を配置する。
原料供給部１７１１ａ、１７１１ｂでは、気化器や加熱手段などによって固体の原料や液
体の原料から原料ガスを形成する。或いは、原料供給部１７１１ａ、１７１１ｂは、気体
の原料ガスを供給する構成としてもよい。
また、原料供給部１７１１ａ、１７１１ｂを２つ設けている例を示しているが特に限定さ
れず、３つ以上設けてもよい。また、高速バルブ１７１２ａ、１７１２ｂは時間で精密に
制御することができ、原料ガスと不活性ガスのいずれか一方を供給する構成となっている
。高速バルブ１７１２ａ、１７１２ｂは原料ガスの流量制御器であり、且つ、不活性ガス
の流量制御器とも言える。
図５（Ａ）に示す成膜装置では、基板１７００を基板ホルダ１７１６上に搬入し、チャン
バー１７０１を密閉状態とした後、基板ホルダ１７１６のヒータ加熱により基板１７００
を所望の温度（例えば、１００℃以上または１５０℃以上）とし、原料ガスの供給と、排
気装置１７１５による排気と、不活性ガスの供給と、排気装置１７１５による排気とを繰
りかえすことで薄膜を基板表面に形成する。
図５（Ａ）に示す成膜装置では、原料供給部１７１１ａ、１７１１ｂに用意する原料（揮
発性有機金属化合物など）を適宜選択することにより、ハフニウム、アルミニウム、タン
タル、ジルコニウム等から選択された一種以上の元素を含む酸化物（複合酸化物も含む）
を含んで構成される絶縁層を成膜することができる。具体的には、酸化ハフニウムを含ん
で構成される絶縁層、酸化アルミニウムを含んで構成される絶縁層、ハフニウムシリケー
トを含んで構成される絶縁層、又はアルミニウムシリケートを含んで構成される絶縁層を
成膜することができる。また、原料供給部１７１１ａ、１７１１ｂに用意する原料（揮発
性有機金属化合物など）を適宜選択することにより、タングステン層、チタン層などの金
属層や、窒化チタン層などの窒化物層などの薄膜を成膜することもできる。
例えば、ＡＬＤ法を利用する成膜装置により酸化ハフニウム層を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸
化剤としてオゾン（Ｏ３）の２種類のガスを用いる。この場合、原料供給部１７１１ａか
ら供給する第１の原料ガスがＴＤＭＡＨであり、原料供給部１７１１ｂから供給する第２
の原料ガスがオゾンとなる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ
［Ｎ（ＣＨ３）２］４である。また、他の材料としては、テトラキス（エチルメチルアミ
ド）ハフニウムなどがある。なお、窒素は電荷捕獲準位を消失させる機能を有する。した
がって、原料ガスが窒素を含むことで、電荷捕獲準位密度の低い酸化ハフニウムを成膜す
ることができる。
例えば、ＡＬＤ法を利用する成膜装置により酸化アルミニウム層を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（ＴＭＡなど）を気化させた原料ガスと、酸化
剤としてＨ２Ｏの２種類のガスを用いる。この場合、原料供給部１７１１ａから供給する
第１の原料ガスがＴＭＡであり、原料供給部１７１１ｂから供給する第２の原料ガスがＨ
２Ｏとなる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、
他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニ
ウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナー
ト）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを順次繰り返し導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガス
に代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−
Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ
層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ
層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜ
てＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成し
ても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで純水をバブリングして得られた
Ｈ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ
（ＣＨ３）３ガスに代えて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ
３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２
ガスを用いても良い。
《マルチチャンバー製造装置》
また、図５（Ａ）に示す成膜装置を少なくとも一つ有するマルチチャンバーの製造装置の
一例を図５（Ｂ）に示す。
図５（Ｂ）に示す製造装置は、積層膜を大気に触れることなく連続成膜することができ、
不純物の混入防止やスループット向上を図っている。
図５（Ｂ）に示す製造装置は、ロード室１７０２、搬送室１７２０、前処理室１７０３、
成膜室であるチャンバー１７０１、アンロード室１７０６を少なくとも有する。なお、製
造装置のチャンバー（ロード室、処理室、搬送室、成膜室、アンロード室などを含む）は
、水分の付着などを防ぐため、露点が管理された不活性ガス（窒素ガス等）を充填させて
おくことが好ましく、望ましくは減圧を維持させる。
また、チャンバー１７０４、１７０５は、チャンバー１７０１と同じＡＬＤ法を利用する
成膜装置としてもよいし、プラズマＣＶＤ法を利用する成膜装置としてもよいし、スパッ
タリング法を利用する成膜装置としてもよいし、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅ
ｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を
利用する成膜装置としてもよい。
例えば、チャンバー１７０４としてプラズマＣＶＤ法を利用する成膜装置とし、チャンバ
ー１７０５としてＭＯＣＶＤ法を利用する成膜装置とし、積層膜を成膜する一例を以下に
示す。
図５（Ｂ）では搬送室１７２０の上面図が六角形の例を示しているが、積層膜の層数に応
じて、それ以上の多角形としてより多くのチャンバーと連結させた製造装置としてもよい
。また、図５（Ｂ）では基板の上面形状を矩形で示しているが、特に限定されない。また
、図５（Ｂ）では枚葉式の例を示したが、複数枚の基板に対して一度に成膜するバッチ式
の成膜装置としてもよい。
＜絶縁層１１０の形成＞
まず、基板１００上に絶縁層１１０を成膜する。絶縁層１１０は、プラズマＣＶＤ法、熱
ＣＶＤ法（ＭＯＣＶＤ法、ＡＬＤ法）、またはスパッタ法等により、例えば、酸化アルミ
ニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲル
マニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハ
フニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒
化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を
用いて形成することができる。また、上記材料の積層であってもよく、少なくとも後に酸
化物絶縁層１２１となる第１の酸化物絶縁膜と接する積層の上層は酸化物半導体層１２２
への酸素の供給源となりえる過剰な酸素を含む材料で形成することが好ましい。
たとえば、絶縁層１１０としてプラズマＣＶＤ法により厚さ１００ｎｍの酸化窒化シリコ
ン膜を用いることができる。
次に、第１の加熱処理を行って、絶縁層１１０に含まれる水、水素等を脱離させてもよい
。この結果、絶縁層１１０に含まれる水、水素等の濃度を低減することが可能であり、加
熱処理によって、後に形成される第１の酸化物絶縁膜への水、水素等の拡散量を低減する
ことができる。
＜第１の酸化物絶縁膜、酸化物半導体膜の形成＞
続いて、絶縁層１１０上に後に酸化物絶縁層１２１となる第１の酸化物絶縁膜、後に酸化
物半導体層１２２となる酸化物半導体膜を成膜する。第１の酸化物絶縁膜、酸化物半導体
膜は、スパッタ法、ＭＯＣＶＤ法、ＰＬＤ法などにより形成することができ、スパッタ法
を用いて形成することがより好ましい。スパッタ法としては、ＲＦスパッタ法、ＤＣスパ
ッタ法、ＡＣスパッタ法等を用いることができる。また、スパッタ法において、対向ター
ゲット方式（対向電極方式、気相スパッタ方式、ＶＤＳＰ（Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ Ｓｐｕｔｔｅｒｉｎｇ）方式ともいう）により成膜することにより、成膜時のプ
ラズマダメージを低減することができる。
例えば、第１の酸化物絶縁膜をスパッタ法により形成する場合、スパッタ装置における各
チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべく、クライ
オポンプのような吸着式の真空排気ポンプを用いて高真空化（５×１０−７Ｐａ乃至１×
１０−４Ｐａ程度まで）できること、かつ、成膜される基板を１００℃以上、好ましくは
４００℃以上に加熱できることが好ましい。または、ターボ分子ポンプとコールドトラッ
プを組み合わせて排気系からチャンバー内に炭素成分や水分等を含む気体が逆流しないよ
うにしておくことが好ましい。また、ターボ分子ポンプとクライオポンプを組み合わせた
排気系を用いてもよい。
高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパ
ッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは
、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで
高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限
り防ぐことができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガスおよび酸素の混合
ガスを適宜用いる。なお、希ガスおよび酸素の混合ガスの場合、希ガスに対して酸素のガ
ス比を高めることが好ましい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温
度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましく
は２００℃以上４２０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−ＯＳ
膜を形成することができる。
第１の酸化物絶縁膜は、酸化物半導体膜よりも電子親和力が小さくなるように材料を選択
することができる。
また、酸化物半導体膜は、第１の酸化物絶縁膜、第２の酸化物絶縁膜よりもインジウムの
含有量を多く有してもよい。酸化物半導体では主として重金属のｓ軌道がキャリア伝導に
寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、Ｉ
ｎがＧａよりも多い組成となる酸化物はＩｎがＧａと同等または少ない組成となる酸化物
と比較して移動度が高くなる。そのため、酸化物半導体層１２２にインジウムの含有量が
多い酸化物を用いることで、高い移動度のトランジスタを実現することができる。
また、第１の酸化物絶縁膜、酸化物半導体膜において、例えばスパッタ法により成膜する
場合、マルチチャンバー方式のスパッタ装置を用いることで、第１の酸化物絶縁膜と酸化
物半導体膜は大気に露出することなく連続成膜することができる。その場合、第１の酸化
物絶縁膜と酸化物半導体膜の界面には余計な不純物などが入り込むことを抑えることがで
き、界面準位を低減することができる。この結果として、トランジスタの電気特性、とり
わけ信頼性試験において特性を安定化させることができる。
また、当該酸化物半導体膜中にダメージがあった場合に、酸化物絶縁層１２１があること
により主要な電導パスとなる酸化物半導体層１２２をダメージ部から遠ざけることができ
、結果としてトランジスタの電気特性、とりわけ信頼性試験において特性を安定化させる
ことができる。
例えば、第１の酸化物絶縁膜として、スパッタリング法により、ターゲットとしてＩｎ：
Ｇａ：Ｚｎ＝１：３：４（原子数比）を用いて厚さ２０ｎｍ成膜した酸化物絶縁膜を用い
ることができる。また、酸化物半導体膜としてスパッタリング法により、ターゲットとし
てＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）を用いて厚さ１５ｎｍ成膜した酸化物半導
体膜を用いることができる。
また、第１の酸化物絶縁膜、酸化物半導体膜成膜後に第２の加熱処理を行うことにより、
酸化物半導体膜の酸素欠損量を低減することができる。
第２の加熱処理の温度は、２５０℃以上基板歪み点未満、好ましくは３００℃以上６５０
℃以下、更に好ましくは３５０℃以上５５０℃以下とする。
第２の加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、ま
たは窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素
雰囲気または乾燥空気（露点が−８０℃以下、好ましくは−１００℃以下、好ましくは−
１２０℃以下である空気）雰囲気で加熱してもよい。または減圧状態で行えばよい。なお
、上記乾燥空気の他、不活性ガスおよび酸素に水素、水などが含まれないことが好ましく
、代表的には露点が−８０℃以下、好ましくは−１００℃以下であることが好ましい。処
理時間は３分から２４時間とする。
なお、加熱処理において、電気炉の代わりに、抵抗発熱体などの発熱体からの熱伝導また
は熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスに
は、アルゴンなどの希ガス、または窒素のような、不活性ガスが用いられる。
なお、第２の加熱処理は、後述する酸化物絶縁層１２１、酸化物半導体層１２２を形成す
るエッチングの後に行ってもよい。
例えば、窒素雰囲気において、４５０℃で１時間の加熱処理を行った後、酸素雰囲気にお
いて、４５０℃で１時間の加熱処理を行うことができる。
以上の工程により、酸化物半導体膜の酸素欠損の低減、また水素、水などの不純物を低減
することができる。また、局在準位密度が低減された酸化物半導体膜を形成することがで
きる。
＜第１の導電膜の形成＞
次に、酸化物半導体層１２２上にソース電極層１３０、ドレイン電極層１４０となる第１
の導電膜を形成する。第１の導電膜は、スパッタリング法、化学気相堆積（ＣＶＤ）法（
有機金属化学堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法あ
るいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む。）、蒸着法、パルスレーザー堆積
（ＰＬＤ）法等を用いて形成することができる。
第１の導電膜の材料は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａ
ｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、
ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（
Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓ
ｒ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含
む導電膜の単層または積層とすることが好ましい。たとえば、積層する場合に、酸化物半
導体層１２２と接触する下側の導電層は酸素と結合しやすい材料を有し、上側の導電層に
は耐酸化性の強い材料を有することができる。また、耐熱性と導電性を両立するタングス
テンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅な
どの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、
酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制す
る機能を持つので好ましい。
例えば、厚さ２０乃至１００ｎｍのタングステン膜をスパッタリング法により第１の導電
膜として形成することができる。
なお、第１の導電膜を加工して形成される導電層１３０ｂは、この後の工程において、ハ
ードマスクとしての機能と、ソース電極、ドレイン電極の機能を有することができ、追加
の成膜工程が不要であるため、半導体製造工程の短縮を図ることができる。
＜酸化物絶縁層１２１、酸化物半導体層１２２の形成＞
次に、リソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて、
第１の導電膜を選択的にエッチングし、導電層１３０ｂを形成する。続いて、導電層１３
０ｂ上のレジストを除去後、導電層１３０ｂをハードマスクとして、酸化物半導体膜、第
１の酸化物絶縁膜をそれぞれ選択的にエッチングし、酸化物半導体層１２２、酸化物絶縁
層１２１をアイランド状に形成することができる（図６参照）。なお、エッチング方法と
しては、ドライエッチング法を用いることができる。なお、導電層１３０ｂをハードマス
クとして用いて酸化物半導体層をエッチングすることで、レジストマスクと比べてエッチ
ングした後の酸化物半導体層のエッジラフネスを低減することができる。
＜第２の絶縁膜の成膜＞
次に、絶縁層１１０、導電層１３０ｂ上に後に絶縁層１７５となる第２の絶縁膜を成膜す
る。第２の絶縁膜は、絶縁層１１０と同様の方法で成膜することができる。
第２の絶縁膜は、プラズマＣＶＤ法、熱ＣＶＤ法（ＭＯＣＶＤ法、ＡＬＤ法）、またはス
パッタ法等により、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒
化物絶縁膜、またはこれらの混合材料を用いて形成することができる。また、上記材料の
積層であってもよい。
＜第２の絶縁膜の平坦化＞
次に、第２の絶縁膜の平坦化処理を行い、絶縁層１７５ｂを形成する。平坦化処理は、Ｃ
ＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法、ドライエッ
チング法、リフロー法などを用いて行うことができる。また、ＣＭＰ法を用いて平坦化す
る場合には、第２の絶縁膜上に第２の絶縁膜と組成の異なる膜を導入することにより、Ｃ
ＭＰ処理後の基板面内の絶縁層１７５ｂの膜厚を均一にすることができる。
＜溝部の形成、およびソース電極層１３０、ドレイン電極層１４０の形成＞
次に、絶縁層１７５ｂ上にリソグラフィ工程によりレジストマスク１７６を形成する（図
７参照）。なお、絶縁層１７５ｂ上に有機膜を塗布してから、あるいは、レジスト上に塗
布してからリソグラフィ工程を行ってもよい。当該有機膜は、プロピレングリコールモノ
メチルエーテル、乳酸エチルなど、を有することができる。当該有機膜をもちいることで
、露光時の反射防止効果のほか、レジストと膜との密着性の向上、解像性の向上などの効
果を有する。当該有機膜は、他の工程にも用いることができる。
なお、チャネル長が極めて短いトランジスタを形成する場合は、少なくともソース電極層
１３０、ドレイン電極層１４０となる導電層１３０ｂを分断する領域において、電子ビー
ム露光、液浸露光、ＥＵＶ（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ− ｖｉｏｌｅｔ）露
光などの細線加工に適した方法を用いてレジストマスク加工を行い、エッチング工程によ
って当該領域をエッチングすればよい。なお、電子ビーム露光でレジストマスクを形成す
る場合、当該レジストマスクとしては、ポジ型レジストを用いれば、露光領域を最小限に
することができ、スループットを向上させることができる。このような方法を用いれば、
チャネル長を１００ｎｍ以下、さらには３０ｎｍ以下とするトランジスタを形成すること
ができる。または、Ｘ線等を用いた露光技術によって微細な加工を行ってもよい。
当該レジストマスクを用いて、絶縁層１７５ｂにドライエッチング法により溝加工処理を
行う。加工処理において、レジストマスクが徐々に後退し、レジストマスク１７７となる
（図８参照）。また、ドライエッチング工程に起因して発生した熱によりレジストが変形
し、ひさしのように出っ張った状態（レジストマスク１７８）となる。この状態でさらに
、エッチング処理が進行することで、絶縁層１７５ｂに溝部１７４が形成される。
続いて、露出した導電層１３０ｂを分断する形で選択的にエッチングし、ソース電極層１
３０、ドレイン電極層１４０を形成することができる（図９参照）。
なお、溝部１７４の加工方法は、上記方法に限定されない。例えば、レジストマスクだけ
でなく、ハードマスクを用いてもよいし、リソグラフィ工程においてハーフトーンマスク
を用いて、レジストマスクの形状を制御してもよい。また、ナノインプリント法などによ
りマスクの形状を制御してもよい。当該方法は、他の工程にも適用することができる。
なお、ソース電極層１３０、ドレイン電極層１４０を形成した後、エッチング残渣を除去
するため、洗浄処理を行ってもよい。この洗浄処理を行うことで、ソース電極層１３０、
ドレイン電極層１４０の短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅ
ｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶
液、フッ酸、シュウ酸、リン酸などの酸性の溶液を用いて行うことができる。なお、洗浄
処理により、酸化物半導体層１２２の一部がエッチングされ、凹部を有する。
例えば、第２の絶縁膜として形成した酸化窒化シリコン膜を平坦化後、当該酸化窒化シリ
コン膜上にリソグラフィ法によりレジストマスクを形成し、当該レジストマスクを用いて
、炭素やフッ素を有するガスを用いてドライエッチングすることにより酸化窒化シリコン
膜の開口処理を行う。次に、塩素やフッ素を有するガスを用いてドライエッチングするこ
とにより、ソース電極層１３０、ドレイン電極層１４０を形成することができる。
＜第２の酸化物絶縁膜１２３ａの形成＞
次に、酸化物半導体層１２２、絶縁層１７５上に酸化物絶縁層１２３として用いられる第
２の酸化物絶縁膜１２３ａを成膜する。第２の酸化物絶縁膜１２３ａは、第１の酸化物絶
縁膜と同様の方法で成膜することができ、第２の酸化物絶縁膜１２３ａは、酸化物半導体
膜よりも電子親和力が小さくなるように材料を選択することができる。
また、第２の酸化物絶縁膜１２３ａをロングスロー方式のスパッタリング法により成膜す
ることで、溝部１７４における第２の酸化物絶縁膜１２３ａの埋め込み性を向上させるこ
とができる。
例えば、第２の酸化物絶縁膜１２３ａとして、スパッタリング法により、Ｉｎ：Ｇａ：Ｚ
ｎ＝１：３：２（原子数比）のターゲットを用いて厚さ５ｎｍ成膜した酸化物絶縁膜を用
いることができる。
＜第３の絶縁膜１５０ａの形成＞
次に、第２の酸化物絶縁膜１２３ａ上にゲート絶縁層１５０となる第３の絶縁膜１５０ａ
を形成する。第３の絶縁膜１５０ａには、例えば、酸化アルミニウム、酸化マグネシウム
、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、
酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム
、酸化ハフニウムおよび酸化タンタルなどを用いることができる。なお、第３の絶縁膜１
５０ａは、上記材料の積層であってもよい。第３の絶縁膜１５０ａは、スパッタ法、ＣＶ
Ｄ法（プラズマＣＶＤ法、ＭＯＣＶＤ法、ＡＬＤ法など）、ＭＢＥ法、などを用いて形成
することができる。また、第３の絶縁膜１５０ａは、絶縁層１１０と同様の方法を適宜用
いて形成することができる。
例えば、第３の絶縁膜１５０ａとしてプラズマＣＶＤ法により酸化窒化シリコンを１０ｎ
ｍ形成することができる。
＜第２の導電膜１６０ａの形成＞
次に、第３の絶縁膜１５０ａ上にゲート電極層１６０となる第２の導電膜１６０ａを成膜
する。（図１０参照）。第２の導電膜１６０ａとしては、例えば、アルミニウム（Ａｌ）
、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）
、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ
）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、またはこれらを主成分とする
合金材料を用いることができる。第２の導電膜１６０ａは、スパッタ法やＣＶＤ法（プラ
ズマＣＶＤ法、ＭＯＣＶＤ法、ＡＬＤ法など）、ＭＢＥ法、蒸着法、めっき法などにより
形成することができる。また、第２の導電膜１６０ａとしては、窒素を含んだ導電膜を用
いてもよく、上記導電膜と窒素を含んだ導電膜の積層を用いてもよい。
例えば、窒化チタンをＡＬＤ法により厚さ１０ｎｍ形成し、タングステンをメタルＣＶＤ
法により厚さ１５０ｎｍ形成した積層構造を用いることができる。
＜平坦化処理＞
次に、平坦化処理を行う。平坦化処理は、ＣＭＰ法、ドライエッチング法などを用いて行
うことができる。平坦化処理は、第３の絶縁膜１５０ａが露出した時点で終了してもよい
し、第２の酸化物絶縁膜１２３ａが露出した時点で終了してもよいし、絶縁層１７５が露
出した時点で終了してもよい。これにより、ゲート電極層１６０、ゲート絶縁層１５０、
酸化物絶縁層１２３を形成することができる（図１１参照）。
なお、平坦化された絶縁層１７５上に第２の酸化物絶縁膜１２３ａ、または第３の絶縁膜
１５０ａを有している場合には、新たにレジストマスクを用いて加工してもよい。第２の
酸化物絶縁膜１２３ａ、または第３の絶縁膜１５０ａ上にリソグラフィ工程によりレジス
トマスクを形成する。当該マスクは、ゲート電極層１６０の上面部よりも広い面積を有し
ており、当該マスクにより第３の絶縁膜１５０ａと、第２の酸化物絶縁膜１２３ａを選択
的にエッチングし、ゲート絶縁層１５０、酸化物絶縁層１２３を形成することができる。
トランジスタ１０においては、酸素欠損が生じにくい酸化物絶縁層１２３を設けることに
より、チャネル幅方向における酸化物半導体層１２２の側面からの酸素の脱離が抑制され
、酸素欠損の生成を抑制することができる。その結果、電気的特性が向上され、信頼性の
高いトランジスタを実現できる。
＜絶縁層１７０の形成＞
次に、絶縁層１７５、酸化物絶縁層１２３、ゲート絶縁層１５０およびゲート電極層１６
０上に、絶縁層１７０を形成する（図１２参照）。また、絶縁層１７０は単層としてもよ
いし、積層としてもよい。絶縁層１７０は、絶縁層１１０と同様の材料、方法などを用い
て形成することができる。
また、絶縁層１７０は、スパッタリング法により形成した酸化アルミニウム膜とすること
が好ましい。スパッタリング法で酸化アルミニウム膜を成膜する際に、成膜時に使用する
ガスとして、酸素ガスを有することが望ましい。また、酸素ガスは１体積％以上１００体
積％以下、好ましくは４体積％以上１００体積％以下、さらに好ましくは１０体積％以上
１００体積％以下有することが望ましい。酸素を１体積％以上とすることで、絶縁層１７
０中、あるいは接する絶縁層に対して余剰酸素を供給することができる。
例えば、絶縁層１７０として、酸化アルミニウムをターゲットに用いて、スパッタリング
時に用いるガスとして、酸素ガスを５０体積％含有させて成膜を行い、厚さは２０ｎｍ乃
至４０ｎｍとすることができる。
次に、加熱処理を行ってもよい。当該加熱処理は、代表的には、１５０℃以上基板歪み点
未満、好ましくは２５０℃以上５００℃以下、更に好ましくは３００℃以上４５０℃以下
とすることができる。当該加熱処理により、絶縁層（例えば絶縁層１７５）に添加された
酸素が拡散し、酸化物半導体層１２２まで移動し、酸化物半導体層１２２中に存在する酸
素欠損に対して酸素を補填することができる。
本実施の形態では、酸素雰囲気下で、４００℃１時間の加熱処理を行うことができる。
なお、加熱処理は、その他の工程においても、随時行ってもよい。加熱処理を行うことで
、膜中に存在する欠陥を修復することができ、また界面準位を低減することができる。
＜酸素の添加＞
なお、酸素を添加する処理は、絶縁層１１０、絶縁層１７５に行ってもよいし、第１の酸
化物絶縁膜、第２の酸化物絶縁膜１２３ａに対して行ってもよい、その他の絶縁層に行っ
てもよい。添加する酸素として、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イ
オン等のいずれか一以上を用いる。また、酸素を添加する方法としては、イオンドーピン
グ法、イオン注入法、プラズマ浸漬イオン注入法等がある。
なお、酸素を添加する方法としてイオン注入法を用いる場合、酸素原子イオンを用いても
よいし、酸素分子イオンを用いてもよい。酸素分子イオンを用いると、添加される膜への
ダメージを低減することが可能である。酸素分子イオンは、当該酸素が添加される膜表面
で分離し、酸素原子イオンとなって添加される。酸素分子から酸素原子に分離するために
エネルギーが使用されるため、酸素分子イオンを当該酸素が添加される膜に添加した場合
における酸素原子イオンあたりのエネルギーは、酸素原子イオンを当該酸素が添加される
膜に添加した場合と比較して低い。このため、当該酸素が添加される膜のダメージを低減
できる。
また、酸素分子イオンを用いることで、当該酸素が添加される膜に注入される酸素原子イ
オンそれぞれのエネルギーが低減するため、酸素原子イオンが注入される位置が浅い。こ
のため、のちの加熱処理において、酸素原子が移動しやすくなり、酸化物半導体膜に、よ
り多くの酸素を供給することができる。
また、酸素分子イオンを注入する場合は、酸素原子イオンを注入する場合と比較して、酸
素原子イオンあたりのエネルギーが低い。このため、酸素分子イオンを用いて注入するこ
とで、加速電圧を高めることが可能であり、スループットを高めることが可能である。ま
た、酸素分子イオンを用いて注入することで、酸素原子イオンを用いた場合と比較して、
ドーズ量を半分にすることが可能である。この結果、スループットを高めることができる
。
当該酸素が添加される膜に酸素を添加する場合、当該酸素が添加される膜に酸素原子イオ
ンの濃度プロファイルのピークが位置するような条件を用いて、当該酸素が添加される膜
に酸素を添加することが好ましい。この結果、酸素原子イオンを注入する場合に比べて、
注入時の加速電圧を下げることができ、当該酸素が添加される膜のダメージを低減するこ
とが可能である。即ち、当該酸素が添加される膜の欠陥量を低減することができ、トラン
ジスタの電気特性の変動を抑制することが可能である。さらには、絶縁層１１０および酸
化物絶縁層１２１界面における酸素原子の添加量が、１×１０２１ａｔｏｍｓ／ｃｍ３未
満、または１×１０２０ａｔｏｍｓ／ｃｍ３未満、または１×１０１９ａｔｏｍｓ／ｃｍ
３未満となるように、当該酸素が添加される膜に酸素を添加することで、絶縁層１１０に
添加される酸素の量を低減できる。この結果、当該酸素が添加される膜へのダメージを低
減することが可能であり、トランジスタの電気特性の変動を抑制することができる。
また、酸素を有する雰囲気で発生させたプラズマに当該酸素が添加される膜を曝すプラズ
マ処理（プラズマ浸漬イオン注入法）により、当該酸素が添加される膜に酸素を添加して
もよい。酸素を有する雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の酸
化性気体を有する雰囲気がある。なお、基板１００側にバイアスを印加した状態で発生し
たプラズマに当該酸素が添加される膜を曝すことで、当該酸素が添加される膜への酸素添
加量を増加させることが可能であり好ましい。このようなプラズマ処理を行う装置の一例
として、アッシング装置がある。
例えば、加速電圧を５ｋＶとし、ドーズ量が１×１０１６／ｃｍ２の酸素分子イオンをイ
オン注入法により第１の酸化物絶縁膜に添加することができる。
以上の工程により、酸化物半導体膜の局在準位密度が低減され、優れた電気特性を有する
トランジスタを作製することができる。また、経時変化やストレス試験による電気特性の
変動の少ない、信頼性の高いトランジスタを作製することができる。
なお、トランジスタの形状は、上記に述べた構造に限定されない。トランジスタ１０の変
形例、および異なる構造例について、以下に説明する。
＜トランジスタ１０の変形例１：トランジスタ１１＞
図１に示すトランジスタ１０と形状の異なるトランジスタ１１について、図１３を用いて
説明する。
図１３（Ａ）、図１３（Ｂ）は、トランジスタ１１の上面図および断面図である。図１３
（Ａ）はトランジスタ１１の上面図であり、図１３（Ｂ）は、図１３（Ａ）の一点鎖線Ａ
１−Ａ２間、及びＡ３−Ａ４間の断面図である。
トランジスタ１１は、拡大した図１５（Ｂ）より、ゲート電極層１６０の側面部の形状に
おいて、テーパー角θ１を有し、変曲点を有していない点で、トランジスタ１０（図１５
（Ａ）参照）と異なる。当該構造を有することで、各層の埋め込み性を向上させることが
できる。
＜トランジスタ１０の変形例２：トランジスタ１２＞
図１に示すトランジスタ１０と形状の異なるトランジスタ１２について、図１４を用いて
説明する。
図１４（Ａ）、図１４（Ｂ）は、トランジスタ１２の上面図および断面図である。図１４
（Ａ）はトランジスタ１２の上面図であり、図１４（Ｂ）は、図１４（Ａ）の一点鎖線Ａ
１−Ａ２間、Ａ３−Ａ４間の断面図である。
トランジスタ１２は、拡大した図１５（Ｃ）より、ゲート電極層１６０の側面部の形状に
おいて、テーパー角θ１を有し、変曲点Ｐ１を有し、ゲート電極層１６０の上部領域の幅
Ｌ１が下部領域の幅Ｌ２よりも大きいという点で、トランジスタ１０と異なる。
なお、本実施の形態で説明するトランジスタの製造方法は、従来の半導体製造設備に容易
に導入することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明したトランジスタ１０、トランジスタ１１、トラ
ンジスタ１２とは構造の異なるトランジスタ１３、およびトランジスタ１３の作製方法に
ついて説明する。
図１６（Ａ）、図１６（Ｂ）は、本発明の一態様のトランジスタ１３の上面図および断面
図である。図１６（Ａ）は上面図であり、図１６（Ｂ）は図１６（Ａ）の一点鎖線Ａ１−
Ａ２間および、Ａ３−Ａ４間の断面図である。また、図１６（Ａ）では、図の明瞭化のた
めに一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ａ１−Ａ２
方向をチャネル長方向、一点鎖線Ａ３−Ａ４方向をチャネル幅方向と呼称する場合がある
。
トランジスタ１３は、図１６（Ａ）、図１６（Ｂ）に示すように溝部１７４において絶縁
層１７５の下面が、ソース電極層１３１、ドレイン電極層１４１の上面よりも突き出た形
状となっている点が、トランジスタ１０と異なる。
図１７にトランジスタ１３の拡大図を示す。また、トランジスタ１３は、溝部１７４に酸
化物絶縁層１２３、ゲート絶縁層１５０、ゲート電極層１６０（例えば、ゲート電極層１
６１、ゲート電極層１６２）を有している。ゲート電極層１６０は、溝部１７４において
、幅の異なる第１の領域１７１と第２の領域１７２、第３の領域１７３を有している。第
１の領域１７１は、第２の領域１７２、第３の領域１７３よりも上に位置し、第２の領域
１７２は第３の領域１７３よりも上に位置する。また、第１の領域の幅Ｌ１は、第２の領
域の幅Ｌ２に比して広くすることができるし、同じとすることができる。また、第３の領
域の幅Ｌ３は、第２の領域の幅Ｌ２に比して広くすることもできるし、同じとすることも
できるし、小さくすることもできる。
または、基板と平行な面とゲート電極層１６０の側面部により形成される角度をテーパー
角とした場合、トランジスタ１３は、第１の領域のテーパー角θ１、第２の領域のテーパ
ー角θ２、第３の領域のテーパー角θ３を有しているということができる。または、トラ
ンジスタ１３は、ゲート電極層１６０が変曲点Ｐ１、変曲点Ｐ２、変曲点Ｐ３を有してい
るということができる。なお、トランジスタ１３は、図１７（Ｂ）に示すように変曲点Ｐ
１、変曲点Ｐ２を有する形状とすることもできる。
または、トランジスタ１３において、ゲート電極層１６０の第１の領域１７１の側面部、
および第３の領域１７３の側面部は、第２の領域１７２において得られる接線Ｔ２よりも
外側に有することができる。
また、ゲート電極層１６０はくびれたような形状を有しているということもできる。また
、トランジスタ１３のゲート電極層１６０は、丸みを帯びた形状としてもよいし、直線形
状としてもよい。
この形状を有することにより、トランジスタ１３は、ゲート電極層１６０とソース電極層
１３１間、またはゲート電極層１６０とドレイン電極層１４１間で生じる寄生容量をさら
に低減させることができる。これにより、トランジスタ１３の遮断周波数特性が向上する
など、トランジスタ１３を高速応答させることが可能となる。
＜トランジスタ１３の作製方法＞
トランジスタ１３の作製方法を以下に説明する。なお、実施の形態１において説明したト
ランジスタ１０と同様の工程については、当該説明を援用する。
図８に示すように、絶縁層１７５ｂ、および導電層１３０ｂまでを形成する。
次に、図１８（Ａ）、図１８（Ｂ）に示すように、導電層１３０ｂを基板表面とほぼ垂直
方向にエッチングし、ソース電極層１３１、ドレイン電極層１４１を形成する。なお、こ
のとき酸化物半導体層１２２もわずかにエッチングしてもよいし、酸化物半導体層１２２
がエッチングされないようにしてもよい。
次に、第２の酸化物絶縁膜１２３ａ、第３の絶縁膜１５０ａ、導電膜１６１ａ、導電膜１
６２ａを順次成膜し（図１９参照）、平坦化処理を行い（図２０参照）、絶縁層１７０を
形成することで、トランジスタ１３を作製する（図２１参照）。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態３）
＜酸化物半導体の構造＞
本実施の形態では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉ
ｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−Ｏ
Ｓ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であっ
て不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離
秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔ
ｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない
（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物
半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期
構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、
物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２２（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うこ
とができる。
図２２（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２２（Ｂ）に示す。
図２２（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図２２（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２２（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図２２（Ｂ）および図２２（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレット
とペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。し
たがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる
。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙ
ｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図２２（Ｄ）参照。）。図２２（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図２２（Ｄ）に示す領域５１６１に相当する。
また、図２３（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図２３（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２３（Ｂ）、図２３（Ｃ）および図
２３（Ｄ）に示す。図２３（Ｂ）、図２３（Ｃ）および図２３（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
に対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２４（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解
析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図２４（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図２４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図２５（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図２５（Ｂ）に示す。図２５
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図２５（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図２５（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結
晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をする
とＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとな
る場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さ
らに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア
密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または
実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥
準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確
な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、
１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお
、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化
物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を
明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと
起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼
ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ
線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検
出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎ
ｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観
測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプロ
ーブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎ
ｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い
領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される
場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高
分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認す
ることのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ
ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２６は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２６より、ａ−ｌｉｋ
ｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図２６中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ
２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ
およびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／
ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
２６中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよ
びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−Ｏ
Ｓと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、
ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
（実施の形態４）
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面を
参照して説明する。
＜断面構造＞
図２７（Ａ）に本発明の一態様の半導体装置の断面図を示す。図２７（Ａ）において、Ｘ
１−Ｘ２方向はチャネル長方向、Ｙ１−Ｙ２方向はチャネル幅方向を示す。図２７（Ａ）
に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２２００を有し、上
部に第２の半導体材料を用いたトランジスタ２１００を有している。図２７（Ａ）では、
第２の半導体材料を用いたトランジスタ２１００として、先の実施の形態で例示したトラ
ンジスタを適用した例を示している。なお、一点鎖線より左側がトランジスタのチャネル
長方向の断面、右側がチャネル幅方向の断面である。
第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好ましい
。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含
む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミ
ニウムガリウム、リン化インジウム、窒化ガリウム、有機半導体など）とし、第２の半導
体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコ
ンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いた
トランジスタは、先の実施の形態で例示したトランジスタを適用することで、優れたサブ
スレッショルド特性が得られ、微細なトランジスタとすることが可能である。また、スイ
ッチ速度が速いため高速動作が可能であり、オフ電流が低いためリーク電流が小さい。
トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジス
タのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、酸
化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造な
ど、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図２７（Ａ）に示す構成では、トランジスタ２２００の上部に、絶縁体２２０１、絶縁体
２２０７を介してトランジスタ２１００が設けられている。また、トランジスタ２２００
とトランジスタ２１００の間には、複数の配線２２０２が設けられている。また、各種絶
縁体に埋め込まれた複数のプラグ２２０３により、上層と下層にそれぞれ設けられた配線
や電極が電気的に接続されている。また、トランジスタ２１００を覆う絶縁体２２０４と
、絶縁体２２０４上に配線２２０５と、が設けられている。
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、
より高密度に複数の回路を配置することができる。
ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合、
トランジスタ２２００の半導体膜の近傍に設けられる絶縁体中の水素はシリコンのダング
リングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方、
上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２１
００の半導体膜の近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成
する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合
がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸化
物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡散
を防止する機能を有する絶縁体２２０７を設けることは特に効果的である。絶縁体２２０
７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上すること
に加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００の
信頼性も同時に向上させることができる。
絶縁体２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウ
ム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸
化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
また、酸化物半導体膜を含んで構成されるトランジスタ２１００を覆うように、トランジ
スタ２１００上に水素の拡散を防止する機能を有するブロック膜を形成することが好まし
い。当該ブロック膜としては、絶縁体２２０７と同様の材料を用いることができ、特に酸
化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不
純物および酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。した
がって、トランジスタ２１００を覆う当該ブロック膜として酸化アルミニウム膜を用いる
ことで、トランジスタ２１００に含まれる酸化物半導体膜からの酸素の脱離を防止すると
ともに、酸化物半導体膜への水および水素の混入を防止することができる。なお、当該ブ
ロック膜は、絶縁体２２０４を積層にすることで用いてもよいし、絶縁体２２０４の下側
に設けてもよい。
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプの
トランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（ト
ライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を、
図２７（Ｄ）に示す。半導体基板２２１１の上に、絶縁体２２１２が設けられている。半
導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお、凸部の上には
、絶縁体が設けられていてもよい。その絶縁体は、凸部を形成するときに、半導体基板２
２１１がエッチングされないようにするためのマスクとして機能するものである。なお、
凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太
い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁体２２１４が設
けられ、その上には、ゲート電極２２１３が設けられている。半導体基板２２１１には、
ソース領域およびドレイン領域２２１５が形成されている。なお、ここでは、半導体基板
２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限
定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても構わ
ない。
＜回路構成例＞
上記構成において、トランジスタ２１００やトランジスタ２２００の電極を適宜接続する
ことにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体装
置を用いることにより実現できる回路構成の例を説明する。
＜ＣＭＯＳインバータ回路＞
図２７（Ｂ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のト
ランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯ
Ｓインバータの構成を示している。
＜ＣＭＯＳアナログスイッチ＞
また、図２７（Ｃ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそ
れぞれのソースとドレインを接続した構成を示している。このような構成とすることで、
いわゆるＣＭＯＳアナログスイッチとして機能させることができる。
＜記憶装置の例＞
本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保
持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図２８
に示す。
図２８（Ａ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第
２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。
なお、トランジスタ３３００としては、実施の形態１および２で説明したトランジスタを
用いることができる。
図２８（Ｂ）に図２８（Ａ）に示す半導体装置の断面図を示す。当該断面図の半導体装置
では、トランジスタ３３００にバックゲートを設けた構成を示しているが、バックゲート
を設けない構成であってもよい。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトラン
ジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることによ
り長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要
としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが
可能となるため、消費電力を十分に低減することができる。
図２８（Ａ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気
的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接
続されている。また、第３の配線３００３はトランジスタ３３００のソース電極またはド
レイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲ
ート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極は、ト
ランジスタ３３００のソース電極またはドレイン電極の他方、および容量素子３４００の
第１の端子と電気的に接続され、第５の配線３００５は容量素子３４００の第２の端子と
電気的に接続されている。
図２８（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可
能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、およ
び容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲートには、所定
の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以
下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。
その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にし
て、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲート
に与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲートの
電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジス
タ３２００のゲートに保持された電荷量に応じて、第２の配線３００２は異なる電位をと
る。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲ
ート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、
トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけの
しきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トラ
ンジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうも
のとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位
Ｖ０とすることにより、トランジスタ３２００のゲートに与えられた電荷を判別できる。
例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線
３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０
（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。この
ため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すこと
ができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。例えば、情報を読み出さないメモリセルにおいては、ゲートの
状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔ
ｈ＿Ｈより小さい電位を第５の配線３００５に与えることで所望のメモリセルの情報のみ
を読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおいては、ゲ
ートの状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり
、Ｖｔｈ＿Ｌより大きい電位を第５の配線３００５に与えることで所望のメモリセルの情
報のみを読み出せる構成とすればよい。
図２８（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図２８（Ａ
）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が
可能である。
次に、情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮
遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と
容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変
化する。第３の配線３００３の電位の変化量は、容量素子３４００の第１の端子の電位（
あるいは容量素子３４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３４００の第１の端子の電位をＶ、容量素子３４００の容量をＣ、第３
の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の
電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×
ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素
子３４００の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電
位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）
／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（Ｃ
Ｂ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用された
トランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトラン
ジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（
容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなく
ても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続
先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された
内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細
書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複
数のケースが考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない
。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗
素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、
発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、
ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り
出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成する
ことが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオード
など）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機
材料、無機材料、部品、装置、動作方法、製造方法などが単数または複数記載された図面
または文章において、その一部分を取り出して、発明の一態様を構成することが可能であ
るものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有
して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容
量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、
Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層
を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個
（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ
）の要素を抜き出して、発明の一態様を構成することは可能である。
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
図２９（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す平面図である。撮像装
置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺回
路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ列
（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する。
周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ複
数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有す
る。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０およ
び周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある
。例えば、周辺回路２６０は周辺回路の一部といえる。
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光Ｐ
１を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換
回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に形成してもよ
い。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。なお
、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０
のいずれか一以上を省略してもよい。
また、図２９（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画素
２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向および
列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００にお
ける撮像の品質をより高めることができる。
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの副
画素２１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせる
ことで、カラー画像表示を実現するための情報を取得することができる。
図３０（Ａ）は、カラー画像を取得するための画素２１１の一例を示す平面図である。図
３０（Ａ）に示す画素２１１は、赤（Ｒ）の波長帯域の光を透過するカラーフィルタが設
けられた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長帯域の光
を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」ともい
う）および青（Ｂ）の波長帯域の光を透過するカラーフィルタが設けられた副画素２１２
（以下、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとして
機能させることができる。
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２３
１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、副
画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２５
３に接続している。また、本明細書等において、例えばｎ行目（ｎは１以上ｐ以下の整数
）の画素２１１に接続された配線２４８および配線２４９を、それぞれ配線２４８［ｎ］
および配線２４９［ｎ］と記載する。また、例えばｍ列目（ｍは１以上ｑ以下の整数）の
画素２１１に接続された配線２５３を、配線２５３［ｍ］と記載する。なお、図３０（Ａ
）において、ｍ列目の画素２１１が有する副画素２１２Ｒに接続する配線２５３を配線２
５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を配線２５３［ｍ］Ｇ、および副画
素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂと記載している。副画素２１２は
、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置２００は、隣接する画素２１１の、同じ波長帯域の光を透過するカラーフ
ィルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有する
。図３０（Ｂ）に、ｎ行ｍ列に配置された画素２１１が有する副画素２１２と、該画素２
１１に隣接するｎ＋１行ｍ列に配置された画素２１１が有する副画素２１２の接続例を示
す。図３０（Ｂ）において、ｎ行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配
置された副画素２１２Ｒがスイッチ２０１を介して接続されている。また、ｎ行ｍ列に配
置された副画素２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２
を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列
に配置された副画素２１２Ｂがスイッチ２０３を介して接続されている。
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定さ
れず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィ
ルタを用いてもよい。１つの画素２１１に３種類の異なる波長帯域の光を検出する副画素
２１２を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設
けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副
画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ
）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加え
て、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１
１を用いてもよい。１つの画素２１１に４種類の異なる波長帯域の光を検出する副画素２
１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、例えば、図３０（Ａ）において、赤の波長帯域を検出する副画素２１２、緑の波長
帯域を検出する副画素２１２、および青の波長帯域を検出する副画素２１２の画素数比（
または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比
）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受
光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例えば
、同じ波長帯域を検出する副画素２１２を２つ以上設けることで、冗長性を高め、撮像装
置２００の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）
フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用い
ることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和すること
を防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装
置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図３１の
断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レン
ズ２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具体
的には、図３１（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２５
４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路２
３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７の
一部によって遮光されてしまうことがある。したがって、図３１（Ｂ）に示すように光電
変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２０
が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６を
光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供すること
ができる。
図３１に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された
光電変換素子を用いてもよい。
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用
いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セ
レン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金
等がある。
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、
Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子２
２０を実現できる。
ここで、撮像装置２００が有する１つの画素２１１は、図３０に示す副画素２１２に加え
て、第１のフィルタを有する副画素２１２を有してもよい。
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を
用いて画素を構成する一例について説明する。
図３２（Ａ）、図３２（Ｂ）は、撮像装置を構成する素子の断面図である。
図３２（Ａ）に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたトラ
ンジスタ３５１、トランジスタ３５１上に積層して配置された酸化物半導体を用いたトラ
ンジスタ３５２およびトランジスタ３５３、ならびにシリコン基板３００に設けられた、
アノード３６１と、カソード３６２を有するフォトダイオード３６０を含む。各トランジ
スタおよびフォトダイオード３６０は、種々のプラグ３７０および配線３７１と電気的な
接続を有する。また、フォトダイオード３６０のアノード３６１は、低抵抗領域３６３を
介してプラグ３７０と電気的に接続を有する。
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダイ
オード３６０を有する層３１０と、層３１０と接して設けられ、配線３７１を有する層３
２０と、層３２０と接して設けられ、トランジスタ３５２およびトランジスタ３５３を有
する層３３０と、層３３０と接して設けられ、配線３７２および配線３７３を有する層３
４０を備えている。
なお、図３２（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ３
５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする
。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保するこ
とができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオー
ド３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層３１
０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３１０を省
略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
また、図３２（Ａ）の断面図において、層３１０に設けるフォトダイオード３６０と、層
３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素
の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、図３２（Ｂ）は、撮像装置は層３４０側にフォトダイオード３６５をトランジスタ
の上に配置した構造とすることができる。図３２（Ｂ）において、例えば層３１０には、
シリコンを用いたトランジスタ３５１と、トランジスタ３５０を有し、層３２０には配線
３７１を有し、層３３０には酸化物半導体層を用いたトランジスタ３５２、トランジスタ
３５３を有し、層３４０にはフォトダイオード３６５を有しており、フォトダイオード３
６５は半導体層３６６、半導体層３６７、半導体層３６８で構成されており、配線３７３
と、プラグ３７０を介した配線３７４と電気的に接続している。
図３２（Ｂ）に示す素子構成とすることで、開口率を向上させることができる。
また、フォトダイオード３６５には、非晶質シリコン膜や微結晶シリコン膜などを用いた
ｐｉｎ型ダイオード素子などを用いてもよい。フォトダイオード３６５は、ｎ型の半導体
層３６８、ｉ型の半導体層３６７、およびｐ型の半導体層３６６が順に積層された構成を
有している。ｉ型の半導体層３６７には非晶質シリコンを用いることが好ましい。また、
ｐ型の半導体層３６６およびｎ型の半導体層３６８には、それぞれの導電型を付与するド
ーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質
シリコンを光電変換層とするフォトダイオード３６５は可視光の波長領域における感度が
高く、微弱な可視光を検知しやすい。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態５）
＜ＲＦタグ＞
本実施の形態では、先の実施の形態で説明したトランジスタ、または記憶装置を含むＲＦ
タグについて、図３３を参照して説明する。
本実施の形態におけるＲＦタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶
し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このよう
な特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個
体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには極
めて高い信頼性が要求される。
ＲＦタグの構成について図３３を用いて説明する。図３３は、ＲＦタグの構成例を示すブ
ロック図である。
図３３に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどとも
いう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８
０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８
０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。
なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑制
することが可能な材料、例えば、酸化物半導体が用いられた構成としてもよい。これによ
り、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防
止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができ
る。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行
う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電
波方式の３つに大別される。本実施の形態に示すＲＦタグ８００は、そのいずれの方式に
用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアン
テナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８
０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流
、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑
化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側また
は出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が
大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないよ
うに制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための
回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよ
い。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０
９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成す
るための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応
じて変調を行うための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、
入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを
有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行
うための回路である。
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
ここで、先の実施の形態で説明した記憶回路を、記憶回路８１０に用いることができる。
本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため、
ＲＦタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの書
き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、データ
の読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、
データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制すること
ができる。
また、本発明の一態様の記憶回路は、不揮発性のメモリとして用いることが可能であるた
め、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデー
タを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにして
おくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで
、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ
固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることが
なく出荷後の製品に対応した顧客管理が容易となる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態６）
本実施の形態では、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。
図３４は、先の実施の形態で説明したトランジスタを少なくとも一部に用いたＣＰＵの一
例の構成を示すブロック図である。
＜ＣＰＵの回路図＞
図３４に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有し
ている。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。書き換え
可能なＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよ
い。もちろん、図３４に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際
のＣＰＵはその用途によって多種多様な構成を有している。例えば、図３４に示すＣＰＵ
または演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並
列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱え
るビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることが
できる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するた
めの信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム
実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状
態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレ
スを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成す
る内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図３４に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、実施の形態１および２に示したトランジスタを用いること
ができる。
図３４に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１
９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる
。
＜記憶回路＞
図３５は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。
記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶
データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素
子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路
１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、
を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダク
タなどのその他の素子をさらに有していても良い。
ここで、回路１２０２には、先の実施の形態で説明した記憶装置を用いることができる。
記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０
９のゲートには接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力さ
れ続ける構成とする。例えば、トランジスタ１２０９の第１ゲートが抵抗等の負荷を介し
て接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態
）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレ
インの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースと
ドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力され
る制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、ト
ランジスタ１２１４のオン状態またはオフ状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接
続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの
他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０
８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力され
る。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤ
によって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のス
イッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第
２の端子の間は非導通状態となる。
なお、図３５におけるトランジスタ１２０９では第２ゲート（第２のゲート電極：バック
ゲート）を有する構成を図示している。第１ゲートには制御信号ＷＥを入力し、第２ゲー
トには制御信号ＷＥ２を入力することができる。制御信号ＷＥ２は、一定の電位の信号と
すればよい。当該一定の電位には、例えば、接地電位ＧＮＤやトランジスタ１２０９のソ
ース電位よりも小さい電位などが選ばれる。このとき、制御信号ＷＥ２は、トランジスタ
１２０９のしきい値電圧を制御するための電位信号であり、ゲート電圧ＶＧが０Ｖ時の電
流をより低減することができる。また、制御信号ＷＥ２は、制御信号ＷＥと同じ電位信号
であってもよい。なお、トランジスタ１２０９としては、第２ゲートを有さないトランジ
スタを用いることもできる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図３４では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。
なお、図３５では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。
また、図３５において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるトラ
ンジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外
にも、チャネルが酸化物半導体層で形成されるトランジスタを含んでいてもよく、残りの
トランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成
されるトランジスタとすることもできる。
図３５における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
本発明の一態様における半導体装置では、記憶素子１２００に電源電圧が供給されない間
は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０
８によって保持することができる。
また、酸化物半導体層にチャネルが形成されるトランジスタはオフ電流が極めて小さい。
例えば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を有
するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。その
ため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１
２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわた
り保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（デ
ータ）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（
オン状態、またはオフ状態）に変換して、回路１２０２から読み出すことができる。それ
故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号
を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１
２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬ
ＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、Ｒ
Ｆ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグにも応用可能である。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態７）
本実施の形態では、本発明の一態様のトランジスタを利用した表示装置の構成例について
説明する。
＜表示装置回路構成例＞
図３６（Ａ）は、本発明の一態様の表示装置の上面図であり、図３６（Ｂ）は、本発明の
一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明
するための回路図である。また、図３６（Ｃ）は、本発明の一態様の表示装置の画素に有
機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である
。
画素部に配置するトランジスタは、実施の形態１乃至３に従って形成することができる。
また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチ
ャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと
同一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジ
スタを用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置の上面図の一例を図３６（Ａ）に示す。表示装置の基板
７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路７０
３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路
７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、および第２
の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領域
には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の
基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部
を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図３６（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線
駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設
ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７
００の外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増
える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことがで
き、信頼性の向上、または歩留まりの向上を図ることができる。なお、第１の走査線駆動
回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４のいずれかが基板７０
０上に実装された構成や基板７００の外部に設けられた構成としてもよい。
＜液晶表示装置＞
また、画素の回路構成の一例を図３６（Ｂ）に示す。ここでは、一例としてＶＡ型液晶表
示装置の画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの
画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動
できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素
電極層に印加する信号を、独立して制御できる。
トランジスタ７１６の走査線７１２と、トランジスタ７１７の走査線７１３には、異なる
ゲート信号を与えることができるように分離されている。一方、信号線７１４は、トラン
ジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７１６とトラ
ンジスタ７１７は実施の形態１乃至３で説明するトランジスタを適宜用いることができる
。これにより、信頼性の高い液晶表示装置を提供することができる。
また、トランジスタ７１６には、第１の画素電極が電気的に接続され、トランジスタ７１
７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極とは、
それぞれ分離されている。なお、第１の画素電極及び第２の画素電極の形状としては、特
に限定は無い。例えば、第１の画素電極は、Ｖ字状とすればよい。
トランジスタ７１６のゲート電極は走査線７１２と接続され、トランジスタ７１７のゲー
ト電極は走査線７１３と接続されている。走査線７１２と走査線７１３に異なるゲート信
号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミングを異ならせ、液晶
の配向を制御できる。
また、容量配線７１０と、誘電体として機能するゲート絶縁層と、第１の画素電極層また
は第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン設計では、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備え
る。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成さ
れ、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成さ
れる。
なお、図３６（Ｂ）に示す画素回路は、これに限定されない。例えば、図３６（Ｂ）に示
す画素回路に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理
回路などを追加してもよい。
＜有機ＥＬ表示装置＞
画素の回路構成の他の一例を図３６（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示
装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、
他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして
、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、そ
の励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光
素子は、電流励起型の発光素子と呼ばれる。
図３６（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のト
ランジスタを１つの画素に２つ用いる例を示す。また、当該画素回路は、デジタル時間階
調駆動を適用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素
子７２４および容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲ
ート電極層が走査線７２６に接続され、第１電極（ソース電極層およびドレイン電極層の
一方）が信号線７２５に接続され、第２電極（ソース電極層およびドレイン電極層の他方
）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７
２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電
源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されて
いる。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一
基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２には実施の形態１乃
至３で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機
ＥＬ表示装置を提供することができる。
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低
電源電位とは、電源線７２７に供給される高電源電位より低い電位であり、例えばＧＮＤ
、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい
値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４
に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２
４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しき
い値電圧を含む。
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省
略できる。
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方
式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態とな
るようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジス
タ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用ト
ランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動
用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２
４の順方向電圧に駆動用トランジスタ７２２のしきい値電圧Ｖｔｈを加えた値以上の電圧
をかける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入
力し、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作
させるために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高く
する。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を
流し、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図３６（Ｃ）に示す画素構成に限定されない。例えば、図３６
（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論
理回路などを追加してもよい。
図３６で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位
側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気
的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し
、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位を
印加するなど、上記で例示した電位を入力可能な構成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例え
ば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機
ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤ
など）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子
、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディス
プレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタ
ルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、Ｍ
ＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子
、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ
を用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁
気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有して
いても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。
電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（
ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃ
ｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子
を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過
型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶デ
ィスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例として
は、電子ペーパーなどがある。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、図
３７を用いて説明を行う。
＜表示モジュール＞
図３７に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との
間に、ＦＰＣ６００３に接続されたタッチパネル６００４、ＦＰＣ６００５に接続された
表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板
６０１０、バッテリー６０１１を有する。なお、バックライトユニット６００７、バッテ
リー６０１１、タッチパネル６００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、表示パネル６００６であったり、プリント基板
に実装された集積回路に用いることができる。
上部カバー６００１および下部カバー６００２は、タッチパネル６００４および表示パネ
ル６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル６００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル６
００６に重畳して用いることができる。また、表示パネル６００６の対向基板（封止基板
）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル６
００６の各画素内に光センサを設け、光学式のタッチパネル機能を付加することも可能で
ある。または、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方
式のタッチパネル機能を付加することも可能である。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライト
ユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０から発
生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム６００
９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー６０１１であってもよい。なお、商用電源を用いる場合
には、バッテリー６０１１を省略することができる。
また、表示モジュール６０００には、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態９）
本実施の形態では、本発明の一態様に係る半導体装置の使用例について説明する。
＜リードフレーム型のインターポーザを用いたパッケージ＞
図３８（Ａ）に、リードフレーム型のインターポーザを用いたパッケージの断面構造を表
す斜視図を示す。図３８（Ａ）に示すパッケージは、本発明の一態様に係る半導体装置に
相当するチップ７５１が、ワイヤボンディング法により、インターポーザ７５０上の端子
７５２と接続されている。端子７５２は、インターポーザ７５０のチップ７５１がマウン
トされている面上に配置されている。そしてチップ７５１はモールド樹脂７５３によって
封止されていてもよいが、各端子７５２の一部が露出した状態で封止されるようにする。
パッケージが回路基板に実装されている電子機器（携帯電話）のモジュールの構成を、図
３８（Ｂ）に示す。図３８（Ｂ）に示す携帯電話のモジュールは、プリント配線基板１８
０１に、パッケージ１８０２と、バッテリー１８０４とが実装されている。また、表示素
子が設けられたパネル１８００に、プリント配線基板１８０１がＦＰＣ１８０３によって
実装されている。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態１０）
本実施の形態では、本発明の一態様の電子機器及び照明装置について、図面を用いて説明
する。
＜電子機器＞
本発明の一態様の半導体装置を用いて、電子機器や照明装置を作製できる。また、本発明
の一態様の半導体装置を用いて、信頼性の高い電子機器や照明装置を作製できる。また本
発明の一態様の半導体装置を用いて、タッチセンサの検出感度が向上した電子機器や照明
装置を作製できる。
電子機器としては、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともい
う）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタル
フォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携
帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
また、本発明の一態様の電子機器又は照明装置は可撓性を有する場合、家屋やビルの内壁
もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能であ
る。
また、本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用
いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオ
ンポリマー電池）等のリチウムイオン二次電池、リチウムイオン電池、ニッケル水素電池
、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛
電池などが挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信する
ことで、表示部で映像や情報等の表示を行うことができる。また、電子機器が二次電池を
有する場合、アンテナを、非接触電力伝送に用いてもよい。
図３９（Ａ）は携帯型ゲーム機であり、筐体７１０１、筐体７１０２、表示部７１０３、
表示部７１０４、マイク７１０５、スピーカー７１０６、操作キー７１０７、スタイラス
７１０８等を有する。本発明の一態様に係る半導体装置は、筐体７１０１に内蔵されてい
る集積回路、ＣＰＵなどに用いることができる。表示部７１０３または表示部７１０４に
本発明の一態様に係る発光装置を用いることで、ユーザーの使用感に優れ、品質の低下が
起こりにくい携帯型ゲーム機を提供することができる。なお、図３９（Ａ）に示した携帯
型ゲーム機は、２つの表示部７１０３と表示部７１０４とを有しているが、携帯型ゲーム
機が有する表示部の数は、これに限定されない。
図３９（Ｂ）は、スマートウオッチであり、筐体７３０２、表示部７３０４、操作ボタン
７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する
。本発明の一態様に係る半導体装置は筐体７３０２に内蔵されているメモリ、ＣＰＵなど
に用いることができる。
図３９（Ｃ）は、携帯情報端末であり、筐体７５０１に組み込まれた表示部７５０２の他
、操作ボタン７５０３、外部接続ポート７５０４、スピーカー７５０５、マイク７５０６
、表示部７５０２などを備えている。本発明の一態様に係る半導体装置は、筐体７５０１
に内蔵されているモバイル用メモリ、ＣＰＵなどに用いることができる。なお、表示部７
５０２は、非常に高精細とすることができるため、中小型でありながらフルハイビジョン
、４ｋ、または８ｋなど、様々な表示を行うことができ、非常に鮮明な画像を得ることが
できる。
図３９（Ｄ）はビデオカメラであり、第１筐体７７０１、第２筐体７７０２、表示部７７
０３、操作キー７７０４、レンズ７７０５、接続部７７０６等を有する。操作キー７７０
４およびレンズ７７０５は第１筐体７７０１に設けられており、表示部７７０３は第２筐
体７７０２に設けられている。そして、第１筐体７７０１と第２筐体７７０２とは、接続
部７７０６により接続されており、第１筐体７７０１と第２筐体７７０２の間の角度は、
接続部７７０６により変更が可能である。表示部７７０３における映像を、接続部７７０
６における第１筐体７７０１と第２筐体７７０２との間の角度に従って切り替える構成と
しても良い。レンズ７７０５の焦点となる位置には本発明の一態様の撮像装置を備えるこ
とができる。本発明の一態様に係る半導体装置は、第１筐体７７０１に内蔵されている集
積回路、ＣＰＵなどに用いることができる。
図３９（Ｅ）は、デジタルサイネージであり、電柱７９０１に設置された表示部７９０２
を備えている。本発明の一態様に係る半導体装置は、表示部７９０２の制御回路に用いる
ことができる。
図４０（Ａ）はノート型パーソナルコンピュータであり、筐体８１２１、表示部８１２２
、キーボード８１２３、ポインティングデバイス８１２４等を有する。本発明の一態様に
係る半導体装置は、筐体８１２１内に内蔵されているＣＰＵや、メモリに適用することが
できる。なお、表示部８１２２は、非常に高精細とすることができるため、中小型であり
ながら８ｋの表示を行うことができ、非常に鮮明な画像を得ることができる。
図４０（Ｂ）に自動車９７００の外観を示す。図４０（Ｃ）に自動車９７００の運転席を
示す。自動車９７００は、車体９７０１、車輪９７０２、ダッシュボード９７０３、ライ
ト９７０４等を有する。本発明の一態様の半導体装置は、自動車９７００の表示部、およ
び制御用の集積回路に用いることができる。例えば、図４０（Ｃ）に示す表示部９７１０
乃至表示部９７１５に本発明の一態様の半導体を設けることができる。
表示部９７１０と表示部９７１１は、自動車のフロントガラスに設けられた表示装置、ま
たは入出力装置である。本発明の一態様の表示装置、または入出力装置は、表示装置、ま
たは入出力装置が有する電極を、透光性を有する導電性材料で作製することによって、反
対側が透けて見える、いわゆるシースルー状態の表示装置、または入出力装置とすること
ができる。シースルー状態の表示装置、または入出力装置であれば、自動車９７００の運
転時にも視界の妨げになることがない。よって、本発明の一態様の表示装置、または入出
力装置を自動車９７００のフロントガラスに設置することができる。なお、表示装置、ま
たは入出力装置に、表示装置、または入出力装置を駆動するためのトランジスタなどを設
ける場合には、有機半導体材料を用いた有機トランジスタや、酸化物半導体を用いたトラ
ンジスタなど、透光性を有するトランジスタを用いるとよい。
表示部９７１２はピラー部分に設けられた表示装置である。例えば、車体に設けられた撮
像手段からの映像を表示部９７１２に映し出すことによって、ピラーで遮られた視界を補
完することができる。表示部９７１３はダッシュボード部分に設けられた表示装置である
。例えば、車体に設けられた撮像手段からの映像を表示部９７１３に映し出すことによっ
て、ダッシュボードで遮られた視界を補完することができる。すなわち、自動車の外側に
設けられた撮像手段からの映像を映し出すことによって、死角を補い、安全性を高めるこ
とができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感
なく安全確認を行うことができる。
また、図４０（Ｄ）は、運転席と助手席にベンチシートを採用した自動車の室内を示して
いる。表示部９７２１は、ドア部に設けられた表示装置、または入出力装置である。例え
ば、車体に設けられた撮像手段からの映像を表示部９７２１に映し出すことによって、ド
アで遮られた視界を補完することができる。また、表示部９７２２は、ハンドルに設けら
れた表示装置である。表示部９７２３は、ベンチシートの座面の中央部に設けられた表示
装置である。なお、表示装置を座面や背もたれ部分などに設置して、当該表示装置を、当
該表示装置の発熱を熱源としたシートヒーターとして利用することもできる。
表示部９７１４、表示部９７１５、または表示部９７２２はナビゲーション情報、スピー
ドメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他
様々な情報を提供することができる。また、表示部に表示される表示項目やレイアウトな
どは、使用者の好みに合わせて適宜変更することができる。なお、上記情報は、表示部９
７１０乃至表示部９７１３、表示部９７２１、表示部９７２３にも表示することができる
。また、表示部９７１０乃至表示部９７１５、表示部９７２１乃至表示部９７２３は照明
装置として用いることも可能である。また、表示部９７１０乃至表示部９７１５、表示部
９７２１乃至表示部９７２３は加熱装置として用いることも可能である。
また、図４１（Ａ）に、カメラ８０００の外観を示す。カメラ８０００は、筐体８００１
、表示部８００２、操作ボタン８００３、シャッターボタン８００４、結合部８００５等
を有する。またカメラ８０００には、レンズ８００６を取り付けることができる。
結合部８００５は、電極を有し、後述するファインダー８１００のほか、ストロボ装置等
を接続することができる。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換する
ことが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８０
０２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像す
ることも可能である。
表示部８００２に、本発明の一態様の表示装置、または入出力装置を適用することができ
る。
図４１（Ｂ）には、カメラ８０００にファインダー８１００を取り付けた場合の例を示し
ている。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１には、カメラ８０００の結合部８００５と係合する結合部を有しており、フ
ァインダー８１００をカメラ８０００に取り付けることができる。また当該結合部には電
極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示
させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８
１０２の表示のオン・オフを切り替えることができる。
筐体８１０１の中にある、集積回路、イメージセンサに本発明の一態様の半導体装置を適
用することができる。
なお、図４１（Ａ）（Ｂ）では、カメラ８０００とファインダー８１００とを別の電子機
器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、本発明の
一態様の表示装置、または入出力装置を備えるファインダーが内蔵されていてもよい。
また、図４１（Ｃ）には、ヘッドマウントディスプレイ８２００の外観を示している。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０
３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッ
テリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０
３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させ
ることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動き
を捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入
力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。
本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使
用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知する
ことにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１
には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用
者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部
の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させても
よい。
本体８２０３の内部の集積回路に、本発明の一態様の半導体装置を適用することができる
。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
（実施の形態１１）
本実施の形態では、本発明の一態様に係る半導体装置を用いたＲＦタグの使用例について
図４２を用いながら説明する。
＜ＲＦタグの使用例＞
ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証
書類（運転免許証や住民票等、図４２（Ａ）参照）、乗り物類（自転車等、図４２（Ｂ）
参照）、包装用容器類（包装紙やボトル等、図４２（Ｃ）参照）、記録媒体（ＤＶＤやビ
デオテープ等、図４２（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物
類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置
、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り
付ける荷札（図４２（Ｅ）、図４２（Ｆ）参照）等に設けて使用することができる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物
品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれ
ば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ
４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザ
イン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書
類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けるこ
とができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器
類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一
態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図る
ことができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付ける
ことにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係わる半導体装置を用いたＲＦタグを、本実施の形態に
挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できる
ため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であって
も情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも
好適に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
実施の形態１にて説明したトランジスタを作製し、断面観察を行った結果について説明す
る。
サンプルは、実施の形態１において説明した方法により作製した。
絶縁層１１０には、プラズマＣＶＤ法で１００ｎｍ成膜した酸化窒化シリコン膜を用いた
。当該酸化窒化シリコン膜の成膜条件は、成膜用ガス流量をシラン５ｓｃｃｍ、一酸化二
窒素１０００ｓｃｃｍとし、成膜時のチャンバー内圧力を隔膜式バラトロンセンサーおよ
びＡＰＣバルブ制御により１３３．３０Ｐａとし、ＲＦ電源周波数を１３．５６ＭＨｚと
し、成膜時のパワーは３５Ｗとし、電極間の距離を２０ｍｍとし、成膜時の基板加熱温度
を３２５℃とした。
酸化物絶縁層１２１には、スパッタリング法によりＩｎ：Ｇａ：Ｚｎ＝１：３：４（原子
数比）の組成のターゲットを用いて２０ｎｍ成膜したものを用いた。酸化物絶縁層１２１
の成膜条件は、成膜時のチャンバー内圧力を０．７Ｐａとし、成膜時のパワーはＤＣ電源
を用いて０．５ｋＷとし、スパッタリング用のガス流量をＡｒガス４０ｓｃｃｍ、酸素ガ
ス５ｓｃｃｍとし、サンプルーターゲット間の距離を６０ｍｍとし、成膜時の基板加熱温
度を２００℃とした。
酸化物半導体層１２２には、スパッタリング法によりＩｎ：Ｇａ：Ｚｎ＝１：１：１の組
成のターゲットを用いて１５ｎｍ成膜したものを用いた。酸化物半導体層１２２の成膜条
件は、成膜時のチャンバー内圧力を０．７Ｐａとし、成膜時のパワーはＤＣ電源を用いて
０．５ｋＷとし、スパッタリング用のガス流量をＡｒガス３０ｓｃｃｍ、酸素ガス１５ｓ
ｃｃｍとし、サンプルーターゲット間の距離を６０ｍｍとし、成膜時の基板加熱温度を３
００℃とした。
ソース電極層１３０、ドレイン電極層１４０には、スパッタリング法により２０ｎｍ成膜
したタングステン膜を用いた。当該タングステン膜の成膜条件は、成膜時のチャンバー内
圧力を０．８Ｐａとし、成膜時のパワーはＤＣ電源を用いて１ｋＷとし、スパッタリング
用のガス流量をＡｒガス８０ｓｃｃｍ、加熱したＡｒガス１０ｓｃｃｍとし、基板ーター
ゲット間の距離を６０ｍｍとし、成膜時の基板加熱温度を１３０℃とした。
当該タングステン膜上に有機樹脂、およびレジストを塗布し、ＥＢ（Ｅｌｅｃｔｒｏｎ
Ｂｅａｍ）露光機を用いたパターニングによりレジストマスクを形成した。当該有機樹脂
および当該タングステン膜は、レジストマスクを介してＩＣＰドライエッチング法により
加工処理を行った。処理条件は、エッチングガス流量として塩素６０ｓｃｃｍ、四フッ化
メタン４０ｓｃｃｍ、ＩＣＰを２０００Ｗ、Ｂｉａｓを５０Ｗ、基板温度をー１０℃、圧
力を０．６７Ｐａとして、１６ｓｅｃ処理を行った。
続いて、酸化物絶縁層１２１、酸化物半導体層１２２となる、第１の酸化物絶縁膜、酸化
物半導体膜に対してドライエッチング法を用いて、エッチングガス流量はメタン１６ｓｃ
ｃｍ、アルゴン３２ｓｃｃｍとし、基板加熱温度を７０℃として、エンドポイント検出を
用いて処理を行った。
絶縁層１７５は、プラズマＣＶＤ法で成膜した酸化窒化シリコン膜を用いた。当該酸化窒
化シリコン膜の成膜条件は、成膜用ガス流量をシラン５ｓｃｃｍ、一酸化二窒素１０００
ｓｃｃｍとし、成膜時のチャンバー内圧力を隔膜式バラトロンセンサーおよびＡＰＣバル
ブ制御により１３３．３０Ｐａとし、ＲＦ電源周波数を１３．５６ＭＨｚとし、成膜時の
パワーは３５Ｗとし、電極間の距離を２０ｍｍとし、成膜時の基板加熱温度を３２５℃と
し、酸化窒化シリコン膜を３５０ｎｍ成膜した。
当該酸化窒化シリコン膜を成膜後、ＣＭＰ法により平坦化処理を行った。
続いて、平坦化処理後、当該酸化窒化シリコン膜上に有機樹脂膜、および感光性レジスト
を塗布し、ＥＢ露光機を用いたパターニングによりレジストマスクを形成した。当該酸化
窒化シリコン膜および当該有機樹脂膜は、レジストマスクを介してＩＣＰドライエッチン
グ法により溝部１７４の加工処理を行った。
ＩＣＰドライエッチング法による加工処理は、２ステップにて行った。１ｓｔステップの
処理条件は、上部電極―基板間距離を４０ｍｍ、圧力を６．５Ｐａ、ＲＦ電源の電力を上
部側１０００Ｗ、下側を１００Ｗ、エッチングガス流量として四フッ化メタン４０ｓｃｃ
ｍ、チャンバー温度を上部６０℃、側壁部５０℃、下部２０℃として、１５ｓｅｃ処理を
行った。
２ｎｄステップの処理条件は、上部電極―基板間距離を２５ｍｍ、圧力を３．３Ｐａ、Ｒ
Ｆ電源の電力を上部側５００Ｗ、下側を１１５０Ｗ、エッチングガス流量としてアルゴン
８００ｓｃｃｍ、酸素３０ｓｃｃｍ、ヘキサフルオロ１，３ブタジエン２２ｓｃｃｍ、チ
ャンバー温度を上部６０℃、側壁部５０℃、下部２０℃として、３８ｓｅｃ処理を行った
。
続いて、上記処理により露出したタングステン膜に対してＩＣＰドライエッチング法によ
り加工処理を行った。エッチング条件は、圧力を２．０Ｐａ、ＲＦ電源の電力を上部側１
０００Ｗ、下側を２５Ｗ、エッチングガス流量として塩素４０ｓｃｃｍ、四フッ化メタン
４０ｓｃｃｍ、基板温度をー１０℃として、２０ｓｅｃ処理を行った。
ゲート絶縁層１５０には、プラズマＣＶＤ法で成膜した酸化シリコン膜を用いた。当該酸
化シリコン膜の成膜条件は、成膜用ガス流量をシラン１ｓｃｃｍ、一酸化二窒素８００ｓ
ｃｃｍとし、成膜時のチャンバー内圧力を隔膜式バラトロンセンサーおよびＡＰＣバルブ
制御により２００Ｐａとし、ＲＦ電源周波数を６０ＭＨｚとし、成膜時のパワーは１５０
Ｗとし、電極間の距離を２８ｍｍとし、成膜時の基板加熱温度を３５０℃とし、当該酸化
シリコン膜を１０ｎｍ成膜した。
ゲート電極層１６１、ゲート電極層１６２として、メタルＣＶＤ法により１０ｎｍ成膜し
た窒化チタンと、１５０ｎｍ成膜したタングステンを用いた。なお、当該窒化チタンの成
膜は、ＡＬＤ方式を用いている。
当該窒化チタンの成膜条件は、四塩化チタン５０ｓｃｃｍで０．０５ｓｅｃ導入してゲー
ト絶縁層１５０上に吸着後、窒素ガスを４５００ｓｃｃｍで０．２ｓｅｃ導入してパージ
処理を行い、次いでアンモニアガスを２７００ｓｃｃｍで０．３ｓｅｃ導入しゲート絶縁
層１５０に吸着後、窒素ガスを４０００ｓｃｃｍで０．３ｓｅｃ導入し、これを一つのサ
イクルとして、サイクル数により膜厚制御した。また、基板ステージ設定温度を４１２℃
、圧力を６６７Ｐａ、基板ステージーガス射出ステージ間距離を３ｍｍとした。
当該タングステンの成膜は、３ステップで実施した。
１ｓｔステップとして、成膜用ガス流量を６フッ化タングステン１６０ｓｃｃｍ、シラン
４００ｓｃｃｍ、アルゴン６０００ｓｃｃｍ、窒素２０００ｓｃｃｍ、ステージ裏側用ア
ルゴン４０００ｓｃｃｍとし、成膜時のチャンバー内圧力を１０００Ｐａとし、基板ステ
ージの設定温度を３９０℃とし、３サイクルで３ｎｍ成膜した。
２ｎｄステップとして、成膜用ガス流量を６フッ化タングステン２５０ｓｃｃｍ、水素２
２００ｓｃｃｍ、および１７００ｓｃｃｍ（ガスラインを２系統に分けて使用）、アルゴ
ン２０００ｓｃｃｍ、窒素２００ｓｃｃｍ、ステージ裏側用アルゴン４０００ｓｃｃｍと
し、成膜時のチャンバー内圧力を１０６６６Ｐａとし、基板ステージの設定温度を３９０
℃とし、４１ｎｍ成膜した。
３ｒｄステップとして、成膜用ガス流量を６フッ化タングステン２５０ｓｃｃｍ、水素２
２００ｓｃｃｍ、および１７００ｓｃｃｍ（ガスラインを２系統に分けて使用）、アルゴ
ン２０００ｓｃｃｍ、窒素２００ｓｃｃｍ、ステージ裏側用アルゴン４０００ｓｃｃｍと
し、成膜時のチャンバー内圧力を１０６６６Ｐａとし、基板ステージの設定温度を３９０
℃とし、１０６ｎｍ成膜した。
当該窒化チタン膜、当該タングステン膜を成膜後、ＣＭＰ法により絶縁層１７５が露出す
るまで平坦化処理を行った。
観察は、走査型透過電子顕微鏡（ＳＴＥＭ）により行い、装置は日立ハイテクノロジーズ
社製ＨＤ−２３００を用いた。図４３にトランジスタの断面ＳＴＥＭ観察結果を示す。
図４３より、トランジスタは、絶縁層１１０、酸化物絶縁層１２１、酸化物半導体層１２
２、ソース電極層１３０、ドレイン電極層１４０、ゲート絶縁層１５０、ゲート電極層１
６０、絶縁層１７５を有しており、絶縁層１７５は開口部を有し、ゲート絶縁層１５０、
ゲート電極層１６０は、開口部に隙間なく埋め込まれていることがわかる。
また、絶縁層１７５は、テーパー形状を有しており、また丸みを帯びた形状をしており、
ゲート絶縁層１５０、ゲート電極層１６０の埋め込み性を向上させることができる。
この構造を有することで、セルフアラインでゲート電極層１６０、ソース電極層１３０、
ドレイン電極層１４０を形成することができるため、位置合わせ精度が緩和され、微細な
トランジスタを作る上での難易度を下げることが可能となる。また、ゲート電極層１６０
とソース電極層１３０間、あるいはゲート電極層１６０とドレイン電極層１４０間の寄生
容量を低減することが可能となり、トランジスタ特性（例えば、周波数特性など）を向上
させることができる。
本実施例では、実施の形態１にて説明した方法を用いてトランジスタを作製し、断面観察
を行った結果について説明する。なお、実施例１と同様の処理については、その説明を援
用する。
絶縁層１７５は、プラズマＣＶＤ法で成膜した酸化窒化シリコン膜を用いた。当該酸化窒
化シリコン膜の成膜条件は、成膜用ガス流量をシラン５ｓｃｃｍ、一酸化二窒素１０００
ｓｃｃｍとし、成膜時のチャンバー内圧力を隔膜式バラトロンセンサーおよびＡＰＣバル
ブ制御により１３３．３０Ｐａとし、ＲＦ電源周波数を１３．５６ＭＨｚとし、成膜時の
パワーは３５Ｗとし、電極間の距離を２０ｍｍとし、成膜時の基板加熱温度を３２５℃と
し、酸化窒化シリコンを３２０ｎｍ成膜した。
また、絶縁層１７５の形成は、ＩＣＰドライエッチング法により２ステッププロセスにて
行った。１ｓｔステップの処理条件は、上部電極―基板間距離を４０ｍｍ、圧力を６．５
Ｐａ、ＲＦ電源の電力を上部側１０００Ｗ、下側を１００Ｗ、エッチングガス流量として
四フッ化メタン１００ｓｃｃｍ、チャンバー温度を上部６０℃、側壁部５０℃、下部２０
℃として、１５ｓｅｃ処理を行った。
２ｎｄステップの処理条件は、上部電極―基板間距離を２５ｍｍ、圧力を３．３Ｐａ、Ｒ
Ｆ電源の電力を上部側５００Ｗ、下側を１１５０Ｗ、エッチングガス流量としてアルゴン
８００ｓｃｃｍ、酸素３０ｓｃｃｍ、ヘキサフルオロ１，３ブタジエン２２ｓｃｃｍ、チ
ャンバー温度を上部６０℃、側壁部５０℃、下部２０℃として、４２ｓｅｃ処理を行った
。
続いて、上記処理により露出したタングステン膜に対してＩＣＰドライエッチング法によ
り加工処理を行った。エッチング条件は、圧力を２．０Ｐａ、ＲＦ電源の電力を上部側１
０００Ｗ、下側を２５Ｗ、エッチングガス流量として塩素１４ｓｃｃｍ、四フッ化メタン
２８ｓｃｃｍ、酸素２８ｓｃｃｍ、基板温度をー１０℃として、１０ｓｅｃ処理を行った
。
また、酸化物絶縁層１２３には、スパッタリング法を用いてＩｎ：Ｇａ：Ｚｎ＝１：３：
２（原子数比）の組成のターゲットを用いて５ｎｍを成膜したものを用いた。酸化物絶縁
層１２３の成膜条件は、成膜時のチャンバー内圧力を０．７Ｐａとし、成膜時のパワーは
ＤＣ電源を用いて０．５ｋＷとし、スパッタリング用のガス流量をＡｒガス３０ｓｃｃｍ
、酸素ガス１５ｓｃｃｍとし、サンプルーターゲット間の距離を６０ｍｍとし、成膜時の
基板加熱温度を２００℃とした。
観察は、実施例１と同様にＳＴＥＭにより行った。図４４にトランジスタの断面ＳＴＥＭ
観察結果を示す。
図４４より、本実施例で作製したトランジスタは、絶縁層１１０、酸化物絶縁層１２１、
酸化物半導体層１２２、酸化物絶縁層１２３、ソース電極層１３０、ドレイン電極層１４
０、ゲート絶縁層１５０、ゲート電極層１６０、絶縁層１７５を有している。また、トラ
ンジスタは、溝部１７４を有し、絶縁層１７５がテーパー形状を有している。トランジス
タの形状は、図１に示す構造と略同様の形状を有しており、本発明を用いることで、溝部
１７４における酸化物絶縁層１２３、ゲート絶縁層１５０、ゲート電極層１６０の埋め込
み性を向上させることができる。
本実施例では、本発明の一態様を用いて作製したトランジスタの電気特性の測定結果を示
す。
なお、本実施例において、実施例１および実施例２と同様の処理条件を用いている部分に
ついては、それらの説明を援用する。
絶縁層１１０成膜後にＣＭＰ法による平坦化処理および加熱処理を行った。当該加熱処理
として、窒素雰囲気下で４５０℃１時間の加熱処理を行った後、真空下で４５０℃１時間
の加熱処理を行った。
また、絶縁層１１０にイオンインプランテーション法を用いて酸素添加処理を行った。酸
素添加処理の条件は、加速電圧を６０ｋＶとし、酸素ドーズ量を２．０×１０１６ｉｏｎ
ｓ／ｃｍ２として添加処理を行った。
また、第１の酸化物絶縁膜、および酸化物半導体膜形成後に加熱処理を行った。加熱処理
として、窒素雰囲気下で４５０℃１時間の加熱処理を行った後、酸素雰囲気下で４５０℃
１時間の加熱処理を行った。
また、一部のサンプルにおいて、酸化物半導体層１２２には、スパッタリング法によりＩ
ｎ：Ｇａ：Ｚｎ＝４：２：４．１の組成のターゲットを用いて１５ｎｍ成膜したものを用
いた。酸化物半導体層１２２の成膜条件は、ターボ分子ポンプおよびクライオトラップを
用いて成膜時のチャンバー内圧力を０．７Ｐａとし、成膜時のパワーはＤＣ電源を用いて
０．５ｋＷとし、スパッタリング用のガス流量をＡｒガス３０ｓｃｃｍ、酸素ガス１５ｓ
ｃｃｍとし、サンプルーターゲット間の距離を６０ｍｍとし、成膜時の基板加熱温度を２
００℃とした。
また、絶縁層１７０成膜前にプラズマＣＶＤ法で酸化窒化シリコン膜を形成した。当該酸
化窒化シリコン膜の成膜条件は、成膜用ガス流量をシラン５ｓｃｃｍ、一酸化二窒素１０
００ｓｃｃｍとし、成膜時のチャンバー内圧力を隔膜式バラトロンセンサーおよびＡＰＣ
バルブ制御により１３３．３０Ｐａとし、ＲＦ電源周波数を１３．５６ＭＨｚとし、成膜
時のパワーは３５Ｗとし、電極間の距離を２０ｍｍとし、成膜時の基板加熱温度を３２５
℃とし、酸化窒化シリコン膜を５０ｎｍ成膜した。
また、一部のサンプルにおいて、当該酸化窒化シリコン膜に対して、イオンインプランテ
ーション法を用いて酸素添加処理を行った（工程１）。酸素添加処理の条件は、加速電圧
を５ｋＶとし、酸素ドーズ量を１．０×１０１６ｉｏｎｓ／ｃｍ２とした。
また、一部のサンプルにおいて、当該酸化窒化シリコン膜成膜後に加熱処理を行った（工
程２）。当該加熱処理条件は、酸素雰囲気下で３５０℃１時間として加熱処理を行った。
また、絶縁層１７０には、スパッタリング法により酸化アルミニウムターゲットを用いて
４０ｎｍ成膜したものを用いた。絶縁層１７０の成膜条件は、成膜時のチャンバー内圧力
を０．４Ｐａとし、成膜時のパワーはＲＦ電源を用いて２．５ｋＷとし、スパッタリング
用のガス流量をＡｒガス２５ｓｃｃｍ、酸素ガス２５ｓｃｃｍとし、サンプルーターゲッ
ト間の距離を６０ｍｍとし、成膜時の基板加熱温度を２５０℃とした。
また、絶縁層１７０成膜後に加熱処理を行った。当該加熱処理条件は、酸素雰囲気下で３
５０℃１時間として加熱処理を行った。
次に、トランジスタの電気特性評価を行う上で必要な絶縁層および配線層の形成を行った
。
上記トランジスタ作製工程において、各サンプルで異なる工程条件（酸化物半導体層１２
２の組成、酸素添加処理（工程１）、加熱処理（工程２））について表１に示す。
図４５に作製したトランジスタのＩｄｓ−Ｖｇｓ測定結果を示す。トランジスタのチャネ
ル長は、３４ｎｍであり、チャネル幅は３８ｎｍであった。ドレイン電圧（Ｖｄ）は０．
１Ｖおよび１．０Ｖで測定した。
図４５より、いずれの条件においても、高いオン電流と測定下限以下のオフ電流が得られ
ている。また、条件４においては、特性ばらつきが少ない結果が得られており、本発明に
より、特性ばらつきの少ないトランジスタを得られることが分かった。
また、条件４について、基板面内１ポイントを抜粋したＩｄｓ−Ｖｇｓ測定結果を図４６
に示す。
図４６より、Ｖｄｓ＝０．１Ｖ、１．０Ｖにおいて、１×１０−１２Ａの時のゲート電圧
（Ｖｓｈｉｆｔ）が、ともに０Ｖよりも大きいノーマリーオフ特性を有しており、Ｖｓｈ
ｉｆｔのドレイン電圧依存も少ない傾向を有している。また、Ｖｄｓ＝１．０Ｖにおいて
、高いオン電流特性を示していることがわかる。
続いて、チャネル長５８ｎｍ、チャネル幅６２ｎｍのトランジスタについて、Ｉｄｓ−Ｖ
ｇｓ測定、および信頼性評価を行った。
Ｉｄｓ−Ｖｇｓ測定は、Ｖｄ＝０．１Ｖ、１．２Ｖにて行った。信頼性評価は、プラスゲ
ートＢＴ試験（＋ＧＢＴ試験）、マイナスゲートＢＴ試験（−ＧＢＴ試験）、ドレインＢ
Ｔ試験（＋ＤＢＴ試験）を行い、試験後にＩｄｓ−Ｖｇｓ測定をＶｄｓ＝０Ｖ、１．８Ｖ
にて行った。また、信頼性試験は、条件２、条件４、条件５、条件６に対して行った。
＋ＧＢＴ試験として、Ｖｇｓ＝＋１．８Ｖ、１５０℃環境下で１時間行い、特性の時間変
動評価を行った。−ＧＢＴ試験として、Ｖｇｓ＝−１．８Ｖ、１５０℃環境下で１時間行
い、特性の時間変動評価を行った。＋ＤＢＴ試験として、Ｖｄｓ＝＋１．８Ｖ、１５０℃
環境下で１時間行い、特性の時間変動評価を行った。
図４７にチャネル長５８ｎｍ、チャネル幅６２ｎｍのトランジスタのＩｄｓ−Ｖｇｓ測定
結果、図４８に信頼性試験結果を示す。
図４７より、図４５と同様に良好な特性が得られている。また、図４８より、いずれの信
頼性試験に対しても特性変動の少ない結果が得られており、本発明を用いて作製したトラ
ンジスタは、良好な信頼性を有していることが分かった。
したがって、以上に示した電気特性、および他の実施例において得られた特徴を組み合わ
せることにより、ＳｉーＬＳＩでは実現できないような低消費電力向けのＬＳＩ等を安定
して作製できる可能性がある。
本実施例では、本発明を用いて作製したトランジスタの周波数特性を測定した結果につい
て説明する。
ここでは、実施例３で示した条件３および、条件４のトランジスタについて周波数特性を
測定した。なお、条件３と条件４とは、酸化物半導体層１２２の組成のみが異なる。条件
３の酸化物半導体層１２２はスパッタリング法によりＩｎ：Ｇａ：Ｚｎ＝４：２：４．１
の組成のターゲットを用いて１５ｎｍを成膜したものであり、条件４の酸化物半導体層１
２２は、スパッタリング法によりＩｎ：Ｇａ：Ｚｎ＝１：１：１の組成のターゲットを用
いて１５ｎｍを成膜したものである。
評価は、チャネル長（Ｌ）が３０ｎｍ、または６０ｎｍ、チャネル幅（Ｗ）が３０ｎｍで
設計されたトランジスタに対して行った。
なお、測定に用いたネットワークアナライザは５０Ωの基準インピーダンスを有する。こ
のとき、測定するトランジスタのインピーダンスが基準インピーダンスに対して高い場合
、測定の確度が低下する。そこで、トランジスタを複数並列に接続することで合計のチャ
ネル幅を大きくして、インピーダンスを下げる構成とした。具体的には、上述したサイズ
のトランジスタを６００個並列に接続して周波数特性を測定した。
図４９乃至図５１に、測定したトランジスタのレイアウトを示す。
図４９は、チャネル幅３０ｎｍのトランジスタを６００個並列したトランジスタと、測定
端子を含む上面図である。端子Ａはトランジスタのゲートに電気的に接続される。端子Ｂ
はトランジスタのソースまたはドレインの一方に電気的に接続される。端子Ｃは、ＧＮＤ
電位が与えられ、トランジスタのソースまたはドレインの他方に電気的に接続される。領
域Ａｒｅａ１には、トランジスタが配置されている。
図５０は、図４９に示した上面図における領域Ａｒｅａ１の拡大図である。端子Ａはトラ
ンジスタのゲートに、端子Ｂおよび端子Ｃは、それぞれ、トランジスタのソースまたはド
レインに電気的に接続される。
図５１は、図５０に示した上面図における領域Ａｒｅａ２の拡大図である。端子Ａはトラ
ンジスタのゲートに、端子Ｂおよび端子Ｃは、それぞれ、トランジスタのソースまたはド
レインに電気的に接続される。
測定は、ネットワークアナライザを用いて行った。ネットワークアナライザはアジレント
・テクノロジー社製Ｎ５２４７Ａを用い、ＳＭＵには、ＡＤＣＭＴ社製の６２４２および
６２４１Ａを用いた。
なお、対象となる素子（ＤＵＴ：ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ）の測定と同時に
、オープンＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）、およびショートＴＥＧを
測定し、ＤＵＴの特性を取得した（ｄｅ−ｅｍｂｅｄｄｉｎｇとも呼ぶ）。
次に、ネットワークアナライザによりＳパラメータを測定し、得られたＳパラメータから
、遮断周波数（ｆＴ）を求めた。遮断周波数（ｆＴ）は、電流増幅率、或いは、電流増幅
率を外挿した値、が１となる周波数として定義される。
図５２に周波数特性測定結果を示す。図５２に相互コンダクタンス（ｇｍ）の結果を示し
、この結果をもとに、Ｖｄ＝２．０Ｖ，Ｖｇ＝２．０Ｖにおいて周波数測定を行った。そ
して、測定したＳパラメータをもとにした、ｄｅ−ｅｍｂｅｄｄｉｎｇ後のデータを図５
２に示す。なお、図５２に示すｄｅ−ｅｍｂｅｄｄｉｎｇ後のデータとして、縦軸にｄＢ
表記したもの（ＲＦ Ｇａｉｎ）を示す。
図５２より、外挿値から求めた遮断周波数（ｆＴ）は、条件３においてＬ＝３０ｎｍで２
０．１４ＧＨｚ、条件４においてＬ＝３０ｎｍで７．８６ＧＨｚ、Ｌ＝６０ｎｍで８．０
３ＧＨｚとなった。
したがって、本発明を用いたトランジスタは、高い周波数特性を有し、記憶回路や論理回
路、アナログ回路に用いた場合、高速な動作を実現できることがわかった。他の実施例に
おいて得られた特徴を組み合わせることにより、ＳｉーＬＳＩでは実現できないような低
消費電力、かつ高速動作を可能とするＬＳＩ等を安定して作製できる可能性がある。
本実施例では、実施の形態１にて説明した方法を用いてトランジスタを作製し、断面観察
を行った結果について説明する。なお、実施例１、および実施例２と同様の処理について
は、その説明を援用する。
本実施例では、絶縁層１７５を形成する前に、平坦化した酸化窒化シリコン膜上にハード
マスクとして用いるタングステン膜、及び窒化シリコン膜を成膜した。タングステン膜は
、スパッタリング法により３０ｎｍ成膜し、窒化シリコン膜はプラズマＣＶＤ法により５
０ｎｍ成膜した。
次に、リソグラフィ工程により、レジストマスクを形成した後、ハードマスクを形成する
ためＩＣＰドライエッチング法により４ステッププロセスにて行った。
１ｓｔステップの処理条件は、上部電極―基板間距離を８０ｍｍ、圧力を３．０Ｐａ、Ｒ
Ｆ電源の電力を上部側５００Ｗ、下側を１００Ｗ、エッチングガス流量として四フッ化メ
タン８０ｓｃｃｍ、チャンバー下部温度を２０℃として、１３ｓｅｃ処理を行った。
２ｎｄステップの処理条件は、上部電極―基板間距離を８０ｍｍ、圧力を５．３Ｐａ、Ｒ
Ｆ電源の電力を上部側５５０Ｗ、下側を３５０Ｗ、エッチングガス流量として三フッ化メ
タン６７ｓｃｃｍ、酸素１３ｓｃｃｍ、チャンバー下部温度を２０℃として、２８ｓｅｃ
処理を行った。
３ｒｄステップの処理条件は、上部電極―基板間距離を１００ｍｍ、圧力を１．３Ｐａ、
ＲＦ電源の電力を上部側１０００Ｗ、下側を１０００Ｗ、エッチングガス流量として四フ
ッ化メタン２２ｓｃｃｍ、酸素２２ｓｃｃｍ、塩素１１ｓｃｃｍ、チャンバー下部温度を
２０℃として、３ｓｅｃ処理を行った。
４ｔｈステップの処理条件は、上部電極―基板間距離を１００ｍｍ、圧力を０．６Ｐａ、
ＲＦ電源の電力を上部側１０００Ｗ、下側を１００Ｗ、エッチングガス流量として四フッ
化メタン２２ｓｃｃｍ、酸素２２ｓｃｃｍ、塩素１１ｓｃｃｍ、チャンバー下部温度を２
０℃として、１３ｓｅｃ処理を行った。
続いて、上記処理により露出した窒化シリコン膜に対してＩＣＰドライエッチング法によ
り加工処理を行った。エッチング条件は、上部電極―基板間距離を２５ｍｍ、圧力を３．
３Ｐａ、ＲＦ電源の電力を上部側５００Ｗ、下側を１１５０Ｗ、エッチングガス流量とし
てアルゴン８００ｓｃｃｍ、酸素３０ｓｃｃｍ、ヘキサフルオロ１，３ブタジエン２２ｓ
ｃｃｍ、チャンバー下部温度を２０℃として、４２ｓｅｃ処理を行った。
続いて、上記処理により露出したタングステン膜に対してＩＣＰドライエッチング法によ
り２ステップの加工処理を行った。
１ｓｔステップの処理条件は、上部電極―基板間距離を１００ｍｍ、圧力を１．３Ｐａ、
ＲＦ電源の電力を上部側１０００Ｗ、下側を５０Ｗ、エッチングガス流量として四フッ化
メタン２２ｓｃｃｍ、酸素２２ｓｃｃｍ、塩素１１ｓｃｃｍ、チャンバー下部温度を２０
℃として、３ｓｅｃ処理を行った。
２ｎｄステップの処理条件は、上部電極―基板間距離を１００ｍｍ、圧力を０．６Ｐａ、
ＲＦ電源の電力を上部側１０００Ｗ、下側を５０Ｗ、エッチングガス流量として四フッ化
メタン２２ｓｃｃｍ、酸素２２ｓｃｃｍ、塩素１１ｓｃｃｍ、チャンバー下部温度を２０
℃として、１２ｓｅｃ処理を行った。
トランジスタの観察は、実施例１、および実施例２と同様にＳＴＥＭにより行った。図５
３にトランジスタの断面ＳＴＥＭ観察結果を示す。
図５３より、本実施例で作製したトランジスタは、絶縁層１１０、酸化物絶縁層１２１、
酸化物半導体層１２２、酸化物絶縁層１２３、ソース電極層１３０、ドレイン電極層１４
０、ゲート絶縁層１５０、ゲート電極層１６０、絶縁層１７５を有していることがわかる
。また、トランジスタは、溝部１７４を有し、絶縁層１７５の側面がテーパー形状を有し
つつ、また略垂直形状を有している。本断面は、図１４（Ｂ）に示す断面と略同様である
といえる。この形状を有することで、トランジスタの形状ばらつきを抑制することができ
、チャネル長の安定、ひいてはトランジスタ特性のばらつきを低減することができる。
したがって、本発明を用いることにより、特性のばらつきを抑え、かつ寄生容量を低減し
たトランジスタを作製することができる。
本実施例では、実施の形態１にて説明した方法を用いてトランジスタを作製し、断面観察
を行った結果について図５４を用いて説明する。なお、実施例１、実施例２、実施例５と
同様の処理については、その説明を援用する。
本実施例は、トランジスタ作製時に用いたレジストマスクの加工寸法を変更した点が、実
施例５と異なる。
トランジスタの観察は、実施例１、実施例２、実施例５と同様にＳＴＥＭにより行った。
図５４にトランジスタの断面ＳＴＥＭ観察結果を示す。
図５４より、本実施例で作製したトランジスタは、実施例５と同様に溝部１７４を有し、
絶縁層１７５の側面が略垂直形状を有している。トランジスタのチャネル長は３０．５ｎ
ｍとなっており、微細なトランジスタを形成することができていることが確認された。こ
の形状を有することで、微細なトランジスタであっても形状ばらつきを抑制することがで
き、チャネル長の安定、ひいてはトランジスタ特性のばらつきを低減することができる。
したがって、本発明を用いることにより、特性のばらつきを抑え、かつ寄生容量を低減し
たトランジスタを作製することができる。
本実施例では、実施の形態１にて説明した方法を用いて作製した、トランジスタの電気特
性測定結果について、図５５、図５６、図５７を用いて説明する。
本実施例で用いたトランジスタの作製条件は、実施例３と同様である。
周波数測定結果について説明する。周波数測定は、実施例３の条件３で作製したトランジ
スタに対して、Ｖｄ＝２．０Ｖ，Ｖｇ＝２．０Ｖの条件で行った。トランジスタは、チャ
ネル長３０ｎｍ、チャネル幅１８μｍ（チャネル幅３０ｎｍのトランジスタを６００個並
列）のものを用いた。
図５５に周波数特性測定結果を示す。図５５に相互コンダクタンス（ｇｍ）の結果を示し
、この結果をもとに、Ｖｄ＝２．０Ｖ，Ｖｇ＝２．０Ｖにおいて周波数測定を行った。そ
して、測定したＳパラメータをもとにした、ｄｅ−ｅｍｂｅｄｄｉｎｇ後のデータを図５
５に示す。なお、図５５に示すｄｅ−ｅｍｂｅｄｄｉｎｇ後のデータとして、縦軸にｄＢ
表記したもの（ＲＦ Ｇａｉｎ）を示す。
図５５より、外挿値から求めた遮断周波数（ｆＴ）は、Ｌ＝３０ｎｍで２８．３ＧＨｚと
なり、高い周波数が得られた。
次に、オフリーク電流測定結果について説明する。
オフリーク電流測定は、実施例３の条件２で作製したトランジスタに対して、Ｖｄ＝１．
８Ｖ、測定温度１５０℃、大気雰囲気下の条件で行った。トランジスタは、チャネル長３
０ｎｍ、６０ｎｍ、チャネル幅１８μｍ（チャネル幅６０ｎｍのトランジスタを３００個
並列）のものを用いた。
図５６にオフリーク電流測定結果を示す。
図５６より、オフリーク電流は、１５０℃において測定下限以下であることが分かった。
温度による加速係数などを考慮すると、チャネル幅６０ｎｍとした場合、本発明により作
製されたトランジスタのオフリーク電流は８５℃において１００ｚＡ以下ときわめて低い
ことが分かった。
次に、信頼性測定結果について説明する。
信頼性測定は、実施例３の条件６で作製したトランジスタに対して、Ｖｄ＝１．８Ｖ、Ｖ
ｇ＝０Ｖ、１５０℃、１ｈｒのストレスをかけて行い、ストレス試験前後のＶｄ＝０．１
Ｖ、または１．８ＶのＩｄ−Ｖｇ特性を測定した。トランジスタは、チャネル長５８ｎｍ
、チャネル幅６２ｎｍのものを用いた。なお、上記測定後にソース電極とドレイン電極を
入れ替えてのＩｄ−Ｖｇ特性測定も行った。
また、トランジスタ作製後に追加の加熱処理（窒素雰囲気下で４００℃１時間の加熱処理
）を行ったトランジスタについても、同様の評価を行った。
図５７にＩｄ−Ｖｇ測定結果を示す。
図５７より、トランジスタ作製後の追加の加熱処理を行うことで、ストレス試験後のソー
ス電極とドレイン電極を入れ替え前後での特性変動を抑制できる結果となった。これは、
加熱処理を行うことで、膜中の欠陥の修復、界面準位を低減したことによるものと考えら
れる。
なお、加熱処理は、トランジスタ作製後だけでなく、各絶縁層成膜後において行うことも
、特性変動を抑える上で有効である。
したがって、本発明を用いたトランジスタは、高い周波数特性を有し、記憶回路や論理回
路、アナログ回路に用いた場合、高速な動作を実現できることがわかった。また、オフリ
ーク電流も非常に低く、かつ特性変動を抑えられることが分かった。他の実施例において
得られた特徴を組み合わせることにより、ＳｉーＬＳＩでは実現できないような低消費電
力、かつ高速動作を可能とするＬＳＩ等を安定して作製できる可能性がある。
１０ トランジスタ
１１ トランジスタ
１２ トランジスタ
１３ トランジスタ
１００ 基板
１１０ 絶縁層
１２０ 酸化物半導体層
１２１ 酸化物絶縁層
１２２ 酸化物半導体層
１２３ 酸化物絶縁層
１２３ａ 酸化物絶縁膜
１３０ ソース電極層
１３０ｂ 導電層
１３１ ソース電極層
１４０ ドレイン電極層
１４１ ドレイン電極層
１５０ ゲート絶縁層
１５０ａ 絶縁膜
１６０ ゲート電極層
１６０ａ 導電膜
１６１ ゲート電極層
１６１ａ 導電膜
１６２ ゲート電極層
１６２ａ 導電膜
１７０ 絶縁層
１７１ 領域
１７２ 領域
１７３ 領域
１７４ 溝部
１７５ 絶縁層
１７５ｂ 絶縁層
１７６ レジストマスク
１７７ レジストマスク
１７８ レジストマスク
２００ 撮像装置
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２１０ 画素部
２１１ 画素
２１２ 副画素
２１２Ｂ 副画素
２１２Ｇ 副画素
２１２Ｒ 副画素
２２０ 光電変換素子
２３０ 画素回路
２３１ 配線
２４７ 配線
２４８ 配線
２４９ 配線
２５０ 配線
２５３ 配線
２５４ フィルタ
２５４Ｂ フィルタ
２５４Ｇ フィルタ
２５４Ｒ フィルタ
２５５ レンズ
２５６ 光
２５７ 配線
２６０ 周辺回路
２７０ 周辺回路
２８０ 周辺回路
２９０ 周辺回路
２９１ 光源
３００ シリコン基板
３１０ 層
３２０ 層
３３０ 層
３４０ 層
３５１ トランジスタ
３５２ トランジスタ
３５３ トランジスタ
３６０ フォトダイオード
３６１ アノード
３６２ カソード
３６３ 低抵抗領域
３６５ フォトダイオード
３６６ 半導体層
３６７ 半導体層
３６８ 半導体層
３７０ プラグ
３７１ 配線
３７２ 配線
３７３ 配線
３７４ 配線
６０１ プリカーサ
６０２ プリカーサ
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ 走査線
７１３ 走査線
７１４ 信号線
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
７５０ インターポーザ
７５１ チップ
７５２ 端子
７５３ モールド樹脂
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
１７００ 基板
１７０１ チャンバー
１７０２ ロード室
１７０３ 前処理室
１７０４ チャンバー
１７０５ チャンバー
１７０６ アンロード室
１７１１ａ 原料供給部
１７１１ｂ 原料供給部
１７１２ａ 高速バルブ
１７１２ｂ 高速バルブ
１７１３ａ 原料導入口
１７１３ｂ 原料導入口
１７１４ 原料排出口
１７１５ 排気装置
１７１６ 基板ホルダ
１７２０ 搬送室
１８００ パネル
１８０１ プリント配線基板
１８０２ パッケージ
１８０３ ＦＰＣ
１８０４ バッテリー
２１００ トランジスタ
２２００ トランジスタ
２２０１ 絶縁体
２２０２ 配線
２２０３ プラグ
２２０４ 絶縁体
２２０５ 配線
２２０７ 絶縁体
２２１１ 半導体基板
２２１２ 絶縁体
２２１３ ゲート電極
２２１４ ゲート絶縁体
２２１５ ソース領域およびドレイン領域
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦタグ
５１００ ペレット
５１２０ 基板
５１６１ 領域
６０００ 表示モジュール
６００１ 上部カバー
６００２ 下部カバー
６００３ ＦＰＣ
６００４ タッチパネル
６００５ ＦＰＣ
６００６ 表示パネル
６００７ バックライトユニット
６００８ 光源
６００９ フレーム
６０１０ プリント基板
６０１１ バッテリー
７１０１ 筐体
７１０２ 筐体
７１０３ 表示部
７１０４ 表示部
７１０５ マイク
７１０６ スピーカー
７１０７ 操作キー
７１０８ スタイラス
７３０２ 筐体
７３０４ 表示部
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金
７５０１ 筐体
７５０２ 表示部
７５０３ 操作ボタン
７５０４ 外部接続ポート
７５０５ スピーカー
７５０６ マイク
７７０１ 筐体
７７０２ 筐体
７７０３ 表示部
７７０４ 操作キー
７７０５ レンズ
７７０６ 接続部
７９０１ 電柱
７９０２ 表示部
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００５ 結合部
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８１２１ 筐体
８１２２ 表示部
８１２３ キーボード
８１２４ ポインティングデバイス
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
９７００ 自動車
９７０１ 車体
９７０２ 車輪
９７０３ ダッシュボード
９７０４ ライト
９７１０ 表示部
９７１１ 表示部
９７１２ 表示部
９７１３ 表示部
９７１４ 表示部
９７１５ 表示部
９７２１ 表示部
９７２２ 表示部
９７２３ 表示部

Claims (13)

  1. ゲート電極を含むトランジスタを有し、
    前記トランジスタのチャネル長方向の断面視において、
    前記ゲート電極は、下面の長さよりも上面の長さが長く、且つ側面にテーパー形状を有する半導体装置。
  2. ゲート電極を含むトランジスタを有し、
    前記トランジスタのチャネル長方向の断面視において、
    前記ゲート電極は、下辺の長さより上辺の長さが長い台形状である半導体装置。
  3. ゲート電極を含むトランジスタを有し、
    前記トランジスタのチャネル長方向の断面視において、
    前記ゲート電極は、下面の長さよりも上面の長さが長く、且つチャネル側から上方に向かって連続的に広がる構造である半導体装置。
  4. 請求項１乃至３のいずれか一項において、
    前記トランジスタのチャネル長方向の断面視において、
    前記ゲート電極の側面は、前記ゲート電極の底面と重ならずに、前記トランジスタの半導体と重なる領域を有する半導体装置。
  5. 請求項１乃至４のいずれか一項において、
    前記トランジスタのチャネル長方向の断面視において、
    前記ゲート電極の側面は、変曲点を少なくとも一つ以上有する半導体装置。
  6. 請求項１乃至５のいずれか一項において、
    前記トランジスタのチャネル長方向の断面視において、
    前記ゲート電極の側面は、２つ以上のテーパー角を有する半導体装置。
  7. 請求項１乃至６のいずれか一項において、
    前記ゲート電極の上面は、研磨面である半導体装置。
  8. 請求項１乃至７のいずれか一項において、
    前記ゲート電極は、第１の層と第２の層とを有し、
    前記第２の層の底面及び側面は、前記第１の層に被覆されている半導体装置。
  9. 請求項１乃至７のいずれか一項において、
    前記ゲート電極は、ＴｉＮを含む層とＷを含む層とを有し、
    前記Ｗを含む層の底面及び側面は、前記ＴｉＮを含む層に被覆されている半導体装置。
  10. 請求項１乃至９のいずれか一項において、
    前記トランジスタは、バックゲートを有する半導体装置。
  11. 請求項１０において、
    前記トランジスタは、前記バックゲート側に、酸化ハフニウムを有するゲート絶縁層を有する半導体装置。
  12. 請求項１乃至１１のいずれか一項において、
    前記トランジスタは、金属、合金又は金属化合物を含むソース電極及びドレイン電極を有し、
    前記ソース電極及び前記ドレイン電極の間に前記トランジスタのチャネルが形成される半導体装置。
  13. 請求項１乃至１２のいずれか一項において、
    前記トランジスタは、チャネルに酸化物半導体を有する半導体装置。
JP2018245017A 2015-01-26 2018-12-27 半導体装置 Active JP6701320B2 (ja)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2015012713 2015-01-26
JP2015012718 2015-01-26
JP2015012718 2015-01-26
JP2015012713 2015-01-26
JP2015039161 2015-02-27
JP2015039161 2015-02-27
JP2015041682 2015-03-03
JP2015041682 2015-03-03
JP2015046870 2015-03-10
JP2015046870 2015-03-10
JP2015053100 2015-03-17
JP2015053100 2015-03-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016009175A Division JP6791635B2 (ja) 2015-01-26 2016-01-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2019091902A true JP2019091902A (ja) 2019-06-13
JP6701320B2 JP6701320B2 (ja) 2020-05-27

Family

ID=56434223

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2016009175A Active JP6791635B2 (ja) 2015-01-26 2016-01-20 半導体装置
JP2018245017A Active JP6701320B2 (ja) 2015-01-26 2018-12-27 半導体装置
JP2019053954A Active JP6715984B2 (ja) 2015-01-26 2019-03-21 半導体装置の作製方法及び半導体装置
JP2020184802A Withdrawn JP2021036604A (ja) 2015-01-26 2020-11-05 半導体装置
JP2022117704A Active JP7471349B2 (ja) 2015-01-26 2022-07-25 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016009175A Active JP6791635B2 (ja) 2015-01-26 2016-01-20 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2019053954A Active JP6715984B2 (ja) 2015-01-26 2019-03-21 半導体装置の作製方法及び半導体装置
JP2020184802A Withdrawn JP2021036604A (ja) 2015-01-26 2020-11-05 半導体装置
JP2022117704A Active JP7471349B2 (ja) 2015-01-26 2022-07-25 半導体装置

Country Status (5)

Country Link
US (4) US9954112B2 (ja)
JP (5) JP6791635B2 (ja)
KR (6) KR102638101B1 (ja)
TW (4) TWI833144B (ja)
WO (1) WO2016120741A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044813B1 (en) * 2006-11-16 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
KR20180020327A (ko) * 2010-03-08 2018-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR101389790B1 (ko) * 2012-05-24 2014-04-29 한양대학교 산학협력단 이미지 센서 및 그 구동 방법
WO2015145292A1 (en) 2014-03-28 2015-10-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US9660100B2 (en) 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170107997A (ko) 2015-02-06 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9954113B2 (en) 2015-02-09 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Transistor including oxide semiconductor, semiconductor device including the transistor, and electronic device including the transistor
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI718125B (zh) * 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2016225602A (ja) * 2015-03-17 2016-12-28 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN107710392B (zh) 2015-04-13 2021-09-03 株式会社半导体能源研究所 半导体装置及其制造方法
US9917209B2 (en) 2015-07-03 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including step of forming trench over semiconductor
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9773919B2 (en) 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
JP6887243B2 (ja) 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9893060B2 (en) * 2015-12-17 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN108475491B (zh) 2015-12-18 2021-04-20 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9905657B2 (en) 2016-01-20 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9954003B2 (en) 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US10096718B2 (en) 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
JP6759885B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体装置及び半導体装置の製造方法
US9806720B1 (en) 2016-10-07 2017-10-31 Analog Devices Global Compound semiconductor based inverter
CN110402497A (zh) 2017-03-29 2019-11-01 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法
JP6937604B2 (ja) * 2017-04-26 2021-09-22 東京エレクトロン株式会社 タングステン膜を形成する方法
KR20190005741A (ko) * 2017-07-07 2019-01-16 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법
KR102280754B1 (ko) * 2017-08-10 2021-07-21 엘에스엠트론 주식회사 내장형 안테나를 갖는 무선통신칩, 무선통신칩용 내장형 안테나, 및 내장형 안테나를 갖는 무선통신칩의 제조 방법
WO2019048983A1 (ja) 2017-09-05 2019-03-14 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
TWI785043B (zh) * 2017-09-12 2022-12-01 日商松下知識產權經營股份有限公司 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
JP7167038B2 (ja) * 2017-09-15 2022-11-08 株式会社半導体エネルギー研究所 半導体装置
US11133420B2 (en) 2017-12-27 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7155172B2 (ja) * 2018-02-09 2022-10-18 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2019207411A1 (ja) * 2018-04-27 2019-10-31 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN108766989B (zh) * 2018-06-01 2021-09-03 京东方科技集团股份有限公司 一种光学传感器件及其制作方法、显示器件、显示设备
KR102247029B1 (ko) * 2018-07-16 2021-04-30 한양대학교 산학협력단 c축 배향된 결정성 산화물 반도체막을 구비하는 수직형 비휘발성 메모리 소자
CN112639937B (zh) * 2018-09-05 2023-06-23 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
US11107929B2 (en) 2018-12-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10978563B2 (en) 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11710760B2 (en) * 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
CN114641816A (zh) * 2019-11-21 2022-06-17 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
US11532475B2 (en) * 2019-12-24 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Deposition process for forming semiconductor device and system
US11302545B2 (en) * 2020-03-20 2022-04-12 Nanya Technology Corporation System and method for controlling semiconductor manufacturing equipment
US11675340B2 (en) * 2020-04-08 2023-06-13 Nanya Technology Corporation System and method for controlling semiconductor manufacturing apparatus
US11521997B2 (en) 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure
CN113809509B (zh) * 2020-06-11 2023-07-18 华为技术有限公司 一种天线成型方法、盖板组件及终端设备
TWI753712B (zh) 2020-12-21 2022-01-21 財團法人工業技術研究院 微機電紅外光感測裝置
US11854973B2 (en) 2021-05-07 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with reduced resistance and method for manufacturing the same
TWI828118B (zh) * 2022-04-19 2024-01-01 睿生光電股份有限公司 偵測裝置
TWI809952B (zh) * 2022-05-10 2023-07-21 南亞科技股份有限公司 具有多重碳濃度介電層的半導體元件及其製備方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162640A (ja) * 1994-11-30 1996-06-21 Sony Corp 半導体装置の製造方法
JP2001093861A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2002198521A (ja) * 2000-12-25 2002-07-12 Nec Corp 半導体装置の製造方法
JP2002299610A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体装置およびその製造方法
JP2008060313A (ja) * 2006-08-31 2008-03-13 Sharp Corp 半導体装置およびその製造方法
JP2009302317A (ja) * 2008-06-13 2009-12-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2011101027A (ja) * 2009-03-31 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法
JP2012049514A (ja) * 2010-07-30 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013251534A (ja) * 2012-04-30 2013-12-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
JP2014232870A (ja) * 2013-05-02 2014-12-11 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07147411A (ja) 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JPH0897431A (ja) * 1994-09-28 1996-04-12 Fuji Xerox Co Ltd 半導体装置およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3239202B2 (ja) * 1995-12-01 2001-12-17 シャープ株式会社 Ｍｏｓトランジスタ及びその製造方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
FR2757312B1 (fr) 1996-12-16 1999-01-08 Commissariat Energie Atomique Transistor mis a grille metallique auto-alignee et son procede de fabrication
US5960270A (en) * 1997-08-11 1999-09-28 Motorola, Inc. Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions
KR100333180B1 (ko) * 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6475841B1 (en) * 2000-06-02 2002-11-05 Motorola, Inc. Transistor with shaped gate electrode and method therefor
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US6624043B2 (en) * 2001-09-24 2003-09-23 Sharp Laboratories Of America, Inc. Metal gate CMOS and method of manufacturing the same
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4369109B2 (ja) 2001-11-14 2009-11-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4387111B2 (ja) 2002-01-24 2009-12-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004111611A (ja) 2002-09-18 2004-04-08 Renesas Technology Corp 半導体装置およびその製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100572316B1 (ko) * 2002-10-11 2006-04-19 삼성전자주식회사 역티 형태의 게이트 전극을 갖는 모스 트랜지스터들 및 그제조방법들
JP2004152790A (ja) 2002-10-28 2004-05-27 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004356168A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 半導体装置及びその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005116592A (ja) 2003-10-03 2005-04-28 Takehide Shirato 電界効果トランジスタ
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005332993A (ja) 2004-05-20 2005-12-02 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7126199B2 (en) * 2004-09-27 2006-10-24 Intel Corporation Multilayer metal gate electrode
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344905A (ja) 2005-06-10 2006-12-21 Seiko Epson Corp 電界効果トランジスタ、電気光学装置及び電子機器
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008147355A (ja) * 2006-12-08 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008227165A (ja) 2007-03-13 2008-09-25 Toshiba Corp 半導体装置およびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US20090189201A1 (en) * 2008-01-24 2009-07-30 Chorng-Ping Chang Inward dielectric spacers for replacement gate integration scheme
JP2010034139A (ja) 2008-07-25 2010-02-12 Sharp Corp 薄膜トランジスタおよびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101547325B1 (ko) * 2008-10-27 2015-08-26 삼성전자주식회사 트랜지스터 및 이를 포함하는 반도체 소자
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
KR102181301B1 (ko) 2009-07-18 2020-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR101777624B1 (ko) 2009-12-25 2017-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101698537B1 (ko) * 2010-01-15 2017-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101993584B1 (ko) * 2010-01-22 2019-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8921894B2 (en) * 2010-03-26 2014-12-30 Nec Corporation Field effect transistor, method for producing the same, and electronic device
CN102834922B (zh) 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
TWI615920B (zh) 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
JP5742072B2 (ja) * 2010-10-06 2015-07-01 住友電気工業株式会社 半導体装置およびその製造方法
JP2012099517A (ja) * 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
EP2472573A1 (en) * 2011-01-04 2012-07-04 Nxp B.V. Vertical transistor manufacturing method and vertical transistor
US8643115B2 (en) * 2011-01-14 2014-02-04 International Business Machines Corporation Structure and method of Tinv scaling for high κ metal gate technology
JP6019599B2 (ja) 2011-03-31 2016-11-02 ソニー株式会社 半導体装置、および、その製造方法
KR101784324B1 (ko) * 2011-04-18 2017-11-06 삼성전자 주식회사 반도체 장치의 제조 방법
TWI573277B (zh) 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013042117A (ja) * 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
KR20130014200A (ko) * 2011-07-29 2013-02-07 삼성전자주식회사 저항 변화 물질을 포함하는 반도체 소자 및 그 제조 방법
KR102089505B1 (ko) 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP6081829B2 (ja) 2012-03-30 2017-02-15 株式会社半導体エネルギー研究所 化合物、液晶組成物、および液晶表示装置
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
JP5833748B2 (ja) * 2012-05-18 2015-12-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8896030B2 (en) * 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
JP2014082388A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
TWI605593B (zh) * 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6026914B2 (ja) * 2013-02-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
KR102290247B1 (ko) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP2014212191A (ja) 2013-04-18 2014-11-13 セイコーエプソン株式会社 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
TWI631711B (zh) 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102657220B1 (ko) 2013-05-20 2024-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6220161B2 (ja) 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
SG11201606536XA (en) 2014-03-18 2016-09-29 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
WO2015145292A1 (en) 2014-03-28 2015-10-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
TWI663733B (zh) * 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
KR20170107997A (ko) * 2015-02-06 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10734513B2 (en) * 2015-11-16 2020-08-04 Intel Corporation Heterojunction TFETs employing an oxide semiconductor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162640A (ja) * 1994-11-30 1996-06-21 Sony Corp 半導体装置の製造方法
JP2001093861A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2002198521A (ja) * 2000-12-25 2002-07-12 Nec Corp 半導体装置の製造方法
JP2002299610A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体装置およびその製造方法
JP2008060313A (ja) * 2006-08-31 2008-03-13 Sharp Corp 半導体装置およびその製造方法
JP2009302317A (ja) * 2008-06-13 2009-12-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2011101027A (ja) * 2009-03-31 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法
JP2012049514A (ja) * 2010-07-30 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013251534A (ja) * 2012-04-30 2013-12-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
JP2014232870A (ja) * 2013-05-02 2014-12-11 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR102240815B1 (ko) 2021-04-14
KR20170106358A (ko) 2017-09-20
KR20190015631A (ko) 2019-02-13
TWI762757B (zh) 2022-05-01
KR20190045407A (ko) 2019-05-02
US11245039B2 (en) 2022-02-08
JP2021036604A (ja) 2021-03-04
TWI709245B (zh) 2020-11-01
KR20210149871A (ko) 2021-12-09
TW201639175A (zh) 2016-11-01
TWI833144B (zh) 2024-02-21
JP7471349B2 (ja) 2024-04-19
TW202213800A (zh) 2022-04-01
JP2019153792A (ja) 2019-09-12
WO2016120741A1 (en) 2016-08-04
KR102239592B1 (ko) 2021-04-14
US9954112B2 (en) 2018-04-24
TW201933616A (zh) 2019-08-16
TWI761301B (zh) 2022-04-21
TW201921701A (zh) 2019-06-01
JP6701320B2 (ja) 2020-05-27
KR102638101B1 (ko) 2024-02-16
JP6715984B2 (ja) 2020-07-01
KR20220164071A (ko) 2022-12-12
KR20210041119A (ko) 2021-04-14
US20160218219A1 (en) 2016-07-28
JP6791635B2 (ja) 2020-11-25
US20180248043A1 (en) 2018-08-30
KR102205388B1 (ko) 2021-01-19
JP2016174143A (ja) 2016-09-29
US20190237584A1 (en) 2019-08-01
US20220199831A1 (en) 2022-06-23
JP2022141892A (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
JP6715984B2 (ja) 半導体装置の作製方法及び半導体装置
JP7224520B2 (ja) 半導体装置
JP7090769B2 (ja) 半導体装置
JP6647846B2 (ja) 半導体装置
JP6736321B2 (ja) 半導体装置の製造方法
JP2016184731A (ja) 半導体装置、その製造方法、および電子機器
JP2016213457A (ja) 半導体装置、半導体装置の作製方法、および電子機器
JP2016201518A (ja) 導電体および半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200501

R150 Certificate of patent or registration of utility model

Ref document number: 6701320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250