JP2018164109A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018164109A
JP2018164109A JP2018124116A JP2018124116A JP2018164109A JP 2018164109 A JP2018164109 A JP 2018164109A JP 2018124116 A JP2018124116 A JP 2018124116A JP 2018124116 A JP2018124116 A JP 2018124116A JP 2018164109 A JP2018164109 A JP 2018164109A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
oxide
film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018124116A
Other languages
English (en)
Other versions
JP6546321B2 (ja
Inventor
典隆 石原
Noritaka Ishihara
典隆 石原
将志 太田
Masashi Ota
将志 太田
将志 津吹
Masashi Tsubuki
将志 津吹
正美 神長
Masami Kaminaga
正美 神長
行徳 島
Yukinori Shima
行徳 島
純一 肥塚
Junichi Hizuka
純一 肥塚
泰靖 保坂
Hiroyasu Hosaka
泰靖 保坂
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018164109A publication Critical patent/JP2018164109A/ja
Application granted granted Critical
Publication of JP6546321B2 publication Critical patent/JP6546321B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

【課題】酸化物半導体膜を用いた半導体装置において、酸化物半導体膜の欠陥を低減する。また、酸化物半導体膜を用いた半導体装置において、電気特性を向上させる。また、酸化物半導体膜を用いた半導体装置において、信頼性を向上させる。【解決手段】酸化物半導体層と、酸化物半導体層と接し、Ｉｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）で構成される金属酸化物層と、金属酸化物層に接し、銅、アルミニウム、金又は銀を含む導電層と、を有し、金属酸化物層に含まれるＩｎとＭの原子数比をＩｎ：Ｍ＝ｘ：ｙとしたとき、ｙ／（ｘ＋ｙ）は、０．７５以上１未満である半導体装置を提供する。【選択図】図１

Description

本発明は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マニ
ュファクチャ、又は組成物（コンポジション・オブ・マター）に関する。特に、本発明の
一態様は、半導体装置及びその作製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。電気光学装置、画像表示装置（単に表示装置とも表記する）、半導体回路、
発光装置、蓄電装置、記憶装置及び電子機器は半導体装置を有する場合がある。
液晶表示装置や発光表示装置に代表される表示装置や集積回路（ＩＣ）の多くに用いられ
ているトランジスタの半導体材料として、アモルファスシリコン、単結晶シリコン、又は
多結晶シリコンなどのシリコン半導体が知られている。また、その他の半導体材料として
酸化物半導体が注目されている。例えば、酸化物半導体として、酸化亜鉛又はＩｎ−Ｇａ
−Ｚｎ系酸化物をチャネルに用いたトランジスタを表示装置に適用する技術が開示されて
いる（特許文献１）。又は、酸化物半導体として、多結晶Ｉｎ−Ｇａ酸化物をチャネルに
用いたトランジスタを表示装置に適用する技術が開示されている（非特許文献１）。
また、表示装置の大面積化及び高精細化に伴う、配線抵抗の増大及び寄生容量の増大に起
因する配線遅延を抑制するため、銅、アルミニウム、金、銀等の低抵抗材料を用いて配線
を形成する技術が検討されている（特許文献２）。
特開２００７−０９６０５５号公報 特開２００４−１３３４２２号公報
Ｙａｓｕｈｉｒｏ Ｔｅｒａｉ ｅｔ ａｌ．，、「Ａ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ ＴＦＴ Ｄｒｉｖｅｎ ＡＭ−ＯＬＥＤ Ｄｉｓｐｌａｙ」、ＩＤＷ’１１、ｐｐ．６１−６４
酸化物半導体を用いたトランジスタにおいて、酸化物半導体層中に含まれる不純物（代表
的には、絶縁層の構成元素であるシリコンや、炭素、配線の構成材料である銅等）が多い
と、トランジスタの電気特性（例えば、オン電流特性）の低下要因となる。
そこで、本発明の一態様は、酸化物半導体を用いたトランジスタ等の半導体装置において
、酸化物半導体層に含まれる不純物濃度を低減することを課題の一とする。又は、本発明
の一態様は、酸化物半導体を用いた半導体装置などにおいて、電気特性を向上させること
を課題の一とする。又は、本発明の一態様は、酸化物半導体を用いた半導体装置などにお
いて、信頼性を向上させることを課題の一とする。又は、本発明の一態様は、新規な半導
体装置などを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の記載を妨げるものではない。また、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は
、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課
題を抽出することが可能である。
本発明の一態様は、酸化物半導体層と、酸化物半導体層と接し、Ｉｎ−Ｍ酸化物（Ｍは、
Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）で構成される金属酸化物層と、金
属酸化物層に接し、銅、アルミニウム、金又は銀を含む導電層と、を有し、金属酸化物層
に含まれるＩｎとＭの原子数比をＩｎ：Ｍ＝ｘ：ｙとしたとき、ｙ／（ｘ＋ｙ）は、０．
７５以上１未満である半導体装置である。
または、本発明の一態様は、ゲート電極層と、ゲート電極層と接するゲート絶縁層と、ゲ
ート絶縁層を介してゲート電極層と対向する酸化物半導体層と、酸化物半導体層と接し、
Ｉｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）で構成さ
れる金属酸化物層と金属酸化物層に接し、銅、アルミニウム、金又は銀を含む一対の電極
層と、を有し、金属酸化物層に含まれるＩｎとＭの原子数比をＩｎ：Ｍ＝ｘ：ｙとしたと
き、ｙ／（ｘ＋ｙ）は、０．７５以上１未満である半導体装置である。
または、本発明の一態様は、第１のゲート電極層と、第１のゲート電極層と接する第１の
ゲート絶縁層と、第１のゲート絶縁層を介して第１のゲート電極層と対向する酸化物半導
体層と、酸化物半導体層と接し、Ｉｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、ＮｄまたはＨｆ）で構成される金属酸化物層と金属酸化物層に接し、銅、アルミニ
ウム、金又は銀を含む一対の電極層と、一対の電極層上に接する第２のゲート絶縁層と、
第２のゲート絶縁層を介して、酸化物半導体層と対向する第２のゲート電極層と、を有し
、金属酸化物層に含まれるＩｎとＭの原子数比をＩｎ：Ｍ＝ｘ：ｙとしたとき、ｙ／（ｘ
＋ｙ）は、０．７５以上１未満であり、第１のゲート電極層及び第２のゲート電極層は、
第１のゲート絶縁層及び第２のゲート絶縁層に設けられた開口部において電気的に接続す
る半導体装置である。
上記の半導体装置において、酸化物半導体層は、一対の電極層とそれぞれ接する第１の側
面及び第２の側面と、第１のゲート電極層又は第２のゲート電極層と対向する第３の側面
及び第４の側面と、を有していてもよい。
または、上記の半導体装置において、元素Ｍとして、ガリウムを含有することが好ましい
。
または、上記の半導体装置において、酸化物半導体層は、第１の酸化物半導体層と、第１
の酸化物半導体層と金属酸化物層の間に位置する第２の酸化物半導体層と、の積層構造を
有していてもよい。その場合、第２の酸化物半導体層の電子親和力は、第１の酸化物半導
体層の電子親和力よりも小さく、且つ金属酸化物層の電子親和力よりも大きいことが好ま
しい。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
本発明の一態様によって、酸化物半導体層に含まれる不純物濃度を低減することができる
。又は、本発明の一態様によって、酸化物半導体を用いた半導体装置などにおいて、電気
特性を向上させることができる。又は、本発明の一態様によって、酸化物半導体を用いた
半導体装置などの信頼性を向上させることができる。又は、本発明の一態様によって、新
規な半導体装置などを提供することができる。なお、これらの効果の記載は、他の効果の
存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを
有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、
自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効
果を抽出することが可能である。
本発明の一態様に係るトランジスタを示す平面図及び断面図。 本発明の一態様に係るトランジスタを示す平面図及び断面図。 本発明の一態様に係るトランジスタを示す平面図及び断面図。 本発明の一態様に係るトランジスタを示す平面図及び断面図。 本発明の一態様に係るトランジスタの作製工程を示す図。 本発明の一態様に係るトランジスタの作製工程を示す図。 本発明の一態様に係るトランジスタを示す平面図、断面図及びバンド図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 酸化物半導体膜のナノビーム電子回折パターンを示す図、及び透過電子回折測定装置の一例を示す図。 透過電子回折測定による構造解析の一例を示す図、及び平面ＴＥＭ像。 トランジスタのＩｄ−Ｖｇ特性、バンドダイヤグラム図、及びＳＩＭＳ分析結果を説明する図。 トランジスタのＩｄ−Ｖｇ特性、及びバンドダイヤグラム図。 トランジスタのＩｄ−Ｖｇ特性、バンドダイヤグラム図、及びＳＩＭＳ分析結果を説明する図。 トランジスタのＩｄ−Ｖｇ特性、バンドダイヤグラム図、及びＳＩＭＳ分析結果を説明する図。 トランジスタのＩｄ−Ｖｇ特性、バンドダイヤグラム図、及びＳＩＭＳ分析結果を説明する図。 ＸＲＤ測定結果を説明する図。 バンドダイヤグラムを説明する図。 本発明の一態様に係る表示装置の構成を示す図及び回路図。 本発明の一態様に係る表示モジュールを説明する図。 本発明の一態様に係る電子機器を説明する図。 本発明の一態様に係るトランジスタを示す断面図及びバンド図。 本発明の一態様に係るトランジスタを示す平面図及び断面図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説
明する実施の形態において、同一部分又は同様の機能を有する部分には、同一の符号又は
同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭
化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書等にて用いる第１、第２等の序数詞は、構成要素の混同を避けるために付
したものであり、数的に限定するものではない。そのため、例えば「第１の」を「第２の
」又は「第３の」等と適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合
などには適宜入れ替わることがある。このため、本明細書等においては、「ソース」や「
ドレイン」の用語は入れ替えて用いることができる。
また、本明細書等において、「上」や「下」の用語は、構成要素の位置関係が「直上」又
は「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極
層」との表現であれば、ゲート絶縁層とゲート電極層との間に他の構成要素を含むものを
除外しない。「下」についても同様である。
本明細書等において「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°°以下の場合も含まれる。また、「垂
直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。し
たがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、結晶が三方晶又は菱面体晶である場合、六方晶系として表す
。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について。図１乃
至図６を参照して説明する。
＜トランジスタの構成例１＞
図１（Ａ）及び図１（Ｂ）に本実施の形態の半導体装置が有するトランジスタ２００の平
面図及び断面図を示す。図１に示すトランジスタ２００は、チャネルエッチ型のトランジ
スタである。図１（Ａ）は、トランジスタ２００の平面図であり、図１（Ｂ）は、図１（
Ａ）の一点鎖線Ａ１−Ａ２間及びＢ１−Ｂ２間の断面図である。なお、図１（Ａ）では明
瞭化のため、基板１００、トランジスタ２００の構成要素の一部（例えば、ゲート絶縁層
）等を省略して図示している。
図１（Ａ）及び図１（Ｂ）に示すトランジスタ２００は、基板１００上に形成されたゲー
ト電極層１０２と、ゲート電極層１０２と接するゲート絶縁層１０４と、ゲート絶縁層１
０４を介してゲート電極層１０２と対向する酸化物半導体層１０６と、酸化物半導体層１
０６上の金属酸化物層１０８と、金属酸化物層１０８に接する一対の電極層１１０ａ、１
１０ｂと、を含んで構成される。また、一対の電極層１１０ａ、電極層１１０ｂ及び金属
酸化物層１０８上に形成された酸化物絶縁層１１２、酸化物絶縁層１１４及び窒化物絶縁
層１１６をトランジスタ２００の構成要素に含めてもよい。
トランジスタ２００において、チャネルが形成される酸化物半導体層１０６の上面に接し
て設けられる金属酸化物層１０８は、一対の電極層１１０ａ、１１０ｂの構成元素が酸化
物半導体層１０６に拡散することを抑制するバリア層として機能する。又は、金属酸化物
層１０８を設けることで、酸化物半導体層１０６の上層に設けられた酸化物絶縁層１１２
等の構成元素が、酸化物半導体層１０６に混入することを抑制することもできる。チャネ
ルが形成される酸化物半導体層１０６への不純物の混入を抑制することで、トランジスタ
２００の電気特性の低下を抑制することができる。
金属酸化物層１０８には、Ｉｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、
ＮｄまたはＨｆ）で表される金属酸化物を用いることができる。ただし、金属酸化物層１
０８がチャネル形成領域の一部として機能することを防止するため、導電率が十分に低い
材料を用いるものとする。または、金属酸化物層１０８には、電子親和力（真空準位と伝
導帯下端のエネルギー差）が酸化物半導体層１０６よりも小さく、伝導帯下端のエネルギ
ーが酸化物半導体層１０６の伝導帯下端エネルギーと差分（バンドオフセット）を有する
材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生
じることを抑制するためには、金属酸化物層１０８の伝導帯下端のエネルギーが、酸化物
半導体層１０６の伝導帯下端のエネルギーよりも０．２ｅＶ以上真空準位に近い材料、好
ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、Ｉｎに対する元素Ｍの原子数比を高めることで、金属酸化物層１０８のエネルギー
ギャップを大きくし、電子親和力を小さくすることができる。よって、酸化物半導体層１
０６との間に伝導帯のバンドオフセットを形成し、金属酸化物層１０８にチャネルが形成
されることを抑制するためには、金属酸化物層１０８は、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］
とすると、ｙ／（ｘ＋ｙ）を、０．７５以上１未満、好ましくは、０．７８以上１未満、
より好ましくは０．８０以上１未満とすることが好ましい。ただし、金属酸化物層１０８
は、主成分であるインジウム、Ｍ及び酸素以外の元素が不純物として混入していてもよい
。その際の不純物の割合は、０．１％以下が好ましい。Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］の
測定は、誘導結合プラズマ質量分析法（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌ
ａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＩＣＰ−ＭＳ分析法）により行うこと
ができる。例えばＩｎ：Ｍ＝ｘ：ｙ［原子数比］とする場合、Ｉｎ：Ｍ＝ｘ：ｙは、ター
ゲットの組成ではなく、スパッタリング法により得られる金属酸化物膜の組成を指してお
り、ｙ／（ｘ＋ｙ）を、０．７５以上１未満とする。
また、金属酸化物層１０８をスパッタリング法によって形成する場合、Ｉｎに対する元素
Ｍの原子数比を高めることで、成膜時のパーティクル数を低減させることが可能である。
パーティクル数を低減させるためには、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］とすると、ｙ／（
ｘ＋ｙ）を、０．９０以上、例えば０．９３とするとよい。ただし、金属酸化物層１０８
をスパッタリング法によって形成する場合、Ｉｎに対するＭの原子数比が高すぎると、タ
ーゲットの絶縁性が高く、ＤＣ放電を用いた成膜が困難となり、ＲＦ放電を適用する必要
が生じる。よって、大面積基板への対応が可能なＤＣ放電を用いて成膜を行うためには、
ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよい
。大面積基板に対応した成膜方法を適用することで、半導体装置の生産性を高めることが
できる。
なお、トランジスタ２００において、チャネルが形成される酸化物半導体層１０６は、側
面においてソース電極層及びドレイン電極層として機能する一対の電極層１１０ａ、１１
０ｂと接し、当該接する領域においてソース領域及びドレイン領域が形成される。そのた
め、金属酸化物層１０８は、絶縁性を有していてもよい。
なお、金属酸化物層１０８は、膜中にスピネル型の結晶構造が含まれないことが好ましい
。金属酸化物層１０８の膜中にスピネル型の結晶構造を含む場合、当該スピネル型の結晶
構造に起因して一対の電極層１１０ａ、１１０ｂの構成元素が酸化物半導体層１０６へ拡
散してしまう場合があるためである。例えば、金属酸化物層１０８としてＩｎ−Ｍ酸化物
を適用し、Ｍとして２価の金属原子（例えば、亜鉛など）を含まない構成とすることで、
スピネル型の結晶構造を含有しない金属酸化物層１０８を形成することができるため好ま
しい。
金属酸化物層１０８の膜厚は、一対の電極層１１０ａ、１１０ｂの構成元素が酸化物半導
体層１０６に拡散することを抑制することのできる膜厚以上であって、酸化物絶縁層１１
２から酸化物半導体層１０６への酸素の供給を抑制する膜厚未満とする。例えば、金属酸
化物層１０８の膜厚が１０ｎｍ以上であると、一対の電極層１１０ａ、１１０ｂの構成元
素の酸化物半導体層１０６への拡散を抑制することができる。また、金属酸化物層１０８
の膜厚を１００ｎｍ以下とすると、酸化物絶縁層１１２、１１４から酸化物半導体層１０
６へ効果的に酸素を供給することができる。
また、本実施の形態に示すトランジスタ２００において、ソース電極層及びドレイン電極
層として機能する一対の電極層１１０ａ、１１０ｂとしては、銅、アルミニウム、金、又
は銀等の低抵抗材料からなる単体金属、若しくは合金、又はこれらを主成分とする化合物
を含む、単層構造又は積層構造とすることが好ましい。一対の電極層１１０ａ、１１０ｂ
は配線としても機能するため、当該電極層を銅、アルミニウム、金又は銀等の低抵抗材料
を含んで形成することで、基板１００として大面積基板を用いた場合においても配線遅延
を抑制した半導体装置を作製することが可能となる。
一対の電極層１１０ａ、１１０ｂを２層構造とする場合、２層目の導電層の膜厚を大きく
し、且つ銅、アルミニウム、金、又は銀等の低抵抗材料からなる単体金属、若しくは合金
、又はこれらを主成分とする化合物を含む導電層とし、酸化物半導体層１０６の側面及び
金属酸化物層１０８の側面及び上面に接する１層目の導電層には、上述の２層目の導電体
に対するバリア層として機能する導電体を用いて形成することが好ましい。例えば、チタ
ン、タンタル、モリブデン、タングステンの単体金属若しくは合金、又は窒化チタン、窒
化タンタル、窒化モリブデン、窒化タングステン等を含む導電層をバリア層として用いる
ことができる。また、一対の電極層１１０ａ、１１０ｂを３層構造とする場合、上述の１
層目及び２層目上に接して、２層目の導電体に対するバリア層として機能する導電体を用
いて３層目の導電層を形成することが好ましい。
例えば、一対の電極層１１０ａ、１１０ｂを２層構造とする場合、チタン膜上にアルミニ
ウム膜を積層した構造、タングステン膜上に銅膜を積層した構造、タングステン膜上にア
ルミニウム膜を積層した構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層し
た構造、チタン膜上に銅膜を積層した構造、タングステン膜上に銅膜を積層した構造等を
用いることが好ましい。また、一対の電極層１１０ａ、１１０ｂを３層構造とする場合、
１層目及び３層目には、チタン、窒化チタン、モリブデン、又は窒化モリブデンでなる膜
を形成し、２層目には、銅、アルミニウム、金又は銀等の低抵抗材料でなる膜を形成する
ことが好ましい。
本実施の形態で示すトランジスタ２００は、ソース電極層及びドレイン電極層として機能
する一対の電極層として、銅、アルミニウム、金、又は銀等の低抵抗材料を含む電極層を
用いることで、配線遅延を抑制した半導体装置を作製することができる。さらに、一対の
電極層と接して、バリア層として機能する金属酸化物層１０８を設けることで、電気特性
の低下を抑制し、良好な電気特性を有する半導体装置を提供することが可能となる。
なお、電極層１１０ａ、及び、電極層１１０ｂの形成と、酸化物半導体層１０６、及び、
金属酸化物層１０８の形成とを、ハーフトーンマスク（または、グレートーンマスク、位
相差マスクなど）を用いて形成することによって、マスク数を減らして、プロセス工程数
を減らすようにしてもよい。この場合、レジストをアッシングすることなどにより、パタ
ーンを形成する。したがって、電極層１１０ａ、及び、電極層１１０ｂの下には、必ず、
酸化物半導体層１０６、及び、金属酸化物層１０８が設けられることとなる。図１におい
て、ハーフトーンを用いた場合の平面図と断面図とを、図２２（Ａ）（Ｂ）（Ｃ）に示す
。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明す
る。
（基板）
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの
単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、Ｓ
ＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたもの
を、基板１００として用いてもよい。なお、基板１００として、ガラス基板を用いる場合
、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）
、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）
、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表
示装置を作製することができる。
また、基板１００として、可撓性基板を用い、可撓性基板上に直接、トランジスタ２００
を形成してもよい。または、基板１００とトランジスタ２００の間に剥離層を設けてもよ
い。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１００より分
離し、他の基板に転載するのに用いることができる。その際、トランジスタ２００は耐熱
性の劣る基板や可撓性の基板にも転載できる。
（ゲート電極層）
ゲート電極層１０２は、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタ
ル、チタン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする
合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、
マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい
。また、ゲート電極層１０２は、単層構造でも、二層以上の積層構造としてもよい。例え
ば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する
二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステ
ン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜
を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにそ
の上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル
、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複
数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極層１０２は、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添
加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また
、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極層１０２とゲート絶縁層１０４との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物
半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ
系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（
ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上
の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体
を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリー
オフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体
膜を用いる場合、少なくとも酸化物半導体層１０６より高い窒素濃度、具体的には７原子
％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
（ゲート絶縁層）
ゲート絶縁層１０４は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属
酸化物などを用いればよく、積層または単層で設ける。
また、ゲート絶縁層１０４として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加
されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアル
ミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−
ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁層１０４の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上
３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
（酸化物半導体層）
酸化物半導体層１０６は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ
−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）がある。
酸化物半導体層１０６がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃ
ｅ、ＮｄまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリ
ングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ＞Ｍを満たすことが好ましい。
このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１
：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。
なお、成膜される酸化物半導体層１０６の原子数比はそれぞれ、誤差として上記のスパッ
タリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む
。
なお、酸化物半導体層１０６がＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎ及びＯを除いての
ＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏ
ｍｉｃ％未満とする。
酸化物半導体層１０６は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上
、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導
体を用いることで、トランジスタ２００のオフ電流を低減することができる。
酸化物半導体層１０６の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１０
０ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体層１０６としては、キャリア密度の低い酸化物半導体層を用いる。例えば、
酸化物半導体層１０６は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×
１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましく
は１×１０１１個／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体層１０６のキャリア密度や不純物
濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとするこ
とが好ましい。
なお、酸化物半導体層１０６として、不純物濃度が低く、欠陥準位密度の低い酸化物半導
体層を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ
好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）こと
を高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性で
ある酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができ
る。従って、当該酸化物半導体層にチャネル領域が形成されるトランジスタは、しきい値
電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また
、高純度真性または実質的に高純度真性である酸化物半導体層は、欠陥準位密度が低いた
め、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真
性である酸化物半導体層は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチ
ャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン
電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測
定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
従って、当該高純度真性、又は実質的に高純度真性の酸化物半導体層にチャネル領域が形
成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとするこ
とができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに
要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ
準位密度の高い酸化物半導体層にチャネル領域が形成されるトランジスタは、電気特性が
不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ
土類金属等がある。
酸化物半導体層に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸
素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやす
い。このため、酸化物半導体層１０６は水素ができる限り低減されていることが好ましい
。具体的には、酸化物半導体層１０６において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅ
ｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃
度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ
３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ
／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１
０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下
とする。
酸化物半導体層１０６において、第１４族元素の一つであるシリコンや炭素が含まれると
、酸化物半導体層１０６において酸素欠損が増加し、ｎ型化してしまう。このため、酸化
物半導体層１０６におけるシリコンや炭素の濃度、または金属酸化物層１０８と、酸化物
半導体層１０６との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法により得ら
れる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍ
ｓ／ｃｍ３以下とする。
また、酸化物半導体層１０６において、二次イオン質量分析法により得られるアルカリ金
属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは
２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸
化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大
してしまうことがある。このため、酸化物半導体層１０６のアルカリ金属またはアルカリ
土類金属の濃度を低減することが好ましい。
また、酸化物半導体層１０６に窒素が含まれていると、キャリアである電子が生じ、キャ
リア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜におい
て、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法に
より得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体層１０６は、例えば非単結晶構造でもよい。非単結晶構造は、例えば
、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または
非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡ
ＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体層１０６は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、
例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜
は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体層１０６が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領
域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上を有する混合膜であってもよい。混合
膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−Ｏ
Ｓの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合
膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−Ｏ
Ｓの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
なお、酸化物半導体層１０６に接する金属酸化物層１０８は、例えば非晶質構造、微結晶
構造、多結晶構造等とすることができる。
また、酸化物半導体層１０６と接して酸化物半導体と異なる構成元素（例えばシリコン）
を有する絶縁層を設けた場合、酸化物半導体層１０６と該絶縁層との界面には、異種接合
、不純物の混入等に起因した界面準位が形成されることがある。本実施の形態のトランジ
スタ２００では、酸化物半導体層１０６と、酸化物半導体と異なる構成元素（例えばシリ
コン）を有しうる酸化物絶縁層１１２との間に、酸化物半導体と構成元素が同じである金
属酸化物層１０８が設けられている。このため、金属酸化物層１０８と酸化物絶縁層１１
２の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位
と酸化物半導体層１０６との間には隔たりがある。この結果、酸化物半導体層１０６を流
れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが
可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が
捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタの
しきい値電圧が変動してしまう。しかしながら、酸化物半導体層１０６とトラップ準位と
の間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり
、しきい値電圧の変動を低減することができる。
また、金属酸化物層１０８に含まれる元素Ｍは、酸素との結合力が高いため、元素Ｍの原
子数比が高い金属酸化物層１０８は酸素欠損を形成しにくい。よって、金属酸化物層１０
８に接する酸化物半導体層１０６における酸素欠損量を低減することが可能である。
（酸化物絶縁層）
酸化物絶縁層１１２は、酸素を透過する酸化物絶縁膜である。なお、酸化物絶縁層１１２
は、後に形成する酸化物絶縁層１１４を形成する際の、金属酸化物層１０８及び酸化物半
導体層１０６へのダメージ緩和膜としても機能する。
酸化物絶縁層１１２としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上
５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細
書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多
い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い
膜を指す。
また、酸化物絶縁層１１２は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁
層１１２に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁層
１１２における酸素の透過量が減少してしまうためである。
また、酸化物絶縁層１１２と金属酸化物層１０８との界面における欠陥量が少ないことが
好ましく、代表的には、ＥＳＲ測定により、金属酸化物層１０８の欠陥に由来するｇ＝１
．８９以上１．９６以下に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以
下、さらには検出下限以下であることが好ましい。
なお、酸化物絶縁層１１２においては、外部から酸化物絶縁層１１２に入った酸素が全て
酸化物絶縁層１１２の外部に移動せず、酸化物絶縁層１１２にとどまる酸素もある。また
、酸化物絶縁層１１２に酸素が入ると共に、酸化物絶縁層１１２に含まれる酸素が酸化物
絶縁層１１２の外部へ移動することで、酸化物絶縁層１１２において酸素の移動が生じる
場合もある。酸化物絶縁層１１２として酸素を透過する酸化物絶縁膜を形成すると、酸化
物絶縁層１１２上に設けられる、酸化物絶縁層１１４から脱離する酸素を、酸化物絶縁層
１１２を介して酸化物半導体層１０６に移動させることができる。
酸化物絶縁層１１２に接するように酸化物絶縁層１１４が形成されている。酸化物絶縁層
１１４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形
成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱によ
り酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶
縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏ
ｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶
縁膜である。なお、上記ＴＤＳ分析時における基板温度としては１００℃以上７００℃以
下、または１００℃以上５００℃以下の範囲が好ましい。
酸化物絶縁層１１４としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ
以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、酸化物絶縁層１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ
３以下であることが好ましい。なお、酸化物絶縁層１１４は、酸化物絶縁層１１２と比較
して酸化物半導体層１０６から離れているため、酸化物絶縁層１１２より、欠陥密度が多
くともよい。
（窒化物絶縁層）
酸化物絶縁層１１４上に、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッ
キング効果を有する窒化物絶縁層１１６を設けることで、酸化物半導体層１０６からの酸
素の外部への拡散と、外部から酸化物半導体層１０６への水素、水等の侵入を防ぐことが
できる。窒化物絶縁層としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、
窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金
属等のブロッキング効果を有する窒化物絶縁層の代わりに、酸素、水素、水等のブロッキ
ング効果を有する酸化物絶縁層を設けてもよい。酸素、水素、水等のブロッキング効果を
有する酸化物絶縁層としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム等がある。
＜トランジスタの構成例２＞
図２（Ａ）及び図２（Ｂ）に本実施の形態の半導体装置が有するトランジスタ２１０の平
面図及び断面図を示す。図２（Ａ）は、トランジスタ２１０の平面図であり、図２（Ｂ）
は、図２（Ａ）の一点鎖線Ａ３−Ａ４間及びＢ３−Ｂ４間の断面図である。なお、図２（
Ａ）では明瞭化のため、基板１００、トランジスタ２１０の構成要素の一部（例えば、ゲ
ート絶縁層）等を省略して図示している。
図２（Ａ）及び図２（Ｂ）に示すトランジスタ２１０は、基板１００上に形成されたゲー
ト電極層１０２と、ゲート電極層１０２と接するゲート絶縁層１０４と、ゲート絶縁層１
０４を介してゲート電極層１０２と対向する酸化物半導体層２０６と、酸化物半導体層２
０６上の金属酸化物層１０８と、金属酸化物層１０８に接する一対の電極層１１０ａ、１
１０ｂと、一対の電極層１１０ａ、電極層１１０ｂ及び金属酸化物層１０８上に形成され
た酸化物絶縁層１１２、酸化物絶縁層１１４及び窒化物絶縁層１１６と、窒化物絶縁層１
１６を上に設けられた電極層１１８と、を有する。
トランジスタ２１０において、電極層１１８はバックゲート電極として機能する。また、
電極層１１８と酸化物半導体層２０６との間に設けられた酸化物絶縁層１１２、酸化物絶
縁層１１４及び窒化物絶縁層１１６を含む積層構造は、バックゲート電極に対するゲート
絶縁層として機能する。また、電極層１１８は、ゲート絶縁層１０４、酸化物絶縁層１１
２、酸化物絶縁層１１４及び窒化物絶縁層１１６に設けられた開口部１１７ａ、１１７ｂ
において、ゲート電極層１０２に接続される。よって、電極層１１８とゲート電極層１０
２とは、同じ電位が与えられる。
図２に示すトランジスタ２１０は、窒化物絶縁層１１６上にバックゲート電極として機能
する電極層１１８を有する点において、図１のトランジスタ２００と相違する。その他の
構成は、トランジスタ２００と同様であり、同様の効果を奏することができる。すなわち
、トランジスタ２１０は、低抵抗材料を含む一対の電極層１１０ａ、１１０ｂと、チャネ
ルが形成される酸化物半導体層２０６との間にバリア層として機能する金属酸化物層１０
８を有する。これによって、酸化物半導体層２０６への不純物の混入及び拡散を抑制する
ことができる。したがって、トランジスタ２１０は電気特性の低下が抑制されたトランジ
スタである。トランジスタ２１０の各構成要素の詳細は、トランジスタ２００についての
説明を参酌することができる。
また、図２に示すトランジスタ２１０に含まれる酸化物半導体層２０６は、トランジスタ
２００に含まれる酸化物半導体層１０６と同様の材料を用いて構成され、膜厚が１００ｎ
ｍ以上、例えば１００ｎｍ以上１０００ｎｍ以下、好ましくは２００ｎｍ以上１０００ｎ
ｍ以下である。また、トランジスタ２１０のチャネル長（一対の電極層１１０ａ、１１０
ｂ間の距離）は、０．５μｍ以上２μｍ以下とすることが好ましく、０．５μｍ以上１μ
ｍ以下とすることがより好ましい。
図２（Ｂ）の断面図に示すように、酸化物半導体層２０６は、ゲート電極層１０２と、電
極層１１８（バックゲート電極）のそれぞれと対向するように位置し、２つのゲート電極
層に挟まれている。バックゲート電極として機能する電極層１１８のチャネル長方向の長
さ及びチャネル幅方向の長さは、酸化物半導体層２０６のチャネル長方向の長さ及びチャ
ネル幅方向の長さよりもそれぞれ長く、酸化物半導体層２０６の全体は、絶縁層（酸化物
絶縁層１１２、酸化物絶縁層１１４及び窒化物絶縁層１１６）を介して電極層１１８に覆
われている。また、電極層１１８とゲート電極層１０２とは、ゲート絶縁層１０４、酸化
物絶縁層１１２、酸化物絶縁層１１４及び窒化物絶縁層１１６に設けられた開口部１１７
ａ、１１７ｂにおいて接続されるため、酸化物半導体層２０６のチャネル幅方向の側面は
、絶縁層（酸化物絶縁層１１２、酸化物絶縁層１１４及び窒化物絶縁層１１６）を介して
バックゲート電極（電極層１１８）と対向している。
このような構成を有することで、トランジスタ２１０に含まれる酸化物半導体層２０６を
、ゲート電極層１０２及び電極層１１８の電界によって電気的に囲むことができる。トラ
ンジスタ２１０のように、ゲート電極層及びバックゲート電極層の電界によって、チャネ
ルが形成される酸化物半導体層を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏ
ｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ２１０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、ゲート電極層１０２によ
ってチャネルを誘起させるための電界を効果的に酸化物半導体層２０６に印加することが
できるため、トランジスタ２１０の電流駆動能力が向上し、高いオン電流特性を得ること
が可能となる。また、オン電流を高くすることが可能であるため、トランジスタ２１０を
微細化することが可能となる。また、トランジスタ２１０は、チャネルがゲート電極層１
０２及び電極層１１８によって囲まれた構造を有するため、トランジスタ２１０の機械的
強度を高めることができる。
なお、トランジスタ２１０の構造において、開口部１１７ａ、１１７ｂのいずれか一方を
形成して、該開口部において電極層１１８及びゲート電極層１０２とを接続する構成とし
てもよい。
なお、トランジスタ２１０に含まれる一対の電極層１１０ａ、１１０ｂは、第１の導電層
１０９ａ、１０９ｂと、第２の導電層１１１ａ、１１１ｂとの積層構造を有する。第１の
導電層１０９ａ、１０９ｂには、先の電極層１１０ａ、１１０ｂの説明において１層目と
して例示した材料を適宜用いることができる。また、第２の導電層１１１ａ、１１１ｂに
は、先の電極層１１０ａ、１１０ｂの説明において２層目として例示した材料を適宜用い
ることができる。なお、トランジスタ２１０に含まれる一対の電極層１１０ａ、１１０ｂ
は銅、アルミニウム、金又は銀を含んで構成される限り、図２の構成に限定されるもので
はなく、単層構造としてもよいし、３層以上の積層構造としてもよい。
＜トランジスタの構成例３＞
図３（Ａ）及び図３（Ｂ）に本実施の形態の半導体装置が有するトランジスタ２２０の平
面図及び断面図を示す。トランジスタ２２０は、図２のトランジスタ２１０の変形例であ
る。図３（Ａ）は、トランジスタ２２０の平面図であり、図３（Ｂ）は、図３（Ａ）の一
点鎖線Ａ５−Ａ６間及びＢ５−Ｂ６間の断面図である。なお、図３（Ａ）では明瞭化のた
め、基板１００、トランジスタ２２０の構成要素の一部（例えば、ゲート絶縁層）等を省
略して図示している。
図３（Ａ）及び図３（Ｂ）に示すトランジスタ２２０は、基板１００上に形成されたゲー
ト電極層１０２と、ゲート電極層１０２と接するゲート絶縁層１０４と、ゲート絶縁層１
０４を介してゲート電極層１０２と対向する酸化物半導体層２０６と、酸化物半導体層２
０６上のバリア層として機能する金属酸化物層１０８と、金属酸化物層１０８に接する一
対の電極層１１０ａ、１１０ｂと、一対の電極層１１０ａ、電極層１１０ｂ及び金属酸化
物層１０８上に形成された酸化物絶縁層１１２、酸化物絶縁層１１４及び窒化物絶縁層１
１６と、窒化物絶縁層１１６を上に設けられた電極層１１９ａ、１１９ｂ、１１９ｃと、
を有する。
トランジスタ２２０において、金属酸化物層１０８及び絶縁層（酸化物絶縁層１１２、酸
化物絶縁層１１４及び窒化物絶縁層１１６）を介して酸化物半導体層２０６と重なる電極
層１１９ｂは、バックゲート電極として機能する。また、電極層１１９ｂと同じ層で形成
される電極層１１９ａ、１１９ｃは、ゲート絶縁層１０４、酸化物絶縁層１１２、酸化物
絶縁層１１４、及び窒化物絶縁層１１６に設けられた開口部１１７ａ、１１７ｂにおいて
それぞれゲート電極層１０２と接続する。すなわち、電極層１１９ａ、１１９ｃはゲート
電極層１０２の一部として機能する。
トランジスタ２２０は、トランジスタ２１０において、バックゲート電極として機能する
電極層１１８が分離した構成を有する点において相違する。その他の構成はトランジスタ
２１０と同様とすることができる。トランジスタ２２０の構成の詳細は、先のトランジス
タ２１０についての説明を参酌することが可能である。
トランジスタ２２０に含まれる電極層１１９ａ、１１９ｃは、上面形状において酸化物半
導体層２０６と重なる領域を有し、開口部１１７ａ、１１７ｂにおいて酸化物半導体層２
０６の側面と対向する。よって、トランジスタ２２０もトランジスタ２１０と同様に、酸
化物半導体層２０６がゲート電極層１０２、電極層１１９ａ、１１９ｂ、１１９ｃによっ
て電気的に囲まれたｓ−ｃｈａｎｎｅｌ構造を有するため、ゲート電極層１０２によって
チャネルを誘起させるための電界を効果的に酸化物半導体層２０６に印加することができ
る。よって、トランジスタ２２０の電流駆動能力が向上し、高いオン電流特性を得ること
が可能となる。
また、トランジスタ２２０では、バックゲート電極として機能する電極層１１９ｂが、ゲ
ート電極層１０２と電気的に接続されていないため、ゲート電極層１０２と電極層１１９
ｂに異なる電位や信号を入力することができる。よって、バックゲート電極として機能す
る電極層１１９ｂへの入力信号や入力電位によりトランジスタ２２０のしきい値電圧をプ
ラス方向またはマイナス方向へシフトさせることが可能となる。トランジスタ２２０のし
きい値電圧を適宜制御することにより、半導体装置の動作時にトランジスタ２２０をエン
ハンスメント型又はデプレッション型に適宜変更することが可能である。
＜トランジスタの構成例４＞
図４（Ａ）及び図４（Ｂ）に本実施の形態の半導体装置が有するトランジスタ２３０の平
面図及び断面図を示す。トランジスタ２３０は、図２のトランジスタ２１０、図３のトラ
ンジスタ２２０の変形例である。図４（Ａ）は、トランジスタ２３０の平面図であり、図
４（Ｂ）は、図４（Ａ）の一点鎖線Ａ７−Ａ８間及びＢ７−Ｂ８間の断面図である。なお
、図４（Ａ）では明瞭化のため、基板１００、トランジスタ２３０の構成要素の一部（例
えば、ゲート絶縁層）等を省略して図示している。
図４（Ａ）及び図４（Ｂ）に示すトランジスタ２３０は、基板１００上に形成されたゲー
ト電極層１０２と、ゲート電極層１０２と接するゲート絶縁層１０４と、ゲート絶縁層１
０４を介してゲート電極層１０２と対向する酸化物半導体層１０６と、酸化物半導体層１
０６上のバリア層として機能する金属酸化物層１０８と、金属酸化物層１０８に接する一
対の電極層１１０ａ、１１０ｂと、一対の電極層１１０ａ、電極層１１０ｂ及び金属酸化
物層１０８上に形成された酸化物絶縁層１１２、酸化物絶縁層１１４及び窒化物絶縁層１
１６と、窒化物絶縁層１１６を上に設けられた電極層１１９ａ、１１９ｃと、を有する。
トランジスタ２３０は、金属酸化物層１０８及び絶縁層（酸化物絶縁層１１２、酸化物絶
縁層１１４及び窒化物絶縁層１１６）を介して酸化物半導体層１０６と重なる領域を有す
る電極層１１９ａ、１１９ｃを有する。また、電極層１１９ａ、１１９ｃは、ゲート絶縁
層１０４、酸化物絶縁層１１２、酸化物絶縁層１１４、及び窒化物絶縁層１１６に設けら
れた開口部１１７ａ、１１７ｂにおいてそれぞれゲート電極層１０２と接続し、ゲート電
極層１０２の一部として機能する。すなわち、トランジスタ２３０は、トランジスタ２２
０からバックゲート電極として機能する電極層１１９ｂを省略した構成を有する。なお、
トランジスタ２２０又はトランジスタ２３０において、電極層１１９ａ、１１９ｃのいず
れか一方のみを有する構成としてもよい。
トランジスタ２１０及びトランジスタ２２０と同様に、トランジスタ２３０においても酸
化物半導体層２０６の上面、下面、対向する２つの側面に対向するゲート電極層（ゲート
電極層１０２、電極層１１９ａ、１１９ｃ）を有するため、酸化物半導体層２０６を電気
的に囲むｓ−ｃｈａｎｎｅｌ構造とすることができる。よって、トランジスタ２３０は、
電流駆動能力が向上し、高いオン電流特性を有するトランジスタとすることが可能となる
。トランジスタ２３０の各構成要素の詳細は、先のトランジスタ２１０、２２０について
の説明を参酌することができる。
なお、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせる
ことが可能である。
＜トランジスタの作製方法＞
以下に、本実施の形態のトランジスタの作製方法を図５及び図６を用いて説明する。以下
では、代表的にトランジスタ２１０の作製方法を例に説明する。
まず、基板１００上に導電膜を形成し、該導電膜を、フォトリソグラフィ工程を用いて加
工してゲート電極層１０２を形成する。次いで、ゲート電極層１０２上にゲート絶縁層１
０４を形成する（図５（Ａ）参照）。
ゲート電極層１０２を構成する導電膜は、スパッタリング法、化学気相堆積（ＣＶＤ）法
、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法、を用いて形成することができる。又は、
塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズ
マ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、有機金属化学気相堆積（ＭＯＣＶＤ
）法等の熱ＣＶＤ法、又は原子層堆積（ＡＬＤ）法を用いてもよい。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャ
ンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい成膜方法である。熱ＣＶＤ法は、プラズマを用いない成膜方法のため、プラズ
マダメージによる欠陥が生成されることがないという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原
子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単
原子層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さにな
るまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の
厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調
節が可能であり、微細なトランジスタを作製する場合に適している。
本実施の形態では、基板１００としてガラス基板を用い、ゲート電極層１０２として厚さ
１００ｎｍのタングステン層をスパッタリング法で形成する。
なお、例えば、ＡＬＤを利用する成膜装置によりタングステン層を成膜する場合には、Ｗ
Ｆ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン層を形成し、その後、
ＷＦ６ガスとＨ２ガスを同時に導入してタングステン層を形成する。なお、Ｂ２Ｈ６ガス
に代えてＳｉＨ４ガスを用いてもよい。
ゲート絶縁層１０４は、スパッタリング法、ＰＥＣＶＤ法、熱ＣＶＤ法、真空蒸着法、Ｐ
ＬＤ法等を用いて形成することができる。ここでは、ＰＥＣＶＤ法により、ゲート絶縁層
１０４として厚さ４００ｎｍの窒化シリコン膜と厚さ５０ｎｍの酸化窒化シリコン膜を積
層して形成する。
また、熱ＣＶＤ法でゲート絶縁層１０４を構成する膜を形成してもよい。例えば、酸化ハ
フニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウム
アルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を
気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テ
トラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、
他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含
む液体（ＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用
いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材
料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、
アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）な
どがある。
例えば、酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着さ
せ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供
給して吸着物と反応させる。
次いで、ゲート絶縁層１０４上に酸化物半導体層１０６となる酸化物半導体膜１０６ａと
、金属酸化物層１０８となる金属酸化物膜１０８ａの積層膜を形成する（図５（Ｂ）参照
）。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
）を用いたスパッタリング法により、酸化物半導体膜１０６ａとしてＩｎ−Ｇａ−Ｚｎ酸
化物膜を形成する。また、Ｉｎ−Ｇａ酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用い
たスパッタリング法により、金属酸化物膜１０８ａとしてＩｎ−Ｇａ酸化物膜を形成する
。金属酸化物膜１０８ａは、酸化物半導体膜として、あるいは絶縁膜として形成される。
なお、酸化物半導体膜１０６ａ及び金属酸化物膜１０８ａに適用可能な構成元素及び組成
はこれに限られるものではない。
スパッタリング法で酸化物半導体膜１０６ａ、金属酸化物膜１０８ａを形成する場合、プ
ラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を
適宜用いることができる。ただし、大面積基板への対応が可能なＤＣ放電を用いて成膜を
行うと、半導体装置の生産性を高めることができるため好ましい。金属酸化物膜１０８ａ
を、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ：Ｍ＝ｘ：ｙ［原子数
比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０
．９３とするとよい。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガ
スを適宜用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好
ましい。
なお、スパッタリング装置におけるチャンバーは、酸化物半導体膜１０６ａにとって不純
物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを
用いて高真空排気（５×１０−７Ｐａ〜１×１０−４Ｐａ程度まで）することが好ましい
。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内
に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。ま
た、酸化物半導体膜１０６ａに接する金属酸化物膜１０８ａに含まれる水等の不純物も可
能な限り除去することが好ましいため、金属酸化物膜１０８ａを成膜するためのチャンバ
ーも高真空排気されていることが望ましい。
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー
内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとし
て用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、よ
り好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを
用いることで酸化物半導体膜１０６ａ、金属酸化物膜１０８ａに水分等が取り込まれるこ
とを可能な限り防ぐことができる。
なお、スパッタリング法に代えて、ＡＬＤを利用する成膜装置により酸化物半導体膜１０
６ａ及び／又は金属酸化物膜１０８ａを形成することができる。例えば、Ｉｎ−Ｇａ−Ｚ
ｎ酸化物膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入し
てＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａ
Ｏ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成
する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧ
ａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合
物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ
２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（
ＣＨ３）３ガスに代えて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３
）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｉｎ（ＣＨ３）３ガ
スにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用
いてもよい。
次いで、金属酸化物膜１０８ａ上にフォトレジストマスクを用いたフォトリソグラフィ工
程によりレジストマスクを形成した後、該レジストマスクを用いて金属酸化物膜１０８ａ
及び酸化物半導体膜１０６ａをエッチングして素子分離し、酸化物半導体層１０６及び金
属酸化物層１０８を形成する（図５（Ｃ）参照）。ここでのエッチングには、ウェットエ
ッチング法を好ましく適用することができる。ただし、ドライエッチング法を用いてもよ
いし、双方を組み合わせて用いてもよい。
酸化物半導体層１０６の形成後、１５０℃以上基板の歪み点未満、好ましくは２００℃以
上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよい
。ここでの加熱処理は、酸化物半導体層の高純度化処理の一つであり、酸化物半導体層１
０６に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とし
た加熱処理は、酸化物半導体層１０６を島状に加工する前に行ってもよい。例えば、酸化
物半導体膜１０６ａの成膜後であって、金属酸化物膜１０８ａの成膜前に加熱処理を行う
ことも可能である。その場合、金属酸化物膜１０８ａの成膜温度を室温としてもよい。
酸化物半導体層１０６への加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。Ｒ
ＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことがで
きる。そのため、加熱時間を短縮することが可能となる。
なお、酸化物半導体層１０６への加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２
０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希
ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥
空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス
雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸
化物半導体層中に含まれる水素、水等を脱離させると共に、酸化物半導体層中に酸素を供
給することができる。この結果、酸化物半導体層中に含まれる酸素欠損量を低減すること
ができる。
次いで、酸化物半導体層１０６の側面、及び金属酸化物層１０８の側面及び上面に接する
一対の電極層１１０ａ、１１０ｂを形成する（図５（Ｄ）参照）。
ここでは、スパッタリング法により、第１の導電層１０９ａ、１０９ｂとなる厚さ５０ｎ
ｍのタングステン膜と、第２の導電層１１１ａ、１１１ｂとなる厚さ３００ｎｍの銅膜を
形成する。そして銅膜上にフォトレジストマスクを用いたフォトリソグラフィ工程により
レジストマスクを形成した後、該レジストマスクを用いてタングステン膜及び銅膜を加工
することで、一対の電極層１１０ａ、１１０ｂとする。なお、上述したように、タングス
テン膜、銅膜等の導電膜をＡＬＤ法、熱ＣＶＤ法で形成してもよい。この場合、酸化物半
導体層１０６及び金属酸化物層１０８にプラズマダメージを与えずに導電膜を形成するこ
とができる。
例えば、銅膜のエッチングには、ウェットエッチング法を用い、タングステン膜のエッチ
ングにはＳＦ６を用いたドライエッチング法を適用すると、銅膜の表面にフッ化物が形成
され、該フッ化物により銅膜からの銅が酸化物半導体層１０６に拡散することを抑制する
ことができる。また、金属酸化物層１０８は酸化物半導体層１０６に対するエッチング保
護膜としても機能することができる。
次いで、一対の電極層１１０ａ、１１０ｂ上に酸化物絶縁層１１２を形成する。その後、
酸化物絶縁層１１２上に酸化物絶縁層１１４を形成する（図６（Ａ）参照）。
なお、酸化物絶縁層１１２を形成した後、大気に曝すことなく、連続的に酸化物絶縁層１
１４を形成することが好ましい。酸化物絶縁層１１２を形成後、大気開放せず、原料ガス
の流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁層１１４を連続
的に形成することで、酸化物絶縁層１１２と酸化物絶縁層１１４の界面において大気成分
由来の不純物濃度を低減することができるとともに、酸化物絶縁層１１４に含まれる酸素
を酸化物半導体層１０６に移動させることが可能なり、酸化物半導体層１０６の酸素欠損
量を低減することが可能となる。
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガス
を導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１０
０Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件
により、酸化物絶縁層１１２として酸化シリコン膜または酸化窒化シリコン膜を形成する
ことができる。
上記成膜条件を用いることで、酸化物絶縁層１１２として酸素を透過する酸化物絶縁層を
形成することができる。また、金属酸化物層１０８及び酸化物絶縁層１１２を設けること
で、後に形成する酸化物絶縁層１１４の形成工程において、酸化物半導体層１０６へのダ
メージ低減が可能である。
なお、上記成膜条件において、基板温度を３００℃以上４００℃以下、さらに好ましくは
３２０℃以上３７０℃以下とすることで、シリコン及び酸素の結合力が強くなる。この結
果、酸化物絶縁層１１２として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁層、代
表的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎ
ｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜
を形成することができる。
また、酸化物絶縁層１１２の成膜工程において、加熱をしながら酸化物絶縁層１１２を形
成することは、酸化物半導体層１０６及びそれに接する金属酸化物層１０８に含まれる水
素、水等の脱離に対しても有効である。酸化物半導体層１０６に含まれる水素は、プラズ
マ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁層１１２の成膜工程に基板
が加熱されているため、酸素及び水素の結合により生成された水は酸化物半導体層１０６
から脱離する。すなわち、酸化物絶縁層１１２をプラズマＣＶＤ法によって形成すること
で、酸化物半導体層１０６に含まれる水、水素等の含有量を低減することができる。
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁層１
１２に含まれる水の含有量が少なくなるため、トランジスタ２１０の電気特性のばらつき
を低減すると共に、しきい値電圧の変動を抑制することができる。
なお、酸化物絶縁層１１２の成膜時には、酸化物半導体層１０６へのダメージをできるだ
け抑えることが好ましい。トランジスタの信頼性を向上させるために後に形成される酸化
物絶縁層１１４を、膜中の欠陥が低減されるような条件下で形成する場合、該酸化物絶縁
層１１４の酸素脱離量が低減しやすく、酸化物半導体層１０６の欠陥を十分に低減するこ
とが困難な場合があるからである。そこで、酸化物絶縁層１１２の成膜時には、処理室の
圧力を１００Ｐａ以上２５０Ｐａ以下とすることが好ましい。このような条件で成膜を行
うことで、酸化物半導体層１０６へのダメージを低減することができる。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸
化物絶縁層１１２に含まれる水素含有量を低減することが可能である。この結果、酸化物
半導体層１０６に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイ
ナスシフトを抑制することができる。
酸化物絶縁層１１４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持
し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下
、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０
．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上
０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化
窒化シリコン膜を形成する。
酸化物絶縁層１１４の成膜条件として、上記圧力の反応室において上記パワー密度の高周
波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増
加し、原料ガスの酸化が進むため、酸化物絶縁層１１４中における酸素含有量が化学量論
比よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の
結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、
化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する
酸化物絶縁層を形成することができる。
なお、酸化物絶縁層１１４の形成工程において、酸化物絶縁層１１２が金属酸化物層１０
８の保護膜となる。また、金属酸化物層１０８が酸化物半導体層１０６の保護膜となる。
これらの結果、酸化物半導体層１０６へのダメージを低減しつつ、パワー密度の高い高周
波電力を用いて酸化物絶縁層１１４を形成することができる。
なお、酸化物絶縁層１１４の成膜条件において、酸化性気体に対するシリコンを含む堆積
性気体の流量を増加することで、酸化物絶縁層１１４の欠陥量を低減することが可能であ
る。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．
００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３
×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以
下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの
信頼性を高めることができる。
酸化物絶縁層１１２、１１４を形成した後、加熱処理を行う。当該加熱処理により、酸化
物絶縁層１１４に含まれる酸素の一部を酸化物半導体層１０６に移動させ、酸化物半導体
層１０６に含まれる酸素欠損量をさらに低減することができる。加熱処理後に、窒化物絶
縁層１１６を形成する。
酸化物絶縁層１１２、１１４に水、水素等が含まれる場合、水、水素等をブロッキングす
る機能を有する窒化物絶縁層１１６を形成後に加熱処理を行うと、酸化物絶縁層１１２、
１１４に含まれる水、水素等が酸化物半導体層１０６に移動し、酸化物半導体層１０６に
欠陥が生じてしまう。よって、窒化物絶縁層１１６の形成前に加熱処理を行うことで、酸
化物絶縁層１１２、１１４に含まれる水、水素を効果的に低減させることができる。
なお、酸化物絶縁層１１４を、加熱しながら酸化物絶縁層１１２上に形成することで、酸
化物半導体層１０６に酸素を移動させ、酸化物半導体層１０６に含まれる酸素欠損を低減
することが可能であるため、この加熱処理を行わなくともよい場合がある。
酸化物絶縁層１１２、１１４への加熱処理の温度は、代表的には、１５０℃以上４００℃
以下、好ましくは３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以
下とする。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好まし
くは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリ
ウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに
水素、水等が含まれないことが好ましい該加熱処理には、電気炉、ＲＴＡ装置等を用いる
ことができる。
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。その後、窒化物
絶縁層１１６を形成する（図６（Ａ）参照）。
窒化物絶縁層１１６をプラズマＣＶＤ法で形成する場合、基板温度は３００℃以上４００
℃以下に、好ましくは３２０℃以上３７０℃以下にすることで、緻密な膜を形成できるた
め好ましい。
例えば、窒化物絶縁層１１６としてプラズマＣＶＤ法により窒化シリコン膜を形成する場
合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いことが好ま
しい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離
し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及
び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促
進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成
することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性
気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した
、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アン
モニアに対する窒素の流量比を５以上５０以下、１０以上５０以下とすることが好ましい
。
ここでは、窒化物絶縁層１１６として、プラズマＣＶＤ装置を用いて、シラン、窒素、及
びアンモニアの原料ガスから、厚さ５０ｎｍの窒化シリコン膜を形成する。流量は、シラ
ンが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍである
。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源
を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電極面積
が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面
積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
窒化物絶縁層１１６の形成後に、加熱処理を行ってもよい。該加熱処理の温度は、代表的
には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３
２０℃以上３７０℃以下とする。この加熱処理を行う際には、酸化物絶縁層１１２、１１
４の水素および水が低減されているため、上述したような酸化物半導体層１０６の欠陥の
発生は抑えられている。
次に、窒化物絶縁層１１６上にフォトレジストマスクを用いたフォトリソグラフィ工程に
よりレジストマスクを形成する。該レジストマスクを用いて、窒化物絶縁層１１６、酸化
物絶縁層１１２、１１４、及びゲート絶縁層１０４をエッチングして、開口部１１７ａ、
１１７ｂを形成する（図６（Ｂ）参照）。
レジストマスクを除去した後、窒化物絶縁層１１６上に導電膜を形成し、該導電膜を加工
してバックゲート電極として機能する電極層１１８を形成する（図６（Ｃ）参照）。
以上の工程により、本実施の形態に係るトランジスタ２１０を形成することができる。な
お、本実施の形態に係る他のトランジスタも、トランジスタ２１０と同様に作製すること
が可能である。
上述したように、本実施の形態で示すトランジスタは、ソース電極層及びドレイン電極層
として機能する一対の電極層として、銅、アルミニウム、金、又は銀等の低抵抗材料を含
む電極層を用いることで、配線遅延を抑制した半導体装置を作製することができる。さら
に、一対の電極層と接して、バリア層として機能する金属酸化物層を設けることで、電気
特性の低下を抑制し、良好な電気特性を有する半導体装置を提供することが可能となる。
また、本実施の形態に係る作製工程によって、チャネル形成領域を含む酸化物半導体層の
酸素欠陥が低減され、不純物の濃度が低減された信頼性の高いトランジスタを作製するこ
とが可能である。
さらに、本実施の形態に係るトランジスタは、チャネルエッチ型のトランジスタであって
、不純物混入を抑制するためのバリア層として機能する金属酸化物層１０８を、酸化物半
導体層１０６と同じマスクを用いて加工するため、チャネル保護型のトランジスタを形成
する場合と比較してマスク枚数を削減することが可能である。よって、半導体装置の作製
コストを低減させることができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様のトランジスタに含まれる酸化物半導体層の構成につ
いて詳述する。
以下に酸化物半導体層の有しうる構造について説明する。
酸化物半導体層は、例えば非単結晶酸化物半導体層と単結晶酸化物半導体層とに分けられ
る。または、酸化物半導体層は、例えば、結晶性酸化物半導体層と非晶質酸化物半導体層
とに分けられる。
なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導
体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物
半導体などがある。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体層の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像および回折パターンの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察することで複数のペレットを確認することができる。
一方、高分解能ＴＥＭ像によっても明確なペレット同士の境界、即ち結晶粒界（グレイン
バウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳは、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
例えば、図８（Ａ）に示すように、試料面と略平行な方向から、ＣＡＡＣ−ＯＳの断面の
高分解能ＴＥＭ像を観察する。ここでは、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒ
ｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いてＴＥＭ像を観察する。なお、球面収差
補正機能を用いた高分解能ＴＥＭ像を、以下では、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ
。なお、Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分
析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図８（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図８（Ｂ）に示す。図８
（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属
原子の各層は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ−ＯＳの被形成面または上面と平行に配列する。
図８（Ｂ）において、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図８（Ｃ）は、特徴
的な原子配列を、補助線で示したものである。図８（Ｂ）および図８（Ｃ）より、ペレッ
ト一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより
生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナ
ノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像から、基板５１２０上のＣＡＡＣ−ＯＳのペレット５
１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる
（図８（Ｄ）参照。）。図８（Ｃ）で観察されたペレットとペレットとの間で傾きが生じ
ている箇所は、図８（Ｄ）に示す領域５１６１に相当する。
また、例えば、図２３（Ａ）に示すように、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ
の平面のＣｓ補正高分解能ＴＥＭ像を観察する。図２３（Ａ）の領域（１）、領域（２）
および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２３（Ｂ）、図２
３（Ｃ）および図２３（Ｄ）に示す。図２３（Ｂ）、図２３（Ｃ）および図２３（Ｄ）よ
り、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確
認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、Ｘ線回折（ＸＲＤ：Ｘ
−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いてｏｕｔ−ｏｆ−ｐｌａｎｅ法による構
造解析を行うと、図２４（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れ
る場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されること
から、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な
方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法に
よる構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳは、２θが３１°近傍にピ
ークを示し、２θが３６°近傍にピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図２４（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図２４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、ＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物に対し、試料面に平行な方向からプ
ローブ径が３００ｎｍの電子線を入射させたときの回折パターン（制限視野透過電子回折
パターンともいう。）を図２５（Ａ）に示す。図２５（Ａ）より、例えば、ＩｎＧａＺｎ
Ｏ４の結晶の（００９）面に起因するスポットが確認される。したがって、電子回折によ
っても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または
上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直な
方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２５（Ｂ
）に示す。図２５（Ｂ）より、リング状の回折パターンが確認される。したがって、電子
回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さな
いことがわかる。なお、図２５（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の
（０１０）面および（１００）面などに起因すると考えられる。また、図２５（Ｂ）にお
ける第２リングは（１１０）面などに起因すると考えられる。
このように、それぞれのペレット（ナノ結晶）のｃ軸が、被形成面または上面に略垂直な
方向を向いていることから、ＣＡＡＣ−ＯＳをＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ
ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体である。不純物は、水素、炭素、シリ
コン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなど
の、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体
から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子
半径）が大きいため、酸化物半導体内部に含まれると、酸化物半導体の原子配列を乱し、
結晶性を低下させる要因となる。なお、酸化物半導体に含まれる不純物は、キャリアトラ
ップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。例えば、酸化物半導
体中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリ
ア発生源となることがある。
また、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の
変動が小さい。
次に、微結晶酸化物半導体層について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域
と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含
まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさで
あることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶
であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、高
分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、Ｃ
ＡＡＣ−ＯＳにおけるペレットと同じ起源を有する可能性がある。そのため、以下ではｎ
ｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合
がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置
を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示す
ピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例
えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレッ
トの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと
、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−
ＯＳに対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測され
る場合がある。
このように、それぞれのペレット（ナノ結晶）の結晶方位が規則性を有さないことから、
ｎｃ−ＯＳをＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する
酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡ
ＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物
半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌ
ａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導
体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体
に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測さ
れる。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有
さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕ
ｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで
秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したが
って、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶
質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物
半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、
例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸
化物半導体と呼ぶことはできない。
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の物性を示す構造を有す
る場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体
（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される
場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領
域と、結晶部を確認することのできない領域と、を有する。
以下では、酸化物半導体の構造による電子照射の影響の違いについて説明する。
ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ
−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
さらに、各試料の結晶部の大きさを計測する。図２６は、各試料の結晶部（２２箇所から
４５箇所）の平均の大きさの変化を調査した例である。図２６より、ａ−ｌｉｋｅ ＯＳ
は、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図
２６中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさ
だった結晶部が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の
大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子
照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２になるまでの範囲で、電
子の累積照射量によらず結晶部の大きさに変化が見られないことがわかる。具体的には、
図２６中の（２）で示すように、ＴＥＭによる観察の経過によらず、結晶部の大きさは１
．４ｎｍ程度であることがわかる。また、図２６中の（３）で示すように、ＴＥＭによる
観察の経過によらず、結晶部の大きさは２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、ＴＥＭによる観察程度の微量な電子照射によって、
結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ、および
ＣＡＡＣ−ＯＳであれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとん
ど見られないことがわかる。
なお、ａ−ｌｉｋｅ ＯＳおよびｎｃ−ＯＳの結晶部の大きさの計測は、高分解能ＴＥＭ
像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ
−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、
Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に
重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子
面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求
められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０
．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺ
ｎＯ４の結晶のａ−ｂ面に対応する。
また、酸化物半導体は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体
の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その
酸化物半導体の構造を推定することができる。例えば、単結晶の密度に対し、ａ−ｌｉｋ
ｅ ＯＳの密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に
対し、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は９２．３％以上１００％未満とな
る。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体は、成膜すること自
体が困難である。
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の
密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［
原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ
３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原
子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度
は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化
物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体は、キャリア
密度を低くすることができる。したがって、そのような酸化物半導体を、高純度真性また
は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、ａ−
ｌｉｋｅ ＯＳおよび非晶質酸化物半導体よりも不純物濃度が低く、欠陥準位密度が低い
。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって
、ＣＡＡＣ−ＯＳまたはｎｃ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスと
なる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性また
は実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。そのため、ＣＡＡ
Ｃ−ＯＳまたはｎｃ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の
高いトランジスタとなる。なお、酸化物半導体のキャリアトラップに捕獲された電荷は、
放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。その
ため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電
気特性が不安定となる場合がある。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図２７（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜
室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介
してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数
のマグネットによって磁場が生じている。マグネットの配置や構成などについては、上述
した成膜室の記載を参照する。マグネットの磁場を利用して成膜速度を高めるスパッタリ
ング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット５１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。
一例として、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０の劈開面について説明
する。図２８（Ａ）に、ターゲット５１３０に含まれるＩｎＧａＺｎＯ４の結晶の構造を
示す。なお、図２８（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ
４の結晶を観察した場合の構造である。
図２８（Ａ）より、近接する二つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸
素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有す
ることにより、近接する二つのＧａ−Ｚｎ−Ｏ層は互いに反発する。その結果、ＩｎＧａ
ＺｎＯ４の結晶は、近接する二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（タ
ーゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好まし
くは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸
素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１
Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで
、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確
認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形
成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が
生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａ
ｒ＋）などである。
イオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５
１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子である
ペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット
５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に
歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を
有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよび
ペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５
１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例え
ば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角
形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、
ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのな
いペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレッ
ト５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ
以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましく
は１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図２６中の（１）
で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１
３０にイオン５１０１を衝突させる場合、図２８（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層
、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が飛び出してくる
。なお、図２８（Ｃ）は、ペレット５１００をｃ軸に平行な方向から観察した場合の構造
である。したがって、ペレット５１００は、二つのＧａ−Ｚｎ−Ｏ層（パン）と、Ｉｎ−
Ｏ層（具）と、を有するナノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正
に帯電する場合がある。ペレット５１００は、側面に酸素原子を有し、当該酸素原子が負
に帯電する可能性がある。このように、側面が同じ極性の電荷を帯びることにより、電荷
同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳ
が、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電
する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸
素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する際
にインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長す
る場合がある。これは、上述の図２６中の（２）と（１）の大きさの違いに相当する。こ
こで、基板５１２０が室温程度である場合、ペレット５１００がこれ以上成長しないため
ｎｃ−ＯＳとなる（図２７（Ｂ）参照。）。成膜可能な温度が室温程度であることから、
基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜は可能である。なお、ペレット５
１００をプラズマ中で成長させるためには、スパッタリング法における成膜電力を高くす
ることが有効である。成膜電力を高くすることで、ペレット５１００の構造を安定にする
ことができる。
図２７（Ａ）および図２７（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ
中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１
００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づく
と、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向き
の磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１
３０間には、電位差が与えられているため、基板５１２０からターゲット５１３０に向け
て電流が流れている。したがって、ペレット５１００は、基板５１２０の上面において、
磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミング
の左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面
を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁
場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に与える力
を大きくするためには、基板５１２０の上面において、基板５１２０の上面に平行な向き
の磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好まし
くは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基板
５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．５
倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上とな
る領域を設けるとよい。
このとき、マグネットユニットまたは／および基板５１２０が相対的に移動すること、ま
たは回転することによって、基板５１２０の上面における水平磁場の向きは変化し続ける
。したがって、基板５１２０の上面において、ペレット５１００は、様々な方向への力を
受け、様々な方向へ移動することができる。
また、図２７（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００
と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレ
ット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移
動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペ
レット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１０
０の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸
素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基板
５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未
満、または１７０℃以上４００℃未満とすればよい。即ち、基板５１２０が大面積である
場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００が基板５１２０上で加熱されることにより、原子が再配列し、イ
オン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１０
０は、ほぼ単結晶となる。ペレット５１００がほぼ単結晶となることにより、ペレット５
１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとんど
起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの欠
陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、
ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配
列をしている。また、その間には結晶粒界を有さない。そのため、成膜時の加熱、成膜後
の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じた場合でも、局部応力
を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半導
体装置に適した構造である。なお、ｎｃ−ＯＳは、ペレット５１００（ナノ結晶）が無秩
序に積み重なったような配列となる。
ターゲットをイオンでスパッタした際に、ペレットだけでなく、酸化亜鉛などが飛び出す
場合がある。酸化亜鉛はペレットよりも軽量であるため、先に基板５１２０の上面に到達
する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２ｎｍ以上５ｎｍ、または０．５ｎｍ
以上２ｎｍ以下の酸化亜鉛層５１０２を形成する。図２９に断面模式図を示す。
図２９（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット
５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互
いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５
ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０
５ａの別の側面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０
３が基板５１２０の加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数の粒
子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図２９（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと同化し
、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５１
０５ｂの別の側面と接するように配置する。
次に、図２９（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上
およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１
０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらに
ペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図２９（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０
５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレッ
ト５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面
において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０３が基板５１２
０の加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において結
晶成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、Ｃ
ＡＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。これは、上述の図
２６中の（３）と（２）の大きさの違いに相当する。
また、ペレット５１００の隙間が極めて小さくなることで、あたかも一つの大きなペレッ
トが形成される場合がある。大きなペレットは、単結晶構造を有する。例えば、大きなペ
レットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ
以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。したがって、トランジスタの
チャネル形成領域が、大きなペレットよりも小さい場合、チャネル形成領域として単結晶
構造を有する領域を用いることができる。また、ペレットが大きくなることで、トランジ
スタのチャネル形成領域、ソース領域およびドレイン領域として単結晶構造を有する領域
を用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成さ
れることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えら
れる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合
においても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板５１２０の
上面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡ
Ｃ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、そ
の形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面
が原子レベルで平坦な場合、ペレット５１００はａｂ面と平行な平面である平板面を下に
向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そし
て、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができ
る。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１０
０が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１
２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい場
合がある。ただし、ペレット５１００間で分子間力が働き、凹凸があってもペレット間の
隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有
するＣＡＡＣ−ＯＳとすることができる。
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などで
あっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのない
ペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合
、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合が
ある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性
を有するＣＡＡＣ−ＯＳを得ることができる。
図９（Ｃ）に、電子銃室１０と、電子銃室１０の下の光学系１２と、光学系１２の下の試
料室１４と、試料室１４の下の光学系１６と、光学系１６の下の観察室２０と、観察室２
０に設置されたカメラ１８と、観察室２０の下のフィルム室２２と、を有する透過電子回
折測定装置を示す。カメラ１８は、観察室２０内部に向けて設置される。なお、フィルム
室２２を有さなくても構わない。
また、図９（Ｄ）に、図９（Ｃ）で示した透過電子回折測定装置内部の構造を示す。透過
電子回折測定装置内部では、電子銃室１０に設置された電子銃から放出された電子が、光
学系１２を介して試料室１４に配置された物質２８に照射される。物質２８を通過した電
子は、光学系１６を介して観察室２０内部に設置された蛍光板３２に入射する。蛍光板３
２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測
定することができる。
カメラ１８は、蛍光板３２を向いて設置されており、蛍光板３２に現れたパターンを撮影
することが可能である。カメラのレンズの中央、および蛍光板３２の上面を通る直線と、
蛍光板３２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°
以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ１８で撮影され
る透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれ
ば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ１
８をフィルム室２２に設置しても構わない場合がある。例えば、カメラ１８をフィルム室
２２に、電子２４の入射方向と対向するように設置してもよい。この場合、蛍光板３２の
裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室１４には、試料である物質２８を固定するためのホルダが設置されている。ホルダ
は、物質２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質
２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は
、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ
以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる
精度を有すればよい。これらの範囲は、物質２８の構造によって最適な範囲を設定すれば
よい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する
方法について説明する。
例えば、図９（Ｄ）に示すように物質におけるナノビームである電子２４の照射位置を変
化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができ
る。このとき、物質２８がＣＡＡＣ−ＯＳ膜であれば、図９（Ａ）に示したような回折パ
ターンが観測される。または、物質２８がｎｃ−ＯＳ膜であれば、図９（Ｂ）に示したよ
うな回折パターンが観測される。
ところで、物質２８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜などと
同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は、
一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡＣ
化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ膜であ
れば、ＣＡＡＣ化率は、６０％以上、好ましくは８０％以上、さらに好ましくは９０％以
上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パターンが
観測される領域を非ＣＡＡＣ化率と表記する。
一例として、成膜直後（ａｓ−ｓｐｕｔｔｅｒｄと表記。）、または酸素を含む雰囲気に
おける４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャンし
ながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキャ
ンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に変
換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍの
ナノ電子ビームを用いた。なお、同様の測定は６試料に対して行った。そしてＣＡＡＣ化
率の算出には、６試料における平均値を用いた。
各試料におけるＣＡＡＣ化率を図１０（Ａ）に示す。成膜直後のＣＡＡＣ−ＯＳ膜のＣＡ
ＡＣ化率は７５．７％（非ＣＡＡＣ化率は２４．３％）であった。また、４５０℃加熱処
理後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は８５．３％（非ＣＡＡＣ化率は１４．７％）で
あった。成膜直後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即
ち、高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低く
なる（ＣＡＡＣ化率が高くなる）ことがわかる。また、５００℃未満の加熱処理において
も高いＣＡＡＣ化率を有するＣＡＡＣ−ＯＳ膜が得られることがわかる。
ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折
パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することがで
きなかった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域が
、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
図１０（Ｂ）および図１０（Ｃ）は、成膜直後および４５０℃加熱処理後のＣＡＡＣ−Ｏ
Ｓ膜の平面ＴＥＭ像である。図１０（Ｂ）と図１０（Ｃ）とを比較することにより、４５
０℃加熱処理後のＣＡＡＣ−ＯＳ膜は、膜質がより均質であることがわかる。即ち、高い
温度における加熱処理によって、ＣＡＡＣ−ＯＳ膜の膜質が向上することがわかる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体層の構造解析が可能と
なる場合がある。
以上のいずれかの構成を有する酸化物半導体層を用いて本発明の一態様に係るトランジス
タを構成することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１と異なる構成を有するトランジスタを備える半導体装置
について図７を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態
１と比較して、酸化物半導体層を複数備えた多層膜を有する点が異なる。ここでは、実施
の形態１の図２で示した半導体装置を用いて、トランジスタの詳細を説明する。
図７（Ａ）及び図７（Ｂ）に本実施の形態の半導体装置が有するトランジスタ３１０の平
面図及び断面図を示す。図７（Ａ）は、トランジスタ３１０の平面図であり、図７（Ｂ）
は、図７（Ａ）の一点鎖線Ａ９−Ａ１０間及びＢ９−Ｂ１０間の断面図である。なお、図
７（Ａ）では明瞭化のため、基板１００、トランジスタ３１０の構成要素の一部（例えば
、ゲート絶縁層）等を省略して図示している。また、図７（Ｃ）に、トランジスタ３１０
に含まれる積層構造のバンド図を示す。
図７に示す半導体装置に含まれるトランジスタ３１０は、ゲート絶縁層１０４と、金属酸
化物層１０８との間に設けられた酸化物半導体層が、酸化物半導体層３０６ａと酸化物半
導体層３０６ｂの積層構造を有する点において、図２に示したトランジスタ２１０と異な
る。その他の構成は、図２と同様であり、先の説明を参酌することができる。
トランジスタ３１０において、酸化物半導体層３０６ａ及び酸化物半導体層３０６ｂとし
ては、少なくともＩｎ若しくはＺｎを含む金属酸化物で形成され、代表的には、Ｉｎ−Ｇ
ａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ
、Ｃｅ、ＮｄまたはＨｆ）である。また、酸化物半導体層３０６ｂは、酸化物半導体層３
０６ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体層
３０６ｂの伝導帯の下端のエネルギーと、酸化物半導体層３０６ａの伝導帯の下端のエネ
ルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、０．１５ｅＶ
以上、又は０．５ｅＶ以上、且つ２ｅＶ以下、又は１ｅＶ以下である。即ち、酸化物半導
体層３０６ｂの電子親和力と、酸化物半導体層３０６ａの電子親和力との差が、０．０５
ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、０．１５ｅＶ以上、又は０．５ｅＶ以上
、且つ２ｅＶ以下、又は１ｅＶ以下である。
このような構成を有することで、トランジスタ３１０に電圧を印加した際に酸化物半導体
層３０６ａが電流の主な経路となり、チャネル領域として機能する。また、酸化物半導体
層３０６ｂは、チャネルが形成される酸化物半導体層３０６ａを構成する金属元素の一種
以上から構成される酸化物半導体層であるため、酸化物半導体層３０６ａと酸化物半導体
層３０６ｂとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャ
リアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体層３０６ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、元素ＭとしてＴｉ、Ｇａ、
Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆをＩｎより高い原子数比で有することで、酸化物
半導体層３０６ｂのエネルギーギャップを大きく、電子親和力を小さくしうる。よって、
酸化物半導体層３０６ａとの電子親和力の差を元素Ｍの組成によって制御することが可能
となる場合がある。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆは、酸素
との結合力が強い金属元素であるため、これらの元素をＩｎより高い原子数比で有するこ
とで、酸素欠損が生じにくくなる。
酸化物半導体層３０６ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩ
ｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍ
ｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ
％以上とする。
また、酸化物半導体層３０６ａ及び酸化物半導体層３０６ｂが、Ｉｎ−Ｍ−Ｚｎ酸化物（
ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物半導体層３０
６ａと比較して、酸化物半導体層３０６ｂに含まれるＭ（Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、ＮｄまたはＨｆ）の原子数比が大きく、代表的には、酸化物半導体層３０６ａに含
まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍
以上高い原子数比である。
また、酸化物半導体層３０６ａ及び酸化物半導体層３０６ｂが、Ｉｎ−Ｍ−Ｚｎ酸化物（
ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物半導体層３０
６ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層３０６ｂをＩｎ
：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ２／ｘ２がｙ１／ｘ１よりも大
きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．５倍以上である。より好ましくは
、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さらに好ましくは、ｙ２／ｘ２がｙ１
／ｘ１よりも３倍以上又は４倍以上大きい。このとき、酸化物半導体層において、ｙ１が
ｘ１以上であると、当該酸化物半導体層を用いたトランジスタに安定した電気特性を付与
できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、当該酸化物半導体層を用
いたトランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満である
と好ましい。酸化物半導体層の組成は、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ分析
法）により測定できる。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたタ
ーゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）を用い、スパッタ法でのアルゴンガス流
量を４０ｓｃｃｍとした条件で得られる金属酸化物膜は、ＩｎＧａ０．９５Ｚｎ０．４１
Ｏ３．３３である。また、測定方法をラザフォード後方散乱分析法（Ｒｕｔｈｅｒｆｏｒ
ｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＲＢＳ分析法）に変え
て定量化することもできる。
酸化物半導体層３０６ａがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物半導体層３０６ａを成膜するために用いるターゲ
ットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１
／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以
上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以
下とすることで、酸化物半導体層３０６ａとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる
。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉ
ｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
なお、酸化物半導体層３０６ａを成膜するためのターゲットとして、Ｉｎ：Ｍ：Ｚｎ＝１
：１：ｚ１０であるターゲットを用いる場合、ｚ１０を１以上１．４以下とすることが好
ましく、ｚ１０を１以上１．３以下とすることがより好ましい。例えば、Ｉｎ：Ｍ：Ｚｎ
＝１：１：１．５とすると、ターゲットが白濁し、ＤＣ電源又はＡＣ電源を用いたスパッ
タリング成膜が困難となる場合があるためである。このようなターゲットには、ＲＦ電源
を用いた成膜を適用することが可能であるが、半導体装置の生産性を考慮した場合、ＤＣ
電源又はＡＣ電源を用いたスパッタリング成膜が可能であるターゲットを用いることが望
ましい。
酸化物半導体層３０６ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物半導体層３０６ｂを成膜するために用いるターゲ
ットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２
／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下
であることが好ましい。また、インジウムに対するＭの原子数比率を大きくすることで、
酸化物半導体層３０６ｂのエネルギーギャップを大きく、電子親和力を小さくすることが
可能であるため、ｙ２／ｘ２を３以上、又は４以上とすることが好ましい。ターゲットの
金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝
１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚ
ｎ＝１：４：２、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５等がある。
例えば、酸化物半導体層３０６ｂを成膜するためのターゲットとして、Ｉｎ：Ｍ：Ｚｎ＝
１：３：ｚ２０であるターゲットを用いる場合、ｚ２０を２以上５以下とすることが好ま
しい。又は、酸化物半導体層３０６ｂを成膜するためのターゲットとして、Ｉｎ：Ｍ：Ｚ
ｎ＝１：４：ｚ３０であるターゲットを用いる場合ｚ３０を２以上５以下とすることが好
ましい。
なお、酸化物半導体層３０６ａ及び酸化物半導体層３０６ｂの原子数比はそれぞれ、誤差
として上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体層３０６ａと酸化物半導体層３０６ｂは、結晶部を有することが好ましく、
同一の結晶構造を有していることがより好ましい。酸化物半導体層３０６ａと酸化物半導
体層３０６ｂとが異なる結晶構造を有する場合、２層の界面がヘテロ結晶構造部となり欠
陥が生じることがあるためである。ヘテロ結晶構造部は、例えばグレインバウンダリーと
みなすこともできる。
酸化物半導体層３０６ａには、不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少な
い）酸化物半導体層である、ＣＡＡＣ−ＯＳ膜を用いることがより好ましい。なお、不純
物濃度が低く、欠陥準位密度が低いことを、高純度真性または実質的に高純度真性と呼ぶ
。高純度真性または実質的に高純度真性である酸化物半導体層は、キャリア発生源が少な
いため、キャリア密度を低くすることができる。従って、当該酸化物半導体層をチャネル
に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンとも
いう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物
半導体層は、キャリアトラップが少ない。そのため、当該酸化物半導体層をチャネルに用
いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。また
、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動が小さい。
なお、酸化物半導体層３０６ａを成膜するためのターゲットとしてＩｎ：Ｍ：Ｚｎ＝１：
１：１．２を用いると、成膜された酸化物半導体層３０６ａの膜中にスピネル構造が形成
されにくく、ＣＡＡＣ化率を高めることができるため好ましい。
また、酸化物半導体層３０６ａがＣＡＡＣ−ＯＳ膜である場合、酸化物半導体層３０６ａ
と接して形成される酸化物半導体層３０６ｂが異なる結晶構造を有すると、２層の界面に
グレインバウンダリーが形成され、膜中に欠陥が生じる場合があるため、酸化物半導体層
３０６ｂにもＣＡＡＣ−ＯＳ膜を用いることが好ましい。
一方、酸化物半導体層３０６ａ、３０６ｂへの不純物混入を抑制するためのバリア層とし
て機能する金属酸化物層１０８として、例えばＩｎ−Ｇａ酸化物層を形成する場合、該Ｉ
ｎ−Ｇａ酸化物層は、非晶質構造、ｎｃ−ＯＳ膜と同様の結晶構造、又は、単斜晶を形成
する場合があるものの、ＣＡＡＣ−ＯＳ膜と同様の結晶構造を有することが困難である。
よって、チャネルが形成される酸化物半導体層３０６ａと、金属酸化物層１０８とを接す
る態様とする場合、当該２層の界面で異種（ヘテロ）構造が形成される場合がある。本実
施の形態で示すトランジスタ３１０では、チャネルが形成される酸化物半導体層３０６ａ
と、金属酸化物層１０８との間に酸化物半導体層３０６ｂを設けることで、異種構造の接
する領域をキャリアの流れる酸化物半導体層３０６ａとは離間させることが可能となる。
ただし、酸化物半導体層３０６ｂは膜中にスピネル構造を有していてもよい。金属酸化物
層１０８を設けることで、一対の電極層１１０ａ、１１０ｂの構成元素が酸化物半導体層
３０６ｂに拡散することを抑制することができるため、酸化物半導体層３０６ｂ中にスピ
ネル構造が存在していたとしても、当該スピネル構造に起因した銅等の金属元素のチャネ
ルへの拡散が防止されるためである。
図７（Ｃ）は、ゲート絶縁層１０４、酸化物半導体層３０６ａ、酸化物半導体層３０６ｂ
、金属酸化物層１０８及び酸化物絶縁層１１２を有する積層構造の膜厚方向のバンド構造
の一例である。バンド構造は、理解を容易にするためゲート絶縁層１０４、酸化物半導体
層３０６ａ、酸化物半導体層３０６ｂ、金属酸化物層１０８及び酸化物絶縁層１１２の伝
導帯下端のエネルギー（Ｅｃ）を示す。
図７（Ｃ）に示すように、酸化物半導体層３０６ａ及び酸化物半導体層３０６ｂにおいて
、伝導帯下端のエネルギーは障壁が無くなだらかに変化する（連続接合ともいう）。換言
すると、連続的に変化するともいうことができる。このようなバンド構造を有するために
は、酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの界面において、トラップ中心
や再結合中心のような欠陥準位を形成するような不純物が存在しないことが好ましい。仮
に、積層された酸化物半導体層の間に不純物が混在していると、エネルギーバンドの連続
性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまうため
である。
酸化物半導体層３０６ａと酸化物半導体層３０６ｂとに連続接合を形成するためには、ロ
ードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて
各膜を大気に触れさせることなく連続して積層することが必要となる。
図７（Ｃ）の構成とすることで酸化物半導体層３０６ａがウェル（井戸）となり、当該積
層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体層３０６ａに形成さ
れることがわかる。
なお、図８（Ａ）に示すように、金属酸化物層１０８と、酸化物絶縁層１１２との界面近
傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、金属酸化物層１０
８が設けられることにより、酸化物半導体層３０６ａ、３０６ｂと該トラップ準位とを遠
ざけることができる。また、金属酸化物層１０８と酸化物半導体層３０６ｂとの間にヘテ
ロ結晶構造に起因する欠陥を有していたとしても、酸化物半導体層３０６ｂが設けられる
ことにより、酸化物半導体層３０６ａへの該欠陥の影響を抑制することができる。ここで
、酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの伝導帯下端のエネルギー差が小
さい場合、酸化物半導体層３０６ａの電子が該エネルギー差を越えてトラップ準位に達す
ることがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電
荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、
酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの伝導帯下端のエネルギー差を、０
．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変
動が低減され、安定した電気特性となるため好適である。
また、酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの伝導帯下端のエネルギー差
を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、金属酸化物層１０８と、酸
化物絶縁層１１２との界面近傍に存在しうるトラップ準位が酸化物半導体層３０６ｂ及び
それに接する酸化物半導体層３０６ａに影響することを抑制することができるため、好ま
しい。
なお、本実施の形態で示す積層構造を有するトランジスタは、図７の構成に限られない。
例えば、図２１（Ａ）に示すトランジスタ３００のように、実施の形態１のトランジスタ
２００で示す構成において、ゲート絶縁層１０４と、金属酸化物層１０８との間に設けら
れた酸化物半導体層が、酸化物半導体層３１６ａと酸化物半導体層３１６ｂとの積層構造
を有する構成としてもよい。なお、図２１（Ａ）では、トランジスタ３００のチャネル長
方向の断面と、ゲート電極層２０２ａと同じ層に形成された電極層２０２ｂと、一対の電
極層１１０ａ、１１０ｂと同じ層に形成された電極層１１０ｃとの接続部の断面を図示し
ている。
また、図２１（Ａ）に示すトランジスタ３００では、ゲート電極層２０２ａ及びゲート電
極層２０２ａと同じ層に形成された電極層２０２ｂとして、第１の導電層１０１ａ、１０
１ｂと、第２の導電層１０３ａ、１０３ｂの積層構造を有する。第１の導電層１０１ａ、
１０１ｂとしては、一対の電極層１１０ａ、１１０ｂの第１の導電層１０９ａ、１０９ｂ
と同様の材料を適用することができる。また、第２の導電層１０３ａ、１０３ｂとしては
、一対の電極層１１０ａ、１１０ｂの第２の導電層１１１ａ、１１１ｂと同様の材料を適
用することができる。
ゲート電極層２０２ａ、電極層２０２ｂとして、銅、アルミニウム、金又は銀等の低抵抗
材料を含んで形成することで、基板１００として大面積基板を用いた場合においても配線
遅延を抑制した半導体装置を作製することが可能となる。なお、ゲート電極層２０２ａ、
電極層２０２ｂとして、上述の低抵抗材料を含む電極層を形成した場合、ゲート絶縁層１
０４として、窒化物絶縁層１０４ａ及び酸化物絶縁層１０４ｂの積層構造を含み、酸化物
絶縁層１０４ｂにおいて酸化物半導体層３１６ａと接する構造とすることが好ましい。ゲ
ート絶縁層１０４に含まれる窒化物絶縁層１０４ａは、上述の低抵抗材料の拡散を防ぐた
めのバリア層として用いることができる。また、酸化物絶縁層１０４ｂは、窒化物絶縁層
１０４ａから酸化物半導体層３１６ａ、３１６ｂへの窒素の拡散を防止するとともに、酸
化物半導体層３１６ａ、３１６ｂへの酸素の供給源として機能しうる。
トランジスタ３００に含まれる酸化物半導体層３１６ａの構成は、上述のトランジスタ３
１０の酸化物半導体層３０６ａと同様とすることができ、先の記載を参酌することが可能
である。また、酸化物半導体層３１６ｂの構成は、上述のトランジスタ３１０の酸化物半
導体層３０６ｂと同様とすることができ、先の記載を参酌することが可能である。よって
、トランジスタ３００に含まれるゲート絶縁層１０４、酸化物半導体層３１６ａ、酸化物
半導体層３１６ｂ、金属酸化物層１０８及び酸化物絶縁層１１２を有する積層構造の膜厚
方向のバンド構造は、図２１（Ｂ）に示すように酸化物半導体層３１６ａがウェル（井戸
）となり、当該積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体層
３１６ａに形成される。
なお、トランジスタ３００において、電極層２０２ｂと、電極層１１０ｃとの接続は、金
属酸化物膜、及び酸化物半導体膜を島状に加工した後、ゲート絶縁層１０４に開口部を形
成し、電極層２０２ｂを露出させる。その後、一対の電極層１１０ａ、１１０ｂ及び電極
層１１０ｃを形成するための導電膜を形成し、該導電膜を加工することで、電極層２０２
ｂと電極層１１０ｃとを接続することができる。
本実施の形態で示す構成とすることで、チャネル形成領域を含む酸化物半導体層の不純物
濃度が低減された信頼性の高いトランジスタとすることが可能である。さらに、チャネル
が界面準位の影響を受けにくい構造とすることができ、界面準位に起因したオン電流の低
下が起こりにくい。したがって、オン電流が高く、Ｓ値の低いトランジスタとすることが
できる。また、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトラン
ジスタとなる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置として表示パネルの構成例について説明
する。
＜表示パネル＞
以下では、上述したトランジスタなどの半導体装置を含む表示パネルについて説明する。
図１８（Ａ）は、本発明の一態様の表示パネルの上面図であり、図１８（Ｂ）は、本発明
の一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を
説明するための回路図である。また、図１８（Ｃ）は、本発明の一態様の表示パネルの画
素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図
である。
画素部に配置するトランジスタは、実施の形態１又は実施の形態３に示す構成を有するト
ランジスタを適用することができる。また、当該トランジスタはｎチャネル型とすること
が容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動
回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動
回路に実施の形態１又は実施の形態３に示すトランジスタを用いることにより、信頼性の
高い表示装置を提供することができる。
アクティブマトリクス型表示装置のブロック図の一例を図１８（Ａ）に示す。表示装置の
基板７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路
７０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動
回路７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、及び第
２の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領
域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置
の基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続
部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている
。
図１８（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線
駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設
ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７
００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増え
る。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ
、信頼性の向上、又は歩留まりの向上を図ることができる。
〔液晶パネル〕
表示パネルの一態様として、液晶パネルの画素の回路構成の一例を図１８（Ｂ）に示す。
ここでは、ＶＡ型液晶表示パネルの画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの
画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動
できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素
電極層に印加する信号を、独立して制御できる。
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には
、異なるゲート信号を与えることができるように分離されている。一方、データ線として
機能するソース電極層又はドレイン電極層７１４は、トランジスタ７１６とトランジスタ
７１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は実施の形態
３で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表
示パネルを提供することができる。
トランジスタ７１６と電気的に接続する第１の画素電極層と、トランジスタ７１７と電気
的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素
電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる
形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７の
ゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３
に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミング
を異ならせ、液晶の配向を制御できる。
また、容量配線７１０と、誘電体として機能するゲート絶縁層と、第１の画素電極層又は
第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える
。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され
、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成され
る。
なお、図１８（Ｂ）に示す画素回路は、これに限定されない。例えば、図１８（Ｂ）に示
す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路な
どを追加してもよい。
〔有機ＥＬパネル〕
表示パネルの他の一態様として、有機ＥＬパネルの画素の回路構成の一例を図１８（Ｃ）
に示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、
他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして
、電子及び正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その
励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素
子は、電流励起型の発光素子と呼ばれる。
図１８（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のト
ランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は
、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画
素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作につい
て説明する。
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素
子７２４及び容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲー
ト電極層が走査線７２６に接続され、第１電極（ソース電極層及びドレイン電極層の一方
）が信号線７２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆
動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７２２は
、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電源線７
２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されている。
発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一基板上
に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ７２１及び駆動用トランジスタ７２２は実施の形態３で説明
するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示パ
ネルを提供することができる。
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低
電源電位とは、電源線７２７に設定される高電源電位より低い電位であり、例えばＧＮＤ
、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい
値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４
に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２
４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しき
い値電圧を含む。
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省
略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲー
ト電極層との間で容量が形成されていてもよい。
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方
式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態とな
るようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジス
タ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用ト
ランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動
用トランジスタ７２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２
４の順方向電圧に駆動用トランジスタ７２２のしきい値電圧Ｖｔｈを加えた値以上の電圧
をかける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入
力し、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作
させるために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高く
する。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を
流し、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図１８（Ｃ）に示す画素構成に限定されない。例えば、図１８
（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理
回路などを追加してもよい。
図１８で例示した回路に実施の形態１又は実施の形態３で例示したトランジスタを適用す
る場合、低電位側にソース電極層、高電位側にドレイン電極層がそれぞれ電気的に接続さ
れる構成とする。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な
素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては
、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ
素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど
）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電
子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレ
イ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマ
イクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯ
Ｄ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、
圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コ
ントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素
子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用い
た表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ
方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔ
ｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一
例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、
反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがあ
る。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどが
ある。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施すること
ができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、説
明する。また、本発明の一態様の半導体装置が適用された電子機器の構成例について説明
する。
図１９に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との
間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された
表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板
８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテ
リー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８
００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８
００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板
）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。ま
たは、表示パネル８００６の各画素内にタッチセンサ用電極を設け、容量型式のタッチパ
ネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライト
ユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作
により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレー
ム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号
処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても
よいし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１
は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
図２０は、本発明の一態様の半導体装置を含む電子機器の外観図である。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図２０（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１００
３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとなっ
ており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面操
作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構成
してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネル
や有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼
性の高い携帯型の情報端末とすることができる。
図２０（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など
）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表
示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を
制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（
イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図２０（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としても
よい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロード
する構成とすることも可能である。
図２０（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に
装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロッ
ト１０２５等が設けられている。上記実施の形態で示したトランジスタをスイッチング素
子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、
より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図２０（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持
たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリ
ーでの会話も可能である。
図２０（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成さ
れている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォ
ン１０３４、ポインティングデバイス１０３６、カメラ１０３７、外部接続端子１０３８
などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池１０４０、
外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に内
蔵されている。上記実施の形態で説明するトランジスタを表示パネル１０３２に適用する
ことにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図２０（Ｃ）には映像表示され
ている複数の操作キー１０３５を点線で示している。なお、太陽電池１０４０で出力され
る電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
１０３２と同一面上にカメラ１０３７を備えているため、テレビ電話が可能である。スピ
ーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図２０（Ｃ
）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型
化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図２０（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、
筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示
することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵
されている。上記実施の形態で説明するトランジスタを表示部１０５３およびＣＰＵに適
用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモ
ートコントローラにより行うことができる。また、リモコン操作機に、当該リモコン操作
機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０
５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなど
の各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能で
ある。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記
憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリ
スロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表
示部１０５３に映し出すことも可能である。
また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は、
当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分
に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施すること
ができる。
本実施例では、本発明の一態様のトランジスタを作製し、その初期特性を測定した。また
、トランジスタに含まれる酸化物半導体層及び金属酸化物層のバンドダイヤグラムを測定
した。また、トランジスタに含まれる金属酸化物層における銅の拡散について評価した。
これらの結果について説明する。
はじめに、本実施例で用いたトランジスタの作製方法を以下に示す。本実施例では、図１
に示すトランジスタ２００と同様の構成を有するトランジスタを作製した。
（試料Ａ１）
試料Ａ１の作製方法について説明する。
基板１００としてガラス基板を用い、基板１００上に導電膜として膜厚１５０ｎｍのタン
グステン膜をスパッタリング法を用いて成膜した。次に、フォトリソグラフィ法によって
形成したマスクを用いて、導電膜を選択的に加工して、ゲート電極層１０２を形成した。
次に、基板１００及びゲート電極層１０２上にゲート絶縁層１０４を形成した。ここでは
、ゲート絶縁層１０４として、膜厚４００ｎｍの窒化シリコン膜と膜厚５０ｎｍの酸化窒
化シリコン膜をそれぞれＣＶＤ法によって成膜した。
次に、ゲート絶縁層１０４上に、酸化物半導体膜としてＩｎ：Ｇａ：Ｚｎ＝１：１：１［
原子数比］の酸化物ターゲットを用いたスパッタリング法により、膜厚３５ｎｍのＩｎ−
Ｇａ−Ｚｎ酸化物膜（以下、ＩＧＺＯ（１：１：１）とも示す。）を成膜した。成膜条件
は、アルゴン及び酸素（アルゴン：酸素＝２０ｓｃｃｍ：１０ｓｃｃｍ）雰囲気下、圧力
０．４Ｐａ、電源電力（ＤＣ）２００ｋＷ、基板温度３００℃とした。
酸化物半導体膜を成膜後、大気開放することなく連続的に金属酸化物膜を成膜した。金属
酸化物膜としては、Ｉｎ：Ｇａ＝７：９３［原子数比］の酸化物ターゲットを用いたスパ
ッタリング法により、膜厚２０ｎｍのＩｎ−Ｇａ酸化物膜（以下、ＩＧＯ（１：１）とも
示す。）を成膜した。成膜条件は、アルゴン及び酸素（アルゴン：酸素＝２０ｓｃｃｍ：
１０ｓｃｃｍ）雰囲気下、圧力０．４Ｐａ、電源電力（ＤＣ）２００ｋＷ、基板温度３０
０℃とした。
フォトリソグラフィ法によって形成したマスクを用いて、熱処理後の酸化物半導体膜及び
金属酸化物膜を島状に加工して、酸化物半導体層１０６及び金属酸化物層１０８を形成し
た。
次いで、窒素雰囲気下にて４５０℃１時間の熱処理を行った後、同じ処理室内で加熱雰囲
気を酸素及び窒素の混合ガス雰囲気とし、４５０℃１時間の熱処理を行った。
島状の酸化物半導体層１０６及び金属酸化物層１０８上に、導電膜として、膜厚３０ｎｍ
のタングステン膜及び膜厚２００ｎｍの銅膜をスパッタリング法により成膜した。
次に、フォトリソグラフィ法によって形成したマスクを用いて、タングステン膜及び銅膜
を選択的にエッチングして、一対の電極層１１０ａ、１１０ｂを形成した。
次に、ゲート絶縁層１０４、金属酸化物層１０８、及び一対の電極層１１０ａ、１１０ｂ
上に、酸化物絶縁層１１２として、膜厚５０ｎｍの酸化窒化シリコン膜を、ＣＶＤ法によ
り成膜した。次に、大気開放することなく連続的に酸化物絶縁層１１４として、厚さ４０
０ｎｍの酸化窒化シリコン膜を、ＣＶＤ法により成膜した。
次いで、酸素及び窒素の混合ガス雰囲気下にて、３５０℃１時間の熱処理を行った。
次に、酸化物絶縁層１１４上に、窒化物絶縁層１１６として、厚膜１００ｎｍの窒化シリ
コン膜をＣＶＤ法により成膜した。
次に、図示しないが、フォトリソグラフィ法によって形成したマスクを用いて、酸化物絶
縁層１１２、酸化物絶縁層１１４、及び窒化物絶縁層１１６それぞれの一部をエッチング
して、一対の電極層１１０ａ、１１０ｂの一方を露出する開口部を形成した。
次に、窒化物絶縁層１１６上に、導電膜として厚さ１００ｎｍの酸化シリコンを含む酸化
インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）膜をスパッタリング法により形成した
。次に、フォトリソグラフィ法によって形成したマスクを用いて、該導電膜の一部をエッ
チングし、一対の電極層１１０ａ、１１０ｂの一方に接する導電層を形成した。その後、
窒素雰囲気下にて２５０℃１時間の熱処理を行った。
次に、窒化物絶縁層１１６及び導電層上に平坦化層（図示しない。）として、膜厚１．６
μｍのポリイミド層を形成した。ここでは、窒化物絶縁層１１６上に組成物を塗布した後
、露光及び現像を行い、窒素を含む雰囲気で温度を３００℃１時間の加熱処理を行って、
一対の電極層１１０ａ、１１０ｂの一部を露出する開口部を有する平坦化層を形成した。
以上の工程により、試料Ａ１を作製した。
（試料Ａ２）
比較例である試料Ａ２は、試料Ａ１における金属酸化物層１０８を設けない構造とし、そ
の他の構成及びその作製条件は試料Ａ１と同様に作製した。
（試料Ａ３）
比較例である試料Ａ３は、試料Ａ１における金属酸化物層１０８の代わりに、酸化物半導
体層を設ける構造であり、その他の構造及びその作製条件は試料Ａ１と同様に作製した。
具体的には、以下の条件を用いて酸化物半導体層となる酸化物半導体膜を成膜した試料を
、試料Ａ３として作製した。
酸化物半導体膜としてＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の酸化物ターゲットを
用いたスパッタリング法により、膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（以下、ＩＧ
ＺＯ（１：３：６）とも示す。）を形成した。成膜条件は、アルゴン及び酸素（アルゴン
：酸素＝２０ｓｃｃｍ：１０ｓｃｃｍ）雰囲気下、圧力０．４Ｐａ、電源電力（ＤＣ）２
００ｋＷ、基板温度２００℃とした。
（試料Ａ４）
比較例である試料Ａ４は、試料Ａ１における金属酸化物層１０８の代わりに、酸化物半導
体層を設ける構造であり、その他の構造及びその作製条件は試料Ａ１と同様に作製した。
具体的には、以下の条件を用いて酸化物半導体層となる酸化物半導体膜を成膜した試料を
、試料Ａ４として作製した。
酸化物半導体膜としてＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］の酸化物ターゲットを
用いたスパッタリング法により、膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（ＩＧＺＯ（
１：６：４）とも示す。）を形成した。成膜条件は、アルゴン及び酸素（アルゴン：酸素
＝２０ｓｃｃｍ：１０ｓｃｃｍ）雰囲気下、圧力０．４Ｐａ、電源電力（ＤＣ）２００ｋ
Ｗ、基板温度２００℃とした。
（試料Ａ５）
比較例である試料Ａ５は、試料Ａ１における金属酸化物層１０８の代わりに、インジウム
とガリウムの原子数比の異なる金属酸化物層を設ける構造であり、その他の構造及びその
作製条件は試料Ａ１と同様に作製した。具体的には、以下の条件を用いて金属酸化物層と
なる金属酸化物膜を成膜した試料を試料Ａ５として作製した。
金属酸化物層としてＩｎ：Ｇａ＝２：１［原子数比］の酸化物ターゲットを用いたスパッ
タリング法により、膜厚２０ｎｍのＩｎ−Ｇａ酸化物膜（ＩＧＯ（２：１）とも示す。）
を形成した。成膜条件は、アルゴン及び酸素（アルゴン：酸素＝２０ｓｃｃｍ：１０ｓｃ
ｃｍ）雰囲気下、圧力０．４Ｐａ、電源電力（ＤＣ）２００ｋＷ、基板温度３００℃とし
た。
（Ｖｇ−Ｉｄ特性）
次に、試料Ａ１乃至試料Ａ５に含まれるトランジスタのＶｇ−Ｉｄ特性を測定した。ここ
では、基板温度を２５℃とし、ソース−ドレイン電極層間の電位差（以下、ドレイン電圧
、Ｖｄともいう。）を１Ｖ、１０Ｖとし、ソース−ゲート電極層間の電位差（以下、ゲー
ト電圧、Ｖｇともいう。）を−２０Ｖから２０Ｖまで変化させたときのソース−ドレイン
電極層間に流れる電流（以下、ドレイン電流、Ｉｄともいう。）の変化特性、すなわちＶ
ｇ−Ｉｄ特性を測定した。また、各試料において、トランジスタのチャネル長Ｌは６μｍ
、チャネル幅Ｗは５０μｍであった。また、各試料において、４個のトランジスタを有す
る。
図１１（Ａ）に、試料Ａ１に含まれるトランジスタのＶｇ−Ｉｄ特性を示し、図１２（Ａ
）に、試料Ａ２に含まれるトランジスタのＶｇ−Ｉｄ特性を示し、図１３（Ａ）に、試料
Ａ３に含まれるトランジスタのＶｇ−Ｉｄ特性を示し、図１４（Ａ）に、試料Ａ４に含ま
れるトランジスタのＶｇ−Ｉｄ特性を示し、図１５（Ａ）に、試料Ａ５に含まれるトラン
ジスタのＶｇ−Ｉｄ特性を示した。また、図１１（Ａ）乃至図１５（Ａ）において、横軸
はゲート電圧Ｖｇを、第１の縦軸はドレイン電流Ｉｄを、第２の縦軸は、電界効果移動度
をそれぞれ示す。ここで、電界効果移動度は、飽和領域での値を示すために、Ｖｄ＝１０
Ｖで算出した電界効果移動度を示している。
図１１（Ａ）より、試料Ａ１において、オン電流が高く、優れたＶｇ−Ｉｄ特性を有する
トランジスタを作製できたことが分かった。
一方、図１２（Ａ）より、試料Ａ２に含まれるトランジスタのＶｇ−Ｉｄ特性は、オン電
流が低下していることが分かった。オン電流の低下の原因の一つとしては、一対の電極層
１１０ａ、１１０ｂに含まれるＣｕが酸化物半導体層１０６の表面または内部に移動し、
該Ｃｕが酸化物半導体層中で浅いトラップ準位を形成し、伝導電子をトラップしてしまう
ことが考えられる。
また、図１３（Ａ）より、試料Ａ３に含まれるトランジスタのＶｇ−Ｉｄ特性は、ドレイ
ン電圧が１Ｖ及び１０Ｖにおいて、しきい値電圧が異なる。
また、図１４（Ａ）より、試料Ａ４に含まれるトランジスタのＶｇ−Ｉｄ特性は、ドレイ
ン電圧が１Ｖ及び１０Ｖにおいて、しきい値電圧が異なる。また、一部のトランジスタに
おいて、スイッチング特性を有さないことが分かった。
一方、図１５（Ａ）より、試料Ａ５に含まれるトランジスタのＶｇ−Ｉｄ特性は、オン電
流が低下していることが分かった。
（バンドダイヤグラム）
次に、試料Ａ１及び試料Ａ５における酸化物半導体層及び金属酸化物層、試料Ａ２におけ
る酸化物半導体層、試料Ａ３及び試料Ａ４における積層された酸化物半導体層、それぞれ
の伝電帯下端Ｅｃと価電子帯上端Ｅｖとのエネルギー差、即ちエネルギーギャップＥｇを
分光エリプソメータを用いて測定した。また、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒ
ａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を行って、
真空準位Ｅｖａｃと価電子帯上端Ｅｖとのエネルギー差、即ちイオン化ポテンシャルＩｐ
を測定した。次に、イオン化ポテンシャルＩｐとエネルギーギャップＥｇとの差を算出す
ることで、真空準位Ｅｖａｃと伝電帯下端Ｅｃとのエネルギー差、即ち電子親和力χを算
出することで、各試料におけるバンドダイヤグラムを得た。
図１１（Ｂ）に、試料Ａ１のバンドダイヤグラムを示し、図１２（Ｂ）に、試料Ａ２のバ
ンドダイヤグラムを示し、図１３（Ｂ）に、試料Ａ３のバンドダイヤグラムを示し、図１
４（Ｂ）に、試料Ａ４のバンドダイヤグラムを示し、図１５（Ｂ）に、試料Ａ５のバンド
ダイヤグラムを示した。
図１１（Ｂ）に示すように、試料Ａ１において、酸化物半導体層（ＩＧＺＯ（１：１：１
））及び金属酸化物層（ＩＧＯ（７：９３））の電子親和力χの差が０．５ｅＶと大きい
。また、図１４（Ｂ）に示すように、試料Ａ４において、積層された酸化物半導体層（Ｉ
ＧＺＯ（１：１：１）及びＩＧＺＯ（１：６：４））の電子親和力χの差が０．５ｅＶと
大きい。
一方、図１３（Ｂ）に示すように、試料Ａ３において、積層された酸化物半導体層（ＩＧ
ＺＯ（１：１：１）及びＩＧＺＯ（１：３：６））の電子親和力χの差が０．２ｅＶと小
さい。また、図１５（Ｂ）に示すように、試料Ａ５において、酸化物半導体層（ＩＧＺＯ
（１：１：１））及び金属酸化物層（ＩＧＯ（２：１））の電子親和力χの差が０．２ｅ
Ｖと小さい。
このことから、試料Ａ１に示すように、酸化物半導体層及び一対の電極層の間に設ける金
属酸化物層として、実施の形態１に示すような金属酸化物層を用いることで、酸化物半導
体層と金属酸化物層との間に伝導帯下端Ｅｃのバンドオフセットを形成することができる
。
一方、試料Ａ３に示すように、積層された酸化物半導体層の伝導帯下端Ｅｃの差が小さい
と、酸化物半導体層（ＩＧＺＯ（１：１：１））と酸化物半導体層（ＩＧＺＯ（１：６：
４））との間に伝導帯下端Ｅｃのバンドオフセットを形成しにくくなり、酸化物半導体層
（ＩＧＺＯ（１：６：４））においてもキャリアが流れてしまう。
（ＳＩＭＳによるＣｕ濃度の分析）
次に、試料Ａ１、試料Ａ３乃至試料Ａ５において、一対の電極層１１０ａ、１１０ｂと接
する金属酸化物層または酸化物半導体層におけるＣｕの拡散の様子について、銅（Ｃｕ）
の濃度を測定することにより分析した。
ここでは、基板上に金属酸化物膜及び銅膜を積層して、試料を作製した。はじめに、各試
料の作製工程について説明する。
（試料Ａ６）
試料Ａ６は、ガラス基板上に、金属酸化物膜として膜厚１００ｎｍのＩｎ−Ｇａ酸化物膜
（ＩＧＯ（７：９３））を成膜した。
次に、金属酸化物膜上に厚さ６０ｎｍの銅膜を成膜した。次に、銅膜上に厚さ１００ｎｍ
の窒化シリコン膜を成膜した後、窒素及び酸素の混合ガス雰囲気下で３５０℃、１時間の
加熱処理を行った。
なお、金属酸化物膜（ＩＧＯ（７：９３））は、試料Ａ１に示す金属酸化物膜（ＩＧＯ（
７：９３））と同様の条件を用いて形成した。
以上の工程により、試料Ａ６を作製した。
（試料Ａ７）
試料Ａ７は、試料Ａ６における金属酸化物膜の代わりに、酸化物半導体膜（ＩＧＺＯ（１
：３：６））を設ける構造とし、その他の構造及びその作製条件は試料Ａ６と同様に作製
した。なお、酸化物半導体膜（ＩＧＺＯ（１：３：６））は、試料Ａ３に示す酸化物半導
体膜（ＩＧＺＯ（１：３：６））と同様の条件を用いて成膜した。
（試料Ａ８）
試料Ａ８は、試料Ａ６における金属酸化物膜の代わりに、酸化物半導体膜（ＩＧＺＯ（１
：６：４））を設ける構造とし、その他の構造及びその作製条件は試料Ａ６と同様に作製
した。なお、酸化物半導体膜（ＩＧＺＯ（１：６：４））は、試料Ａ４に示す酸化物半導
体膜（ＩＧＺＯ（１：６：４））と同様の条件を用いて成膜した。
（試料Ａ９）
試料Ａ９は、試料Ａ６における金属酸化物膜の代わりに、インジウムとガリウムの原子数
比の異なる金属酸化物膜（ＩＧＯ（２：１））を設ける構造とし、その他の構造及びその
形成条件は試料Ａ６と同様に作製した。なお、金属酸化物膜（ＩＧＯ（２：１））は、試
料Ａ５に示す金属酸化物膜（ＩＧＯ（２：１））と同様の条件を用いて成膜した。
次に、試料Ａ６乃至試料Ａ９のＣｕの濃度を測定した。銅（Ｃｕ）の濃度は、二次イオン
質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔ
ｒｙ）を用いて測定した。なお、ここでは、基板側からＣｕの濃度を測定した。
図１１（Ｃ）に、試料Ａ６のＣｕの濃度の分析結果を示し、図１３（Ｃ）に、試料Ａ７の
銅（Ｃｕ）の濃度の分析結果を示し、図１４（Ｃ）に、試料Ａ８の銅（Ｃｕ）の濃度の分
析結果を示し、図１５（Ｃ）に、試料Ａ９の銅（Ｃｕ）の濃度の分析結果を示した。
ここで、トランジスタのチャネル領域において、電気特性に影響を与える銅（Ｃｕ）の濃
度は１×１０１８ａｔｏｍｓ／ｃｍ３以上である。
図１１（Ｃ）に示すように、試料Ａ６において、銅（Ｃｕ）の濃度が１×１０１８ａｔｏ
ｍｓ／ｃｍ３の領域は、銅膜及び金属酸化物膜（ＩＧＯ（７：９３））の界面から約１０
ｎｍ基板側の領域であることがわかった。
また、図１３（Ｃ）に示すように、試料Ａ７において、銅（Ｃｕ）の濃度が１×１０１８
ａｔｏｍｓ／ｃｍ３の領域は、銅膜及び酸化物半導体膜（ＩＧＺＯ（１：３：６））の界
面から約１０ｎｍ基板側の領域であることがわかった。
一方、図１４（Ｃ）に示すように、試料Ａ８において、銅（Ｃｕ）の濃度が１×１０１８
ａｔｏｍｓ／ｃｍ３の領域は、銅膜及び酸化物半導体膜（ＩＧＺＯ（１：６：４））の界
面から約１６ｎｍ基板側の領域であることがわかった。
また、図１５（Ｃ）に示すように、試料Ａ９において、銅（Ｃｕ）の濃度が１×１０１８
ａｔｏｍｓ／ｃｍ３の領域は、銅膜及び金属酸化物膜（ＩＧＯ（２：１））の界面から約
１５ｎｍ基板側の領域であることがわかった。
試料Ａ６及び試料Ａ９の比較より、Ｉｎに対するＧａの原子数比が高い金属酸化物膜は、
銅（Ｃｕ）の拡散長を小さくすることができることが分かった。
試料Ａ７及び試料Ａ８の比較より、Ｇａに対するＺｎの原子数比が高い酸化物半導体膜は
、銅（Ｃｕ）の拡散長を小さくすることができることが分かった。これは、Ｇａに対する
Ｚｎの原子数比が高いことで、スピネル型の結晶構造の含有率を低減することが可能なた
めである。
以上のことから、酸化物半導体層とバンドオフセットを形成しやすく、且つ銅（Ｃｕ）の
拡散長を小さくすることが可能な金属酸化物層を酸化物半導体層と一対の電極層との間に
設けることで、オン電流が高く、優れたＶｇ−Ｉｄ特性を有するトランジスタを作製する
ことができる。
本実施例では、金属酸化物膜の結晶構造、成膜時のパーティクル数、及びバンドダイヤグ
ラムをそれぞれ測定した。これらの結果について説明する。
（試料の作製方法）
本実施例では、石英基板上に、金属酸化物膜として膜厚１００ｎｍのＩｎ−Ｇａ酸化物膜
をスパッタリング法により成膜して、試料を作製した。
なお、Ｉｎ−Ｇａ酸化物膜の成膜条件として、Ｉｎ：Ｇａ＝２２：７８［原子数比］の酸
化物ターゲット、Ｉｎ：Ｇａ＝７：９３［原子数比］の酸化物ターゲット、またはＩｎ：
Ｇａ＝２：９８［原子数比］の酸化物ターゲットを用いて、各試料を作製した。なお、Ｉ
ｎ：Ｇａ＝２２：７８［原子数比］の酸化物ターゲット、及びＩｎ：Ｇａ＝７：９３［原
子数比］の酸化物ターゲットを用いる場合、電源電力（ＤＣ）２００ｋＷとした。また、
Ｉｎ：Ｇａ＝２：９８［原子数比］の酸化物ターゲットを用いる場合、電源電力（ＲＦ）
４００ｋＷとした。
また、成膜雰囲気の条件として、アルゴン：酸素＝２０ｓｃｃｍ：１０ｓｃｃｍ、または
酸素３０ｓｃｃｍとした条件を用いた。
また、基板温度の条件として、基板温度を２００℃または３００℃とした条件を用いた。
なお、それぞれの試料において、チャンバー内の圧力を０．４Ｐａとした。
（ＸＲＤ測定）
ここでは、基板温度の条件を３００℃とし、各酸化物ターゲットを用いて金属酸化物膜を
成膜して、各試料を作製した。次に、各試料の金属酸化物膜の結晶構造をＸＲＤにより測
定した。ＸＲＤの測定結果を図１６に示す。
図１６より、Ｉｎ：Ｇａ＝２２：７８［原子数比］の酸化物ターゲット、及びＩｎ：Ｇａ
＝７：９３［原子数比］の酸化物ターゲットを用いて成膜した金属酸化物膜は結晶性が低
い膜であった。
一方、Ｉｎ：Ｇａ＝２：９８［原子数比］の酸化物ターゲットを用い、且つ成膜雰囲気の
条件を酸素３０ｓｃｃｍとして成膜した金属酸化物膜は、Ｇａ２Ｏ３結晶を示すピークが
観察された。このことから、Ｉｎに対するＧａの原子数比が高く、且つ酸素雰囲気の条件
において成膜した金属酸化物膜には、Ｇａ２Ｏ３結晶が含まれることが分かった。
（成膜時のパーティクル数）
次に、酸化物ターゲットに含まれる金属の原子数比と、パーティクルの発生数の関係につ
いて測定した結果を説明する。
測定に用いた試料において、石英基板の代わりにガラス基板を用いた。また、成膜雰囲気
の条件として、アルゴン：酸素＝２０ｓｃｃｍ：１０ｓｃｃｍを用い、基板温度条件を３
００℃として、各酸化物ターゲットを用いて金属酸化物膜を成膜した。
次に、金属酸化物膜を成膜する前後における、ガラス基板上のパーティクル数を、レーザ
を用いた検査装置により測定した。測定した結果を表１に示す。
表１より、ＩｎとＧａの原子数比をＩｎ：Ｍ＝ｘ：ｙとしたとき、ｙ／（ｘ＋ｙ）が０．
９以上である酸化物ターゲットを用いて金属酸化物膜を成膜することで、成膜後のパーテ
ィクル数を低減できることがわかる。このことから、ＩｎとＧａの原子数比をＩｎ：Ｍ＝
ｘ：ｙとしたとき、ｙ／（ｘ＋ｙ）が０．９以上の酸化物ターゲットを用いて金属酸化物
膜を成膜することで、歩留まり高くトランジスタを作製できる。
（バンドダイアグラム）次に、実施例１と同様に、分光エリプソメータ及び紫外線光電子
分光分析を用いて、エネルギーギャップＥｇ、イオン化ポテンシャルＩｐ、及び電子親和
力χを求めるとともに、各金属酸化物膜のバンドダイヤグラムを得た。
なお、測定に用いた試料において、成膜雰囲気の条件としてアルゴン：酸素＝２０ｓｃｃ
ｍ：１０ｓｃｃｍを用い、基板温度条件を３００℃とし、各酸化物ターゲットを用いて金
属酸化物膜を成膜した。
図１７に、Ｉｎ：Ｇａ＝１：１［原子数比］の酸化物ターゲットを用いて成膜した金属酸
化物膜（ＩＧＯ（１：１））、Ｉｎ：Ｇａ＝２２：７８［原子数比］の酸化物ターゲット
を用いて成膜した金属酸化物膜（ＩＧＯ（２２：７８））、Ｉｎ：Ｇａ＝７：９３［原子
数比］の酸化物ターゲットを用いて成膜した金属酸化物膜（ＩＧＯ（７：９３））、Ｉｎ
：Ｇａ＝２：９８［原子数比］の酸化物ターゲットを用いて成膜した金属酸化物膜（ＩＧ
Ｏ（２：９８））それぞれのバンドダイヤグラムを示す。また、参考例として、Ｉｎ：Ｇ
ａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用いて成膜した酸化物半導体膜
（ＩＧＺＯ（１：１：１）バンドダイヤグラムを示す。
図１７より、酸化物ターゲットにおいて、Ｉｎに対するＧａの原子数比が増加するにつれ
、酸化物半導体膜及び金属酸化物膜の電子親和力χの差が大きくなる。
このことから、酸化物半導体層及び一対の電極層の間に設ける金属酸化物層として、実施
の形態１に示すような金属酸化物層、代表的にはＩｎとＧａの原子数比をＩｎ：Ｍ＝ｘ：
ｙとしたとき、ｙ／（ｘ＋ｙ）が０．７５以上１未満、好ましくは、０．７８以上１未満
、より好ましくは０．８０以上１未満である金属酸化物層を用いることで、酸化物半導体
層と金属酸化物層との間に伝導帯下端Ｅｃのバンドオフセットを形成することができる。
１０ 電子銃室
１２ 光学系
１４ 試料室
１６ 光学系
１８ カメラ
２０ 観察室
２２ フィルム室
２４ 電子
２８ 物質
３２ 蛍光板
１００ 基板
１０１ａ 第１の導電層
１０１ｂ 第１の導電層
１０２ ゲート電極層
１０３ａ 第２の導電層
１０３ｂ 第２の導電層
１０４ ゲート絶縁層
１０４ａ 窒化物絶縁層
１０４ｂ 酸化物絶縁層
１０６ 酸化物半導体層
１０６ａ 酸化物半導体膜
１０８ 金属酸化物層
１０８ａ 金属酸化物膜
１０９ａ 第１の導電層
１０９ｂ 第１の導電層
１１０ａ 電極層
１１０ｂ 電極層
１１０ｃ 電極層
１１１ａ 第２の導電層
１１１ｂ 第２の導電層
１１２ 酸化物絶縁層
１１４ 酸化物絶縁層
１１６ 窒化物絶縁層
１１７ａ 開口部
１１７ｂ 開口部
１１８ 電極層
１１９ａ 電極層
１１９ｂ 電極層
１１９ｃ 電極層
２００ トランジスタ
２０２ａ ゲート電極層
２０２ｂ 電極層
２０６ 酸化物半導体層
２１０ トランジスタ
２２０ トランジスタ
２３０ トランジスタ
３００ トランジスタ
３０６ａ 酸化物半導体層
３０６ｂ 酸化物半導体層
３１６ａ 酸化物半導体層
３１６ｂ 酸化物半導体層
３１０ トランジスタ
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ ドレイン電極層
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
１００１ 本体
１００２ 筐体
１００３ａ 表示部
１００３ｂ 表示部
１００４ キーボードボタン
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示パネル
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラ
１０３８ 外部接続端子
１０４０ 太陽電池
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１０２ 酸化亜鉛層
５１０３ 粒子
５１０５ａ ペレット
５１０５ａ１ 領域
５１０５ａ２ ペレット
５１０５ｂ ペレット
５１０５ｃ ペレット
５１０５ｄ ペレット
５１０５ｄ１ 領域
５１０５ｅ ペレット
５１２０ 基板
５１３０ ターゲット
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (3)

  1. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上の金属酸化物層と、
    前記金属酸化物層に接する一対の電極層と、
    前記一対の電極層及び前記金属酸化物層上の酸化物絶縁層と、
    前記酸化物絶縁層上の窒化物絶縁層と、を有し、
    前記一対の電極層は、銅を有し、
    前記酸化物半導体層は、インジウム、ガリウム及び亜鉛を有し、
    前記酸化物半導体層が有するインジウム、ガリウム及び亜鉛の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１であり、
    前記金属酸化物層は、インジウム及びガリウムを有し、
    前記金属酸化物層が有するインジウムとガリウムの原子数比をＩｎ：Ｇａ＝ｘ：ｙとしたとき、ｙ／（ｘ＋ｙ）は、０．７５以上１未満である半導体装置。
  2. 請求項１において、
    前記一対の電極層は、チタン膜上に銅膜を積層した構造である半導体装置。
  3. 請求項１または２において、
    前記金属酸化物層の膜厚は、１０ｎｍ以上１００ｎｍ以下である半導体装置。
JP2018124116A 2013-09-23 2018-06-29 半導体装置 Active JP6546321B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013196333 2013-09-23
JP2013196333 2013-09-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014189001A Division JP6418861B2 (ja) 2013-09-23 2014-09-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019114338A Division JP2019169736A (ja) 2013-09-23 2019-06-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2018164109A true JP2018164109A (ja) 2018-10-18
JP6546321B2 JP6546321B2 (ja) 2019-07-17

Family

ID=52690171

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014189001A Active JP6418861B2 (ja) 2013-09-23 2014-09-17 半導体装置
JP2018124116A Active JP6546321B2 (ja) 2013-09-23 2018-06-29 半導体装置
JP2019114338A Withdrawn JP2019169736A (ja) 2013-09-23 2019-06-20 半導体装置
JP2021100574A Active JP7288929B2 (ja) 2013-09-23 2021-06-17 半導体装置
JP2023087670A Pending JP2023099855A (ja) 2013-09-23 2023-05-29 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014189001A Active JP6418861B2 (ja) 2013-09-23 2014-09-17 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2019114338A Withdrawn JP2019169736A (ja) 2013-09-23 2019-06-20 半導体装置
JP2021100574A Active JP7288929B2 (ja) 2013-09-23 2021-06-17 半導体装置
JP2023087670A Pending JP2023099855A (ja) 2013-09-23 2023-05-29 半導体装置

Country Status (3)

Country Link
US (3) US9425217B2 (ja)
JP (5) JP6418861B2 (ja)
KR (2) KR102368942B1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6850096B2 (ja) 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
KR20180124874A (ko) * 2016-03-04 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US20170301699A1 (en) 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102492209B1 (ko) 2016-05-19 2023-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
CN105914134B (zh) * 2016-05-27 2017-07-04 京东方科技集团股份有限公司 电子器件、薄膜晶体管、以及阵列基板及其制作方法
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9978879B2 (en) * 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20190069465A (ko) * 2016-10-25 2019-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 터치 패널 입력 시스템
CN109994510B (zh) 2018-01-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
US11282965B2 (en) 2018-01-19 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
KR20200132917A (ko) * 2018-03-12 2020-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 금속 산화물을 포함한 트랜지스터
JPWO2020004250A1 (ja) * 2018-06-26 2021-08-05 株式会社Flosfia 結晶性酸化物膜
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
WO2021030127A1 (en) 2019-08-09 2021-02-18 Micron Technology, Inc. Transistor and methods of forming transistors
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11024736B2 (en) * 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN111312726B (zh) * 2020-02-26 2023-07-21 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法及显示装置
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors
CN114980477A (zh) * 2021-02-18 2022-08-30 合肥鑫晟光电科技有限公司 背板、背光源、照明装置及显示装置
JP2023007092A (ja) 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
JP2023149085A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2023149086A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2024008440A (ja) 2022-07-08 2024-01-19 株式会社ジャパンディスプレイ 半導体装置
JP2024011504A (ja) 2022-07-14 2024-01-25 株式会社ジャパンディスプレイ 半導体装置
JP2024039361A (ja) 2022-09-09 2024-03-22 株式会社ジャパンディスプレイ 半導体装置
JP2024040960A (ja) 2022-09-13 2024-03-26 株式会社ジャパンディスプレイ 半導体装置
JP2024048269A (ja) 2022-09-27 2024-04-08 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2024051551A (ja) 2022-09-30 2024-04-11 株式会社ジャパンディスプレイ 半導体装置
JP2024053987A (ja) 2022-10-04 2024-04-16 株式会社ジャパンディスプレイ 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2011135061A (ja) * 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2012084860A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20120319112A1 (en) * 2011-06-14 2012-12-20 Samsung Electronics Co., Ltd. Thin film transistor, thin film transistor panel and methods for manufacturing the same
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4334159B2 (ja) 2001-03-27 2009-09-30 株式会社東芝 基板検査システムおよび基板検査方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009128503A (ja) 2007-11-21 2009-06-11 Canon Inc 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5123768B2 (ja) * 2008-07-10 2013-01-23 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
JP2010205923A (ja) * 2009-03-03 2010-09-16 Fujifilm Corp 電界効果型トランジスタの製造方法
KR101671210B1 (ko) * 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
JP5857432B2 (ja) * 2011-04-11 2016-02-10 大日本印刷株式会社 薄膜トランジスタの製造方法
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6231880B2 (ja) * 2011-08-11 2017-11-15 出光興産株式会社 薄膜トランジスタ
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
DE112012007294B3 (de) * 2011-09-29 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI569446B (zh) * 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
KR102083380B1 (ko) * 2012-01-25 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102071545B1 (ko) * 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2011135061A (ja) * 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2012084860A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20120319112A1 (en) * 2011-06-14 2012-12-20 Samsung Electronics Co., Ltd. Thin film transistor, thin film transistor panel and methods for manufacturing the same
JP2013004958A (ja) * 2011-06-14 2013-01-07 Samsung Electronics Co Ltd 薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP2013179290A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置を有する表示装置、半導体装置を有する電子機器及び半導体装置の作製方法

Also Published As

Publication number Publication date
US9911864B2 (en) 2018-03-06
JP2023099855A (ja) 2023-07-13
KR102368942B1 (ko) 2022-02-28
JP7288929B2 (ja) 2023-06-08
US20160284860A1 (en) 2016-09-29
US9761734B2 (en) 2017-09-12
US20150084043A1 (en) 2015-03-26
JP2019169736A (ja) 2019-10-03
JP2021153196A (ja) 2021-09-30
US20170301796A1 (en) 2017-10-19
US9425217B2 (en) 2016-08-23
KR20150033549A (ko) 2015-04-01
JP6418861B2 (ja) 2018-11-07
KR20220027919A (ko) 2022-03-08
JP2015084416A (ja) 2015-04-30
JP6546321B2 (ja) 2019-07-17

Similar Documents

Publication Publication Date Title
JP7288929B2 (ja) 半導体装置
JP6386323B2 (ja) 半導体装置
JP6626947B2 (ja) 半導体装置
JP6852133B2 (ja) 表示装置
KR102006585B1 (ko) 금속 산화물 막 및 금속 산화물 막의 형성 방법
US9305774B2 (en) Method for processing thin film and method for manufacturing semiconductor device
JP2016187030A (ja) 半導体装置、表示装置、入出力装置、及び電子機器
US10347769B2 (en) Thin film transistor with multi-layer source/drain electrodes

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190620

R150 Certificate of patent or registration of utility model

Ref document number: 6546321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250