JP2014029503A5 - 半導体装置 - Google Patents

Claims (4)

1. ｎフレーム目（ｎは自然数）の画像データを記憶する第１の記憶装置と、
   （ｎ＋１）フレーム目の画像データのｍ行目（ｍは自然数）を記憶する第２の記憶装置と、
   画素部を制御する書き込み制御回路と、
   第１のデータと第２のデータとが一致または不一致を示す判定データを生成する比較回路と、を備え、
   前記第１のデータは、前記第１の記憶装置の中のｎフレーム目の画像データのｍ行目であり、
   前記第２のデータは、前記第２の記憶装置の中の前記（ｎ＋１）フレーム目の画像データのｍ行目であり、
   前記判定データは、前記書き込み制御回路に入力される、
   ことを特徴とする半導体装置。
2. 請求項１において、
   前記判定データが、前記第１のデータと前記第２のデータとが一致を示すものであるとき、前記書き込み制御回路は、前記画素部に前記第２のデータを書き込まないように画素部を制御し、
   前記判定データが、前記第１のデータと前記第２のデータとが不一致を示すものであるとき、前記書き込み制御回路は、前記画素部に前記第２のデータを書き込むように画素部を制御することを特徴とする半導体装置。
3. 請求項１において、
   前記判定データが、前記第１のデータと前記第２のデータとが一致を示すものであるとき、前記書き込み制御回路は、前記画素部のｍ行目のゲート線を選択せず、
   前記判定データが、前記第１のデータと前記第２のデータとが不一致を示すものであるとき、前記書き込み制御回路は、前記画素部のｍ行目のゲート線を選択することを特徴とする半導体装置。
4. 請求項３において、
   前記画素部のｍ行目のゲート線が、２フレーム期間以上連続して選択されるとき、同じ極性を有するビデオ電圧が前記画素部に入力されることを特徴とする半導体装置。