JPH02217893A - 投写型液晶表示装置 - Google Patents
投写型液晶表示装置Info
- Publication number
- JPH02217893A JPH02217893A JP1037351A JP3735189A JPH02217893A JP H02217893 A JPH02217893 A JP H02217893A JP 1037351 A JP1037351 A JP 1037351A JP 3735189 A JP3735189 A JP 3735189A JP H02217893 A JPH02217893 A JP H02217893A
- Authority
- JP
- Japan
- Prior art keywords
- line
- liquid crystal
- screen
- data
- type liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 59
- 230000015654 memory Effects 0.000 claims abstract description 51
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
相転移型液晶表示パネルを用いた液晶表示装置に関し、
新旧画面に不一致のあるラインの調査時間を短縮し、不
一致ラインの書き換えに要する時間を低減した投写型液
晶表示装置の提供を目的とし、画面データを格納するフ
レームメモリと、このフレームメモリに格納された表示
データに基づいて相転移型液晶を用いた液晶パネルに画
面データを書き込む制御回路とを備えた投写型液晶表示
装置において、フレームメモリに格納されていた画面デ
ータと新たにフレームメモリに書き込まれる画面データ
とをライン毎に比較し、ライン内のデータに不一致があ
った時にライン毎に不一致信号を出力する比較手段と、
不一致信号が出力されたラインを記憶する不一致ライン
記憶手段と、不一致のあったラインのみ前記制御回路に
画面の書き換えを指示する画面書換指示手段とから構成
する。
一致ラインの書き換えに要する時間を低減した投写型液
晶表示装置の提供を目的とし、画面データを格納するフ
レームメモリと、このフレームメモリに格納された表示
データに基づいて相転移型液晶を用いた液晶パネルに画
面データを書き込む制御回路とを備えた投写型液晶表示
装置において、フレームメモリに格納されていた画面デ
ータと新たにフレームメモリに書き込まれる画面データ
とをライン毎に比較し、ライン内のデータに不一致があ
った時にライン毎に不一致信号を出力する比較手段と、
不一致信号が出力されたラインを記憶する不一致ライン
記憶手段と、不一致のあったラインのみ前記制御回路に
画面の書き換えを指示する画面書換指示手段とから構成
する。
本発明は投写型液晶表示装置に関し、特に、相転移型液
晶表示パネルを用いた液晶表示装置に関する。
晶表示パネルを用いた液晶表示装置に関する。
現在、講演、教育、会議等の場において、多数の人達に
多量の情報を見せたり、多数の情報を同時に見て討議、
判断するという場合にはオーバ・ヘッド・プロジェクタ
（０）ｆＰ）が広く使用されている。このＯＨＰは、透
明なフィルムＣ０ＨＰシート）に描かれた図形や文字を
投写するのが一般的であるが、近年のオフィス・オート
メーション（ＯＡ）化の進展に伴って、液晶パネルをラ
イトバルブとして用い、これをＯＨＰシートの代わりに
ＯＨＰの上において、パーソナル・コンピュータ（パソ
コン）のＣＲＴ画面をそのまま投写表示する液晶表示装
置も製品化されている。
多量の情報を見せたり、多数の情報を同時に見て討議、
判断するという場合にはオーバ・ヘッド・プロジェクタ
（０）ｆＰ）が広く使用されている。このＯＨＰは、透
明なフィルムＣ０ＨＰシート）に描かれた図形や文字を
投写するのが一般的であるが、近年のオフィス・オート
メーション（ＯＡ）化の進展に伴って、液晶パネルをラ
イトバルブとして用い、これをＯＨＰシートの代わりに
ＯＨＰの上において、パーソナル・コンピュータ（パソ
コン）のＣＲＴ画面をそのまま投写表示する液晶表示装
置も製品化されている。
このような投写型液晶表示装置の液晶パネルの中の一つ
に、相転移型液晶を用いた液晶パネルがあるが、この液
晶パネルの表示を書き換える場合には、書き換えたい部
分を透明にする数＋１１４の初期化時間と、ライン当た
り数ｍｓＯ書込時間が必要である。このため、相転移型
液晶パネルの全画面を書き換えるためには、２秒程度の
書換時間が必要であり、この書換時間の短縮が望まれて
いる。
に、相転移型液晶を用いた液晶パネルがあるが、この液
晶パネルの表示を書き換える場合には、書き換えたい部
分を透明にする数＋１１４の初期化時間と、ライン当た
り数ｍｓＯ書込時間が必要である。このため、相転移型
液晶パネルの全画面を書き換えるためには、２秒程度の
書換時間が必要であり、この書換時間の短縮が望まれて
いる。
前述のような相転移型液晶パネルの書換時間の問題に対
して、前の画面と新しい画面のデータを常に比較し、新
しい画面の前の画面と異なる部分だけを書き換えること
によって書換時間を短縮することが行われている。
して、前の画面と新しい画面のデータを常に比較し、新
しい画面の前の画面と異なる部分だけを書き換えること
によって書換時間を短縮することが行われている。
第５図はこのような部分書換を行う投写型液晶表示装置
の構成を示すものである。
の構成を示すものである。
一般に、相転移型液晶パネルを用いた投写型液晶表示装
置はパソコン等の画像発信源からの画面データを一旦フ
レームメモリ５１に取り込み、フレームメモリ５１に格
納されたデータを制御回路５２が読み出して相転移型液
晶パネル５３に書き込むように構成されている。そして
、相転移型の液晶パネル５３には表示データのメモリ特
性があるので、液晶パネル５３に表示画面データを送っ
て画像を表示した後は、フレームメモリ５２には次の表
示画面データが書き込まれる。
置はパソコン等の画像発信源からの画面データを一旦フ
レームメモリ５１に取り込み、フレームメモリ５１に格
納されたデータを制御回路５２が読み出して相転移型液
晶パネル５３に書き込むように構成されている。そして
、相転移型の液晶パネル５３には表示データのメモリ特
性があるので、液晶パネル５３に表示画面データを送っ
て画像を表示した後は、フレームメモリ５２には次の表
示画面データが書き込まれる。
従来、このような投写型液晶表示装置において画面の部
分書換を行う場合は、制御回路５２の扱うワード単位で
フレームメモリ５１に格納されていた前の画面データと
、フレームメモリ５１に書き込む新たな表示画面データ
とを比較回路５４にてハードウェア的に比較して、ワー
ド単位の不一致情報として比較結果メモリ５５に記憶し
ていた。そして、この比較結果メモリ５５に格納された
不一致情報を基に制御回路５２が前画面と新画面との不
一致部分を調べ、不一致部分のみ液晶パネル５３の書き
換えを行っていた。この動作を第６図および第７図を用
いて説明する。
分書換を行う場合は、制御回路５２の扱うワード単位で
フレームメモリ５１に格納されていた前の画面データと
、フレームメモリ５１に書き込む新たな表示画面データ
とを比較回路５４にてハードウェア的に比較して、ワー
ド単位の不一致情報として比較結果メモリ５５に記憶し
ていた。そして、この比較結果メモリ５５に格納された
不一致情報を基に制御回路５２が前画面と新画面との不
一致部分を調べ、不一致部分のみ液晶パネル５３の書き
換えを行っていた。この動作を第６図および第７図を用
いて説明する。
例えば、６×４ドツトで構成された画面における現在の
表示画面が第６図（ａ）のようで、あり、次に表示され
る新しい画面が第６図［有］）のようであったとする。
表示画面が第６図（ａ）のようで、あり、次に表示され
る新しい画面が第６図［有］）のようであったとする。
このような場合、比較回路５４は第７図（ａ）。
［有］）に示すように各アドレス毎にフレームメモリ５
１に書き込まれていた表示画面と、フレームメモリ５１
の同じアドレスに書き込む新しい画面とを比較し、１，
３．４ラインは示すように表示画面と新しい画面のデー
タに不一致がある場合には、第７図（Ｃ）に示すように
不一致信号“１＃を発生していた。
１に書き込まれていた表示画面と、フレームメモリ５１
の同じアドレスに書き込む新しい画面とを比較し、１，
３．４ラインは示すように表示画面と新しい画面のデー
タに不一致がある場合には、第７図（Ｃ）に示すように
不一致信号“１＃を発生していた。
そして、この不一致信号“１″が第７図（ｄ）に示すよ
うにアドレスに応じて比較結果メモリ５５に格納されて
おり、この比較結果メモリ５５の内容を図で示すと第６
図（Ｃ）のようになる。
うにアドレスに応じて比較結果メモリ５５に格納されて
おり、この比較結果メモリ５５の内容を図で示すと第６
図（Ｃ）のようになる。
次の画面を描く画面書換の際には、制御回路５２は画面
書換に必要な変更ラインを、一画面の比較が終わったと
ころで比較結果メモリ５５の全アドレスＨＩＭを検索し
て求め、不一致のあったラインのみのデータをフレーム
メモリ５１から読み出して液晶パネル５３の画面の書き
換えを行っていた。
書換に必要な変更ラインを、一画面の比較が終わったと
ころで比較結果メモリ５５の全アドレスＨＩＭを検索し
て求め、不一致のあったラインのみのデータをフレーム
メモリ５１から読み出して液晶パネル５３の画面の書き
換えを行っていた。
（発明が解決しようとする課題〕
ところが、従来の部分書換方式の投写型液晶表示装置で
は、新画面と前画面との比較結果を画面全域に対して記
憶して、一画面の比較が終わったところで改めてこの比
較結果を調べ、書き換える箇所だけを求めるようにして
いるので、比較結果の画面全域チエツクに時間がかかり
、書換時間が長くなる。従って、変更部分が少ない場合
は、相転移型液晶パネルの初期化時間を含めても、書き
換えに要する時間よりも、変更箇所を調べる時間の方が
長くなるという問題を生じていた。また、変更部分が多
い場合でも、この時間は無視できない時間であった。
は、新画面と前画面との比較結果を画面全域に対して記
憶して、一画面の比較が終わったところで改めてこの比
較結果を調べ、書き換える箇所だけを求めるようにして
いるので、比較結果の画面全域チエツクに時間がかかり
、書換時間が長くなる。従って、変更部分が少ない場合
は、相転移型液晶パネルの初期化時間を含めても、書き
換えに要する時間よりも、変更箇所を調べる時間の方が
長くなるという問題を生じていた。また、変更部分が多
い場合でも、この時間は無視できない時間であった。
具体的に述べると、６４０ Ｘ ４００画素の画面を８
ビツトのプロセッサを備えた制御回路５２で調べる場合
を考えると、３２０００回のチエツクが必要で、このた
めに、０．３秒の時間がかかっていた。
ビツトのプロセッサを備えた制御回路５２で調べる場合
を考えると、３２０００回のチエツクが必要で、このた
めに、０．３秒の時間がかかっていた。
本発明は前記従来の部分書換方式の投写型液晶表示装置
の有する問題点を解消し、部分書換を行う際の変更ライ
ンを調べる時間を短縮して、表示データが不一致のライ
ンの書き換えに要する時間を低減することが可能な投写
型液晶表示装置を提供することを目的としている。
の有する問題点を解消し、部分書換を行う際の変更ライ
ンを調べる時間を短縮して、表示データが不一致のライ
ンの書き換えに要する時間を低減することが可能な投写
型液晶表示装置を提供することを目的としている。
前記目的を達成する本発明の投写型液晶表示装置の原理
構成が第１図に示される。
構成が第１図に示される。
本発明は、画面データを格納するフレームメモリと、こ
のフレームメモリに格納された表示データに基づいて相
転移型液晶を用いた液晶パネルに画面データを書き込む
制御回路とを備えた投写型液晶表示装置において、フレ
ームメモリに格納されていた画面データと新たにフレー
ムメモリに書き込まれる画面データとをライン毎に比較
し、ライン内のデータに不一致があった時にライン毎に
不一致信号を出力する比較手段１と、不一致信号が出力
されたラインを記憶する不一致ライン記憶手段２と、不
一致のあったラインのみ前記制御回路に画面の書き換え
を指示する画面書換指示手段３とを設けて構成される。
のフレームメモリに格納された表示データに基づいて相
転移型液晶を用いた液晶パネルに画面データを書き込む
制御回路とを備えた投写型液晶表示装置において、フレ
ームメモリに格納されていた画面データと新たにフレー
ムメモリに書き込まれる画面データとをライン毎に比較
し、ライン内のデータに不一致があった時にライン毎に
不一致信号を出力する比較手段１と、不一致信号が出力
されたラインを記憶する不一致ライン記憶手段２と、不
一致のあったラインのみ前記制御回路に画面の書き換え
を指示する画面書換指示手段３とを設けて構成される。
本発明の投写型液晶表示装置によれば、相転移型の液晶
表示パネルに表示中のデータと新たに表示されるデータ
とがライン毎に比較され、比較したデータ中に不一致が
あったラインのみ、不一致フラグが不一致ラインメモリ
に記憶される。そして、画面書換の際には、この不一致
ラインメモリに不一致フラグがあるラインだけの初期化
が行なわれ、初期化が行われたライン数だけのデータが
フレームメモリから読み出されて画面が書き換えられる
。
表示パネルに表示中のデータと新たに表示されるデータ
とがライン毎に比較され、比較したデータ中に不一致が
あったラインのみ、不一致フラグが不一致ラインメモリ
に記憶される。そして、画面書換の際には、この不一致
ラインメモリに不一致フラグがあるラインだけの初期化
が行なわれ、初期化が行われたライン数だけのデータが
フレームメモリから読み出されて画面が書き換えられる
。
以下添付図面を用いて本発明の実施例を詳細に説明する
。
。
第２図は本発明の投写型液晶表示装置の一実施例の構成
を示すブロック図であり、ビデオ信号をフレームメモリ
２１に取り込んだ後に相転移型液晶パネル３０に表示し
、これをライトバルブとして投写表示する装置の例であ
る。
を示すブロック図であり、ビデオ信号をフレームメモリ
２１に取り込んだ後に相転移型液晶パネル３０に表示し
、これをライトバルブとして投写表示する装置の例であ
る。
ビデオ信号が書き込まれるフレームメモリ２１にはデー
タラッチ２２が接続しており、このデータラッチ２２に
は新しい画面データをフレームメモリ２１に書き込む前
に、比較するための今液晶パネル３０にて表示している
画面データが取り込まれる。２３は比較回路であり、デ
ータラッチ２２からの現在の表示画面データとビデオ信
号からの新しい表示画面データとをライン毎に比較する
。現在の表示画面データと新画面表示データの比較した
ラインにデータの不一致があった場合は、比較回路２３
から不一致信号が出力され、この不一致信号はラインフ
リップフロップ（ラインＦＦ）２４とフレームフリップ
フロップ（フレームＦＦ）２５とに入力される。
タラッチ２２が接続しており、このデータラッチ２２に
は新しい画面データをフレームメモリ２１に書き込む前
に、比較するための今液晶パネル３０にて表示している
画面データが取り込まれる。２３は比較回路であり、デ
ータラッチ２２からの現在の表示画面データとビデオ信
号からの新しい表示画面データとをライン毎に比較する
。現在の表示画面データと新画面表示データの比較した
ラインにデータの不一致があった場合は、比較回路２３
から不一致信号が出力され、この不一致信号はラインフ
リップフロップ（ラインＦＦ）２４とフレームフリップ
フロップ（フレームＦＦ）２５とに入力される。
フレームＦＦ２５はデータを取り込んでいるフレーム期
間での不一致を示すステータスを発生するもので、この
期間に１つでもラインに不一致があるとその不一致信号
でセットされ、工画面の書き換えが終わるとクリアされ
る。ラインＦＦ２４は比較回路２３からの不一致信号が
あると不一致フラグを出力するもので、この不一致フラ
グはラインクリア信号によってリセットされる。そして
、この不一致フラグはライン毎に不一敗ラインメモリ２
６に格納される。これらのフレームメモリ２１．データ
ラッチ２２．比較回路２３．ラインＦＦ２４．フレーム
ＦＦ２５および不一致ラインメモリ２６にはタイミング
回路２７からの制御信号が入力されており、これらの書
込や比較等の動作はビデオ信号に対応したドツトクロッ
ク信号と同期信号とが入力されるタイミング回路２７に
よって作られた制御信号により行われる。
間での不一致を示すステータスを発生するもので、この
期間に１つでもラインに不一致があるとその不一致信号
でセットされ、工画面の書き換えが終わるとクリアされ
る。ラインＦＦ２４は比較回路２３からの不一致信号が
あると不一致フラグを出力するもので、この不一致フラ
グはラインクリア信号によってリセットされる。そして
、この不一致フラグはライン毎に不一敗ラインメモリ２
６に格納される。これらのフレームメモリ２１．データ
ラッチ２２．比較回路２３．ラインＦＦ２４．フレーム
ＦＦ２５および不一致ラインメモリ２６にはタイミング
回路２７からの制御信号が入力されており、これらの書
込や比較等の動作はビデオ信号に対応したドツトクロッ
ク信号と同期信号とが入力されるタイミング回路２７に
よって作られた制御信号により行われる。
投写型液晶表示装置には以上の部材の他にデータの転送
を指示するプロセッサ２８、走査ドライバ３１とデータ
ドライバ３２とを備えた液晶パネル３０を駆動するパネ
ル駆動回路２９等があり、これらはフレームメモリ２１
と不一致ラインメモリとアドレスバス３３およびデータ
バス３４で接続されている。また、フレームＦＦ２５は
データバスのみに接続されている。そして、プロセッサ
２８はフレームメモリ２１へのデータの取り込みを指示
すると共に、フレームＦＦ２５の不一致ステータスを監
視して、これが立つとフレームメモリへのデータの取り
込み、その画面が終わった時点で終了するように制御し
、不一致ラインメモリ２６をチエツクしてその不一致ラ
インに対応する液晶パネル３０のラインを初期化したの
ち、書き換えるデータをフレームメモリ２１からパネル
駆動回路２９に転送する。
を指示するプロセッサ２８、走査ドライバ３１とデータ
ドライバ３２とを備えた液晶パネル３０を駆動するパネ
ル駆動回路２９等があり、これらはフレームメモリ２１
と不一致ラインメモリとアドレスバス３３およびデータ
バス３４で接続されている。また、フレームＦＦ２５は
データバスのみに接続されている。そして、プロセッサ
２８はフレームメモリ２１へのデータの取り込みを指示
すると共に、フレームＦＦ２５の不一致ステータスを監
視して、これが立つとフレームメモリへのデータの取り
込み、その画面が終わった時点で終了するように制御し
、不一致ラインメモリ２６をチエツクしてその不一致ラ
インに対応する液晶パネル３０のラインを初期化したの
ち、書き換えるデータをフレームメモリ２１からパネル
駆動回路２９に転送する。
次に、以上のように構成された実施例の投写型液晶表示
装置の動作を第３図および第４図を用いて説明する。
装置の動作を第３図および第４図を用いて説明する。
例えば、６×４ドツトで構成された画面における現在の
表示画面が第６図（ａ）と同様に第３図（ａ）のようで
あり、次に表示される新しい画面が第６図（ｂ）と同様
に第３図（ｂ）のようであったとする。このような場合
、比較回路２３に入力される表示画面信号と新しい画面
信号、および比較回路２３から出力される不一致信号は
第４図（ａＬ （ｂ）、 （Ｃ）に示すように、第７図
（ａ）、 （ｂ）、 （ｃ）に示した同信号と同一の波
形となっている。ところが、第２図の実施例では、比較
回路２３からの最初の不一致信号がラインＦＦ２４に入
力されると、第４図（ｅ）に示すようにラインＦＦ２４
はこの最初の不一致信号でセットされ不一致フラグが立
つ、不一致フラグはライン単位で出力され、各ライン毎
にこの不一致フラグが第４図（ｆ）に示すように、不一
致ラインメモリ２６にライン情報と共に格納されるよう
になっており、この内容を図で示すと第３図（Ｃ）のよ
うになる。前述の不一致フラグはライン上の新旧データ
の比較が終了した時点でタイミング回路２７から出力さ
れる第４図（ｄ）に示すラインクリア信号によって各ラ
イン毎にクリアされ、ラインＦＦ２４は次のラインのチ
エツクに備える。
表示画面が第６図（ａ）と同様に第３図（ａ）のようで
あり、次に表示される新しい画面が第６図（ｂ）と同様
に第３図（ｂ）のようであったとする。このような場合
、比較回路２３に入力される表示画面信号と新しい画面
信号、および比較回路２３から出力される不一致信号は
第４図（ａＬ （ｂ）、 （Ｃ）に示すように、第７図
（ａ）、 （ｂ）、 （ｃ）に示した同信号と同一の波
形となっている。ところが、第２図の実施例では、比較
回路２３からの最初の不一致信号がラインＦＦ２４に入
力されると、第４図（ｅ）に示すようにラインＦＦ２４
はこの最初の不一致信号でセットされ不一致フラグが立
つ、不一致フラグはライン単位で出力され、各ライン毎
にこの不一致フラグが第４図（ｆ）に示すように、不一
致ラインメモリ２６にライン情報と共に格納されるよう
になっており、この内容を図で示すと第３図（Ｃ）のよ
うになる。前述の不一致フラグはライン上の新旧データ
の比較が終了した時点でタイミング回路２７から出力さ
れる第４図（ｄ）に示すラインクリア信号によって各ラ
イン毎にクリアされ、ラインＦＦ２４は次のラインのチ
エツクに備える。
次の画面を描く画面書換の際には、プロセッサ２８は画
面書換に必要な変更ラインを不一致ラインメモリ２６内
のデータを見ることによって検知し、不一致のあるライ
ンのみのデータをフレームメモＩＪ５１から読み出して
液晶パネル５３の画面の書き換えを行う、よって、例え
ば、６４０ Ｘ ４００画素の画面の場合、プロセッサ
２８は４００回のチエツクを行うだけで良く、これを８
ビツトのプロセッサで行った場合は約１ｔｍｓの時間で
処理が終了し、従来の部分書換方式の投写型液晶表示装
置に比べて画面書き換え時間が大きく短縮される。
面書換に必要な変更ラインを不一致ラインメモリ２６内
のデータを見ることによって検知し、不一致のあるライ
ンのみのデータをフレームメモＩＪ５１から読み出して
液晶パネル５３の画面の書き換えを行う、よって、例え
ば、６４０ Ｘ ４００画素の画面の場合、プロセッサ
２８は４００回のチエツクを行うだけで良く、これを８
ビツトのプロセッサで行った場合は約１ｔｍｓの時間で
処理が終了し、従来の部分書換方式の投写型液晶表示装
置に比べて画面書き換え時間が大きく短縮される。
以上説明したように、本発明の投写型液晶表示装置によ
れば、部分書換を行う際の変更ラインを調べる時間が短
縮され、表示データが不一致のラインの書き換えに要す
る時間を低減することが可能になる。この結果、相転移
型液晶を用いた投写型液晶表示装置における画面書換時
間の短縮を実現することができ、投写型液晶表示装置の
表示性能の向上が図れるという効果がある。
れば、部分書換を行う際の変更ラインを調べる時間が短
縮され、表示データが不一致のラインの書き換えに要す
る時間を低減することが可能になる。この結果、相転移
型液晶を用いた投写型液晶表示装置における画面書換時
間の短縮を実現することができ、投写型液晶表示装置の
表示性能の向上が図れるという効果がある。
第１図は本発明の投写型液晶表示装置の原理構成図、第
２図は本発明の投写型液晶表示装置の一実施例の構成を
示すブロック図、第３図は表示する新旧画面の表示内容
と不一致ラインメモリの格納内容を示す説明図、第４図
は第２図の装置の動作波形を示す波形図、第５図は従来
の部分書換式の投写型液晶表示装置の構成を示す概略図
、第６図は従来の投写型液晶表示装置における新旧画面
の表示内容と比較結果メモリの格納内容を示す説明図、
第７図は第５図の装置の動作波形を示す波形図である。 １・・・比較手段、２・・・不一致ライン記憶手段、３
・・・画面書換指示手段、２１・・・フレームメモリ、
２２・・・データラッチ、２３・・・比較回路、２４・
・・ラインＦＦ、２５・・・フレームＦＦ。 ２６・・・不一敗ラインメモリ、３０・・・液晶パネル
。
２図は本発明の投写型液晶表示装置の一実施例の構成を
示すブロック図、第３図は表示する新旧画面の表示内容
と不一致ラインメモリの格納内容を示す説明図、第４図
は第２図の装置の動作波形を示す波形図、第５図は従来
の部分書換式の投写型液晶表示装置の構成を示す概略図
、第６図は従来の投写型液晶表示装置における新旧画面
の表示内容と比較結果メモリの格納内容を示す説明図、
第７図は第５図の装置の動作波形を示す波形図である。 １・・・比較手段、２・・・不一致ライン記憶手段、３
・・・画面書換指示手段、２１・・・フレームメモリ、
２２・・・データラッチ、２３・・・比較回路、２４・
・・ラインＦＦ、２５・・・フレームＦＦ。 ２６・・・不一敗ラインメモリ、３０・・・液晶パネル
。
Claims (1)
- 【特許請求の範囲】 画面データを格納するフレームメモリと、このフレーム
メモリに格納された表示データに基づいて相転移型液晶
を用いた液晶パネルに画面データを書き込む制御回路と
を備えた投写型液晶表示装置において、 フレームメモリに格納されていた画面データと新たにフ
レームメモリに書き込まれる画面データとをライン毎に
比較し、ライン内のデータに不一致があった時にライン
毎に不一致信号を出力する比較手段（１）と、 不一致信号が出力されたラインを記憶する不一致ライン
記憶手段（２）と、 不一致のあったラインのみ前記制御回路に画面の書き換
えを指示する画面書換指示手段（３）と、を設けたこと
を特徴とする投写型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1037351A JPH02217893A (ja) | 1989-02-18 | 1989-02-18 | 投写型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1037351A JPH02217893A (ja) | 1989-02-18 | 1989-02-18 | 投写型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02217893A true JPH02217893A (ja) | 1990-08-30 |
Family
ID=12495140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1037351A Pending JPH02217893A (ja) | 1989-02-18 | 1989-02-18 | 投写型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02217893A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04278925A (ja) * | 1990-12-27 | 1992-10-05 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその駆動方法 |
| JPH0580721A (ja) * | 1991-09-18 | 1993-04-02 | Canon Inc | 表示制御装置 |
| US5574483A (en) * | 1992-09-03 | 1996-11-12 | Ricoh Company, Ltd. | Display control unit and display control method thereof |
| US6542141B1 (en) | 1991-10-01 | 2003-04-01 | Hitachi, Ltd. | Liquid-crystal halftone display system |
| US6614418B2 (en) | 1994-02-25 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type electro-optical device and method of driving the same |
| US6734863B1 (en) | 1999-03-31 | 2004-05-11 | Nec Corporation | Display controller for display apparatus |
| JP2011138005A (ja) * | 2009-12-28 | 2011-07-14 | Nec Lcd Technologies Ltd | 画像表示制御装置、画像表示装置、画像表示制御方法、及び画像表示制御プログラム |
| JP2012078860A (ja) * | 2002-06-13 | 2012-04-19 | E Ink Corp | 電気光学表示装置の駆動の方法 |
| WO2013111235A1 (ja) * | 2012-01-27 | 2013-08-01 | パナソニック株式会社 | 画像描画表示装置 |
| JP2014029503A (ja) * | 2012-06-29 | 2014-02-13 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法、及び表示装置 |
-
1989
- 1989-02-18 JP JP1037351A patent/JPH02217893A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04278925A (ja) * | 1990-12-27 | 1992-10-05 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその駆動方法 |
| JPH0580721A (ja) * | 1991-09-18 | 1993-04-02 | Canon Inc | 表示制御装置 |
| US6542141B1 (en) | 1991-10-01 | 2003-04-01 | Hitachi, Ltd. | Liquid-crystal halftone display system |
| US5574483A (en) * | 1992-09-03 | 1996-11-12 | Ricoh Company, Ltd. | Display control unit and display control method thereof |
| US6614418B2 (en) | 1994-02-25 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type electro-optical device and method of driving the same |
| US6734863B1 (en) | 1999-03-31 | 2004-05-11 | Nec Corporation | Display controller for display apparatus |
| JP2012078860A (ja) * | 2002-06-13 | 2012-04-19 | E Ink Corp | 電気光学表示装置の駆動の方法 |
| JP2011138005A (ja) * | 2009-12-28 | 2011-07-14 | Nec Lcd Technologies Ltd | 画像表示制御装置、画像表示装置、画像表示制御方法、及び画像表示制御プログラム |
| CN102148012A (zh) * | 2009-12-28 | 2011-08-10 | Nec液晶技术株式会社 | 图像显示控制装置、图像显示装置及其控制方法和程序 |
| US8624881B2 (en) | 2009-12-28 | 2014-01-07 | Nlt Technologies, Ltd. | Image display control device, image display device, image display control method, and image display control program |
| WO2013111235A1 (ja) * | 2012-01-27 | 2013-08-01 | パナソニック株式会社 | 画像描画表示装置 |
| US9711107B2 (en) | 2012-01-27 | 2017-07-18 | Panasonic Intellectual Property Management Co., Ltd. | Image drawing/displaying device |
| JP2014029503A (ja) * | 2012-06-29 | 2014-02-13 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法、及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070091098A1 (en) | Transparent multi-buffering in multi-GPU graphics subsystem | |
| US20070024606A1 (en) | Display memory, driver circuit, display, and portable information device | |
| US6340959B1 (en) | Display control circuit | |
| JPH0863135A (ja) | 情報処理装置 | |
| JPH02217893A (ja) | 投写型液晶表示装置 | |
| CN100378793C (zh) | 液晶显示器显示方法与系统 | |
| JPH09288477A (ja) | 画像表示制御装置 | |
| JP3338259B2 (ja) | 液晶表示装置 | |
| KR19990022041A (ko) | 듀얼-패널 액정 디스플레이를 갖는 컴퓨터 시스템 | |
| JPS59231591A (ja) | 画像表示装置 | |
| CN112714279A (zh) | 图像显示方法、装置和系统以及视频源监视器 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JP3350083B2 (ja) | 座標検出装置 | |
| JP3043077B2 (ja) | フレームバッファ制御装置 | |
| JPH1195728A (ja) | 液晶表示制御装置 | |
| JP2000356975A (ja) | 駆動回路、電気光学装置、および電子機器 | |
| JPH0950268A (ja) | 表示システム | |
| JPH0443394A (ja) | マルチウィンドウのダブルバッファ方式 | |
| JPH0470796A (ja) | 画像表示装置 | |
| JPS6122391A (ja) | 表示装置の複写制御方式 | |
| JPH03245187A (ja) | 表示装置 | |
| JPH01320880A (ja) | 液晶パネルの駆動方法 | |
| JPH064042A (ja) | 表示制御装置及び方法 | |
| JPH03132721A (ja) | マトリクス型画像表示装置の駆動方法及び駆動回路 | |
| JPH02171795A (ja) | ダブルバッファ制御装置 |