JP2013219175A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013219175A
JP2013219175A JP2012088437A JP2012088437A JP2013219175A JP 2013219175 A JP2013219175 A JP 2013219175A JP 2012088437 A JP2012088437 A JP 2012088437A JP 2012088437 A JP2012088437 A JP 2012088437A JP 2013219175 A JP2013219175 A JP 2013219175A
Authority
JP
Japan
Prior art keywords
holding tape
wafer
semiconductor device
main surface
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012088437A
Other languages
English (en)
Other versions
JP5895676B2 (ja
Inventor
Kazunari Nakada
和成 中田
Yoshiaki Terasaki
芳明 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012088437A priority Critical patent/JP5895676B2/ja
Priority to US13/739,946 priority patent/US9324581B2/en
Priority to KR1020130030099A priority patent/KR101475384B1/ko
Priority to DE102013205126.3A priority patent/DE102013205126B4/de
Priority to CN201310119065.3A priority patent/CN103358410B/zh
Publication of JP2013219175A publication Critical patent/JP2013219175A/ja
Application granted granted Critical
Publication of JP5895676B2 publication Critical patent/JP5895676B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

【課題】主面の中央部に複数の半導体装置が設けられ、主面の外周部に環状補強部が設けられたウェハを保持テープによりダイシングフレームにマウントする際に、環状補強部の段差に対して保持テープを気泡なく貼着することができる半導体装置の製造方法を得る。
【解決手段】まず、ウェハ１の主面に保持テープ８を貼着する。そして、保持テープ８を保持テープ８の融点の０．６倍以上に加熱することにより、環状補強部７の段差に沿って保持テープ８を貼着する。
【選択図】図６

Description

本発明は、主面の中央部に複数の半導体装置が設けられ、主面の外周部に環状補強部が設けられたウェハを保持テープによりダイシングフレームにマウントする方法に関し、特に環状補強部の段差に対して保持テープを気泡なく貼着することができる半導体装置の製造方法に関する。
ＬＳＩでは３次元実装等によるパッケージの高密度化が行われており、プロセス完了時のウェハ厚みが１０μｍ程度になるまで薄ウェハ化が進んでいる。
また、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）などのパワーデバイスは、産業用モータや自動車用モータなどのインバータ回路、大容量サーバの電源装置、及び無停電電源装置などの半導体スイッチとして広く使われている。パワーデバイスの製造において、オン特性などの通電性能を改善するために、半導体基板が薄く加工される。
近年では、コスト面・特性面を改善するため、ＦＺ（Floating Zone）法により作製されたウェハを５０μｍ程度まで薄型化した極薄ウェハを用いて半導体装置が製造されている。
一般に、ウェハの薄型化には、バックグラインドやポリッシュによる機械研磨、及び機械研磨で発生した加工歪みを除去するためのウエットエッチングやドライエッチングが行なわれる。その後に、裏面側にイオン注入や熱処理により拡散層が形成され、スパッタ法等により電極が形成される。
このような状況において、ウェハの裏面加工時におけるウェハ割れの発生頻度が高くなっている。そこで、ウェハ外周部を環状補強部（リブ）として厚く残したまま、ウェハ中心部のみを薄く加工する加工方法が提案されている（例えば、特許文献１参照）。このようなリブ付きウェハを用いることで、ウェハの反りが大幅に緩和され、プロセス装置でのウェハ搬送が容易になるとともに、ウェハの強度が大幅に向上してハンドリングの際にウェハの割れや欠けを軽減することができる。
チップを個片化する際には、ウェハを保持テープによりダイシングフレームにマウントした後、ブレードやレーザによるダイシングが行われる。その際に、環状補強部の段差に対して保持シートが十分に貼着されていないと、ダイシング時にチップが飛散し、飛散したチップでブレードの破損など、半導体装置の生産が困難になる。
この問題を解消するために、環状補強部の内径に合わせて精密に調整された環状凸部によりリブ付きウェハの形状に合わせて保持テープを押圧変形させることで、段差部への貼り込み性を向上させる方法が提案されている（例えば、特許文献２参照）。また、圧縮空気の導入により保持テープを押圧変形させることで、段差に対する貼り込み性を向上させる方法も提案されている（例えば、特許文献３参照）。
特開２００７−１９３７９号公報 特開２００８−４２０１６号公報 特開２０１０−１１８５８４号公報
環状凸部によりリブ内径に合わせて保持テープを押し込む方法では、研削時のリブ幅のばらつきや押し込み位置のばらつきによって、押圧時にウェハが割れるという問題や、保持テープに気泡が発生するという問題がある。
圧縮空気の導入により保持テープを押圧する方法では、保持テープの剛性によっては圧縮空気で十分な押圧を得ることができず、保持テープに気泡が発生するという問題がある。
本発明は、上述のような課題を解決するためになされたもので、その目的は環状補強部の段差に対して保持テープを気泡なく貼着することができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、主面の中央部に複数の半導体装置が設けられ、前記主面の外周部に環状補強部が設けられたウェハを保持テープによりダイシングフレームにマウントする方法であって、前記ウェハの前記主面に前記保持テープを貼着する工程と、前記保持テープを前記保持テープの融点の０．６倍以上に加熱することにより、前記環状補強部の段差に沿って前記保持テープを貼着する工程とを備えることを特徴とする。
本発明により、環状補強部の段差に対して保持テープを気泡なく貼着することができる。
本発明の実施の形態１に係るマウント装置を示す上面図である。 本発明の実施の形態１に係る半導体装置の製造方法のフローチャートである。 本発明の実施の形態１に係るウェハマウント処理部を示す断面図である。 本発明の実施の形態１に係るウェハマウント処理部を示す断面図である。 本発明の実施の形態１に係るウェハマウント処理部を示す断面図である。 本発明の実施の形態１に係るウェハマウント処理部を示す断面図である。 本発明の実施の形態１における保持テープの密着不良領域の幅と加熱温度の関係を示す図である。 図７の加熱温度を保持テープの融点で規格化した図である。 本発明の実施の形態２に係るウェハマウント処理部を示す断面図である。 本発明の実施の形態３に係るウェハマウント処理部を示す断面図である。
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係るマウント装置を示す上面図である。リブ付きのウェハ１が、アライメント部２でウェハアライメント等の位置調整された後に、ウェハマウント処理部３に搬送アーム４により搬送される。保持テープ付きダイシングフレーム５が、アライメント部２で位置調整された後に、ウェハマウント処理部３に搬送アーム４により搬送される。ウェハマウント処理部３でウェハ１と保持テープ付きダイシングフレーム５が貼り合わされ、搬送アーム４によりウェハ収納部６に収納される。
図２は、本発明の実施の形態１に係る半導体装置の製造方法のフローチャートである。図３から図６は、本発明の実施の形態１に係るウェハマウント処理部を示す断面図である。これらの図を参照して本発明の実施の形態１に係る半導体装置の製造方法を説明する。
ウェハ１の主面の中央部にＭＯＳＦＥＴやＩＧＢＴなどの複数の半導体装置が設けられ、主面の外周部に環状補強部７が設けられ、ウェハ１の裏面に拡散層や電極が設けられている。本実施の形態の方法は、このようなリブ付きのウェハ１を保持テープ８によりダイシングフレーム９にマウントする方法である。
まず、図３に示すように、ウェハ１を搬送アーム４によりステージ１０上にセットする（ステップＳ１）。そして、保持テープ８が貼着されたダイシングフレーム９を搬送アーム４によりウェハ１上にセットする（ステップＳ２）。
次に、図４に示すように、上部チャンバ１１が上方から下部チャンバ１２の方向に下降し、上部チャンバ１１のＯリング１３と下部チャンバ１２のＯリング１４で保持テープ８を挟む。上部チャンバ１１と保持テープ８で上室が構成され、下部チャンバ１２と保持テープ８で下室が構成される。次に、真空ポンプ１５，１６を用いてそれぞれ上室と下室を１０００Ｐａ以下に真空引きする（ステップＳ３）。
次に、図５に示すように、真空ポンプ１５を停止し、窒素ガス１７で上部チャンバ１１をベントして、下部チャンバの１０００Ｐａ以下の真空と上部チャンバの大気の差圧によりウェハ１の主面に保持テープ８を貼着する（ステップＳ４）。その後に下室をパージする（ステップＳ５）。次に、図６に示すように、保持テープ８をランプ加熱により保持テープ８の融点の０．６倍以上に加熱することで、環状補強部７の段差に沿って保持テープ８を貼着する（ステップＳ６）。なお、図２のフローチャートに示すように、ステップＳ４〜Ｓ６の保持テープ８の加熱やベントの順番を変えた３通りの方法がある。
次に、ウェハ１を搬送アーム４により取り出して、ウェハ収納部６に収納する（ステップＳ７）。さらに、ブレードやレーザを用いたダイシング加工によって、環状補強部７を除去し、その後に個々の半導体装置に分割する。
ここで、図７は、本発明の実施の形態１における保持テープの密着不良領域の幅と加熱温度の関係を示す図である。横軸は、加熱用ランプ１８によって加熱されたウェハの実測温度である。縦軸は、当該温度で１分間の処理を行った後の密着不良領域の幅ｗ（図５を参照）である。このデータから、加熱温度を６０℃以上にすることで、密着不良領域幅を大幅に低減することができることが分かる。
図８は、図７の加熱温度を保持テープの融点で規格化した図である。加熱温度をポリプロピレン系保持テープの融点である１３０℃で規格化している。このデータから、加熱温度を保持テープ８の融点の０．６倍以上にすることで、密着不良領域幅を大幅に低減することができることが分かる。なお、ステップＳ４〜Ｓ６の順番を変えた３通りの方法があるが、今回の評価では何れの方法でも密着不良領域の幅に差異は見られなかった。
本実施の形態では、保持テープ８を保持テープ８の融点の０．６倍以上に加熱することで、保持テープ８が柔軟になるため、環状補強部７の段差に対して保持テープ８を気泡なく貼着することができる。
また、本実施の形態では、保持テープ８をランプ加熱により加熱する。ランプ加熱であれば真空中で加熱することができるという利点がある。
また、本実施の形態では、１０００Ｐａ以下の真空と大気の差圧によりウェハ１の主面に保持テープ８を貼着する。この差圧により保持テープ８とウェハ１が密着するため、保持テープ８の貼着が容易となる。
実施の形態２．
図９は、本発明の実施の形態２に係るウェハマウント処理部を示す断面図である。これらの図を参照して本発明の実施の形態２に係る半導体装置の製造方法を説明する。
まず、実施の形態１と同様にステップＳ３までを実行する。次に、真空ポンプ１５を停止し、窒素ガス加熱用ヒータ１９により高温に加熱した窒素ガス１７で上部チャンバ１１をベントして、下部チャンバと上部チャンバの差圧によりウェハ１の主面に保持テープ８を貼着する。その際に、加熱した窒素ガス１７により保持テープ８が熱変形することで、環状補強部７の段差に沿って保持テープ８を貼着する。その後に下室をパージする。
このように窒素ガス加熱用ヒータ１９により高温に加熱した窒素ガスを用いて保持テープ８を加熱しても、実施の形態１と同様の効果を得ることができる。
実施の形態３．
図１０は、本発明の実施の形態３に係るウェハマウント処理部を示す断面図である。これらの図を参照して本発明の実施の形態３に係る半導体装置の製造方法を説明する。
まず、実施の形態１と同様にステップＳ５までを実行する。次に、ステージ加熱用ヒータ２０を用いてウェハ１を介して保持テープ８を加熱して、環状補強部７の段差に沿って保持テープ８を貼着する。その後に下室をパージする。
このようにウェハステージ加熱用ヒータ２０を用いて保持テープ８を加熱しても、実施の形態１と同様の効果を得ることができる。
１ ウェハ
７ 環状補強部
８ 保持テープ
９ ダイシングフレーム

Claims (3)

  1. 主面の中央部に複数の半導体装置が設けられ、前記主面の外周部に環状補強部が設けられたウェハを保持テープによりダイシングフレームにマウントする方法であって、
    前記ウェハの前記主面に前記保持テープを貼着する工程と、
    前記保持テープを前記保持テープの融点の０．６倍以上に加熱することにより、前記環状補強部の段差に沿って前記保持テープを貼着する工程とを備えることを特徴とする半導体装置の製造方法。
  2. 前記保持テープをランプ加熱により加熱することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. １０００Ｐａ以下の真空と大気の差圧により前記ウェハの前記主面に前記保持テープを貼着することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
JP2012088437A 2012-04-09 2012-04-09 半導体装置の製造方法 Active JP5895676B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012088437A JP5895676B2 (ja) 2012-04-09 2012-04-09 半導体装置の製造方法
US13/739,946 US9324581B2 (en) 2012-04-09 2013-01-11 Method for manufacturing semiconductor device
KR1020130030099A KR101475384B1 (ko) 2012-04-09 2013-03-21 반도체장치의 제조방법
DE102013205126.3A DE102013205126B4 (de) 2012-04-09 2013-03-22 Verfahren zur Herstellung einer Halbleitervorrichtung
CN201310119065.3A CN103358410B (zh) 2012-04-09 2013-04-08 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012088437A JP5895676B2 (ja) 2012-04-09 2012-04-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013219175A true JP2013219175A (ja) 2013-10-24
JP5895676B2 JP5895676B2 (ja) 2016-03-30

Family

ID=49210070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012088437A Active JP5895676B2 (ja) 2012-04-09 2012-04-09 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9324581B2 (ja)
JP (1) JP5895676B2 (ja)
KR (1) KR101475384B1 (ja)
CN (1) CN103358410B (ja)
DE (1) DE102013205126B4 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062244A (ja) * 2019-01-29 2019-04-18 日東電工株式会社 半導体ウエハのマウント方法および半導体ウエハのマウント装置
JP2019212787A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212785A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212790A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212788A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212786A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212789A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019220550A (ja) * 2018-06-19 2019-12-26 株式会社ディスコ ウエーハの加工方法
JP2020009873A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009871A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020024968A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024966A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024967A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020031183A (ja) * 2018-08-24 2020-02-27 株式会社ディスコ ウエーハの保護方法、保護部材、及び保護部材生成方法
JP2020035803A (ja) * 2018-08-28 2020-03-05 株式会社ディスコ ウエーハの保護方法
JP2020064964A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064963A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064990A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064962A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064991A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064989A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2021064627A (ja) * 2019-10-10 2021-04-22 株式会社ディスコ ウェーハの加工方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
US9583363B2 (en) * 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial distension
JP2019192683A (ja) * 2018-04-19 2019-10-31 株式会社ディスコ 搬送機構
CN110335825A (zh) * 2019-05-29 2019-10-15 宁波芯健半导体有限公司 一种晶圆级芯片封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022784A (ja) * 2002-06-17 2004-01-22 Nitto Denko Corp ウエハ加工用粘着シート
JP2007258437A (ja) * 2006-03-23 2007-10-04 Nippon Steel Chem Co Ltd ダイボンドダイシング積層フィルム
JP2008042016A (ja) * 2006-08-08 2008-02-21 Nitto Denko Corp 半導体ウエハの保持方法および半導体ウエハ保持構造体
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2010118584A (ja) * 2008-11-14 2010-05-27 Takatori Corp ウエハのマウント装置
JP2010272881A (ja) * 2003-08-08 2010-12-02 Tsubaki Seiko:Kk テープ接着装置およびテープ接着方法
JP2012049318A (ja) * 2010-08-26 2012-03-08 Lintec Corp シート貼付装置および貼付方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2712521C2 (de) * 1977-03-22 1987-03-05 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zum Aufkitten von Scheiben
JPH0254564A (ja) 1988-08-18 1990-02-23 Nec Corp 半導体ウェハースの粘着テープ貼付け装置
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
JP3755090B2 (ja) 1995-06-14 2006-03-15 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
JP4780828B2 (ja) * 2000-11-22 2011-09-28 三井化学株式会社 ウエハ加工用粘着テープ及びその製造方法並びに使用方法
WO2004001819A1 (ja) * 2002-06-25 2003-12-31 Sanken Electric Co., Ltd. 半導体素子の製造方法およびリング状補強部材
JP4738758B2 (ja) 2003-08-08 2011-08-03 有限会社都波岐精工 テープ接着装置およびテープ接着方法
JP4665429B2 (ja) 2004-04-26 2011-04-06 富士電機システムズ株式会社 半導体素子の製造方法
WO2005117098A1 (ja) 2004-05-25 2005-12-08 Tsubaki Seiko Inc. テープ接着装置、テープ接着方法、および電子部品製造方法
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4637692B2 (ja) 2005-09-07 2011-02-23 株式会社ディスコ 粘着フィルム貼着装置
JP4796430B2 (ja) * 2006-04-19 2011-10-19 株式会社ディスコ 保護テープ貼着方法
JP4632313B2 (ja) * 2006-05-18 2011-02-16 リンテック株式会社 貼替装置および貼替方法
JP2008085148A (ja) 2006-09-28 2008-04-10 Tokyo Seimitsu Co Ltd 接着剤フィルムの接着力発現方法および接着力発現装置
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
JP2010016147A (ja) * 2008-07-03 2010-01-21 Disco Abrasive Syst Ltd 粘着テープの貼着方法
KR20100117859A (ko) 2009-04-27 2010-11-04 주식회사 휘닉스 디지탈테크 웨이퍼 마운팅 장치 및 방법소스
JP5660821B2 (ja) * 2010-08-06 2015-01-28 リンテック株式会社 シート貼付装置及び貼付方法
JP5542583B2 (ja) 2010-08-26 2014-07-09 リンテック株式会社 シート貼付装置および貼付方法
JP5689269B2 (ja) * 2010-09-16 2015-03-25 日東電工株式会社 粘着テープ
JP2012088437A (ja) 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 光ファイバ接続器
US8785296B2 (en) * 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing
JP5981154B2 (ja) * 2012-02-02 2016-08-31 三菱電機株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022784A (ja) * 2002-06-17 2004-01-22 Nitto Denko Corp ウエハ加工用粘着シート
JP2010272881A (ja) * 2003-08-08 2010-12-02 Tsubaki Seiko:Kk テープ接着装置およびテープ接着方法
JP2007258437A (ja) * 2006-03-23 2007-10-04 Nippon Steel Chem Co Ltd ダイボンドダイシング積層フィルム
JP2008042016A (ja) * 2006-08-08 2008-02-21 Nitto Denko Corp 半導体ウエハの保持方法および半導体ウエハ保持構造体
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2010118584A (ja) * 2008-11-14 2010-05-27 Takatori Corp ウエハのマウント装置
JP2012049318A (ja) * 2010-08-26 2012-03-08 Lintec Corp シート貼付装置および貼付方法

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7039136B2 (ja) 2018-06-06 2022-03-22 株式会社ディスコ ウェーハの加工方法
JP2019212787A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212785A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212790A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212788A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212786A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212789A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7039135B2 (ja) 2018-06-06 2022-03-22 株式会社ディスコ ウェーハの加工方法
JP2019220550A (ja) * 2018-06-19 2019-12-26 株式会社ディスコ ウエーハの加工方法
JP2020009873A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009871A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020024968A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024966A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024967A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP7191458B2 (ja) 2018-08-06 2022-12-19 株式会社ディスコ ウェーハの加工方法
JP2020031183A (ja) * 2018-08-24 2020-02-27 株式会社ディスコ ウエーハの保護方法、保護部材、及び保護部材生成方法
JP7173792B2 (ja) 2018-08-28 2022-11-16 株式会社ディスコ ウエーハの保護方法
JP2020035803A (ja) * 2018-08-28 2020-03-05 株式会社ディスコ ウエーハの保護方法
JP2020064964A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP7175568B2 (ja) 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP2020064989A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP7204296B2 (ja) 2018-10-17 2023-01-16 株式会社ディスコ ウェーハの加工方法
JP2020064963A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064990A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP7204295B2 (ja) 2018-10-17 2023-01-16 株式会社ディスコ ウェーハの加工方法
JP2020064991A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP7175569B2 (ja) 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7175570B2 (ja) 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP2020064962A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP7204294B2 (ja) 2018-10-17 2023-01-16 株式会社ディスコ ウェーハの加工方法
JP2019062244A (ja) * 2019-01-29 2019-04-18 日東電工株式会社 半導体ウエハのマウント方法および半導体ウエハのマウント装置
JP2021064627A (ja) * 2019-10-10 2021-04-22 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
CN103358410A (zh) 2013-10-23
US20130267065A1 (en) 2013-10-10
KR101475384B1 (ko) 2014-12-22
JP5895676B2 (ja) 2016-03-30
DE102013205126B4 (de) 2023-08-03
DE102013205126A1 (de) 2013-10-10
KR20130114610A (ko) 2013-10-18
US9324581B2 (en) 2016-04-26
CN103358410B (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
JP5895676B2 (ja) 半導体装置の製造方法
TWI609418B (zh) 半導體元件之製造方法以及晶圓安裝裝置
JP5599342B2 (ja) 半導体装置の製造方法
JP5181728B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5981154B2 (ja) 半導体装置の製造方法
TW202007742A (zh) 晶圓加工方法
JP5897045B2 (ja) 太陽電池モジュールの製造方法、及びラミネータ装置
US9870938B2 (en) Semiconductor element producing method by flattening protective tape
CN106992122B (zh) 半导体装置的制造方法
US9543189B2 (en) Laminated wafer processing method
US20200227263A1 (en) Device Substrate With High Thermal Conductivity And Method Of Manufacturing The Same
JP2009212439A (ja) 半導体装置の製造方法および半導体製造装置
CN104658880A (zh) 晶圆处理方法
JP6677530B2 (ja) ガラス成形型および曲面ガラスの製造方法
JP4926630B2 (ja) 固体撮像装置の製造方法および製造装置、並びに貼付装置
JP6256227B2 (ja) 半導体装置の製造方法
JP2018090472A (ja) 電子デバイスの製造方法
JP2015233051A (ja) ウェーハの分割方法
KR101354781B1 (ko) 반도체 디바이스의 제조 방법
JP2016127094A (ja) 半導体装置の製造方法
JP2019204893A (ja) 半導体装置の製造方法
TWI434333B (zh) 製造複合晶圓結構之方法
JP2017214275A (ja) 電子デバイスの製造方法及び電子デバイス製造用ガラス積層体
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ
TWM501638U (zh) 表面均溫之晶圓製造設備

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R150 Certificate of patent or registration of utility model

Ref document number: 5895676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250