KR20130114610A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20130114610A
KR20130114610A KR1020130030099A KR20130030099A KR20130114610A KR 20130114610 A KR20130114610 A KR 20130114610A KR 1020130030099 A KR1020130030099 A KR 1020130030099A KR 20130030099 A KR20130030099 A KR 20130030099A KR 20130114610 A KR20130114610 A KR 20130114610A
Authority
KR
South Korea
Prior art keywords
wafer
holding tape
tape
semiconductor device
main surface
Prior art date
Application number
KR1020130030099A
Other languages
English (en)
Other versions
KR101475384B1 (ko
Inventor
카즈나리 나카타
요시아키 테라사키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20130114610A publication Critical patent/KR20130114610A/ko
Application granted granted Critical
Publication of KR101475384B1 publication Critical patent/KR101475384B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

주면의 중앙부에 복수의 반도체장치가 설치되고, 주면의 외주부에 환형 보강부가 설치된 웨이퍼를 유지 테이프에 의해 다이싱 프레임에 마운트할 때에, 환형 보강부의 단차에 대해 유지 테이프를 기포가 없게 점착할 수 있는 반도체장치의 제조방법을 얻는다. 우선, 웨이퍼(1)의 주면에 유지 테이프(8)를 점착한다. 그리고, 유지 테이프(8)를 유지 테이프(8)의 융점의 0.6배 이상으로 가열함으로써, 환형 보강부(7)의 단차를 따라 유지 테이프(8)를 점착한다.

Description

반도체장치의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 주면의 중앙부에 복수의 반도체장치가 설치되고, 주면의 외주부에 환형 보강부가 설치된 웨이퍼를 유지 테이프에 의해 다이싱 프레임에 마운트하는 방법에 관한 것으로서, 특히 환형 보강부의 단차에 대해 유지 테이프를 기포가 없게 점착할 수 있는 반도체장치의 제조방법에 관한 것이다.
LSI에서는 3차원 실장 등에 의한 패키지의 고밀도화가 행해지고 있고, 프로세스 완료시의 웨이퍼 두께가 10㎛ 정도가 될 때까지 박막 웨이퍼화가 진행되고 있다.
또한, IGBT(절연 게이트형 바이폴라 트랜지스터)나 MOSFET(MOS형 전계효과 트랜지스터) 등의 파워 디바이스는, 산업용 모터나 자동차용 모터 등의 인버터 회로, 대용량 서버의 전원장치, 및 무정전 전원 장치 등의 반도체 스위치로서 널리 사용되고 있다. 파워 디바이스의 제조에 있어서, 온 특성 등의 통전 성능을 개선하기 위해, 반도체 기판이 얇게 가공된다.
최근에는, 코스트면·특성면을 개선하기 위해, FZ(Floating Zone)법에 의해 제작된 웨이퍼를 50㎛ 정도까지 초박형화한 극박(ultrathin) 웨이퍼를 사용해서 반도체장치가 제조되고 있다.
일반적으로, 웨이퍼의 초박형화에는, 백그라인드나 폴리시에 의한 기계연마, 및 기계연마에서 발생한 가공 변형을 제거하기 위한 웨트에칭이나 드라이에칭이 행해진다. 그 후에, 이면측에 이온주입이나 열처리에 의해 확산층이 형성되고, 스퍼터링법 등에 의해 전극이 형성된다.
이와 같은 상황에 있어서, 웨이퍼의 이면 가공시에 있어서의 웨이퍼 깨짐의 발생 빈도가 높아지고 있다. 따라서, 웨이퍼 외주부를 환형 보강부(리브)로서 두껍게 남긴 채, 웨이퍼 중심부만을 얇게 가공하는 가공방법이 제안되어 있다(예를 들면, 특허문헌 1 참조). 이와 같은 리브를 갖는 웨이퍼를 사용함으로써, 웨이퍼의 휘어짐이 대폭적으로 완화되어, 프로세스 장치에서의 웨이퍼 반송이 용이해지는 동시에, 웨이퍼의 강도가 대폭적으로 향상되어 핸들링시에 웨이퍼의 깨짐이나 이빠짐을 경감할 수 있다.
칩을 개편화할 때에는, 웨이퍼를 유지 테이프에 의해 다이싱 프레임에 마운트한 후, 블레이드나 레이저에 의한 다이싱이 행해진다. 그 때, 환형 보강부의 단차에 대해 유지 시이트가 충분히 점착되어 있지 않으면, 다이싱시에 칩이 비산하고, 비산한 칩으로 인해 블레이드의 파손 등, 반도체장치의 생산이 곤란해진다.
이 문제를 해소하기 위해, 환형 보강부의 내경에 맞춰서 정밀하게 조정된 환형 볼록부에 의해, 리브를 갖는 웨이퍼의 형상에 맞춰서 유지 테이프를 가압 변형시킴으로써, 단차부에의 점착성을 향상시키는 방법이 제안되어 있다(예를 들면, 특허문헌 2 참조). 또한, 압축공기의 도입에 의해 유지 테이프를 가압 변형시킴으로써, 단차에 대한 점착성을 향상시키는 방법도 제안되어 있다(예를 들면, 특허문헌 3 참조).
일본국 특개 2007-19379호 공보 일본국 특개 2008-42016호 공보 일본국 특개 2010-118584호 공보
환형 볼록부에 의해 리브 내경에 맞춰서 유지 테이프를 밀어넣는 방법에서는, 연삭시의 리브 폭의 격차나 밀어넣는 위치의 격차에 의해, 가압시에 웨이퍼가 깨진다고 하는 문제나, 유지 테이프에 기포가 발생한다고 하는 문제가 있다.
압축공기의 도입에 의해 유지 테이프를 가압하는 방법에서는, 유지 테이프의 강성에 따라서는 압축공기로 충분한 가압을 얻을 수 없고, 유지 테이프에 기포가 발생한다고 하는 문제가 있다.
본 발명은, 전술한 것과 같은 과제를 해결하기 위해 이루어진 것으로서, 그 목적은 환형 보강부의 단차에 대해 유지 테이프를 기포가 없게 점착할 수 있는 반도체장치의 제조방법을 얻는 것이다.
본 발명에 따른 반도체장치의 제조방법은, 주면의 중앙부에 복수의 반도체장치가 설치되고, 상기 주면의 외주부에 환형 보강부가 설치된 웨이퍼를 유지 테이프에 의해 다이싱 프레임에 마운트하는 방법으로서, 상기 웨이퍼의 상기 주면에 상기 유지 테이프를 점착하는 공정과, 상기 유지 테이프를 상기 유지 테이프의 융점의 0.6배 이상으로 가열함으로써, 상기 환형 보강부의 단차를 따라 상기 유지 테이프를 점착하는 공정을 구비한 것을 특징으로 한다.
본 발명에 의해, 환형 보강부의 단차에 대해 유지 테이프를 기포가 없게 점착할 수 있다.
도 1은 본 발명의 실시형태 1에 관한 마운트 장치를 나타낸 평면도다.
도 2는 본 발명의 실시형태 1에 관한 반도체장치의 제조방법의 흐름도다.
도 3은 본 발명의 실시형태 1에 관한 웨이퍼 마운트 처리부를 나타낸 단면도다.
도 4는 본 발명의 실시형태 1에 관한 웨이퍼 마운트 처리부를 나타낸 단면도다.
도 5는 본 발명의 실시형태 1에 관한 웨이퍼 마운트 처리부를 나타낸 단면
도다.
도 6은 본 발명의 실시형태 1에 관한 웨이퍼 마운트 처리부를 나타낸 단면도다.
도 7은 본 발명의 실시형태 1에 있어서의 유지 테이프의 밀착 불량 영역의 폭과 가열 온도의 관계를 도시한 도면이다.
도 8은 도 7의 가열 온도를 유지 테이프의 융점으로 규격화한 도면이다.
도 9는 본 발명의 실시형태 2에 관한 웨이퍼 마운트 처리부를 나타낸 단면도다.
도 10은 본 발명의 실시형태 3에 관한 웨이퍼 마운트 처리부를 나타낸 단면도다.
본 발명의 실시형태에 관한 반도체장치의 제조방법에 대해 도면을 참조해서 설명한다. 동일 또는 대응하는 구성요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.
실시형태 1.
도 1은, 본 발명의 실시형태 1에 관한 마운트 장치를 나타낸 평면도다. 리브를 갖는 웨이퍼(1)가, 얼라인먼트부(2)로 웨이퍼 얼라인먼트 등의 위치조정된 후에, 웨이퍼 마운트 처리부(3)에 반송 암(4)에 의해 반송된다. 유지 테이프를 갖는 다이싱 프레임(5)이, 얼라인먼트부(2)로 위치조정된 후에, 웨이퍼 마운트 처리부(3)에 반송 암(4)에 의해 반송된다. 웨이퍼 마운트 처리부(3)에서 웨이퍼(1)와 유지 테이프를 갖는 다이싱 프레임(5)이 부착되고, 반송 암(4)에 의해 웨이퍼 수납부(6)에 수납된다.
도 2는, 본 발명의 실시형태 1에 관한 반도체장치의 제조방법의 흐름도다. 도 3 내지 도 6은, 본 발명의 실시형태 1에 관한 웨이퍼 마운트 처리부를 나타낸 단면도다. 이들 도면을 참조해서 본 발명의 실시형태 1에 관한 반도체장치의 제조방법을 설명한다.
웨이퍼(1)의 주면의 중앙부에 MOSFET이나 IGBT 등의 복수의 반도체장치가 설치되고, 주면의 외주부에 환형 보강부(7)가 설치되고, 웨이퍼(1)의 이면에 확산층과 전극이 설치되어 있다. 본 실시형태의 방법은, 이와 같은 리브를 갖는 웨이퍼(1)를 유지 테이프(8)에 의해 다이싱 프레임(9)에 마운트하는 방법이다.
우선, 도 3에 나타낸 것과 같이, 웨이퍼(1)를 반송 암(4)에 의해 스테이지(10) 위에 세트한다(스텝 S1). 그리고, 유지 테이프(8)가 점착된 다이싱 프레임(9)을 반송 암(4)에 의해 웨이퍼(1) 위에 세트한다(스텝 S2).
다음에, 도 4에 나타낸 것과 같이, 상부 챔버(11)가 윗쪽에서 하부 챔버(12)의 방향으로 하강하고, 상부 챔버(11)의 O링(13)과 하부 챔버(12)의 O링(14)으로 유지 테이프(8)를 끼운다. 상부 챔버(11)와 유지 테이프(8)로 상부실이 구성되고, 하부 챔버(12)와 유지 테이프(8)로 하부실이 구성된다. 다음에, 진공펌프 15, 16을 사용해서 각각 상부실과 하부실을 1000Pa 이하로 진공처리한다(스텝 S3).
다음에, 도 5에 나타낸 것과 같이, 진공펌프 15를 정지하고, 질소 가스(17)로 상부 챔버(11)를 벤트하여, 하부 챔버의 1000Pa 이하의 진공과 상부 챔버의 대기의 차이 압력에 의해 웨이퍼(1)의 주면에 유지 테이프(8)를 점착한다(스텝 S4). 그후에 하부실을 퍼지한다(스텝 S5). 다음에, 도 6에 나타낸 것과 같이, 유지 테이프(8)를 램프 가열에 의해 유지 테이프(8)의 융점의 0.6배 이상으로 가열함으로써, 환형 보강부(7)의 단차를 따라 유지 테이프(8)를 점착한다(스텝 S6). 이때, 도 2의 흐름도에서 나타낸 것과 같이, 스텝 S4∼S6의 유지 테이프(8)의 가열이나 벤트의 순서를 변화시킨 3가지의 방법이 있다.
다음에, 웨이퍼(1)를 반송 암(4)에 의해 꺼내, 웨이퍼 수납부(6)에 수납한다(스텝 S7). 더구나, 블레이드나 레이저를 사용한 다이싱 가공에 의해, 환형 보강부(7)를 제거하고, 그 후에 개별적인 반도체장치로 분할한다.
여기에서, 도 7은, 본 발명의 실시형태 1에 있어서의 유지 테이프의 밀착 불량 영역의 폭과 가열 온도의 관계를 도시한 도면이다. 횡축은, 가열용 램프(18)에 의해 가열된 웨이퍼의 실측 온도이다. 종축은, 해당 온도에서 1분간의 처리를 행한 후의 밀착 불량 영역의 폭 w(도 5를 참조)이다. 이 데이터로부터, 가열 온도를 60℃ 이상으로 함으로써, 밀착 불량 영역 폭을 대폭적으로 저감할 수 있다는 것을 알 수 있다.
도 8은, 도 7의 가열 온도를 유지 테이프의 융점으로 규격화한 도면이다. 가열 온도를 폴리프로필렌계 유지 테이프의 융점인 130℃로 규격화하고 있다. 이 데이터로부터, 가열 온도를 유지 테이프(8)의 융점의 0.6배 이상으로 함으로써, 밀착 불량 영역 폭을 대폭적으로 저감할 수 있다는 것을 알 수 있다. 이때, 스텝 S4∼S6의 순서를 변화시킨 3가지의 방법이 있지만, 이번의 평가에서는 어떤 방법에서도 밀착 불량 영역의 폭에 차이는 보이지 않았다.
본 실시형태에서는, 유지 테이프(8)를 유지 테이프(8)의 융점의 0.6배 이상으로 가열함으로써, 유지 테이프(8)가 유연해지기 때문에, 환형 보강부(7)의 단차에 대해 유지 테이프(8)를 기포가 없게 점착할 수 있다.
또한, 본 실시형태에서는, 유지 테이프(8)를 램프 가열에 의해 가열한다. 램프 가열이면 진공중에서 가열할 수 있다고 하는 이점이 있다.
또한, 본 실시형태에서는, 1000Pa 이하의 진공과 대기의 차이 압력에 의해 웨이퍼(1)의 주면에 유지 테이프(8)를 점착한다. 이 차이 압력에 의해 유지 테이프(8)와 웨이퍼(1)가 밀착하기 때문에, 유지 테이프(8)의 점착이 용이해진다.
실시형태 2.
도 9는, 본 발명의 실시형태 2에 관한 웨이퍼 마운트 처리부를 나타낸 단면도다. 이들 도면을 참조해서 본 발명의 실시형태 2에 관한 반도체장치의 제조방법을 설명한다.
우선, 실시형태 1과 마찬가지로 스텝 S3까지를 실행한다. 다음에, 진공펌프 15를 정지하고, 질소 가스 가열용 히터(19)에 의해 고온으로 가열한 질소 가스(17)로 상부 챔버(11)를 벤트하여, 하부 챔버와 상부 챔버의 차이 압력에 의해 웨이퍼(1)의 주면에 유지 테이프(8)를 점착한다. 그 때에, 가열한 질소 가스(17)에 의해 유지 테이프(8)가 열변형함으로써, 환형 보강부(7)의 단차를 따라 유지 테이프(8)를 점착한다. 그 후에 하부실을 퍼지한다.
이와 같이 질소 가스 가열용 히터(19)에 의해 고온으로 가열한 질소 가스를 사용해서 유지 테이프(8)를 가열해도, 실시형태 1과 동일한 효과를 얻을 수 있다.
실시형태 3.
도 10은, 본 발명의 실시형태 3에 관한 웨이퍼 마운트 처리부를 나타낸 단면도다. 이들 도면을 참조해서 본 발명의 실시형태 3에 관한 반도체장치의 제조방법을 설명한다.
우선, 실시형태 1과 마찬가지로 스텝 S5까지를 실행한다. 다음에, 스테이지 가열용 히터(20)를 사용해서 웨이퍼(1)를 개재하여 유지 테이프(8)를 가열하여, 환형 보강부(7)의 단차를 따라 유지 테이프(8)를 점착한다. 그 후에 하부실을 퍼지한다.
이와 같이 웨이퍼 스테이지 가열용 히터(20)를 사용해서 유지 테이프(8)를 가열해도, 실시형태 1과 동일한 효과를 얻을 수 있다.
1 웨이퍼
7 환형 보강부
8 유지 테이프
9 다이싱 프레임

Claims (3)

  1. 주면의 중앙부에 복수의 반도체장치가 설치되고, 상기 주면의 외주부에 환형 보강부가 설치된 웨이퍼를 유지 테이프에 의해 다이싱 프레임에 마운트하는 방법으로서,
    상기 웨이퍼의 상기 주면에 상기 유지 테이프를 점착하는 공정과,
    상기 유지 테이프를 상기 유지 테이프의 융점의 0.6배 이상으로 가열함으로써, 상기 환형 보강부의 단차를 따라 상기 유지 테이프를 점착하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    상기 유지 테이프를 램프 가열에 의해 가열하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    1000Pa 이하의 진공과 대기의 차이 압력에 의해 상기 웨이퍼의 상기 주면에 상기 유지 테이프를 점착하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020130030099A 2012-04-09 2013-03-21 반도체장치의 제조방법 KR101475384B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-088437 2012-04-09
JP2012088437A JP5895676B2 (ja) 2012-04-09 2012-04-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20130114610A true KR20130114610A (ko) 2013-10-18
KR101475384B1 KR101475384B1 (ko) 2014-12-22

Family

ID=49210070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130030099A KR101475384B1 (ko) 2012-04-09 2013-03-21 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US9324581B2 (ko)
JP (1) JP5895676B2 (ko)
KR (1) KR101475384B1 (ko)
CN (1) CN103358410B (ko)
DE (1) DE102013205126B4 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
US9583363B2 (en) * 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial distension
JP2019192683A (ja) * 2018-04-19 2019-10-31 株式会社ディスコ 搬送機構
JP2019212786A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212787A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7039136B2 (ja) * 2018-06-06 2022-03-22 株式会社ディスコ ウェーハの加工方法
JP7039135B2 (ja) * 2018-06-06 2022-03-22 株式会社ディスコ ウェーハの加工方法
JP2019212788A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212785A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019220550A (ja) * 2018-06-19 2019-12-26 株式会社ディスコ ウエーハの加工方法
JP2020009871A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009873A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP7191458B2 (ja) * 2018-08-06 2022-12-19 株式会社ディスコ ウェーハの加工方法
JP2020024968A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024967A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020031183A (ja) * 2018-08-24 2020-02-27 株式会社ディスコ ウエーハの保護方法、保護部材、及び保護部材生成方法
JP7173792B2 (ja) * 2018-08-28 2022-11-16 株式会社ディスコ ウエーハの保護方法
JP7175570B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7175568B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7204295B2 (ja) * 2018-10-17 2023-01-16 株式会社ディスコ ウェーハの加工方法
JP7204294B2 (ja) * 2018-10-17 2023-01-16 株式会社ディスコ ウェーハの加工方法
JP7204296B2 (ja) * 2018-10-17 2023-01-16 株式会社ディスコ ウェーハの加工方法
JP7175569B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP6653032B2 (ja) * 2019-01-29 2020-02-26 日東電工株式会社 半導体ウエハのマウント方法および半導体ウエハのマウント装置
CN110335825A (zh) * 2019-05-29 2019-10-15 宁波芯健半导体有限公司 一种晶圆级芯片封装方法
JP2021064627A (ja) * 2019-10-10 2021-04-22 株式会社ディスコ ウェーハの加工方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2712521A1 (de) * 1977-03-22 1978-09-28 Wacker Chemitronic Verfahren zum aufkitten von scheiben
JPH0254564A (ja) 1988-08-18 1990-02-23 Nec Corp 半導体ウェハースの粘着テープ貼付け装置
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
JP3755090B2 (ja) 1995-06-14 2006-03-15 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
JP4780828B2 (ja) * 2000-11-22 2011-09-28 三井化学株式会社 ウエハ加工用粘着テープ及びその製造方法並びに使用方法
JP2004022784A (ja) * 2002-06-17 2004-01-22 Nitto Denko Corp ウエハ加工用粘着シート
JP4239974B2 (ja) * 2002-06-25 2009-03-18 サンケン電気株式会社 半導体素子の製造方法およびリング状補強部材
JP4738758B2 (ja) 2003-08-08 2011-08-03 有限会社都波岐精工 テープ接着装置およびテープ接着方法
JP5313973B2 (ja) * 2003-08-08 2013-10-09 有限会社都波岐精工 テープ接着装置およびテープ接着方法
JP4665429B2 (ja) 2004-04-26 2011-04-06 富士電機システムズ株式会社 半導体素子の製造方法
CN101335196B (zh) 2004-05-25 2011-04-13 有限会社都波岐精工 胶带粘结装置
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4637692B2 (ja) 2005-09-07 2011-02-23 株式会社ディスコ 粘着フィルム貼着装置
JP2007258437A (ja) * 2006-03-23 2007-10-04 Nippon Steel Chem Co Ltd ダイボンドダイシング積層フィルム
JP4796430B2 (ja) * 2006-04-19 2011-10-19 株式会社ディスコ 保護テープ貼着方法
JP4632313B2 (ja) * 2006-05-18 2011-02-16 リンテック株式会社 貼替装置および貼替方法
JP4841355B2 (ja) * 2006-08-08 2011-12-21 日東電工株式会社 半導体ウエハの保持方法
JP2008085148A (ja) 2006-09-28 2008-04-10 Tokyo Seimitsu Co Ltd 接着剤フィルムの接着力発現方法および接着力発現装置
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
JP2010016147A (ja) * 2008-07-03 2010-01-21 Disco Abrasive Syst Ltd 粘着テープの貼着方法
JP5317267B2 (ja) * 2008-11-14 2013-10-16 株式会社タカトリ ウエハのマウント装置
KR20100117859A (ko) 2009-04-27 2010-11-04 주식회사 휘닉스 디지탈테크 웨이퍼 마운팅 장치 및 방법소스
JP5660821B2 (ja) * 2010-08-06 2015-01-28 リンテック株式会社 シート貼付装置及び貼付方法
JP5542583B2 (ja) 2010-08-26 2014-07-09 リンテック株式会社 シート貼付装置および貼付方法
JP5542582B2 (ja) * 2010-08-26 2014-07-09 リンテック株式会社 シート貼付装置および貼付方法
JP5689269B2 (ja) * 2010-09-16 2015-03-25 日東電工株式会社 粘着テープ
JP2012088437A (ja) 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 光ファイバ接続器
US8785296B2 (en) * 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing
JP5981154B2 (ja) * 2012-02-02 2016-08-31 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5895676B2 (ja) 2016-03-30
KR101475384B1 (ko) 2014-12-22
DE102013205126A1 (de) 2013-10-10
US9324581B2 (en) 2016-04-26
CN103358410A (zh) 2013-10-23
DE102013205126B4 (de) 2023-08-03
JP2013219175A (ja) 2013-10-24
US20130267065A1 (en) 2013-10-10
CN103358410B (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
KR20130114610A (ko) 반도체장치의 제조방법
TWI609418B (zh) 半導體元件之製造方法以及晶圓安裝裝置
US8048775B2 (en) Process of forming ultra thin wafers having an edge support ring
JP5181728B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
CN106992122B (zh) 半导体装置的制造方法
JP2012191051A (ja) 半導体製造方法および半導体製造装置
JP2012174956A (ja) 半導体装置の製造方法
KR101440393B1 (ko) 반도체장치의 제조방법
US9281182B2 (en) Pre-cut wafer applied underfill film
US20200227263A1 (en) Device Substrate With High Thermal Conductivity And Method Of Manufacturing The Same
JP5897045B2 (ja) 太陽電池モジュールの製造方法、及びラミネータ装置
US20140374017A1 (en) Bonding method and bonding apparatus
KR101710221B1 (ko) 기판 처리 장치 및 기판 처리 방법
CN114496723A (zh) 半导体装置的制造方法和热板
JP2016132056A (ja) 板状ワークの保持方法
JP2015115347A (ja) 封止シート貼付け方法
JP6762396B2 (ja) 半導体装置の製造方法
KR102658985B1 (ko) 본딩 헤드 및 이를 포함하는 다이 본딩 장치
US20230154782A1 (en) Tape pressure bonding apparatus
KR101900400B1 (ko) 단결정 태양전지용 초박형 웨이퍼 핸들링을 위한 본딩 및 디본딩 장치 및 그 방법
JP2013254807A (ja) 半導体装置の製造装置および半導体装置の製造方法
KR20100044569A (ko) 웨이퍼 가공 방법 및 이를 이용한 반도체 적층 소자의 제조방법
JP2014217929A (ja) 定盤ユニット及びシートの密着方法
KR20090010524U (ko) 반도체 패키지 제조용 이송 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 6