JP2013138212A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013138212A
JP2013138212A JP2013005135A JP2013005135A JP2013138212A JP 2013138212 A JP2013138212 A JP 2013138212A JP 2013005135 A JP2013005135 A JP 2013005135A JP 2013005135 A JP2013005135 A JP 2013005135A JP 2013138212 A JP2013138212 A JP 2013138212A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
transistor
film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013005135A
Other languages
English (en)
Other versions
JP5355802B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013005135A priority Critical patent/JP5355802B2/ja
Publication of JP2013138212A publication Critical patent/JP2013138212A/ja
Application granted granted Critical
Publication of JP5355802B2 publication Critical patent/JP5355802B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336Illuminating devices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/14Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Abstract

【課題】安定した電気的特性(例えば、オフ電流がきわめて低減されている)を有するトランジスタで構成される表示装置を提供する。
【解決手段】トランジスタを形成するための半導体材料としてシリコン半導体よりも禁制帯幅(バンドギャップ)の広い半導体材料を用い、好ましくは、かかる半導体材料のキャリア供与体となる不純物の濃度を低減することでオフ電流の低減を図る。そのために、トランジスタの半導体層(チャネル領域を形成する層)としてエネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上の酸化物半導体を用い、該酸化物半導体に含まれるキャリア供与体となる不純物の濃度を低減させている。それにより、トランジスタのオフ電流を、室温にてチャネル幅1μm当たり10zA/μm未満、85℃にて100zA/μm未満と極めて低いレベルにまで低減させることを可能とする。
【選択図】図9

Description

本発明の一形態は、酸化物半導体を用いた電界効果型トランジスタにより構成される表示
装置、およびその作製方法に関する。
アモルファスシリコンを用いた薄膜トランジスタを液晶の駆動用素子として用いた液晶表
示パネルは、コンピュータのモニタや液晶テレビなどの市販製品で広く用いられている。
アモルファスシリコンを用いた薄膜トランジスタの製造技術はすでに確立され、60イン
チを超える液晶パネルも生産されている。
しかし、アモルファスシリコンを用いた薄膜トランジスタは動作速度が遅く、これ以上の
高性能化が望めないことから、ポリシリコンを用いた薄膜トランジスタの開発も進められ
てきた。しかし、ポリシリコンを作製するには結晶化工程が必要となり、これがトランジ
スタの特性バラツキの要因や、パネルサイズの大面積化に対する阻害要因となっていた。
これに対し、シリコン系以外のトランジスタ材料として酸化物半導体材料の注目が高まっ
ている。酸化物半導体の材料としては、酸化亜鉛又は酸化亜鉛を成分とするものが知られ
ている。そして、電子キャリア濃度が1018/cm未満である非晶質酸化物(酸化物
半導体)なるもので形成された薄膜トランジスタが開示されている(特許文献1乃至3)
特開2006−165527号公報 特開2006−165528号公報 特開2006−165529号公報
電子キャリア濃度が1018/cm未満としても、酸化物半導体においては実質的には
n型であり、上記特許文献に開示される薄膜トランジスタのオンオフ比は10しか得ら
れていない。このような薄膜トランジスタのオンオフ比が低い理由はオフ電流が高いこと
によるものである。
例えば、液晶パネルでは、各画素に液晶を駆動する画素電極と並列に保持容量が設けられ
ている。そしてトランジスタをオン状態にして、画素電極及び保持容量に画像信号を印加
することにより、液晶に電位が印加され保持容量が所定の電位に充電される。そして、こ
の書き込み動作が終了すると、次の画像信号が印加されるまでトランジスタはオフ状態と
なる。このとき、トランジスタのオフ電流が高いと、液晶に印加された電位は変動し、保
持容量に蓄えられた電荷は放電してしまう。
ある画素において、トランジスタのオフ電流iと、保持容量C、電圧変動V及び保持時間
Tの関係は、CV=iTで表すことができる。例えば、トランジスタのオフ電流を0.1
pA、保持容量の静電容量を0.1pF、1フレーム期間を16.6msとすると、1フ
レーム中の画素の電圧変動Vは次のようになる。
0.1[pF]×V=0.1[pA]×16.6[ms]
V=16.6[mV]
液晶の最大駆動電圧を5Vとして256階調の表示を行おうとする場合、1階調分の階調
電圧は約20mVとなる。上記のように、画素の電圧変動が16.6mVもある場合、こ
れは約1階調分の階調電圧に相当する。また、画像表示を1024階調で行う場合には、
1階調分の階調電圧は約5mVであるので、画素の電圧変動が16.6mVである場合に
は、4階調分の階調電圧に相当することになり、オフ電流による電圧変動の影響を無視す
ることはできない。このように、表示パネルに用いるトランジスタは、オン状態の特性(
オン電流や電界効果移動度など)ばかりでなく、オフ電流の影響も考慮されたものでなけ
ればならない。
そこで、本発明の一形態は、安定した電気的特性(例えば、オフ電流がきわめて低減され
ている)を有するトランジスタで構成される表示装置を提供することを目的とする。
本発明の一形態は、オフ電流を極めて低いレベルにまで低減したトランジスタを用いるこ
とによって、画質の高い表示装置を提供するものである。本発明の一形態では、トランジ
スタを形成するための半導体材料としてシリコン半導体よりも禁制帯幅(バンドギャップ
)の広い半導体材料を用い、かかる半導体材料のキャリア供与体となる不純物の濃度を低
減することで、オフ電流の低減を図っている。そのために、トランジスタの半導体層(チ
ャネル領域を形成する層)としてエネルギーギャップが2eV以上、好ましくは2.5e
V以上、より好ましくは3eV以上の酸化物半導体を用い、該酸化物半導体中のキャリア
供与体となる不純物の濃度を低減させている。それにより、トランジスタのオフ電流を、
室温にてチャネル幅1μm当たり10zA/μm未満、85℃にて100zA/μm未満
と極めて低いレベルにまで低減させることを可能としている。
本発明の一形態は、酸化物半導体層がゲート絶縁層を介してゲート電極と重畳するように
設けられたトランジスタと、トランジスタのソース側又はドレイン側に接続された液晶を
駆動する画素電極と、画素電極と対向するように設けられた対向電極と、画素電極と前記
対向電極との間に設けられた液晶層とを有するユニットを一又は複数有するピクセルがマ
トリクス状に配置されて画像を表示する表示パネルを有し、トランジスタのオフ電流が室
温にてチャネル幅1μm当たり10zA/μm未満、85℃にて100zA/μm未満で
ある表示装置である。この表示装置において、通常液晶を駆動する画素電極と接続され、
かつ液晶層と並列になるように設けられる保持容量は省略することも可能であり、また適
宜保持容量を設けておくことも可能である。
なお、ソース電極及びドレイン電極は金属窒化物を含んでいても良い。また、トランジス
タのゲート電極は、絶縁層を介して酸化物半導体層の下側(基板側)又は上側(基板側と
は反対側)若しくは両側に設けられていれば良い。また、トランジスタの特性としてオフ
状態の特性ばかりでなく、オン状態の特性として、電界効果移動度の最大値が5cm
Vsec以上、好ましくは10cm/Vsec〜150cm/Vsecのものを用い
る。トランジスタの動作を高速化することで、画素を高密度化したときにも、高速で書き
込み動作等ができるようにするためである。
本発明の一形態によれば、オフ電流が十分に低減されたトランジスタを用いることで、画
素に印加した信号電圧を安定的に保持することが可能となる。それにより、画素に入力さ
れた信号を一定の状態(画像信号が書き込まれた状態)で保持することが可能となるので
、安定した画像表示を行うことができる。また、画素の電圧変動を低減することにより、
多階調表示を容易に実現することができる。
実施の形態1に係る液晶表示装置の各構成を説明するブロック図。 実施の形態2に係るテレビ受像機の構成を説明する図。 実施の形態3に係るモニターの構成を説明する図。 液晶表示装置のバックライト構成例を説明する図。 液晶表示装置のバックライト構成例を説明する図。 液晶表示装置に適用できるトランジスタの一例を説明する図。 酸化物半導体層を含むトランジスタ及びその作製方法の一例を説明する図。 酸化物半導体によって作製されたトランジスタのVg−Id特性の一例を示すグラフ。 酸化物半導体によって作製されたトランジスタのVg−Id特性の内、オフ状態の特性を説明するためのグラフ。 ソース−ドレイン電圧Vとオフ電流Iとの関係を表すグラフ。 本発明に係る電子書籍の一例を説明する図。 本発明に係るコンピュータの一例を説明する図。 液晶表示装置の画素の一例を示す平面図。 液晶表示装置の画素の一例を示す断面図。
発明の実施の形態について図面を用いて以下に説明する。但し、本明細書で開示される発
明は以下の説明に限定されず、その発明の趣旨及びその範囲から逸脱することなくその形
態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって
、本明細書で開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるも
のではない。
実施の形態において図面を参照して説明をする場合には、同じ構成要素を指す符号を異な
る図面間で共通して用いる場合がある。なお、図面において示す構成要素、すなわち層や
領域等の厚さ幅、相対的な位置関係等は、実施の形態において説明する上で明確性のため
に誇張して示される場合がある。
(実施の形態1)
本実施の形態では、本発明の液晶表示装置の一形態を、図1を用いて説明する。
本実施の形態で例示する液晶表示装置100の各構成を、図1のブロック図に示す。液晶
表示装置100は、電源116、表示制御回路113、表示パネル120を有する。透過
型液晶表示装置、又は半透過型液晶表示装置の場合、さらに光源として照明手段(バック
ライト)部を設けるとよい。
液晶表示装置100は、接続された外部機器から画像信号(画像信号Data)が供給さ
れている。なお、電源電位(高電源電位Vdd、低電源電位Vss、及び共通電位Vco
m)は液晶表示装置の電源116をオン状態として電力供給を開始することによって供給
され、制御信号(スタートパルスSP、及びクロック信号CK)は表示制御回路113に
よって供給される。
なお高電源電位Vddとは、基準電位より高い電位のことであり、低電源電位Vssとは
基準電位以下の電位のことをいう。なお高電源電位Vdd及び低電源電位Vssともに、
トランジスタが動作できる程度の電位であることが望ましい。なお高電源電位Vdd及び
低電源電位Vssを併せて、電源電圧と呼ぶこともある。
共通電位Vcomは、画素電極に供給される画像信号の電位に対して基準となる固定電位
であればよく、一例としてはグラウンド電位であってもよい。
画像信号Dataは、ドット反転駆動、ソースライン反転駆動、ゲートライン反転駆動、
フレーム反転駆動等に応じて適宜反転させて液晶表示装置100に供給される構成とすれ
ばよい。また、画像信号がアナログの信号の場合には、A/Dコンバータ等を介してデジ
タルの信号に変換して、液晶表示装置100に供給する構成とすればよい。
本実施の形態では、共通電極128及び容量素子210の一方の電極には、電源116よ
り表示制御回路113を介して固定電位である共通電位Vcomが与えられている。
表示制御回路113は、表示パネル120に表示パネル画像信号(Data)、並びに制
御信号(具体的にはスタートパルスSP、及びクロック信号CK等の制御信号の供給また
は停止の切り替えを制御するための信号)、電源電位(高電源電位Vdd、低電源電位V
ss、及び共通電位Vcom)を供給する回路である。
表示パネル120は液晶素子215を一対の基板(第1の基板と第2の基板)間に挟持す
る構成を有し、第1の基板には駆動回路部121、画素部122が設けられている。また
、第2の基板には共通接続部(コモンコンタクトともいう)、及び共通電極128(コモ
ン電極、または対向電極ともいう)が設けられている。なお、共通接続部は第1の基板と
第2の基板とを電気的に接続するものであって、共通接続部は第1の基板上に設けられて
いてもよい。
画素部122には、複数のゲート線124(走査線)、及びソース線125(信号線)が
設けられており、複数の画素123がゲート線124及びソース線125に環囲されてマ
トリクス状に設けられている。なお、本実施の形態で例示する表示パネルにおいては、ゲ
ート線124はゲート線側駆動回路121Aから延在し、ソース線125はソース線側駆
動回路121Bから延在している。
また、画素123はスイッチング素子としてトランジスタ214、該トランジスタ214
に接続された容量素子210、及び液晶素子215を有する。
液晶素子215は、液晶の光学的変調作用によって光の透過又は非透過を制御する素子で
ある。液晶の光学的変調作用は、液晶にかかる電界によって制御される。液晶にかかる電
界方向は液晶材料、駆動方法、及び電極構造によって異なり、適宜選択することができる
。例えば、液晶層の厚さ方向(いわゆる縦方向)に電界をかける駆動方法を用いる場合は
液晶を挟持するように第1の基板に画素電極を、第2の基板に共通電極をそれぞれ設ける
構造とすればよい。また、液晶に基板面内方向(いわゆる横電界)に電界をかける駆動方
法を用いる場合は、同一基板に、画素電極と共通電極を設ける構造とすればよい。また画
素電極及び共通電極は、多様な開口パターンを有する形状としてもよい。本実施の形態に
おいては光学的変調作用によって光の透過又は非透過を制御する素子であれば、液晶材料
、駆動方法、及び電極構造は特に限定されない。
トランジスタ214は、画素部122に設けられた複数のゲート線124のうちの一つと
ゲート電極が接続され、ソース電極またはドレイン電極の一方が複数のソース線125の
うちの一つと接続され、ソース電極またはドレイン電極の他方が容量素子210の一方の
電極、及び液晶素子215の一方の電極(画素電極)と接続される。
トランジスタ214は、オフ電流が低減されたトランジスタを用いることが好ましい。ト
ランジスタ214がオフ状態のとき、トランジスタ214に接続された液晶素子215、
及び容量素子210に蓄えられた電荷は、トランジスタ214を介して漏れ難く、トラン
ジスタ214がオフ状態になる前に書き込まれた状態を、次に信号が書き込まれるまで安
定して保持できる。従って、容量素子210を用いることなく、画素213を構成するこ
ともできる。
このような構成とすることで、容量素子210は液晶素子215に加える電圧を極めて安
定的に保持することができる。なお、容量素子210の電極は、別途設けた容量線に接続
する構成としてもよい。
駆動回路部121は、ゲート線側駆動回路121A、ソース線側駆動回路121Bを有す
る。ゲート線側駆動回路121A、ソース線側駆動回路121Bは、複数の画素を有する
画素部122を駆動するための駆動回路であり、シフトレジスタ回路(シフトレジスタと
もいう)を有する。
なお、ゲート線側駆動回路121A、及びソース線側駆動回路121Bは、画素部122
と同じ基板に形成されるものでもよいし、別の基板に形成されるものであってもよい。
なお駆動回路部121には、表示制御回路113によって制御された高電源電位Vdd、
低電源電位Vss、スタートパルスSP、クロック信号CK、画像信号Dataが供給さ
れる。
端子部126は、表示制御回路113が出力する所定の信号(高電源電位Vdd、低電源
電位Vss、スタートパルスSP、クロック信号CK、画像信号Data、共通電位Vc
om等)等を駆動回路部121に供給する入力端子である。
共通電極128は、表示制御回路113に制御された共通電位Vcomを与える共通電位
線と、共通接続部において電気的に接続する。
共通接続部の具体的な一例としては、絶縁性球体に金属薄膜が被覆された導電粒子を間に
介することにより共通電極128と共通電位線との電気的な接続を図ることができる。な
お、共通接続部は、表示パネル120内に複数箇所設けられる構成としてもよい。
また、液晶表示装置は、測光回路を有していてもよい。測光回路を設けた液晶表示装置は
当該液晶表示装置がおかれている環境の明るさを検知できる。その結果、測光回路が接続
された表示制御回路113は、測光回路から入力される信号に応じて、バックライト、サ
イドライト等の光源の駆動方法を制御することができる。
なお、カラー表示を行う場合は、カラーフィルタを用いることで表示が可能である。また
、他の光学フィルム(偏光フィルム、位相差フィルム、反射防止フィルムなど)も用いる
ことができる。透過型液晶表示装置、又は半透過型液晶表示装置の場合に用いられるバッ
クライト等の光源は、液晶表示装置100の用途に応じて用いればよく、冷陰極管や発光
ダイオード(LED)などを用いることができる。また複数のLED光源、または複数の
エレクトロルミネセンス(EL)光源などを用いて面光源を構成してもよい。面光源とし
て、3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。なお、バ
ックライトにRGBの発光ダイオード等を配置し、時分割によりカラー表示する継時加法
混色法(フィールドシーケンシャル法)を採用するときには、カラーフィルタを設けない
(実施の形態2)
本実施の形態においては、上記実施の形態1で説明した液晶表示装置を具備する電子機器
の例について説明する。
図2(A)には、電子機器であるテレビ受像機の外観図について示したものである。図2
(A)では、上記実施の形態1で述べた表示パネルを用いて作製された表示モジュール7
01が納められた筐体700に、スピーカ702、操作キー703、外部接続端子704
、照度センサ705などを有する構成について示している。
図2(A)に示すテレビ受像機は、動画の他、文字情報または静止画表示を行うことがで
きる。また、表示部の一部の領域のみを動画表示とし、その他の領域を静止画像表示とす
ることもできる。なお静止画の表示は、文字、図形、記号、写真、模様若しくは絵画若し
くはこれらの結合又はこれらと色彩の結合を含むものである。
図2(B)には、テレビ受像機の主要な構成についてのブロック図を示す。図2(B)に
示すテレビ受像機710は、チューナ711、デジタル復調回路712、映像信号処理回
路713、音声信号処理回路714、表示調節回路715、表示制御回路716、表示パ
ネル717、ゲート線側駆動回路718、ソース線側駆動回路719、スピーカ720を
有する。
チューナ711はアンテナ721より映像信号と音声信号を受信する。デジタル復調回路
712は、チューナ711からの信号を、デジタル信号の映像信号と音声信号に復調する
回路である。映像信号処理回路713は、デジタル信号の映像信号を赤、緑、青の各色に
対応した色信号に変換する等の処理を行うための回路である。音声信号処理回路714は
、デジタル信号の音声信号を、スピーカ720で音声として出力するための信号に変換す
る等の処理を行うための回路である。表示調節回路715は受信局(受信周波数)及び音
量の制御情報を外部入力部722から受け、チューナ711又は音声信号処理回路714
に信号を送信するための回路である。
また、表示制御回路716、表示パネル717、ゲート線側駆動回路718、ソース線側
駆動回路719は、それぞれ上記実施の形態1で説明した表示制御回路113、表示パネ
ル120、ソース線側駆動回路121B、ゲート線側駆動回路121Aに相当する。すな
わち、点線部723が、上記実施の形態1で述べた液晶表示装置100に相当する構成と
なる。なお、表示制御回路716の機能は、上述の映像信号処理回路713で兼ねる構成
であってもよい。
次いで図3(A)には、電子機器である電子計算機(パーソナルコンピュータ)用途のモ
ニター(PCモニターともいう)の外観図について示したものである。図3(A)では、
上記実施の形態1で述べた表示パネルを用いて作製された表示モジュール801が納めら
れた筐体800に、スピーカ802、外部接続端子803などを有する構成について示し
ている。なお図3(A)には、PCモニターであることを理解するために、ウインドウ型
表示部804を示している。
なお、図3(A)では、いわゆるデスクトップ型のPCモニターの構成について示してい
るが、他にもノート型パーソナルコンピュータ用途のPCモニターであってもよい。なお
PCモニターの表示は、動画の他、文字、図形、記号、写真、模様若しくは絵画若しくは
これらの結合又はこれらと色彩の結合を含む静止画を含むものである。
図3(B)には、PCモニターの主要な構成についてのブロック図を示す。図3(B)に
示すPCモニター810は、映像信号処理回路813、音声信号処理回路814、表示制
御回路816、表示パネル817、ゲート線側駆動回路818、ソース線側駆動回路81
9、スピーカ820を有する。
映像信号処理回路813は、CPU等の外部演算回路821からの映像信号を赤、緑、青
の各色に対応した色信号に変換する等の処理を行うための回路である。音声信号処理回路
814は、CPU等の外部演算回路821からの音声信号を、スピーカ820で音声とし
て出力するための信号に変換する等の処理を行うための回路である。また映像信号処理回
路813及び音声信号処理回路814は、キーボード等の外部操作手段822による操作
に応じて、出力する信号を可変する。
また、表示制御回路816、表示パネル817、ゲート線側駆動回路818、ソース線側
駆動回路819は、それぞれ上記実施の形態1で説明した表示制御回路113、表示パネ
ル120、ソース線側駆動回路121B、ゲート線側駆動回路121Aに相当する。すな
わち、点線部823が、上記実施の形態1で述べた液晶表示装置100に相当する構成と
なる。なお、表示制御回路816の機能は、上述の映像信号処理回路813で兼ねる構成
であってもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態3)
本実施の形態では、本明細書に開示する液晶表示装置に用いることのできるバックライト
(バックライト部、バックライトユニット)の構成の例について図4及び図5を用いて説
明する。
図4(A)は、エッジライト方式と呼ばれるバックライト部5201と、表示パネル52
07とを有している液晶表示装置の一例を示す。エッジライト式とは、バックライト部の
端部に光源を配置し、その光源の光を発光面全体から放射する方式である。
バックライト部5201は、拡散板5202(拡散シートともいう)、導光板5203、
反射板5204、ランプリフレクタ5205及び光源5206によって構成される。なお
バックライト部5201は他にも輝度向上フィルム等を設ける構成としてもよい。
光源5206は必要に応じて発光する機能を有している。例えば、光源5206としては
冷陰極管(CCFL:Cold Cathode Fluorescent Lamp)
、発光ダイオード、又はEL素子などが用いられる。
図4(B)は、エッジライト式のバックライト部の詳細な構成を示す図である。なお、拡
散板、導光板及び反射板などはその説明を省略する。
図4(B)に示すバックライト部5201は、光源として発光ダイオード(LED)52
23を用いた構成である。例えば、白色に発する発光ダイオード(LED)5223があ
る間隔で配置される。そして、発光ダイオード(LED)5223からの光を効率よく反
射させるため、ランプリフレクタ5222が設けられている。なおフィールドシーケンシ
ャル方式と組み合わせて表示を行う場合には、光源として各色RGBの発光ダイオード(
LED)を用いる構成としてもよい。
図4(C)は、直下型と呼ばれるバックライト部と、液晶パネルとを有する液晶表示装置
の一例を示す。直下型とは、発光面の直下に光源を配置することで、その光源の光を発光
面全体から放射する方式である。
バックライト部5290は、拡散板5291、遮光部5292、ランプリフレクタ529
3、光源5294及び液晶パネル5295によって構成される。
光源5294は、必要に応じて発光する機能を有している。例えば、光源5294として
は、冷陰極管、発光ダイオード、又は発光素子であるEL素子(例えば有機エレクトロル
ミネッセンス素子)などが用いられる。
なお、直下型と呼ばれるバックライト部において、光源にEL素子を用いることによりバ
ックライト部の薄型化をはかることができる。EL素子を用いたバックライト部の一例を
図5(A)に示す。
図5(A)で示すバックライト部5290は、基板1020上に設けられたEL素子10
25を含む。EL素子1025は、一対の電極(陽極1001、陰極1002)間に発光
領域を含むEL層1003が挟まれた構造を有する。なお、EL素子1025を覆うよう
に基板や保護膜などを設け、EL素子1025を封止する構成としてもよい。
本実施の形態では、陽極1001を通過してEL層1003からの光を表示パネル529
5に照射する構成であるので、陽極1001として光を透過する材料、例えば酸化インジ
ウムスズ(ITO)等の材料を用いて構成すればよい。また陰極1002としては光を反
射する材料、例えばアルミニウム膜等の材料を用いて構成すればよい。
図5(A)のEL素子1025の素子構造の例を図5(B)(C)に示す。
EL層1003は、少なくとも発光層1013を含んで形成されていればよく、発光層1
013以外の機能層を含む積層構造であっても良い。発光層1013以外の機能層として
は、正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、電子注入性
の高い物質、バイポーラ性(電子及び正孔の輸送性の高い物質)の物質等を含む層を用い
ることができる。具体的には、正孔注入層1011、正孔輸送層1012、発光層101
3、電子輸送層1014、電子注入層1015等の機能層を適宜組み合わせて用いること
ができる。
次に、上述したEL素子1025に用いることができる材料について、具体的に説明する
陽極1001としては、仕事関数の大きい(具体的には4.0eV以上が好ましい。)金
属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。具体
的には、例えば、酸化インジウム−酸化スズ(ITO:Indium Tin Oxid
e)、珪素若しくは酸化珪素を含有した酸化インジウム−酸化スズ、酸化インジウム−酸
化亜鉛(IZO:Indium Zinc Oxide)、酸化タングステン及び酸化亜
鉛を含有した酸化インジウム等の導電性金属酸化物が挙げられる。
これらの導電性金属酸化物膜は、通常スパッタにより成膜されるが、ゾル−ゲル法などを
応用して作製しても構わない。例えば、酸化インジウム−酸化亜鉛(IZO)は、酸化イ
ンジウムに対し1〜20wt%の酸化亜鉛を加えたターゲットを用いてスパッタリング法
により形成することができる。また、酸化タングステン及び酸化亜鉛を含有した酸化イン
ジウムは、酸化インジウムに対し酸化タングステンを0.5〜5wt%、酸化亜鉛を0.
1〜1wt%含有したターゲットを用いてスパッタリング法により形成することができる
この他、陽極1001に用いられる材料としては、金(Au)、白金(Pt)、ニッケル
(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コ
バルト(Co)、銅(Cu)、パラジウム(Pd)、チタン(Ti)、または金属材料の
窒化物(例えば、窒化チタン等)、モリブデン酸化物、バナジウム酸化物、ルテニウム酸
化物、タングステン酸化物、マンガン酸化物、チタン酸化物等が挙げられる。
陰極1002としては、仕事関数の小さい(具体的には3.8eV以下であることが好ま
しい)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる
。このような陰極材料の具体例としては、元素周期表の第1族または第2族に属する元素
、すなわちリチウム(Li)やセシウム(Cs)等のアルカリ金属、およびマグネシウム
(Mg)、カルシウム(Ca)、ストロンチウム(Sr)等のアルカリ土類金属、および
これらを含む合金(MgAg、AlLi)、ユウロピウム(Eu)、イッテルビウム(Y
b)等の希土類金属およびこれらを含む合金等が挙げられる。なお、アルカリ金属、アル
カリ土類金属、これらを含む合金の膜は、真空蒸着法を用いて形成することができる。ま
た、アルカリ金属またはアルカリ土類金属を含む合金はスパッタリング法により形成する
ことも可能である。また、銀ペーストなどをインクジェット法などにより成膜することも
可能である。
この他、アルカリ金属化合物、アルカリ土類金属化合物、または希土類金属の化合物(例
えば、フッ化リチウム(LiF)、酸化リチウム(LiOx)、フッ化セシウム(CsF
)、フッ化カルシウム(CaF)、フッ化エルビウム(ErF)など)の薄膜と、ア
ルミニウム等の金属膜とを積層することによって、陰極1002を形成することも可能で
ある。
次に、EL層1003を構成する各層に用いる材料について、以下に具体例を示す。
正孔注入層1011は、正孔注入性の高い物質を含む層である。正孔注入性の高い物質と
しては、例えば、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステ
ン酸化物、マンガン酸化物等を用いることができる。この他、フタロシアニン(略称:H
Pc)や銅フタロシアニン(CuPc)等のフタロシアニン系の化合物、4,4’−ビ
ス[N−(4−ジフェニルアミノフェニル)−N−フェニルアミノ]ビフェニル(略称:
DPAB)、N,N’−ビス[4−[ビス(3−メチルフェニル)アミノ]フェニル]−
N,N’−ジフェニル−[1,1’−ビフェニル]−4,4’−ジアミン(略称:DNT
PD)等の芳香族アミン化合物、或いはポリ(3,4−エチレンジオキシチオフェン)/
ポリ(スチレンスルホン酸)(PEDOT/PSS)等の高分子等によっても正孔注入層
1011を形成することができる。さらに、トリス(p−エナミン置換−アミノフェニル
)アミン化合物、2,7−ジアミノ−9−フルオレニリデン化合物、トリ(p−N−エナ
ミン置換−アミノフェニル)ベンゼン化合物、アリール基が少なくとも1つ置換したエテ
ニル基が一つ又は2つ置換したピレン化合物、N,N’−ジ(ビフェニル−4−イル)−
N,N’−ジフェニルビフェニル−4,4’−ジアミン、N,N,N’,N’−テトラ(
ビフェニル−4−イル)ビフェニル−4,4’−ジアミン、N,N,N’,N’−テトラ
(ビフェニル−4−イル)−3,3’−ジエチルビフェニル−4,4’−ジアミン、2,
2’−(メチレンジ−4,1−フェニレン)ビス[4,5−ビス(4−メトキシフェニル
)−2H−1,2,3−トリアゾール]、2,2’−(ビフェニル−4,4’−ジイル)
ビス(4,5−ジフェニル−2H−1,2,3−トリアゾール)、2,2’−(3,3’
−ジメチルビフェニル−4,4’−ジイル)ビス(4,5−ジフェニル−2H−1,2,
3−トリアゾール)、ビス[4−(4,5−ジフェニル−2H−1,2,3−トリアゾー
ル−2−イル)フェニル](メチル)アミン等を用いて正孔注入層1011を形成するこ
とができる。
また、正孔注入層1011として、有機化合物と無機化合物(好ましくは、有機化合物に
対して電子受容性を示す無機化合物)とを複合してなる正孔注入性複合材料を用いること
ができる。正孔注入性複合材料は、有機化合物と無機化合物との間で電子の授受が行われ
、キャリア密度が増大するため、正孔注入性、正孔輸送性に優れている。
また、正孔注入層1011として正孔注入性複合材料を用いた場合、陽極1001とオー
ム接触をすることが可能となるため、仕事関数に関わらず陽極1001を形成する材料を
選ぶことができる。
正孔注入性複合材料に用いる無機化合物としては、遷移金属の酸化物であることが好まし
い。また元素周期表における第4族乃至第8族に属する金属の酸化物を挙げることができ
る。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブ
デン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい
。中でも特に、酸化モリブデンは大気中で安定であり、吸湿性が低く、扱いやすいため好
ましい。
正孔注入性複合材料に用いる有機化合物としては、芳香族アミン化合物、カルバゾール誘
導体、芳香族炭化水素、高分子化合物(オリゴマー、デンドリマー、ポリマー等)など、
種々の化合物を用いることができる。なお、正孔注入性複合材料に用いる有機化合物とし
ては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、10−6cm
/Vs以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸
送性の高い物質であれば、これら以外のものを用いてもよい。以下では、正孔注入性複合
材料に用いることのできる有機化合物を具体的に列挙する。
例えば、芳香族アミン化合物としては、N,N’−ジ(p−トリル)−N,N’−ジフェ
ニル−p−フェニレンジアミン(略称:DTDPPA)、4,4’−ビス[N−(4−ジ
フェニルアミノフェニル)−N−フェニルアミノ]ビフェニル(略称:DPAB)、N,
N’−ビス[4−[ビス(3−メチルフェニル)アミノ]フェニル]−N,N’−ジフェ
ニル−[1,1’−ビフェニル]−4,4’−ジアミン(略称:DNTPD)、1,3,
5−トリス[N−(4−ジフェニルアミノフェニル)−N−フェニルアミノ]ベンゼン(
略称:DPA3B)等を挙げることができる。
正孔注入性複合材料に用いることのできるカルバゾール誘導体としては、具体的には、3
−[N−(9−フェニルカルバゾール−3−イル)−N−フェニルアミノ]−9−フェニ
ルカルバゾール(略称:PCzPCA1)、3,6−ビス[N−(9−フェニルカルバゾ
ール−3−イル)−N−フェニルアミノ]−9−フェニルカルバゾール(略称:PCzP
CA2)、3−[N−(1−ナフチル)−N−(9−フェニルカルバゾール−3−イル)
アミノ]−9−フェニルカルバゾール(略称:PCzPCN1)等を挙げることができる
また、4,4’−ジ(N−カルバゾリル)ビフェニル(略称:CBP)、1,3,5−ト
リス[4−(N−カルバゾリル)フェニル]ベンゼン(略称:TCPB)、9−[4−(
N−カルバゾリル)]フェニル−10−フェニルアントラセン(略称:CzPA)、1,
4−ビス[4−(N−カルバゾリル)フェニル]−2,3,5,6−テトラフェニルベン
ゼン等を用いることができる。
また、正孔注入性複合材料に用いることのできる芳香族炭化水素としては、例えば、2−
tert−ブチル−9,10−ジ(2−ナフチル)アントラセン(略称:t−BuDNA
)、2−tert−ブチル−9,10−ジ(1−ナフチル)アントラセン、9,10−ビ
ス(3,5−ジフェニルフェニル)アントラセン(略称:DPPA)、2−tert−ブ
チル−9,10−ビス(4−フェニルフェニル)アントラセン(略称:t−BuDBA)
、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、9,10−ジフェニル
アントラセン(略称:DPAnth)、2−tert−ブチルアントラセン(略称:t−
BuAnth)、9,10−ビス(4−メチル−1−ナフチル)アントラセン(略称:D
MNA)、2−tert−ブチル−9,10−ビス[2−(1−ナフチル)フェニル]ア
ントラセン、9,10−ビス[2−(1−ナフチル)フェニル]アントラセン、2,3,
6,7−テトラメチル−9,10−ジ(1−ナフチル)アントラセン、2,3,6,7−
テトラメチル−9,10−ジ(2−ナフチル)アントラセン、9,9’−ビアントリル、
10,10’−ジフェニル−9,9’−ビアントリル、10,10’−ビス(2−フェニ
ルフェニル)−9,9’−ビアントリル、10,10’−ビス[(2,3,4,5,6−
ペンタフェニル)フェニル]−9,9’−ビアントリル、アントラセン、テトラセン、ル
ブレン、ペリレン、2,5,8,11−テトラ(tert−ブチル)ペリレン等が挙げら
れる。また、この他、ペンタセン、コロネン等も用いることができる。このように、1×
10−6cm/Vs以上の正孔移動度を有し、炭素数14〜42である芳香族炭化水素
を用いることがより好ましい。
なお、正孔注入性複合材料に用いることのできる芳香族炭化水素は、ビニル骨格を有して
いてもよい。ビニル基を有している芳香族炭化水素としては、例えば、4,4’−ビス(
2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、9,10−ビス[4−(
2,2−ジフェニルビニル)フェニル]アントラセン(略称:DPVPA)等が挙げられ
る。
また、ポリ(N−ビニルカルバゾール)(略称:PVK)やポリ(4−ビニルトリフェニ
ルアミン)(略称:PVTPA)等の高分子化合物を用いることもできる。
正孔輸送層1012は、正孔輸送性の高い物質を含む層である。正孔輸送性の高い物質と
しては、例えば、芳香族アミン(すなわち、ベンゼン環−窒素の結合を有するもの)の化
合物であることが好ましい。広く用いられている材料として、4,4’−ビス[N−(3
−メチルフェニル)−N−フェニルアミノ]ビフェニル、その誘導体である4,4’−ビ
ス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(以下、NPBと記す)、
4,4’,4’’−トリス(N,N−ジフェニル−アミノ)トリフェニルアミン、4,4
’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニル
アミンなどのスターバースト型芳香族アミン化合物が挙げられる。ここに述べた物質は、
主に10−6cm/Vs以上の正孔移動度を有する物質である。但し、電子よりも正孔
の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送層10
12は、単層のものだけでなく、上記物質の混合層、あるいは二層以上積層したものであ
ってもよい。
また、PMMAのような電気的に不活性な高分子化合物に、正孔輸送性材料を添加しても
よい。
また、ポリ(N−ビニルカルバゾール)(略称:PVK)やポリ(4−ビニルトリフェニ
ルアミン)(略称:PVTPA)、ポリ[N−(4−{N’−[4−(4−ジフェニルア
ミノ)フェニル]フェニル−N’−フェニルアミノ}フェニル)メタクリルアミド](略
称:PTPDMA)ポリ[N,N’−ビス(4−ブチルフェニル)−N,N’−ビス(フ
ェニル)ベンジジン](略称:Poly−TPD)などの高分子化合物を用いてもよく、
さらに上記高分子化合物に上記正孔輸送性材料を適宜添加してもよい。さらに、トリス(
p−エナミン置換−アミノフェニル)アミン化合物、2,7−ジアミノ−9−フルオレニ
リデン化合物、トリ(p−N−エナミン置換−アミノフェニル)ベンゼン化合物、アリー
ル基が少なくとも1つ置換したエテニル基が一つ又は2つ置換したピレン化合物、N,N
’−ジ(ビフェニル−4−イル)−N,N’−ジフェニルビフェニル−4,4’−ジアミ
ン、N,N,N’,N’−テトラ(ビフェニル−4−イル)ビフェニル−4,4’−ジア
ミン、N,N,N’,N’−テトラ(ビフェニル−4−イル)−3,3’−ジエチルビフ
ェニル−4,4’−ジアミン、2,2’−(メチレンジ−4,1−フェニレン)ビス[4
,5−ビス(4−メトキシフェニル)−2H−1,2,3−トリアゾール]、2,2’−
(ビフェニル−4,4’−ジイル)ビス(4,5−ジフェニル−2H−1,2,3−トリ
アゾール)、2,2’−(3,3’−ジメチルビフェニル−4,4’−ジイル)ビス(4
,5−ジフェニル−2H−1,2,3−トリアゾール)、ビス[4−(4,5−ジフェニ
ル−2H−1,2,3−トリアゾール−2−イル)フェニル](メチル)アミン等も正孔
輸送層1012に用いることができる。
発光層1013は、発光性の物質を含む層であり、種々の材料を用いることができる。例
えば、発光性の物質としては、蛍光を発光する蛍光性化合物や燐光を発光する燐光性化合
物を用いることができる。以下に、発光層に用いることのできる有機化合物材料を説明す
る。ただし、EL素子1025に適用可能な材料はこれらに限定されるものではない。
青色〜青緑色の発光は、例えば、ペリレン、2,5,8,11−テトラ−t−ブチルペリ
レン(略称:TBP)、9,10−ジフェニルアントラセンなどをゲスト材料として用い
、適当なホスト材料に分散させることによって得られる。また、4,4’−ビス(2,2
−ジフェニルビニル)ビフェニル(略称:DPVBi)などのスチリルアリーレン誘導体
や、9,10−ジ−2−ナフチルアントラセン(略称:DNA)、9,10−ビス(2−
ナフチル)−2−t−ブチルアントラセン(略称:t−BuDNA)などのアントラセン
誘導体から得ることができる。また、ポリ(9,9−ジオクチルフルオレン)等のポリマ
ーを用いても良い。また、青色発光のゲスト材料としては、スチリルアミン誘導体が好ま
しく、N,N’−ビス[4−(9H−カルバゾール−9−イル)フェニル]−N,N’−
ジフェニルスチルベン−4,4’−ジアミン(略称:YGA2S)や、N,N’−ジフェ
ニル−N,N’−ビス(9−フェニル−9H−カルバゾール−3−イル)スチルベン−4
,4’−ジアミン(略称:PCA2S)などが挙げられる。特にYGA2Sは、450n
m付近にピークを有しており好ましい。また、ホスト材料としては、アントラセン誘導体
が好ましく、9,10−ビス(2−ナフチル)−2−t−ブチルアントラセン(略称:t
−BuDNA)や、9−[4−(10−フェニル−9−アントリル)フェニル]−9H−
カルバゾール(略称:CzPA)が好適である。特に、CzPAは電気化学的に安定であ
るため好ましい。
青緑色〜緑色の発光は、例えば、クマリン30、クマリン6などのクマリン系色素や、ビ
ス[2−(2,4−ジフルオロフェニル)ピリジナト]ピコリナトイリジウム(略称:F
Irpic)、ビス(2−フェニルピリジナト)アセチルアセトナトイリジウム(Ir(
ppy)(acac))などをゲスト材料として用い、適当なホスト材料に分散させる
ことによって得られる。また、上述のペリレンやTBPを5wt%以上の高濃度で適当な
ホスト材料に分散させることによっても得られる。また、BAlq、Zn(BTZ)
ビス(2−メチル−8−キノリノラト)クロロガリウム(Ga(mq)Cl)などの金
属錯体からも得ることができる。また、ポリ(p−フェニレンビニレン)等のポリマーを
用いても良い。また、青緑色〜緑色の発光層のゲスト材料としては、アントラセン誘導体
が効率の高い発光が得られるため好ましい。例えば、9,10−ビス{4−[N−(4−
ジフェニルアミノ)フェニル−N−フェニル]アミノフェニル}−2−tert−ブチル
アントラセン(略称:DPABPA)を用いることにより、高効率な青緑色発光が得られ
る。また、2位にアミノ基が置換されたアントラセン誘導体は高効率な緑色発光が得られ
るため好ましく、N−(9,10−ジフェニル−2−アントリル)−N,9−ジフェニル
−9H−カルバゾール−3−アミン(略称:2PCAPA)が特に長寿命であり好適であ
る。これらのホスト材料としてはアントラセン誘導体が好ましく、先に述べたCzPAが
電気化学的に安定であるため好ましい。また、緑色発光と青色発光を組み合わせ、青色か
ら緑色の波長領域に2つのピークを持つEL素子1025を作製する場合、青色発光層の
ホストにCzPAのような電子輸送性のアントラセン誘導体を用い、緑色発光層のホスト
にNPBのようなホール輸送性の芳香族アミン化合物を用いると、青色発光層と緑色発光
層との界面で発光が得られるため好ましい。すなわちこの場合、2PCAPAのような緑
色発光材料のホストとしては、NPBの如き芳香族アミン化合物が好ましい。
黄色〜橙色の発光は、例えば、ルブレン、4−(ジシアノメチレン)−2−[p−(ジメ
チルアミノ)スチリル]−6−メチル−4H−ピラン(略称:DCM1)、4−(ジシア
ノメチレン)−2−メチル−6−(9−ジュロリジル)エテニル−4H−ピラン(略称:
DCM2)、ビス[2−(2−チエニル)ピリジナト]アセチルアセトナトイリジウム(
Ir(thp)(acac))、ビス(2−フェニルキノリナト)アセチルアセトナト
イリジウム(Ir(pq)(acac))などをゲスト材料として用い、適当なホスト
材料に分散させることによって得られる。特に、ゲスト材料としてルブレンのようなテト
ラセン誘導体が、高効率かつ化学的に安定であるため好ましい。この場合のホスト材料と
しては、NPBのような芳香族アミン化合物が好ましい。他のホスト材料としては、ビス
(8−キノリノラト)亜鉛(II)(略称:Znq)やビス[2−シンナモイル−8−
キノリノラト]亜鉛(略称:Znsq)などの金属錯体を用いることができる。また、
ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン)等のポリマーを用いても良
い。
橙色〜赤色の発光は、例えば、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチ
ルアミノ)スチリル]−4H−ピラン(略称:BisDCM)、4−(ジシアノメチレン
)−2,6−ビス[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:
BisDCJ)、4−(ジシアノメチレン)−2−メチル−6−(9−ジュロリジル)エ
テニル−4H−ピラン(略称:DCM2)、ビス[2−(2−チエニル)ピリジナト]ア
セチルアセトナトイリジウム(略称:Ir(thp)(acac))、などをゲスト材
料として用い、適当なホスト材料に分散させることによって得られる。ビス(8−キノリ
ノラト)亜鉛(II)(略称:Znq)やビス[2−シンナモイル−8−キノリノラト
]亜鉛(略称:Znsq)などの金属錯体からも得ることができる。また、ポリ(3−
アルキルチオフェン)等のポリマーを用いても良い。赤色発光を示すゲスト材料としては
、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H
−ピラン(略称:BisDCM)、4−(ジシアノメチレン)−2,6−ビス[2−(ジ
ュロリジン−9−イル)エテニル]−4H−ピラン(略称:BisDCJ)、4−(ジシ
アノメチレン)−2−メチル−6−(9−ジュロリジル)エテニル−4H−ピラン(略称
:DCM2)、{2−イソプロピル−6−[2−(2,3,6,7−テトラヒドロ−1,
1,7,7−テトラメチル−1H,5H−ベンゾ[ij]キノリジン−9−イル)エテニ
ル]−4H−ピラン−4−イリデン}プロパンジニトリル(略称:DCJTI)、{2,
6−ビス[2−(2,3,6,7−テトラヒドロ−8−メトキシ−1,1,7,7−テト
ラメチル−1H,5H−ベンゾ[ij]キノリジン−9−イル)エテニル]−4H−ピラ
ン−4−イリデン}プロパンジニトリル(略称:BisDCJTM)のような4H−ピラ
ン誘導体が高効率であり、好ましい。特に、DCJTI、BisDCJTMは、620n
m付近に発光ピークを有するため好ましい。
なお、発光層1013としては、上述した発光性の物質(ゲスト材料)を他の物質(ホス
ト材料)に分散させた構成としてもよい。発光性の高い物質を分散させるための物質とし
ては、各種のものを用いることができ、発光性の高い物質よりも最低空軌道準位(LUM
O準位)が高く、最高被占有軌道準位(HOMO準位)が低い物質を用いることが好まし
い。
発光性の物質を分散させるための物質としては、具体的には、トリス(8−キノリノラト
)アルミニウム(III)(略称:Alq)、トリス(4−メチル−8−キノリノラト)
アルミニウム(III)(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]キ
ノリナト)ベリリウム(II)(略称:BeBq)、ビス(2−メチル−8−キノリノ
ラト)(4−フェニルフェノラト)アルミニウム(III)(略称:BAlq)、ビス(
8−キノリノラト)亜鉛(II)(略称:Znq)、ビス[2−(2−ベンゾオキサゾ
リル)フェノラト]亜鉛(II)(略称:ZnPBO)、ビス[2−(2−ベンゾチアゾ
リル)フェノラト]亜鉛(II)(略称:ZnBTZ)などの金属錯体、2−(4−ビフ
ェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(
略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−
オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−ビフェニリル
)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール
(略称:TAZ)、2,2’,2’’−(1,3,5−ベンゼントリイル)トリス(1−
フェニル−1H−ベンゾイミダゾール)(略称:TPBI)、バソフェナントロリン(略
称:BPhen)、バソキュプロイン(略称:BCP)などの複素環化合物や、9−[4
−(10−フェニル−9−アントリル)フェニル]−9H−カルバゾール(略称:CzP
A)、3,6−ジフェニル−9−[4−(10−フェニル−9−アントリル)フェニル]
−9H−カルバゾール(略称:DPCzPA)、9,10−ビス(3,5−ジフェニルフ
ェニル)アントラセン(略称:DPPA)、9,10−ジ(2−ナフチル)アントラセン
(略称:DNA)、2−tert−ブチル−9,10−ジ(2−ナフチル)アントラセン
(略称:t−BuDNA)、9,9’−ビアントリル(略称:BANT)、9,9’−(
スチルベン−3,3’−ジイル)ジフェナントレン(略称:DPNS)、9,9’−(ス
チルベン−4,4’−ジイル)ジフェナントレン(略称:DPNS2)、3,3’,3’
’−(ベンゼン−1,3,5−トリイル)トリピレン(略称:TPB3)、9,10−ジ
フェニルアントラセン(略称:DPAnth)、6,12−ジメトキシ−5,11−ジフ
ェニルクリセンなどの縮合芳香族化合物、N,N−ジフェニル−9−[4−(10−フェ
ニル−9−アントリル)フェニル]−9H−カルバゾール−3−アミン(略称:CzA1
PA)、4−(10−フェニル−9−アントリル)トリフェニルアミン(略称:DPhP
A)、N,9−ジフェニル−N−[4−(10−フェニル−9−アントリル)フェニル]
−9H−カルバゾール−3−アミン(略称:PCAPA)、N,9−ジフェニル−N−{
4−[4−(10−フェニル−9−アントリル)フェニル]フェニル}−9H−カルバゾ
ール−3−アミン(略称:PCAPBA)、N−(9,10−ジフェニル−2−アントリ
ル)−N,9−ジフェニル−9H−カルバゾール−3−アミン(略称:2PCAPA)、
NPB(またはα−NPD)、TPD、DFLDPBi、BSPBなどの芳香族アミン化
合物などを用いることができる。
また、発光性の物質を分散させるための物質は複数種用いることができる。例えば、結晶
化を抑制するためにルブレン等の結晶化を抑制する物質をさらに添加してもよい。また、
発光性の物質へのエネルギー移動をより効率良く行うためにNPB、あるいはAlq等を
さらに添加してもよい。
発光性の物質を他の物質に分散させた構成とすることにより、発光層1013の結晶化を
抑制することができる。また、発光性の物質の濃度が高いことによる濃度消光を抑制する
ことができる。
電子輸送層1014は、電子輸送性の高い物質を含む層である。電子輸送性の高い物質と
しては、例えば、トリス(8−キノリノラト)アルミニウム(III)(略称:Alq)
、トリス(4−メチル−8−キノリノラト)アルミニウム(III)(略称:Almq
)、ビス(10−ヒドロキシベンゾ[h]キノリナト)ベリリウム(略称:BeBq
、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略
称:BAlq)など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からな
る層である。また、この他ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]
亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾ
ラト]亜鉛(略称:Zn(BTZ))などのオキサゾール系、チアゾール系配位子を有
する金属錯体なども用いることができる。さらに、金属錯体以外にも、2−(4−ビフェ
ニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略
称:PBD)や、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−
オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−ビフェニリル
)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール
(略称:TAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略
称:BCP)、ビス[3−(1H−ベンゾイミダゾール−2−イル)フルオレン−2−オ
ラト]亜鉛(II)、ビス[3−(1H−ベンゾイミダゾール−2−イル)フルオレン−
2−オラト]ベリリウム(II)、ビス[2−(1H−ベンゾイミダゾール−2−イル)
ジベンゾ[b、d]フラン−3−オラト](フェノラト)アルミニウム(III)、ビス
[2−(ベンゾオキサゾール−2−イル)−7,8−メチレンジオキシジベンゾ[b、d
]フラン−3−オラト](2−ナフトラト)アルミニウム(III)なども用いることが
できる。ここに述べた物質は、主に10−6cm/Vs以上の電子移動度を有する物質
である。なお、正孔よりも電子の輸送性の高い物質であれば、上記以外の物質を電子輸送
層1014として用いても構わない。また、電子輸送層1014は、単層のものだけでな
く、上記物質からなる層が二層以上積層したものとしてもよい。
電子注入層1015は、電子注入性の高い物質を含む層である。電子注入性の高い物質と
しては、フッ化リチウム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(C
aF)等のアルカリ金属、アルカリ土類金属、またはこれらの化合物が挙げられる。ま
た、有機化合物(好ましくは、電子輸送性を有する有機化合物)と無機化合物(好ましく
は、アルカリ金属、アルカリ土類金属、希土類金属、またはそれらの化合物)とを複合し
てなる電子注入性複合材料を用いることもできる。電子注入性複合材料としては、例えば
Alq中にマグネシウム(Mg)を含有させたもの等を用いることができる。この様な構
造とすることにより、陰極1002からの電子注入効率をより高めることができる。
なお、電子注入層1015として、上述した電子注入性複合材料を用いた場合には、仕事
関数に関わらずAl、Ag、ITO、珪素若しくは酸化珪素を含有したITO等様々な導
電性材料を陰極1002の材料として用いることができる。
以上の層を適宜組み合わせて積層することにより、EL層1003を形成することができ
る。なお、発光層1013を2層以上の積層構造としても良い。発光層1013を2層以
上の積層構造とし、各々の発光層に用いる発光物質の種類を変えることにより様々な発光
色を得ることができる。また、発光物質として発光色の異なる複数の発光物質を用いるこ
とにより、ブロードなスペクトルの発光や白色発光を得ることもできる。特に、高輝度が
必要とされるバックライト用途には、発光層を積層させた構造が好適である。
また、EL層1003の形成方法としては、用いる材料に応じて種々の方法(例えば、乾
式法や湿式法等)適宜選択することができる。例えば、真空蒸着法、スパッタリング法、
インクジェット法、スピンコート法、等を用いることができる。また、各層で異なる方法
を用いて形成してもよい。
また、本実施の形態に示すEL素子1025の作製方法としては、ドライプロセス(例え
ば、真空蒸着法、スパッタリング法)、ウェットプロセス(例えば、インクジェット法、
スピンコート法等)を問わず、種々の方法を用いて形成することができる。
なお、本実施の形態に示すEL素子1025の構成は、図5(C)に示すように一対の電
極間にEL層1003が複数積層された構造、所謂、積層型素子の構成であってもよい。
但し、EL層1003が、例えばn(nは2以上の自然数)層の積層構造を有する場合に
は、m(mは自然数、mは、1以上n−1以下)番目のEL層と、(m+1)番目のEL
層との間には、それぞれ中間層1004が挟まれた構造を有する。
なお、中間層1004とは、陽極1001と陰極1002に電圧を印加したときに、中間
層1004に接して形成される陽極1001側の一方のEL層1003に対して電子を注
入する機能を有し、陰極1002側の他方のEL層1003に正孔を注入する機能を有す
る。
中間層1004は、上述した有機化合物と無機化合物との複合材料(正孔注入性複合材料
や電子注入性複合材料)の他、金属酸化物等の材料を適宜組み合わせて形成することがで
きる。なお、正孔注入性複合材料とその他の材料とを組み合わせて用いることがより好ま
しい。中間層1004に用いるこれらの材料は、キャリア注入性、キャリア輸送性に優れ
ているため、EL素子1025の低電流駆動、および低電圧駆動を実現することができる
積層型素子の構成において、EL層が2層積層された構成を有する場合において、第1の
EL層から得られる発光の発光色と第2のEL層から得られる発光の発光色を補色の関係
にすることによって、白色発光を外部に取り出すことができる。なお、第1のEL層およ
び第2のEL層のそれぞれが補色の関係にある複数の発光層を有する構成としても、白色
発光が得られる。補色の関係としては、青色と黄色、あるいは青緑色と赤色などが挙げら
れる。青色、黄色、青緑色、赤色に発光する物質としては、例えば、先に列挙した発光物
質の中から適宜選択すればよい。
以下に、第1のEL層および第2のEL層のそれぞれが補色の関係にある複数の発光層を
有し、白色発光が得られる構成の一例を示す。
例えば、第1のEL層は、青色〜青緑色の波長領域にピークを有する発光スペクトルを示
す第1の発光層と、黄色〜橙色の波長領域にピークを有する発光スペクトルを示す第2の
発光層とを有し、第2のEL層は、青緑色〜緑色の波長領域にピークを有する発光スペク
トルを示す第3の発光層と、橙色〜赤色の波長領域にピークを有する発光スペクトルを示
す第4の発光層とを有するものとする。
この場合、第1のEL層からの発光は、第1の発光層および第2の発光層の両方からの発
光を合わせたものであるので、青色〜青緑色の波長領域および黄色〜橙色の波長領域の両
方にピークを有する発光スペクトルを示す。すなわち、第1のEL層は2波長型の白色ま
たは白色に近い色の発光を呈する。
また、第2のEL層からの発光は、第3の発光層および第4の発光層の両方からの発光を
合わせたものであるので、青緑色〜緑色の波長領域および橙色〜赤色の波長領域の両方に
ピークを有する発光スペクトルを示す。すなわち、第2のEL層は、第1のEL層とは異
なる2波長型の白色または白色に近い色の発光を呈する。
したがって、第1のEL層からの発光および第2のEL層からの発光を重ね合わせること
により、青色〜青緑色の波長領域、青緑色〜緑色の波長領域、黄色〜橙色の波長領域、橙
色〜赤色の波長領域をカバーする白色発光を得ることができる。
なお、上述した積層型素子の構成において、積層されるEL層の間に中間層を配置するこ
とにより、電流密度を低く保ったまま、高輝度領域での長寿命素子を実現することができ
る。また、電極材料の抵抗による電圧降下を小さくできるので、大面積での均一発光が可
能となる。
なお図4(A)乃至(C)、図5(A)乃至(C)で説明するバックライト部は、輝度を
調整する構成としてもよい。例えば、液晶表示装置の周りの照度に応じて輝度を調整する
構成としてもよいし、表示される画像信号に応じて輝度を調整する構成としてもよい。
なお、カラー表示を行う場合は、カラーフィルタを組み合わせることで表示が可能である
。また、他の光学フィルム(偏光フィルム、位相差フィルム、反射防止フィルムなど)も
組み合わせて用いることができる。なお、バックライトにRGBの発光ダイオード等を配
置し、時分割によりカラー表示する継時加法混色法(フィールドシーケンシャル法)を採
用するときには、カラーフィルタを設けない。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることが可能である。
(実施の形態4)
本実施の形態では、本明細書に開示する液晶表示装置に適用できるトランジスタの例を示
す。本明細書に開示する液晶表示装置に適用できるトランジスタの構造は特に限定されず
、例えばゲート電極が、ゲート絶縁層を介して、酸化物半導体層の上側に配置されるトッ
プゲート構造、又はゲート電極が、ゲート絶縁層を介して、酸化物半導体層の下側に配置
されるボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、ト
ランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成され
るダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、
チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デ
ュアルゲート型でもよい。なお、図6(A)乃至(D)にトランジスタの断面構造の一例
を以下に示す。図6(A)乃至(D)に示すトランジスタは、半導体として酸化物半導体
を用いるものである。酸化物半導体を用いることのメリットは、トランジスタのオン状態
における電界効果移動度(最大値で5cm/Vsec以上、好ましくは最大値で10c
/Vsec〜150cm/Vsec)と、トランジスタのオフ状態において低いオ
フ電流(1aA/μm未満、さらに好ましくは室温にて10zA/μm未満、且つ、85
℃にて100zA/μm未満)が得られることである。
図6(A)に示すトランジスタ410は、ボトムゲート構造のトランジスタの一つであり
、逆スタガ型トランジスタともいう。
トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート
絶縁層402、酸化物半導体層403、ソース電極層405a、及びドレイン電極層40
5bを含む。また、トランジスタ410を覆い、酸化物半導体層403に積層する絶縁膜
407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている
図6(B)に示すトランジスタ420は、チャネル保護型(チャネルストップ型ともいう
)と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。
トランジスタ420は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート
絶縁層402、酸化物半導体層403、酸化物半導体層403のチャネル形成領域を覆う
チャネル保護層として機能する絶縁膜427、ソース電極層405a、及びドレイン電極
層405bを含む。また、トランジスタ420を覆い、保護絶縁層409が形成されてい
る。
図6(C)示すトランジスタ430はボトムゲート型のトランジスタであり、絶縁表面を
有する基板である基板400上に、ゲート電極層401、ゲート絶縁層402、ソース電
極層405a、ドレイン電極層405b、及び酸化物半導体層403を含む。また、トラ
ンジスタ430を覆い、酸化物半導体層403に接する絶縁膜407が設けられている。
絶縁膜407上にはさらに保護絶縁層409が形成されている。
トランジスタ430においては、ゲート絶縁層402は基板400及びゲート電極層40
1上に接して設けられ、ゲート絶縁層402上にソース電極層405a、ドレイン電極層
405bが接して設けられている。そして、ゲート絶縁層402、及びソース電極層40
5a、ドレイン電極層405b上に酸化物半導体層403が設けられている。
図6(D)に示すトランジスタ440は、トップゲート構造のトランジスタの一つである
。トランジスタ440は、絶縁表面を有する基板400上に、絶縁層437、酸化物半導
体層403、ソース電極層405a、及びドレイン電極層405b、ゲート絶縁層402
、ゲート電極層401を含み、ソース電極層405a、ドレイン電極層405bにそれぞ
れ配線層436a、配線層436bが接して設けられ電気的に接続している。
本実施の形態では、上述のとおり、半導体層として酸化物半導体層403を用いる。酸化
物半導体層403に用いる酸化物半導体としては、四元系金属酸化物であるIn−Sn−
Ga−Zn−O系酸化物半導体や、三元系金属酸化物であるIn−Ga−Zn−O系酸化
物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導体
、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn−
Al−Zn−O系酸化物半導体や、二元系金属酸化物であるIn−Zn−O系酸化物半導
体、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg−O系
酸化物半導体、Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体や、In
−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O系酸化物半導体などを用いるこ
とができる。また、上記酸化物半導体にSiOを含んでもよい。ここで、例えば、In
−Ga−Zn−O系酸化物半導体とは、インジウム(In)、ガリウム(Ga)、亜鉛(
Zn)を有する酸化物膜、という意味であり、その化学量論比はとくに問わない。また、
InとGaとZn以外の元素を含んでもよい。
また、酸化物半導体層403は、化学式InMO(ZnO)(m>0、且つ、mは整
数でない)で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、Mnお
よびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及び
Al、Ga及びMn、またはGa及びCoなどがある。
酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ状
態における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信
号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。
よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効
果を奏する。
また、酸化物半導体層403を用いたトランジスタ410、420、430、440は、
比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装
置の画素部に上記トランジスタを用いることで、色分離を抑制することができ、高画質な
画像を提供することができる。また、上記トランジスタは、同一基板上に駆動回路部また
は画素部に作り分けて作製することができるため、液晶表示装置の部品点数を削減するこ
とができる。
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、バリウ
ムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
ボトムゲート構造のトランジスタ410、420、430において、下地膜となる絶縁膜
を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防
止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒
化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
ゲート電極層401の材料は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて、単層でまたは積層して形成することができる。
ゲート絶縁層402は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層
、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハ
フニウム層を単層で又は積層して形成することができる。例えば、第1のゲート絶縁層と
してプラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン層(SiN
(y>0))を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm
以上300nm以下の酸化シリコン層(SiO(x>0))を積層して、合計膜厚20
0nmのゲート絶縁層とする。
ソース電極層405a、ドレイン電極層405bに用いる導電膜としては、例えば、Al
、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素を含む金属膜、または上述し
た元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン
膜)等を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方また
は双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜
、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としても良い。
ソース電極層405a、ドレイン電極層405bに接続する配線層436a、配線層43
6bのような導電膜も、ソース電極層405a、ドレイン電極層405bと同じ材料を用
いることができる。
また、ソース電極層405a、ドレイン電極層405b(これと同じ層で形成される配線
層を含む)となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸
化物としては酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO
)、酸化インジウム酸化スズ合金(In―SnO、ITOと略記する)、酸化イ
ンジウム酸化亜鉛合金(In―ZnO)またはこれらの金属酸化物材料に酸化シリ
コンを含ませたものを用いることができる。
絶縁膜407、427、437は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸
化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができ
る。
また、酸化物半導体層の上方に設けられる保護絶縁層409は、窒化シリコン膜、窒化ア
ルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いる
ことができる。
また、保護絶縁層409上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜
を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル樹脂、ベンゾシクロブ
テン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材
料(low−k材料)等を用いることができる。なお、これらの材料で形成される絶縁膜
を複数積層させることで、平坦化絶縁膜を形成してもよい。
このようなトランジスタを用いた液晶表示装置の画素の一例を図13と図14に示す。図
13は画素の平面図を示し、当該図中に示すA−B切断線に対応する断面図を図14に示
す。なお、図13はトランジスタ410が形成された基板400の平面図を示すものであ
り、図14はトランジスタ410が設けられた基板400側の構成に加え、対向基板41
6や液晶層414が設けられている構成を示す。以下の説明では図13と図14の両方を
参照して説明する。
トランジスタ410の構成は図6(A)と同様であり、ゲート電極層401、ゲート絶縁
層402、酸化物半導体層403を有している。画素を構成する場合、ゲート電極層40
1は一方向に延在するように形成されている。酸化物半導体層403はゲート絶縁層40
2を介してゲート電極層401と重畳するように設けられている。ソース電極層405a
とドレイン電極層405bは酸化物半導体層403の上層側に設けられている(なお、こ
こではソース電極層405aとドレイン電極層405bという呼び方は、トランジスタ4
10に接続される電極として区別するために便宜的に用いている)。ソース電極層405
aはゲート電極層401と交差する方向に延在している。保護絶縁層409上には画素電
極411が設けられ、コンタクトホール412によってドレイン電極層405bと接続さ
れている。画素電極411は酸化インジウムスズ、酸化亜鉛、酸化スズなどの透光性電極
材料で形成されている。
また、保持容量419は適宜設ければ良く、これを設ける場合には、ゲート電極層401
と同じ層で形成される容量配線層417、容量電極層418によって形成する。容量配線
層417と容量電極層418の間には、誘電体としてゲート絶縁層402が延在しており
、これにより保持容量419が形成される。
画素電極411にはスリットを設けることで液晶の配向を制御することができる。このよ
うな構成は、VA(Vertical Alignment)方式において適用される。
VA方式とは、液晶パネルの液晶分子の配列を制御する方式の一種である。VA方式は、
電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。
なお、VA方式の他に、TN(Twisted Nematic)方式、MVA(Mul
ti−domain Vertical Alignment)方式、IPS(In−P
lane Switching)方式、CPA(Continuous Pinwhee
l Alignment)方式、PVA(Patterned Vertical Al
ignment)方式などを適用することもできる。
対向基板416側には対向電極415が設けられている。基板400と対向基板416の
間には液晶層414が設けられている。また、液晶層414と接するように配向膜413
が設けられている。配向膜413の配向処理は光配向法又はラビング法でなされている。
液晶層414の液晶相は、ネマチック相、スメクチック相、コレステリック相、ブルー相
などを用いることができる。
酸化物半導体層403がゲート絶縁層402を介してゲート電極層401と重畳するよう
に設けられたトランジスタ410と、トランジスタ410のソース側又はドレイン側に接
続された液晶を駆動する画素電極411と、画素電極411と対向するように設けられた
対向電極415と、画素電極411と対向電極415との間に設けられた液晶層414と
で一つのユニットが形成される。このユニットを一又は複数用いて画素(ピクセル)を形
成することができ、これをマトリクス状に配置することにより画像等を表示する表示パネ
ルを構成することができる。
このように、本実施の形態において、電界効果移動度が高く、オフ電流値が低い酸化物半
導体層を含むトランジスタを用いることにより、低消費電力の液晶表示装置を提供するこ
とができる。
(実施の形態5)
本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を図7を用い
て詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分は、上記実施
の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明
は省略する。
図7(A)乃至(E)にトランジスタの断面構造の一例を示す。図7(A)乃至(E)に
示すトランジスタ510は、図6(A)に示すトランジスタ410と同様なボトムゲート
構造の逆スタガ型トランジスタである。
以下、図7(A)乃至(E)を用い、基板505上にトランジスタ510を作製する工程
を説明する。
まず、絶縁表面を有する基板505上に導電膜を形成した後、第1のフォトリソグラフィ
工程によりゲート電極層511を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板505は、実施の形態4に示した基板400と同様な基板を用いる
ことができる。本実施の形態では基板505としてガラス基板を用いる。
下地膜となる絶縁膜を基板505とゲート電極層511との間に設けてもよい。下地膜は
、基板505からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層511の材料は、モリブデン、チタン、タンタル、タングステン、ア
ルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材
料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層511上にゲート絶縁層507を形成する。ゲート絶縁層507は
、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層
、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層
、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又
は積層して形成することができる。
本実施の形態の酸化物半導体は、不純物を除去され、I型化又は実質的にI型化された酸
化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対
して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。その
ため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。
例えば、μ波(例えば周波数2.45GHz)を用いた高密度プラズマCVDは、緻密で
絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体
と高品質ゲート絶縁層とが接することにより、界面準位を低減して界面特性を良好なもの
とすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
また、ゲート絶縁層507、酸化物半導体膜530に水素、水酸基及び水分がなるべく含
まれないようにするために、酸化物半導体膜530の成膜の前処理として、スパッタリン
グ装置の予備加熱室でゲート電極層511が形成された基板505、又はゲート絶縁層5
07までが形成された基板505を予備加熱し、基板505に吸着した水素、水分などの
不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオ
ポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこのような
加熱処理は、絶縁層516の成膜前に、ソース電極層515a及びドレイン電極層515
bまで形成した基板505にも同様に行ってもよい。
次いで、ゲート絶縁層507上に、膜厚2nm以上200nm以下、好ましくは5nm以
上30nm以下の酸化物半導体膜530を形成する(図7(A)参照)。
なお、酸化物半導体膜530をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層507の表面に付着してい
る粉状物質(パーティクル、ごみともいう)を除去することが好ましい。逆スパッタとは
、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧
を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰
囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜530に用いる酸化物半導体は、実施の形態4に示した酸化物半導体を用
いることができる。また、上記酸化物半導体にSiOを含んでもよい。本実施の形態で
は、酸化物半導体膜530としてIn−Ga−Zn−O系酸化物ターゲットを用いてスパ
ッタリング法により成膜する。この段階での断面図が図7(A)に相当する。また、酸化
物半導体膜530は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガ
スと酸素の混合雰囲気下においてスパッタ法により形成することができる。
酸化物半導体膜530をスパッタリング法で作製するためのターゲットとしては、例えば
、組成比として、In:Ga:ZnO=1:1:1[mol数比]の金属酸
化物ターゲットを用い、In−Ga−Zn−O膜を成膜する。また、このターゲットの材
料及び組成に限定されず、例えば、In:Ga:ZnO=1:1:2[mo
l数比]の金属酸化物ターゲットを用いてもよい。
また、金属酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以上
99.9%以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜し
た酸化物半導体膜は緻密な膜とすることができる。
酸化物半導体膜530を、成膜する際に用いるスパッタガスは水素、水、水酸基を含む化
合物、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を100℃以上600℃以下好
ましくは200℃以上400℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタガスを導入し、上記ターゲットを用いて基板505上に酸化物半導体
膜530を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例
えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好
ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであっ
てもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(HO)
など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるた
め、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa
、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質(パーティクル、ご
みともいう)が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体膜530を第2のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体
膜530の加工時に同時に行うことができる。
なお、ここでの酸化物半導体膜530のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜530のウェットエッ
チングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ITO07N(
関東化学社製)などを用いることができる。
次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400℃
以上750℃以下、または400℃以上基板の歪み点未満とする。ここでは、加熱処理装
置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450℃に
おいて1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水
素の再混入を防ぎ、酸化物半導体層531を得る(図7(B)参照)。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas R
apid Thermal Anneal)装置、LRTA(Lamp Rapid T
hermal Anneal)装置等のRTA(Rapid Thermal Anne
al)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置であ
る。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、第1の加熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すGRTAを行ってもよい。
なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上
好ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましく
は0.1ppm以下)とすることが好ましい。
また、第1の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純
度のNOガス、又は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)を導
入してもよい。酸素ガスまたはNOガスに、水、水素などが含まれないことが好ましい
。または、加熱処理装置に導入する酸素ガスまたはNOガスの純度を、6N以上好まし
くは7N以上(即ち、酸素ガスまたはNOガス中の不純物濃度を1ppm以下、好まし
くは0.1ppm以下)とすることが好ましい。酸素ガス又はNOガスの作用により、
脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化
物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高
純度化及び電気的にI型(真性)化する。
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜530に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
なお、第1の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体
層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びド
レイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体
膜530に第1の加熱処理を行う前でも行った後に行ってもよい。
また、酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行うことで、下地
部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域(非単結晶
領域)、即ち、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成して
もよい。例えば、3nm以上15nm以下の第1の酸化物半導体膜を成膜し、窒素、酸素
、希ガス、または乾燥空気の雰囲気下で450℃以上850℃以下、好ましくは550℃
以上750℃以下の第1の加熱処理を行い、表面の領域に結晶領域(板状結晶を含む)を
有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2
の酸化物半導体膜を形成し、450℃以上850℃以下、好ましくは600℃以上700
℃以下の第2の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、上方に結
晶成長させ、第2の酸化物半導体膜を結晶化させ、結果として膜厚の厚い結晶領域を有す
る酸化物半導体層を形成してもよい。
次いで、ゲート絶縁層507、及び酸化物半導体層531上に、ソース電極層及びドレイ
ン電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。ソース電極
層、及びドレイン電極層に用いる導電膜としては、実施の形態4に示したソース電極層4
05a、ドレイン電極層405bに用いる材料を用いることができる。
第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層515a、ドレイン電極層515bを形成した後、レジスト
マスクを除去する(図7(C)参照)。
第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレ
ーザ光やArFレーザ光を用いるとよい。酸化物半導体層531上で隣り合うソース電極
層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタの
チャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、
数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviol
et)を用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うと
よい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、
回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層531がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体層531を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体層531は一部のみがエッチングされ、溝
部(凹部)を有する酸化物半導体層となることもある。
本実施の形態では、導電膜としてTi膜を用い、酸化物半導体層531にはIn−Ga−
Zn−O系酸化物半導体を用いたので、Ti膜のエッチャントとしてアンモニア過水(3
1重量%過酸化水素水:28重量%アンモニア水:水=5:2:2)を用いる。
次いで、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った
場合、酸化物半導体層を大気に触れさせることなく、酸化物半導体層の一部に接する保護
絶縁膜となる絶縁層516を形成する。
絶縁層516は、少なくとも1nmの膜厚とし、スパッタ法など、絶縁層516に水、水
素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層516に水
素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中
の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化(N型化)してし
まい、寄生チャネルが形成されるおそれがある。よって、絶縁層516はできるだけ水素
を含まない膜になるように、成膜方法に水素を用いないことが重要である。
酸化物半導体層に接して形成する絶縁層516は、水分や、水素イオンや、OHなどの
不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表
的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アル
ミニウム膜などを用いる。本実施の形態では、絶縁層516として膜厚200nmの酸化
シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300
℃以下とすればよく、本実施の形態では100℃とする。酸化シリコン膜のスパッタ法に
よる成膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸
素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンター
ゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを
用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコンを形成することができる。
酸化物半導体膜530の成膜時と同様に、絶縁層516の成膜室内の残留水分を除去する
ためには、吸着型の真空ポンプ(クライオポンプなど)を用いることが好ましい。クライ
オポンプを用いて排気した成膜室で成膜した絶縁層516に含まれる不純物の濃度を低減
できる。また、絶縁層516の成膜室内の残留水分を除去するための排気手段としては、
ターボポンプにコールドトラップを加えたものであってもよい。
絶縁層516を、成膜する際に用いるスパッタガスは水素、水、水酸基を有する化合物、
又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理(好ましくは2
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲
気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導
体層の一部(チャネル形成領域)が絶縁層516と接した状態で加熱される。
以上の工程を経ることによって、酸化物半導体層に対して第1の加熱処理を行って水素、
水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意
図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成
する主成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は高
純度化及び電気的にI型(真性)化する。
以上の工程でトランジスタ510が形成される(図7(D)参照)。
また、絶縁層516に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後
の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの
不純物を拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する
絶縁層516上にさらに保護絶縁層506を形成してもよい。保護絶縁層は、水分などの
不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化
シリコン膜、窒化アルミニウム膜などを用いる。本実施の形態では、RFスパッタ法は量
産性が良いため、保護絶縁層506として窒化シリコン膜をRFスパッタ法を用いて形成
する(図7(E)参照)。
本実施の形態では、保護絶縁層506として、絶縁層516まで形成された基板505を
100℃〜400℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッ
タガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場
合においても、絶縁層516と同様に、処理室内の残留水分を除去しつつ保護絶縁層50
6を成膜することが好ましい。
保護絶縁層の形成後、さらに大気中、100℃以上200℃以下、1時間以上30時間以
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から、100℃以上200℃以下の加熱温度への昇温と、加熱温度から室温ま
での降温を複数回くりかえして行ってもよい。
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトラ
ンジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶
表示装置の画素部に高純度化された酸化物半導体層を含むトランジスタを用いることで、
色分離を抑制することができ、高画質な画像を提供することができる。また、高純度化さ
れた酸化物半導体層を含むトランジスタを有する駆動回路部と画素部を同一基板上に形成
できるため、液晶表示装置の部品点数を削減することができる。
高純度化された酸化物半導体を用いたトランジスタの電界効果移動度を求めた結果につい
て説明する。
上述した本実施の形態の作製方法に従って、高純度化された酸化物半導体(膜厚50nm
のIn−Ga−Zn−O系酸化物半導体膜)を用いてトランジスタ(L/W=10μm/
50μm)を作製し、基板温度を室温とし、ソース−ドレイン間電圧(以下、ドレイン電
圧またはVdという)を10Vとし、ソース−ゲート間電圧(以下、ゲート電圧またはV
gという)を−30V〜+30Vまで変化させたときのソース−ドレイン電流(以下、ド
レイン電流またはIdという)の変化特性、すなわちVg−Id特性を測定した。なお、
図8では、Vgを−5V〜+30Vまでの範囲で示している。図8に示すように高純度化
された酸化物半導体層を含むトランジスタの電界移動度の最大値は、10.7cm/V
secであることが確認できる。
高純度化された酸化物半導体を含むトランジスタを用いることにより、オフ状態における
電流値(オフ電流値)をより低くすることができる。よって、画像信号等の電気信号の保
持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動
作の頻度をより少なくすることができるため、消費電力を抑制する効果を高くできる。
高純度化された酸化物半導体を用いたトランジスタのオフ電流を求めた結果について説明
する。
上述した本実施の形態の作製方法に従って、高純度化された酸化物半導体を用いてトラン
ジスタを作製した。まず、高純度化された酸化物半導体を用いたトランジスタのオフ電流
が十分に小さいことを考慮して、チャネル幅Wが1cmと十分に大きいトランジスタを用
意してオフ電流の測定を行った。チャネル幅Wが1cmのトランジスタのオフ電流を測定
した結果を図9に示す。図9において、横軸はゲート電圧Vg、縦軸はドレイン電流Id
である。ドレイン電圧Vdが+1Vまたは+10Vの場合、ゲート電圧Vgが−5Vから
−20Vの範囲では、トランジスタのオフ電流は、検出限界である1×10−13A以下
であることがわかった。また、トランジスタのオフ電流(ここでは、単位チャネル幅(1
μm)あたりの値)は10aA/μm(1×10−17A/μm)以下となることがわか
った。
次に、高純度化された酸化物半導体を用いたトランジスタのオフ電流をさらに正確に求め
た結果について説明する。上述したように、高純度化された酸化物半導体を用いたトラン
ジスタのオフ電流は、測定器の検出限界である1×10−13A以下であることがわかっ
た。そこで、特性評価用素子を作製し、より正確なオフ電流の値(上記測定における測定
器の検出限界以下の値)を求めた結果について説明する。
電流測定方法に用いた特性評価用素子について、以下に説明する。
特性評価用素子は、3つ並列に接続された測定系を用いる。それぞれの測定系は、容量素
子、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトラン
ジスタを有する。第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び
第4のトランジスタは、本実施の形態に従って作製し、図7(D)に示したトランジスタ
510と同じ構造のものを使用した。
一つの測定系は、第1のトランジスタのソース端子およびドレイン端子の一方と、容量素
子の端子の一方と、第2のトランジスタのソース端子およびドレイン端子の一方は、電源
(V2を与える電源)に接続する。また、第1のトランジスタのソース端子およびドレイ
ン端子の他方と、第3のトランジスタのソース端子およびドレイン端子の一方と、容量素
子の端子の他方と、第2のトランジスタのゲート端子とは、接続する。また、第3のトラ
ンジスタのソース端子およびドレイン端子の他方と、第4のトランジスタのソース端子お
よびドレイン端子の一方と、第4のトランジスタのゲート端子は、電源(V1を与える電
源)に接続する。また、第2のトランジスタのソース端子およびドレイン端子の他方と、
第4のトランジスタのソース端子およびドレイン端子の他方とを接続し、出力端子とする
なお、第1のトランジスタのゲート端子には、第1のトランジスタのオン状態と、オフ状
態を制御する電位Vext_b2が供給され、第3のトランジスタのゲート端子には、第
3のトランジスタのオン状態と、オフ状態を制御する電位Vext_b1が供給される。
また、出力端子からは電位Voutが出力される。
次に、上記の測定系を用いてオフ電流の測定を行う。
まず初期化期間において第1のトランジスタのソース端子とドレイン端子の間、及び第3
のトランジスタのソース端子とドレイン端子の間に電位差を付与する。初期化が終了した
後は、第1と第3のトランジスタのオフ電流に起因し、時間の経過と共に第2のトランジ
スタのゲート端子の電位が変動する。従って、時間の経過と共に、出力端子の出力電位V
outの電位も変化することとなる。こうして得られた出力電位Voutから、オフ電流
を算出することができる。
第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトランジス
タは、それぞれチャネル長L=10μm、チャネル幅W=50μmの、高純度化した酸化
物半導体を用いたトランジスタである。また、並列された3つ測定系において、第1の測
定系の容量素子の容量値を100fFとし、第2の測定系の容量素子の容量値を1pFと
し、第3の測定系の容量素子の容量値を3pFとした。
なお、第1のトランジスタのソース端子とドレイン端子の間、及び第3のトランジスタの
ソース端子とドレイン端子の間に電位差を付与するために、V1とV2は適宜5V、ある
いは0Vの電圧とした。また、測定は10〜300secごとに行い、電位Voutの測
定は100msecの期間行った。また、初期化終了後30000sec経過するまで測
定を行った。
図10には、上記電流測定によって算出されたオフ電流を示す。なお、図10は、ソース
−ドレイン電圧Vと、オフ電流Iとの関係を表すものである。図10から、ソース−ドレ
イン電圧が4Vにおいて、オフ電流は約40zA/μmであることが分かった。また、ソ
ース−ドレイン電圧が3.1Vにおいて、オフ電流は10zA/μm以下であることが分
かった。なお、1zAは10−21Aを表す。
以上、本実施の形態により、高純度化された酸化物半導体を用いたトランジスタでは、オ
フ電流が十分に小さくなることが確認された。
(実施の形態6)
本明細書に開示する液晶表示装置は、さまざまな電子機器(遊技機も含む)に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョ
ン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともい
う)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例につい
て説明する。
図11(A)は電子書籍(E−bookともいう)であり、筐体9630、表示部963
1、操作キー9632、太陽電池9633、充放電制御回路9634を有することができ
る。図11(A)に示した電子書籍は、様々な情報(静止画、動画、テキスト画像など)
を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示
した情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制
御する機能等を有することができる。なお、図11(A)では充放電制御回路9634の
一例としてバッテリー9635、DCDCコンバータ(以下、コンバータと略記)963
6を有する構成について示している。実施の形態1乃至5のいずれかで示した液晶表示装
置を表示部9631に適用することにより低消費電力な電子書籍とすることができる。
図11(A)に示す構成とすることにより、表示部9631として半透過型、又は反射型
の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想され、太陽電池963
3による発電、及びバッテリー9635での充電を効率よく行うことができ、好適である
。なお太陽電池9633は、筐体9630の空きスペース(表面や裏面)に適宜設けるこ
とができるため、効率的なバッテリー9635の充電を行う構成とすることができるため
好適である。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化
を図れる等の利点がある。
また図11(A)に示す充放電制御回路9634の構成、及び動作について図11(B)
にブロック図を示し説明する。図11(B)には、太陽電池9633、バッテリー963
5、コンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部96
31について示しており、バッテリー9635、コンバータ9636、コンバータ963
7、スイッチSW1乃至SW3が充放電制御回路9634に対応する箇所となる。
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようコンバ
ータ9636で昇圧または降圧がなされる。そして、表示部9631の動作に太陽電池9
633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で
表示部9631に必要な電圧に昇圧または降圧をすることとなる。また、表示部9631
での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635
の充電を行う構成とすればよい。
次いで外光により太陽電池9633により発電がされない場合の動作の例について説明す
る。バッテリー9635に蓄電された電力は、スイッチSW3をオンにすることでコンバ
ータ9637により昇圧または降圧がなされる。そして、表示部9631の動作にバッテ
リー9635からの電力が用いられることとなる。
なお太陽電池9633については、充電手段の一例として示したが、他の手段によるバッ
テリー9635の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う
構成としてもよい。
図12は、ノート型のパーソナルコンピュータであり、本体3001、筐体3002、表
示部3003、キーボード3004などによって構成されている。実施の形態1乃至5の
いずれかで示した液晶表示装置を表示部3003に適用することにより、低消費電力なノ
ート型のパーソナルコンピュータとすることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
100 液晶表示装置
113 表示制御回路
116 電源
120 表示パネル
121 駆動回路部
121A ゲート線側駆動回路
121B ソース線側駆動回路
122 画素部
123 画素
124 ゲート線
125 ソース線
126 端子部
128 共通電極
210 容量素子
213 画素
214 トランジスタ
215 液晶素子
400 基板
401 ゲート電極層
402 ゲート絶縁層
403 酸化物半導体層
405a ソース電極層
405b ドレイン電極層
407 絶縁膜
409 保護絶縁層
410 トランジスタ
411 画素電極
412 コンタクトホール
413 配向膜
414 液晶層
415 対向電極
416 対向基板
417 容量配線層
418 容量電極層
419 保持容量
420 トランジスタ
427 絶縁層
430 トランジスタ
436a 配線層
436b 配線層
437 絶縁層
440 トランジスタ
505 基板
506 保護絶縁層
507 ゲート絶縁層
510 トランジスタ
511 ゲート電極層
515a ソース電極層
515b ドレイン電極層
516 絶縁層
530 酸化物半導体膜
531 酸化物半導体層
700 筐体
701 表示モジュール
702 スピーカ
703 操作キー
704 外部接続端子
705 照度センサ
710 テレビ受像機
711 チューナ
712 デジタル復調回路
713 映像信号処理回路
714 音声信号処理回路
715 表示調節回路
716 表示制御回路
717 表示パネル
718 ゲート線側駆動回路
719 ソース線側駆動回路
720 スピーカ
721 アンテナ
722 外部入力部
723 点線部
800 筐体
801 表示モジュール
802 スピーカ
803 外部接続端子
804 ウインドウ型表示部
810 PCモニター
813 映像信号処理回路
814 音声信号処理回路
816 表示制御回路
817 表示パネル
818 ゲート線側駆動回路
819 ソース線側駆動回路
820 スピーカ
821 外部演算回路
822 外部操作手段
823 点線部
1001 陽極
1002 陰極
1003 EL層
1004 中間層
1011 正孔注入層
1012 正孔輸送層
1013 発光層
1014 電子輸送層
1015 電子注入層
1020 基板
1025 EL素子
3001 本体
3002 筐体
3003 表示部
3004 キーボード
5201 バックライト部
5202 拡散板
5203 導光板
5204 反射板
5205 ランプリフレクタ
5206 光源
5207 表示パネル
5222 ランプリフレクタ
5223 発光ダイオード(LED)
5290 バックライト部
5291 拡散板
5292 遮光部
5293 ランプリフレクタ
5294 光源
5295 液晶パネル
9630 筐体
9631 表示部
9632 操作キー
9633 太陽電池
9634 充放電制御回路
9635 バッテリー
9636 コンバータ
9637 コンバータ

Claims (3)

  1. 絶縁表面上にゲート電極層と、ゲート絶縁層と、チャネル形成領域を有する酸化物半導体層と、前記チャネル形成領域と重なるチャネル保護層と、
    前記酸化物半導体層上に設けられたソース電極層及びドレイン電極層と、
    前記チャネル保護層上、前記ソース電極層上、及び前記ドレイン電極層上に設けられた窒化シリコン層と、
    前記窒化シリコン層に設けられたコンタクトホールを介して、前記ソース電極層及び前記ドレイン電極層のいずれか一方と接する画素電極と、
    を有し、
    前記酸化物半導体層は、Inと、Gaと、Znと、を含み、
    前記ゲート絶縁層及び前記チャネル保護層は酸化シリコン層であり、かつ、前記酸化物半導体層と接しており、
    前記ソース電極層及び前記ドレイン電極層は、前記酸化物半導体層と接する第1の窒化モリブデン層と、前記画素電極と接する第2の窒化モリブデン層と、前記第1の窒化モリブデン層と前記第2の窒化モリブデン層との間に設けられた金属層と、を有することを特徴とする半導体装置。
  2. ゲート電極層と、ゲート絶縁層と、チャネル形成領域を有する酸化物半導体層と、前記チャネル形成領域と重なるチャネル保護層と、
    前記酸化物半導体層上に設けられたソース電極層及びドレイン電極層と、
    前記チャネル保護層上、前記ソース電極層上、及び前記ドレイン電極層上に設けられた窒化シリコン層と、
    前記窒化シリコン層に設けられたコンタクトホールを介して、前記ソース電極層及び前記ドレイン電極層のいずれか一方と接する画素電極と、
    を有し、
    前記酸化物半導体層は、Inと、Gaと、Znと、を含み、
    前記酸化物半導体層は、非単結晶領域を有し、
    前記ゲート絶縁層及び前記チャネル保護層は酸化シリコン層であり、かつ、前記酸化物半導体層と接しており、
    前記ソース電極層及び前記ドレイン電極層は、前記酸化物半導体層と接する第1の窒化モリブデン層と、前記画素電極と接する第2の窒化モリブデン層と、前記第1の窒化モリブデン層と前記第2の窒化モリブデン層との間に設けられた金属層と、を有することを特徴とする半導体装置。
  3. 請求項1又は2において、
    前記絶縁表面上に容量を有し、
    前記容量は、第1の導電層と、第2の導電層と、前記第1の導電層と前記第2の導電層との間に絶縁層と、を有し、
    前記第1の導電層は前記ゲート電極層と同じ材料を有し、
    前記第2の導電層は前記ソース電極層及び前記ドレイン電極層と同じ材料を有し、
    前記絶縁層は前記ゲート絶縁層と同じ材料を有することを特徴とする半導体装置。
JP2013005135A 2010-01-24 2013-01-16 半導体装置 Expired - Fee Related JP5355802B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013005135A JP5355802B2 (ja) 2010-01-24 2013-01-16 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010012663 2010-01-24
JP2010012663 2010-01-24
JP2013005135A JP5355802B2 (ja) 2010-01-24 2013-01-16 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011011781A Division JP5739677B2 (ja) 2010-01-24 2011-01-24 表示装置

Publications (2)

Publication Number Publication Date
JP2013138212A true JP2013138212A (ja) 2013-07-11
JP5355802B2 JP5355802B2 (ja) 2013-11-27

Family

ID=44306652

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011011781A Active JP5739677B2 (ja) 2010-01-24 2011-01-24 表示装置
JP2013005135A Expired - Fee Related JP5355802B2 (ja) 2010-01-24 2013-01-16 半導体装置
JP2015088945A Active JP6075927B2 (ja) 2010-01-24 2015-04-24 表示装置
JP2017001510A Active JP6279774B2 (ja) 2010-01-24 2017-01-09 表示装置の作製方法
JP2018005285A Active JP6453494B2 (ja) 2010-01-24 2018-01-17 半導体装置の作製方法
JP2018232229A Active JP6728318B2 (ja) 2010-01-24 2018-12-12 表示装置
JP2020113938A Withdrawn JP2020194165A (ja) 2010-01-24 2020-07-01 表示装置
JP2022074791A Active JP7443415B2 (ja) 2010-01-24 2022-04-28 液晶表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011011781A Active JP5739677B2 (ja) 2010-01-24 2011-01-24 表示装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2015088945A Active JP6075927B2 (ja) 2010-01-24 2015-04-24 表示装置
JP2017001510A Active JP6279774B2 (ja) 2010-01-24 2017-01-09 表示装置の作製方法
JP2018005285A Active JP6453494B2 (ja) 2010-01-24 2018-01-17 半導体装置の作製方法
JP2018232229A Active JP6728318B2 (ja) 2010-01-24 2018-12-12 表示装置
JP2020113938A Withdrawn JP2020194165A (ja) 2010-01-24 2020-07-01 表示装置
JP2022074791A Active JP7443415B2 (ja) 2010-01-24 2022-04-28 液晶表示装置

Country Status (5)

Country Link
US (7) US8866984B2 (ja)
JP (8) JP5739677B2 (ja)
KR (4) KR102008754B1 (ja)
TW (2) TWI656391B (ja)
WO (1) WO2011089844A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
KR101751908B1 (ko) 2009-10-21 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
KR20200088506A (ko) 2010-01-24 2020-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI525377B (zh) 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
WO2011114867A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device
JP5852793B2 (ja) 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI547208B (zh) * 2012-03-19 2016-08-21 友達光電股份有限公司 有機電致發光裝置
US8860022B2 (en) * 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
CN104488016B (zh) * 2012-07-20 2018-08-10 株式会社半导体能源研究所 显示装置及具有该显示装置的电子设备
WO2014021249A1 (ja) * 2012-08-02 2014-02-06 シャープ株式会社 半導体装置およびその製造方法
WO2014034235A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 液晶表示装置およびその駆動方法
JP2014068145A (ja) * 2012-09-25 2014-04-17 Kyocera Corp 携帯端末、表示制御プログラムおよび表示制御方法
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
TWI605593B (zh) * 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
KR102180511B1 (ko) * 2014-02-10 2020-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN104299578B (zh) * 2014-11-10 2016-09-14 深圳市华星光电技术有限公司 背光单元及其驱动方法、液晶显示装置
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
US20180292443A1 (en) * 2017-04-06 2018-10-11 Chengli Li Leakage current protection device
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
CN109559650B (zh) * 2019-01-16 2021-01-12 京东方科技集团股份有限公司 一种像素渲染方法及装置、图像渲染方法及装置、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347831A (ja) * 1993-06-08 1994-12-22 Nec Corp 薄膜トランジスタアレイ基板
JP2009158940A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009260378A (ja) * 2005-09-29 2009-11-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (252)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04100022A (ja) 1990-08-20 1992-04-02 Hitachi Ltd 液晶表示装置及びその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3476241B2 (ja) 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3418684B2 (ja) 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3305946B2 (ja) 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
EP0997868B1 (en) * 1998-10-30 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP2264771A3 (en) 1998-12-03 2015-04-29 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6597348B1 (en) 1998-12-28 2003-07-22 Semiconductor Energy Laboratory Co., Ltd. Information-processing device
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP2002083812A (ja) * 1999-06-29 2002-03-22 Semiconductor Energy Lab Co Ltd 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US7129918B2 (en) 2000-03-10 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving electronic device
KR100482720B1 (ko) * 2000-03-21 2005-04-13 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
JP4357689B2 (ja) * 2000-03-28 2009-11-04 シャープ株式会社 液晶表示パネル及びその製造方法
JP3766926B2 (ja) 2000-04-28 2006-04-19 シャープ株式会社 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP2002014320A (ja) 2000-06-30 2002-01-18 Toshiba Corp 液晶表示装置の駆動方法
JP2002050762A (ja) * 2000-08-02 2002-02-15 Sony Corp 表示素子およびその製造方法、並びに表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7385579B2 (en) 2000-09-29 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003131633A (ja) 2001-10-29 2003-05-09 Sony Corp 表示装置の駆動方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
JP4087620B2 (ja) 2002-03-01 2008-05-21 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4101533B2 (ja) 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
JP4237442B2 (ja) 2002-03-01 2009-03-11 株式会社半導体エネルギー研究所 半透過型液晶表示装置
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004118039A (ja) * 2002-09-27 2004-04-15 Seiko Epson Corp 電気光学装置、及び電子機器
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7206048B2 (en) 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
TWI306521B (en) 2004-02-24 2009-02-21 Chi Mei Optoelectronics Corp Liquid crystal display and storage capacitor therefor
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
KR101089199B1 (ko) * 2004-04-22 2011-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그 구동방법
TWI254828B (en) 2004-04-29 2006-05-11 Chi Mei Optoelectronics Corp Displaying device with special pattern for repairing the defects and the repairing method thereof
KR100845668B1 (ko) 2004-05-28 2008-07-11 샤프 가부시키가이샤 액티브 매트릭스 기판, 액티브 매트릭스 기판의 수정 방법, 대향 기판, 액정 표시 장치, 표시장치 및 표시 장치의 수정 방법
JP4048228B2 (ja) 2004-05-28 2008-02-20 シャープ株式会社 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
CN100481156C (zh) 2004-12-16 2009-04-22 夏普株式会社 有源矩阵衬底及其制造方法、显示装置、液晶显示装置及电视接收装置
US7453086B2 (en) 2005-01-14 2008-11-18 Samsung Electronics Co., Ltd. Thin film transistor panel
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
CN1847961B (zh) 2005-04-14 2010-04-14 奇美电子股份有限公司 可修补电性能的显示组件及其修补方法
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100648223B1 (ko) 2005-05-11 2006-11-24 비오이 하이디스 테크놀로지 주식회사 반투과형 프린지 필드 스위칭 모드 액정표시장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
TWI304906B (en) 2005-06-17 2009-01-01 Au Optronics Corp A va type liquid crystal display
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101175561B1 (ko) * 2005-06-30 2012-08-21 엘지디스플레이 주식회사 저항을 감소시키는 공통전극을 포함하는 액정표시소자 및그 제조방법
US20070001954A1 (en) 2005-07-04 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
EP1758072A3 (en) 2005-08-24 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770676B1 (en) 2005-09-30 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
EP1832915B1 (en) * 2006-01-31 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device with improved contrast
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1843194A1 (en) * 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI633365B (zh) * 2006-05-16 2018-08-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
US8115788B2 (en) 2006-05-31 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of display device, and electronic appliance
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
US8154493B2 (en) 2006-06-02 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic device using the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5099739B2 (ja) * 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP2008108985A (ja) * 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法
US7920219B2 (en) 2006-10-30 2011-04-05 Samsung Electronics Co., Ltd. Liquid crystal display device and method of manufacturing the same
TWI328701B (en) 2006-11-01 2010-08-11 Au Optronics Corp Pixel sturctur and repairing method thereof
JP2008124215A (ja) * 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101612130B1 (ko) * 2007-03-20 2016-04-12 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP4989309B2 (ja) 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
JP5037221B2 (ja) 2007-05-18 2012-09-26 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8809203B2 (en) 2007-06-05 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using a microwave plasma CVD apparatus
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5203447B2 (ja) 2008-02-27 2013-06-05 シャープ株式会社 アクティブマトリクス基板
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009267399A (ja) 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置,半導体装置の製造方法,表示装置及び表示装置の製造方法
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JPWO2009157535A1 (ja) * 2008-06-27 2011-12-15 出光興産株式会社 InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
TWI384628B (zh) * 2008-06-27 2013-02-01 Au Optronics Corp 薄膜電晶體
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TW201003918A (en) * 2008-07-02 2010-01-16 Chunghwa Picture Tubes Ltd Thin film transistor
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR20160063402A (ko) * 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
KR101545460B1 (ko) * 2008-09-12 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101874327B1 (ko) * 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101659925B1 (ko) 2008-10-03 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101310473B1 (ko) * 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI567829B (zh) * 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2352063A4 (en) 2008-11-05 2012-08-22 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY UNIT, LIQUID CRYSTAL DISPLAY DEVICE AND TV RECEIVER
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
JP5615540B2 (ja) 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8629660B2 (en) * 2009-03-06 2014-01-14 Maxim Integrated Products, Inc. Critical conduction resonant transition boost power circuit
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置,電源電路,和半導體裝置的製造方法
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
KR101751908B1 (ko) 2009-10-21 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN105390110B (zh) 2009-12-18 2019-04-30 株式会社半导体能源研究所 显示设备及其驱动方法
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102352590B1 (ko) 2009-12-18 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
US9057758B2 (en) 2009-12-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for measuring current, method for inspecting semiconductor device, semiconductor device, and test element group
CN102725784B (zh) 2009-12-18 2016-03-23 株式会社半导体能源研究所 具有光学传感器的显示设备及其驱动方法
CN102640207A (zh) 2009-12-18 2012-08-15 株式会社半导体能源研究所 液晶显示装置及其驱动方法
WO2011074506A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120101716A (ko) 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2011077916A1 (en) 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011077966A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
SG10201408329SA (en) 2009-12-25 2015-02-27 Semiconductor Energy Lab Memory device, semiconductor device, and electronic device
WO2011081009A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102198144B1 (ko) 2009-12-28 2021-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011081011A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101842865B1 (ko) 2009-12-28 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011081010A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101733755B1 (ko) 2010-01-15 2017-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR101698537B1 (ko) 2010-01-15 2017-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101861991B1 (ko) 2010-01-20 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 신호 처리 회로 및 신호 처리 회로를 구동하기 위한 방법
CN102714023B (zh) 2010-01-20 2016-05-04 株式会社半导体能源研究所 液晶显示设备的驱动方法
KR101842860B1 (ko) 2010-01-20 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
WO2011090087A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display method of display device
WO2011089832A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device and liquid crystal display device
IN2012DN05920A (ja) 2010-01-20 2015-09-18 Semiconductor Energy Lab
TWI525377B (zh) 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
KR20200088506A (ko) 2010-01-24 2020-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
US9921380B2 (en) * 2016-03-22 2018-03-20 Ofs Fitel, Llc Composite cable

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347831A (ja) * 1993-06-08 1994-12-22 Nec Corp 薄膜トランジスタアレイ基板
JP2009260378A (ja) * 2005-09-29 2009-11-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009158940A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス

Also Published As

Publication number Publication date
KR20120112827A (ko) 2012-10-11
JP2020194165A (ja) 2020-12-03
US20220271063A1 (en) 2022-08-25
JP7443415B2 (ja) 2024-03-05
US20170271377A1 (en) 2017-09-21
US9117732B2 (en) 2015-08-25
US8866984B2 (en) 2014-10-21
KR20180080369A (ko) 2018-07-11
US20110181806A1 (en) 2011-07-28
JP2017103467A (ja) 2017-06-08
US20200312887A1 (en) 2020-10-01
WO2011089844A1 (en) 2011-07-28
TW201602701A (zh) 2016-01-16
US11362112B2 (en) 2022-06-14
KR101878224B1 (ko) 2018-07-16
TWI514056B (zh) 2015-12-21
JP2022113679A (ja) 2022-08-04
JP6279774B2 (ja) 2018-02-14
JP6075927B2 (ja) 2017-02-08
US11935896B2 (en) 2024-03-19
US20150034951A1 (en) 2015-02-05
JP2015188088A (ja) 2015-10-29
KR102008754B1 (ko) 2019-08-09
US20180294287A1 (en) 2018-10-11
JP6453494B2 (ja) 2019-01-16
TW201137480A (en) 2011-11-01
JP6728318B2 (ja) 2020-07-22
KR20190093706A (ko) 2019-08-09
US20150364501A1 (en) 2015-12-17
JP5355802B2 (ja) 2013-11-27
KR101805378B1 (ko) 2017-12-06
JP2019071434A (ja) 2019-05-09
TWI656391B (zh) 2019-04-11
JP5739677B2 (ja) 2015-06-24
KR20170137213A (ko) 2017-12-12
JP2018101787A (ja) 2018-06-28
JP2011171727A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
JP6453494B2 (ja) 半導体装置の作製方法
JP7341201B2 (ja) 液晶表示装置
JP6117888B2 (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Ref document number: 5355802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees