JP2012222358A - グラフェン電子素子及び製造方法 - Google Patents

グラフェン電子素子及び製造方法 Download PDF

Info

Publication number
JP2012222358A
JP2012222358A JP2012086171A JP2012086171A JP2012222358A JP 2012222358 A JP2012222358 A JP 2012222358A JP 2012086171 A JP2012086171 A JP 2012086171A JP 2012086171 A JP2012086171 A JP 2012086171A JP 2012222358 A JP2012222358 A JP 2012222358A
Authority
JP
Japan
Prior art keywords
layer
graphene
metal
electronic device
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012086171A
Other languages
English (en)
Other versions
JP6032923B2 (ja
Inventor
Jin Seong Heo
鎭盛 許
現鍾 ▲鄭▼
Hyeon-Jong Jeong
Sun-Ae Seo
順愛 徐
Sung-Hun Lee
晟熏 李
Hee-Jun Yang
喜準 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2012222358A publication Critical patent/JP2012222358A/ja
Application granted granted Critical
Publication of JP6032923B2 publication Critical patent/JP6032923B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】グラフェン電子素子及び製造方法を提供する。
【解決手段】ゲート電極として作用する導電性基板と、基板上に配置されたゲートオキサイドと、ゲートオキサイド上で互いに離隔された一対の第１金属と、第１金属上で、第１金属の間に延びたグラフェンチャネル層と、グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、を備えるグラフェン電子素子である。
【選択図】図１

Description

本発明は、基板上で成長されたグラフェン層を備えたグラフェン電子素子及び製造方法に関する。
二次元六角形炭素構造(2-dimensional hexagonal carbon structure)を有するグラフェンは、半導体を代替できる新たな物質である。グラフェンは、ゼロギャップ半導体(zero gap semiconductor)である。また、キャリア移動度が常温で１００，０００ｃｍ２Ｖ−１ｓ−１であって、既存のシリコンに比べて約１００倍高く、高速動作素子、例えば、ＲＦ素子(radio frequency device)に適用される。
グラフェンは、チャネル幅を１０ｎｍ以下に狭くしてグラフェンナノリボン(graphene nano-ribbon：ＧＮＲ）を形成する場合、サイズ効果によってバンドギャップが形成される。かかるＧＮＲを利用して、常温で作動が可能な電界効果トランジスタ(field effect transistor)を製作できる。
グラフェン電子素子は、グラフェンを利用した電子素子であって、電界効果トランジスタなどをいう。
グラフェン電子素子の製造時、グラフェンを基板上に転写して使用する場合、グラフェンが損傷する。
本発明の目的は、グラフェンを基板に直接成長し、グラフェンの下部の金属触媒層を除去する時、グラフェンの上部に金属保護層をあらかじめ形成して、グラフェンが感光剤と接触することを防止するグラフェン電子素子の製造方法を提供することである。
本発明の一実施形態によるグラフェン電子素子は、ゲート電極として作用する導電性基板と、前記基板上に配置されたゲートオキサイドと、前記ゲートオキサイド上で互いに離隔された一対の第１金属と、前記第１金属上で、前記第１金属の間に延びたグラフェンチャネル層と、前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、を備える。
前記ソース電極及びドレイン電極は、金（Ａｕ）でもって形成されてもよい。
前記ソース電極及びドレイン電極の厚さは、１０ｎｍないし１０００ｎｍであってもよい。
前記グラフェンチャネル層は、単層または二層のグラフェンからなってもよい。
前記第１金属は、二重金属層であってもよい。
前記第１金属は、Ｃｕ／ＮｉまたはＡｕ／Ｎｉ層であってもよい。
本発明の他の実施形態によるグラフェン電子素子は、基板と、前記基板上で互いに離隔された一対の第１金属と、前記第１金属上で、前記第１金属の間に延びたグラフェンチャネル層と、前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極に露出された前記グラフェンチャネル層を覆うゲートオキサイドと、前記ソース電極と前記ドレイン電極との間で、前記チャネル層上に形成されたゲート電極と、を備える。
本発明のさらに他の実施形態によるグラフェン電子素子の製造方法は、ゲート電極として作用する導電性基板上にゲートオキサイドを形成するステップと、前記ゲートオキサイド上に触媒層である第１金属層を形成するステップと、前記第１金属層上にグラフェン層を形成するステップと、前記グラフェン層上に金属保護層を形成するステップと、前記金属保護層、前記グラフェン層、及び前記第１金属層を、第１感光剤パターンでもって順次にパターニングするステップと、第２感光剤パターンでもって、前記金属保護層及び前記第１金属層をウェットエッチングして、チャネル層形成領域にグラフェン層を露出させるステップと、を含む。
前記グラフェン形成ステップは、ＩＣＰ−ＣＶＤ(inductively coupled plasma-chemical vapor deposition)法により、約５５０ないし６５０℃で行われてもよい。
前記パターニングされた金属保護層は、ソース電極及びドレイン電極であり、前記グラフェン電子素子は、電界効果トランジスタであってもよい。
本発明のさらに他の実施形態によるグラフェン電子素子の製造方法は、基板上に触媒層である第１金属層を形成するステップと、前記第１金属層上にグラフェン層を形成するステップと、前記グラフェン層上に金属保護層を形成するステップと、前記金属保護層、前記グラフェン層、及び前記第１金属層を、第１感光剤パターンでもって順次にパターニングするステップと、第２感光剤パターンでもって、前記金属保護層及び前記第１金属層をウェットエッチングして、チャネル層形成領域にグラフェン層を露出させるステップと、前記露出されたグラフェン層を覆うゲートオキサイドを形成するステップと、前記ゲートオキサイド上にゲート電極を形成するステップと、を含む。
本発明によれば、グラフェン層の下部の金属触媒層をウェットエッチングする時、グラフェン層の上部に金属保護層を形成するので、感光剤パターンがグラフェン層と直接接触することを防止するので、感光剤パターンの除去時に残留する感光剤によるグラフェンの損傷を防止できる。
一実施形態によるグラフェン電子素子の構造を示す概略的な断面図である。 図１の平面図である。 他の実施形態によるグラフェン電子素子の構造を示す概略的な断面図である。 図３の平面図である。 本発明のさらに他の実施形態によるグラフェン電子素子の製造方法を段階別に示す図面である。 本発明のさらに他の実施形態によるグラフェン電子素子の製造方法を段階別に示す図面である。 本発明のさらに他の実施形態によるグラフェン電子素子の製造方法を段階別に示す図面である。 本発明のさらに他の実施形態によるグラフェン電子素子の製造方法を段階別に示す図面である。 本発明のさらに他の実施形態によるグラフェン電子素子の製造方法を段階別に示す図面である。 本発明のさらに他の実施形態によるグラフェン電子素子の製造方法を段階別に示す図面である。 本発明のさらに他の実施形態によるグラフェン電子素子の製造方法を段階別に示す図面である。 本発明のさらに他の実施形態によるグラフェン電子素子の製造方法を段階別に示す図面である。 本発明のさらに他の実施形態によるグラフェン電子素子の製造方法を段階別に示す図面である。
以下、添付された図面を参照して、本発明の実施形態を詳細に説明する。この過程で、図面に示す層や領域の厚さは、明細書の明確性のために誇張されて示されたものである。明細書を通じて、実質的に同じ構成要素には同じ参照番号を使用し、詳細な説明は省略する。
図１は、一実施形態によるグラフェン電子素子１００の構造を示す概略的な断面図である。図２は、図１の平面図である。図１は、図２のＩ−Ｉ線の断面図である。
図１及び図２を参照すれば、シリコン基板１１０上にゲートオキサイド１１２が形成されている。ゲートオキサイド１１２は、シリコンオキサイドでもって約１００ｎｍないし３００ｎｍの厚さに形成される。シリコン基板１１０は、導電性基板であって、ゲート電極とも称する。シリコン基板１１０の代わりに、他の導電性基板が使われてもよい。
ゲートオキサイド１１２上には、所定の間隔で離隔された一対の第１金属１２２，１２４が形成される。第１金属１２２，１２４は、金属層（図示せず）がパターニングされて形成された金属層である。第１金属１２２，１２４は、二重金属層であってもよい。第１金属１２２，１２４は、Ｃｕ／ＮｉまたはＡｕ／Ｎｉ層であってもよい。ゲートオキサイド１１２上に形成される銅または金は、約１００ないし５００ｎｍの厚さに形成される。銅または金上のニッケルは、約１０ないし３０ｎｍの厚さに形成される。
第１金属１２２，１２４上には、それらの間で延びたグラフェンチャネル層１３０が形成される。グラフェンチャネル層１３０は、第１金属１２２，１２４間のゲートオキサイド１１２と接触するように形成される。グラフェンチャネル層１３０は、第１金属１２２，１２４上に化学気相蒸着法で形成されたグラフェン層がパターニングされて形成される。第１金属１２２，１２４は、グラフェン成長の触媒層の役割を行う。グラフェンは、単層または二層のグラフェンからなる。したがって、グラフェンをパターニングして得たグラフェンチャネル層１３０は、単層または二層の構造を有する。
グラフェンチャネル層１３０の両端上には、それぞれソース電極１４２及びドレイン電極１４４が形成される。ソース電極１４２及びドレイン電極１４４は、第１金属１２２，１２４と実質的に同じ形状にそれぞれ第１金属１２２，１２４上に形成される。ソース電極１４２及びドレイン電極１４４は、金（Ａｕ）でもって約１０ｎｍないし１０００ｎｍの厚さに形成される。ソース電極１４２及びドレイン電極１４４は、金以外の金属で形成してもよい。金は、グラフェンとのコンタクトが良好であり、容易にドライエッチングまたはウェットエッチングを行える。
グラフェンチャネル層１３０の幅Ｗを約１ｎｍないし２０ｎｍに形成する場合、グラフェンチャネル層１３０は、サイズ効果によってバンドギャップが形成された半導体性質を有する。したがって、図１のグラフェン電子素子１００は、バックゲートタイプの電界効果トランジスタとなる。グラフェン電子素子１００は、常温で作動が可能である。
一実施形態によるグラフェン電子素子１００は、転写過程なしにグラフェンチャネル層１３０が形成されるので、グラフェンチャネル層１３０が転写過程で損傷されることを防止できる。
図３は、他の実施形態によるグラフェン電子素子２００の構造を示す概略的な断面図である。図４は、図３の平面図である。図３は、図４のＩＩＩ−ＩＩＩ線の断面図である。
図３及び図４を参照すれば、シリコン基板２１０上に絶縁層２１２が形成されている。絶縁層２１２は、シリコンオキサイドでもって約１００ｎｍないし３００ｎｍの厚さに形成される。シリコン基板２１０の代わりに、絶縁性基板を使用する場合、絶縁層２１２は省略してもよい。
絶縁層２１２上には、所定の間隔で離隔された一対の第１金属２２２，２２４が形成される。第１金属２２２，２２４は、金属層（図示せず）がパターニングされて形成された金属層である。第１金属２２２，２２４は、二重金属層であってもよい。第１金属２２２，２２４は、Ｃｕ／ＮｉまたはＡｕ／Ｎｉ層であってもよい。絶縁層２１２上に形成される銅または金は、約１００ないし５００ｎｍの厚さに形成される。銅または金上のニッケルは、約１０ないし３０ｎｍの厚さに形成される。
第１金属２２２，２２４上には、グラフェンチャネル層２３０が形成される。グラフェンチャネル層２３０は、第１金属２２２，２２４上に化学気相蒸着法で形成されたグラフェン層がパターニングされて形成される。第１金属２２２，２２４は、グラフェン成長の触媒層の役割を行う。グラフェンは、単層または二層のグラフェンからなる。したがって、グラフェンをパターニングして得たグラフェンチャネル層２３０は、単層または二層の構造を有する。
グラフェンチャネル層２３０の両端上には、それぞれソース電極２４２及びドレイン電極２４４が形成される。ソース電極２４２及びドレイン電極２４４は、第１金属２２２，２２４と実質的に同じ形状に、それぞれ第１金属２２２，２２４上に形成される。ソース電極２４２及びドレイン電極２４４は、金（Ａｕ）でもって約１０ｎｍないし１０００ｎｍの厚さに形成される。
グラフェンチャネル層２３０上には、ゲートオキサイド２５０が形成される。ゲートオキサイド２５０は、シリコンオキサイドで形成される。
ゲートオキサイド２５０上には、ゲート電極２６０が形成される。ゲート電極２６０は、アルミニウムなどで形成される。
グラフェンチャネル層２３０の幅Ｗを約１ｎｍないし２０ｎｍに形成する場合、グラフェンチャネル層２３０は、サイズ効果によってバンドギャップが形成された半導体性質を有する。したがって、図３のグラフェン電子素子２００は、トップゲートタイプの電界効果トランジスタとなる。グラフェン電子素子２００は、常温で作動が可能である。
図５Ａないし図５Ｄは、本発明の他の実施形態によるグラフェン電子素子の製造方法を段階別に示す図面である。
図５Ａを参照すれば、基板３１０上にゲートオキサイド３１２を形成する。基板３１０は、不純物でドーピングされた導電性のシリコン基板であり、ゲート電極として作用する。ゲートオキサイド３１２は、基板３１０を熱酸化処理して形成されたシリコンオキサイドであり、１００ｎｍないし３００ｎｍの厚さに形成される。
ゲートオキサイド３１２上に第１金属層３２０を形成する。第１金属層３２０は、スパッタリング法により、ＣｕまたはＡｕで約１００ないし５００ｎｍの厚さに蒸着する。
第１金属層３２０上には、第２金属層３２１、例えば、Ｎｉ層を約１０ｎｍないし３０ｎｍの厚さにさらに形成する。
第１金属層３２０及び第２金属層３２１は、グラフェン成長の触媒層として作用する。
第２金属層３２１上に、約５５０ないし６５０℃でＩＣＰ−ＣＶＤ(inductively coupled plasma-chemical vapor deposition)でグラフェン層３３０を形成する。グラフェン層３３０は、単層または二層のグラフェン層の構造で形成される。約１０００℃で行われるＣＶＤ法を使用しないので、高温による基板などの損傷を防止できる。
次いで、グラフェン層３３０上に金属保護層３４０を蒸着する。金属保護層３４０は、金（Ａｕ）でもって約１０ないし１０００ｎｍの厚さに形成される。
図５Ｂを参照すれば、金属保護層３４０上に感光剤３４５を形成した後、感光剤３４５に露出された金属保護層３４０、グラフェン層３３０、第２金属層３２１、及び第１金属層３２０を順次にドライエッチングする。
図５Ｃは、感光剤３４５を除去した、パターニングされた結果物の平面図である。図５Ｃを参照すれば、パターニングされた金属保護層３４０の形状は、図５Ｃに示すように、所定の幅Ｗを有するチャネル形成領域Ａ１と、チャネル形成領域Ａ１の両端の電極形成領域Ａ２とを備える。チャネル形成領域Ａ１の幅Ｗは、約１ｎｍないし２０ｎｍに形成される。
図５Ｄを参照すれば、電極形成領域Ａ２上に感光剤３４７を形成した後、感光剤３４７で露出されたチャネル形成領域Ａ１の金属層をウェットエッチングにより選択的に除去する。金属層は、金属保護層３４０、第２金属層３２１及び第１金属層３２０である。ウェットエッチャントとしては、例えば、ＤＨＦ(diluted hydrofluoric acid)を使用する。ウェットエッチングされたチャネル形成領域Ａ１には、グラフェン層３３０が露出される。露出されたグラフェン層３３０は、チャネル層３３２である。チャネル層３３２の長さがある程度長くなるにつれて、チャネル層３３２は、ゲートオキサイド３１２に接触してもよい（図１参照）。
チャネル層３３２の両端は、電極形成領域Ａ２に延びている。電極形成領域Ａ２で、チャネル層３３２の上部には、金属保護層３４０がパターニングされて、ソース電極３４２及びドレイン電極３４４が形成される。電極形成領域Ａ２で、グラフェン層３３０の下部には、第１金属３２２，３２４が形成される。ソース電極３４２及びドレイン電極３４４の形状は、第１金属３２２，３２４と実質的に同一である。
前述した実施形態によれば、グラフェンチャネル層が転写過程なしに基板上に直接成長される。したがって、転写過程でグラフェンチャネル層が損傷されることを防止できる。また、比較的低い温度でグラフェンを成長させるので、高温のＣＶＤ工程による基板の損傷などを防止できる。また、グラフェン上に金属保護層を形成した状態でウェットエッチングを行って、グラフェンチャネル層を形成するので、感光剤がグラフェンに接触することを防止し、感光剤によるグラフェン層の固有特性の損失を防止できる。
図６Ａないし図６Ｅは、本発明の他の実施形態によるグラフェン電子素子の製造方法を段階別に示す図面である。
図６Ａを参照すれば、基板４１０上に絶縁層４１２を形成する。基板４１０が絶縁性物質で形成された場合、絶縁層４１２を形成しなくてもよい。
絶縁層４１２上に第１金属層４２０を形成する。第１金属層４２０は、スパッタリング法により、ＣｕまたはＡｕで約１００ないし５００ｎｍの厚さに蒸着する。
第１金属層４２０上には、第２金属層４２１、例えば、Ｎｉ層を約１０ｎｍないし３０ｎｍの厚さにさらに形成する。
第１金属層４２０及び第２金属層４２１は、グラフェン成長の触媒層として作用する。
第２金属層４２１上に、約５５０ないし６５０℃でＩＣＰ−ＣＶＤによりグラフェン層４３０を形成する。グラフェン層４３０は、単層または二層のグラフェン層の構造で形成される。約１０００℃で行われるＣＶＤ法を使用しないので、高温による基板などの損傷を防止できる。
次いで、グラフェン層４３０上に金属保護層４４０を蒸着する。金属保護層４４０は、金（Ａｕ）でもって約１０ないし１０００ｎｍの厚さに形成される。
図６Ｂを参照すれば、金属保護層４４０上に感光剤４４５を形成した後、感光剤４４５に露出された金属保護層４４０、グラフェン層４３０、第２金属層４２１、及び第１金属層４２０を順次にドライエッチングする。
図６Ｃは、感光剤４４５を除去した、パターニングされた結果物の平面図である。図６Ｃを参照すれば、パターニングされた金属保護層４４０の形状は、図５Ｃに示すように、所定の幅Ｗを有するチャネル形成領域Ａ１と、チャネル形成領域Ａ１の両端の電極形成領域Ａ２とを備える。チャネル形成領域Ａ１の幅Ｗは、約１ｎｍないし２０ｎｍに形成される。
図６Ｄを参照すれば、電極形成領域Ａ２上に感光剤４４７を形成した後、感光剤４４７で露出されたチャネル形成領域Ａ１の金属層をウェットエッチングにより除去する。金属層は、金属保護層４４０、第２金属層４２１、及び第１金属層４２０である。ウェットエッチングされたチャネル形成領域Ａ１には、グラフェン層４３０が露出される。露出されたグラフェン層４３０は、チャネル層４３２である。
チャネル層４３２の両端は、電極形成領域Ａ２に延びている。電極形成領域Ａ２で、チャネル層４３２の上部には、金属保護層４４０がパターニングされて、ソース電極４４２及びドレイン電極４４４が形成される。電極形成領域Ａ２で、グラフェン層４３０の下部には、第１金属４２２，４２４が形成される。ソース電極４４２及びドレイン電極４４４の形状は、第１金属４２２，４２４と実質的に同一である。
図６Ｅを参照すれば、感光剤４４７を除去する。チャネル層４３２の長さがある程度長くなるにつれて、チャネル層４３２は、絶縁層４１２に接触する。絶縁層４１２上にチャネル層４３２を覆うゲートオキサイド４５０を形成する。次いで、ゲートオキサイド４５０上に金属層（図示せず）を形成した後、金属層をパターニングしてゲート電極４６０を形成する。
以上、添付された図面を参照して説明した本発明の実施形態は、例示的なものに過ぎず、当業者ならば、それらから多様な変形及び均等な他の実施形態が可能であることを理解できるであろう。したがって、本発明の真の保護範囲は、特許請求の範囲によって決まらねばならない。
本発明は、トランジスタ関連の技術分野に適用可能である。
１００，２００ グラフェン電子素子
１１０，２１０ シリコン基板
１１２，２５０ ゲートオキサイド
１２２，１２４，２２２，２２４ 第１金属
１３０，２３０ グラフェンチャネル層
１４２，２４２ ソース電極
１４４，２４４ ドレイン電極
２１２ 絶縁層
２６０ ゲート電極

Claims (26)

  1. ゲート電極として作用する導電性基板と、
    前記基板上に配置されたゲートオキサイドと、
    前記ゲートオキサイド上で互いに離隔された一対の第１金属と、
    前記第１金属上で、前記第１金属の間に延びたグラフェンチャネル層と、
    前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、を備えることを特徴とするグラフェン電子素子。
  2. 前記ソース電極及びドレイン電極は、金（Ａｕ）でもって形成されたことを特徴とする請求項１に記載のグラフェン電子素子。
  3. 前記ソース電極及びドレイン電極の厚さは、１０ｎｍないし１０００ｎｍであることを特徴とする請求項１に記載のグラフェン電子素子。
  4. 前記グラフェンチャネル層は、単層または二層のグラフェンからなることを特徴とする請求項１に記載のグラフェン電子素子。
  5. 前記第１金属は、二重金属層であることを特徴とする請求項１に記載のグラフェン電子素子。
  6. 前記第１金属は、Ｃｕ／ＮｉまたはＡｕ／Ｎｉ層であることを特徴とする請求項５に記載のグラフェン電子素子。
  7. 基板と、
    前記基板上で互いに離隔された一対の第１金属と、
    前記第１金属上で、前記第１金属の間に延びたグラフェンチャネル層と、
    前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、
    前記ソース電極及びドレイン電極に露出された前記グラフェンチャネル層を覆うゲートオキサイドと、
    前記ソース電極と前記ドレイン電極との間で、前記チャネル層上に形成されたゲート電極と、を備えることを特徴とするグラフェン電子素子。
  8. 前記ソース電極及びドレイン電極は、金（Ａｕ）でもって形成されたことを特徴とする請求項７に記載のグラフェン電子素子。
  9. 前記ソース電極及びドレイン電極の厚さは、１０ｎｍないし１０００ｎｍであることを特徴とする請求項７に記載のグラフェン電子素子。
  10. 前記グラフェンチャネル層は、単層または二層のグラフェンからなることを特徴とする請求項７に記載のグラフェン電子素子。
  11. 前記第１金属は、二重金属層であることを特徴とする請求項７に記載のグラフェン電子素子。
  12. 前記第１金属は、Ｃｕ／ＮｉまたはＡｕ／Ｎｉ層であることを特徴とする請求項１１に記載のグラフェン電子素子。
  13. ゲート電極として作用する導電性基板上にゲートオキサイドを形成するステップと、
    前記ゲートオキサイド上に触媒層である第１金属層を形成するステップと、
    前記第１金属層上にグラフェン層を形成するステップと、
    前記グラフェン層上に金属保護層を形成するステップと、
    前記金属保護層、前記グラフェン層、及び前記第１金属層を、第１感光剤パターンでもって順次にパターニングするステップと、
    第２感光剤パターンでもって、前記金属保護層及び前記第１金属層をウェットエッチングして、チャネル層形成領域にグラフェン層を露出させるステップと、を含むことを特徴とするグラフェン電子素子の製造方法。
  14. 前記第１金属層は、二つの金属層からなることを特徴とする請求項１３に記載のグラフェン電子素子の製造方法。
  15. 前記第１金属層は、Ｃｕ／ＮｉまたはＡｕ／Ｎｉ層であることを特徴とする請求項１４に記載のグラフェン電子素子の製造方法。
  16. 前記グラフェン層形成ステップは、ＩＣＰ−ＣＶＤ(inductively coupled plasma-chemical vapor deposition)法により、約５５０ないし６５０℃で蒸着することを特徴とする請求項１３に記載のグラフェン電子素子の製造方法。
  17. 前記金属保護層は、金（Ａｕ）でもって形成することを特徴とする請求項１３に記載のグラフェン電子素子の製造方法。
  18. 前記金属保護層は、１０ｎｍないし１０００ｎｍの厚さに蒸着することを特徴とする請求項１７に記載のグラフェン電子素子の製造方法。
  19. 前記第２感光剤パターンでもってエッチングされた金属保護層は、ソース電極及びドレイン電極であり、
    前記グラフェン電子素子は、電界効果トランジスタであることを特徴とする請求項１８に記載のグラフェン電子素子の製造方法。
  20. 基板上に触媒層である第１金属層を形成するステップと、
    前記第１金属層上にグラフェン層を形成するステップと、
    前記グラフェン層上に金属保護層を形成するステップと、
    前記金属保護層、前記グラフェン層、及び前記第１金属層を、第１感光剤パターンでもって順次にパターニングするステップと、
    第２感光剤パターンでもって、前記金属保護層及び前記第１金属層をウェットエッチングして、チャネル層形成領域にグラフェン層を露出させるステップと、
    前記露出されたグラフェン層を覆うゲートオキサイドを形成するステップと、
    前記ゲートオキサイド上にゲート電極を形成するステップと、を含むことを特徴とするグラフェン電子素子の製造方法。
  21. 前記第１金属層は、二つの金属層からなることを特徴とする請求項２０に記載のグラフェン電子素子の製造方法。
  22. 前記第１金属層は、Ｃｕ／ＮｉまたはＡｕ／Ｎｉ層であることを特徴とする請求項２１に記載のグラフェン電子素子の製造方法。
  23. 前記グラフェン層形成ステップは、ＩＣＰ−ＣＶＤ法により、約５５０ないし６５０℃で蒸着することを特徴とする請求項２０に記載のグラフェン電子素子の製造方法。
  24. 前記金属保護層は、金（Ａｕ）でもって形成することを特徴とする請求項２０に記載のグラフェン電子素子の製造方法。
  25. 前記金属保護層は、１０ｎｍないし１０００ｎｍの厚さに蒸着することを特徴とする請求項２４に記載のグラフェン電子素子の製造方法。
  26. 前記第２感光剤パターンでもってエッチングされた金属保護層は、ソース電極及びドレイン電極であり、
    前記グラフェン電子素子は、電界効果トランジスタであることを特徴とする請求項２５に記載のグラフェン電子素子の製造方法。
JP2012086171A 2011-04-07 2012-04-05 グラフェン電子素子及び製造方法 Active JP6032923B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110032192A KR101813176B1 (ko) 2011-04-07 2011-04-07 그래핀 전자 소자 및 제조방법
KR10-2011-0032192 2011-04-07

Publications (2)

Publication Number Publication Date
JP2012222358A true JP2012222358A (ja) 2012-11-12
JP6032923B2 JP6032923B2 (ja) 2016-11-30

Family

ID=46965383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012086171A Active JP6032923B2 (ja) 2011-04-07 2012-04-05 グラフェン電子素子及び製造方法

Country Status (4)

Country Link
US (3) US8575665B2 (ja)
JP (1) JP6032923B2 (ja)
KR (1) KR101813176B1 (ja)
CN (1) CN102738237B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015198194A (ja) * 2014-04-02 2015-11-09 株式会社デンソー 半導体素子
JP2016525995A (ja) * 2013-05-01 2016-09-01 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 部分的に独立する二次元結晶膜を製造する方法及びかかる膜を有するデバイス
JP2018117121A (ja) * 2017-01-20 2018-07-26 ツィンファ ユニバーシティ 薄膜トランジスタ
WO2019163370A1 (ja) * 2018-02-20 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 導電構造、導電構造の形成方法及び半導体装置
JP2021155329A (ja) * 2017-09-12 2021-10-07 富士通株式会社 グラフェンナノリボン、半導体装置、化合物の製造方法及びグラフェンナノリボンの製造方法
KR102659221B1 (ko) * 2022-12-29 2024-04-18 (주)아이엠혁신소재 그래핀 구조체 및 그래핀 구조체의 제조방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3379579B1 (en) 2009-11-13 2021-03-24 Fujitsu Limited Semiconductor device and method of manufacturing the same
US8445320B2 (en) * 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
KR101157105B1 (ko) * 2011-02-14 2012-06-22 동국대학교 산학협력단 그라핀 옥사이드의 저항 스위칭 특성을 이용한 비휘발성 메모리 소자 및 이의 제조 방법
US20140077161A1 (en) * 2011-03-02 2014-03-20 The Regents Of The University Of California High performance graphene transistors and fabrication processes thereof
KR101813176B1 (ko) * 2011-04-07 2017-12-29 삼성전자주식회사 그래핀 전자 소자 및 제조방법
US9087691B2 (en) * 2011-09-16 2015-07-21 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing graphene nano-ribbon, mosfet and method for manufacturing the same
KR101878739B1 (ko) * 2011-10-24 2018-07-17 삼성전자주식회사 그래핀 전사부재, 그래핀 전사방법 및 이를 이용한 그래핀 소자 제조방법
US8633055B2 (en) 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor
KR102037469B1 (ko) * 2012-01-02 2019-10-28 삼성전자주식회사 그래핀 전자 소자 및 그 제조 방법
US9064842B2 (en) * 2012-03-20 2015-06-23 International Business Machines Corporation Semiconductor device including graphene layer and method of making the semiconductor device
US8735271B2 (en) 2012-08-24 2014-05-27 International Business Machines Corporation Gate tunable tunnel diode
KR101984695B1 (ko) * 2012-08-29 2019-09-03 삼성전자주식회사 그래핀 소자 및 그 제조방법
US8828762B2 (en) * 2012-10-18 2014-09-09 International Business Machines Corporation Carbon nanostructure device fabrication utilizing protect layers
CN102915929B (zh) * 2012-10-30 2014-11-12 中国科学院上海微系统与信息技术研究所 一种石墨烯场效应器件制备方法
KR101430140B1 (ko) * 2012-11-28 2014-08-13 성균관대학교산학협력단 인-도핑된 그래핀을 이용한 전계효과 트랜지스터, 그의 제조 방법, 인-도핑된 그래핀, 및 그의 제조 방법
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
KR102014988B1 (ko) 2013-04-05 2019-10-21 삼성전자주식회사 위치 특이적으로 저항이 조절된 그래핀, 카본나노튜브, 풀러렌, 그래파이트, 또는 그 조합물을 제조하는 방법
US9431346B2 (en) * 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
KR102107538B1 (ko) * 2013-05-07 2020-05-07 삼성전자주식회사 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체
CN103295912B (zh) * 2013-05-21 2015-12-02 中国电子科技集团公司第十三研究所 一种基于自对准技术的石墨烯晶体管制造方法
KR101484770B1 (ko) * 2013-06-27 2015-01-21 재단법인 나노기반소프트일렉트로닉스연구단 커버부재를 이용한 그래핀의 제조방법 및 그를 포함하는 전자소자의 제조방법
CN103579350B (zh) * 2013-10-23 2016-01-20 清华大学 石墨烯场效应管及其形成方法
US9873102B2 (en) * 2014-01-13 2018-01-23 The Regents Of The University Of California Catalytic devices
KR102153931B1 (ko) * 2014-01-28 2020-09-10 한국전자통신연구원 그래핀 나노 소자의 제조 방법
JP6241318B2 (ja) * 2014-02-28 2017-12-06 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
CN103922321B (zh) * 2014-03-21 2015-10-14 京东方科技集团股份有限公司 石墨烯的制备方法、薄膜晶体管、阵列基板及显示面板
CN105448743B (zh) * 2014-08-12 2018-09-07 中国科学院上海微系统与信息技术研究所 一种二硫化钼场效应管的制作方法
CN104300008B (zh) * 2014-10-30 2017-06-30 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板
US9508801B2 (en) * 2015-01-08 2016-11-29 International Business Machines Corporation Stacked graphene field-effect transistor
JP2016171245A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法
KR102356456B1 (ko) * 2015-05-19 2022-01-27 삼성전자주식회사 초박막 무기물 반도체 제조방법 및 이를 이용한 3차원 반도체 소자 제조방법
CN105047562B (zh) * 2015-06-26 2018-03-30 中国电子科技集团公司第十三研究所 半悬浮石墨烯场效应晶体管制备方法
TWI539043B (zh) 2015-07-21 2016-06-21 財團法人工業技術研究院 石墨烯花的形成方法
CN105304703B (zh) * 2015-11-19 2019-01-01 浙江大学 基于石墨烯/硅的接触势垒场效应管及其制备方法
DE102016112762B4 (de) * 2016-07-12 2019-07-11 Infineon Technologies Ag Schichtstruktur und Verfahren zum Herstellen einer Schichtstruktur
CN109478565A (zh) * 2016-07-14 2019-03-15 华为技术有限公司 一种场效应晶体管的制作方法及场效应晶体管
US10157727B2 (en) 2017-03-02 2018-12-18 Fei Company Aberration measurement in a charged particle microscope
WO2018214119A1 (zh) * 2017-05-25 2018-11-29 华为技术有限公司 一种石墨烯场效应晶体管及其制备方法
US10304967B1 (en) * 2018-03-02 2019-05-28 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device over semiconductor layer
US10580886B2 (en) 2018-05-29 2020-03-03 International Business Machines Corporation Increased source and drain contact edge width in two-dimensional material field effect transistors by directed self-assembly
US10593798B2 (en) 2018-08-05 2020-03-17 International Business Machines Corporation Vertical transistor with one atomic layer gate length
US10586864B2 (en) * 2018-08-05 2020-03-10 International Business Machines Corporation Vertical transistor with one-dimensional edge contacts
US11217709B2 (en) * 2019-05-03 2022-01-04 Gwangju Institute Of Science And Technology Graphene-semiconductor heterojunction photodetector and method of manufacturing the same
KR102316181B1 (ko) * 2019-05-15 2021-10-21 연세대학교 산학협력단 불화된 그래핀을 마스크로 사용하여 접촉 저항이 낮은 2차원 물질 기반 전자 소자를 제작하는 방법
CN113945523B (zh) * 2021-10-15 2023-10-24 西安邮电大学 产生大区域均一手性场的结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234676A (ja) * 2006-02-27 2007-09-13 Osaka Univ 電界効果トランジスタの製造方法及び電界効果トランジスタ
JP2009143761A (ja) * 2007-12-13 2009-07-02 Fujitsu Ltd グラフェンシートの製造方法、半導体装置の製造方法および半導体装置
JP2009155168A (ja) * 2007-12-27 2009-07-16 Fujitsu Ltd 層状炭素構造体の製造方法および半導体装置の製造方法
JP2009164432A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体
JP2010141161A (ja) * 2008-12-12 2010-06-24 Sony Corp 有機半導体装置およびその製造方法
WO2011021715A1 (ja) * 2009-08-20 2011-02-24 日本電気株式会社 基板、基板の製造方法、半導体素子および半導体素子の製造方法
WO2011058651A1 (ja) * 2009-11-13 2011-05-19 富士通株式会社 半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154093B2 (en) * 2002-01-16 2012-04-10 Nanomix, Inc. Nano-electronic sensors for chemical and biological analytes, including capacitance and bio-membrane devices
JP2005285822A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置および半導体センサ
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
KR100923304B1 (ko) * 2007-10-29 2009-10-23 삼성전자주식회사 그라펜 시트 및 그의 제조방법
JP2009182173A (ja) 2008-01-31 2009-08-13 Fujitsu Ltd グラフェントランジスタ及び電子機器
JP2009277803A (ja) 2008-05-13 2009-11-26 Fujitsu Ltd 半導体装置、半導体装置の製造方法およびトランジスタ
US7858989B2 (en) * 2008-08-29 2010-12-28 Globalfoundries Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
US8487296B2 (en) * 2008-11-26 2013-07-16 New Jersey Institute Of Technology Graphene deposition and graphenated substrates
WO2010065518A1 (en) 2008-12-01 2010-06-10 The Trustees Of Columbia University In The City Of New York Methods for graphene-assisted fabrication of micro- and nanoscale structures and devices featuring the same
US8841650B2 (en) 2009-02-23 2014-09-23 Cornell University Electronic-structure modulation transistor
JP5356066B2 (ja) * 2009-02-24 2013-12-04 株式会社東芝 スイッチング素子及び不揮発性記憶装置
US8895352B2 (en) * 2009-06-02 2014-11-25 International Business Machines Corporation Method to improve nucleation of materials on graphene and carbon nanotubes
WO2011046655A2 (en) * 2009-07-21 2011-04-21 Cornell University Transfer-free batch fabrication of single layer graphene devices
KR101694877B1 (ko) * 2009-10-16 2017-01-11 삼성전자주식회사 그라핀 소자 및 그 제조 방법
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
CN101777583B (zh) * 2010-02-05 2011-09-14 电子科技大学 一种石墨烯场效应晶体管
KR101813176B1 (ko) * 2011-04-07 2017-12-29 삼성전자주식회사 그래핀 전자 소자 및 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234676A (ja) * 2006-02-27 2007-09-13 Osaka Univ 電界効果トランジスタの製造方法及び電界効果トランジスタ
JP2009143761A (ja) * 2007-12-13 2009-07-02 Fujitsu Ltd グラフェンシートの製造方法、半導体装置の製造方法および半導体装置
JP2009155168A (ja) * 2007-12-27 2009-07-16 Fujitsu Ltd 層状炭素構造体の製造方法および半導体装置の製造方法
JP2009164432A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体
JP2010141161A (ja) * 2008-12-12 2010-06-24 Sony Corp 有機半導体装置およびその製造方法
WO2011021715A1 (ja) * 2009-08-20 2011-02-24 日本電気株式会社 基板、基板の製造方法、半導体素子および半導体素子の製造方法
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
WO2011058651A1 (ja) * 2009-11-13 2011-05-19 富士通株式会社 半導体装置及びその製造方法
US20120199815A1 (en) * 2009-11-13 2012-08-09 Fujitsu Limited Semiconductor device and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016525995A (ja) * 2013-05-01 2016-09-01 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 部分的に独立する二次元結晶膜を製造する方法及びかかる膜を有するデバイス
JP2015198194A (ja) * 2014-04-02 2015-11-09 株式会社デンソー 半導体素子
JP2018117121A (ja) * 2017-01-20 2018-07-26 ツィンファ ユニバーシティ 薄膜トランジスタ
JP2021155329A (ja) * 2017-09-12 2021-10-07 富士通株式会社 グラフェンナノリボン、半導体装置、化合物の製造方法及びグラフェンナノリボンの製造方法
WO2019163370A1 (ja) * 2018-02-20 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 導電構造、導電構造の形成方法及び半導体装置
KR20200122305A (ko) * 2018-02-20 2020-10-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 도전구조, 도전구조의 형성 방법 및 반도체 장치
US11563086B2 (en) 2018-02-20 2023-01-24 Sony Semiconductor Solutions Corporation Conductive structure, method of forming conductive structure, and semiconductor device
KR102650729B1 (ko) 2018-02-20 2024-03-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 도전구조, 도전구조의 형성 방법 및 반도체 장치
KR102659221B1 (ko) * 2022-12-29 2024-04-18 (주)아이엠혁신소재 그래핀 구조체 및 그래핀 구조체의 제조방법

Also Published As

Publication number Publication date
CN102738237A (zh) 2012-10-17
US20140021445A1 (en) 2014-01-23
US8884345B2 (en) 2014-11-11
KR20120114586A (ko) 2012-10-17
JP6032923B2 (ja) 2016-11-30
US20150056758A1 (en) 2015-02-26
US20120256167A1 (en) 2012-10-11
US9142635B2 (en) 2015-09-22
US8575665B2 (en) 2013-11-05
KR101813176B1 (ko) 2017-12-29
CN102738237B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
JP6032923B2 (ja) グラフェン電子素子及び製造方法
KR101736970B1 (ko) 그래핀 전자 소자 및 제조방법
KR101919424B1 (ko) 트랜지스터 및 그 제조방법
US9293596B2 (en) Graphene devices and methods of manufacturing the same
CN103107199B (zh) 半导体结构和形成场效应晶体管的方法
JP5256850B2 (ja) 電界効果トランジスタ及びその製造方法
WO2018211919A1 (ja) キャパシタ及びその製造方法
JP2014199864A (ja) 半導体装置及びその製造方法
WO2014154120A1 (zh) 一种采用先栅工艺的高电子迁移率器件及其制造方法
US20120302005A1 (en) Self aligned carbide source/drain fet
CN106373888A (zh) 薄膜晶体管的制造方法
US8872243B2 (en) Semiconductor device and related manufacturing method
US8536645B2 (en) Trench MOSFET and method for fabricating same
US20150318356A1 (en) Method and arrangement for reducing contact resistance of two-dimensional crystal material
US20240128324A1 (en) Field effect transistor and fabrication method thereof
JP2013110156A (ja) 半導体素子及びその製造方法
CN110571332B (zh) 晶体管及其制造方法
JP2008182165A5 (ja)
CN109148299B (zh) 半导体装置及其制造方法
CN110190122B (zh) 晶体管及其形成方法
JP2017168681A (ja) 半導体装置および半導体装置の製造方法
CN107068769B (zh) 半导体器件及其制作方法
KR20060073749A (ko) 반도체 메모리 소자 제조방법
CN110034010A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161025

R150 Certificate of patent or registration of utility model

Ref document number: 6032923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250