CN102738237A - 石墨烯电子器件及其制造方法 - Google Patents

石墨烯电子器件及其制造方法 Download PDF

Info

Publication number
CN102738237A
CN102738237A CN2012101019519A CN201210101951A CN102738237A CN 102738237 A CN102738237 A CN 102738237A CN 2012101019519 A CN2012101019519 A CN 2012101019519A CN 201210101951 A CN201210101951 A CN 201210101951A CN 102738237 A CN102738237 A CN 102738237A
Authority
CN
China
Prior art keywords
layer
metal
graphene
electronic device
coat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101019519A
Other languages
English (en)
Other versions
CN102738237B (zh
Inventor
许镇盛
郑现钟
徐顺爱
李晟熏
梁喜准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102738237A publication Critical patent/CN102738237A/zh
Application granted granted Critical
Publication of CN102738237B publication Critical patent/CN102738237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供石墨烯电子器件及其制造方法。该石墨烯电子器件可包括：栅极氧化物，在导电衬底上，该导电衬底配置为用作栅极电极；一对第一金属，在该栅极氧化物上，该对第一金属彼此分隔开；石墨烯沟道层，在该第一金属之间且在该第一金属上延伸；以及源极电极和漏极电极，在石墨烯沟道层的两边缘上。

Description

石墨烯电子器件及其制造方法
技术领域
示范性实施例涉及石墨烯电子器件及其制造方法。
背景技术
具有2维六边形碳结构的石墨烯是能够替代半导体的材料。石墨烯是零带隙半导体，在室温下具有100000cm2V-1s-1的载流子迁移率，其是传统硅的载流子迁移率的大约100倍。因此，石墨烯可以应用于更高速度操作的器件例如射频(RF)器件。
当石墨烯纳米带(GNR)具有10nm或更小的沟道宽度时，带隙可以由于尺寸效应而形成在GNR中。因而，可以利用GNR来制造能够在室温下操作的场效应晶体管。石墨烯电子器件指的是利用石墨烯的电子器件例如场效应晶体管。当石墨烯电子器件通过将石墨烯转移到衬底上来制造时，石墨烯可能被损坏。
发明内容
示范性实施例提供了制造石墨烯电子器件的方法，其中通过在衬底上直接生长石墨烯之后在去除石墨烯下面的金属催化剂层之前在石墨烯与光致抗蚀剂之间形成金属保护层，防止或阻碍了石墨烯接触光致抗蚀剂。额外的方面将部分阐述于后面的描述中，并将部分地从该描述变得显然，或者可以通过实践示范性实施例而习得。
根据示范性实施例，一种石墨烯电子器件可以包括：栅极氧化物，在导电衬底上，该导电衬底配置为用作栅极电极；一对第一金属，在该栅极氧化物上，该对第一金属彼此分隔开；石墨烯沟道层，在该对第一金属之间且在该对第一金属上延伸；以及源极电极和漏极电极，在该石墨烯沟道层的两边缘上。
源极电极和漏极电极可以由Au形成。源极电极和漏极电极可以形成为具有从约10nm至约1000nm范围内的厚度。石墨烯沟道层可以是单层石墨烯或双层石墨烯。第一金属可以是双层金属层。第一金属可以是Cu/Ni层或Au/Ni层。
根据示范性实施例，一种石墨烯电子器件可以包括：一对第一金属，在衬底上，该对第一金属彼此分隔开；石墨烯沟道层，在该对第一金属之间且在该对第一金属上延伸；源极电极和漏极电极，在该石墨烯沟道层的两边缘上；栅极氧化物，覆盖源极电极与漏极电极之间的石墨烯沟道层；以及栅极电极，在源极电极与漏极电极之间的石墨烯沟道层上。
根据示范性实施例，一种制造石墨烯电子器件的方法可以包括：在导电衬底上形成栅极氧化物，该导电衬底配置为用作栅极电极；在栅极氧化物上形成第一金属层，该第一金属层配置为用作催化剂层；在第一金属层上形成石墨烯层；在石墨烯层上形成金属保护层；利用第一光致抗蚀剂图案依次图案化金属保护层、石墨烯层和第一金属层；以及通过利用第二光致抗蚀剂图案湿法蚀刻金属保护层和第一金属层来暴露沟道形成区域中的石墨烯层。
石墨烯层可以通过感应耦合等离子体化学气相沉积(ICP-CVD)在从约550℃至约650℃范围内的温度形成。用第二光致抗蚀剂图案来图案化金属保护层可以包括形成源极电极和漏极电极，且石墨烯电子器件可以是场效应晶体管。
根据示范性实施例，一种形成石墨烯电子器件的方法可以包括：在衬底上形成第一金属层，该第一金属层配置为用作催化剂层；在第一金属层上形成石墨烯层；在石墨烯层上形成金属保护层；利用第一光致抗蚀剂图案依次图案化金属保护层、石墨烯层和第一金属层；通过利用第二光致抗蚀剂图案湿法蚀刻金属保护层和第一金属层来暴露沟道形成区域中的石墨烯层；形成覆盖所暴露的石墨烯层的栅极氧化物；以及在栅极氧化物上形成栅极电极。
附图说明
从以下结合附图对示范性实施例的描述，这些和/或其他方面将变得显然并更易于理解，在附图中：
图1是根据示范性实施例的石墨烯电子器件的结构的示意性截面图；
图2是图1的石墨烯电子器件的平面图；
图3是根据示范性实施例的石墨烯电子器件的结构的示意性截面图；
图4是图3的石墨烯电子器件的平面图；
图5A至5D是示出根据示范性实施例的制造石墨烯电子器件的方法的截面图；以及
图6A至6E是示出根据示范性实施例的制造石墨烯电子器件的方法的截面图。
具体实施方式
现在将详细参照示范性实施例，其示例示于附图中，其中为了清晰，层和区域的厚度被夸大，相似的附图标记用于始终指示基本相同的元件，将不重复其描述。
尽管这里可以使用术语第一、第二等描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区别开。例如，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件，而不背离示范性实施例的范围。这里使用时，术语“和/或”包括相关所列项中的一个或更多的任意和全部组合。
将理解，如果称一个元件“连接到”或“耦接到”另一元件，则它可以直接连接到或耦接到另一元件，或者可以存在居间元件。相反，如果称一个元件“直接连接到”或“直接耦接到”另一元件，则没有居间元件存在。用于描述元件之间的关系的其他词语应以类似的方式解释(例如，“在...之间”与“直接在...之间”，“与...相邻”与“直接与...相邻”等)。
这里所用的术语仅用于描述特定的实施例，无意成为对示范性实施例的限制。这里使用时，单数形式“一”和“该”旨在也包括复数形式，除非上下文清楚地另外表述。还将理解，术语“包括”和/或“包含”如果在这里使用，则指明所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多其他特征、整体、步骤、操作、元件、部件和/或它们的组的存在或增加。
为便于描述，这里可以使用空间相对性术语(例如，“在...之下”、“在...下面”、“下”、“在...之上”、“上”等)以描述如附图所示的一个元件或者特征与另一元件或特征之间的关系。将理解，空间相对性术语旨在涵盖除附图所示取向之外器件在使用或操作中的不同取向。例如，如果附图中的器件被倒置，则描述为“在”其他元件或特征“之下”或“下面”的元件将取向在其他元件或特征“上方”。因此，例如术语“在...下面”可以涵盖之上和之下两种取向。器件可以另外地取向(旋转90度或在其他取向观看或参照)，这里使用的空间相对性描述语作相应解释。
这里参照截面图描述了示范性实施例，这些截面图是理想化实施例(和中间结构)的示意图。因而，可以预期由例如制造技术和/或公差引起的图示形状的变化。因此，附图所示的区域本质上是示意性的，它们的形状不一定示出器件的区域的真实形状，且不限制范围。
除非另行定义，否则这里使用的所有术语(包括技术术语和科学术语)都具有示范性实施例所属领域内的普通技术人员一般理解的含义相同的含义。还将理解，术语，诸如通用词典中定义的那些，应解释为具有与它们在相关领域的背景中的含义相一致的含义，而不应在理想化或过于正式的意义上解释，除非这里清楚地如此定义。
图1是根据示范性实施例的石墨烯电子器件100的结构的示意性截面图。图2是图1的石墨烯电子器件100的平面图。图1是沿图2的线I-I’截取的截面图。
参照图1和图2，栅极氧化物112可以形成在硅衬底110上。栅极氧化物112可以利用硅氧化物形成为具有在从约100nm至约300nm范围内的厚度。硅衬底110可以是导电衬底，并且还可以被称作栅极电极。可以使用其他导电衬底来代替硅衬底110。
彼此分隔开预定或给定距离的一对第一金属122和124可以形成在栅极氧化物112上。第一金属122和124可以是通过图案化金属层(未示出)而形成的金属层。第一金属122和124可以是双层金属层，并可以是铜(Cu)/镍(Ni)层或金(Au)/Ni层。形成在栅极氧化物112上的Cu或Au可以具有在从约100nm至约500nm范围内的厚度。形成在Cu或Au上的Ni可以具有在从约10nm至约30nm范围内的厚度。
石墨烯沟道层130可以在第一金属122和124上形成为在第一金属122和124之间延伸。石墨烯沟道层130可以接触第一金属122和124之间的栅极氧化物112。石墨烯沟道层130可以通过图案化由化学气相沉积(CVD)法形成在第一金属122和124上的石墨烯层而形成。第一金属122和124用作生长石墨烯的催化剂。石墨烯可以是单层石墨烯或双层石墨烯。因而，通过图案化石墨烯获得的石墨烯沟道层130具有单层结构或双层结构。
源极电极142和漏极电极144可以分别形成在石墨烯沟道层130的两个边缘上。源极电极142和漏极电极144可以分别以与第一金属122和124基本相同的形状直接形成在第一金属122和124上或者形成在它们的上方。源极电极142和漏极电极144可以利用Au或除Au之外的金属形成为具有在从约10nm至约1000nm范围内的厚度。Au可以形成与石墨烯的期望的接触，并可以易于被干法蚀刻或湿法蚀刻。
当形成具有在从约1nm至约20nm范围内的宽度W的石墨烯沟道层130时，石墨烯沟道层130可以由于尺寸效应而具有与半导体特性相同的带隙。因而，图1的石墨烯电子器件100可以是背栅极场效应晶体管。石墨烯电子器件100能够在室温下操作。
在根据示范性实施例的石墨烯电子器件100中，可以形成石墨烯沟道层130而不用转移工艺。因此，可以避免在转移工艺期间对石墨烯沟道层130的损伤。
图3是根据示范性实施例的石墨烯电子器件200的结构的示意性截面图。图4是图3的石墨烯电子器件200的平面图。图3是沿图4的线III-III’截取的截面图。
参照图3和图4，绝缘层212可以形成在硅衬底210上。绝缘层212可以利用硅氧化物形成为具有在从约100nm至约300nm范围内的厚度。当使用绝缘衬底来代替硅衬底210时，可以省略绝缘层212。
彼此分隔开预定或给定距离的一对第一金属222和224可以形成在绝缘层212上。第一金属222和224可以是通过图案化金属层(未示出)而形成的金属层。第一金属222和224可以是双层金属层，并可以是Cu/Ni层或Au/Ni层。形成在绝缘层上的Cu或Au可以具有在从约100nm至约500nm范围内的厚度。形成在Cu或Au上的Ni可以具有在从约10nm至约30nm范围内的厚度。
石墨烯沟道层230可以在第一金属222和224上形成为在第一金属222和224之间延伸。石墨烯沟道层230可以接触第一金属222和224之间的栅极氧化物212。石墨烯沟道层230可以通过图案化由CVD法在第一金属222和224以及它们之间的绝缘层212上形成的石墨烯层而形成。第一金属222和224用作生长石墨烯的催化剂。石墨烯可以是单层石墨烯或双层石墨烯。因而，通过图案化石墨烯获得的石墨烯沟道层230具有单层结构或双层结构。
源极电极242和漏极电极244可以分别形成在石墨烯沟道层230的两个边缘上。源极电极242和漏极电极244可以分别以与第一金属222和224基本相同的形状直接形成在第一金属222和224上或者形成在它们的上方。源极电极242和漏极电极244可以利用Au或除Au之外的金属形成为具有在从约10nm至约1000nm范围内的厚度。
栅极氧化物250可以利用硅氧化物形成在石墨烯沟道层230上。栅极电极260可以利用金属例如铝形成在栅极氧化物250上。
当形成具有在从约1nm至约20nm范围内的宽度W的石墨烯沟道层230时，石墨烯沟道层230可以由于尺寸效应而具有与半导体特性相同的带隙。因而，图3的石墨烯电子器件200可以是顶栅极场效应晶体管。石墨烯电子器件200能够在室温下操作。
图5A至5D是示出根据示范性实施例的制造石墨烯电子器件的方法的截面图。参照图5A，栅极氧化物312可以形成在衬底310上。衬底310可以是用掺杂剂掺杂的导电硅衬底，并用作栅极电极。栅极氧化物312可以是通过热氧化衬底310形成的硅氧化物，并可以具有在从约100nm至约300nm范围内的厚度。
第一金属层320可以形成在栅极氧化物312上。第一金属层320可以使用Cu或Au通过溅射方法沉积至从约100nm至约500nm范围内的厚度。第二金属层321例如Ni层可以进一步在第一金属层320上形成至从约10nm至约30nm范围内的厚度。第一金属层320和第二金属层321用作生长石墨烯的催化剂。
石墨烯层330可以通过感应耦合等离子体化学气相沉积(ICP-CVD)在从约550℃至约650℃范围内的温度沉积在第二金属层321上。石墨烯层330可以形成为单层结构或双层结构。由于没有使用在约1000℃的温度进行的CVD法来形成石墨烯层330，所以可以避免例如高温对衬底310的损伤。
金属保护层340可以沉积在石墨烯层330上。金属保护层340可以利用Au形成为具有从约10nm至约1000nm范围内的厚度。
参照图5B，在金属保护层340上形成光致抗蚀剂345之后，被光致抗蚀剂345暴露的金属保护层340、石墨烯层330、第二金属层321和第一金属层320可以以所述次序依次被干法蚀刻。
图5C是图案化结果的平面图，光致抗蚀剂345已从其去除。参照图5C，图案化金属保护层340的形状包括具有预定或给定宽度W的沟道形成区域A1以及在沟道形成区域A1的两个边缘上的电极形成区域A2。沟道形成区域A1具有从约1nm至约20nm范围内的宽度W。
参照图5D，在电极形成区域A2上形成光致抗蚀剂347之后，沟道形成区域A1中被光致抗蚀剂347暴露的金属层可以通过湿法蚀刻被选择性地去除。该金属层可以是金属保护层340、第二金属层321和第一金属层320。湿法蚀刻剂可以是例如稀释的氢氟酸(DHF)。石墨烯层330可以暴露在沟道形成区域A1中。所暴露的石墨烯层330可以是沟道层332。当沟道层332的长度延伸至一定程度时，沟道层332可以接触栅极氧化物312(参照图1)。
沟道层332的两个边缘延伸到电极形成区域A2。在电极形成区域A2中，源极电极342和漏极电极344可以通过图案化金属保护层340而形成在沟道层332上。此外，在电极形成区域A2中，第一金属层322和324可以形成在石墨烯层330下面。源极电极342和漏极电极344可以具有与第一金属层322和324的形状基本相同的形状。
根据示范性实施例，石墨烯沟道层可以直接形成在衬底上而没有用转移工艺。因而，可以避免在转移工艺中对石墨烯沟道层的损伤。此外，由于石墨烯在较低温度生长，所以可以避免由于高温引起的对衬底的损伤。此外，由于在石墨烯上形成金属保护层之后通过湿法蚀刻石墨烯来形成石墨烯沟道层，所以可以通过金属保护层来防止或阻止光致抗蚀剂与石墨烯的接触，从而防止或阻止石墨烯的固有特性的损失。
图6A至6E是示出根据示范性实施例的制造石墨烯电子器件的方法的截面图。参照图6A，绝缘层412可以形成在衬底410上。当衬底410由绝缘材料形成时，可以省略绝缘层412。
第一金属层420可以形成在绝缘层412上。第一金属层420可以通过溅射法由Cu或Au形成至约100nm至约500nm范围内的厚度。第二金属层421例如Ni层可以进一步在第一金属层420上形成至从约10nm至约30nm范围内的厚度。第一金属层420和第二金属层421可以用作生长石墨烯的催化剂层。
石墨烯层430可以通过ICP-CVD在从约550℃至约650℃范围内的温度下沉积在第二金属层421上。石墨烯层430可以形成为单层结构或双层结构。由于没有使用在约1000℃的温度进行的CVD法来形成石墨烯层430，所以可以避免例如高温对衬底410的损伤。
金属保护层440可以沉积在石墨烯层430上。金属保护层440可以利用Au形成为具有从约10nm至约1000nm范围内的厚度。
参照图6B，在金属保护层440上形成光致抗蚀剂445之后，被光致抗蚀剂445暴露的金属保护层440、石墨烯层430、第二金属层421和第一金属层420可以以所述次序依次被干法蚀刻。
图6C是图案化结果的平面图，光致抗蚀剂445已从其去除。参照图6C，图案化金属保护层440的形状包括具有预定或给定宽度W的沟道形成区域A1以及在沟道形成区域A1的两个边缘上的电极形成区域A2。沟道形成区域A1具有在从约1nm至约20nm范围内的宽度W。
参照图6D，在电极形成区域A2上形成光致抗蚀剂447之后，在沟道形成区域A1中被光致抗蚀剂447暴露的金属层可以通过湿法蚀刻被选择性地去除。该金属层可以是金属保护层440、第二金属层421和第一金属层420。湿法蚀刻剂可以是例如稀释的氢氟酸(DHF)。石墨烯层430可以暴露在沟道形成区域A1中。所暴露的石墨烯层430可以是沟道层432。
沟道层432的两个边缘延伸到电极形成区域A2。在电极形成区域A2中，源极电极442和漏极电极444可以通过图案化金属保护层440而形成在沟道层432上。此外，在电极形成区域A2中，第一金属层422和424可以形成在石墨烯层430下面。源极电极442和漏极电极444可以具有与第一金属层422和424的形状基本相同的形状。
参照图6E，可以去除光致抗蚀剂447。当沟道层432的长度延伸至一定程度时，沟道层432可以接触栅极氧化物412。覆盖沟道层432的栅极氧化物450可以形成在绝缘层412上。在栅极氧化物450上形成金属层(未示出)之后，栅极电极460可以通过图案化金属层形成。
在根据示范性实施例的制造石墨烯电子器件的方法中，由于当形成在石墨烯层下面的金属催化剂层被湿法蚀刻时金属保护层形成在石墨烯层上，所以可以防止或阻止光致抗蚀剂图案和石墨烯层之间的直接接触。因此，可以防止或阻止光致抗蚀剂图案被去除时残留的光致抗蚀剂对石墨烯的损伤。
应当理解，这里描述的示范性实施例仅应在描述性意义上来理解，而不是为了限制。每个实施例中对特征或方面的描述应当通常被认为可用于其他示范性实施例中的其他类似特征或方面。

Claims (26)

1.一种石墨烯电子器件，包括：
栅极氧化物，在导电衬底上，该导电衬底配置为用作栅极电极；
一对第一金属，在所述栅极氧化物上，该对第一金属彼此分隔开；
石墨烯沟道层，在该对第一金属之间且在该对第一金属上延伸；以及
源极电极和漏极电极，在所述石墨烯沟道层的两边缘上。
2.如权利要求1所述的石墨烯电子器件，其中所述源极电极和所述漏极电极由Au形成。
3.如权利要求1所述的石墨烯电子器件，其中所述源极电极和所述漏极电极形成为具有从10nm至1000nm范围内的厚度。
4.如权利要求1所述的石墨烯电子器件，其中所述石墨烯沟道层是单层石墨烯或双层石墨烯。
5.如权利要求1所述的石墨烯电子器件，其中所述第一金属是双层金属层。
6.如权利要求5所述的石墨烯电子器件，其中所述第一金属是Cu/Ni层或Au/Ni层。
7.一种石墨烯电子器件，包括：
一对第一金属，在衬底上，该对第一金属彼此分隔开；
石墨烯沟道层，在该对第一金属之间且在该对第一金属上延伸；
源极电极和漏极电极，在所述石墨烯沟道层的两边缘上；
栅极氧化物，覆盖所述源极电极与所述漏极电极之间的所述石墨烯沟道层；以及
栅极电极，在所述源极电极与所述漏极电极之间的所述石墨烯沟道层上。
8.如权利要求7所述的石墨烯电子器件，其中所述源极电极和所述漏极电极由Au形成。
9.如权利要求7所述的石墨烯电子器件，其中所述源极电极和所述漏极电极形成为具有从10nm至1000nm范围内的厚度。
10.如权利要求7所述的石墨烯电子器件，其中所述石墨烯沟道层是单层石墨烯或双层石墨烯。
11.如权利要求7所述的石墨烯电子器件，其中所述第一金属是双层金属层。
12.如权利要求11所述的石墨烯电子器件，其中所述第一金属是Cu/Ni层或Au/Ni层。
13.一种制造石墨烯电子器件的方法，该方法包括：
在导电衬底上形成栅极氧化物，该导电衬底配置为用作栅极电极；
在所述栅极氧化物上形成第一金属层，该第一金属层配置为用作催化剂层；
在所述第一金属层上形成石墨烯层；
在所述石墨烯层上形成金属保护层；
利用第一光致抗蚀剂图案依次图案化所述金属保护层、所述石墨烯层和所述第一金属层；以及
通过利用第二光致抗蚀剂图案湿法蚀刻所述金属保护层和所述第一金属层，暴露沟道形成区域中的所述石墨烯层。
14.如权利要求13所述的方法，其中所述第一金属层形成为双层。
15.如权利要求14所述的方法，其中所述第一金属层是Cu/Ni层或Au/Ni层。
16.如权利要求13所述的方法，其中形成所述石墨烯层包括通过感应耦合等离子体化学气相沉积在从550℃至650℃范围内的温度沉积所述石墨烯层。
17.如权利要求13所述的方法，其中所述金属保护层由Au形成。
18.如权利要求17所述的方法，其中所述金属保护层沉积为具有从10nm至1000nm范围内的厚度。
19.如权利要求18所述的方法，其中用所述第二光致抗蚀剂图案图案化所述金属保护层包括形成源极电极和漏极电极，且所述石墨烯电子器件是场效应晶体管。
20.一种形成石墨烯电子器件的方法，该方法包括：
在衬底上形成第一金属层，该第一金属层配置为用作催化剂层；
在所述第一金属层上形成石墨烯层；
在所述石墨烯层上形成金属保护层；
利用第一光致抗蚀剂图案依次图案化所述金属保护层、所述石墨烯层和所述第一金属层；
通过利用第二光致抗蚀剂图案湿法蚀刻所述金属保护层和所述第一金属层，暴露沟道形成区域中的所述石墨烯层；
形成覆盖所暴露的石墨烯层的栅极氧化物；以及
在所述栅极氧化物上形成栅极电极。
21.如权利要求20所述的方法，其中所述第一金属层是双层金属层。
22.如权利要求21所述的方法，其中所述第一金属层是Cu/Ni层或Au/Ni层。
23.如权利要求20所述的方法，其中形成所述石墨烯层包括通过感应耦合等离子体化学气相沉积在从550℃至650℃范围内的温度沉积所述石墨烯层。
24.如权利要求20所述的方法，其中所述金属保护层由Au形成。
25.如权利要求24所述的方法，其中所述金属保护层具有10nm至1000nm范围内的厚度。
26.如权利要求25所述的方法，其中用所述第二光致抗蚀剂图案图案化所述金属保护层包括形成源极电极和漏极电极，且所述石墨烯电子器件是场效应晶体管。
CN201210101951.9A 2011-04-07 2012-04-09 石墨烯电子器件及其制造方法 Active CN102738237B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0032192 2011-04-07
KR1020110032192A KR101813176B1 (ko) 2011-04-07 2011-04-07 그래핀 전자 소자 및 제조방법

Publications (2)

Publication Number Publication Date
CN102738237A true CN102738237A (zh) 2012-10-17
CN102738237B CN102738237B (zh) 2016-09-21

Family

ID=46965383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210101951.9A Active CN102738237B (zh) 2011-04-07 2012-04-09 石墨烯电子器件及其制造方法

Country Status (4)

Country Link
US (3) US8575665B2 (zh)
JP (1) JP6032923B2 (zh)
KR (1) KR101813176B1 (zh)
CN (1) CN102738237B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915929A (zh) * 2012-10-30 2013-02-06 中国科学院上海微系统与信息技术研究所 一种石墨烯场效应器件制备方法
CN103579350A (zh) * 2013-10-23 2014-02-12 清华大学 石墨烯场效应管及其形成方法
CN103922321A (zh) * 2014-03-21 2014-07-16 京东方科技集团股份有限公司 石墨烯的制备方法、薄膜晶体管、阵列基板及显示面板
CN103972381A (zh) * 2012-10-18 2014-08-06 国际商业机器公司 装置结构及其制造方法
CN104300008A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板
CN105047562A (zh) * 2015-06-26 2015-11-11 中国电子科技集团公司第十三研究所 半悬浮石墨烯场效晶体管制备方法
CN105304703A (zh) * 2015-11-19 2016-02-03 浙江大学 基于石墨烯/硅的接触势垒场效应管及其制备方法
CN105377753A (zh) * 2013-06-27 2016-03-02 纳米基盘柔软电子素子研究团 利用覆盖构件制造石墨烯的方法和制造包含该石墨烯的电子元件的方法
US9850134B2 (en) 2015-07-21 2017-12-26 Industrial Technology Research Institute Graphene flower and method for manufacturing the same and composite material
WO2018010151A1 (zh) * 2016-07-14 2018-01-18 华为技术有限公司 一种场效应晶体管的制作方法及场效应晶体管
CN110663117A (zh) * 2017-05-25 2020-01-07 华为技术有限公司 一种石墨烯场效应晶体管及其制备方法
CN111712927A (zh) * 2018-02-20 2020-09-25 索尼半导体解决方案公司 导电结构、形成导电结构的方法以及半导体设备
CN111801780A (zh) * 2018-03-02 2020-10-20 德克萨斯仪器股份有限公司 石墨烯和氮化硼异质结构器件在半导体层上的集成

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708493B2 (ja) 2009-11-13 2015-04-30 富士通株式会社 半導体装置及びその製造方法
US8445320B2 (en) * 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
KR101157105B1 (ko) * 2011-02-14 2012-06-22 동국대학교 산학협력단 그라핀 옥사이드의 저항 스위칭 특성을 이용한 비휘발성 메모리 소자 및 이의 제조 방법
WO2012119125A2 (en) * 2011-03-02 2012-09-07 Xiangfeng Duan High performance graphene transistors and fabrication processes thereof
KR101813176B1 (ko) * 2011-04-07 2017-12-29 삼성전자주식회사 그래핀 전자 소자 및 제조방법
US9087691B2 (en) * 2011-09-16 2015-07-21 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing graphene nano-ribbon, mosfet and method for manufacturing the same
KR101878739B1 (ko) * 2011-10-24 2018-07-17 삼성전자주식회사 그래핀 전사부재, 그래핀 전사방법 및 이를 이용한 그래핀 소자 제조방법
US8633055B2 (en) * 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor
KR102037469B1 (ko) * 2012-01-02 2019-10-28 삼성전자주식회사 그래핀 전자 소자 및 그 제조 방법
US9064842B2 (en) * 2012-03-20 2015-06-23 International Business Machines Corporation Semiconductor device including graphene layer and method of making the semiconductor device
US8735271B2 (en) * 2012-08-24 2014-05-27 International Business Machines Corporation Gate tunable tunnel diode
KR101984695B1 (ko) * 2012-08-29 2019-09-03 삼성전자주식회사 그래핀 소자 및 그 제조방법
KR101430140B1 (ko) * 2012-11-28 2014-08-13 성균관대학교산학협력단 인-도핑된 그래핀을 이용한 전계효과 트랜지스터, 그의 제조 방법, 인-도핑된 그래핀, 및 그의 제조 방법
US9209136B2 (en) 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
KR102014988B1 (ko) 2013-04-05 2019-10-21 삼성전자주식회사 위치 특이적으로 저항이 조절된 그래핀, 카본나노튜브, 풀러렌, 그래파이트, 또는 그 조합물을 제조하는 방법
US9431346B2 (en) * 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
WO2014177408A1 (en) 2013-05-01 2014-11-06 Koninklijke Philips N.V. Method of manufacturing a partially freestanding two-dimensional crystal film and device comprising such a film
KR102107538B1 (ko) * 2013-05-07 2020-05-07 삼성전자주식회사 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체
CN103295912B (zh) * 2013-05-21 2015-12-02 中国电子科技集团公司第十三研究所 一种基于自对准技术的石墨烯晶体管制造方法
US9873102B2 (en) * 2014-01-13 2018-01-23 The Regents Of The University Of California Catalytic devices
KR102153931B1 (ko) * 2014-01-28 2020-09-10 한국전자통신연구원 그래핀 나노 소자의 제조 방법
JP6241318B2 (ja) * 2014-02-28 2017-12-06 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
JP6281383B2 (ja) * 2014-04-02 2018-02-21 株式会社デンソー 半導体素子
CN105448743B (zh) * 2014-08-12 2018-09-07 中国科学院上海微系统与信息技术研究所 一种二硫化钼场效应管的制作方法
US9508801B2 (en) * 2015-01-08 2016-11-29 International Business Machines Corporation Stacked graphene field-effect transistor
JP2016171245A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法
KR102356456B1 (ko) * 2015-05-19 2022-01-27 삼성전자주식회사 초박막 무기물 반도체 제조방법 및 이를 이용한 3차원 반도체 소자 제조방법
DE102016112762B4 (de) * 2016-07-12 2019-07-11 Infineon Technologies Ag Schichtstruktur und Verfahren zum Herstellen einer Schichtstruktur
JP6538893B2 (ja) * 2017-01-20 2019-07-03 ツィンファ ユニバーシティ 薄膜トランジスタ
US10157727B2 (en) 2017-03-02 2018-12-18 Fei Company Aberration measurement in a charged particle microscope
JP6920615B2 (ja) * 2017-09-12 2021-08-18 富士通株式会社 化合物
US10580886B2 (en) 2018-05-29 2020-03-03 International Business Machines Corporation Increased source and drain contact edge width in two-dimensional material field effect transistors by directed self-assembly
US10586864B2 (en) * 2018-08-05 2020-03-10 International Business Machines Corporation Vertical transistor with one-dimensional edge contacts
US10593798B2 (en) 2018-08-05 2020-03-17 International Business Machines Corporation Vertical transistor with one atomic layer gate length
US11217709B2 (en) * 2019-05-03 2022-01-04 Gwangju Institute Of Science And Technology Graphene-semiconductor heterojunction photodetector and method of manufacturing the same
KR102316181B1 (ko) * 2019-05-15 2021-10-21 연세대학교 산학협력단 불화된 그래핀을 마스크로 사용하여 접촉 저항이 낮은 2차원 물질 기반 전자 소자를 제작하는 방법
CN113945523B (zh) * 2021-10-15 2023-10-24 西安邮电大学 产生大区域均一手性场的结构
KR102659221B1 (ko) * 2022-12-29 2024-04-18 (주)아이엠혁신소재 그래핀 구조체 및 그래핀 구조체의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101423209A (zh) * 2007-10-29 2009-05-06 三星电子株式会社 石墨烯片及其制备方法
JP2009164432A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体
CN101777583A (zh) * 2010-02-05 2010-07-14 电子科技大学 一种石墨烯场效应晶体管
CN102598277A (zh) * 2009-11-13 2012-07-18 富士通株式会社 半导体装置及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154093B2 (en) * 2002-01-16 2012-04-10 Nanomix, Inc. Nano-electronic sensors for chemical and biological analytes, including capacitance and bio-membrane devices
JP2005285822A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置および半導体センサ
JP5080742B2 (ja) * 2006-02-27 2012-11-21 独立行政法人科学技術振興機構 電界効果トランジスタの製造方法及び電界効果トランジスタ
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
JP5245385B2 (ja) * 2007-12-13 2013-07-24 富士通株式会社 グラフェンシートの製造方法、半導体装置の製造方法および半導体装置
JP5109648B2 (ja) * 2007-12-27 2012-12-26 富士通株式会社 層状炭素構造体の製造方法および半導体装置の製造方法
JP2009182173A (ja) 2008-01-31 2009-08-13 Fujitsu Ltd グラフェントランジスタ及び電子機器
JP2009277803A (ja) 2008-05-13 2009-11-26 Fujitsu Ltd 半導体装置、半導体装置の製造方法およびトランジスタ
US7858989B2 (en) * 2008-08-29 2010-12-28 Globalfoundries Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
US8487296B2 (en) * 2008-11-26 2013-07-16 New Jersey Institute Of Technology Graphene deposition and graphenated substrates
WO2010065518A1 (en) 2008-12-01 2010-06-10 The Trustees Of Columbia University In The City Of New York Methods for graphene-assisted fabrication of micro- and nanoscale structures and devices featuring the same
JP5549073B2 (ja) * 2008-12-12 2014-07-16 ソニー株式会社 有機半導体装置およびその製造方法
US8841650B2 (en) 2009-02-23 2014-09-23 Cornell University Electronic-structure modulation transistor
JP5356066B2 (ja) * 2009-02-24 2013-12-04 株式会社東芝 スイッチング素子及び不揮発性記憶装置
US8895352B2 (en) * 2009-06-02 2014-11-25 International Business Machines Corporation Method to improve nucleation of materials on graphene and carbon nanotubes
US9362364B2 (en) * 2009-07-21 2016-06-07 Cornell University Transfer-free batch fabrication of single layer graphene devices
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
KR101694877B1 (ko) * 2009-10-16 2017-01-11 삼성전자주식회사 그라핀 소자 및 그 제조 방법
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
KR101813176B1 (ko) * 2011-04-07 2017-12-29 삼성전자주식회사 그래핀 전자 소자 및 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101423209A (zh) * 2007-10-29 2009-05-06 三星电子株式会社 石墨烯片及其制备方法
JP2009164432A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体
CN102598277A (zh) * 2009-11-13 2012-07-18 富士通株式会社 半导体装置及其制造方法
CN101777583A (zh) * 2010-02-05 2010-07-14 电子科技大学 一种石墨烯场效应晶体管

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972381A (zh) * 2012-10-18 2014-08-06 国际商业机器公司 装置结构及其制造方法
CN103972381B (zh) * 2012-10-18 2017-01-11 国际商业机器公司 装置结构及其制造方法
CN102915929B (zh) * 2012-10-30 2014-11-12 中国科学院上海微系统与信息技术研究所 一种石墨烯场效应器件制备方法
CN102915929A (zh) * 2012-10-30 2013-02-06 中国科学院上海微系统与信息技术研究所 一种石墨烯场效应器件制备方法
US10035708B2 (en) 2013-06-27 2018-07-31 Center For Advanced Soft Electronics Method for manufacturing graphene using cover member and method for manufacturing electronic element including same
CN105377753B (zh) * 2013-06-27 2018-11-16 纳米基盘柔软电子素子研究团 利用覆盖构件制造石墨烯的方法和制造包含该石墨烯的电子元件的方法
CN105377753A (zh) * 2013-06-27 2016-03-02 纳米基盘柔软电子素子研究团 利用覆盖构件制造石墨烯的方法和制造包含该石墨烯的电子元件的方法
CN103579350A (zh) * 2013-10-23 2014-02-12 清华大学 石墨烯场效应管及其形成方法
CN103579350B (zh) * 2013-10-23 2016-01-20 清华大学 石墨烯场效应管及其形成方法
CN103922321A (zh) * 2014-03-21 2014-07-16 京东方科技集团股份有限公司 石墨烯的制备方法、薄膜晶体管、阵列基板及显示面板
US10224205B2 (en) 2014-03-21 2019-03-05 Boe Technology Group Co., Ltd. Method for preparing graphene, thin-film transistor, array substrate, and display panel
CN104300008A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板
CN105047562A (zh) * 2015-06-26 2015-11-11 中国电子科技集团公司第十三研究所 半悬浮石墨烯场效晶体管制备方法
US9850134B2 (en) 2015-07-21 2017-12-26 Industrial Technology Research Institute Graphene flower and method for manufacturing the same and composite material
CN105304703A (zh) * 2015-11-19 2016-02-03 浙江大学 基于石墨烯/硅的接触势垒场效应管及其制备方法
CN105304703B (zh) * 2015-11-19 2019-01-01 浙江大学 基于石墨烯/硅的接触势垒场效应管及其制备方法
WO2018010151A1 (zh) * 2016-07-14 2018-01-18 华为技术有限公司 一种场效应晶体管的制作方法及场效应晶体管
CN109478565A (zh) * 2016-07-14 2019-03-15 华为技术有限公司 一种场效应晶体管的制作方法及场效应晶体管
CN110663117A (zh) * 2017-05-25 2020-01-07 华为技术有限公司 一种石墨烯场效应晶体管及其制备方法
CN110663117B (zh) * 2017-05-25 2021-05-14 华为技术有限公司 一种石墨烯场效应晶体管及其制备方法
CN111712927A (zh) * 2018-02-20 2020-09-25 索尼半导体解决方案公司 导电结构、形成导电结构的方法以及半导体设备
CN111801780A (zh) * 2018-03-02 2020-10-20 德克萨斯仪器股份有限公司 石墨烯和氮化硼异质结构器件在半导体层上的集成

Also Published As

Publication number Publication date
KR101813176B1 (ko) 2017-12-29
US20120256167A1 (en) 2012-10-11
US8575665B2 (en) 2013-11-05
US20140021445A1 (en) 2014-01-23
US8884345B2 (en) 2014-11-11
CN102738237B (zh) 2016-09-21
JP2012222358A (ja) 2012-11-12
US20150056758A1 (en) 2015-02-26
JP6032923B2 (ja) 2016-11-30
KR20120114586A (ko) 2012-10-17
US9142635B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
CN102738237A (zh) 石墨烯电子器件及其制造方法
US9293596B2 (en) Graphene devices and methods of manufacturing the same
US8344358B2 (en) Graphene transistor with a self-aligned gate
EP2690664B1 (en) Transistors and methods of manufacturing the same
US8728880B2 (en) Graphene electronic device and method of fabricating the same
US9768288B2 (en) Carbon nanostructure device fabrication utilizing protect layers
CN103985762B (zh) 超低欧姆接触电阻石墨烯晶体管及其制备方法
US8193032B2 (en) Ultrathin spacer formation for carbon-based FET
CN103107199A (zh) 图案化碳纳米管器件中的接触
CN105280594A (zh) 石墨烯-金属接合结构、其制造方法和半导体器件
CN106952949A (zh) 石墨烯场效应晶体管及其形成方法
US20220359737A1 (en) Fin Field-Effect Transistor Device With Low-Dimensional Material And Method
CN105448716A (zh) 基于金属纳米点沟道的晶体管的制造方法及制得产品
CN109560125A (zh) 金属堆叠源漏电极场效应管及其制作方法
JP7456449B2 (ja) 電界効果型トランジスタの製造方法
CN110190122B (zh) 晶体管及其形成方法
CN110571332B (zh) 晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant