JP2015198194A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2015198194A
JP2015198194A JP2014076200A JP2014076200A JP2015198194A JP 2015198194 A JP2015198194 A JP 2015198194A JP 2014076200 A JP2014076200 A JP 2014076200A JP 2014076200 A JP2014076200 A JP 2014076200A JP 2015198194 A JP2015198194 A JP 2015198194A
Authority
JP
Japan
Prior art keywords
graphene
semiconductor element
substrate
convex portion
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014076200A
Other languages
English (en)
Other versions
JP6281383B2 (ja
Inventor
永児 小島
Eiji Kojima
永児 小島
一彦 加納
Kazuhiko Kano
加納  一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014076200A priority Critical patent/JP6281383B2/ja
Publication of JP2015198194A publication Critical patent/JP2015198194A/ja
Application granted granted Critical
Publication of JP6281383B2 publication Critical patent/JP6281383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】グラフェンの位置を特定しやすい半導体素子を提供すること。【解決手段】基板(1)と、前記基板における一方の面上に設けられたグラフェン(17)と、前記一方の面上に設けられ、前記グラフェンの端部(17A、17B)と接する凸部(5)と、を備え、前記凸部は傾斜した側面(5B)を前記グラフェンの側に備え、前記グラフェンの端部は前記傾斜した側面において前記凸部と接し、前記凸部の少なくとも一部は金属で構成され、前記金属は前記グラフェンと接触していることを特徴とする半導体素子(101)。【選択図】図1

Description

本発明は半導体素子に関する。
従来、基板上にグラフェンが形成された半導体素子が知られている。この半導体素子は、まず、CVD(化学気相成長法)等の方法で、基板とは別体の触媒膜上にグラフェンを形成し、次に、触媒膜上のグラフェンを基板上に転写する方法で製造される(特許文献1参照)。
特開2009−298683号公報
半導体素子が備えるグラフェンに対し、リソグラフィーや電極形成等の工程を実施することがある。この場合、グラフェンの位置を正確に特定することが困難であるので、リソグラフィーや電極形成を行う位置が、グラフェンに対してずれてしまうことがある。
本発明は以上の点に鑑みなされたものであり、グラフェンの位置を特定しやすい半導体素子を提供することを目的とする。
本発明の半導体素子は、基板と、基板における一方の面上に設けられたグラフェンと、一方の面上に設けられ、グラフェンの端部と接する凸部とを備える。また、本発明の半導体素子において、凸部は傾斜した側面をグラフェンの側に備え、グラフェンの端部は傾斜した側面において凸部と接し、凸部の少なくとも一部は金属で構成され、金属はグラフェンと接触している。
本発明の半導体素子は、グラフェンの端部と接する凸部を備えている。この凸部に対する、グラフェンの相対的な位置は一定である。よって、凸部の位置を、例えば、光学的手法等により検出すれば、その位置から、グラフェンの位置を高精度に特定することができる。そのため、例えば、グラフェンに対し、フォトリソグラフィや電極形成等の工程を行う場合、グラフェンの位置を高精度に特定し、正確な加工を行うことができる。
また、本発明の半導体素子では、凸部の少なくとも一部が金属で構成され、その金属がグラフェンと接触している。そのため、凸部を電極として利用することができる。
図1A〜図1Jは、半導体素子101の製造方法を表す断面図である。 図2A〜図2Jは、半導体素子101の製造方法を表す平面図である。 半導体素子101の構成を表す断面図である。 半導体素子101の構成を表す断面図である。 図5A、図5Bは、半導体素子101の製造方法における一部の工程を表す断面図である。 半導体素子101の構成を表す断面図である。
本発明の実施形態を図面に基づき説明する。
<第1の実施形態>
1.半導体素子の製造
図1〜図3に基づき、半導体素子の製造方法を説明する。図1A、図2Aに示すように、Siから成る基板1における一方の面(図1における上側の面)上に、Niから成る金属層3をスパッタ又は蒸着により形成する。金属層3の膜厚は数百〜数千nmである。なお、本件明細書における膜厚は、電子顕微鏡の断面観察等の方法で測定した値を意味する。
次に、図1B、図2Bに示すように、金属層3の中央部をウエットエッチングにより除去する。エッチング液としては塩化鉄第二水溶液を使用する。ウエットエッチングの結果、基板1の中央では金属層3が除去され、基板1の外周にそって金属層3が残存する。以下では、残存した金属層3を凸部5とする。
凸部5は、基板1の表面から、基板1の厚み方向に突出した部分である。凸部5は、一定の厚みを有する天井部5Aと、天井部5Aの内側に位置し、基板1の中央に近づくほど、徐々に膜厚が小さくなる側面部5Bとを有する。側面部5Bの表面は、基板1の表面に対し傾斜している。ここで傾斜とは、基板1の表面に対し、0°より大きく、90°より小さい角度を成すことを意味する。
また、ウエットエッチングの結果、基板1における一方の面のうち、中央部分は金属層3に覆われず、露出する。この露出した部分を以下では露出部1Aとする。
次に、図1C、図2Cに示すように、基板1の一方の面のうち、天井部5Aを除く部分に、SiNから成る犠牲層7を形成する。すなわち、犠牲層7は、露出部1Aの上と、側面部5Bの上とに形成されている。犠牲層7の表面は、天井部5Aの表面と面一である。よって、犠牲層7の膜厚は、露出部1A上に形成された部分においては、天井部5Aの膜厚に等しく、側面部5B上に形成された部分においては、天井部5Aに近いほど、薄くなっている。
犠牲層7は、まず、基板1の一方の面全体(天井部5Aを含む)にSiNから成る層をプラズマCVDにより形成し、次に、天井部5Aが露出するまでCMP(化学機械研磨)を行うことで形成できる。
次に、図1D、図2Dに示すように、基板1の一方の面全体に、触媒層9をスパッタ又は蒸着により形成する。触媒層9の材質は、Ni、Co、Fe、Cu、Al23等から選択できる。なお、触媒層9は、後述するグラフェン15の形成において触媒能を有する。触媒層9の膜厚は数十〜数千nmである。
次に、図1E、図2Eに示すように、触媒層9を貫通する一対の孔11を、リソグラフィー又はウエットエッチングにより形成する。その結果、孔11の少なくとも一部において犠牲層7が露出する。孔11をウエットエッチングにより形成する場合、エッチング液は塩化第ニ鉄水溶液、又は硝酸鉄水溶液である。
次に、図1F、図2Fに示すように、孔11を通じて、犠牲層7の全てをウエットエッチングにより除去する。ウエットエッチングは、フッ酸に浸すことで行う。ウエットエッチングの結果、基板1と触媒層9との間に空洞13が生じる。この空洞13は、孔11を介して外部に連通している。触媒層9は、その外周側において、凸部5により支持されている。触媒層9の裏面9Aのうち、凸部5により支持されていない部分は、空洞13に臨んでいる。また、凸部5の側面部5Bも、空洞13に臨んでいる。また、基板1における露出部1Aも、空洞13に臨んでいる。
次に、熱処理により触媒層9の結晶性を高めてから、図1G、図2Gに示すように、CVDにより、触媒層9の裏面9Aのうち、凸部5と接触せず、空洞13に臨んでいる部分にグラフェン15を形成する。熱処理の条件は、H2雰囲気、数百〜1000℃の温度という条件である。グラフェン15を形成するときのCVDの条件は、CH4雰囲気、数百〜1000℃の温度という条件である。
グラフェン15は、単原子層のカーボン結晶構造であってもよく、複数の原子層のカーボン結晶構造であってもよい。複数の原子層とは、例えば一桁数の原子層である。複数原子層のカーボン結晶構造は、一般にグラフェン多層膜(multi-layer graphene)またはグラフェン積層膜(stacked graphene)と称されることもある。なお、触媒層9の結晶性が当初から高い場合は、熱処理を行わなくてもよい。
なお、触媒層9のうち、図1Gにおける上側の面にもグラフェンは形成されるが、そのグラフェンは、O2アッシングにより除去する。
次に、図1H、図2Hに示すように、触媒層9のうち、凸部5と接していない部分を基板1の側に近接させ、グラフェン15を、露出部1A及び側面部5Bの表面に転写する。ここで、触媒層9を基板1の側に近接させる方法として、次の方法α〜γのいずれかを用いることができる。
方法α:空洞13内に液体を充填し、その液体を除去することで、表面張力を利用し、触媒層9を基板1の側に近接させる。このとき、グラフェン15が露出部1A、及び側面部5Bの表面に接触し、それらの上に転写される。ここで、使用する液体は水である。また、液体の除去は、雰囲気温度を100〜500℃とすることで行う。
方法β:図1Gに示す状態において、触媒層9を加熱する。すると、触媒層9のうち、グラフェン15を形成した部分は、凸部5に支持されていないので、下方に垂れ下がり、露出部1A、及び側面部5Bの表面に接する。このとき、グラフェン15が露出部1A、及び側面部5Bの表面に転写される。ここで、触媒層9を加熱するときの温度は数百℃であり、そのときの雰囲気はAr雰囲気である。
方法γ:触媒層9と基板1との間に電圧を印加することで、静電気力により、触媒層9のうち、グラフェン15を形成した部分を基板1側に近接させる。このとき、グラフェン15が露出部1A、及び側面部5Bの表面に接触し、それらの上に転写される。ここで、触媒層9と基板1との間に印加する電圧は数十Vである。
次に、図1I、図2Iに示すように、触媒層9をウエットエッチングにより除去する。このウエットエッチングでは、塩化鉄第ニ水溶液、又は硝酸鉄水溶液をエッチング液として用いる。ウエットエッチング後、グラフェン15が表面に露出する。グラフェン15は、露出部1A及び側面部5Bの上に形成されている。グラフェン15は、天井部5Aの上には形成されていない。
次に、図1J、図2Jに示すように、グラフェン15の一部をエッチングにより除去し、1つの帯状のグラフェン領域17を残す。図3に示すように、グラフェン領域17における一方の端部17Aは、図3における左側の凸部5と接しており、より詳しくは、側面部5Bと接している。また、グラフェン領域17のうち、端部17Aを含む部分は、側面部5Bと面で接触しており、その接触幅Wは、グラフェンの伝達長以上である。
また、図3に示すように、グラフェン領域17における反対側の端部17Bは、図3における右側の凸部5と接しており、より詳しくは、側面部5Bと接している。また、グラフェン領域17のうち、端部17Bを含む部分は、側面部5Bと面で接触しており、その接触幅Wは、グラフェンの伝達長以上である。
また、グラフェン領域17のうち、凸部5と接していない部分は、露出部1Aと接している。
また、グラフェン領域17の中央部に、ゲート絶縁膜19とゲート電極21とを順次積層する。
以上の工程により、半導体素子101が完成する。この半導体素子101は、図3に示すように、基板1と、基板1における一方の面上に設けられたグラフェン領域17とを備える。また、半導体素子101は、基板1における一方の面上に設けられ、グラフェン領域17の端部17A、17Bと接する金属製の凸部5を備える。凸部5は、傾斜した側面部5Bをグラフェン領域17の側に備え、グラフェン領域17の端部17A、17Bは、側面部5Bにおいて凸部5と接している。また、半導体素子101は、ゲート電極21を備えている。
2.半導体素子101が奏する効果
(1)半導体素子101は、グラフェン領域17の端部17A、17Bと接する凸部5を備えている。凸部5に対する、グラフェン領域17の相対的な位置は一定である。よって、凸部5の位置を、光学的手法等により検出すれば、その位置から、グラフェン領域17の位置を高精度に特定することができる。
そのため、例えば、グラフェン領域17に対し、フォトリソグラフィや電極形成等の工程を行う場合、高精度な加工を行うことができる。
(2)半導体素子101では、凸部5が金属から成り、その凸部5がグラフェン領域17と接触している。そのため、凸部5を電極として利用することができる。特に、凸部5に対し、グラフェン領域17は面で接触し、接触幅Wがグラフェンの伝達長以上であるので、凸部5とグラフェン領域17との間の電気抵抗が小さい。
<第2の実施形態>
1.半導体素子101の構成
本実施形態の半導体素子101の構成及び製造方法は、基本的には前記第1の実施形態と同様であるが一部において相違する。以下では、その相違点を中心に説明する。本実施形態では、図4に示すように、凸部5が、Niから成る金属層25と、酸化アルミニウムから成る非金属層27との積層体である。
本実施形態の半導体素子101は、以下のようにして製造できる。まず、図5Aに示すように、Siから成る基板1における一方の面(図5Aにおける上側の面)上に、Niから成る金属層25と、SiO2から成る非金属層27と、をスパッタ又は蒸着により順次形成する。金属層25、非金属層27の膜厚は、それぞれ、数百〜数千nmである。
次に、図5Bに示すように、金属層25及び非金属層27から成る積層体の中央部をフォトリソグラフィ、ドライまたはウエットエッチングにより除去する。その結果、金属層25及び非金属層27から成る積層体は、基板1の中央では除去され、基板1の外周にそって残存する。残存した積層体を凸部5とする。凸部5の形状は前記第1の実施形態と同様である。以降の工程は前記第1の実施形態と同様に行い、図4に示す半導体素子101を製造する。
2.半導体素子101が奏する効果
(1)本実施形態の半導体素子101は、前記第1の実施形態と同様の効果を奏する。
(2)本実施形態の半導体素子101は、凸部5の上層に、非金属層27を備える。そのため、凸部5の上側に位置する他の部材(他の素子)と、金属層25との絶縁を保つことができる。また、グラフェン15を形成するとき、高温となっても、非金属層27を備えることにより、金属層25を構成する金属の拡散を抑制できる。
<第3の実施形態>
1.半導体素子101の構成及び製造方法
本実施形態の半導体素子101の構成及び製造方法は、基本的には前記第1の実施形態と同様であるが一部において相違する。以下では、その相違点を中心に説明する。本実施形態では、図6に示すように、基板1が、基板本体29と、基板本体29における一方の側に設けられた絶縁性の下地層31とから成る。
基板本体29はSiから成る。下地層31はh−BNから成る層であり、その膜厚は数百nmである。下地層31は、CVD等の方法により形成できる。本実施形態では、基板1の表面のうち、グラフェン領域17と接触する部分には、下地層31が存在する。
本実施形態の半導体素子101は、上述した基板1を用いて、前記第1の実施形態と同様に製造することができる。
2.半導体素子101が奏する効果
(1)本実施形態の半導体素子101は、前記第1の実施形態と同様の効果を奏する。
(2)本実施形態では、基板1の表面のうち、グラフェン領域17と接触する部分に下地層31が存在するので、グラフェン領域17と基板1との絶縁を一層確実にすることができる。
<その他の実施形態>
(1)前記第1〜第3の実施形態において、凸部5に含まれる金属は、Ni以外のものであってもよく、例えば、Au、Ru、Rh、Pd、Ag、Pt、Cr、Mo、Hf、Ta、及びWのうちのいずれかとすることができる。また、凸部5に含まれる金属は、Ni、Au、Ru、Rh、Pd、Ag、Pt、Cr、Mo、Hf、Ta、及びWから成る群から選択される2以上の合金であってもよい。グラフェン領域17と凸部5との接触部は1箇所以上とできる。また、グラフェン領域17と基板1の少なくとも一部が離れており、中空構造であってもよい。
(2)前記第2の実施形態の凸部5において、金属層25が上層であり、非金属層27が下層であってもよい。また、凸部5は、3層以上の層から成る積層体であってもよい。また、非金属層27の材料は、酸化アルミニウム以外であってもよく、絶縁性の材料から適宜選択できる。
(3)前記第1〜第3の実施形態において、基板1の膜厚方向から見た、凸部5とグラフェン領域17との位置関係は、適宜設定できる。例えば、グラフェン領域17を囲む3方又は4方に凸部5が存在し、グラフェン領域17の各端部がそれぞれ凸部5と接していてもよい。また、グラフェン領域17を囲む環状、又は額縁状の凸部5が存在し、グラフェン領域17の外周における全部又は一部の端部が上記の凸部5と接していてもよい。
(4)前記第1〜第3の実施形態において、半導体素子101は、ゲート電極21を備えていなくてもよい。
(5)前記第1〜第3の実施形態において、グラフェン領域17は、天井部5Aまで達していてもよい。
(6)前記第1〜第3の実施形態における構成の全部又は一部を適宜選択して組み合わせてもよい。
1…基板、1A…露出部、3…金属層、5…凸部、5A…天井部、5B…側面部、7…犠牲層、9…触媒層、9A…裏面、11…孔、13…空洞、15…グラフェン、17…グラフェン領域、17A、17B…端部、19…ゲート絶縁膜、21…ゲート電極、25…金属層、27…非金属層、29…基板本体、31…下地層、101…半導体素子

Claims (7)

  1. 基板と、
    前記基板における一方の面上に設けられたグラフェンと、
    前記一方の面上に設けられ、前記グラフェンの端部と接する凸部と、
    を備え、
    前記凸部は傾斜した側面を前記グラフェンの側に備え、前記グラフェンの端部は前記傾斜した側面において前記凸部と接し、
    前記凸部の少なくとも一部は金属で構成され、前記金属は前記グラフェンと接触していることを特徴とする半導体素子。
  2. 前記凸部は、前記金属の層と、非金属の層とを含む積層体であることを特徴とする請求項1に記載の半導体素子。
  3. 前記凸部は、前記金属の層よりも上層に前記非金属の層を備えることを特徴とする請求項2に記載の半導体素子。
  4. 前記グラフェンと、前記金属との接触幅がグラフェンの伝達長以上であることを特徴とする請求項1〜3のいずれか1項に記載の半導体素子。
  5. 前記金属が、Ni、Au、Ru、Rh、Pd、Ag、Pt、Cr、Mo、Hf、Ta、及びWから成る群から選択される1以上であることを特徴とする請求項1〜4のいずれか1項に記載の半導体素子。
  6. 前記基板は、基板本体と、前記基板本体における前記一方の側に設けられた絶縁性の下地層と、を備えることを特徴とする請求項1〜5のいずれか1項に記載の半導体素子。
  7. 前記グラフェンに接する電極を備えることを特徴とする請求項1〜6のいずれか1項に記載の半導体素子。
JP2014076200A 2014-04-02 2014-04-02 半導体素子 Active JP6281383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014076200A JP6281383B2 (ja) 2014-04-02 2014-04-02 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014076200A JP6281383B2 (ja) 2014-04-02 2014-04-02 半導体素子

Publications (2)

Publication Number Publication Date
JP2015198194A true JP2015198194A (ja) 2015-11-09
JP6281383B2 JP6281383B2 (ja) 2018-02-21

Family

ID=54547717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014076200A Active JP6281383B2 (ja) 2014-04-02 2014-04-02 半導体素子

Country Status (1)

Country Link
JP (1) JP6281383B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3279956A1 (de) * 2016-08-05 2018-02-07 Robert Bosch GmbH Verfahren zum herstellen eines schichtstapels und/oder einer topologie, schichtstapel und verfahren zum erfassen eines magnetfelds
WO2019163370A1 (ja) * 2018-02-20 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 導電構造、導電構造の形成方法及び半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195818A (ja) * 1998-10-26 2000-07-14 Ind Technol Res Inst 半導体のオ―ム・コンタクト及びその製作方法
JP2007261839A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc カーボンナノチューブの製造方法
JP2009298683A (ja) * 2008-06-12 2009-12-24 Samsung Electronics Co Ltd グラフェンシートから炭素化触媒を除去する方法、炭素化触媒が除去されたグラフェンシートを素子に転写する方法、及び該方法によるグラフェンシート及び素子
JP2010021377A (ja) * 2008-07-11 2010-01-28 Hitachi Ltd 電子デバイス,受光・発光デバイス、それを用いた電子集積回路および光集積回路
WO2011021715A1 (ja) * 2009-08-20 2011-02-24 日本電気株式会社 基板、基板の製造方法、半導体素子および半導体素子の製造方法
JP2011054942A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011171721A (ja) * 2010-01-22 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012222358A (ja) * 2011-04-07 2012-11-12 Samsung Electronics Co Ltd グラフェン電子素子及び製造方法
JP2013012736A (ja) * 2011-06-27 2013-01-17 Samsung Electronics Co Ltd グラフェン構造体及びその製造方法、並びにグラフェン素子及びその製造方法
JP2013110156A (ja) * 2011-11-17 2013-06-06 Denso Corp 半導体素子及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195818A (ja) * 1998-10-26 2000-07-14 Ind Technol Res Inst 半導体のオ―ム・コンタクト及びその製作方法
JP2007261839A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc カーボンナノチューブの製造方法
JP2009298683A (ja) * 2008-06-12 2009-12-24 Samsung Electronics Co Ltd グラフェンシートから炭素化触媒を除去する方法、炭素化触媒が除去されたグラフェンシートを素子に転写する方法、及び該方法によるグラフェンシート及び素子
JP2010021377A (ja) * 2008-07-11 2010-01-28 Hitachi Ltd 電子デバイス,受光・発光デバイス、それを用いた電子集積回路および光集積回路
JP2011054942A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2011021715A1 (ja) * 2009-08-20 2011-02-24 日本電気株式会社 基板、基板の製造方法、半導体素子および半導体素子の製造方法
JP2011171721A (ja) * 2010-01-22 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012222358A (ja) * 2011-04-07 2012-11-12 Samsung Electronics Co Ltd グラフェン電子素子及び製造方法
JP2013012736A (ja) * 2011-06-27 2013-01-17 Samsung Electronics Co Ltd グラフェン構造体及びその製造方法、並びにグラフェン素子及びその製造方法
JP2013110156A (ja) * 2011-11-17 2013-06-06 Denso Corp 半導体素子及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3279956A1 (de) * 2016-08-05 2018-02-07 Robert Bosch GmbH Verfahren zum herstellen eines schichtstapels und/oder einer topologie, schichtstapel und verfahren zum erfassen eines magnetfelds
WO2019163370A1 (ja) * 2018-02-20 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 導電構造、導電構造の形成方法及び半導体装置
CN111712927A (zh) * 2018-02-20 2020-09-25 索尼半导体解决方案公司 导电结构、形成导电结构的方法以及半导体设备
KR20200122305A (ko) * 2018-02-20 2020-10-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 도전구조, 도전구조의 형성 방법 및 반도체 장치
US11563086B2 (en) 2018-02-20 2023-01-24 Sony Semiconductor Solutions Corporation Conductive structure, method of forming conductive structure, and semiconductor device
KR102650729B1 (ko) * 2018-02-20 2024-03-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 도전구조, 도전구조의 형성 방법 및 반도체 장치

Also Published As

Publication number Publication date
JP6281383B2 (ja) 2018-02-21

Similar Documents

Publication Publication Date Title
US10910185B2 (en) Method for the fabrication of electron field emission devices including carbon nanotube electron field emission devices
US9862595B2 (en) Method for manufacturing thin-film support beam
JP2008060517A (ja) マスク構造物の形成方法及びこれを利用した微細パターン形成方法
KR102107538B1 (ko) 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체
US8470628B2 (en) Methods to fabricate silicide micromechanical device
JP6281383B2 (ja) 半導体素子
JP5305735B2 (ja) 微小電気機械システム装置およびその製造方法
Pinto et al. Amorphous silicon self‐rolling micro electromechanical systems: from residual stress control to complex 3D structures
US10683204B2 (en) Semiconductor arrangement and formation thereof
US9987830B2 (en) Method for processing a carrier and method for transferring a graphene layer
JP2017067446A (ja) ナノギャップ電極の製造方法、側壁スペーサ、及び側壁スペーサの製造方法
CN111108591B (zh) 形成用于生物应用的自支撑膜的方法
US9530692B2 (en) Method of forming through wiring
JP5931428B2 (ja) 配線パターンの形成方法及び半導体装置
EP3330800A1 (en) A photomask manufacturing method
JP5857659B2 (ja) 半導体素子の製造方法
US9656860B2 (en) Use of metal native oxide to control stress gradient and bending moment of a released MEMS structure
US9130159B2 (en) Method of fabricating element including nanogap electrodes
JP5608462B2 (ja) インプリントモールドの製造方法
JP2008155342A (ja) 微細構造体の製造方法
CN105632907B (zh) 一种半导体器件的制作方法
JP2018181863A (ja) グラフェン基板、及びこの製造方法
US20220077057A1 (en) Electrical fuse matrix
JP2023111336A (ja) タングステンの貫通加工品を作製するためのタングステンブランクス、及びタングステンブランクスを用いたタングステン貫通加工品の製造方法
KR20170051835A (ko) 복수의 희생층을 이용한 멤스 구조물 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170224

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180108

R151 Written notification of patent or utility model registration

Ref document number: 6281383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250