JP5305735B2 - 微小電気機械システム装置およびその製造方法 - Google Patents

微小電気機械システム装置およびその製造方法 Download PDF

Info

Publication number
JP5305735B2
JP5305735B2 JP2008136618A JP2008136618A JP5305735B2 JP 5305735 B2 JP5305735 B2 JP 5305735B2 JP 2008136618 A JP2008136618 A JP 2008136618A JP 2008136618 A JP2008136618 A JP 2008136618A JP 5305735 B2 JP5305735 B2 JP 5305735B2
Authority
JP
Japan
Prior art keywords
insulating
film
insulating film
layer
coating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008136618A
Other languages
English (en)
Other versions
JP2009279733A (ja
Inventor
宏明 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008136618A priority Critical patent/JP5305735B2/ja
Priority to US12/470,659 priority patent/US8581355B2/en
Publication of JP2009279733A publication Critical patent/JP2009279733A/ja
Application granted granted Critical
Publication of JP5305735B2 publication Critical patent/JP5305735B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/07Interconnects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Description

本発明は、微小電気機械式システム(Micro Electro Mechanical System;以下、MEMSと示す。)装置およびその製造方法に関する。
シリコン等の半導体基板上に形成された高周波MEMS素子は、従来からの半導体製造プロセスやその他の超微細加工プロセスを利用して容易に形成することができるという利点がある一方で、信号線にシリコン基板を介して寄生容量が接続されるため、高周波特性が劣化するという欠点があった。
このような信号線の金属とシリコン基板との間に生じる寄生容量を低減するために、信号線の下層に10μm以上の厚さの絶縁膜を形成することが求められている。
しかし従来から、信号線の下層の絶縁膜としては、CVD(Chemical Vapor Deposition)法によるシリコン酸化膜(以下、CVD膜と示す。)が形成されており、このようなCVD膜では10μm以上の厚膜を形成することが困難であった。そのため、半導体基板上にポリイミド等の樹脂からなる塗布層を形成し、その上にCVD膜を形成した構造が提案されている(例えば、特許文献1参照)。
しかしながら、半導体基板の全面にポリイミド等の樹脂塗布層を形成し、その上にCVD膜を成膜した構造では、その後の加熱工程等において、樹脂塗布層との熱膨張係数の違いによりCVD膜に大きな応力が作用するため、CVD膜にクラックが発生するおそれがあった。
特開2006−229282号公報
本発明は、半導体基板を介してMEMS素子に印加される寄生容量が低減されており、信頼性に優れたMEMS装置と、その製造方法を提供することを目的とする。
本発明の一態様に係るMEMS装置は、基板と、前記基板上に島状に形成された、絶縁樹脂からなる第1の絶縁層と、前記第1の絶縁層の上面および側面上に形成された、前記第1の絶縁層より膜厚が薄い第2の絶縁膜と、前記第1の絶縁層が形成された島状の領域において、前記第2の絶縁膜上に形成された配線層と、前記配線層の上に形成された微小電気機械システム素子とを具備することを特徴としている。
また、本発明の一態様に係るMEMS装置の製造方法は、基板上に絶縁樹脂を含む塗布液を塗布し、フォトリソグラフィによりパターニングして、島状の第1の絶縁層を形成する工程と、前記第1の絶縁層の上面および側面上に前記第1の絶縁層より薄い第2の絶縁膜を形成する工程と、前記第1の絶縁層が形成された島状の領域において、前記第2の絶縁膜上に配線層のパターンを形成する工程と、前記配線層の上に微小電気機械システム素子を形成する工程とを具備することを特徴としている。
本発明によれば、半導体基板を介してMEMS素子に加えられる寄生容量が低減され、信頼性に優れたMEMS装置と、その製造方法を得ることができる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下の記載では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
図1(a)は、本発明の第1の実施形態に係るMEMS装置の構成を示す平面図であり、図1(b)は図1(a)のA−A´断面図である。なお、図1(a)の平面図においては、無機絶縁膜および絶縁保護膜を除いた状態を示している。
図1(a)および図1(b)に示すように、第1の実施形態のMEMS装置は、シリコン基板等の半導体基板1と、この半導体基板1上に島状に形成された絶縁塗布層2と、この島状の絶縁塗布層2を覆うように半導体基板2の全面に形成された無機絶縁膜3と、絶縁塗布層2が形成された島状の領域において、無機絶縁膜3上に形成された配線層4のパターンと、配線層4のパターンの上に形成されたMEMS素子5とを備えている。配線層4のパターンは、1対の接地線4a,4bのパターンと、それらの間に形成された信号線4cのパターンとから構成される。また、これらの配線層4および無機絶縁膜3の上等には絶縁保護膜6が形成されている。
島状に形成された絶縁塗布層2は、感光性ポリイミドのような絶縁樹脂から成る層や、SOG(spin on glass)膜であることが好ましく、液状の有機または無機絶縁材料をスピンコート等により塗布し、パターニングすることにより形成される。この絶縁塗布層2の厚さは10μm以上とすることが望ましい。絶縁塗布層2は、数100μm〜数mm角の島状にパターニングされており、その島状の領域ごとに1個のMEMS素子5が形成されて搭載されている。
無機絶縁膜3は、TEOS膜、すなわちTEOS(tetraethoxysilane)を原料ガスとしてCVD法により形成したシリコン酸化膜(SiO膜)であるか、あるいはプラズマCVD(Chemical Vapor Deposition)法等により形成されたシリコン酸化膜(SiO膜)であることが好ましい。無機絶縁膜3の厚さは島状の絶縁塗布層2よりはるかに薄く、1μm程度とすることができる。
接地線4a,4bおよび信号線4cは、例えば、Au、Cr、Rt、Ti、Ni、Al、Cu等の金属、またはこれらの合金により構成される。これらの金属または合金の薄膜を多層積層した多層膜とすることもできる。また、接地線4a,4bおよび信号線4cは、それぞれ外部との接続用パッド7a,7b,7cを有する。
MEMS素子5は、各接地線4a,4bの上に突出して形成された支持部5a,5bと、それら支持部5a,5bの間に載架された可動部5cを有する。支持部5a,5bは対応する接地線4a,4bに電気的に接続されている。これらの支持部5a,5bおよび可動部5cは、AlやNi等の金属から構成されている。
上述した第1の実施形態のMEMS装置は、例えば以下のようにして製造される。図2(a)〜図2(d)は、第1の実施形態のMEMS装置の製造方法を模式的な断面で示す工程図である。
まず図2(a)に示すように、シリコン基板等の半導体基板1上に、感光性ポリイミド等の絶縁塗布液をスピンコート法等により塗布し、フォトリソグラフィによりパターニングする。パターニングにおいては、孤立した島状の領域を残して周りの絶縁塗布層を下層の半導体基板1が露出するまで除去する。こうして、10μm以上の厚さを有する孤立した島状の絶縁塗布層2が形成される。
次いで、図2(b)に示すように、島状に形成された絶縁塗布層2を覆うように、半導体基板1の全面に、例えばTEOSを原料ガスとしてCVD法等によりシリコン酸化膜(SiO膜)のような無機絶縁膜3を成膜する。
次いで、図2(c)に示すように、絶縁塗布層2が形成された島状の領域において、無機絶縁膜3上にスパッタリング法、金属蒸着法等により金属薄膜を形成した後、フォトリソグラフィおよびエッチングによりパターニングを行い、信号線4cのパターンおよび接地線4a,4bのパターンを形成する。その後、信号線4cのパターンおよび接地線4a,4bを覆うように、無機絶縁膜3上にCVD法等により絶縁保護膜6を形成した後、フォトリソグラフィとエッチングにより接地線4a,4b上の絶縁保護膜6に接続用開口6aを形成する。そして、その上にMEMS素子5を形成する。
MEMS素子5を形成するには、信号線4cおよび接地線4a,4bの形成領域の絶縁保護膜6上に、例えば絶縁塗布膜2と同様の材料を用いて犠牲層(図示を省略。)を形成した後、その上にMEMS構造体の支持部5a,5bおよび可動部5cを常法により形成する。支持部5a,5bは、絶縁保護膜6の接続用開口6aを介して接地線4a,4bに接続されるように形成する。また、支持部5a,5bの間に架設されるように可動部5cを形成する。次いで、犠牲層をプラズマエッチング等により除去し、図2(d)に示すように、可動部5cを自立させる。
このように製造される第1の実施形態のMEMS装置においては、半導体基板1上に形成された絶縁塗布層2が、MEMS素子5の1個ごとに島状にパターニングされ、その島状の絶縁塗布層2の上に無機絶縁膜3が被覆・形成されているので、半導体基板1の全面に絶縁塗布層2が形成された構造のものに比べて、絶縁塗布層2の体積が減少しており、絶縁塗布層2の熱膨張に起因して無機絶縁膜3に生じる応力が低減される。したがって、加熱工程において無機絶縁膜3のクラックの発生が抑制される。
また、図3の等価回路図に示すように、MEMS素子5に高周波の電気信号を供給する信号線4cと半導体基板1との間に、厚膜の絶縁塗布層2とその上に積層・形成された薄膜の無機絶縁膜3の各容量が直列に接続されるため、寄生容量が低減される。そして、絶縁塗布層2が10μm以上の層厚で形成されているので、大きな寄生容量低減効果が得られる。
次に、本発明の第2の実施形態について説明する。図4(a)は、本発明の第2の実施形態に係るMEMS装置の構成を模式的に示す平面図であり、図4(b)は図4(a)のA−A´断面図である。なお、図4(a)の平面図においては、無機絶縁膜および絶縁保護膜を除いた状態を示している。
第2の実施形態のMEMS装置においては、図4(a)および図4(b)に示すように、シリコン基板等の半導体基板1上に形成された島状の絶縁塗布層2が、配線層4(特に信号線4c)の下の領域に空洞部8を有する構造となっている。なお、その他の部分は第1の実施形態と同様に構成されているので、説明を省略する。
空洞部8の形成による物理的強度の低下をできるだけ抑えるために、空洞部8は信号線4cの下の領域にだけ形成してもよい。少なくとも空洞部8を囲むように枠状に絶縁塗布層2が残るように、空洞部8を設けることが望ましい。補強部としての機能を有する絶縁塗布層2の残留部は、MEMS素子5の長手方向の両端部に設けることができる。また、特にボンディングの際に圧力がかかるため、接地線4a,4bおよび信号線4cの接続用パッド7a,7b,7cの下の領域には、空洞部8を設けないことが好ましい。すなわち、絶縁塗布層2の空洞部8は、接地線4a,4bおよび信号線4cの下の領域で接続用パッド7a,7b,7cの下を避けて形成することが好ましい。
このような構造を有する第2の実施形態のMEMS装置は、以下のようにして製造される。図5(a)〜図5(f)は、第2の実施形態のMEMS装置の製造方法を模式的な断面で示す工程図である。
まず、図5(a)に示すように、シリコン基板等の半導体基板1上に、感光性ポリイミド等の絶縁塗布液をスピンコート法等により塗布し、フォトリソグラフィによりパターニングして、10μm以上の厚さを有する島状の絶縁塗布層2を形成する。
次いで、図5(b)に示すように、島状に形成された絶縁塗布層2を覆うように、半導体基板1の全面に、例えばTEOSを原料ガスとしてCVD法等によりシリコン酸化膜(SiO膜)のような無機絶縁膜3を成膜する。
次いで、図5(c)に示すように、絶縁塗布層2が形成された島状の領域において、無機絶縁膜3上にスパッタリング法、金属蒸着法等により金属薄膜を形成した後、フォトリソグラフィおよびエッチングによりパターニングを行い、信号線4cのパターンおよび接地線4a,4bのパターンを形成する。その後、信号線4cのパターンおよび接地線4a,4bを覆うように、無機絶縁膜3上にCVD法等により絶縁保護膜6を形成した後、フォトリソグラフィとエッチングにより、接地線4a,4b上の絶縁保護膜6に接続用開口6aを形成する。またこのとき、接地線4a,4b上および信号線4c上を避けて、絶縁保護膜7の所定の位置(例えば、接地線4a,4bと信号線4cとの間の領域等)に所定の数の開口6bを形成する。
次いで、図5(d)に示すように、無機絶縁膜3の絶縁保護膜6の開口6bと同じ位置に、同径の貫通孔3aをエッチングにより形成する。こうして、無機絶縁膜3の貫通孔3aを介して下層の絶縁塗布層2が露出するようにする。
次に、図5(e)に示すように、信号線4cおよび接地線4a,4bの形成領域において、絶縁保護膜6の開口6b上に、絶縁塗布膜2と同様の材料を用いて犠牲層9を形成した後、その上にMEMS構造体の支持部5a,5bおよび可動部5cを常法により形成する。
次いで、図5(f)に示すように、犠牲層9をプラズマエッチング等により除去すると同時に、無機絶縁膜3の貫通孔3aを通して、接地線4a,4bおよび信号線4cの下の領域の絶縁塗布層2を除去し、絶縁塗布層2に空洞部8を形成する。なお、プラズマエッチングの際の抜き孔となる無機絶縁膜3の貫通孔3aの位置と数、並びにエッチングの時間等をコントロールすることにより、絶縁塗布層2に形成される空洞部8の大きさおよび形状(平面形状)を制御することができる。
以上のように構成される第2の実施形態のMEMS装置においては、半導体基板1上に形成された絶縁塗布層2が島状に形成され、その上に無機絶縁膜3が被覆・形成されているので、半導体基板1の全面に絶縁塗布層2が形成された構造のものに比べて、絶縁塗布層2の熱膨張に起因する応力が低減され、無機絶縁膜3へのクラックの発生が抑制される。
また、信号線4cと半導体基板1との間に、厚膜の絶縁塗布層2と薄膜の無機絶縁膜3の各容量が直列に接続されるため、寄生容量が低減される。さらに、島状の絶縁塗布層2が信号線4cの下の領域に空洞部8を有する構造となっており、空洞部8の誘電率は絶縁塗布層2の誘電率よりもさらに低くなっているので、第1の実施形態よりもさらに大きな寄生容量の低減効果が得られる。
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、本発明の要旨を逸脱しない範囲で適宜変更可能である。例えば、上述の第1および第2の実施形態において挙げた材料、構造、形状、基板、プロセス等はあくまでも例に過ぎず、必要に応じて、これらと異なる材料、構造、形状、基板、プロセス等を用いてもよい。
本発明の第1の実施形態に係るMEMS装置の構成を示し、(a)は平面図であり、(b)は(a)のA−A´断面図である。 図1に示すMEMS装置の製造工程を示し、(a)〜(d)は各工程を模式的に示す断面図である。 図1に示すMEMS装置において、基板部分を等価回路で示す図である。 本発明の第2の実施形態に係るMEMS装置の構成を示し、(a)は平面図であり、(b)は(a)のA−A´断面図である。 図4に示すMEMS装置の製造工程を示し、(a)〜(f)は各工程を模式的に示す断面図である。
符号の説明
1…半導体基板、2…絶縁塗布層、3…無機絶縁膜、4a,4b…接地線、4c…信号線、5…MEMS素子、6…絶縁保護膜、7a,7b,7c…接続用パッド、8…空洞部、9…犠牲層。

Claims (4)

  1. 基板と、
    前記基板上に島状に形成された、絶縁樹脂からなる第1の絶縁層と、
    前記第1の絶縁層の上面および側面上に形成された、前記第1の絶縁層より膜厚が薄い第2の絶縁膜と、
    前記第1の絶縁層が形成された島状の領域において、前記第2の絶縁膜上に形成された配線層と、
    前記配線層の上に形成された微小電気機械システム素子と
    を具備することを特徴とする微小電気機械システム装置。
  2. 前記配線層および前記第2の絶縁膜の上に形成された第3の絶縁膜を有することを特徴とする請求項1記載の微小電気機械システム装置。
  3. 前記第2の絶縁膜は、無機絶縁膜であることを特徴とする請求項1記載の微小電気機械システム装置
  4. 基板上に絶縁樹脂を含む塗布液を塗布し、フォトリソグラフィによりパターニングして、島状の第1の絶縁層を形成する工程と、
    前記第1の絶縁層の上面および側面上に前記第1の絶縁層より薄い第2の絶縁膜を形成する工程と、
    前記第1の絶縁層が形成された島状の領域において、前記第2の絶縁膜上に配線層のパターンを形成する工程と、
    前記配線層の上に微小電気機械システム素子を形成する工程と
    を具備することを特徴とする微小電気機械システム装置の製造方法。
JP2008136618A 2008-05-26 2008-05-26 微小電気機械システム装置およびその製造方法 Expired - Fee Related JP5305735B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008136618A JP5305735B2 (ja) 2008-05-26 2008-05-26 微小電気機械システム装置およびその製造方法
US12/470,659 US8581355B2 (en) 2008-05-26 2009-05-22 Micro electric mechanical system device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008136618A JP5305735B2 (ja) 2008-05-26 2008-05-26 微小電気機械システム装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009279733A JP2009279733A (ja) 2009-12-03
JP5305735B2 true JP5305735B2 (ja) 2013-10-02

Family

ID=41341456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008136618A Expired - Fee Related JP5305735B2 (ja) 2008-05-26 2008-05-26 微小電気機械システム装置およびその製造方法

Country Status (2)

Country Link
US (1) US8581355B2 (ja)
JP (1) JP5305735B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI345289B (en) * 2007-06-08 2011-07-11 Advanced Semiconductor Eng Microelectromechanical system package and the method for manufacturing the same
JP5398411B2 (ja) * 2009-08-10 2014-01-29 株式会社東芝 マイクロ可動デバイスおよびマイクロ可動デバイスの製造方法
JP5091962B2 (ja) * 2010-03-03 2012-12-05 株式会社東芝 半導体装置
JP5479227B2 (ja) * 2010-05-28 2014-04-23 株式会社東芝 半導体装置
CN102721658A (zh) * 2012-07-05 2012-10-10 昆明斯派特光谱科技有限责任公司 一种热释电光谱探测器的制备方法
DE102018209024B4 (de) 2018-06-07 2021-08-19 Infineon Technologies Ag Vorrichtung mit einer von einer Rahmenstruktur begrenzten Funktionsstruktur und Verfahren zum Herstellen derselben
US11279614B2 (en) 2019-06-28 2022-03-22 Analog Devices, Inc. Low-parasitic capacitance MEMS inertial sensors and related methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20000339A (fi) * 2000-02-16 2001-08-16 Nokia Mobile Phones Ltd Mikromekaaninen säädettävä kondensaattori ja integroitu säädettävä resonaattori
JP3712123B2 (ja) * 2002-03-25 2005-11-02 富士通メディアデバイス株式会社 可変キャパシタ及びその製造方法
CN1874955B (zh) * 2003-10-31 2011-03-30 爱普科斯公司 电子器件的制造方法和电子器件
KR100565799B1 (ko) * 2003-12-22 2006-03-29 삼성전자주식회사 일체화된 FBAR 및 Isolation부를 사용하여제조된 듀플렉서 및 그 제조 방법
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
JP2006217281A (ja) * 2005-02-03 2006-08-17 Toshiba Corp 薄膜バルク音響装置の製造方法
JP2006229282A (ja) 2005-02-15 2006-08-31 Kyocera Corp 薄膜バルク音響波共振子およびフィルタならびに通信装置
JP4799059B2 (ja) 2005-06-27 2011-10-19 株式会社東芝 半導体装置
JP2008132583A (ja) * 2006-10-24 2008-06-12 Seiko Epson Corp Memsデバイス
JP2008105112A (ja) * 2006-10-24 2008-05-08 Seiko Epson Corp Memsデバイス
US7659150B1 (en) * 2007-03-09 2010-02-09 Silicon Clocks, Inc. Microshells for multi-level vacuum cavities
US7754617B2 (en) * 2007-04-05 2010-07-13 Analog Devices, Inc. Polysilicon deposition and anneal process enabling thick polysilicon films for MEMS applications

Also Published As

Publication number Publication date
US20090289313A1 (en) 2009-11-26
US8581355B2 (en) 2013-11-12
JP2009279733A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
JP5305735B2 (ja) 微小電気機械システム装置およびその製造方法
TWI364401B (ja)
JP5951344B2 (ja) Memsデバイスおよびその製造方法
JP2008114354A (ja) 電子装置及びその製造方法
JP4386086B2 (ja) 電子装置及びその製造方法
KR20160018393A (ko) 전극이 관통 배선과 접속된 디바이스, 및 그 제조 방법
JP5129456B2 (ja) 梁部を備えた構造体の製造方法およびmemsデバイス
JP2009072845A (ja) 半導体デバイスの製造方法
JP5401916B2 (ja) 電子装置及びその製造方法
JP2010135634A (ja) 半導体装置の製造方法及び半導体装置
JP2008137139A (ja) 微小電気機械式装置及びその製造方法
JP2009277617A (ja) 微細電子機械スイッチおよびその製造方法
JP5139032B2 (ja) 微細構造体及びその製造方法
US9530692B2 (en) Method of forming through wiring
JP2008251721A (ja) 貫通配線基板及びその製造方法
JP2011182210A (ja) 電子装置
JP2011216820A (ja) Mems素子
WO2013187267A1 (en) Microstructure and method of manufacturing the same
JP6028887B2 (ja) 配線基板、赤外線センサー及び貫通電極形成方法
JP6860514B2 (ja) Mems素子及びその製造方法
JP2010501115A (ja) 基板と基板上の突起電極との間の応力低減
WO2023159342A1 (zh) 微机电系统开关及其制造方法
JP6840339B2 (ja) 微細素子の製造方法
JP6002372B2 (ja) 貫通配線付き接合基板
WO2013176203A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100913

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130625

R151 Written notification of patent or utility model registration

Ref document number: 5305735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees