JP2012010581A5 - - Google Patents

Claims (3)

1. 直流変換回路と、マイクロプロセッサと、を有し、
   前記直流変換回路は、変換回路と、制御回路と、を有し、
   前記変換回路は、誘導素子と、トランジスタと、を有し、
   前記制御回路は、比較回路と、論理回路と、を有し、
   前記比較回路として、第１の基準電位及び第２の基準電位を有するヒステリシスコンパレータを用い、
   前記比較回路は、前記変換回路の出力信号と前記第１の基準電位又は前記第２の基準電位とを比較することができる機能を有し、
   前記論理回路は、前記比較回路の出力信号と前記マイクロプロセッサのクロック信号とを演算することができる機能を有し、
   前記トランジスタは、前記論理回路の出力信号に応じて前記誘導素子に流れる電流を制御することができる機能を有し、
   前記誘導素子は、前記電流に応じた起電力を発生させて前記変換回路の出力信号を生成することができる機能を有することを特徴とする半導体装置。
2. 直流変換回路と、マイクロプロセッサと、画素が配置された表示部と、を有し、
   前記直流変換回路は、変換回路と、制御回路と、を有し、
   前記変換回路は、誘導素子と、トランジスタと、を有し、
   前記制御回路は、比較回路と、論理回路と、を有し、
   前記比較回路として、第１の基準電位及び第２の基準電位を有するヒステリシスコンパレータを用い、
   前記比較回路は、前記変換回路の出力信号と前記第１の基準電位又は前記第２の基準電位とを比較することができる機能を有し、
   前記論理回路は、前記比較回路の出力信号と前記マイクロプロセッサのクロック信号とを演算することができる機能を有し、
   前記トランジスタは、前記論理回路の出力信号に応じて前記誘導素子に流れる電流を制御することができる機能を有し、
   前記誘導素子は、前記電流に応じた起電力を発生させて前記変換回路の出力信号を生成することができる機能を有し、
   前記表示部において、前記変換回路の出力信号に応じて前記画素が駆動されることを特徴とする表示装置。
3. 直流変換回路と、マイクロプロセッサと、画素が配置された表示部と、を有し、
   前記直流変換回路は、変換回路と、制御回路と、を有し、
   前記変換回路は、誘導素子と、トランジスタと、を有し、
   前記制御回路は、比較回路と、増幅回路と、論理回路と、を有し、
   前記比較回路として、第１の基準電位及び第２の基準電位を有するヒステリシスコンパレータを用い、
   前記制御回路において、前記比較回路が前記変換回路の出力信号と前記第１の基準電位又は前記第２の基準電位とを比較し、前記論理回路が前記比較回路の出力信号と前記マイクロプロセッサのクロック信号とを演算する第１の動作、又は、前記増幅回路が前記変換回路の出力信号と第３の基準電位との差分を増幅し、前記比較回路が前記増幅回路の出力信号と三角波とを比較する第２の動作が行われる機能を有し、
   前記変換回路において、
   前記トランジスタは、前記第１の動作による前記論理回路の出力信号又は前記第２の動作による前記比較回路の出力信号に応じて前記誘導素子に流れる電流を制御することができる機能を有し、
   前記誘導素子は、前記電流に応じた起電力を発生させて前記変換回路の出力信号を生成することができる機能を有し、
   前記表示部において、前記画素に１秒以上６００秒以下の間隔でビデオ信号を書き込む第１の駆動、又は、前記画素に１／６０秒以下の間隔で前記ビデオ信号を書き込む第２の駆動が行われ、
   前記第１の駆動が行われる場合、前記第１の動作による前記変換回路の出力信号に応じて前記画素が駆動され、
   前記第２の駆動が行われる場合、前記第２の動作による前記変換回路の出力信号に応じて前記画素が駆動されることを特徴とする表示装置。