JP2012010580A5 - - Google Patents

Claims (4)

1. 直流変換回路を有し、
   前記直流変換回路は、変換回路と、比較回路と、論理回路とを有し、
   前記変換回路は、誘導素子と、トランジスタとを有し、
   前記比較回路は、前記変換回路の出力と基準値とを比較し、
   前記論理回路は、前記比較回路の出力とマイクロプロセッサからの信号とを演算し、
   前記変換回路では、前記トランジスタが前記論理回路の出力に応じて前記誘導素子に流れる電流を制御し、前記誘導素子に流れる前記電流に応じて前記変換回路の出力が生成されることを特徴とする半導体装置。
2. 直流変換回路と、画素が配置された表示部とを有し、
   前記直流変換回路は、変換回路と、比較回路と、論理回路とを有し、
   前記変換回路は、誘導素子と、トランジスタとを有し、
   前記比較回路は、前記変換回路の出力と基準値とを比較し、
   前記論理回路は、前記比較回路の出力とマイクロプロセッサからの信号とを演算し、
   前記変換回路では、前記トランジスタが前記論理回路の出力に応じて前記誘導素子に流れる電流を制御し、前記誘導素子に流れる前記電流に応じて前記変換回路の出力が生成され、
   前記表示部は、前記変換回路の出力に応じて、前記画素を駆動することを特徴とする表示装置。
3. 直流変換回路と、画素が配置された表示部とを有し、
   前記直流変換回路は、変換回路と、増幅回路と、比較回路と、論理回路とを有し、
   前記変換回路は、誘導素子と、トランジスタとを有し、
   前記比較回路は、前記変換回路の出力と第１の基準値とを比較し、
   前記論理回路は、前記比較回路の出力とマイクロプロセッサからの信号とを演算する第１の動作を行う機能を有し、
   前記増幅回路及び前記変換回路は、前記増幅回路において前記変換回路の出力と第２の基準値との差分を増幅し、前記比較回路において前記増幅回路の出力と三角波とを比較する第２の動作を行う機能を有し、
   前記変換回路では、前記トランジスタが前記第１の動作による前記論理回路の出力又は前記第２の動作による前記比較回路の出力に応じて前記誘導素子に流れる電流を制御し、前記誘導素子に流れる前記電流に応じて前記変換回路の出力が生成され、
   前記表示部では、前記画素に１秒以上６００秒以下の間隔でビデオ信号を書き込む第１の駆動、又は、前記画素に１／６０秒以下の間隔で前記ビデオ信号を書き込む第２の駆動を行い、
   前記表示部は、前記第１の駆動を行う場合、前記第１の動作による前記変換回路の出力に応じて前記画素を駆動し、前記第２の駆動を行う場合、前記第２の動作による前記変換回路の出力に応じて前記画素を駆動することを特徴とする表示装置。
4. 直流変換回路を有し、
   前記直流変換回路は、変換回路と、増幅回路と、比較回路と、論理回路と、第１のマルチプレクサと、第２のマルチプレクサとを有し、
   前記変換回路は、誘導素子と、トランジスタとを有し、
   前記誘導素子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
   前記増幅回路は、前記変換回路の出力と電気的に接続され、
   前記第１のマルチプレクサの第１の入力は、前記変換回路の出力と電気的に接続され、
   前記第１のマルチプレクサの第２の入力は、前記増幅回路の出力と電気的に接続され、
   前記比較回路の入力は、前記第１のマルチプレクサの出力と電気的に接続され、
   前記論理回路の第１の入力は、前記比較回路の出力と電気的に接続され、
   前記論理回路の第２の入力は、マイクロプロセッサと電気的に接続され、
   前記第２のマルチプレクサの第１の入力は、前記論理回路の出力と電気的に接続され、
   前記第２のマルチプレクサの第２の入力は、前記比較回路の出力と電気的に接続され、
   前記第２のマルチプレクサの出力は、前記トランジスタのゲートと電気的に接続されていることを特徴とする半導体装置。