JP4636249B2 - 電流共振型ｄｃ／ｄｃコンバータおよびそのゼロ電流スイッチング実現方法 - Google Patents

Description

本発明は、電源装置に関し、特に、共振回路を含む電流共振型ＤＣ／ＤＣコンバータおよびそのゼロ電流スイッチング実現方法に関する。

直流（ＤＣ）入力電圧（以下、単に「入力電圧」とも呼ぶ。）をそのＤＣ入力電圧とは異なるＤＣ出力電圧（以下、単に「出力電圧」とも呼ぶ。）に変換するスイッチング電源装置として、ＤＣ／ＤＣコンバータが知られている。

ＤＣ／ＤＣコンバータの一例としてＰＷＭ（パルス幅変調）型ＤＣ／ＤＣコンバータが知られている。ＰＷＭ型ＤＣ／ＤＣコンバータには、降圧形、昇圧形、極性反転形のように種々のタイプがある。降圧形ＰＷＭ型ＤＣ／ＤＣコンバータは、通電スイッチと、短絡スイッチと、出力インダクタとから構成される。短絡スイッチの代わりに、ダイオードが使用される場合もある。

しかしながら、ＰＷＭ型ＤＣ／ＤＣコンバータは、通電スイッチがオンからオフ又はオフからオンへ切り替わるときのスイッチングロスが大きいという問題がある。このようなスイッチングロスを無くすことができるＤＣ／ＤＣコンバータとして、電流共振型ＤＣ／ＤＣコンバータが知られている（例えば、特許文献１参照）。

図１に電流共振型ＤＣ／ＤＣコンバータの一例として全波電流共振型ＤＣ／ＤＣコンバータ１０を示す。図示の全波電流共振型ＤＣ／ＤＣコンバータ１０は降圧形で、同期整流方式である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３にはキャパシタンス素子（出力コンデンサ）Ｃｏが並列に接続されている。入力コンデンサＣｉと出力コンデンサＣｏとの間に、全波電流共振型ＤＣ／ＤＣコンバータ部１２が接続されている。

全波電流共振型ＤＣ／ＤＣコンバータ部１２は、通電スイッチＳＷ１と、短絡スイッチＳＷ２と、出力インダクタＬｏと、共振用インダクタＬｒと、共振用キャパシタＣｒとから構成されている。共振用インダクタＬｒと共振用キャパシタＣｒとによって、直列共振回路が構成されている。この直列共振回路は、通電スイッチＳＷ１と短絡スイッチＳＷ２との間に挿入されている。

通電スイッチＳＷ１は第１のスイッチとも呼ばれ、短絡スイッチＳＷ２は第２のスイッチとも呼ばれる。図示の通電スイッチＳＷ１及び短絡スイッチＳＷ２の各々は、ＮチャネルＭＯＳＦＥＴで構成されている。第１のスイッチＳＷ１には第１のボディダイオードＢＤ１が寄生し、第２のスイッチＳＷ２には第２のボディダイオードＢＤ２が寄生している。

詳述すると、通電スイッチＳＷ１のソースには第１のボディダイオードＢＤ１のアノードが等価的に接続され、通電スイッチＳＷ１のドレインには第１のボディダイオードＢＤ１のカソードが等価的に接続されている。短絡スイッチＳＷ２のソースには第２のボディダイオードＢＤ２のアノードが等価的に接続され、短絡スイッチＳＷ２のドレインには第２のボディダイオードＢＤ２のカソードが等価的に接続されている。

すなわち、全波電流共振型ＤＣ／ＤＣコンバータ部１２は、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路が付加されている点を除いて、上述したＰＷＭ型ＤＣ／ＤＣコンバータと同様の構成を有する。

通電スイッチ（第１のスイッチ）ＳＷ１の一端（ドレイン）は、入力電源１１の陽極に接続されている。通電スイッチ（第１のスイッチ）ＳＷ１の他端（ソース）は、共振用インダクタＬｒの一端に接続されている。共振用インダクタＬｒの他端は、共振用キャパシタＣｒを介して接地されている。共振用キャパシタＣｒと並列に短絡スイッチ（第２のスイッチＳ）ＳＷ２が接続されている。詳述すると、短絡スイッチＳＷ２の一端（ドレイン）は、共振用インダクタＬｒと共振用キャパシタＣｒとの接続点に接続され、短絡スイッチＳＷ２の他端（ソース）は、接地されている。共振用インダクタＬｒの他端は、また、出力インダクタＬｏの一端に接続されている。出力インダクタＬｏの他端は出力コンデンサＣｏを介して接地されている。出力コンデンサＣｏの両端に出力電圧Ｖｏｕｔが現れる。

尚、第１のスイッチ（通電スイッチ）ＳＷ１はハイサイドのスイッチとも呼ばれ、第２のスイッチ（短絡スイッチ）ＳＷ２はローサイドのスイッチとも呼ばれる。通電スイッチＳＷ１および短絡スイッチＳＷ２のオン／オフの制御は、制御回路であるドライバコントローラ２０から供給される第１及び第２の駆動制御信号によって行われる。詳述すると、ドライバコントローラ２０は、第１の駆動制御信号として駆動ハイサイドゲート信号ＶＧＨを通電スイッチＳＷ１のゲートへ供給し、第２の駆動制御信号として駆動ローサイドゲート信号ＶＧＬを短絡スイッチＳＷ２のゲートへ供給する。

次に、図１に示した全波電流共振型ＤＣ／ＤＣコンバータ１０の動作について説明する。

最初に、第１のスイッチＳＷ１がオフで、第２のスイッチＳＷ２がオンであるとする。この場合、出力インダクタＬｏを流れる電流Ｉ_Ｌｏ及び第２のスイッチＳＷ２を流れる電流Ｉ_ＳＷ２は、−Ｖｏｕｔ／Ｌｏの傾きで線形的に減少する。

次に、第１及び第２のスイッチＳＷ１、ＳＷ２が共にオフになったとする。この第１及び第２のスイッチＳＷ１、ＳＷ２の両方がオフになっている時間はデットタイムと呼ばれる。このデットタイムの期間中、第２のスイッチＳＷ２を流れる電流Ｉ_ＳＷ２は零になるが、その代わりに第２のボディダイオードＢＤ２を介して電流Ｉ_ＢＤ２が流れる。

第１のスイッチＳＷ１はオンし、第２のスイッチＳＷ２はオフになったとする。この場合、第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１はＶｉｎ／Ｌｏの傾きで線形的に増加する。一方、この第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１が増えた分だけ、第１のボディダイオードＢＤ２を流れる電流Ｉ_ＢＤ２は減少する。このとき、第２のボディダイオードＢＤ２によって、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒは０Ｖにクランプされる。

第１のスイッチＳＷ１がオンした時点から第１の時間Ｔ１＝（Ｉ_ＬｏＬｒ）／Ｖｉｎだけ経過した時点で、第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１と出力インダクタＬｏを流れる電流Ｉ_Ｌｏとが等しくなり（Ｉ_ＳＷ１＝Ｉ_Ｌｏ）、直列共振回路は共振を開始する。したがって、共振用キャパシタＣｒに流れ込む電流Ｉ_Ｃｒは徐々に増加してからピークに達した後、徐々に減少する。このとき、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒは、徐々に増加して入力電圧Ｖｉｎの２倍の電圧２Ｖｉｎに成る。共振用キャパシタＣｒを流れる電流Ｉ_Ｃｒがピークのときに、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒは入力電圧Ｖｉｎに等しい。

共振用キャパシタＣｒに電流Ｉ_Ｃｒが流れ込む第２の時間（即ち、共振用キャパシタＣｒが充電される期間）Ｔ２は、共振用インダクタＬｒのインダクタンス値と共振用キャパシタＣｒのキャパシタンス値とによって規定される共振周波数ｆｒの逆数の半分に等しい（Ｔ２＝１／ｆｒ＝π√（ＬｒＣｒ））。共振用キャパシタＣｒに流れ込む電流Ｉ_Ｃｒが零のとき、第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１と出力インダクタＬｏを流れる電流Ｉ_Ｌｏとが等しくなる。

第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１が出力インダクタＬｏを流れる電流Ｉ_Ｌｏよりも小さくなると、共振用キャパシタＣｒは放電を開始して共振用キャパシタＣｒから放電電流Ｉ_Ｃｒが流れ出す。これにより、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒは徐々に低下し始める。

第１のスイッチＳＷ１を流れる電流Ｉ_ＳＷ１が零になった時点で、第１のスイッチＳＷ１をオフする。すなわち、第１のスイッチＳＷ１を零電流スイッチングする。その後は、第１のボディダイオードＢＤ１を介して電流Ｉ_ＢＤ１が入力電源１１へ逆流する。第１のボディダイオードＢＤ１が零になった時点で、直列共振回路の共振が停止する。

第１のボディダイオードＢＤ１を流れる電流Ｉ_ＢＤ１が零になった時点以後、共振用キャパシタＣｒから放電する電流Ｉ_Ｃｒと出力インダクタＬｏを流れる電流Ｉ_Ｌｏとは等しくなる（Ｉ_Ｌｏ＝Ｉ_Ｃｒ）ので、共振用キャパシタＣｒはほぼ直流で放電する。このとき、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒは、Ｉ_Ｌｏ／Ｃｒの傾きで線形的に減少する。

共振用キャパシタＣｒが放電しきると、第２のボディダイオードＢＤ２を介して電流Ｉ_ＢＤ２が流れ始める。

第１のスイッチＳＷ１がオフしたままで、第２のスイッチＳＷ２がオンしたとする。この場合、第２のスイッチＳＷ２を介して電流Ｉ_ＳＷ２が流れる。第２のスイッチＳＷ２を流れる電流Ｉ_ＳＷ２と出力インダクタＬｏを流れる電流Ｉ_Ｌｏとは等しい。

以後は、上述した動作を繰り返す。

上述したように、全波電流共振型ＤＣ／ＤＣコンバータ１０は、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１が零になった後、電流が逆方向に流れて共振し、再び零になった時点で、通電スイッチＳＷ１をオフしている。また、共振用キャパシタＣｒの両端電圧Ｖ_Ｃｒが０Ｖの期間の間、短絡スイッチＳＷ２をオン状態にしている。

尚、共振用インダクタＬｒにはスイッチング周期に対して共振期間のみ電流を流す。スイッチング周期から共振期間を除いた期間は、共振用インダクタＬｒへは電流Ｉ_Ｌｒを流さない。入出力電圧比Ｖｉｎ／Ｖｏｕｔが小さくなる程、共振期間に対するスイッチング周期が長くなり、共振用インダクタＬｒに電流Ｉ_Ｌｒを流さない期間がますます増える（例えば、特許文献２参照）。

とにかく、図１に図示した全波電流共振型ＤＣ／ＤＣコンバータ１０の大きな利点の一つは、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路の直列共振を利用することにより、第１のスイッチ（通電スイッチ）ＳＷ１のゼロ電流スイッチングを可能にし、その結果として、スイッチングロスを低減させることができることにある。

したがって、全波電流共振型ＤＣ／ＤＣコンバータ１０の利点を生かすためには、第１のスイッチ（通電スイッチ）ＳＷ１を流れる電流Ｉ_ＳＷ１がゼロになる時点を正確に検出して、第１のスイッチ（通電スイッチ）ＳＷ１のスイッチングを行う必要がある。

従来、ゼロ電流スイッチング（以下、ＺＣＳとも略称する）を実現する方法として、以下に述べるように、回路に直列に抵抗器を挿入する方法と、通電スイッチＳＷ１のオン抵抗、共振用インダクタＬｒの寄生抵抗による電圧降下を利用する方法とが採用されている。

図２に、第１の従来のＺＣＳを実現する全波電流共振型ＤＣ／ＤＣコンバータ１０Ａを示す。

図２に示されるように、入力電源１１の陽極と通電スイッチＳＷ１との間に、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１を検出するための抵抗器１４を挿入している。抵抗器１４の両端は、ゼロ電流検出回路２１に接続されている。ゼロ電流検出回路２１は、抵抗器１４の両端電圧が０Ｖになったとき、ゼロ電流検出信号をドライバコントローラ２０へ送出する。すなわち、ゼロ電流検出回路２１とドライバコントローラ２０との組み合わせによって、全波電流共振型ＤＣ／ＤＣコンバータ１０Ａの制御回路が構成されている。

図３に、第２の従来のＺＣＳを実現する全波電流共振型ＤＣ／ＤＣコンバータ１０Ｂを示す。

図３に示されるように、通電スイッチＳＷ１のドレインと、共振用インダクタＬｒと共振用キャパシタＣｒとの接続点とが、抵抗成分抽出ゼロ電流検出回路２１Ａに接続されている。抵抗成分抽出ゼロ電流検出回路２１Ａは、通電スイッチＳＷ１のオン抵抗成分と共振用インダクタＬｒの寄生抵抗成分とを合せた抵抗成分（以下、「合成抵抗成分」と呼ぶ）による電圧降下を検出し、この電圧降下が０Ｖになったとき、ゼロ電流検出信号をドライバコントローラ２０へ送出する。すなわち、抵抗成分抽出ゼロ電流検出回路２１Ａとドライバコントローラ２０との組み合わせによって、全波電流共振型ＤＣ／ＤＣコンバータ１０Ｂの制御回路が構成されている。

特開平９−１０３０７０号公報 米国特許第４７２０６６７号

ところで、実際の製品では、全波電流共振型ＤＣ／ＤＣコンバータ部１２の共振用インダクタＬｒと共振用キャパシタＣｒとの時定数により決定される共振周波数は数ＭＨｚ以上となっている。そのため、図２及び図３に図示したＺＣＳ実現方法では、抵抗器１４の抵抗値や通電スイッチＳＷ１と共振用インダクタＬｒの合成抵抗成分の抵抗値を、各部品、パターンなどの寄生インピーダンス成分に対して十分大きな値にする必要がある。

具体例を挙げると、全波電流共振型ＤＣ／ＤＣコンバータ部１２の共振用インダクタＬｒと共振用キャパシタＣｒとの時定数により決定される共振周波数が２ＭＨｚである場合、上記合成抵抗成分の抵抗値が数ｍΩであるのに対して、インダクタンス成分のインピーダンス値が数百ｍΩになってしまう。この場合、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１を正確に検出することができなくなってしまう。

しかしながら、抵抗器１４の抵抗値や上記合成抵抗成分の抵抗値を、寄生インピーダンス成分に対して大きな値にしてしまうと、全波電流共振型ＤＣ／ＤＣコンバータ部１２の損失が大きくなるので、実用的ではない。

逆に、抵抗器１４の抵抗値や合成抵抗成分の抵抗値として、全波電流共振型ＤＣ／ＤＣコンバータ部１２における損失として無視できるほど小さな値を使用して、通電スイッチＳＷ１を流れる電流Ｉ_ＳＷ１を検出することが考えられる。しかしながら、その場合には、ゼロ電流検出回路２１や抵抗成分抽出ゼロ電流検出回路２１Ａとして、高精度で複雑な回路が必要となってしまう。

したがって、本発明の課題は、損失を増やしたり、複雑な回路を組んで、通電スイッチを流れる電流を検出することなく、安定したゼロ電流スイッチングを実現することができる、電流共振型ＤＣ／ＤＣコンバータを提供することにある。

本発明の第１の態様によれば、駆動制御信号（ＶＧＨ）に応答してオン／オフする通電スイッチ（ＳＷ１）と、該通電スイッチに一端が接続された共振用インダクタ（Ｌｒ）と、該共振用インダクタの他端に一端が接続された共振用キャパシタ（Ｃｒ）とを含む電流共振型ＤＣ／ＤＣコンバータ（１０Ｃ）において、前記通電スイッチをゼロ電流スイッチングする方法であって、前記駆動制御信号（ＶＧＨ）と、前記通電スイッチと前記共振用インダクタとの接続点の電圧（ＶＳＨ）とを使用して、前記駆動制御信号（ＶＧＨ）と前記接続点の電圧（ＶＳＨ）とのそれぞれのエッジ間の時間差をエラー量（ＶＥＲ１）として生成するステップ（３１、３２）と、前記エラー量が小さくなるように、前記通電スイッチのオフタイミングを決定するステップ（３３，３４，３５，３６）と、該決定したオフタイミングに基づいて、前記通電スイッチを流れる電流（Ｉ_Ｌｒ）が実質的にゼロとなるタイミングで前記通電スイッチがオフとなるように、前記駆動制御信号（ＶＧＨ）を生成するステップ（３８，３９）と、を含むことを特徴とする電流共振型ＤＣ／ＤＣコンバータのゼロ電流スイッチング実現方法が得られる。

本発明の第２の態様によれば、駆動制御信号（ＶＧＨ）に応答してオン／オフする通電スイッチ（ＳＷ１）と、該通電スイッチに一端が接続された共振用インダクタ（Ｌｒ）と、該共振用インダクタの他端に一端が接続された共振用キャパシタ（Ｃｒ）とを含む電流共振型ＤＣ／ＤＣコンバータ部（１２）を有する電流共振型ＤＣ／ＤＣコンバータ（１０Ｃ）において、前記駆動制御信号（ＶＧＨ）と、前記通電スイッチと前記共振用インダクタとの接続点の電圧（ＶＳＨ）とを使用して、前記駆動制御信号（ＶＧＨ）および前記接続点の電圧（ＶＳＨ）のエッジを検出して、それぞれ、ロジック制御信号（ＶＧ）およびロジック電圧信号（ＶＳ）を出力するエッジ検出回路（３１）と、前記ロジック制御信号と前記ロジック電圧信号とからそれらのエッジ間の時間差をエラー量（ＶＥＲＲ１）として生成するエラー量生成手段（３２）と、前記エラー量が小さくなるように、前記通電スイッチのオフタイミングを決定するオフタイミング決定手段（３３，３４，３５，３６）と、該決定したオフタイミングに基づいて、前記通電スイッチを流れる電流（Ｉ_Ｌｒ）が実質的にゼロとなるタイミングで前記通電スイッチがオフとなるように、前記駆動制御信号（ＶＧＨ）を生成する駆動制御信号生成手段（３８，３９）と、を備えたことを特徴とする電流共振型ＤＣ／ＤＣコンバータが得られる。

上記本発明の第２の実施の形態に係る電流共振型ＤＣ／ＤＣコンバータにおいて、前記電流共振型ＤＣ／ＤＣコンバータ部は、全波電流共振型ＤＣ／ＤＣコンバータ部（１２）から成っていて良い。また、前記全波電流共振型ＤＣ／ＤＣコンバータ部は、降圧形全波電流共振型ＤＣ／ＤＣコンバータ部（１２）から成っていて良い。

前記通電スイッチはＮチャネルＭＯＳＦＥＴ（ＳＷ１）から構成されて良い。この場合、前記駆動制御信号は前記通電スイッチのゲートに供給される駆動ゲート信号（ＶＧＨ）であり、前記特定の電圧は、前記通電スイッチのソースと前記共振用インダクタの一端との間のソース電圧（ＶＳＨ）である。前記エッジ検出回路（３１）は、基準電圧を発生する基準電圧発生回路（３１１）と、前記基準電圧と前記駆動ゲート信号とを比較して、前記ロジック制御信号としてロジックゲート信号（ＶＧ）を出力する第１の比較回路（３１２）と、前記基準電圧と前記ソース電圧とを比較して、前記ロジック電圧信号としてロジックソース信号（ＶＳ）を出力する第２の比較回路（３１３）とから構成されて良い。

前記エラー量生成手段（３２）は、例えば、前記ロジックゲート信号を反転して反転したロジックゲート信号を出力するインバータゲート（３２１）と、前記反転したロジックゲート信号と前記ロジックソース信号との論理積をとり、論理積結果信号を前記エラー量を時間軸上の長さで表わした時間長誤差信号（ＶＥＲＲ１）として出力するアンドゲート（３２２）とから構成されて良い。

前記オフタイミング決定手段は、例えば、前記時間長誤差信号を電圧レベル誤差信号（ＶＥＲＲ２）に変換する時間長／電圧レベル変換手段（３３）と、所定のノコギリ波形状のタイマー信号（ＶＴ）を出力するタイマー（３４）と、前記電圧レベル誤差信号と前記タイマー信号とを比較して、比較結果信号（ＶＯＦＦ）を出力する比較器（３５）と、該比較結果信号に応答して、前記通電スイッチのオフタイミングを表わすオフタイミング信号を生成するオフタイミング生成回路（３６）と、から構成されて良い。

前記駆動制御信号生成手段は、例えば、前記オフタイミング信号に基づいて、原ゲート信号を出力するロジック回路（３８）と、前記原ゲート信号に応答して、前記駆動ゲート信号（ＶＧＨ）を前記通電スイッチ（ＳＷ１）のゲートに供給するドライバ（３９）と、から構成されて良い。

尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。

本発明では、駆動制御信号と、通電スイッチと共振用インダクタとの間の特定の電圧とを使用して、フィードバックループにより、通電スイッチを流れる電流が実質的にゼロとなるタイミングで通電スイッチをオフとするように、駆動制御信号を発生しているので、損失を増やしたり、複雑な回路を組んで、通電スイッチを流れる電流を検出することなく、安定したゼロ電流スイッチングを実現することができるという効果を奏する。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。

図４を参照して、本発明の一実施の形態に係る電流共振型ＤＣ／ＤＣコンバータ１０Ｃについて説明する。

図示の電流共振型ＤＣ／ＤＣコンバータ１０Ｃは、制御回路の構成が図１乃至図３に図示した電流共振型ＤＣ／ＤＣコンバータ１０、１０Ａ、１０Ｂの制御回路と相違する点を除いて、電流共振型ＤＣ／ＤＣコンバータ１０、１０Ａ、１０Ｂと同様の構成を有する。従って、制御回路に３０の参照符号を付してある。また、図１に示されたものと同一の機能を有するものには同一の参照符号を付してある。

図示の電流共振型ＤＣ／ＤＣコンバータ１０Ｃは、降圧形、同期整流方式の全波電流共振型ＤＣ／ＤＣコンバータである。したがって、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。全波電流共振型ＤＣ／ＤＣコンバータ１０Ｃは、電流共振型コンバータ部１２と制御回路３０とを備えている。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３には出力コンデンサＣｏが並列に接続されている。入力コンデンサＣｉと出力コンデンサＣｏとの間に、電流共振型ＤＣ／ＤＣコンバータ部１２が接続されている。

電流共振型ＤＣ／ＤＣコンバータ部１２は、通電スイッチＳＷ１と、共振用インダクタＬｒと、共振用キャパシタＣｒと、短絡スイッチＳＷ２と、出力インダクタＬｏとから構成されている。共振用インダクタＬｒと共振用キャパシタＣｒとによって、直列共振回路が構成されている。この直列共振回路は、通電スイッチＳＷ１と短絡スイッチＳＷ２との間に挿入されている。

通電スイッチＳＷ１は第１のスイッチとも呼ばれ、短絡スイッチＳＷ２は第２のスイッチとも呼ばれる。図示の通電スイッチＳＷ１及び短絡スイッチＳＷ２の各々は、ＮチャネルＭＯＳＦＥＴで構成されている。第１のスイッチＳＷ１には第１のボディダイオードＢＤ１が寄生し、第２のスイッチＳＷ２には第２のボディダイオードＢＤ２が寄生している。

詳述すると、通電スイッチＳＷ１のソースには第１のボディダイオードＢＤ１のアノードが等価的に接続され、通電スイッチＳＷ１のドレインには第１のボディダイオードＢＤ１のカソードが等価的に接続されている。短絡スイッチＳＷ２のソースには第２のボディダイオードＢＤ２のアノードが等価的に接続され、短絡スイッチＳＷ２のドレインには第２のボディダイオードＢＤ２のカソードが等価的に接続されている。

通電スイッチ（第１のスイッチ）ＳＷ１の一端（ドレイン）は、入力電源１１の陽極に接続されている。通電スイッチ（第１のスイッチ）ＳＷ１の他端（ソース）は、共振用インダクタＬｒの一端に接続されている。共振用インダクタＬｒの他端は、共振用キャパシタＣｒを介して接地されている。共振用キャパシタＣｒと並列に短絡スイッチ（第２のスイッチ）ＳＷ２が接続されている。詳述すると、短絡スイッチＳＷ２の一端（ドレイン）は、共振用インダクタＬｒと共振用キャパシタＣｒとの接続点に接続され、短絡スイッチＳＷ２の他端（ソース）は、接地されている。共振用インダクタＬｒの他端は、また、出力インダクタＬｏの一端に接続されている。出力インダクタＬｏの他端は出力コンデンサＣｏを介して接地されている。出力コンデンサＣｏの両端に出力電圧Ｖｏｕｔが現れる。

尚、第１のスイッチ（通電スイッチ）ＳＷ１はハイサイドのスイッチとも呼ばれ、第２のスイッチ（短絡スイッチ）ＳＷ２はローサイドのスイッチとも呼ばれる。通電スイッチＳＷ１および短絡スイッチＳＷ２のオン／オフの制御は、後述する制御回路３０から供給される第１及び第２の駆動制御信号によって行われる。詳述すると、制御回路３０は、第１の駆動制御信号として駆動ハイサイドゲート信号ＶＧＨを通電スイッチＳＷ１のゲートへ供給し、第２の駆動制御信号として駆動ローサイドゲート信号ＶＧＬを短絡スイッチＳＷ２のゲートへ供給する。

制御回路３０は、駆動ハイサイドゲート信号ＶＧＨを生成する第１の制御部分と、駆動ローサイドゲート信号ＶＧＬを生成する第２の制御部分とから構成されるが、本発明は、第１の制御部分に関するので、図４では制御回路３０から第２の制御部分を省略してある。

前述したように、通電スイッチＳＷ１のオン／オフは、制御回路３０から供給される駆動ハイサイドゲート信号ＶＧＨによって制御される。制御回路３０は出力電圧Ｖｏｕｔを受ける。また、制御回路３０は、駆動ハイサイドゲート信号ＶＧＨと、通電スイッチＳＷ１と共振用インダクタＬｒとの間の特定の電圧（以下、「ハイサイドソース電圧」と呼ぶ）ＶＳＨとを受ける。後述するように、制御回路３０は、駆動ハイサイドゲート信号ＶＧＨと駆動ハイサイドソース電圧ＶＳＨとを使用して、フィードバックループにより、通電スイッチＳＷ１を流れる電流が実質的にゼロとなるタイミングで通電スイッチＳＷ１をオフとするように、駆動ハイサイドゲート信号ＶＧＨを発生する。

詳述すると、制御回路３０は、エッジ検出回路３１と、第１の誤差信号生成回路３２と、第２の誤差信号生成回路３３と、タイマー３４と、比較器３５と、オフタイミング生成回路３６と、オンタイミング生成回路３７と、ロジック回路３８と、ドライバ回路３９とを備えている。

エッジ検出回路３１は、駆動ハイサイドゲート信号ＶＧＨおよびハイサイドソース電圧ＶＳＨを受けて、それぞれ、ロジックゲート信号ＶＧおよびロジックソース信号ＶＳを出力する。ロジックゲート信号ＶＧはロジック制御信号とも呼ばれ、ロジックソース信号ＶＳはロジック電圧信号と呼ばれる。エッジ検出回路３１は、第１の基準電圧を発生する第１の基準電圧発生回路３１１と、駆動ハイサイドゲート信号ＶＧＨと第１の基準電圧とを比較して、ロジックゲート信号ＶＧを出力する第１の比較回路３１２と、ハイサイドソース電圧ＶＳＨと第１の基準電圧とを比較して、ロジックソース信号ＶＳを出力する第２の比較回路３１３とから構成されている。

第１の比較回路３１２の反転入力端子には第１の基準電圧が供給され、第１の比較回路３１２の非反転入力端子には駆動ハイサイドゲート信号ＶＧＨが供給されている。駆動ハイサイドゲート信号ＶＧＨが第１の基準電圧より高いとき、第１の比較回路３１２は論理ハイレベルのロジックゲート信号ＶＧを出力する。駆動ハイサイドゲート信号ＶＧＨが第１の基準電圧より低いとき、第１の比較回路３１２は論理ローレベルのロジックゲート信号ＶＧを出力する。

第２の比較回路３１３の反転入力端子には第１の基準電圧が供給され、第２の比較回路３１３の非反転入力端子にはハイサイドソース電圧ＶＳＨが供給される。ハイサイドソース電圧ＶＳＨが第１の基準電圧より高いとき、第２の比較回路３１３は論理ハイレベルのロジックソース信号ＶＳを出力する。ハイサイドソース電圧ＶＳＨが第１の基準電圧より低いとき、第２の比較回路３１３は論理ローレベルのロジックソース電圧ＶＳを出力する。

第１の誤差信号生成回路３２は、ロジックゲート信号ＶＧとロジックソース信号ＶＳとを受けて、エラー量を表わす第１の誤差信号ＶＥＲＲ１を生成する。第１の誤差信号生成回路３２は、インバータゲート３２１と、アンドゲート３２２とから構成されている。インバータゲート３２１は、ロジックゲート信号ＶＧを反転して、反転したロジックゲート信号を出力する。アンドゲート３２２は、反転したロジックゲート信号とロジックソース信号ＶＳとの論理積をとり、論理積結果信号を第１の誤差信号ＶＥＲＲ１として出力する。この第１の誤差信号ＶＥＲＲ１は、駆動ハイサイドゲート信号ＶＧＨとハイサイドソース信号ＶＧＨとの間の誤差の大きさ（エラー量）を、時間軸上の長さで表わした信号である。従って、第１の誤差信号ＶＥＲＲ１は時間長誤差信号と呼ばれる。

とにかく、第１の誤差信号生成回路３２は、ロジック制御信号（ロジックゲート信号）ＶＧとロジック電圧信号（ロジックソース信号）ＶＳとからエラー量を求めるエラー量生成手段として働く。

第２の誤差信号生成回路３３は、第１の誤差信号（時間長誤差信号）ＶＥＲＲ１を受けて、第２の誤差信号ＶＥＲＲ２を生成する。この第２の誤差信号ＶＥＲＲ２は、駆動ハイサイドゲート信号ＶＧＨとハイサイドソース信号ＶＧＨとの間の誤差の大きさ（エラー量）のレベルを、電圧レベルで表わした信号である。したがって、第２の誤差信号ＶＥＲＲ２は電圧レベル誤差信号と呼ばれる。とにかく、第２の誤差信号生成回路３３は、時間長誤差信号ＶＥＲＲ１を電圧レベル誤差信号ＶＥＲＲ２に変換する時間長／電圧レベル変換手段として働く。

第２の誤差信号生成回路３３は、第２の基準電圧を発生する第２の基準電圧発生回路３３１と、第２の基準電圧発生回路３３１に一端が接続された第１の抵抗器Ｒｅ１と、この第１の抵抗器Ｒｅ１の他端に一端が接続された第２の抵抗器Ｒｅ２と、第２の抵抗器Ｒｅ２の他端と接地端子との間に接続され、第１の誤差信号ＶＥＲＲ１を受ける第３のスイッチＳＷ３と、第１の抵抗器Ｒｅ１と第２の抵抗器Ｒｅ２との接続点と接地端子との間に接続されたコンデンサＣｅとから構成されている。

第３のスイッチＳＷ３はＮチャネルＭＯＳＦＥＴで構成されている。第３のスイッチＳＷ３には、第３のボディダイオードＢＤ３が寄生している。第３のスイッチＳＷ３のソースに第３のボディダイオードＢＤ３のアノードが等価的に接続され、第３のスイッチＳＷ３のドレインに第３のボディダイオードＢＤ３のカソードが等価的に接続されている。第３のスイッチＳＷ３のソースは接地され、第３のスイッチＳＷ３のドレインは抵抗器Ｒｅ２の他端に接続され、第３のスイッチＳＷ３のゲートには、第１の誤差信号（時間長誤差信号）ＶＥＲＲ１が供給される。

このような構成の第２の誤差信号生成回路３３においては、第１の誤差信号ＶＥＲＲ１がハイレベルの間、第３のスイッチＳＷ３がオンして、コンデンサＣｅに蓄えられていた電荷が放電され、第２の誤差信号ＶＥＲＲ２の電圧レベルは下降する。これに対して、第１の誤差信号ＶＥＲＲ１がローレベルの間、第３のスイッチＳＷ３がオフして、第２の基準電圧発生回路３３１から抵抗器Ｒｅ１を介してコンデンサＣｅが充電されるので、第２の誤差信号ＶＥＲＲ２の電圧レベルは上昇する。このようにして、第２の誤差信号生成回路３３は、第１の誤差信号（時間長誤差信号）ＶＥＲＲ１を第２の誤差信号（電圧レベル誤差信号）ＶＥＲＲ２に変換する。

タイマー３４は、後述するような、電圧レベルが徐々に低下して急激に上昇するノコギリ波形状のタイマー信号ＶＴを発生する。

比較器３５は、タイマー信号ＶＴと第２の誤差信号（電圧レベル誤差信号）ＶＥＲＲ２とを比較して、比較結果信号を出力する回路である。この比較結果信号は、オフタイミング信号ＶＯＦＦの立下りタイミングを決定している。詳述すると、比較器３５の非反転入力端子にはタイマー信号ＶＴが供給され、比較器３５の反転入力端子には第２の誤差信号（電圧レベル誤差信号）ＶＥＲＲ２が供給されている。タイマー信号ＶＴが第２の誤差信号（電圧レベル誤差信号）ＶＥＲＲ２より高いとき、比較器３５は比較結果信号として論理ハイレベルのオフタイミング信号ＶＯＦＦを出力する。逆に、タイマー信号ＶＴが第２の誤差信号（電圧レベル誤差信号）ＶＥＲＲ２より低いとき、比較器３５は比較結果信号として論理ローレベルのオフタイミング信号ＶＯＦＦを出力する。このオフタイミング信号ＶＯＦＦの立下りタイミングによって、駆動ハイサイドゲート信号ＶＧＨのオフタイミング（立下り）が決定される。

オフタイミング生成回路３６は、比較結果信号（オフタイミング信号）ＶＯＦＦに応答して、駆動ハイサイドゲート信号ＶＧＨ用のオフタイミング信号を生成する。

とにかく、第２の誤差信号生成回路３３とタイマー３４と比較器３５とオフタイミング生成回路３６との組み合わせは、エラー量を小さくするように、通電スイッチＳＷ１のオフタイミングを決定するオフタイミング決定手段として働く。

オンタイミング生成回路３７は、出力電圧Ｖｏｕｔに基づいて、駆動ハイサイドゲート信号ＶＧＨ用のオンタイミング信号を生成する。ロジック回路３８は、駆動ハイサイドゲート信号ＶＧＨ用のオフタイミング信号と駆動ハイサイドゲート信号ＶＧＨ用のオンタイミング信号とに基づいて、原ハイサイドゲート信号を出力する。この原ハイサイドゲート信号に応答して、ドライバ回路３９は、駆動ハイサイドゲート信号ＶＧＨを通電スイッチＳＷ１のゲートに供給する。

したがって、ロジック回路３８とドライバ回路３９との組み合わせは、決定したオフタイミングに基づいて第１の駆動制御信号ＶＧＨを生成する駆動制御信号生成手段として動作する。

図５は、図４に示した電流共振型ＤＣ／ＤＣコンバータ１０Ｃの動作を説明するためのタイムチャートである。図５において、（ａ）は駆動ハイサイドゲート信号ＶＧＨを示し、（ｂ）は共振用インダクタを流れる電流（共振電流）Ｉ_Ｌｒを示し、（ｃ）はハイサイドソース電圧ＶＳＨを示し、（ｄ）はロジックゲート信号ＶＧを示し、（ｅ）はロジックソース信号ＶＳを示し、（ｆ）は第１の誤差信号（時間長誤差信号）ＶＥＲＲ１を示し、（ｇ）は第２の誤差信号（電圧レベル誤差信号）ＶＥＲＲ２とタイマー信号ＶＴとを示し、（ｈ）はオフタイミング信号ＶＯＦＦを示す。尚、共振電流Ｉ_Ｌｒは、共振用インダクタＬｒから共振用キャパシタＣｒの方へ流れる向きを正で、共振用インダクタＬｒから通電スイッチＳＷ１の方へ流れる向きを負で表わしている。

最初に、図５の左側を参照して、電流共振型ＤＣ／ＤＣコンバータ１０Ｃの過渡状態のときの動作について説明する。

駆動ハイサイドゲート信号ＶＧＨがハイレベルになると、通電スイッチＳＷ１がオンして、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路は共振を開始し、図５（ｂ）に示されるように、共振用インダクタＬｒに共振電流Ｉ_Ｌｒが流れる。通電スイッチＳＷ１がオンすると、図５（ｃ）に示されるように、ハイサイドソース電圧ＶＳＨは入力電圧Ｖｉｎに等しくなる。一方、エッジ検出回路３１では、駆動ハイサイドゲート信号ＶＧＨが論理ハイレベルになったので、ロジックゲート信号ＶＧは論理ハイレベルになる（図５（ｄ）参照）。また、ハイサイドソース電圧ＶＳＨが入力電圧Ｖｉｎになるので、ロジックソース信号ＶＳも論理ハイレベルになる（図５（ｅ）参照）。

過渡状態では、第２の誤差信号生成回路３３から生成される第２の誤差信号（電圧レベル誤差信号）ＶＥＲＲ２の電圧レベルが高いので、共振電流Ｉ_Ｌｒが零になる前に、タイマー信号ＶＴの電圧レベルが第２の誤差信号ＶＥＲＲ２の電圧レベルより低くなる（図５（ｇ）参照）。この時点で、比較器３５は、論理ローレベルのオフタイミング信号ＶＯＦＦを出力する。このオフタイミング信号ＶＯＦＦをオフタイミング生成回路３６及びロジック回路３８を介して受けた、ドライバ回路３９は、駆動ハイサイドゲート信号ＶＧＨを論理ハイレベルから論理ローレベルに遷移する（図５（ａ）参照）。これにより、通電スイッチＳＷ１はオフする。この例では、通電スイッチＳＷ１がオフした時点で、共振電流Ｉ_Ｌｒが負側であるので、共振電流Ｉ_Ｌｒはそのまま第１のボディダイオード（寄生ダイオード）ＢＤ１を流れ続ける。

と同時に、駆動ハイサイドゲート信号ＶＧＨが論理ローレベルになったので、ロジックゲート信号ＶＧが論理ハイレベルから論理ローレベルに遷移する（図５（ｄ）参照）。ロジックゲート信号ＶＧが論理ローレベルで、ロジックソース信号ＶＳが論理ハイレベルであるので、第１の誤差信号生成回路３２は、論理ハイレベルの第１の誤差信号ＶＥＲＲ１を生成する（図５（ｆ）参照）。

図５（ｂ）の丸で囲んだ部分で示されるように、共振電流Ｉ_Ｌｒは負の値から零に達した後、第１のボディダイオード（寄生ダイオード）ＢＤ１の回復電流分だけ、正側に流れてから、第１のボディダイオード（寄生ダイオード）ＢＤ１はオフする。この回復電流は、共振用インダクタＬｒから共振用キャパシタＣｒ側へ流れるので、第１のボディダイオード（寄生ダイオード）ＢＤ１がオフした瞬間に共振用インダクタＬｒに発生する逆起電圧により、ハイサイドソース電圧ＶＳＨは立ち下がる（図５（ｃ）参照）。

ハイサイドソース電圧ＶＳＨが立ち下がったので、エッジ検出回路３１から出力されるロジックソース信号ＶＳが論理ハイレベルから論理ローレベルに遷移する（図５（ｅ）参照）。これにより、第１の誤差信号生成回路３２から生成される第１の誤差信号（時間長誤差信号）ＶＥＲＲ１は、論理ハイレベルから論理ローレベルに遷移する（図５（ｆ）参照）。

この第１の誤差信号（時間長誤差信号）ＶＥＲＲ１が論理ハイレベルの期間は、時間軸上のエラー量を規定している。この過渡状態においては、エラー量が大きいので、第２の誤差信号生成回路３３におけるスイッチＳＷ３が長時間オンし、その結果、第２の誤差信号（電圧レベル誤差信号）ＶＥＲＲ２の電圧レベルは下降する。すなわち、制御回路３０は、駆動ハイサイドゲート信号ＶＧＨの立下りからハイサイドソース電圧ＶＳＨの立上がりまでの期間を表わすエラー量が小さくなるように、フィードバックループを組んでいる。

次に、図５の右側を参照して、電流共振型ＤＣ／ＤＣコンバータ１０Ｃが定常状態のときの動作について説明する。

駆動ハイサイドゲート信号ＶＧＨがハイレベルになると、通電スイッチＳＷ１がオンして、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路は共振を開始し、図５（ｂ）に示されるように、共振用インダクタＬｒに共振電流Ｉ_Ｌｒが流れる。通電スイッチＳＷ１がオンすると、図５（ｃ）に示されるように、ハイサイドソース電圧ＶＳＨは入力電圧Ｖｉｎに等しくなる。一方、エッジ検出回路３１では、駆動ハイサイドゲート信号ＶＧＨが論理ハイレベルになったので、ロジックゲート信号ＶＧは論理ハイレベルになる（図５（ｄ）参照）。また、ハイサイドソース電圧ＶＳＨが入力電圧Ｖｉｎになるので、ロジックソース信号ＶＳも論理ハイレベルになる（図５（ｅ）参照）。

定常状態では、第２の誤差信号生成回路３３から生成される第２の誤差信号（電圧レベル誤差信号）ＶＥＲＲ２の電圧レベルが低く、共振電流Ｉ_Ｌｒが負の値から零になる付近で、タイマー信号ＶＴの電圧レベルが第２の誤差信号ＶＥＲＲ２の電圧レベルより低くなる（図５（ｇ）参照）。この時点で、比較器３５は、論理ローレベルのオフタイミング信号ＶＯＦＦを出力する。このオフタイミング信号ＶＯＦＦをオフタイミング生成回路３６及びロジック回路３８を介して受けた、ドライバ回路３９は、駆動ハイサイドゲート信号ＶＧＨを論理ハイレベルから論理ローレベルに遷移する（図５（ａ）参照）。

と同時に、駆動ハイサイドゲート信号ＶＧＨが論理ローレベルになったので、ロジックゲート信号ＶＧが論理ハイレベルから論理ローレベルに遷移する（図５（ｄ）参照）。ロジックゲート信号ＶＧが論理ローレベルで、ロジックソース信号ＶＳが論理ハイレベルであるので、第１の誤差信号生成回路３２は、論理ハイレベルの第１の誤差信号ＶＥＲＲ１を生成する（図５（ｆ）参照）。

前述したように、共振電流Ｉ_Ｌｒは負の値から零に達した後、第１のボディダイオード（寄生ダイオード）ＢＤ１の回復電流分だけ、正側に流れてから、第１のボディダイオード（寄生ダイオード）ＢＤ１はオフする。この回復電流は、共振用インダクタＬｒから共振用キャパシタＣｒ側へ流れるので、第１のボディダイオード（寄生ダイオード）ＢＤ１がオフした瞬間に共振用インダクタＬｒに発生する逆起電圧により、ハイサイドソース電圧ＶＳＨは立ち下がる（図５（ｃ）参照）。

ハイサイドソース電圧ＶＳＨが立ち下がったので、エッジ検出回路３１から出力されるロジックソース信号ＶＳが論理ハイレベルから論理ローレベルに遷移する（図５（ｅ）参照）。これにより、第１の誤差信号生成回路３２から生成される第１の誤差信号（時間長誤差信号）ＶＥＲＲ１は、論理ハイレベルから論理ローレベルに遷移する（図５（ｆ）参照）。

定常状態では、この第１の誤差信号（時間長誤差信号）ＶＥＲＲ１が論理ハイレベルの期間は、定常偏差を規定している。

上述したように、制御回路３０は、エラー量を小さくして定常偏差をもって、ゼロ電流スイッチングを実現することができる。換言すれば、上述したようなフィードバックループにより、駆動ハイサイドゲート信号ＶＧＨのオフタイミングは、共振電流Ｉ_Ｌｒが０となる時点に近づくことが分かる。

尚、共振電流Ｉ_Ｌｒが大幅に正側にある状態で通電スイッチＳＷ１をオフすると、共振用インダクタＬｒに大きな起電力が生じる。その結果、実機では、通電スイッチＳＷ１の破壊などにつながる。そのため、通電スイッチＳＷ１のオフタイミングは、共振電流Ｉ_Ｌｒが零となる直前で安定することが望ましい。

図示の制御回路３０は、第２の誤差信号生成回路３３における抵抗器Ｒｅ１、Ｒｅ２の抵抗値やコンデンサＣｅの容量値を適切に選択（決定）することにより、スイッチＳＷ３のスイッチング速度（すなわち、オン、オフ可能な最小時間）に応じた定常偏差分だけ、共振電流Ｉ_Ｌｒのゼロ電流点の直前で、自動的に安定する。

前述したように、本実施の形態による電流共振型ＤＣ／ＤＣコンバータ１０Ｃによれば、損失を増やしたり、複雑な回路を組んで、通電スイッチＳＷ１を流れる電流を検出することなく、安定したゼロ電流スイッチングを実現することができる。このため、寄生ダイオードＢＤ１の順方向電圧Ｖｆと共振電流Ｉ_Ｌｒによる損失を大幅に減らすことができ、かつ、ゼロ電流スイッチングにより、スイッチング損失を低減することができる。また、制御回路３０は、フィードバックループを構成するため、ループ特性を考慮すれば良く、各部品特性のばらつきなどとは無関係に、安定した動作が可能となる。

さらに、制御回路３０としてフィードバック回路を使用しているので、定常状態において定常偏差をもって、共振電流Ｉ_Ｌｒの零電流点直前の負側で通電スイッチＳＷ１をオフすることができるので、安全に動作するという利点もある。実機において、図４に示されるように、駆動ハイサイドゲート信号ＶＧＨとハイサイドソース電圧ＶＳＨとを通電スイッチＳＷ１の近くから検出することにより、フィードバックループがドライバ回路３９、ロジック回路３８の遅れなども含めて補正する構成となる。したがって、図示の制御回路３０は、エッジ検出回路３１からドライバ回路３９までの遅れを補正する必要がない。

図４の例ではスイッチにＭＯＳＦＥＴを使用しているが、スイッチとしてバイポーラトランジスタや接合形ＦＥＴなどを使用しても良いのは勿論である。

以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。例えば、上述した実施の形態では、降圧形で、同期整流方式の全波電流共振型ＤＣ／ＤＣコンバータを例に挙げて説明しているが、昇圧形、極性反転形の他のタイプにも適用可能なのは勿論であり、非同期方式であっても良い。非同期方式の場合、短絡スイッチＳＷ２の代わりにダイオードが使用される。

従来の降圧形で、同期整流方式の全波電流共振型ＤＣ／ＤＣコンバータの構成を示すブロック図である。 第１の従来のＺＣＳを実現する全波電流共振型ＤＣ／ＤＣコンバータを示すブロック図である。 第２の従来のＺＣＳを実現する全波電流共振型ＤＣ／ＤＣコンバータを示すブロック図である。 本発明の一実施の形態による、ＺＣＳを実現する全波電流共振型ＤＣ／ＤＣコンバータを示すブロック図である。 図４に図示した全波電流共振型ＤＣ／ＤＣコンバータの動作を説明するためのタイムチャートである。

符号の説明

１０Ｃ 降圧形全波電流共振型ＤＣ／ＤＣコンバータ
１１ 入力電源
１２ 降圧形全波電流共振型ＤＣ／ＤＣコンバータ部
１３ 負荷
３０ 制御回路
３１ エッジ検出回路
３２ 第１の誤差信号生成回路（エラー量生成手段）
３３ 第２の誤差信号生成回路（時間長／電圧レベル変換手段）
３４ タイマー
３５ 比較器
３６ オフタイミング生成回路
３７ オンタイミング生成回路
３８ ロジック回路
３９ ドライバ回路
Ｌｒ 共振用インダクタ
ＳＷ１ 通電スイッチ
Ｃｒ 共振用キャパシタ
ＳＷ２ 短絡スイッチ
Ｌｏ 出力インダクタ
Ｃｏ 出力コンデンサ
Ｃｉ 入力コンデンサ

Claims (8)

1. 駆動制御信号に応答してオン／オフする通電スイッチと、該通電スイッチに一端が接続された共振用インダクタと、該共振用インダクタの他端に一端が接続された共振用キャパシタとを含む電流共振型ＤＣ／ＤＣコンバータにおいて、前記通電スイッチをゼロ電流スイッチングする方法であって、
   前記駆動制御信号と、前記通電スイッチと前記共振用インダクタとの接続点の電圧とを使用して、前記駆動制御信号と前記接続点の電圧とのそれぞれのエッジ間の時間差をエラー量として生成するステップと、
   前記エラー量が小さくなるように、前記通電スイッチのオフタイミングを決定するステップと、
   この決定したオフタイミングに基づいて、前記通電スイッチを流れる電流が実質的にゼロとなるタイミングで前記通電スイッチがオフとなるように、前記駆動制御信号を生成するステップと、
   を含むことを特徴とする電流共振型ＤＣ／ＤＣコンバータのゼロ電流スイッチング実現方法。
2. 駆動制御信号に応答してオン／オフする通電スイッチと、該通電スイッチに一端が接続された共振用インダクタと、該共振用インダクタの他端に一端が接続された共振用キャパシタとを含む電流共振型ＤＣ／ＤＣコンバータ部を有する電流共振型ＤＣ／ＤＣコンバータにおいて、
   前記駆動制御信号と、前記通電スイッチと前記共振用インダクタとの接続点の電圧とを使用して、前記駆動制御信号および前記接続点の電圧のエッジを検出して、それぞれ、ロジック制御信号およびロジック電圧信号を出力するエッジ検出回路と、
   前記ロジック制御信号と前記ロジック電圧信号とからそれらのエッジ間の時間差をエラー量として生成するエラー量生成手段と、
   前記エラー量が小さくなるように、前記通電スイッチのオフタイミングを決定するオフタイミング決定手段と、
   該決定したオフタイミングに基づいて、前記通電スイッチを流れる電流が実質的にゼロとなるタイミングで前記通電スイッチがオフとなるように、前記駆動制御信号を生成する駆動制御信号生成手段と、
   を有することを特徴とする電流共振型ＤＣ／ＤＣコンバータ。
3. 前記電流共振型ＤＣ／ＤＣコンバータ部が、全波電流共振型ＤＣ／ＤＣコンバータ部から成る、請求項２に記載の電流共振型ＤＣ／ＤＣコンバータ。
4. 前記全波電流共振型ＤＣ／ＤＣコンバータ部が、降圧形全波電流共振型ＤＣ／ＤＣコンバータ部から成る、請求項３に記載の電流共振型ＤＣ／ＤＣコンバータ。
5. 前記通電スイッチはＮチャネルＭＯＳＦＥＴから構成されており、前記駆動制御信号は前記通電スイッチのゲートに供給される駆動ゲート信号であり、前記接続点の電圧は、前記通電スイッチのソースと前記共振用インダクタの一端との間の接続点電圧であり、前記エッジ検出回路は、
   基準電圧を発生する基準電圧発生回路と、
   前記基準電圧と前記駆動ゲート信号とを比較して、前記ロジック制御信号としてロジックゲート信号を出力する第１の比較回路と、
   前記基準電圧と前記接続点電圧とを比較して、前記ロジック電圧信号としてロジックソース信号を出力する第２の比較回路と
   から構成されることを特徴とする、請求項２乃至４のいずれか１つに記載の電流共振型ＤＣ／ＤＣコンバータ。
6. 前記エラー量生成手段は、
   前記ロジックゲート信号を反転して反転したロジックゲート信号を出力するインバータゲートと、
   前記反転したロジックゲート信号と前記ロジックソース信号との論理積をとり、論理積結果信号を前記エラー量を時間軸上の長さで表わした時間長誤差信号として出力するアンドゲートと
   から構成されていることを特徴とする、請求項５に記載の電流共振型ＤＣ／ＤＣコンバータ。
7. 前記オフタイミング決定手段は、
   前記時間長誤差信号を電圧レベル誤差信号に変換する時間長／電圧レベル変換手段と、
   所定のノコギリ波形状のタイマー信号を出力するタイマーと、
   前記電圧レベル誤差信号と前記タイマー信号とを比較して、比較結果信号を出力する比較器と、
   該比較結果信号に応答して、前記通電スイッチのオフタイミングを表わすオフタイミング信号を生成するオフタイミング生成回路と、
   から構成されていることを特徴とする、請求項６に記載の電流共振型ＤＣ／ＤＣコンバータ。
8. 前記駆動制御信号生成手段は、
   前記オフタイミング信号に基づいて、原ゲート信号を出力するロジック回路と、
   前記原ゲート信号に応答して、前記駆動ゲート信号を前記通電スイッチのゲートに供給するドライバと、
   から構成される、請求項７に記載の電流共振型ＤＣ／ＤＣコンバータ。

Images