JP2011146477A - 配線基板及びその製造方法、並びに半導体パッケージ - Google Patents

配線基板及びその製造方法、並びに半導体パッケージ Download PDF

Info

Publication number
JP2011146477A
JP2011146477A JP2010005017A JP2010005017A JP2011146477A JP 2011146477 A JP2011146477 A JP 2011146477A JP 2010005017 A JP2010005017 A JP 2010005017A JP 2010005017 A JP2010005017 A JP 2010005017A JP 2011146477 A JP2011146477 A JP 2011146477A
Authority
JP
Japan
Prior art keywords
layer
wiring
alignment mark
wiring board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010005017A
Other languages
English (en)
Other versions
JP5603600B2 (ja
JP2011146477A5 (ja
Inventor
Junichi Nakamura
順一 中村
Kazuhiro Kobayashi
和弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010005017A priority Critical patent/JP5603600B2/ja
Priority to US12/968,405 priority patent/US8525356B2/en
Priority to TW099144418A priority patent/TWI500373B/zh
Priority to KR1020110000067A priority patent/KR101764686B1/ko
Publication of JP2011146477A publication Critical patent/JP2011146477A/ja
Publication of JP2011146477A5 publication Critical patent/JP2011146477A5/ja
Priority to US13/911,259 priority patent/US8673744B2/en
Application granted granted Critical
Publication of JP5603600B2 publication Critical patent/JP5603600B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8238—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/82385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】容易に認識することが可能な位置合わせマークを有する配線基板及びその製造方法、並びに前記配線基板に半導体チップやチップキャパシタ等の各種電子部品を搭載した半導体パッケージを提供すること。
【解決手段】本配線基板は、絶縁層と、前記絶縁層の表面に形成された凹部内に設けられた位置合わせマークと、を有し、前記位置合わせマークの一方の面は、粗化面とされており、前記一方の面は、前記絶縁層の前記表面に対して窪んだ位置に露出している。
【選択図】図７

Description

本発明は、一方の面が粗化面とされた位置合わせマークを有する配線基板及びその製造方法、並びに前記配線基板に半導体チップを搭載した半導体パッケージに関する。
コアレスのビルドアップ基板を例として背景技術について説明する。従来より、ビルドアップ工法により作製された配線基板が知られている。図１は、ビルドアップ工法により作製されたコアが無い従来の配線基板を部分的に例示する断面図である。図１を参照するに、コアが無い配線基板１００は、第１配線層１１０、第１絶縁層１２０、第２配線層１３０、第２絶縁層１４０が順次積層された構造を有する。
配線基板１００において、第１配線層１１０は、第１絶縁層１２０の一方の側に形成された凹部１２０ｙ内に設けられている。第１配線層１１０の一方の面１１０ｓは凹部１２０ｙから露出している。第１配線層１１０は、電極パッド１１０ａと位置合わせマーク１１０ｂとを含んで構成されている。電極パッド１１０ａは、半導体チップと接続される接続端子として用いられる。位置合わせマーク１１０ｂは、半導体チップ等の電子部品を配線基板１００に搭載する際の位置合わせの基準や、配線基板１００を他の配線基板に搭載する際の位置合わせの基準等として用いられる。
第２配線層１３０は、第１絶縁層１２０の他方の側に形成されている。第２配線層１３０は、第１絶縁層１２０を貫通し第１配線層１１０を構成する電極パッド１１０ａの上面を露出する第１ビアホール１２０ｘ内に充填されたビア、及び第１絶縁層１２０上に形成された配線パターンを含んで構成されている。第２配線層１３０は、第１ビアホール１２０ｘ内に露出した電極パッド１１０ａと電気的に接続されている。
第２絶縁層１４０は、第１絶縁層１２０上に、第２配線層１３０を覆うように形成されている。第２絶縁層１４０上に、更に配線層及び絶縁層を適宜積層することができる。
続いて、配線基板１００の製造方法について説明する。図２〜図５は、従来の配線基板の製造工程を例示する図である。図２〜図５において、図１と同一部品については、同一符号を付し、その説明は省略する場合がある。始めに、図２に示す工程では、銅箔からなる支持体２１０を準備し、支持体２１０の一方の面に、第１配線層１１０の形成位置に対応する開口部２２０ｘを有するレジスト層２２０を形成する。
次いで、図３に示す工程では、支持体２１０を給電層に利用する電解めっき法により、支持体２１０の一方の面に金属層２３０及び第１配線層１１０を積層形成する。金属層２３０の材料としては、例えばニッケル（Ｎｉ）を用いることができる。第１配線層１１０の材料としては、例えば銅（Ｃｕ）を用いることができる。なお、第１配線層１１０の面１１０ｓは金属層２３０の面２３０ｓと接している。
次いで、図４に示す工程では、図３に示すレジスト層２２０を除去後、支持体２１０の一方の面に金属層２３０及び第１配線層１１０を覆うように第１絶縁層１２０を形成する。そして、第１絶縁層１２０に第１ビアホール１２０ｘを形成してから、第１絶縁層１２０上に、第１ビアホール１２０ｘを介して第１配線層１１０と電気的に接続する第２配線層１３０を形成する。そして、第１絶縁層１２０上に第２配線層１３０を覆うように第２絶縁層１４０を形成し、第２絶縁層１４０上に、更に配線層及び絶縁層を適宜積層する。
次いで、図５に示す工程では、図４に示す支持体２１０をエッチングで除去する。ここでは、銅箔からなる支持体２１０を除去し、ニッケル（Ｎｉ）からなる金属層２３０を除去しないエッチング液を用いる。これにより、金属層２３０はエッチングストップ層として機能し、支持体２１０のみを除去できる。
次いで、ニッケル（Ｎｉ）からなる金属層２３０のみを除去するエッチング液を用いて、金属層２３０をエッチングにより除去する。これにより、第１配線層１１０の面１１０ｓは露出され、図１に示す配線基板１００が完成する。
特開平１０−１２５８１９号公報 特開２００２−１９８４６２号公報 特開２００９−０３３１８３号公報
ところで、電解めっき法により形成された、ニッケル（Ｎｉ）からなる金属層２３０の面２３０ｓは平滑面である。そのため、図５に示す工程の後に露出された、金属層２３０の面２３０ｓと接していた第１配線層１１０の面１１０ｓ（電極パッド１１０ａの面１１０ｓ及び位置合わせマーク１１０ｂの面１１０ｓ）も平滑面となる。ここで、平滑面とは、表面粗さを示すＲａがＲａ≦５０ｎｍである面をいうものとする。
前述のように、位置合わせマーク１１０ｂは、半導体チップ等の電子部品を配線基板１００に搭載する際の位置合わせの基準や、配線基板１００を他の配線基板に搭載する際の位置合わせの基準等として用いられる。位置合わせマーク１１０ｂの面１１０ｓが平滑面であることは、半導体チップと配線基板１００との位置合わせ等の際に問題になる。これに関して、図６を用いて説明する。
図６は、従来の位置合わせマークが光を反射する様子を説明するための図である。図６において、図１と同一部品については、同一符号を付し、その説明は省略する場合がある。なお、図６において、配線基板１００は、図１とは反転して描かれている。前述のように、電極パッド１１０ａは、半導体チップと接続される接続端子として用いられる。すなわち、半導体チップは、配線基板１００の電極パッド１１０ａ側に搭載されるが、この際に半導体チップと配線基板１００との位置合わせが必要になる。
図６に示すように、半導体チップ（図示せず）と配線基板１００との位置合わせ等の際には、光源９１０により位置合わせマーク１１０ｂの面１１０ｓに可視光等を照射し、面１１０ｓにおける反射光をＣＣＤカメラ等の受光部９２０で受光して位置合わせマーク１１０ｂを認識する。そして、認識した位置合わせマーク１１０ｂを基準として、半導体チップ（図示せず）と配線基板１００との位置合わせを行う。なお、光源９１０は受光部９２０と重複しない位置に配置する必要があるため、光源９１０からの照射光は位置合わせマーク１１０ｂの面１１０ｓに斜めに入射する。
ここで、位置合わせマーク１１０ｂの面１１０ｓが平滑面であると、光源９１０からの照射光は面１１０ｓにおいてほとんど乱反射されない。そのため、光源９１０からの照射光のほとんどは、入射角（照射光とＺ軸とのなす角）と略同一の反射角（反射光とＺ軸とのなす角）を有する反射光となり、受光部９２０とは異なる方向に進む（図６の矢印方向）。その結果、光源９１０からの照射光のほとんどは受光部９２０には入射しないため、位置合わせマーク１１０ｂを認識することが困難であるという問題があった。位置合わせマーク１１０ｂを認識できないと半導体チップを配線基板１００に搭載できない等の問題が生じる。
上記の点に鑑みて、本発明は、容易に認識することが可能な位置合わせマークを有する配線基板及びその製造方法、並びに前記配線基板に半導体チップやチップキャパシタ等の各種電子部品を搭載した半導体パッケージを提供することを課題とする。
本配線基板は、絶縁層と、前記絶縁層の表面に形成された凹部内に設けられた位置合わせマークと、を有し、前記位置合わせマークの一方の面は、粗化面とされており、前記一方の面は、前記絶縁層の前記表面に対して窪んだ位置に露出していることを要件とする。
本配線基板の製造方法は、支持体の一方の面に金属層を形成する第１工程と、前記金属層に位置合わせマークとなる配線層を積層形成する第２工程と、前記金属層及び前記位置合わせマークとなる配線層を覆うように、前記支持体の前記一方の面に絶縁層を形成する第３工程と、前記位置合わせマークとなる配線層の一方の面を粗化面とする工程、及び前記位置合わせマークとなる配線層の一方の面を前記絶縁層から露出する露出面とする工程を含む第４工程と、を有することを要件とする。
本半導体パッケージは、本発明に係る配線基板と、前記配線基板の前記位置合わせマークが設けられている側に搭載された半導体チップやチップキャパシタ等の各種電子部品と、を有することを要件とする。
開示の技術によれば、容易に認識することが可能な位置合わせマークを有する配線基板及びその製造方法、並びに前記配線基板に半導体チップやチップキャパシタ等の各種電子部品を搭載した半導体パッケージを提供することができる。
従来の配線基板を部分的に例示する断面図である。 従来の配線基板の製造工程を例示する図（その１）である。 従来の配線基板の製造工程を例示する図（その２）である。 従来の配線基板の製造工程を例示する図（その３）である。 従来の配線基板の製造工程を例示する図（その４）である。 従来の位置合わせマークが光を反射する様子を説明するための図である。 第１の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その７）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その８）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その９）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１０）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１３）である。 第１の実施の形態に係る位置合わせマークが光を反射する様子を説明するための図である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第３の実施の形態に係る配線基板の製造工程を例示する図である。 第４の実施の形態に係る配線基板を例示する断面図である。 第４の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第４の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第４の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第４の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第５の実施の形態に係る半導体パッケージを例示する断面図である。 第５の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。 第５の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。 第５の実施の形態の変形例に係る半導体パッケージを例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
始めに、第１の実施の形態に係る配線基板の構造について説明する。図７は、第１の実施の形態に係る配線基板を例示する断面図である。図７を参照するに、配線基板１０は、第１配線層１１、第１絶縁層１２、第２配線層１３、第２絶縁層１４、第３配線層１５、第３絶縁層１６、第４配線層１７、ソルダーレジスト層１８が順次積層された構造を有する。
配線基板１０において、第１配線層１１は、第１絶縁層１２の面１２ａに形成された凹部１２ｙ内に設けられている。第１配線層１１の面１１ｓは第１絶縁層１２の面１２ａに対して窪んだ位置に露出している。第１絶縁層１２の面１２ａから第１配線層１１の面１１ｓまでの距離（深さ）は、例えば５〜１５μｍ程度とすることができる。第１配線層１１の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層１１の厚さは、例えば１５〜２０μｍ程度とすることができる。凹部１２ｙは、例えば平面視において円形とすることができる。第１絶縁層１２の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等の絶縁樹脂を用いることができる。第１絶縁層１２の厚さは、例えば５０μｍ程度とすることができる。
第１配線層１１は、電極パッド１１ａと位置合わせマーク１１ｂとを含んで構成されている。電極パッド１１ａは、半導体チップやチップキャパシタ、チップレジスタ、チップインダクタ等の各種電子部品と接続される接続端子として用いられる。電極パッド１１ａは、例えば平面視において円形であり、その直径は例えば５０μｍ程度とすることができる。
位置合わせマーク１１ｂは、半導体チップ等の電子部品を配線基板１０に搭載する際の位置合わせの基準や、配線基板１０を他の配線基板に搭載する際の位置合わせの基準等として用いられる。位置合わせマーク１１ｂは、例えば平面視において円形であり、その直径は例えば０．３ｍｍ程度とすることができる。但し、位置合わせマーク１１ｂは、平面視において円形である必要はなく、平面視において矩形や十字形等の任意の形状として構わない。
第１配線層１１の面１１ｓ（電極パッド１１ａの面１１ｓ及び位置合わせマーク１１ｂの面１１ｓ）は、所定の表面粗さの粗化面とされている。ここで、粗化面とは、表面粗さを示すＲａが５０ｎｍ＜Ｒａである面をいうものとする（以降、同様）。第１配線層１１の面１１ｓ（電極パッド１１ａの面１１ｓ及び位置合わせマーク１１ｂの面１１ｓ）の所定の表面粗さはＲａ＝１５０ｎｍ程度であることが好ましいが、５０ｎｍ＜Ｒａ＜２００ｎｍであれば、目的を達成することができる。第１配線層１１の面１１ｓを所定の表面粗さの粗化面（５０ｎｍ＜Ｒａ＜２００ｎｍ）とする技術的な意義については後述する。
第２配線層１３は、第１絶縁層１２の面１２ｂ側に形成されている。第２配線層１３は、第１絶縁層１２を貫通し電極パッド１１ａの上面を露出する第１ビアホール１２ｘ内に充填されたビア、及び第１絶縁層１２の面１２ｂに形成された配線パターンを含んで構成されている。第２配線層１３は、第１ビアホール１２ｘ内に露出した電極パッド１１ａと電気的に接続されている。第２配線層１３の材料としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層１３を構成する配線パターンの厚さは、例えば１５〜２０μｍ程度とすることができる。
第２絶縁層１４は、第１絶縁層１２の面１２ｂに、第２配線層１３を覆うように形成されている。第２絶縁層１４の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。第２絶縁層１４の厚さは、例えば５０μｍ程度とすることができる。
第３配線層１５は、第２絶縁層１４上に形成されている。第３配線層１５は、第２絶縁層１４を貫通し第２配線層１３の上面を露出する第２ビアホール１４ｘ内に充填されたビア、及び第２絶縁層１４上に形成された配線パターンを含んで構成されている。第３配線層１５は、第２ビアホール１４ｘ内に露出した第２配線層１３と電気的に接続されている。第３配線層１５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３配線層１５を構成する配線パターンの厚さは、例えば１５〜２０μｍ程度とすることができる。
第３絶縁層１６は、第２絶縁層１４上に、第３配線層１５を覆うように形成されている。第３絶縁層１６の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。第３絶縁層１６の厚さは、例えば５０μｍ程度とすることができる。
第４配線層１７は、第３絶縁層１６上に形成されている。第４配線層１７は、第３絶縁層１６を貫通し第３配線層１５の上面を露出する第３ビアホール１６ｘ内に充填されたビア、及び第３絶縁層１６上に形成された配線パターンを含んで構成されている。第４配線層１７は、第３ビアホール１６ｘ内に露出した第３配線層１５と電気的に接続されている。第４配線層１７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第４配線層１７を構成する配線パターンの厚さは、例えば１５〜２０μｍ程度とすることができる。
ソルダーレジスト層１８は、第３絶縁層１６上に、第４配線層１７を覆うように形成されている。ソルダーレジスト層１８は開口部１８ｘを有し、第４配線層１７の一部はソルダーレジスト層１８の開口部１８ｘ内に露出している。ソルダーレジスト層１８の材料としては、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物等を用いることができる。ソルダーレジスト層１８の厚さは、例えば５０μｍ程度とすることができる。
必要に応じ、開口部１８ｘ内に露出する第４配線層１７上に、金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
更に、ソルダーレジスト層１８の開口部１８ｘ内に露出する第４配線層１７上に（第４配線層１７上に金属層等が形成されている場合には、金属層等の上に）はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続するための端子であり、必要なときに形成することができる。
［第１の実施の形態に係る配線基板の製造方法］
続いて、第１の実施の形態に係る配線基板の製造方法について説明する。図８〜図２０は、第１の実施の形態に係る配線基板の製造工程を例示する図である。図８〜図２０において、図７と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、図８に示す工程では、支持体２１を用意する。支持体２１としては、シリコン板、ガラス板、金属板、金属箔等を用いることができるが、本実施の形態では、支持体２１として銅箔を用いる。後述する図１０に示す工程等において電解めっきを行う際の給電層として利用でき、後述する図１７に示す工程において容易にエッチングで除去可能だからである。支持体２１の厚さは、例えば３５〜１００μｍ程度とすることができる。
次いで、図９に示す工程では、支持体２１の一方の面に、第１配線層１１を構成する電極パッド１１ａの形成位置に対応する開口部２２ｘ、及び第１配線層１１を構成する位置合わせマーク１１ｂの形成位置に対応する開口部２２ｙを有するレジスト層２２を形成する。レジスト層２２の厚さは、例えば３０〜５０μｍ程度とすることができる。
具体的には、支持体２１の一方の面に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、支持体２１の一方の面に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト（例えば、ドライフィルムレジスト等）をラミネートする。そして、塗布又はラミネートしたレジストを露光、現像することで開口部２２ｘ及び２２ｙを形成する。これにより、開口部２２ｘ及び２２ｙを有するレジスト層２２が形成される。なお、予め開口部２２ｘ及び２２ｙを形成したフィルム状のレジストを支持体２１の一方の面にラミネートしても構わない。
開口部２２ｘは第１配線層１１を構成する電極パッド１１ａに対応する位置に形成されるが、その配設ピッチは、例えば１００μｍ程度とすることができる。開口部２２ｘは、例えば平面視において円形であり、その直径は例えば５０μｍ程度とすることができる。開口部２２ｙは、例えば平面視において円形であり、その直径は例えば０．３ｍｍ程度とすることができる。但し、開口部２２ｙは、平面視において円形である必要はなく、平面視において矩形や十字形等の任意の形状として構わない。
次いで、図１０に示す工程では、支持体２１を給電層に利用する電解めっき法により、開口部２２ｘ及び２２ｙ内の支持体２１の一方の面に金属層２３を形成する。金属層２３は、後述する図１７に示す工程で支持体２１を除去する際に、第１配線層１１が同時に除去されることを防止するために設ける層である。すなわち、金属層２３は、エッチングストップ層として機能する。従って、金属層２３の材料としては、支持体２１を除去するためのエッチング液により除去できない材料が選択される。
具体的には、本実施の形態では支持体２１として銅箔を用いているため、金属層２３の材料としては、銅（Ｃｕ）を除去するためのエッチング液により除去できないニッケル（Ｎｉ）を用いる。ニッケル（Ｎｉ）から構成される金属層２３は、例えば、めっき浴としてスルホン酸ニッケル浴を用いた電解めっき法により形成することができる。めっき浴としてスルホン酸ニッケル浴を用いた電解めっき法により形成されたニッケル（Ｎｉ）から構成される金属層２３の一方の面２３ｓは平滑面となる。ここで、平滑面とは、表面粗さを示すＲａがＲａ≦５０ｎｍである面をいうものとする（以降、同様）。但し、金属層２３としては、銅（Ｃｕ）を除去するためのエッチング液により除去できない材料であれば、ニッケル（Ｎｉ）以外の材料を用いても構わない。金属層２３の厚さは、例えば５〜１５μｍ程度とすることができる。
次いで、図１１に示す工程では、支持体２１を給電層に利用する電解めっき法により、開口部２２ｘ及び２２ｙ内の金属層２３の面２３ｓに第１配線層１１を形成する。第１配線層１１の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層１１の厚さは、例えば１５〜２０μｍ程度とすることができる。第１配線層１１は、電極パッド１１ａと位置合わせマーク１１ｂとを含んで構成されている。電極パッド１１ａは、半導体チップと接続される接続端子として用いられる。位置合わせマーク１１ｂは、半導体チップ等の電子部品を配線基板１０に搭載する際の位置合わせの基準や、配線基板１０を他の配線基板に搭載する際の位置合わせの基準等として用いられる。このように、電極パッド１１ａと位置合わせマーク１１ｂとは、同一工程において形成される。
次いで、図１２に示す工程では、図１１に示すレジスト層２２を除去した後、金属層２３及び第１配線層１１を覆うように支持体２１の一方の面に第１絶縁層１２を形成する。第１絶縁層１２の材料としては、例えば熱硬化性を有するフィルム状のエポキシ系樹脂やポリイミド系樹脂等、又は、熱硬化性を有する液状又はペースト状のエポキシ系樹脂やポリイミド系樹脂等を用いることができる。第１絶縁層１２は、後述する工程（図１３参照）でレーザ加工法等により第１ビアホール１２ｘを形成しやすくするために、例えばフィラーが含有された加工性に優れた樹脂材を用いることが好ましい。第１絶縁層１２の厚さは、例えば５０μｍ程度とすることができる。
第１絶縁層１２の材料として熱硬化性を有するフィルム状のエポキシ系樹脂やポリイミド系樹脂等を用いた場合には、金属層２３及び第１配線層１１を覆うように支持体２１の一方の面にフィルム状の第１絶縁層１２をラミネートする。そして、ラミネートした第１絶縁層１２を押圧した後、第１絶縁層１２を硬化温度以上に加熱して硬化させる。なお、第１絶縁層１２を真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止することができる。
第１絶縁層１２の材料として熱硬化性を有する液状又はペースト状のエポキシ系樹脂やポリイミド系樹脂等を用いた場合には、金属層２３及び第１配線層１１を覆うように支持体２１の一方の面に液状又はペースト状の第１絶縁層１２を例えばスピンコート法等により塗布する。そして、塗布した第１絶縁層１２を硬化温度以上に加熱して硬化させる。
次いで、図１３に示す工程では、第１絶縁層１２に、第１絶縁層１２を貫通し第１配線層１１の上面を露出させる第１ビアホール１２ｘを形成する。第１ビアホール１２ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成することができる。第１ビアホール１２ｘは、第１絶縁層１２として感光性樹脂を用い、フォトリソグラフィ法により第１絶縁層１２をパターニングすることにより形成しても構わない。又、第１ビアホール１２ｘは、第１ビアホール１２ｘに対応する位置をマスクするスクリーンマスクを介して液状又はペースト状の樹脂を印刷し硬化させることにより形成しても構わない。
次いで、図１４に示す工程では、第１絶縁層１２の面１２ｂ側に第２配線層１３を形成する。第２配線層１３は、第１ビアホール１２ｘ内に充填されたビア、及び第１絶縁層１２の面１２ｂに形成された配線パターンを含んで構成される。第２配線層１３は、第１ビアホール１２ｘ内に露出した第１配線層１１の電極パッド１１ａと電気的に接続される。第２配線層１３の材料としては、例えば銅（Ｃｕ）等を用いることができる。
第２配線層１３は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成することができるが、一例としてセミアディティブ法を用いて第２配線層１３を形成する方法を以下に示す。
始めに、無電解めっき法又はスパッタ法により、第１ビアホール１２ｘ内に露出した第１配線層１１の電極パッド１１ａの上面、及び第１ビアホール１２ｘの内壁を含む第１絶縁層１２上に銅（Ｃｕ）等からなるシード層（図示せず）を形成する。更に、シード層上に第２配線層１３に対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）等からなる配線層（図示せず）を形成する。続いて、レジスト層を除去した後に、配線層をマスクにして、配線層に覆われていない部分のシード層をエッチングにより除去する。これにより、第１絶縁層１２上に第１ビアホール１２ｘ内に充填されたビア、及び第１絶縁層１２上に形成された配線パターンを含んで構成される第２配線層１３が形成される。
次いで、図１５に示す工程では、上記と同様な工程を繰り返すことにより、第１絶縁層１２の面１２ｂ側に、第２絶縁層１４、第３配線層１５、第３絶縁層１６、第４配線層１７を積層する。すなわち、第１絶縁層１２の面１２ｂに第２配線層１３を被覆する第２絶縁層１４を形成した後に、第２配線層１３上の第２絶縁層１４の部分に第２ビアホール１４ｘを形成する。第２絶縁層１４の材料としては、例えば熱硬化性を有するフィルム状のエポキシ系樹脂やポリイミド系樹脂等、又は、熱硬化性を有する液状又はペースト状のエポキシ系樹脂やポリイミド系樹脂等を用いることができる。
更に、第２絶縁層１４上に、第２ビアホール１４ｘを介して第２配線層１３に接続される第３配線層１５を形成する。第３配線層１５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３配線層１５は、例えばセミアディティブ法により形成される。
更に、第２絶縁層１４上に第３配線層１５を被覆する第３絶縁層１６を形成した後に、第３配線層１５上の第３絶縁層１６の部分に第３ビアホール１６ｘを形成する。更に、第３絶縁層１６上に、第３ビアホール１６ｘを介して第３配線層１５に接続される第４配線層１７を形成する。第３絶縁層１６の材料としては、例えば熱硬化性を有するフィルム状のエポキシ系樹脂やポリイミド系樹脂等、又は、熱硬化性を有する液状又はペースト状のエポキシ系樹脂やポリイミド系樹脂等を用いることができる。第４配線層１７の材料としては、例えば、銅（Ｃｕ）等を用いることができる。第４配線層１７は、例えばセミアディティブ法により形成される。
このようにして、支持体２１の一方の面に所定のビルドアップ配線層が形成される。本実施の形態では、３層のビルドアップ配線層（第２配線層１３、第３配線層１５、及び第４配線層１７）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次いで、図１６に示す工程では、第３絶縁層１６上に、第４配線層１７を覆うように開口部１８ｘを有するソルダーレジスト層１８を形成する。具体的には、第３絶縁層１６上に、第４配線層１７を覆うように、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなるソルダーレジストを塗布する。そして、塗布したソルダーレジストを露光、現像することで開口部１８ｘを形成する。これにより、開口部１８ｘを有するソルダーレジスト層１８が形成される。第４配線層１７の一部は、ソルダーレジスト層１８の開口部１８ｘ内に露出する。開口部１８ｘ内に露出する第４配線層１７は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続するため電極パッドとして機能する。
なお、必要に応じ、開口部１８ｘ内に露出する第４配線層１７上に、例えば無電解めっき法等により金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
次いで、図１７に示す工程では、図１６に示す支持体２１を除去する。銅箔から構成されている支持体２１は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウエットエッチングにより除去することができる。この際、金属層２３はニッケル（Ｎｉ）から構成されているため、エッチングストップ層として機能し、金属層２３に対して支持体２１を選択的にエッチングして除去することができる。この工程により、金属層２３の他方の面（面２３ｓの反対面）は、第１絶縁層１２から露出する。なお、第４配線層１７が銅（Ｃｕ）から構成されている場合には、支持体２１とともにエッチングされることを防止するため、第４配線層１７をマスクする必要がある。
次いで、図１８に示す工程では、図１７に示す金属層２３を除去する。ニッケル（Ｎｉ）から構成されている金属層２３は、例えばメック（株）製のニッケル除去液・ＮＨ１８６０等を用いたウエットエッチングにより除去することができる。この工程により、第１配線層１１の面１１ｓは、第１絶縁層１２の面１２ａに形成された凹部１２ｙ内の第１絶縁層１２の面１２ａに対して窪んだ位置に露出する。第１絶縁層１２の面１２ａから第１配線層１１の面１１ｓまでの距離（深さ）は、例えば５〜１５μｍ程度とすることができる。前述のように、図１０に示す工程で形成された金属層２３の面２３ｓは平滑面であるため、金属層２３の面２３ｓと接していた第１配線層１１の面１１ｓ（電極パッド１１ａの面１１ｓ及び位置合わせマーク１１ｂの面１１ｓ）も平滑面となる。
次いで、図１９及び図２０に示す工程では、第１配線層１１の面１１ｓ（電極パッド１１ａの面１１ｓ及び位置合わせマーク１１ｂの面１１ｓ）を所定の表面粗さの粗化面とする。これにより、図７に示す配線基板１０が完成する。なお、図２０は、図１９のＡ部を拡大して例示する断面図である。第１配線層１１の面１１ｓの所定の表面粗さはＲａ＝１５０ｎｍ程度であることが好ましいが、５０ｎｍ＜Ｒａ＜２００ｎｍであれば構わない。第１配線層１１の面１１ｓは、例えば蟻酸などの有機酸を含む薬液等を用いたウエットエッチングや、第１配線層１１の面１１ｓ以外の部分をマスクしたブラスト処理等により所定の表面粗さの粗化面（５０ｎｍ＜Ｒａ＜２００ｎｍ）とすることができる。
ここでブラスト処理とは、研磨剤を被処理物に高圧で吹きつけ、被処理物の表面粗度を機械的に調整する処理をいう。ブラスト処理には、エアーブラスト処理、ショットブラスト処理、ウェットブラスト処理等があるが、特に、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させて被処理物の表面に衝突させ、微細領域の研磨を行うウェットブラスト処理を用いると好適である。なぜならば、ウェットブラスト処理を用いると、エアーブラスト処理やショットブラスト処理に比べて極めて緻密で損傷の少ない研磨が可能だからである。又、ウェットブラスト処理では、研磨材を水等の溶媒に分散させているため、エアーブラスト処理やショットブラスト処理のように研磨剤が粉塵として空気中に飛散することがないからである。
ここで、第１配線層１１の面１１ｓを粗化面とする技術的な意義について説明する。図２１は、第１の実施の形態に係る位置合わせマークが光を反射する様子を説明するための図である。図２１において、図７と同一部品については、同一符号を付し、その説明は省略する場合がある。なお、図２１において、配線基板１０は、図７とは反転して描かれている。前述のように、電極パッド１１ａは、半導体チップと接続される接続端子として用いられる。すなわち、半導体チップは、配線基板１０の電極パッド１１ａ側に搭載されるが、この際に半導体チップと配線基板１０との位置合わせが必要になる。
図２１に示すように、半導体チップ（図示せず）と配線基板１０との位置合わせ等の際には、光源９１により位置合わせマーク１１ｂの面１１ｓに可視光等を照射し、面１１ｓにおける反射光をＣＣＤカメラ等の受光部９２で受光して位置合わせマーク１１ｂを認識する。そして、認識した位置合わせマーク１１ｂを基準として、半導体チップ（図示せず）と配線基板１０との位置合わせを行う。なお、光源９１は受光部９２と重複しない位置に配置する必要があるため、光源９１からの照射光は位置合わせマーク１１ｂの面１１ｓに斜めに入射する。
ここで、位置合わせマーク１１ｂの面１１ｓは粗化面であるから、位置合わせマーク１１ｂの面１１ｓが平滑面である場合とは異なり光源９１からの照射光は面１１ｓにおいて乱反射される。そのため、光源９１からの照射光の多くは受光部９２の方向に進み受光部９２に入射するため、位置合わせマーク１１ｂを容易に認識することができる。位置合わせマーク１１ｂを認識することにより、半導体チップを配線基板１０の正しい位置に搭載することが可能となる。
なお、位置合わせマーク１１ｂの面１１ｓへの照射光を乱反射されるためには、位置合わせマーク１１ｂの面１１ｓの表面粗さを示すＲａが１５０ｎｍ程度であることが好ましいが、５０ｎｍ＜Ｒａ＜２００ｎｍであれば、目的を達成することができる。
位置合わせマーク１１ｂの面１１ｓの表面粗さを示すＲａがＲａ≦５０ｎｍである場合（位置合わせマーク１１ｂの面１１ｓが平滑面である場合）には、前述のように、光源９１からの照射光は面１１ｓにおいてほとんど乱反射されないため、光源９１からの照射光のほとんどは受光部９２には入射せず、位置合わせマーク１１ｂを認識することが困難となる。
一方、位置合わせマーク１１ｂの面１１ｓの表面粗さを示すＲａがＲａ≧２００ｎｍである場合には、以下の理由により、位置合わせマーク１１ｂを認識することが困難となる。すなわち、光源９１からの照射光は過剰に散乱され、位置合わせマーク１１ｂからの反射光は弱まり、第１絶縁層１２の面１２ａからの反射光と同程度となりその差が小さくなるからである。このように、位置合わせマーク１１ｂの面１１ｓの表面粗さを示すＲａは、５０ｎｍ＜Ｒａ＜２００ｎｍであれば好適である。
なお、配線基板１０において、第１絶縁層１２の面１２ａの表面粗さを、位置合わせマーク１１ｂの表面粗さと異ならせると、より位置合わせマーク１１ｂを検出し易くなり、好適である。この場合、第１絶縁層１２の面１２ａの表面粗さを、位置合わせマーク１１ｂの表面粗さより大きくしても小さくしても位置合わせマーク１１ｂを検出し易くなる。位置合わせマーク１１ｂからの反射光のみが、ＣＣＤカメラ等の受光部９２に入射し易くなるからである。
このように、第１の実施の形態によれば、半導体チップと配線基板との位置合わせ等に用いる位置合わせマークの一方の面を、所定の表面粗さの粗化面（５０ｎｍ＜Ｒａ＜２００ｎｍ）とする。これにより、アライメント時に位置合わせマークに照射される光は位置合わせマークの粗化面で乱反射され、その多くが受光部に到達する。その結果、アライメント時に位置合わせマークを容易に認識することができるため、半導体チップと配線基板との位置合わせ等の精度を向上することができる。
〈第２の実施の形態〉
第２の実施の形態では、図７に示す配線基板１０の他の製造方法について例示する。図２２〜図２５は、第２の実施の形態に係る配線基板の製造工程を例示する図である。図２２〜図２５において、図７と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、第１の実施の形態の図８〜図１０に示す工程と同一の工程を実行する。次いで、図２２及び図２３に示す工程では、金属層２３の面２３ｓを粗化面とする。なお、図２３は、図２２のＢ部を拡大して例示する断面図である。金属層２３の面２３ｓは、例えばメック（株）製のニッケル粗化液・ＮＲ１８７０等を用いたウエットエッチングや、金属層２３の面２３ｓ以外の部分をマスクしたブラスト処理等により所定の表面粗さの粗化面とすることができる。金属層２３の面２３ｓの所定の表面粗さはＲａ＝１５０ｎｍ程度であることが好ましいが、５０ｎｍ＜Ｒａ＜２００ｎｍであれば構わない。
次いで、図２４及び図２５に示す工程では、第１の実施の形態の図１１に示す工程と同様に、支持体２１を給電層に利用する電解めっき法により、開口部２２ｘ及び２２ｙ内の金属層２３の面２３ｓに第１配線層１１を形成する。なお、図２５は、図２４のＣ部を拡大して例示する断面図である。金属層２３の面２３ｓは、図２２及び図２３に示す工程で所定の表面粗さの粗化面とされているため、金属層２３の面２３ｓと接する第１配線層１１の面１１ｓにも所定の表面粗さの粗化面が転写される。すなわち、第１配線層１１の面１１ｓ（電極パッド１１ａの面１１ｓ及び位置合わせマーク１１ｂの面１１ｓ）の表面粗さも、金属層２３の面２３ｓの表面粗さと同様に、５０ｎｍ＜Ｒａ＜２００ｎｍとなる。なお、第１配線層１１の詳細（材料や厚さ等）については、第１の実施の形態と同様であるため、その説明は省略する。
次いで、第１の実施の形態の図１２〜図１８に示す工程と同一の工程を実行する。図１８に示す工程と同様にして図２４及び図２５に示す金属層２３を除去することにより、所定の表面粗さの粗化面とされた第１配線層１１の面１１ｓは、第１絶縁層１２の面１２ａに形成された凹部１２ｙ内の第１絶縁層１２の面１２ａに対して窪んだ位置に露出し、図７に示す配線基板１０が完成する。
このように、第２の実施の形態によれば、第１の実施の形態とは異なる製造方法により、半導体チップと配線基板との位置合わせ等に用いる位置合わせマークの表面を所定の表面粗さの粗化面とする。これにより、第１の実施の形態と同様の効果を奏する。
〈第３の実施の形態〉
第３の実施の形態では、図７に示す配線基板１０の他の製造方法について例示する。図２６は、第３の実施の形態に係る配線基板の製造工程を例示する図である。図２６において、図７と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、第１の実施の形態の図８〜図９に示す工程と同一の工程を実行する。次いで、図２６に示す工程では、支持体２１を給電層に利用する電解めっき法により、開口部２２ｘ及び２２ｙ内の支持体２１の一方の面に金属層２３を形成する。この際、ニッケル（Ｎｉ）から構成される金属層２３を形成するために使用するめっき液の組成や電流密度を予め適切に調整することにより、金属層２３の面２３ｓを、表面粗さを示すＲａが５０ｎｍ＜Ｒａ＜２００ｎｍである粗化面とすることができる。めっき液の組成は、例えば硫酸ニッケル２６４ｇ／ｌ、ホウ酸３０ｇ／ｌ、塩化ニッケル５０ｇ／ｌとすることができる。又、電流密度は、例えば０．３〜０．４Ａ／ｄｍ２とすることができる。
このように、電解めっき法に用いるめっき液の組成や電流密度を予め適切に調整することにより、金属層２３を形成すると同時に、金属層２３の面２３ｓを所定の表面粗さ粗化面（５０ｎｍ＜Ｒａ＜２００ｎｍ）とすることができる。
次いで、第２の実施の形態の図２４及び図２５に示す工程と同一の工程を実行し、金属層２３の面２３ｓと接する第１配線層１１の面１１ｓに所定の表面粗さの粗化面を転写する。これにより、第１配線層１１の面１１ｓ（電極パッド１１ａの面１１ｓ及び位置合わせマーク１１ｂの面１１ｓ）の表面粗さも、金属層２３の面２３ｓの表面粗さと同様に、５０ｎｍ＜Ｒａ＜２００ｎｍとなる。
更に、第１の実施の形態の図１２〜図１８に示す工程と同一の工程を実行する。図１８に示す工程と同様にして図２６に示す金属層２３を除去することにより、所定の表面粗さの粗化面とされた第１配線層１１の面１１ｓは、第１絶縁層１２の面１２ａに形成された凹部１２ｙ内の第１絶縁層１２の面１２ａに対して窪んだ位置に露出し、図７に示す配線基板１０が完成する。
このように、第３の実施の形態によれば、第１及び第２の実施の形態とは異なる製造方法により、半導体チップと配線基板との位置合わせ等に用いる位置合わせマークの表面を所定の表面粗さの粗化面とする。これにより、第１及び第２の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。
すなわち、電解めっき法に用いるめっき液の組成や電流密度を調整することにより、金属層を形成すると同時に、金属層の一方の面を粗化面とすることができる。その結果、第１の実施の形態のように、金属層を形成する工程とは別に配線層の一方の面を粗化面とする工程を設けたり、第２の実施の形態のように、金属層を形成する工程とは別に金属層の一方の面を粗化面とする工程を設けたりする必要がなくなるため、配線基板の製造工程を簡略化することができる。
〈第４の実施の形態〉
第４の実施の形態では、図７に示す配線基板１０の凹部１２ｙの深さを調整する方法について例示する。
図２７は、第４の実施の形態に係る配線基板を例示する断面図である。図２７において、図７と同一部品については、同一符号を付し、その説明は省略する場合がある。図２７を参照するに、配線基板３０は、凹部１２ｙが深くなった点が配線基板１０と異なっている。第１絶縁層１２の面１２ａから第１配線層１１の面１１ｓまでの距離（深さ）は、例えば１５〜３０μｍ程度とすることができる。凹部１２ｙを深くすることにより、例えば電極パッド１１ａ上にはんだボールを搭載するような場合に、はんだボールを凹部１２ｙ内に容易に配置することができる。
図２８〜図３１は、第４の実施の形態に係る配線基板の製造工程を例示する図である。図２８〜図３１において、図７と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、第１の実施の形態の図８及び図９に示す工程と同一の工程を実行する。次いで、図２８に示す工程では、支持体２１を給電層に利用する電解めっき法により、開口部２２ｘ及び２２ｙ内の支持体２１の一方の面に深さ調整層２４を形成する。深さ調整層２４の材料としては、支持体２１と同一のエッチング液により除去できる材料を選択することが好ましい。このようにすることで、後述する図３１に示す工程において、同一のエッチング液を用いたウエットエッチングにより、支持体２１及び深さ調整層２４を同時に除去することができる。本実施の形態では、支持体２１の材料は銅（Ｃｕ）であるから、深さ調整層２４の材料も銅（Ｃｕ）を用いる。深さ調整層２４の厚さは、凹部１２ｙを所望の深さにするために任意の値にすることができるが、一例を挙げれば１０〜１５μｍ程度である。
次いで、図２９に示す工程では、支持体２１を給電層に利用する電解めっき法により、開口部２２ｘ及び２２ｙ内の深さ調整層２４上に金属層２３を形成する。そして、第２の実施の形態の図２２及び図２３に示す工程と同一の工程を実行することにより、金属層２３の面２３ｓを粗化面とする。なお、金属層２３の詳細（材料や厚さ等）については、第１の実施の形態と同様であるため、その説明は省略する。
次いで、図３０に示す工程では、第２の実施の形態の図２４及び図２５に示す工程と同様に、支持体２１を給電層に利用する電解めっき法により、開口部２２ｘ及び２２ｙ内の金属層２３の面２３ｓに第１配線層１１を形成する。金属層２３の面２３ｓは、図２９に示す工程で粗化面とされているため、金属層２３の面２３ｓと接する第１配線層１１の面１１ｓも粗化面となる。なお、第１配線層１１の詳細（材料や厚さ等）については、第１の実施の形態と同様であるため、その説明は省略する。
次いで、第１の実施の形態の図１２〜図１６に示す工程と同一の工程を実行した後、図３１に示す工程では、図３０に示す支持体２１及び深さ調整層２４を除去する。本実施の形態では、支持体２１の材料と深さ調整層２４の材料は、いずれも銅（Ｃｕ）を用いているため、例えば塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液等を用いたウエットエッチングにより、支持体２１及び深さ調整層２４を同時に除去することができる。この際、金属層２３はニッケル（Ｎｉ）から構成されているため、エッチングストップ層として機能し、金属層２３に対して支持体２１及び深さ調整層２４を選択的にエッチングして除去することができる。この工程により、金属層２３の他方の面（面２３ｓの反対面）は、凹部１２ｙ内に露出する。なお、第４配線層１７が銅（Ｃｕ）から構成されている場合には、支持体２１及び深さ調整層２４とともにエッチングされることを防止するため、第４配線層１７をマスクする必要がある。
次いで、第１の実施の形態の図１８に示す工程と同一の工程を実行する。図３１に示す金属層２３を除去することにより、所定の表面粗さの粗化面とされた第１配線層１１の面１１ｓは、第１絶縁層１２の面１２ａに形成された凹部１２ｙ内の第１絶縁層１２の面１２ａに対して窪んだ位置に露出し、図２７に示す配線基板３０が完成する。配線基板３０において、凹部１２ｙの深さは、図７に示す配線基板１０と比べると、深さ調整層２４の厚さ分だけ深くなっている。
なお、深さ調整層２４を設けずに金属層２３を厚くしても、同様に凹部１２ｙを深くすることができる。しかし、ニッケル（Ｎｉ）をエッチングで除去するのに要する時間は、同じ厚さの銅（Ｃｕ）をエッチングで除去するのに要する時間よりも長くなる。そのため、配線基板３０の製造に要する時間を短縮する観点からは、ニッケル（Ｎｉ）から構成されている金属層２３を厚くするよりも、銅（Ｃｕ）から構成されている深さ調整層２４を新たに設ける方が好ましい。
このように、第４の実施の形態によれば、第１及び第２の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、深さ調整層を設けることにより、第１配線層の形成されている凹部を任意の深さに調整することができる。その結果、例えば電極パッド１１ａ上にはんだボールを搭載するような場合に、はんだボールを凹部内に容易に配置することができる。
なお、第４の実施の形態の図２９に示す工程を、第３の実施の形態の図２６に示す工程と置換しても構わない。この場合には、更に第３の実施の形態と同様の効果を奏する。
〈第５の実施の形態〉
第５の実施の形態では、配線基板１０に半導体チップを搭載した半導体パッケージについて例示する。
［第５の実施の形態に係る半導体パッケージの構造］
始めに、第５の実施の形態に係る半導体パッケージの構造について説明する。図３２は、第５の実施の形態に係る半導体パッケージを例示する断面図である。図３２において、図７と同一部品については、同一符号を付し、その説明は省略する場合がある。
図３２を参照するに、半導体パッケージ４０は、図７に示す配線基板１０と、半導体チップ５０と、はんだバンプ６０と、アンダーフィル樹脂７０とを有する。半導体パッケージ４０において、半導体チップ５０は、配線基板１０の略中央部に、はんだバンプ６０を介して搭載され、アンダーフィル樹脂７０で封止されている。なお、図３２において、配線基板１０は、図７とは反転して描かれている。
半導体チップ５０は、半導体基板５１と、電極パッド５２とを有する。半導体基板５１は、例えばシリコン（Ｓｉ）等からなる基板に半導体集積回路（図示せず）が形成されたものである。電極パッド５２は、半導体基板５１の一方の側に形成されており、半導体集積回路（図示せず）と電気的に接続されている。電極パッド５２の材料としては、例えばＡｌ等を用いることができる。
はんだバンプ６０は、配線基板１０の電極パッド１１ａと半導体チップ５０の電極パッド５２とを電気的に接続している。はんだバンプ６０の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
アンダーフィル樹脂７０は、配線基板１０と半導体チップ５０との間に充填されている。アンダーフィル樹脂７０は、配線基板１０と半導体チップ５０との熱膨張率の差に起因して、はんだバンプ６０を含む配線基板１０と半導体チップ５０との接続部に生じる熱応力を緩和する機能を有する。アンダーフィル樹脂７０としては、熱硬化性の比較的粘度の低い液状の絶縁樹脂等を用いることができる。
なお、半導体チップ５０の他に、チップキャパシタやチップレジスタ等の各種電子部品を搭載しても構わない。
［第５の実施の形態に係る半導体パッケージの製造方法］
続いて、第５の実施の形態に係る半導体パッケージの製造方法について説明する。図３３及び図３４は、第５の実施の形態に係る半導体パッケージの製造工程を例示する図である。図３３及び図３４において、図２１及び図３２と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、図３３に示す工程では、図７に示す配線基板１０と周知の方法で作製された半導体チップ５０とを準備し、配線基板１０の電極パッド１１ａ上にプレソルダー６１を、半導体チップ５０の電極パッド５２上にプレソルダー６２を形成する。プレソルダー６１及び６２の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。プレソルダー６１及び６２は、配線基板１０の電極パッド１１ａ上及び半導体チップ５０の電極パッド５２上に、はんだペーストを塗布し、所定の温度でリフローすることにより形成することができる。
次いで、図３４に示す工程では、配線基板１０の電極パッド１１ａ側と半導体チップ５０の電極パッド５２側とを対向させて、プレソルダー６１と６２とが対応する位置に来るように位置合わせを行う。配線基板１０と半導体チップ５０との位置合わせは、光源９１及びＣＣＤカメラ等の受光部９２を有するアライメント装置（図示せず）を用いて行うことができる。
具体的には、光源９１により位置合わせマーク１１ｂの面１１ｓに可視光等を照射し、面１１ｓにおける反射光をＣＣＤカメラ等の受光部９２で受光して位置合わせマーク１１ｂを認識する。そして、認識した位置合わせマーク１１ｂを基準として、配線基板１０と半導体チップ５０との位置合わせを行う。
前述のように、位置合わせマーク１１ｂの面１１ｓは所定の表面粗さの粗化面（５０ｎｍ＜Ｒａ＜２００ｎｍ）であるから、光源９１からの照射光は面１１ｓにおいて乱反射される。そのため、光源９１からの照射光の多くは受光部９２の方向に進み、受光部９２に入射するため、位置合わせマーク１１ｂを容易に認識することができる。位置合わせマーク１１ｂを認識することにより、半導体チップ５０を配線基板１０の正しい位置に搭載することが可能となる。
なお、半導体チップ５０の他にチップキャパシタやチップレジスタ等の各種電子部品を搭載する場合には、同様に位置合わせマーク１１ｂを認識することにより、チップキャパシタやチップレジスタ等の各種電子部品を配線基板１０の正しい位置に搭載することが可能となる。
次いで、プレソルダー６１及び６２を例えば２３０℃に加熱して融解させることにより、はんだバンプ６０を形成し、更に配線基板１０と半導体チップ５０との間に、熱硬化性の比較的粘度の低い液状の絶縁樹脂等から構成されるアンダーフィル樹脂７０を充填して所定の温度に加熱し硬化させることにより、図３２に示す半導体パッケージ４０が完成する。
このように、第５の実施の形態によれば、一方の面が所定の表面粗さの粗化面（５０ｎｍ＜Ｒａ＜２００ｎｍ）とされた位置合わせマークを有する配線基板に半導体チップを搭載することにより、位置合わせマークを容易に認識することができるため、半導体チップを配線基板の正しい位置に搭載した半導体パッケージを製造することが可能となる。
なお、製造された半導体パッケージをマザーボード等の実装基板に搭載する際にも、位置合わせマークを容易に認識することができるため、半導体パッケージをマザーボード等の実装基板の正しい位置に搭載することが可能となる。
〈第５の実施の形態の変形例〉
第５の実施の形態では、電極パッド１１ａを半導体チップ搭載用の電極パッドとして用い、位置合わせマーク１１ｂを半導体チップを搭載する際の位置合わせの基準等として用いる例を示した。第５の実施の形態の変形例では、電極パッド１１ａをチップキャパシタ等の各種電子部品搭載用の電極パッドやマザーボード等の実装基板と接続するための外部接続端子を形成する電極パッド（ＢＧＡパッドやＰＧＡパッド）として用い、位置合わせマーク１１ｂをチップキャパシタ等の各種電子部品や外部接続端子となるはんだボール等を搭載する際の位置合わせの基準等として用いる例を示す。第５の実施の形態の変形例において、第５の実施の形態と共通する部分についてはその説明を省略し、第５の実施の形態と異なる部分を中心に説明する。
図３５は、第５の実施の形態の変形例に係る半導体パッケージを例示する断面図である。図３５において、図３２と同一部品については、同一符号を付し、その説明は省略する場合がある。図３５を参照するに、半導体パッケージ４０Ａにおいて、配線基板１０Ａの一方の面には半導体チップ５０が搭載されており、配線基板１０Ａの他方の面にはチップキャパシタ５５が搭載されるとともに、外部接続端子５７が形成されている。
配線基板１０Ａは、配線基板１０と同様の製造方法により形成された基板である。ただし、配線基板１０が、第１配線層１１側に半導体チップを搭載できるように第１配線層１１の電極パッド１１ａのピッチをソルダーレジスト層１８の開口部１８ｘ内に露出する第４配線層１７のピッチよりも狭く形成していたのに対し、配線基板１０Ａでは第４配線層１７側に半導体チップを搭載できるようにソルダーレジスト層１８の開口部１８ｘ内に露出する第４配線層１７のピッチを第１配線層１１の電極パッド１１ａのピッチよりも狭く形成している点が異なる。
配線基板１０Ａでは、ソルダーレジスト層１８の開口部１８ｘ内に露出する第４配線層１７が半導体チップと接続される電極パッドとして機能する。第１配線層１１の電極パッド１１ａは、チップキャパシタ５５等の各種電子部品搭載用の電極パッドやマザーボード等の実装基板と接続するための外部接続端子５７を形成する電極パッド（ＢＧＡパッドやＰＧＡパッド）として機能する。
チップキャパシタ５５は、はんだ５６により電極パッド１１ａと電気的に接続されている。はんだ５６の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
外部接続端子５７は、電極パッド１１ａ上に形成されている。外部接続端子５７は、例えば凹部１２ｙ内の電極パッド１１ａ上にはんだボールを配置し、溶融させることにより形成することができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。但し、外部接続端子５７として、リードピン等を用いても構わない。
但し、第５の実施の形態の変形例では外部接続端子５７を形成しているが、外部接続端子５７は必ずしも形成する必要はない。要は、必要なときに外部接続端子５７等を形成できるように、第１配線層１１の一部が第１絶縁層１２から露出し、パッドとして用いることができるようにされていれば十分である。
位置合わせマーク１１ｂは、配線基板１０Ａにチップキャパシタ５５等の各種電子部品や外部接続端子５７となるはんだボール等を搭載する際の位置合わせの基準等として用いられる。なお、チップキャパシタ５５以外に、チップレジスタやチップインダクタ等の各種電子部品を搭載しても構わない。
このように、第５の実施の形態の変形例によれば、一方の面が所定の表面粗さの粗化面（５０ｎｍ＜Ｒａ＜２００ｎｍ）とされた位置合わせマークを備えた配線基板を有する半導体パッケージにチップキャパシタ等の各種電子部品や外部接続端子となるはんだボール等を搭載する。この際、一方の面が所定の表面粗さの粗化面（５０ｎｍ＜Ｒａ＜２００ｎｍ）とされた位置合わせマークは容易に認識することができるため、チップキャパシタ等の各種電子部品や外部接続端子となるはんだボール等を配線基板の正しい位置に搭載した半導体パッケージを製造することが可能となる。
又、第５の実施の形態や第５の実施の形態の変形例に示したように、位置合わせマーク１１ｂは、配線基板１０や配線基板１０Ａに半導体チップ、チップキャパシタ、チップレジスタ、チップインダクタ等の各種電子部品を搭載する際の位置合わせの基準や、配線基板１０や配線基板１０Ａを他の配線基板に搭載する際の位置合わせの基準等として用いることができる。又、位置合わせマーク１１ｂは、配線基板１０や配線基板１０Ａに、外部接続端子５７となるはんだボール等の電子部品以外の部品を搭載する際の位置合わせの基準として用いることができる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、各実施の形態では、絶縁層から露出する電極パッドの一方の面及び位置合わせマークの一方の面を所定の表面粗さの粗化面（５０ｎｍ＜Ｒａ＜２００ｎｍ）とする例を示したが、少なくとも絶縁層から露出する位置合わせマークの一方の面が所定の表面粗さの粗化面（５０ｎｍ＜Ｒａ＜２００ｎｍ）とされていれば十分である。
１０、１０Ａ、３０ 配線基板
１１ 第１配線層
１１ａ 電極パッド
１１ｂ 位置合わせマーク
１１ｓ、１２ａ、１２ｂ、２３ｓ 面
１２ 第１絶縁層
１２ｘ 第１ビアホール
１２ｙ 凹部
１３ 第２配線層
１４ 第２絶縁層
１４ｘ 第２ビアホール
１５ 第３配線層
１６ 第３絶縁層
１６ｘ 第３ビアホール
１７ 第４配線層
１８ ソルダーレジスト層
１８ｘ、２２ｘ、２２ｙ 開口部
２１ 支持体
２２ レジスト層
２３ 金属層
２４ 深さ調整層
４０、４０Ａ 半導体パッケージ
５０ 半導体チップ
５１ 半導体基板
５２ 電極パッド
５５ チップキャパシタ
５６ はんだ
５７ 外部接続端子
６０ はんだバンプ
６１、６２ プレソルダー
７０ アンダーフィル樹脂
９１ 光源
９２ 受光部

Claims (10)

  1. 絶縁層と、前記絶縁層の表面に形成された凹部内に設けられた位置合わせマークと、を有し、
    前記位置合わせマークの一方の面は、粗化面とされており、
    前記一方の面は、前記絶縁層の前記表面に対して窪んだ位置に露出している配線基板。
  2. 前記位置合わせマークの側面と他方の面は、前記絶縁層と接していることを特徴とする請求項１記載の配線基板。
  3. 支持体の一方の面に金属層を形成する第１工程と、
    前記金属層に位置合わせマークとなる配線層を積層形成する第２工程と、
    前記金属層及び前記位置合わせマークとなる配線層を覆うように、前記支持体の前記一方の面に絶縁層を形成する第３工程と、
    前記位置合わせマークとなる配線層の一方の面を粗化面とする工程、及び前記位置合わせマークとなる配線層の一方の面を前記絶縁層から露出する露出面とする工程を含む第４工程と、を有する配線基板の製造方法。
  4. 前記第２工程は、前記金属層の前記支持体と接する面の反対面を粗化面とする第２Ａ工程と、
    前記金属層の前記反対面に位置合わせマークとなる配線層を積層形成し、前記位置合わせマークとなる配線層の前記反対面と接する面に前記粗化面を転写する第２Ｂ工程と、を有し、
    前記第４工程では、前記支持体及び前記金属層を除去して、前記粗化面が転写された前記位置合わせマークとなる配線層の前記反対面と接していた面を前記絶縁層から露出する露出面とする請求項３記載の配線基板の製造方法。
  5. 前記第２Ａ工程では、前記支持体を給電層に利用する電解めっき法により前記金属層を形成すると同時に、前記金属層の前記支持体と接する面の反対面を粗化面とする請求項４記載の配線基板の製造方法。
  6. 前記第２Ａ工程では、エッチング又はブラスト処理により前記金属層の前記支持体と接する面の反対面を粗化面とする請求項４記載の配線基板の製造方法。
  7. 前記第４工程では、前記支持体及び前記金属層を除去して前記位置合わせマークとなる配線層の一方の面を前記絶縁層から露出する露出面とした後、エッチング又はブラスト処理により前記露出面を粗化面とする請求項３記載の配線基板の製造方法。
  8. 前記支持体と前記金属層とは異なる材料で構成されており、
    前記第４工程は、前記支持体を所定のエッチング液で除去した後、前記金属層を前記所定のエッチング液とは異なるエッチング液で除去する工程を含む請求項３乃至７の何れか一項記載の配線基板の製造方法。
  9. 前記第１工程では、支持体の一方の面に深さ調整層を形成後、更に前記深さ調整層に金属層を積層形成し、
    前記第４工程は、前記支持体、前記深さ調整層、及び前記金属層を除去して前記位置合わせマークとなる配線層の一方の面を前記絶縁層から露出する露出面とする工程を含む請求項３乃至８の何れか一項記載の配線基板の製造方法。
  10. 請求項１又は２記載の配線基板と、
    前記配線基板に搭載された半導体チップと、を有する半導体パッケージ。
JP2010005017A 2010-01-13 2010-01-13 配線基板及びその製造方法、並びに半導体パッケージ Active JP5603600B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010005017A JP5603600B2 (ja) 2010-01-13 2010-01-13 配線基板及びその製造方法、並びに半導体パッケージ
US12/968,405 US8525356B2 (en) 2010-01-13 2010-12-15 Wiring substrate, manufacturing method thereof, and semiconductor package
TW099144418A TWI500373B (zh) 2010-01-13 2010-12-17 配線基板、其製造方法、以及半導體封裝
KR1020110000067A KR101764686B1 (ko) 2010-01-13 2011-01-03 배선 기판, 그 제조 방법, 및 반도체 패키지
US13/911,259 US8673744B2 (en) 2010-01-13 2013-06-06 Wiring substrate, manufacturing method thereof, and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010005017A JP5603600B2 (ja) 2010-01-13 2010-01-13 配線基板及びその製造方法、並びに半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2011146477A true JP2011146477A (ja) 2011-07-28
JP2011146477A5 JP2011146477A5 (ja) 2013-02-21
JP5603600B2 JP5603600B2 (ja) 2014-10-08

Family

ID=44257911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010005017A Active JP5603600B2 (ja) 2010-01-13 2010-01-13 配線基板及びその製造方法、並びに半導体パッケージ

Country Status (4)

Country Link
US (2) US8525356B2 (ja)
JP (1) JP5603600B2 (ja)
KR (1) KR101764686B1 (ja)
TW (1) TWI500373B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063950A (ja) * 2012-09-24 2014-04-10 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2016219559A (ja) * 2015-05-19 2016-12-22 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP2018019076A (ja) * 2016-07-28 2018-02-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP2020202205A (ja) * 2019-06-06 2020-12-17 イビデン株式会社 プリント配線板とプリント配線板の製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5590985B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
US8802554B2 (en) * 2011-02-15 2014-08-12 Marvell World Trade Ltd. Patterns of passivation material on bond pads and methods of manufacture thereof
US10074600B2 (en) 2012-03-30 2018-09-11 Ati Technologies Ulc Method of manufacturing interposer-based damping resistor
US9177899B2 (en) 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
TWI562295B (en) * 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
EP2897447A4 (en) * 2012-09-11 2016-05-25 Meiko Electronics Co Ltd METHOD FOR PRODUCING A SUBSTRATE WITH AN EMBEDDED COMPONENT AND SUBSTRATE PRODUCED IN THIS METHOD WITH AN EMBEDDED COMPONENT
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP6291738B2 (ja) 2013-07-25 2018-03-14 富士通株式会社 回路基板、回路基板の製造方法及び電子機器
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
DE102013218404A1 (de) * 2013-09-13 2015-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
KR20150064445A (ko) * 2013-12-03 2015-06-11 삼성전기주식회사 반도체 패키지용 코어리스 기판 및 그 제조 방법, 이를 이용한 반도체 패키지 제조 방법
CN104701185B (zh) * 2013-12-06 2018-01-02 碁鼎科技秦皇岛有限公司 封装基板、封装结构以及封装基板的制作方法
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9679841B2 (en) * 2014-05-13 2017-06-13 Qualcomm Incorporated Substrate and method of forming the same
JP2016039302A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板とその製造方法および半導体パッケージ
JP2016039290A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板および半導体パッケージ
JP5795415B1 (ja) 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US9691699B2 (en) * 2015-11-03 2017-06-27 Unimicron Technology Corp. Circuit structure and method for manufacturing the same
JP7271081B2 (ja) * 2017-10-18 2023-05-11 日東電工株式会社 配線回路基板
US10147721B1 (en) 2017-12-20 2018-12-04 Advanced Micro Devices, Inc. Method and apparatus for dynamic calibration of on-die-precision-resistors
JP7448309B2 (ja) * 2018-11-27 2024-03-12 日東電工株式会社 配線回路基板およびその製造方法
JP2022047385A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 プリント配線基板およびメモリシステム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835950A (ja) * 1981-08-28 1983-03-02 Hitachi Ltd 半導体装置
JPS59134840A (ja) * 1982-12-02 1984-08-02 Stanley Electric Co Ltd オ−ミツク接続された金属電極の像および位置を照明により検知する方法およびシステム
WO1998027798A1 (fr) * 1996-12-19 1998-06-25 Ibiden Co., Ltd. Carte a circuit imprime et procede de fabrication
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2004047898A (ja) * 2002-07-15 2004-02-12 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及び多層プリント配線板の製造方法
JP2004200187A (ja) * 2002-12-16 2004-07-15 Nikon Corp プリント配線板
JP2009033183A (ja) * 2008-09-01 2009-02-12 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH078447B2 (ja) * 1987-08-06 1995-02-01 株式会社神戸製鋼所 薄板加工用ドリル
JPH03268316A (ja) * 1990-03-16 1991-11-29 Fujitsu Ltd 半導体装置の製造方法
US5627110A (en) * 1994-10-24 1997-05-06 Advanced Micro Devices, Inc. Method for eliminating window mask process in the fabrication of a semiconductor wafer when chemical-mechanical polish planarization is used
JP3855320B2 (ja) 1996-10-16 2006-12-06 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置用基板の製造方法及び半導体装置の製造方法
US5898227A (en) * 1997-02-18 1999-04-27 International Business Machines Corporation Alignment targets having enhanced contrast
US6156243A (en) * 1997-04-25 2000-12-05 Hoya Corporation Mold and method of producing the same
JPH1140908A (ja) 1997-07-22 1999-02-12 Ibiden Co Ltd プリント配線板
EP1895589A3 (en) * 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
US7071424B1 (en) * 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
JP4797310B2 (ja) * 2000-09-29 2011-10-19 住友ベークライト株式会社 アライメントマーク
JP3987781B2 (ja) * 2002-09-30 2007-10-10 日本特殊陶業株式会社 配線基板の製造方法
US20050067378A1 (en) * 2003-09-30 2005-03-31 Harry Fuerhaupter Method for micro-roughening treatment of copper and mixed-metal circuitry
KR101131760B1 (ko) * 2004-02-04 2012-04-06 이비덴 가부시키가이샤 다층프린트배선판
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置
JP2006278929A (ja) * 2005-03-30 2006-10-12 Shinko Electric Ind Co Ltd フレキシブル回路基板の製造方法
TWI294678B (en) * 2006-04-19 2008-03-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
JP5258045B2 (ja) * 2006-06-30 2013-08-07 日本電気株式会社 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2009194321A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
US8365402B2 (en) * 2008-09-30 2013-02-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835950A (ja) * 1981-08-28 1983-03-02 Hitachi Ltd 半導体装置
JPS59134840A (ja) * 1982-12-02 1984-08-02 Stanley Electric Co Ltd オ−ミツク接続された金属電極の像および位置を照明により検知する方法およびシステム
WO1998027798A1 (fr) * 1996-12-19 1998-06-25 Ibiden Co., Ltd. Carte a circuit imprime et procede de fabrication
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2004047898A (ja) * 2002-07-15 2004-02-12 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及び多層プリント配線板の製造方法
JP2004200187A (ja) * 2002-12-16 2004-07-15 Nikon Corp プリント配線板
JP2009033183A (ja) * 2008-09-01 2009-02-12 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063950A (ja) * 2012-09-24 2014-04-10 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2016219559A (ja) * 2015-05-19 2016-12-22 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP2018019076A (ja) * 2016-07-28 2018-02-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP2020202205A (ja) * 2019-06-06 2020-12-17 イビデン株式会社 プリント配線板とプリント配線板の製造方法

Also Published As

Publication number Publication date
JP5603600B2 (ja) 2014-10-08
TWI500373B (zh) 2015-09-11
KR101764686B1 (ko) 2017-08-03
KR20110083506A (ko) 2011-07-20
US8673744B2 (en) 2014-03-18
TW201136481A (en) 2011-10-16
US8525356B2 (en) 2013-09-03
US20110169164A1 (en) 2011-07-14
US20130269185A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
JP5603600B2 (ja) 配線基板及びその製造方法、並びに半導体パッケージ
US8973259B2 (en) Method for manufacturing a multilayered circuit board
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
US20140301058A1 (en) Wiring substrate and semiconductor device
JP5913063B2 (ja) 配線基板
TW201503771A (zh) 配線基板
JP5873152B1 (ja) 配線基板
KR20140036005A (ko) 배선기판
JP6418757B2 (ja) 配線基板及びその製造方法と半導体装置
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2018195702A (ja) 配線基板及びその製造方法
JP2017152477A (ja) プリント配線板
KR20120022363A (ko) 반도체 패키지 기판 및 그 제조방법
TWI566648B (zh) Wiring board
JP4467125B2 (ja) 多層プリント配線板の製造方法
JPH10284835A (ja) プリント配線板の製造方法
JP2004165316A (ja) 多層プリント配線板
TWI461134B (zh) 載板結構及其製作方法
JP4696368B2 (ja) 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
JP2005011918A (ja) 配線基板及びその製造方法
JP2001109162A (ja) プリント配線板の製造方法
JP2000353775A (ja) 導電性接続ピンおよびパッケージ基板
JP2001345545A (ja) プリント配線板の製造方法
JP2000049445A (ja) プリント配線板およびその製造方法
KR20100118777A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140822

R150 Certificate of patent or registration of utility model

Ref document number: 5603600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150