JP2008527742A - ストレインド・チャネル領域を伴った非平面ｍｏｓ構造 - Google Patents

ストレインド・チャネル領域を伴った非平面ｍｏｓ構造 Download PDF

Info

Publication number
JP2008527742A
JP2008527742A JP2007551294A JP2007551294A JP2008527742A JP 2008527742 A JP2008527742 A JP 2008527742A JP 2007551294 A JP2007551294 A JP 2007551294A JP 2007551294 A JP2007551294 A JP 2007551294A JP 2008527742 A JP2008527742 A JP 2008527742A
Authority
JP
Japan
Prior art keywords
silicon
germanium
gate
strained
nanometers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007551294A
Other languages
English (en)
Other versions
JP5408880B2 (ja
JP2008527742A5 (ja
Inventor
ドイル、ブライアン
ダッタ、スマン
ジン、ビーン−イー
チャウ、ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2008527742A publication Critical patent/JP2008527742A/ja
Publication of JP2008527742A5 publication Critical patent/JP2008527742A5/ja
Application granted granted Critical
Publication of JP5408880B2 publication Critical patent/JP5408880B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

１つの実施例は、ストレインド・チャネル領域を有する非平面ＭＯＳトランジスタである。非平面ＭＯＳトランジスタ構造、そして特に、ＮＭＯＳ３ゲート・トランジスタを、ストレインド・チャネルの利益と組み合わせることは、非ストレインド・チャネルを非平面ＭＯＳ構造と組み合わせること、あるいは、ストレインド・チャネルを含む平面ＭＯＳ構造と対比して、ある与えられたゲート長に対し、改善したトランジスタの駆動電流、スイッチング・スピード、および、漏洩電流の減少をもたらす。
【選択図】図９

Description

本発明の実施例はトランジスタ構造に関連し、特に、歪チャネルを組み入れた非平面トランジスタに関連する。
伝統的な平面の、金属・酸化物・半導体（ＭＯＳ）トランジスタの技術は、ある特定のトランジスタの機能にとっては、根本的な物理的限界に近づいており、それを過ぎると、代替の材料、プロセッシング技術、および／またはトランジスタ構造を採用することが、ムーアの法則に従った継続的なトランジスタの性能向上をサポートするために必要となるであろう。
そのようなパラダイム・シフトの１つは非平面ＭＯＳ構造である。特徴的なある非平面ＭＯＳ構造は、非平面３ゲート・トランジスタである。３ゲート・トランジスタは、電気信号がそのトランジスタの天井側のゲートに沿って、そして、両側の垂直な側壁側のゲートに沿って伝導することを可能にする、３次元のゲート構造を採用する。そのゲートの３つの側面に沿った伝導は、他の改良の中でも、より高い駆動電流、より速いスイッチング・スピード、および、より短いゲート長を可能とし、そのトランジスタの性能を向上させる一方で、同時に、平面ＭＯＳ構造と比べてより小さい領域の基板を占有する。その３ゲート・構造は、さらに、かつてないほどに縮小している平面ＭＯＳデバイスにありがちな問題である電流漏洩の量を、トランジスタのそのショート・チャネルの特徴を改善することにより減少させる。
他のパラダイム・シフトは、トランジスタの様々な部分にストレインド半導体材料を用いることを含む。（特定の応用に依存して）伸張性があり、圧縮性のある歪みを半導体のラティスに加えることは、そのストレインド半導体におけるキャリアの可動性を高める。特に、ＮＭＯＳデバイスにとって、半導体に対し伸張性のある歪みを与えることは、電子の可動性（即ち、ＮＭＯＳデバイス内のドミナント・チャージ・キャリア）を高める。増加したキャリアの可動性は、次に、より高いデバイス電流および対応するより速いスイッチング・スピードを可能にする。
発明の詳細な説明
ストレインド・チャネル領域を伴った非平面ＭＯＳトランジスタ構造の実施例が開示される。これから、図面に説明されたこれらの実施例の記述に対し詳細に参照が行われてゆく。実施例はこれらの図面と結び付けて述べられてゆくが、それらをここで開示された図面に限定する意図はない。反対に、その意図は、添付した請求項により定義される、その説明される実施例の精神および領域内で、全ての代替、変更、および、均等を保護することである。
簡単に述べると、ある実施例は、ストレインド・チャネル領域を有する非平面ＭＯＳトランジスタ構造である。非平面ＭＯＳトランジスタ構造、そして、特に、ＮＭＯＳ３ゲート・トランジスタを、ストレインド・チャネルの利益と組み合わせることは、ある与えられたゲート長、ゲート幅、および、動作電圧について、非ストレインド・チャネルを伴う非平面ＭＯＳ構造、あるいは、ストレインド・チャネルを有する平面ＭＯＳ構造と対比して、改善されたトランジスタ駆動電流、スイッチング・スピード、および、減少した漏洩電流をもたらす。
図１は、シリコン・オン・インシュレータ（ＳＯＩ）の基板の断面を説明する。ＳＯＩ基板は、他の機能と共に、不純物層（例えば、平面ＭＯＳ構造のソースおよびドレイン領域をドープする不純物）および基板の間の接合キャパシタンス層内で発生する接合キャパシタンスを減らすことで、トランジスタの性能を向上させることで、当該技術において有名である。例えば、ある実施例において、基板１００はシリコンを備える。基板１００の上には埋められた酸素層１０１がある。ある実施例において、その埋められた酸素層は、２酸化シリコンを備える。その埋められた酸素層１０１の上には、シリコン１０２がある。商業的に利用可能な、そのＳＯＩ基板は、一般的に、略５００オングストロームの厚みのシリコン１０２を有する。ある実施例は、その接合キャパシタンス領域を更に減少させるために、そのシリコン１０２を略２０から１００オングストロームの間に平坦化および研磨する（例えば、化学機械研磨またはＣＭＰにより）。しかしながら、当該技術において理解されるように、基板１００、埋められた酸素層１０１、および、シリコン１０２によるＳＯＩの組合せは、注入酸素（ＳＩＭＯＸ）、ボンドおよびエッチバック（ＢＥＳＯＩ）またはＢＥＳＯＩプロセス（スマートカット）の前の酸素注入により別々に準備されてもよいことが、理解されるべきである。
図２は、それぞれをシリコン２０１にスマートカット移動させる前における、ストレインド・シリコン・ゲルマニウム２０１およびシリコン２０２を含む、基板１００の図１における断面を示す。そして、スマートカット移動は、当該技術において有名であり、ＳＯＩＴＥＣにより開発されている。スマートカット法の特徴的な応用は、図２により説明されるように、大きな犠牲的なシリコン２０２の層を有する分離した基板として、シリコン２０２上にストレインド・シリコン・ゲルマニウム２０１の層を成長させることを含む。高い線量（即ち、１０１７／ｃｍ２）の水素が、ストレインド・シリコン・ゲルマニウム２０１に隣接したそのシリコン２０２の深さ、あるいは、水素注入２０３により説明される（シリコン２０２の内部に配置される）ようにそのシリコン・ゲルマニウム層２０１の範囲内の深さに注入される。シリコン２０２およびストレインド・シリコン・ゲルマニウム２０１から成るその分離した基板は、埋められた酸素層１０１およびシリコン１０２を含む基板１００に接触させられている。特に、シリコン１０２、および、ストレインド・シリコン・ゲルマニウム２０１の表面は、高温の焼成の後に化学的な酸素ボンディングにより結合されている。言い換えれば、そのストレインド・シリコン・ゲルマニウム２０１は共有結合の力によりそのシリコン１０２に接着している。ある実施例において、その焼成は略１時間について略８００℃から９００℃の間である。その焼成は、さらに、シリコン２０２における高い線量の水素注入２０３に基づいて、徹底して弱体化させたシリコン２０２の層をもたらす。シリコン１０２およびストレインド・シリコン・ゲルマニウム２０１の間の接着力が、その徹底的に水素注入２０３が弱体化させたシリコン２０２の層が支えることのできる力よりも強いと、シリコン２０２の犠牲的な部分（もし水素注入２０３がシリコン・ゲルマニウム２０１内にある場合においてはシリコン・ゲルマニウム２０１およびシリコン２０２）が削られて、図３により説明される構造を後に残す。ある実施例において、その残ったシリコン２０２（あるいはシリコン・ゲルマニウム２０１）は、化学的・機械的に磨かれて、後続のプロセス・ステップのために適切なシリコン２０２（またはシリコン・ゲルマニウム２０１）の表面を形成してよい。
シリコンおよびゲルマニウムは、同一のラティス構造を有するが、しかしながら、ゲルマニウムのその格子定数は、ゲルマニウムのその格子定数よりも４．２％大きい（シリコンの格子定数は５．４３オングストロームであるのに対し、ゲルマニウムの格子定数は５．６６オングストロームである）。シリコン・ゲルマニウム合金Ｓｉ１−ｘＧｅｘ、ｘ＝０．０から１．０は、ｘが０．０から１．０に増加すると、格子定数を単調増加させる。シリコン・ゲルマニウムの上に薄い層のシリコンを配置することで、その下側のシリコン・ゲルマニウムのラティス構造はそのラティスをシリコン層に薄く配置させて、より大きいシリコン・ゲルマニウムのラティスに揃えられたより小さいシリコン・ラティスとして、伸張性のある歪みを伴ったシリコン層が生成される。同様に、シリコン層における圧縮性のある歪みとともに、薄いシリコン・ゲルマニウム層が成長する。しかしながら、歪みのある物質に配置された層が厚くなるのにつれて、それらはそれらに本来備わっているラティス構造を緩和させる傾向がある。
図４は、高温かつ長期間の焼成の後における、図３の基板１００の断面を示す。ある実施例において、その焼成は、略１秒から３時間の間について、略８００℃から１１００℃の間である。ある実施例のある焼成において、その温度は略１０００℃であり、そして、その期間は略２時間である。その高温かつ長期間の焼成の間、そのストレインド・シリコン・ゲルマニウム２０１内のゲルマニウムはシリコン１０２およびシリコン２０２に中で拡散する。そのゲルマニウムは、そのストレインド・シリコン２０１、シリコン１０２、および、シリコン２０２に渡ってほぼ均一な密度で拡散するので、それは緩和されたシリコン・ゲルマニウム４０１を形成する。もはや隣接するシリコンによって圧縮可能に歪められることはないので、緩和されたシリコン・ゲルマニウム４０１の格子定数は、その緩和されたシリコン・ゲルマニウム４０１の中のゲルマニウムの密度に基づいて増加する。ある実施例において、その緩和されたシリコン・ゲルマニウム４０１は、略５％から８０％の範囲の密度のゲルマニウムを有する（即ち、シリコン・ラティスが存在する場所の約５％から８０％がゲルマニウムにより占有される）。ある実施例において、その緩和されたシリコン・ゲルマニウム４０１は、約１５％の密度のゲルマニウムを有する。その緩和されたシリコン・ゲルマニウム４０１は、シリコン１０２、ストレインド・シリコン・ゲルマニウム２０１、シリコン２０２、または、それらの組合せを、予め焼成し、ドープすることに基づいて、当該技術において知られた如何なるｐドーパントによってｐにドープされてもよい。緩和されたシリコン・ゲルマニウム４０１の実施例におけるそのｐドーパントの密度レベルは、略ドープされていない状態および６＊１０１９／ｃｍ３の間であってよい。ある実施例において、緩和されたシリコン・ゲルマニウム４０１のｐタイプのドーパントの密度レベルは、略１０１７／ｃｍ３である。
図５は、緩和されたシリコン・ゲルマニウム・フィン５０１を形成するために、緩和されたシリコン・ゲルマニウム４０１をリソグラフィック・パターンニングした後における、図４の基板１００の断面を示す。その緩和されたシリコン・ゲルマニウム・フィン５０１は、シリコン・ゲルマニウムをパターンニングするする技術において知られた如何なる方法によってパターンニングされてもよい。ある実施例において、その緩和されたシリコン・ゲルマニウム・フィンは当該技術において知られた如何なるドライ・エッチ・プロセスによりパターンニングされてもよい。そのリソグラフィック・パターンニングに続いて、ある実施例における緩和されたシリコン・ゲルマニウム・フィン５０１は、ほぼ矩形の断面を有し、そして、そのリソグラフィック・パターンニングは、実質的に異方性であって、実質的に垂直な、緩和されたシリコン・ゲルマニウム・フィン５０１の側壁を生成する。更なる実施例において、図示していないものの、その緩和されたシリコン・ゲルマニウム・フィン５０１は、天井側の表面の横方向距離が底よりも短いほぼ台形の断面を有する。その実質的に矩形および実質的に台形の実施例について、その緩和されたシリコン・ゲルマニウム・フィン５０１は、幅および高さがそのトランジスタ・ゲート長の略２５％から１００％の間である天井および２つの側壁を備え、そして、実質的に高くて薄い形状から実質的に短くて幅の広い形状までの如何なる形状を有してもよい。さらに他の実施例においては、これも図示していないが、その緩和されたシリコン・ゲルマニウム・フィン５０１は、他の幾何学的な断面を有し、その断面は、追加の側壁を有してもよいし、あるいは、実質的に半球状であってもよい。
図６は、ストレインド・シリコン６０１を配置した後における、図５の基板１００の断面を示す。上述のように、緩和されたシリコン・ゲルマニウム・フィン５０１の格子定数は、シリコンの格子定数よりも大きい。シリコンの薄い層がその緩和されたシリコン・ゲルマニウム・フィン５０１の上に形成される場合に、そのシリコンが充分に薄いとすれば、そのシリコンの格子はその緩和されたシリコン・ゲルマニウム・フィン５０１の格子にそろえられて、ストレインド・シリコン６０１を形成する。その緩和されたシリコン・ゲルマニウム・フィン５０１の格子定数がシリコンのそれよりも大きく、より小さいシリコンの格子はその緩和されたシリコン・ゲルマニウム・フィン５０１の格子に沿うように広がるので、その後に形成されるストレインド・シリコン６０１は、伸張性のある歪みを表す。述べたように、その伸張性のある歪みは、ある実施例における非平面ＭＯＳトランジスタのチャネル領域を備えるそのストレインド・シリコン６０１内で、キャリアの可動性を増加させる。
ストレインド・シリコン６０１は、結晶のシリコンを配置する技術において知られた如何なる方法によって配置されてもよい。ある実施例において、そのストレインド・シリコン６０１は、緩和されたシリコン・ゲルマニウム・フィン５０１のパターンニングの間に、その緩和されたシリコン・ゲルマニウム・フィン４０１の表面が露光され、かつ、その埋められた酸素層１１０の表面は露光されないように、選択エピタキシーにより配置される。たとえば、ある実施例において、低圧化学蒸気配置プロセスの実施例は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、および、トリクロロシラン（ＳｉＨＣｌ３）を、シリコン源として利用し、そして、ＨＣＬを、選択的な成長のためのエッチング・ガスとして利用する。ある実施例において、配置室の圧力は略５００ミリトールから５００トールの間であり、そして、基板１００の温度は略４００℃から１１００℃の間であり、そして、合計の前駆ガスフロー率は、略１０ｓｃｃｍから１０００ｓｃｃｍの間である。それらの配置の条件は、その配置室のサイズに依存して変化し得ることが理解されるべきである。エピタキシャルの配置は実質的に単結晶のストレインド・シリコン６０１を形成することも更に理解されるべきである。
ある実施例において、そのストレインド・シリコン６０１はｐ型のドーパントによってドープされる。ある実施例において、ストレインド・シリコン６０１におけるそのｐ型のドーパントの密度レベルは、略ドープされていない状態から６＊１０１９／ｃｍ３までの間に広がる。特に、低圧化学配置プロセスの実施例において、そのストレインド・シリコン６０１は、配置の間に、ドーパントの前駆物質と合体させることにより、その場でドープされてもよい。ストレインド・シリコン６０１は、代わりに、外方拡散または注入によりドープされてもよい。
述べたように、緩和されたシリコン・ゲルマニウム・フィン５０１の実施例の断面は天井および２つの側壁を有する。そのストレインド・シリコン６０１が、緩和シリコン・ゲルマニウム・フィン５０１のその天井および両側の側壁上に、実質的にそれぞれの表面について均一な厚みで配置されることに気がつくことが重要である。天井および側壁上のそのストレインド・シリコン６０１の実施例は、略２ナノメートルから１０ナノメートルの間の、実質的に均一な厚みを有する。ある実施例において、そのストレインド・シリコン６０１の厚みは、略４から５ナノメートルの間である。ある実施例において、当該技術において理解されるように、そのストレインド・シリコン６０１の厚みは、大きく消耗した、又は、完全に消耗したチャネル状態を可能にする。
図７は、ゲート誘電体７０１およびゲート７０２の配置後における、図６の基板１００の断面を、非平面、３ゲート・トランジスタの断面を説明するために示す。ある実施例において、ゲート誘電体７０１は２酸化シリコンを備える。他のある実施例において、ゲート誘電体７０１は、酸化ハフニウム、ケイ酸ハフニウム、酸化ランタン、アルミン酸ランタン、酸化ジルコニウム、ケイ酸ジルコニウム、酸化タンタル、酸化チタン、チタン酸バリウム・ストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、タンタル酸鉛スカンジウム、および、ニオブ酸鉛亜鉛のような、高い誘電率の材料を備える。ゲート誘電体７０１は、ゲート誘電体７０１の材料を配置する技術において知られる如何なる方法によって配置されてもよい。
ある実施例において、ゲート誘電体７０１の配置は、ブランケット配置である。ゲート誘電体７０１の配置の後に、ゲート７０２が配置される。ある実施例において、そのゲート７０２は、ポリシリコン、ｈｉｇｈ−ｋゲート誘電体７０１インターフェイスにおける金属層を伴ったポリシリコン、あるいは、完全な金属ゲートを備える。ある実施例において、そのゲート７０２の配置はブランケット配置である。ゲート誘電体７０１およびゲート７０２の配置がブランケット配置である実施例において、３ゲート・非平面トランジスタの実施例のソースおよびドレインをその後に形成することとなる、ストレインド・シリコン６０１の領域を露光するように、それぞれがエッチされる。注目すべきことに、ある実施例におけるそのゲート７０２および下に横たわるゲート誘電体７０１は、そこに形成されたストレインド・シリコン６０１を含む、緩和されたシリコン・ゲルマニウム・フィン５０１の全ての側面（ある実施例における、天井および両側の側壁）の上に広がる。
ある代替の実施例において（図示しない）、そのゲート７０２は、その緩和されたシリコン・ゲルマニウム・フィン５０１の側壁に隣接するのみであって、その緩和されたシリコン・ゲルマニウム・フィン５０１の天井に渡っては広がっていない。そのストレインド・シリコン６０１は、その緩和されたシリコン・ゲルマニウム・フィン５０１の、露光された全ての表面（即ち、天井および両方の側壁）の上に形成されてもよく、あるいは、そのシリコン・ゲルマニウム・フィン５０１の２つの側壁上に形成されるのみであってもよい。同様に、そのゲート誘電体７０１はその緩和されたシリコン・ゲルマニウム・フィン５０１上に形成されたそのストレインド・シリコン６０１の、露光された全ての表面（即ち、天井および２つの側壁）の上に形成されてもよいし、または、そのストレインド・シリコン６０１の２つの側壁上に形成されるのみであってもよい。そのような配置により、ある実施例におけるその非平面トランジスタは、ストレインド・シリコン６０１のチャネル領域を含むＦｉｎＦＥＴのようになる。
図８は、埋められた酸素層１０１、緩和されたシリコン・ゲルマニウム・フィン５０１、ストレインド・シリコン６０１、ゲート誘電体７０１およびゲート７０２を含む、図７に示す基板１００の、斜視図の説明図である。ある実施例において、ゲート誘電体７０１およびゲート７０２のブランケット配置は、上述のように、緩和されたシリコン・ゲルマニウム・フィン５０１を露光するようにエッチされる。非平面３ゲートＭＯＳトランジスタのアレイを生成するために、１つの緩和されたシリコン・ゲルマニウム・フィン５０１が、多数のゲート７０２に対して動作し、そして、１つのゲート７０２が多数の緩和されたシリコン・ゲルマニウム・フィン５０１と共に動作することが、理解されるべきである。
図９は、ソース９０２およびドレイン９０３を形成するための注入９０１を含む、図８の斜視図の説明図である。ソースおよびドレインをＭＯＳトランジスタのために形成する技術において良く知られているように、注入９０１（例えば、ＮＭＯＳデバイスのためのｎタイプドーパントの注入）は、さらに、その後に金属が組み立てられることに伴う、そのソース９０２およびドレイン９０３の間の接合抵抗を減少させて、非平面３ゲートＭＯＳトランジスタの実施例の性能を改善することができる。
ある実施例における結果の構造は、ストレインド・シリコン６０１のチャネルを有する非平面３ゲートＭＯＳトランジスタである。述べたように、そのストレインド・シリコン６０１のラティスにおけるその伸張性のある歪みは、そのストレインド・シリコン６０１のラティス内の電子およびホールの可動性を増加させ、性能のより改善した特徴を伴ったＮＭＯＳデバイスを作ることができる。さらに、ある実施例において、そのストレインド・シリコン６０１の厚みは、大きく消耗した、あるいは、完全に消耗した状態を可能とし、ＮＭＯＳデバイスがオフ状態（即ち、ゼロ・ゲート電圧を伴ったエンハンス・モード）である間の漏洩電流を緩和することができる。
非平面ＭＯＳトランジスタの構造をストレインド・チャネル材料と組み合わせてトランジスタの性能を改善するという、実施例の素晴らしさを、当業者であれば理解するであろう。
シリコン・オン・インシュレータ（ＳＯＩ）の基板の断面の説明図。 図１の基板、および、スマートカット・プロセスのための水素注入を伴ったストレインド・シリコン・ゲルマニウムおよびシリコン、の説明図。 ストレインド・シリコン・ゲルマニウムおよびシリコンのスマートカット形成の後における、図２の基板の断面の説明図。 緩和されたシリコン・ゲルマニウムを形成するための焼成の後における、図３の基板の断面の説明図。 緩和されたシリコン・ゲルマニウムをパターンニングした後における、図４の基板の断面の説明図。 緩和されたシリコン・ゲルマニウム上のストレインド・シリコンの形成の後における、図５の基板の断面の説明図。 ゲート誘電体およびゲートを、ストレインド・チャネルを含む非平面ＭＯＳ構造を形成するために形成した後における、図６の基板の断面の説明図。 図７の基板の斜視図の説明図。 ソースおよびドレイン領域を形成するための注入の後における、図８の斜視図の説明図。

Claims (22)

  1. 基板上に形成され、前記基板からは電気的に分離されたシリコン・ゲルマニウム・ボディと、
    前記シリコン・ゲルマニウム・ボディ上に形成されたストレインド・シリコンと、
    前記ストレインド・シリコン上に形成されたゲート誘電体と、
    前記ゲート誘電体上に形成されたゲートと、
    前記ストレインド・シリコン内に形成されたソースおよびドレインと
    を備える非平面トランジスタ。
  2. 前記シリコン・ゲルマニウム・ボディは略５％から８０％の間の密度のゲルマニウムを備える、請求項１に記載の非平面トランジスタ。
  3. 前記シリコン・ゲルマニウム・ボディは略１５％の密度のゲルマニウムを備える、請求項２に記載の非平面トランジスタ。
  4. 前記ゲート誘電体は、２酸化シリコン、酸化ハフニウム、ケイ酸ハフニウム、酸化ランタン、アルミン酸ランタン、酸化ジルコニウム、ケイ酸ジルコニウム、酸化タンタル、酸化チタン、チタン酸バリウム・ストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、タンタル酸鉛スカンジウム、および、ニオブ酸鉛亜鉛から構成されるグループから選択された物質を備える、請求項１に記載の非平面トランジスタ。
  5. 前記ゲートは、ポリシリコン、金属、および、それらの組合せから構成されるグループから選択された物質を備える、請求項１に記載の非平面トランジスタ。
  6. 前記シリコン・ゲルマニウム・ボディは実質的に矩形の断面を有し、そして、前記ストレインド・シリコンは前記シリコン・ゲルマニウム・ボディの天井および両方の側壁の上に形成される、請求項１に記載の非平面トランジスタ。
  7. 前記シリコン・ゲルマニウム・ボディは実質的に台形の断面を有し、そして、前記ストレインド・シリコンは前記シリコン・ゲルマニウム・ボディの天井および両方の側壁の上に形成されている、請求項１に記載の非平面トランジスタ。
  8. 前記ストレインド・シリコンは、略２ナノメートルから１０ナノメートルの間の厚みを有する、請求項１に記載の非平面トランジスタ。
  9. 前記ストレインド・シリコンは、略４ナノメートルから５ナノメートルの間の厚みを有する、請求項８に記載の非平面トランジスタ。
  10. 天井側の表面および２つの側壁側の表面を有し、インシュレータの上に形成されたシリコン・ゲルマニウム・フィンと、
    前記シリコン・ゲルマニウム・フィンの天井側の表面および側壁側の表面の上に形成されたストレインド・シリコン・フィルムと、
    前記ストレインド・シリコン・フィルムの上に形成されたゲート誘電体と、
    前記ゲート誘電体の上に形成され、前記シリコン・ゲルマニウム・フィンの前記天井側の表面を覆って広がるゲートと、
    前記ストレインド・シリコン・フィルムに形成されたソースおよびドレインと
    を備える３ゲート・トランジスタ。
  11. 前記シリコン・ゲルマニウム・フィンは略５％から８０％の密度のゲルマニウムを備える、請求項１０に記載の３ゲート・トランジスタ。
  12. 前記シリコン・ゲルマニウム・フィンは略１５％の密度のゲルマニウムを備える、請求項１１に記載の３ゲート・トランジスタ。
  13. 前記ストレインド・シリコン・フィルムは、略２ナノメートルから１０ナノメートルの間の厚みを有する、請求項１０に記載の３ゲート・トランジスタ。
  14. 前記ストレインド・シリコン・フィルムは、略４ナノメートルから５ナノメートルの間の厚みを有する、請求項１３に記載の３ゲート・トランジスタ。
  15. シリコン・オン・インシュレータ上にシリコン・ゲルマニウムを形成することと、
    前記シリコン・ゲルマニウムを緩和させるために前記シリコン・ゲルマニウムを焼成することと、
    前記緩和されたシリコン・ゲルマニウムの中に、天井側の表面および２つの側壁側の表面を有するフィンを形成することと、
    前記フィンの前記天井側の表面および２つの側壁側の表面の上にストレインド・シリコンを形成することと
    を備える方法。
  16. 前記シリコン・ゲルマニウムを焼成することは、前記シリコン・オン・インシュレータの基板における前記シリコンの中でゲルマニウムを拡散させること、を更に備える、請求項１５に記載の方法。
  17. ２酸化シリコン、酸化ハフニウム、ケイ酸ハフニウム、酸化ランタン、アルミン酸ランタン、酸化ジルコニウム、ケイ酸ジルコニウム、酸化タンタル、酸化チタン、チタン酸バリウム・ストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、タンタル酸鉛スカンジウム、および、ニオブ酸鉛亜鉛から構成されるグループから選択されたゲート誘電体物質のゲート誘電体を、前記ストレインド・シリコン・フィルム上に形成すること、を更に備える請求項１６に記載の方法。
  18. ポリシリコン、金属、および、それらの組合せから構成されるグループから選択されたゲート物質のゲートを前記ゲート誘電体上に形成すること、を更に備える、請求項１７に記載の方法。
  19. ソースおよびドレインを形成するために、前記ストレインド・シリコンをドープすること、を更に備える請求項１８に記載の方法。
  20. ストレインド・シリコン・チャネル領域を有する３ゲート・トランジスタを備える装置。
  21. 前記ストレインド・シリコン・チャネル領域は、略２ナノメートルから１０ナノメートルの間の厚みを有する、請求項２０に記載の装置。
  22. 前記ストレインド・シリコン・チャネル領域は、略４ナノメートルから５ナノメートルの間の厚みを有する、請求項２１に記載の装置。
JP2007551294A 2005-01-18 2006-01-04 ストレインド・チャネル領域を伴った非平面ｍｏｓ構造 Expired - Fee Related JP5408880B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/039,197 US7193279B2 (en) 2005-01-18 2005-01-18 Non-planar MOS structure with a strained channel region
US11/039,197 2005-01-18
PCT/US2006/000378 WO2006078469A1 (en) 2005-01-18 2006-01-04 Non-planar mos structure with a strained channel region

Publications (3)

Publication Number Publication Date
JP2008527742A true JP2008527742A (ja) 2008-07-24
JP2008527742A5 JP2008527742A5 (ja) 2011-10-27
JP5408880B2 JP5408880B2 (ja) 2014-02-05

Family

ID=36295351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551294A Expired - Fee Related JP5408880B2 (ja) 2005-01-18 2006-01-04 ストレインド・チャネル領域を伴った非平面ｍｏｓ構造

Country Status (8)

Country Link
US (2) US7193279B2 (ja)
JP (1) JP5408880B2 (ja)
KR (1) KR100903902B1 (ja)
CN (1) CN101142688B (ja)
DE (1) DE112006000229B4 (ja)
GB (1) GB2437867B (ja)
TW (1) TWI309091B (ja)
WO (1) WO2006078469A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251459A (ja) * 2009-04-14 2010-11-04 Hitachi Ltd 半導体装置およびその製造方法
JP2014131043A (ja) * 2012-12-28 2014-07-10 Renesas Electronics Corp 漏れ電流を低減するように改良されたチャネルコアを有する電界効果トランジスタおよび製造方法
JP2015115415A (ja) * 2013-12-10 2015-06-22 株式会社東芝 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法

Families Citing this family (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
KR100625175B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7470951B2 (en) * 2005-01-31 2008-12-30 Freescale Semiconductor, Inc. Hybrid-FET and its application as SRAM
FR2881877B1 (fr) * 2005-02-04 2007-08-31 Soitec Silicon On Insulator Transistor a effet de champ multi-grille a canal multi-couche
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7538351B2 (en) * 2005-03-23 2009-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an SOI structure with improved carrier mobility and ESD protection
FR2885733B1 (fr) * 2005-05-16 2008-03-07 St Microelectronics Crolles 2 Structure de transistor a trois grilles
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7960791B2 (en) * 2005-06-24 2011-06-14 International Business Machines Corporation Dense pitch bulk FinFET process by selective EPI and etch
US7400031B2 (en) * 2005-09-19 2008-07-15 International Business Machines Corporation Asymmetrically stressed CMOS FinFET
US8513066B2 (en) * 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
US7452768B2 (en) * 2005-10-25 2008-11-18 Freescale Semiconductor, Inc. Multiple device types including an inverted-T channel transistor and method therefor
US7615806B2 (en) 2005-10-31 2009-11-10 Freescale Semiconductor, Inc. Method for forming a semiconductor structure and structure thereof
US7575975B2 (en) * 2005-10-31 2009-08-18 Freescale Semiconductor, Inc. Method for forming a planar and vertical semiconductor structure having a strained semiconductor layer
US7341916B2 (en) * 2005-11-10 2008-03-11 Atmel Corporation Self-aligned nanometer-level transistor defined without lithography
KR100734304B1 (ko) * 2006-01-16 2007-07-02 삼성전자주식회사 트랜지스터의 제조방법
EP1833094B1 (en) * 2006-03-06 2011-02-02 STMicroelectronics (Crolles 2) SAS Formation of shallow SiGe conduction channel
JP2007299951A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 半導体装置およびその製造方法
US7648853B2 (en) * 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
US7999251B2 (en) * 2006-09-11 2011-08-16 International Business Machines Corporation Nanowire MOSFET with doped epitaxial contacts for source and drain
US7452758B2 (en) * 2007-03-14 2008-11-18 International Business Machines Corporation Process for making FinFET device with body contact and buried oxide junction isolation
US7821061B2 (en) * 2007-03-29 2010-10-26 Intel Corporation Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
US7932542B2 (en) * 2007-09-24 2011-04-26 Infineon Technologies Ag Method of fabricating an integrated circuit with stress enhancement
CN100570823C (zh) * 2007-11-06 2009-12-16 清华大学 一种使用缩颈外延获得低位错密度外延薄膜的方法
US7629643B2 (en) * 2007-11-30 2009-12-08 Intel Corporation Independent n-tips for multi-gate transistors
KR100920047B1 (ko) * 2007-12-20 2009-10-07 주식회사 하이닉스반도체 수직형 트랜지스터 및 그의 형성방법
US8129749B2 (en) * 2008-03-28 2012-03-06 Intel Corporation Double quantum well structures for transistors
US8278687B2 (en) * 2008-03-28 2012-10-02 Intel Corporation Semiconductor heterostructures to reduce short channel effects
KR101505494B1 (ko) * 2008-04-30 2015-03-24 한양대학교 산학협력단 무 커패시터 메모리 소자
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8053838B2 (en) * 2008-06-26 2011-11-08 International Business Machines Corporation Structures, fabrication methods, design structures for strained fin field effect transistors (FinFets)
US7833891B2 (en) * 2008-07-23 2010-11-16 International Business Machines Corporation Semiconductor device manufacturing method using oxygen diffusion barrier layer between buried oxide layer and high K dielectric layer
US7884354B2 (en) * 2008-07-31 2011-02-08 Intel Corporation Germanium on insulator (GOI) semiconductor substrates
US7781283B2 (en) * 2008-08-15 2010-08-24 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US7979836B2 (en) * 2008-08-15 2011-07-12 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US8237195B2 (en) * 2008-09-29 2012-08-07 Fairchild Semiconductor Corporation Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate
US8184472B2 (en) * 2009-03-13 2012-05-22 International Business Machines Corporation Split-gate DRAM with lateral control-gate MuGFET
KR101089659B1 (ko) 2009-06-03 2011-12-06 서울대학교산학협력단 돌출된 바디를 저장노드로 하는 메모리 셀 및 그 제조방법
CN102640269B (zh) * 2009-09-30 2015-08-12 苏沃塔公司 电子装置和系统及其制造和使用方法
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8021949B2 (en) * 2009-12-01 2011-09-20 International Business Machines Corporation Method and structure for forming finFETs with multiple doping regions on a same chip
US8440998B2 (en) 2009-12-21 2013-05-14 Intel Corporation Increasing carrier injection velocity for integrated circuit devices
US8633470B2 (en) * 2009-12-23 2014-01-21 Intel Corporation Techniques and configurations to impart strain to integrated circuit devices
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
CN102468303B (zh) * 2010-11-10 2015-05-13 中国科学院微电子研究所 半导体存储单元、器件及其制备方法
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
TWI499006B (zh) * 2011-10-07 2015-09-01 Etron Technology Inc 動態記憶體結構
CN103137671B (zh) * 2011-12-02 2015-06-24 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管及其制作方法
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
KR101835655B1 (ko) * 2012-03-06 2018-03-07 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 제조 방법
US8872284B2 (en) * 2012-03-20 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with metal gate stressor
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
CN103367432B (zh) * 2012-03-31 2016-02-03 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管及其制造方法
CN103515209B (zh) * 2012-06-19 2017-07-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN103515420B (zh) * 2012-06-26 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US9136383B2 (en) 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9190346B2 (en) 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US8847324B2 (en) * 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
US9379018B2 (en) 2012-12-17 2016-06-28 Synopsys, Inc. Increasing Ion/Ioff ratio in FinFETs and nano-wires
US8957476B2 (en) * 2012-12-20 2015-02-17 Intel Corporation Conversion of thin transistor elements from silicon to silicon germanium
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US8951870B2 (en) * 2013-03-14 2015-02-10 International Business Machines Corporation Forming strained and relaxed silicon and silicon germanium fins on the same wafer
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
GB2549911A (en) * 2013-06-26 2017-11-01 Intel Corp Conversion of thin transistor elements from silicon to silicon germanium
CN103413828A (zh) * 2013-07-18 2013-11-27 清华大学 多边形沟道层多栅结构隧穿晶体管及其形成方法
US8952420B1 (en) 2013-07-29 2015-02-10 Stmicroelectronics, Inc. Method to induce strain in 3-D microfabricated structures
US9496397B2 (en) 2013-08-20 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. FinFet device with channel epitaxial region
US8951850B1 (en) 2013-08-21 2015-02-10 International Business Machines Corporation FinFET formed over dielectric
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9099559B2 (en) * 2013-09-16 2015-08-04 Stmicroelectronics, Inc. Method to induce strain in finFET channels from an adjacent region
US9935107B2 (en) 2013-12-16 2018-04-03 Intel Corporation CMOS FinFET device with dual strained cladding layers on relaxed SiGe fins, and method of fabricating the same
US9196710B2 (en) * 2014-02-11 2015-11-24 GlobalFoundries, Inc. Integrated circuits with relaxed silicon / germanium fins
US20150255555A1 (en) * 2014-03-05 2015-09-10 Globalfoundries Inc. Methods of forming a non-planar ultra-thin body device
US9443963B2 (en) 2014-04-07 2016-09-13 International Business Machines Corporation SiGe FinFET with improved junction doping control
US9985030B2 (en) 2014-04-07 2018-05-29 International Business Machines Corporation FinFET semiconductor device having integrated SiGe fin
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
KR101628197B1 (ko) 2014-08-22 2016-06-09 삼성전자주식회사 반도체 소자의 제조 방법
KR102255174B1 (ko) * 2014-10-10 2021-05-24 삼성전자주식회사 활성 영역을 갖는 반도체 소자 및 그 형성 방법
WO2016060337A1 (ko) * 2014-10-13 2016-04-21 한국과학기술원 전계 효과 트랜지스터의 제조 방법
US9614057B2 (en) * 2014-12-30 2017-04-04 International Business Machines Corporation Enriched, high mobility strained fin having bottom dielectric isolation
US9543323B2 (en) 2015-01-13 2017-01-10 International Business Machines Corporation Strain release in PFET regions
KR102310080B1 (ko) * 2015-03-02 2021-10-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9954107B2 (en) * 2015-05-05 2018-04-24 International Business Machines Corporation Strained FinFET source drain isolation
US9607901B2 (en) * 2015-05-06 2017-03-28 Stmicroelectronics, Inc. Integrated tensile strained silicon NFET and compressive strained silicon-germanium PFET implemented in FINFET technology
FR3036847A1 (fr) * 2015-05-27 2016-12-02 St Microelectronics Crolles 2 Sas Procede de realisation de transistors mos a largeur de canal augmentee, a partir d'un substrat de type soi, en particulier fdsoi, et circuit integre correspondant
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9680018B2 (en) * 2015-09-21 2017-06-13 International Business Machines Corporation Method of forming high-germanium content silicon germanium alloy fins on insulator
US9601385B1 (en) * 2016-01-27 2017-03-21 International Business Machines Corporation Method of making a dual strained channel semiconductor device
US9748404B1 (en) * 2016-02-29 2017-08-29 International Business Machines Corporation Method for fabricating a semiconductor device including gate-to-bulk substrate isolation
US9871139B2 (en) * 2016-05-23 2018-01-16 Samsung Electronics Co., Ltd. Sacrificial epitaxial gate stressors
CN108010880A (zh) * 2016-10-31 2018-05-08 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
WO2018182749A1 (en) 2017-04-01 2018-10-04 Intel Corporation Germanium-rich channel transistors including one or more dopant diffusion barrier elements
WO2020150482A1 (en) * 2019-01-16 2020-07-23 The Regents Of The University Of California Wafer bonding for embedding active regions with relaxed nanofeatures
CN111509048A (zh) * 2020-04-28 2020-08-07 上海华力集成电路制造有限公司 N型鳍式晶体管及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321307A (ja) * 1996-05-29 1997-12-12 Toshiba Corp 半導体装置
JP2002217413A (ja) * 2001-01-19 2002-08-02 Univ Nagoya 半導体装置製造方法
JP2003243667A (ja) * 2002-02-22 2003-08-29 Toshiba Corp 半導体装置、半導体装置の製造方法、半導体基板の製造方法
JP2004079887A (ja) * 2002-08-21 2004-03-11 Renesas Technology Corp 半導体装置
WO2004032246A1 (en) * 2002-09-30 2004-04-15 Advanced Micro Devices, Inc. Finfet having improved carrier mobility and method of its formation
JP2004128185A (ja) * 2002-10-02 2004-04-22 Renesas Technology Corp 絶縁ゲート型電界効果型トランジスタ及び半導体装置、並びにその製造方法
WO2004068585A1 (en) * 2003-01-23 2004-08-12 Advanced Micro Devices, Inc. Strained channel finfet
JP2005005590A (ja) * 2003-06-13 2005-01-06 Toshiba Corp 電界効果トランジスタ及びその製造方法

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346834A (en) 1988-11-21 1994-09-13 Hitachi, Ltd. Method for manufacturing a semiconductor device and a semiconductor memory device
KR930003790B1 (ko) 1990-07-02 1993-05-10 삼성전자 주식회사 반도체 장치의 캐패시터용 유전체
JP3202223B2 (ja) 1990-11-27 2001-08-27 日本電気株式会社 トランジスタの製造方法
US5292670A (en) 1991-06-10 1994-03-08 Texas Instruments Incorporated Sidewall doping technique for SOI transistors
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JPH0793441B2 (ja) 1992-04-24 1995-10-09 ヒュンダイ エレクトロニクス インダストリーズ カンパニー リミテッド 薄膜トランジスタ及びその製造方法
JPH0750421A (ja) 1993-05-06 1995-02-21 Siemens Ag Ｍｏｓ形電界効果トランジスタ
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JP3460863B2 (ja) 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
GB2295488B (en) 1994-11-24 1996-11-20 Toshiba Cambridge Res Center Semiconductor device
US5716879A (en) 1994-12-15 1998-02-10 Goldstar Electron Company, Ltd. Method of making a thin film transistor
US5658806A (en) 1995-10-26 1997-08-19 National Science Council Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
US5817560A (en) 1996-09-12 1998-10-06 Advanced Micro Devices, Inc. Ultra short trench transistors and process for making same
US5827769A (en) 1996-11-20 1998-10-27 Intel Corporation Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode
JPH1140811A (ja) 1997-07-22 1999-02-12 Hitachi Ltd 半導体装置およびその製造方法
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6351040B1 (en) 1998-01-22 2002-02-26 Micron Technology, Inc. Method and apparatus for implementing selected functionality on an integrated circuit device
US6097065A (en) 1998-03-30 2000-08-01 Micron Technology, Inc. Circuits and methods for dual-gated transistors
US6380558B1 (en) 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6252284B1 (en) 1999-12-09 2001-06-26 International Business Machines Corporation Planarized silicon fin device
JP3846706B2 (ja) 2000-02-23 2006-11-15 信越半導体株式会社 ウエーハ外周面取部の研磨方法及び研磨装置
US6483156B1 (en) 2000-03-16 2002-11-19 International Business Machines Corporation Double planar gated SOI MOSFET structure
US20020011612A1 (en) 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4044276B2 (ja) 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6562665B1 (en) 2000-10-16 2003-05-13 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with a recess in a semiconductor pillar in SOI technology
US7163864B1 (en) 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6396108B1 (en) 2000-11-13 2002-05-28 Advanced Micro Devices, Inc. Self-aligned double gate silicon-on-insulator (SOI) device
US6716684B1 (en) 2000-11-13 2004-04-06 Advanced Micro Devices, Inc. Method of making a self-aligned triple gate silicon-on-insulator device
CN1449585A (zh) 2000-11-22 2003-10-15 株式会社日立制作所 半导体器件及其制造方法
JP2002198368A (ja) 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
US6475890B1 (en) 2001-02-12 2002-11-05 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology
US6475869B1 (en) 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
FR2822293B1 (fr) 2001-03-13 2007-03-23 Nat Inst Of Advanced Ind Scien Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier
JP2002298051A (ja) 2001-03-30 2002-10-11 Mizuho Bank Ltd ポイント交換サービス・システム
SG112804A1 (en) 2001-05-10 2005-07-28 Inst Of Microelectronics Sloped trench etching process
US6635923B2 (en) 2001-05-24 2003-10-21 International Business Machines Corporation Damascene double-gate MOSFET with vertical channel regions
US6960806B2 (en) * 2001-06-21 2005-11-01 International Business Machines Corporation Double gated vertical transistor with different first and second gate materials
JP2003017508A (ja) 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
US6689650B2 (en) 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
JP2003158250A (ja) * 2001-10-30 2003-05-30 Sharp Corp ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
US20030085194A1 (en) 2001-11-07 2003-05-08 Hopkins Dean A. Method for fabricating close spaced mirror arrays
US7385262B2 (en) 2001-11-27 2008-06-10 The Board Of Trustees Of The Leland Stanford Junior University Band-structure modulation of nano-structures in an electric field
US6657259B2 (en) 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6610576B2 (en) 2001-12-13 2003-08-26 International Business Machines Corporation Method for forming asymmetric dual gate transistor
KR100442089B1 (ko) 2002-01-29 2004-07-27 삼성전자주식회사 노치된 게이트 전극을 갖는 모스 트랜지스터의 제조방법
KR100458288B1 (ko) 2002-01-30 2004-11-26 한국과학기술원 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법
US20030151077A1 (en) 2002-02-13 2003-08-14 Leo Mathew Method of forming a vertical double gate semiconductor device and structure thereof
US6635909B2 (en) * 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6680240B1 (en) 2002-06-25 2004-01-20 Advanced Micro Devices, Inc. Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7163851B2 (en) 2002-08-26 2007-01-16 International Business Machines Corporation Concurrent Fin-FET and thick-body device fabrication
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6787439B2 (en) 2002-11-08 2004-09-07 Advanced Micro Devices, Inc. Method using planarizing gate material to improve gate critical dimension in semiconductor devices
US6611029B1 (en) 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
US6709982B1 (en) 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6645797B1 (en) 2002-12-06 2003-11-11 Advanced Micro Devices, Inc. Method for forming fins in a FinFET device using sacrificial carbon layer
US6686231B1 (en) 2002-12-06 2004-02-03 Advanced Micro Devices, Inc. Damascene gate process with sacrificial oxide in semiconductor devices
US6794718B2 (en) 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
DE60236375D1 (de) 2002-12-20 2010-06-24 Ibm Integrierte anitfuse-struktur für finfet- und cmos-vorrichtungen
US6762483B1 (en) * 2003-01-23 2004-07-13 Advanced Micro Devices, Inc. Narrow fin FinFET
WO2004073044A2 (en) 2003-02-13 2004-08-26 Massachusetts Institute Of Technology Finfet device and method to make same
US6855606B2 (en) 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US6921913B2 (en) 2003-03-04 2005-07-26 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel transistor structure with lattice-mismatched zone
US6828628B2 (en) * 2003-03-05 2004-12-07 Agere Systems, Inc. Diffused MOS devices with strained silicon portions and methods for forming same
US6716690B1 (en) 2003-03-12 2004-04-06 Advanced Micro Devices, Inc. Uniformly doped source/drain junction in a double-gate MOSFET
JP4563652B2 (ja) 2003-03-13 2010-10-13 シャープ株式会社 メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器
US6844238B2 (en) 2003-03-26 2005-01-18 Taiwan Semiconductor Manufacturing Co., Ltd Multiple-gate transistors with improved gate control
US20040191980A1 (en) 2003-03-27 2004-09-30 Rafael Rios Multi-corner FET for better immunity from short channel effects
US6764884B1 (en) 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
TWI231994B (en) * 2003-04-04 2005-05-01 Univ Nat Taiwan Strained Si FinFET
JP3835759B2 (ja) * 2003-04-08 2006-10-18 株式会社日立製作所 車両外施設・車両間通信装置及び車両外施設・車両間通信システム並びに車両外施設・車両間通信装置を用いた通信方法
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US6838322B2 (en) * 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
US7812340B2 (en) * 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
US7045401B2 (en) 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
US20040262683A1 (en) 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
US6960517B2 (en) 2003-06-30 2005-11-01 Intel Corporation N-gate transistor
US6921982B2 (en) 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
KR100487566B1 (ko) * 2003-07-23 2005-05-03 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
EP1519420A2 (en) * 2003-09-25 2005-03-30 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Multiple gate semiconductor device and method for forming same
US6835618B1 (en) 2003-08-05 2004-12-28 Advanced Micro Devices, Inc. Epitaxially grown fin for FinFET
US7355253B2 (en) * 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US6955969B2 (en) * 2003-09-03 2005-10-18 Advanced Micro Devices, Inc. Method of growing as a channel region to reduce source/drain junction capacitance
US7183137B2 (en) 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
US7388258B2 (en) 2003-12-10 2008-06-17 International Business Machines Corporation Sectional field effect devices
US7705345B2 (en) * 2004-01-07 2010-04-27 International Business Machines Corporation High performance strained silicon FinFETs device and method for forming same
US7385247B2 (en) * 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
JP2005236305A (ja) 2004-02-20 2005-09-02 Samsung Electronics Co Ltd トリプルゲートトランジスタを有する半導体素子及びその製造方法
US7060539B2 (en) * 2004-03-01 2006-06-13 International Business Machines Corporation Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby
US6881635B1 (en) * 2004-03-23 2005-04-19 International Business Machines Corporation Strained silicon NMOS devices with embedded source/drain
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US8450806B2 (en) * 2004-03-31 2013-05-28 International Business Machines Corporation Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby
US20050224797A1 (en) 2004-04-01 2005-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS fabricated on different crystallographic orientation substrates
US7023018B2 (en) * 2004-04-06 2006-04-04 Texas Instruments Incorporated SiGe transistor with strained layers
US20050230763A1 (en) * 2004-04-15 2005-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a microelectronic device with electrode perturbing sill
US8669145B2 (en) * 2004-06-30 2014-03-11 International Business Machines Corporation Method and structure for strained FinFET devices
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
KR101258864B1 (ko) * 2004-12-07 2013-04-29 썬더버드 테크놀로지스, 인코포레이티드 긴장된 실리콘, 게이트 엔지니어링된 페르미－ｆｅｔ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321307A (ja) * 1996-05-29 1997-12-12 Toshiba Corp 半導体装置
JP2002217413A (ja) * 2001-01-19 2002-08-02 Univ Nagoya 半導体装置製造方法
JP2003243667A (ja) * 2002-02-22 2003-08-29 Toshiba Corp 半導体装置、半導体装置の製造方法、半導体基板の製造方法
JP2004079887A (ja) * 2002-08-21 2004-03-11 Renesas Technology Corp 半導体装置
WO2004032246A1 (en) * 2002-09-30 2004-04-15 Advanced Micro Devices, Inc. Finfet having improved carrier mobility and method of its formation
JP2004128185A (ja) * 2002-10-02 2004-04-22 Renesas Technology Corp 絶縁ゲート型電界効果型トランジスタ及び半導体装置、並びにその製造方法
WO2004068585A1 (en) * 2003-01-23 2004-08-12 Advanced Micro Devices, Inc. Strained channel finfet
JP2005005590A (ja) * 2003-06-13 2005-01-06 Toshiba Corp 電界効果トランジスタ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251459A (ja) * 2009-04-14 2010-11-04 Hitachi Ltd 半導体装置およびその製造方法
JP2014131043A (ja) * 2012-12-28 2014-07-10 Renesas Electronics Corp 漏れ電流を低減するように改良されたチャネルコアを有する電界効果トランジスタおよび製造方法
JP2015115415A (ja) * 2013-12-10 2015-06-22 株式会社東芝 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法

Also Published As

Publication number Publication date
US7193279B2 (en) 2007-03-20
TW200711157A (en) 2007-03-16
US20060157687A1 (en) 2006-07-20
TWI309091B (en) 2009-04-21
GB2437867A (en) 2007-11-07
JP5408880B2 (ja) 2014-02-05
GB2437867B (en) 2008-07-09
GB0714637D0 (en) 2007-09-05
WO2006078469A1 (en) 2006-07-27
CN101142688B (zh) 2012-05-23
DE112006000229T5 (de) 2007-11-08
KR20070089743A (ko) 2007-08-31
DE112006000229B4 (de) 2016-04-14
US7531393B2 (en) 2009-05-12
CN101142688A (zh) 2008-03-12
US20060157794A1 (en) 2006-07-20
KR100903902B1 (ko) 2009-06-19

Similar Documents

Publication Publication Date Title
JP5408880B2 (ja) ストレインド・チャネル領域を伴った非平面ｍｏｓ構造
US7411243B2 (en) Nonvolatile semiconductor device and method of fabricating the same
CN1287433C (zh) 三栅极器件的加工方法
US7781771B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7625806B2 (en) Method of fabricating a non-floating body device with enhanced performance
US8169027B2 (en) Substrate band gap engineered multi-gate pMOS devices
KR100487922B1 (ko) 반도체소자의 트랜지스터 및 그 형성방법
US7514739B2 (en) Nonvolatile semiconductor device and method of fabricating the same
EP1763073A2 (en) Strained Semiconductor Device and Method of Making the Same
US20040227187A1 (en) Integrated semiconductor device and method to make same
JP2005521258A (ja) 歪みフィンｆｅｔ構造および方法
CN105280707A (zh) 半导体结构及其制造方法
KR20050119424A (ko) 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
CN105448739B (zh) 具有栅极结构的半导体器件及其制造方法
US8053348B2 (en) Method of forming a semiconductor device using a sacrificial uniform vertical thickness spacer structure
CN103123899A (zh) FinFET器件制造方法
US20230178420A1 (en) Nanosheet transistor devices and related fabrication methods
CN115602729A (zh) 横向双扩散金属氧化物半导体器件及制作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20110906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees