JP2010251459A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010251459A JP2010251459A JP2009098072A JP2009098072A JP2010251459A JP 2010251459 A JP2010251459 A JP 2010251459A JP 2009098072 A JP2009098072 A JP 2009098072A JP 2009098072 A JP2009098072 A JP 2009098072A JP 2010251459 A JP2010251459 A JP 2010251459A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- gate electrode
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 227
- 238000004519 manufacturing process Methods 0.000 title claims description 76
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 64
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 11
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 46
- 229910052710 silicon Inorganic materials 0.000 abstract description 46
- 239000010703 silicon Substances 0.000 abstract description 46
- 239000010410 layer Substances 0.000 description 333
- 230000000694 effects Effects 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 239000004020 conductor Substances 0.000 description 23
- 238000005530 etching Methods 0.000 description 20
- 150000004767 nitrides Chemical class 0.000 description 18
- 230000008569 process Effects 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000005685 electric field effect Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- -1 hafnium silicate nitride Chemical class 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】FINFETは、シリコン基板1上にアーチ形状に配置された単結晶シリコンからなるチャネル層3と、チャネル層3の外側の一部において、フロントゲート絶縁膜IG1を介して形成されたフロントゲート電極EG1と、バックゲート絶縁膜IG2を介して、チャネル層の内側を埋め込むようにして形成されたバックゲート電極EG2とを有する。アーチ形状の内部に配置されているバックゲート電極EG2は、フロントゲートEG1をくぐるようにして配置されている。
【選択図】図2
Description
図1には、本実施の形態1の半導体装置が有するFINFETQ1の要部平面図を示している。図1では、図を見やすくするために、絶縁膜などの一部の部材の記載を省略している。また、図1の要部平面図におけるA1−A1線、B1−B1線、および、C1−C1線に沿って矢印方向に見た要部断面図を図2に示している。図1、図2を用いて、本実施の形態1のFINFETQ1の構造について詳しく説明する。本実施の形態1の半導体装置が有するFINFETQ1はシリコン基板(半導体基板)1上に形成され、以下で説明する構成要素を有している。
図24には、本実施の形態2の半導体装置が有するFINFETQ3の要部断面図を示している。図示した領域は上記実施の形態1のFINFETQ1において上記図2に示した領域に該当し、その要部平面図は上記図1と同様であるとしてここでは図示しない。図24に示すFINFETQ3は、構造上、以下の点を除いて上記図1および上記図2を用いて説明したFINFETQ1と同様であり、それぞれの構成要素を有することで生じ得る効果に関しても、上述の効果と同様である。
図30には、本実施の形態3の半導体装置が有するFINFETQ4の要部断面図を示している。図示した領域は上記実施の形態1のFINFETQ1において上記図2に示した領域に該当し、その要部平面図は上記図1と同様であるとしてここでは図示しない。図30に示すFINFETQ4は、構造上、以下の点を除いて上記図1および上記図2を用いて説明したFINFETQ1と同様であり、それぞれの構成要素を有することで生じ得る効果に関しても、上述の効果と同様である。
2 絶縁層
3 チャネル層
3a チャネル側壁部(側壁部)
3b チャネル桟部(桟部)
4a ソース層
4b ドレイン層
5 サイドウォールスペーサ
6 コンタクトプラグ
7 金属シリサイド層
8 第1半導体層
9,12 キャップ酸化膜
10,16 キャップ窒化膜
11 ゲート用導体膜
13 第2半導体層
14 STI分離部
15 溝部
17 酸化シリコン膜
EG1 フロントゲート電極(第1ゲート電極)
EG2 バックゲート電極(第2ゲート電極)
IG1 フロントゲート絶縁膜(第1ゲート絶縁膜)
IG2 バックゲート絶縁膜(第2ゲート絶縁膜)
IL 層間絶縁膜
Q1,Q2,Q3,Q4 FINFET
Claims (16)
- 半導体基板に形成されたFINFETを有する半導体装置であって、
前記FINFETは、
前記半導体基板上にアーチ形状に配置された単結晶シリコンを主体とする半導体からなるチャネル層と、
前記チャネル層の外側の一部を覆う第1ゲート絶縁膜と、
前記第1ゲート絶縁膜を介して前記チャネル層を覆う第1ゲート電極と、
前記チャネル層の内側を覆う第2ゲート絶縁膜と、
前記第2ゲート絶縁膜を介して前記チャネル層の内部を埋め込む第2ゲート電極とを有し、
前記チャネル層は、前記半導体基板の主面に交差する方向に配置された側壁部と、前記主面に沿う方向において2つの前記側壁部間をそれらの頂上で互いに接続するようにして配置された桟部とを有するような、前記アーチ形状であり、
前記アーチ形状の前記チャネル層の内部に配置された前記第2ゲート電極は、前記第1ゲート電極をくぐるようにして配置されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記半導体基板の主面を平面的に見て、前記第1ゲート電極と前記第2ゲート電極とは、互いに交差するようにして配置されていることを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記FINFETは、更に、
前記チャネル層における前記アーチ形状の外側を、前記チャネル層に接した状態で覆うようにして形成されたソース層とドレイン層とを有し、
前記ソース層と前記ドレイン層とは、前記第1ゲート電極とは絶縁された状態で、前記第1ゲート電極の側方に配置され、
前記第2ゲート電極は、前記アーチ形状の前記チャネル層の内部において、前記ソース層および前記ドレイン層をくぐるようにして配置されていることを特徴とする半導体装置。 - 請求項3記載の半導体装置において、
前記第2ゲート絶縁膜の膜厚は、前記第1ゲート絶縁膜の膜厚よりも厚いことを特徴とする半導体装置。 - 請求項4記載の半導体装置において、
前記アーチ形状の前記チャネル層の膜厚は、前記側壁部の膜厚よりも、前記桟部の膜厚の方が厚いことを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
前記FINFETは、前記半導体基板のうち、前記半導体基板の主面上に形成された絶縁層上に形成されていることを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
前記第2ゲート絶縁膜は、前記第2ゲート電極と前記半導体基板との間にも配置され、
前記半導体基板と、前記チャネル層、前記第1ゲート電極、前記ソース層および前記ドレイン層との間にはSTI分離部が形成され、
前記半導体基板と、前記チャネル層、前記第1ゲート電極、前記第2ゲート電極、前記ソース層および前記ドレイン層とは、前記第2ゲート絶縁膜または前記STI分離部によって絶縁分離されていることを特徴とする半導体装置。 - 半導体基板に形成されたFINFETを有する半導体装置であって、
前記FINFETは、
前記半導体基板上に並行平板形状に向かうようにして配置された単結晶シリコンを主体とする半導体からなるチャネル層と、
前記チャネル層において、互いに向かい合っていない外側の一部を覆うようにして形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜を介して前記チャネル層を覆う第1ゲート電極と、
前記チャネル層において、互いに向かい合う内側を覆う第2ゲート絶縁膜と、
前記第2ゲート絶縁膜を介して、互いに向かい合う前記チャネル層の内側を埋め込むようにして形成された第2ゲート電極とを有し、
前記チャネル層は、前記半導体基板の主面に交差する方向に配置された2つの側壁部を有するような、並行平板形状であり、
前記第2ゲート電極は、前記第1ゲート電極をくぐるようにして配置されていることを特徴とする半導体装置。 - 半導体基板上にFINFETを形成する工程を有する半導体装置の製造方法であって、
前記FINFETを形成する工程は、
(a)最上層にシリコンゲルマニウムからなる第1半導体層を有する前記半導体基板を準備する工程と、
(b)前記第1半導体層をフィン形状に加工する工程と、
(c)前記フィン形状の前記第1半導体層を覆うようにして、チャネル層を形成する工程と、
(d)前記チャネル層に覆われた前記第1半導体層を除去する工程と、
(e)前記チャネル層の外側の一部を覆うようにして第1ゲート絶縁膜を形成する工程と、
(f)前記第1ゲート絶縁膜を介して前記チャネル層を覆うようにして第1ゲート電極を形成する工程と、
(g)前記チャネル層の内側を覆うようにして第2ゲート絶縁膜を形成する工程と、
(h)前記第2ゲート絶縁膜を介して前記チャネル層の内部を埋め込むようにして第2ゲート電極を形成する工程とを有し、
前記(d)工程によって、前記チャネル層は、前記半導体基板の主面に交差する方向に配置された側壁部と、前記主面に沿う方向において2つの前記側壁部間をそれらの頂上で互いに接続するようにして配置された桟部とを有するようなアーチ形状となるように加工し、
前記(f)〜前記(h)工程によって、前記第2ゲート電極は、前記チャネル層の前記アーチ形状の内部において、前記第1ゲート電極をくぐるようにして形成することを特徴とする半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法において、
前記(c)工程では、前記フィン形状の前記第1半導体層を覆うようにして、エピタキシャル成長法によって単結晶シリコンを結晶成長させることで、前記チャネル層を形成することを特徴とする半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
前記(f)〜前記(h)工程では、前記半導体基板の主面を平面的に見て、前記第1ゲート電極と前記第2ゲート電極とは、互いに交差するようにして形成することを特徴とする半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記FINFETを形成する工程は、前記(h)工程の後に、更に、
(i)前記チャネル層における前記アーチ形状の外側に、前記チャネル層に接した状態で覆うようにして、ソース層とドレイン層とを形成する工程を有し、
前記(i)工程では、前記ソース層と前記ドレイン層とは、前記第1ゲート電極とは絶縁された状態で、前記第1ゲート電極の側方に配置されるようにして形成し、
前記(h)および(i)工程によって、前記第2ゲート電極は、前記アーチ形状の前記チャネル層の内部において、前記ソース層および前記ドレイン層をくぐるようにして形成することを特徴とする半導体装置の製造方法。 - 請求項12記載の半導体装置の製造方法において、
前記(e)および前記(g)工程では、前記第2ゲート絶縁膜の膜厚は、前記第1ゲート絶縁膜の膜厚よりも厚くなるようにして、前記第1ゲート絶縁膜および前記第2ゲート絶縁膜を形成することを特徴とする半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法において、
前記(g)工程は、前記(d)工程後、前記(e)工程前に施すことを特徴とする半導体装置の製造方法。 - 請求項14記載の半導体装置の製造方法において、
前記FINFETを形成する工程は、前記(a)工程の後であって前記(b)工程の前に、更に、
(j)前記第1半導体層を覆うようにして、前記単結晶シリコンからなる第2半導体層を形成する工程を有し、
前記(b)工程では、前記第1半導体層とともに前記第2半導体層も加工することで、前記フィン形状の前記第1半導体層の頂上部を覆うようにして、前記第2半導体層を配置し、
前記(c)工程では、前記フィン形状の前記第1半導体層の頂上部では、前記第2半導体層をも覆うようにして前記チャネル層を形成し、
前記アーチ形状の前記チャネル層の膜厚は、前記第2半導体層を配置した分、前記側壁部の膜厚よりも、前記桟部の膜厚の方が厚くなることを特徴とする半導体装置の製造方法。 - 請求項15記載の半導体装置の製造方法において、
前記(a)工程では、最上層の前記第1半導体層の下層に絶縁層が配置された前記半導体基板を準備し、
前記FINFETは、前記半導体基板のうち、前記絶縁層上に形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009098072A JP5645368B2 (ja) | 2009-04-14 | 2009-04-14 | 半導体装置およびその製造方法 |
US12/759,559 US8350328B2 (en) | 2009-04-14 | 2010-04-13 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009098072A JP5645368B2 (ja) | 2009-04-14 | 2009-04-14 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010251459A true JP2010251459A (ja) | 2010-11-04 |
JP5645368B2 JP5645368B2 (ja) | 2014-12-24 |
Family
ID=42933693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009098072A Expired - Fee Related JP5645368B2 (ja) | 2009-04-14 | 2009-04-14 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8350328B2 (ja) |
JP (1) | JP5645368B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013239702A (ja) * | 2012-04-20 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2014160774A (ja) * | 2013-02-20 | 2014-09-04 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8361854B2 (en) * | 2011-03-21 | 2013-01-29 | United Microelectronics Corp. | Fin field-effect transistor structure and manufacturing process thereof |
CN102856360B (zh) * | 2011-06-27 | 2015-09-16 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
CN103985750B (zh) * | 2013-02-08 | 2016-12-28 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN103985753B (zh) * | 2013-02-08 | 2017-05-31 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN103985751B (zh) | 2013-02-08 | 2016-12-28 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
CN104425601B (zh) * | 2013-08-30 | 2018-02-16 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US9502505B2 (en) * | 2014-12-31 | 2016-11-22 | Stmicroelectronics, Inc. | Method and structure of making enhanced UTBB FDSOI devices |
CN114300363A (zh) | 2015-09-16 | 2022-04-08 | 蓝枪半导体有限责任公司 | 半导体元件及其制作方法 |
US9793407B2 (en) * | 2015-12-15 | 2017-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor |
US11764303B2 (en) | 2018-03-22 | 2023-09-19 | Intel Corporation | Thin film transistors having double gates |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072582A (ja) * | 2003-08-22 | 2005-03-17 | Internatl Business Mach Corp <Ibm> | 均一なチャネル厚さと分離ゲートを有するひずみチャネルFinFET |
JP2005228781A (ja) * | 2004-02-10 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006245039A (ja) * | 2005-02-28 | 2006-09-14 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2007220809A (ja) * | 2006-02-15 | 2007-08-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008527742A (ja) * | 2005-01-18 | 2008-07-24 | インテル・コーポレーション | ストレインド・チャネル領域を伴った非平面mos構造 |
JP2008288567A (ja) * | 2007-04-16 | 2008-11-27 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JP2008306172A (ja) * | 2007-05-10 | 2008-12-18 | Toshiba Corp | 半導体記憶装置とその製造方法 |
JP2009038201A (ja) * | 2007-08-01 | 2009-02-19 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
JP2009510720A (ja) * | 2005-09-28 | 2009-03-12 | エヌエックスピー ビー ヴィ | フィン型fetに基づく不揮発性メモリ装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6888199B2 (en) * | 2003-10-07 | 2005-05-03 | International Business Machines Corporation | High-density split-gate FinFET |
JP2008010503A (ja) | 2006-06-27 | 2008-01-17 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
US7902584B2 (en) * | 2007-04-16 | 2011-03-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device and manufacturing method thereof |
JP2009212369A (ja) * | 2008-03-05 | 2009-09-17 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法並びにデータ処理システム |
-
2009
- 2009-04-14 JP JP2009098072A patent/JP5645368B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-13 US US12/759,559 patent/US8350328B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072582A (ja) * | 2003-08-22 | 2005-03-17 | Internatl Business Mach Corp <Ibm> | 均一なチャネル厚さと分離ゲートを有するひずみチャネルFinFET |
JP2005228781A (ja) * | 2004-02-10 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2008527742A (ja) * | 2005-01-18 | 2008-07-24 | インテル・コーポレーション | ストレインド・チャネル領域を伴った非平面mos構造 |
JP2006245039A (ja) * | 2005-02-28 | 2006-09-14 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2009510720A (ja) * | 2005-09-28 | 2009-03-12 | エヌエックスピー ビー ヴィ | フィン型fetに基づく不揮発性メモリ装置 |
JP2007220809A (ja) * | 2006-02-15 | 2007-08-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008288567A (ja) * | 2007-04-16 | 2008-11-27 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JP2008306172A (ja) * | 2007-05-10 | 2008-12-18 | Toshiba Corp | 半導体記憶装置とその製造方法 |
JP2009038201A (ja) * | 2007-08-01 | 2009-02-19 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013239702A (ja) * | 2012-04-20 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2014160774A (ja) * | 2013-02-20 | 2014-09-04 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8350328B2 (en) | 2013-01-08 |
US20100258871A1 (en) | 2010-10-14 |
JP5645368B2 (ja) | 2014-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5645368B2 (ja) | 半導体装置およびその製造方法 | |
US9337193B2 (en) | Semiconductor device with epitaxial structures | |
US9196613B2 (en) | Stress inducing contact metal in FinFET CMOS | |
CN106463543B (zh) | 结晶多纳米片应变沟道fet及其制造方法 | |
US8487348B2 (en) | Methods and apparatus to reduce layout based strain variations in non-planar transistor structures | |
US11367662B2 (en) | Semiconductor devices and methods of forming the same | |
CN110189997B (zh) | 堆叠纳米片环栅晶体管及其制备方法 | |
US10263111B2 (en) | FinFET and method for manufacturing the same | |
TWI641135B (zh) | 具有磊晶結構之鰭狀場效電晶體 | |
US10573749B2 (en) | Fin-type field effect transistor structure and manufacturing method thereof | |
US20130187207A1 (en) | Replacement source/drain finfet fabrication | |
US20100065917A1 (en) | Semiconductor device and method of manufacturing the same | |
CN104518026A (zh) | 带有梯度含锗沟道的FinFET | |
KR20120085928A (ko) | Finfet 및 트라이-게이트 디바이스들을 위한 랩-어라운드 콘택들 | |
JP2009302317A (ja) | 半導体装置およびその製造方法 | |
US11335681B2 (en) | Fin-type field effect transistor structure and manufacturing method thereof | |
US11355494B1 (en) | Semiconductor device | |
US20150200275A1 (en) | Finfet and method for manufacturing the same | |
US20150295070A1 (en) | Finfet and method for manufacturing the same | |
TWI593111B (zh) | 半導體裝置 | |
US11387317B2 (en) | Field-effect transistor without punch-through stopper and fabrication method thereof | |
JP2011066362A (ja) | 半導体装置 | |
US11848383B2 (en) | Semiconductor device and method for fabricating the same | |
US20230187528A1 (en) | Method for Forming a Precursor Semiconductor Device Structure | |
US20230207622A1 (en) | Semiconductor structure having stacked power rails |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5645368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |