JP2014131043A - 漏れ電流を低減するように改良されたチャネルコアを有する電界効果トランジスタおよび製造方法 - Google Patents

漏れ電流を低減するように改良されたチャネルコアを有する電界効果トランジスタおよび製造方法 Download PDF

Info

Publication number
JP2014131043A
JP2014131043A JP2013267187A JP2013267187A JP2014131043A JP 2014131043 A JP2014131043 A JP 2014131043A JP 2013267187 A JP2013267187 A JP 2013267187A JP 2013267187 A JP2013267187 A JP 2013267187A JP 2014131043 A JP2014131043 A JP 2014131043A
Authority
JP
Japan
Prior art keywords
semiconductor device
channel
channel structure
nanowire
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013267187A
Other languages
English (en)
Other versions
JP6310695B2 (ja
Inventor
Tomohiro Hirai
友洋 平井
Shogo Mochizuki
省吾 望月
Toshiharu Nagumo
俊治 南雲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of JP2014131043A publication Critical patent/JP2014131043A/ja
Application granted granted Critical
Publication of JP6310695B2 publication Critical patent/JP6310695B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】消費電力が低減されたＮＷＦＥＴおよびフィンＦＥＴの構造を提供する。
【解決手段】半導体装置は、基板の表面に形成されたチャネル構造を含み、該チャネル構造３０３、３０４は、半導体材料で形成されている。ゲート構造は、該チャネル構造の表面の少なくとも一部を覆っており、絶縁材料から成る膜３０５とゲート電極３０６、３０７から構成されている。ソース構造は、該チャネル構造の一方の端部に接続され、ドレイン構造は、該チャネル構造の他方の端部に接続されている。該チャネル構造は、該半導体装置の漏れ電流を低減する構造成分３０３を含む。
【選択図】図３

Description

本発明は、通常、漏れ電流を低減するためにチャネルコアを改良したナノワイヤ電界効果トランジスタ（ＮＷＦＥＴ：NanoWire Field Effect Transistor）またはフィンＦＥＴに関する。より具体的には、該ＮＷＦＥＴのナノワイヤチャネルのコア、または、該フィンＦＥＴのフィンのコアは、空洞あるいはＳｉＯ２等の誘電体が充填された空洞を有する。
集積回路（ＩＣ）設計の最近の潮流は、ナノワイヤトランジスタを使用することである。図１は、従来のナノワイヤ電界効果トランジスタ（ＮＷＦＥＴ）構造１００を例示的に示しており、ナノワイヤ１０１は、ソース１０２とドレイン１０３を相互接続するチャネルとして機能する。ゲート１０４は、チャネルナノワイヤ１０１の導電性を制御するように機能する。
図１Ａに示すように、ゲートオールアラウンドナノワイヤＦＥＴ１１０は、ナノワイヤ１０１を取り囲んでいるゲート構造１１１を有し、該ゲート構造はさらに、ドープポリシリコン構造１１２によって覆われている。ゲートオールアラウンドナノワイヤＦＥＴの実施例は、Ｂａｎｇｓａｒｕｎｔｉｐらの米国特許第８，１７３，９９３号明細書に記載されており、該明細書の内容は、参照によって本願明細書に組み込まれる。
図２は、従来のフィンＦＥＴ２００を例示的に示し、フィン２０１は、ソース２０２およびドレイン２０３を相互接続するチャネルとして機能し、ゲート２０４は、チャネル導電性を制御するように機能する。ＮＷＦＥＴ１００のナノワイヤチャネルは、フィンＦＥＴのフィンとは異なり、図１Ａに例示的に示すように、典型的には、断面がおおよそ円形であり、更に、典型的には基板の上に存在するように支持されている。
ＮＷＦＥＴやフィンＦＥＴの使用に例示されるような電子デバイスの小型化に対しては、同時に、漏れ電流Ｉｏｆｆの低減を含む電力消費の低減が求められている。
従来の方法およびシステムに関する上記およびその他の例示的な課題、欠点および不利益の観点において、本発明の例示的な特徴は、消費電力が低減されたＮＷＦＥＴおよびフィンＦＥＴの構造および製造方法を提供することである。
その他の課題と新規な特徴は、本願明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、基板の表面に形成されたチャネル構造を含む半導体装置が記載されており、該チャネル構造は半導体材料から構成される。ゲート構造は、該チャネル構造の表面の少なくとも一部を覆っており、該ゲート構造は、絶縁材料から成る膜と、ゲート電極から構成される。ソース構造は、該チャネル構造の一方の端部に接続され、ドレイン構造は、該チャネル構造の他方の端部に接続されている。該チャネル構造は、該半導体装置の漏れ電流を低減するように改良されている。
一実施の形態によれば、半導体装置の消費電力低減を図ることができる。
図１は、従来のＮＷＦＥＴ１００を例示的に示す。図１Ａは、ゲート構造１１１がナノワイヤ１０１を取り囲んだゲートオールアラウンド構造１１０である、従来のＮＷＦＥＴを例示的に示す。 従来のフィンＦＥＴ２００を例示的に示す。 誘電体コア３０３を実例説明する、本発明の例示的な実施形態のナノワイヤ構造３０１およびフィン構造３０２の断面３００を示す。 本発明によって提供される、漏れ電流の改善を実例説明する例示的な特性曲線４００を示す。 本発明の初期製造段階５００を示す。 本発明の例示的な実施形態のナノワイヤ形成段階６００を示す。 チャネル層７０１が、ナノワイヤ６０１上とソース／ドレイン領域上とに堆積された製造段階７００を示す。 ナノワイヤコアをエッチング除去できるように、ソース／ドレイン領域の一部８０１が、開口部を形成するように、下層までエッチングされた製造段階８００を示す。 ナノワイヤ構造のコア６０１が、ウェットエッチングによって、ナノワイヤ構造の２つの端部からエッチング除去された製造段階９００を示す。 誘電体Ｄをエッチングされた空洞内に堆積し、ナノワイヤ構造用の誘電体コアを形成する製造段階１０００を示す。 誘電体堆積後の断面図１１００を示す。 ソース／ドレイン部７０１を研磨により露出させた製造段階１２００を示す。 図１２に示す製造工程の平面図１３００を示す。 ゲート構造の形成を示す最終的な製造段階１４００を示す。 本発明で説明されている装置の製造時の主要工程を単純化したフローチャート１５００を示す。
ここで、図を参照、より具体的には、図３〜図１５を参照して、本発明の方法および構造の例示的な実施形態について説明する。
初めに、図３は、本発明の例示的な実施形態を説明するのに本願明細書で用いられているような、ＳｉＯ２等の高誘電率（ｈｉｇｈ−Ｋ）材料を組み込むように改良されている本発明のＮＷＦＥＴのナノワイヤチャネル３０１、または、フィンＦＥＴのフィン３０２の断面図３００を例示的に示す。しかしながら、例えば、金属から成る層３０６と、ドープポリシリコンから成る層３０７とを含むゲート構造によって囲まれ、次にゲート誘電層３０５によって囲まれているチャネル３０４のコア３０３として、例えば、ＳｉＮ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２等の公知の誘電体を含むように、ナノワイヤに挿入可能ないずれの誘電体材料も代用することができるが、この列挙は限定されないことが意図される。典型的には、従来のナノワイヤチャネル装置と同様に、チャネル３０４は、典型的には、Ｓｉ、ＳｉＧｅまたはＳｉ／ＳｉＧｅから構成される。
本発明者は、従来の装置が装置チャネルとして機能する固体半導体コアを含むことによって、従来のＮＷＦＥＴまたはフィンＦＥＴの漏れ電流が望ましく低減され得ることを見出した。本発明の例示的な態様によれば、本発明において、該装置の漏れ電流は、該ＮＷＦＥＴまたはフィンＦＥＴのチャネルコアの内部に中心誘電体コアを含むことにより、低減することができる。この誘電体コアは、漏れ電流Ｉｏｆｆを低減するという効果を実現して、図４に例示されている該装置の特性曲線４００をもたらすことができる。
図４の該装置の特性曲線４００に例示されているように、本発明の改善されたゲート静電特性は、下向きの矢印で示すようなＩｏｆｆの改善４０１をもたらしている。横軸は、ゲート電圧Ｖｇを示し、縦軸は、そのチャネル長さのミクロン長当たりの電流（Ｉｄ／μｍ）に対する対数目盛を示す。閾値電圧Ｖｔは、該中心誘電体コアによる影響を受けない。
ある面では、本発明において、該ナノワイヤのコアが改良されてゲート静電特性が改善されたナノワイヤ（あるいは、フィン）装置を提供するものとみなすことが出来る。例示的な実施形態において、該コアは、誘電体材料で代替されている。この誘電体コアは、該チャネル領域の内部の空間を占めているため、該ゲート電極を良好に静電的に制御可能となるように、キャリアのためのチャネル内の空間が少なくなっている。該ゲート電極の静電的制御下で電子および／または正孔を保持することは、漏れ電流の制御に関して重要であり、該チャネルの厚さが薄ければ薄いほど、該ゲート静電特性は良好になる。
別の例示的実施形態として、該チャネルコアを、空洞に誘電体材料を充填するのではなく、空洞として残すこともでき、それによって、代替的なメカニズムを実現し、固体コアチャネルの影響を低減することができる。そのため、図３の例示的な実施形態３００は、中心誘電体コア３０３ではなく、内部空洞３０３を有するチャネルも実例説明することができる。
図５〜図１４では、ＮＷＦＥＴの場合に示したような、本発明のコンセプトを実施しているデバイスの例示的な製造工程を説明している。フィンＦＥＴのフィンが、以下で説明するＮＷＦＥＴの場合と同様の方法で動作するようなフィンＦＥＴの製造は、同様の製造工程を対応して有するので、それらの製造工程において、ナノワイヤの改良がフィン構造の同様の改良と対応している点以外は、フィンＦＥＴの製造工程は追加的に実例説明されているものと考慮すべきであることを、当業者は正しく認識するであろう。
図５に例示的に示す製造段階５００において、第１のベース部５０２、第２のベース部５０３および第３のベース部５０４は、例えば、Ｓｉ、ＳｉＧｅまたはＳｉ／ＳｉＧｅの堆積を用いて、基板５０１上に形成される。基板５０１自体は重要ではなく、例えば、シリコンウェーハ、または、図５に例示的に示すシリコンオンインシュレータ（ＳＯＩ）構造を含む従来のどのような基板にもなり得るし、上部層５０１Ａは、シリコン層５０１Ｂの上部に埋め込み酸化物（ＢＯＸ）層を備えている。第１および第２のベース部５０２、５０３は、最終的に、該デバイスのソースおよびドレインとして機能し、また、第３のベース部５０４は、該デバイスチャネルのコアの基部として機能する。
本発明の例示的な製造方法、および以下の説明から明らかなように、選択エッチングは、ウェットエッチングまたはＲＩＥ（反応性イオンエッチング）を例示的に用いて、製造中に該デバイスの一部を選択的に除去するのに用いられ、該コアの端部から該ナノワイヤのコアを選択的にエッチング除去することが可能となる。したがって、該基板および該ベース部の材料物質の選択は、異なるエッチング特性を実現するように考慮される必要があり、そのため、材料物質の堆積は、本願明細書に記載されている構造を実現するようにデザインされることになるであろう。
非限定的な実施例として、該ナノワイヤのコアは、周囲のチャネル部分の裏側に残るようにエッチングされるため、チャネル／コア材料の可能な組合せは、ｘ、ｙが原子百分率を示すＳｉ（１−ｘ）Ｇｅ（ｘ）／Ｓｉ（１−ｙ）Ｇｅ（ｙ）となるであろう。一般的に言えば、Ｇｅ濃度が高ければ高いほど、ＲＩＥレートが速くなるため、該チャネルは、Ｓｉ７０％Ｇｅ３０％とすることができ、更に、該コアは、Ｓｉ５０％Ｇｅ５０％とすることができる。
異なるドーピング（不純物添加）は、異なるウェットＲＩＥレートを得るのを補助する可能性があるため、堆積材料物質のドーピングが、材料物質の堆積において考慮すべき別の要因となる。更に、ドーピングは、異なる閾値電圧Ｖｔを実現するのに用いることができる。
当業者は、以下の考察において、残りの構造および製造が説明されることで、具体的な材料組成およびドーピングを選択することができるであろう。
本発明を説明するのに用いられる例示的な実施形態においては、この材料物質から成る部分は、第３のベース部を、２つの端部からエッチングするように、後に選択的にエッチング除去されるため、第１、第２および第３のベース部５０２、５０３、５０４に例示的に用いられる材料物質は、ＳｉＧｅである。
図６に示す製造段階６００において、第３のベース部５０４およびＢＯＸ層５０１Ａの下部５０５はエッチングされて、各々が、第１および第２のベース部５０２、５０３によって、その各端部に支持される独立したナノワイヤ６０１を形成する。このようなエッチングは、例えば、希釈したフッ化水素酸（ＤＨＦ）を使用することができる。必要に応じて、形成されたナノワイヤ６０１は、上述した米国特許第８，１７３，９９３号明細書に記載されているように、水素雰囲気中で、ナノワイヤ構造６０１をアニールすることによって円滑にすることができ、その結果、ナノワイヤ６０１は、断面が実質的に円形になるが、このような円形断面は、本発明に関して重要なことではない。
すなわち、該ナノワイヤは、ベース部５０４のエッチングの量および初期寸法に基づく第３のベース部５０４の処理に基づいて、その他の断面形状を有することが可能である。ベース部５０４が、高さおよび幅でおおよそ等しい寸法を有し、更に、円滑化工程が含まれている場合には、形成されたナノワイヤの断面は、実質的に円形となることができる。該円滑化は、例えば、水素中でのアニーリングプロセスによって実現することができる。ベース部５０４が、実質的に異なる高さ／幅寸法を有する場合、その断面形状は、より楕円形になるであろう。円滑化処理手順を用いない場合は、その断面形状は、よりムラのある形状となるであろう。
ここで、図７に示す製造段階７００において、シリコン等の半導体材料から成る膜７０１は、第１および第２のベース部５０２、５０３とナノワイヤ６０１上に堆積され、それによって、ナノワイヤ６０１の直径が増加する。なお、より高いＧｅ含有量であるとエッチングが速くなるという上記のコメントに基づいて、Ｓｉは、ＳｉＧｅよりも遅いエッチングレートを有するので、この考察ではＳｉが例示的に用いられ、これにより、第３のベース部５０４を、それらの２つの端部から選択的にエッチング除去し、中空コアを備えるＳｉから成るチャネル構造を形成する。
図８に示す製造段階８００において、第１および第２のベース部の各々のＳｉ層に開口部８０１を形成し、該ナノワイヤ構造の各端部において、下部のＳｉＧｅ層５０２、５０３を露出させる。従って、この開口部によって、Ｓｉ層７０１よりも容易にエッチングされるであろう該下部のＳｉＧｅ層に、エッチング液を接触させる。なお、図８の破線付けされたＩＸは、図９の断面図を示し、図８では、二つの形態の関係性を示している。
図９に示す製造段階９００において、ウェットエッチングを行い、第１および第２のベース部の開口部において、ＳｉＧｅを選択的にエッチング除去し、引き続き該ナノワイヤ構造のＳｉＧｅコア６０１内までそれを行い、それによって、該ナノワイヤ構造の２つの端部から、ＳｉＧｅナノワイヤコアを除去する。
図１０に示す製造段階１０００において、誘電体材料Ｄは、例えば、ＳｉＯ２、あるいは、その他の望ましい誘電体材料のエピタキシャル堆積により、ナノワイヤ内に堆積される。
図１１は、誘電体材料Ｄの堆積が完了した時の該装置の長手方向の中心線を通る断面図１１００を示す。クロスハッチングは、該装置における誘電体材料Ｄから構成される部分を示す。なお、該ナノワイヤ構造は、ここでは、誘電体材料Ｄから成る中心コア１１０１を有している。
図１２は、例えば、ＣＭＰ（化学的機械的研磨）を用いて、該誘電体材料Ｄを、ソース／ドレイン領域の上面７０１が露出されるまで研磨したときの断面図１２００を示す。この工程は、堆積した誘電体層を平らにして、下にあるＳｉ層を露出させる。該チャネルとして機能することになるＳｉ層は、誘電体中心コア１１０１の上下にあるハッチングされていない部分である。
図１３は、ハッチングした部分により、ソース／ドレイン部として機能することになる露出したＳｉ領域７０１を示した、この製造段階の平面図１３００を示す。該ナノワイヤ構造の相対的高さによっては、チャネルＳｉ層の上方部分７０１も露出させてもよい。誘電体コア１１０１は、参照のために図示されているが、この誘電体コア１１００は、ＣＭＰプロセスによって露出されることはない。なお、図１３の破線付けＸＩＩは、図１２の断面図を示し、先の図１２に関連付けるために図１３に付与されている。
その後、図１４に示す製造段階１４００において、公知のシーケンスを用いてゲート構造が形成されるが、該シーケンスでは、該ナノワイヤ構造周辺の該誘電体を該基板に達するまでエッチング除去し、その後、ＳｉＯ２等の第１の絶縁膜１４０１を続いて堆積させてチャネル層７０１Ａを包囲し、該ゲート誘電層として機能させ、次に、１つ以上のゲート膜１４０２、１４０３を、例えば、アモルファスシリコン、または、アルミニウム等の金属の堆積によって、該ゲート誘電層周辺に形成し、これにより、該ゲート領域をリソグラフィによって分離する。その結果、ゲート用（例えば、１４０４）およびソース／ドレイン用（例えば、１４０５）のコンタクトをＳｉ層７０１Ｂ上に形成することができる。
図１５は、特に、例えば、誘電体材料を堆積してナノワイヤ誘電体コアを形成することにより、または、ナノワイヤコアをエッチング除去された空洞として残すことにより、該装置の漏れ電流に影響を及ぼすナノワイヤコア形成の新規な態様に関連して上述した製造シーケンスをまとめたフローチャート１５００である。
本発明を、いくつかの例示的な実施形態の観点で説明してきたが、当業者は、本発明が改良を伴って実施され得ることを認識するであろう。なお、可能な改良の実施例として、フィンＦＥＴが、ナノワイヤの場合と同じ上記製造工程を用いて製造され得ることに再び留意されたい。他の可能な改良としては、第１のベース部と第２のベース部との間に、相互接続された複数の異なるナノワイヤを用いることであり、該複数のナノワイヤは、全てのナノワイヤチャネルを同時に制御するように、各々同じゲート構造を有する。さらに、出願人の意図としては、後の手続き中に補正がされた場合であっても、クレームの全ての構成要素から成る等価物を包含することに留意されたい。

Claims (10)

  1. 基板の表面に形成され、半導体材料から構成されるチャネル構造と、
    前記チャネル構造の表面の少なくとも一部を覆い、絶縁材料から成る膜とゲート電極とから構成されるゲート構造と、
    前記チャネル構造の一方の端部に接続されたソース構造と、
    前記チャネル構造の他方の端部に接続されたドレイン構造と、
    を備える半導体装置であって、前記チャネル構造は、前記半導体装置の漏れ電流を低減する改良を含む、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記チャネル構造を形成する半導体材料に空洞を備えることで、漏れ電流を低減させることを特徴とする、半導体装置。
  3. 請求項１に記載の半導体装置において、
    誘電体材料から成る中央コアを備えることで、漏れ電流を低減させることを特徴とする、半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記誘電体材料は、ＳｉＯ２から構成されることを特徴とする、半導体装置。
  5. 請求項１に記載の半導体装置において、更に、
    絶縁材料から成り、前記ソース構造、前記ドレイン構造および前記ゲート構造の各々に対して開口部を有する第２の膜と、
    前記開口部の各々を充填し、前記ソース構造、前記ドレイン構造および前記ゲート構造の各々と接触して、前記半導体装置の電気的接続部として機能する導電性材料と、
    を有することを特徴とする、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記チャネル構造は、ナノワイヤから構成されることを特徴とする、半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記半導体装置は、ナノワイヤ電界効果トランジスタ（ＮＷＦＥＴ）から構成されることを特徴とする、半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記チャネル構造は、フィン構造から構成されることを特徴とする、半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記半導体装置は、フィン電界効果トランジスタ（ｆｉｎＦＥＴ）から構成されることを特徴とする、半導体装置。
  10. 請求項１に記載の半導体装置において、
    前記チャネル構造の前記半導体材料は、シリコンから構成され、ソースおよびドレイン構造はＳｉＧｅから構成され、ゲート絶縁膜はＳｉＯ２から構成されることを特徴とする、半導体装置。
JP2013267187A 2012-12-28 2013-12-25 半導体装置 Active JP6310695B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261746999P 2012-12-28 2012-12-28
US61/746,999 2012-12-28

Publications (2)

Publication Number Publication Date
JP2014131043A true JP2014131043A (ja) 2014-07-10
JP6310695B2 JP6310695B2 (ja) 2018-04-11

Family

ID=51016097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013267187A Active JP6310695B2 (ja) 2012-12-28 2013-12-25 半導体装置

Country Status (3)

Country Link
US (2) US9196715B2 (ja)
JP (1) JP6310695B2 (ja)
CN (1) CN103915483B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050817A (ko) * 2016-11-07 2018-05-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2020521319A (ja) * 2017-05-23 2020-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ Ｖｆｅｔアーキテクチャ内の超長チャネル・デバイス
KR20220170228A (ko) * 2021-06-22 2022-12-29 인하대학교 산학협력단 전계 효과 트랜지스터의 채널 개선 구조

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517847B (zh) * 2013-09-29 2017-07-14 中芯国际集成电路制造(上海)有限公司 无结晶体管及其形成方法
US9385197B2 (en) * 2014-08-29 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with contact over source/drain structure and method for forming the same
US9287360B1 (en) * 2015-01-07 2016-03-15 International Business Machines Corporation III-V nanowire FET with compositionally-graded channel and wide-bandgap core
US9450046B2 (en) * 2015-01-08 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with fin structure and wire structure and method for forming the same
KR102315275B1 (ko) 2015-10-15 2021-10-20 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US10312152B2 (en) * 2016-10-24 2019-06-04 Samsung Electronics Co., Ltd. Field effect transistor with stacked nanowire-like channels and methods of manufacturing the same
CN107910264B (zh) * 2017-11-08 2020-06-30 上海华力微电子有限公司 一种全耗尽soi结构的制作方法
CN107887276B (zh) * 2017-11-08 2019-12-03 上海华力微电子有限公司 一种全耗尽soi结构的制作方法
CN107958843A (zh) * 2017-11-22 2018-04-24 上海华力微电子有限公司 一种鳍式场效晶体管及其制作方法
US10559675B2 (en) * 2017-12-21 2020-02-11 International Business Machines Corporation Stacked silicon nanotubes
US10879469B1 (en) * 2019-06-28 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a field effect transistor using nanotube structures and a field effect transistor
CN113223961B (zh) * 2020-01-21 2023-03-24 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167258A (ja) * 1998-04-24 2005-06-23 Toshiba Corp 半導体装置およびその製造方法
JP2008527742A (ja) * 2005-01-18 2008-07-24 インテル・コーポレーション ストレインド・チャネル領域を伴った非平面ｍｏｓ構造
JP2009033134A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法、並びに電子機器
JP2010516055A (ja) * 2007-01-11 2010-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体ナノ構造体、半導体デバイス及びそれらを形成する方法
JP2013165260A (ja) * 2012-01-10 2013-08-22 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605855A (en) * 1995-02-28 1997-02-25 Motorola Inc. Process for fabricating a graded-channel MOS device
CA2442985C (en) 2001-03-30 2016-05-31 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US7051945B2 (en) 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US6897098B2 (en) * 2003-07-28 2005-05-24 Intel Corporation Method of fabricating an ultra-narrow channel semiconductor device
EP1774575A2 (en) * 2004-05-17 2007-04-18 Cambrios Technology Corp. Biofabrication of transistors including field effect transistors
WO2006132659A2 (en) 2005-06-06 2006-12-14 President And Fellows Of Harvard College Nanowire heterostructures
TWI364112B (en) * 2006-07-10 2012-05-11 Macronix Int Co Ltd Nonvolatile memory having modified channel region interface
JP2010503981A (ja) 2006-09-19 2010-02-04 クナノ アーベー ナノスケール電界効果トランジスタの構体
US7821061B2 (en) 2007-03-29 2010-10-26 Intel Corporation Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
US7906778B2 (en) 2007-04-02 2011-03-15 Hewlett-Packard Development Company, L.P. Methods of making nano-scale structures having controlled size, nanowire structures and methods of making the nanowire structures
US7923310B2 (en) 2007-07-17 2011-04-12 Sharp Laboratories Of America, Inc. Core-shell-shell nanowire transistor and fabrication method
US20110049473A1 (en) 2009-08-28 2011-03-03 International Business Machines Corporation Film Wrapped NFET Nanowire
US8143113B2 (en) * 2009-12-04 2012-03-27 International Business Machines Corporation Omega shaped nanowire tunnel field effect transistors fabrication
US8173993B2 (en) 2009-12-04 2012-05-08 International Business Machines Corporation Gate-all-around nanowire tunnel field effect transistors
US8338280B2 (en) 2010-07-08 2012-12-25 Globalfoundries Singapore Pte. Ltd. Method for fabricating nano devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167258A (ja) * 1998-04-24 2005-06-23 Toshiba Corp 半導体装置およびその製造方法
JP2008527742A (ja) * 2005-01-18 2008-07-24 インテル・コーポレーション ストレインド・チャネル領域を伴った非平面ｍｏｓ構造
JP2010516055A (ja) * 2007-01-11 2010-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体ナノ構造体、半導体デバイス及びそれらを形成する方法
JP2009033134A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法、並びに電子機器
JP2013165260A (ja) * 2012-01-10 2013-08-22 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050817A (ko) * 2016-11-07 2018-05-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102490696B1 (ko) 2016-11-07 2023-01-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2020521319A (ja) * 2017-05-23 2020-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ Ｖｆｅｔアーキテクチャ内の超長チャネル・デバイス
JP7018963B2 (ja) 2017-05-23 2022-02-14 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｖｆｅｔアーキテクチャ内の超長チャネル・デバイス
KR20220170228A (ko) * 2021-06-22 2022-12-29 인하대학교 산학협력단 전계 효과 트랜지스터의 채널 개선 구조
KR102545297B1 (ko) * 2021-06-22 2023-06-20 인하대학교 산학협력단 전계 효과 트랜지스터의 채널 개선 구조

Also Published As

Publication number Publication date
JP6310695B2 (ja) 2018-04-11
CN103915483A (zh) 2014-07-09
US20140183451A1 (en) 2014-07-03
US20160020312A1 (en) 2016-01-21
CN103915483B (zh) 2019-06-14
US9196715B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
JP6310695B2 (ja) 半導体装置
JP6200317B2 (ja) バックゲートバイアス用に改造されたチャネルコアを有する電界効果トランジスタおよび製造方法
KR101504311B1 (ko) 맨드렐 산화 공정을 사용하여 finfet 반도체 디바이스용 핀들을 형성하는 방법
JP5587639B2 (ja) 半導体構造体およびその形成方法（内部応力を有する半導体ナノワイヤ）
US9070742B2 (en) FinFet integrated circuits with uniform fin height and methods for fabricating the same
JP6075565B2 (ja) シリコン・ナノチューブｍｏｓｆｅｔ
TWI604613B (zh) 包含延伸環繞一個或多個通道區之閘極電極的電晶體
US20160013296A1 (en) Methods of forming low defect replacement fins for a finfet semiconductor device and the resulting devices
JP2006505950A (ja) 分離した複数のゲートを有するダブルゲート半導体デバイス
JP2006505949A (ja) 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化
TWI511292B (zh) 形成具有替代通道材料之鰭式場效電晶體設備的方法
JP2007501524A (ja) 全体的な設計目標を達成すべく、半導体デバイス中のキャリア移動度の可変な半導体デバイス
CN111755512A (zh) 一种半导体器件及其制备方法
US9953977B1 (en) FinFET semiconductor device
US10056382B2 (en) Modulating transistor performance
US9627411B2 (en) Three-dimensional transistor and methods of manufacturing thereof
US10347629B2 (en) FinFET device
US10141429B2 (en) FinFET having isolation structure and method of forming the same
JP2023550247A (ja) ナノワイヤ・コアを有する強誘電体電界効果トランジスタ
US20050009250A1 (en) Ultra short channel field effect transistor and method of fabricating the same
US10998311B2 (en) Fabricating gate-all-around transistors having high aspect ratio channels and reduced parasitic capacitance
US9373721B2 (en) Methods of forming a non-planar ultra-thin body semiconductor device and the resulting devices
KR100483564B1 (ko) 전계 효과 트랜지스터 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6310695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150