CN107958843A - 一种鳍式场效晶体管及其制作方法 - Google Patents
一种鳍式场效晶体管及其制作方法 Download PDFInfo
- Publication number
- CN107958843A CN107958843A CN201711174987.9A CN201711174987A CN107958843A CN 107958843 A CN107958843 A CN 107958843A CN 201711174987 A CN201711174987 A CN 201711174987A CN 107958843 A CN107958843 A CN 107958843A
- Authority
- CN
- China
- Prior art keywords
- fin
- semiconductor fin
- lamella
- effect transistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 238000002353 field-effect transistor method Methods 0.000 title abstract description 5
- 230000005669 field effect Effects 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims description 82
- 241000446313 Lamella Species 0.000 claims description 51
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 27
- 229910052760 oxygen Inorganic materials 0.000 claims description 27
- 239000001301 oxygen Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 230000000007 visual effect Effects 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 208000002925 dental caries Diseases 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
本发明公开了一种鳍式场效晶体管及其制作方法，本发明在鳍垂直方向上得到相同厚度的栅极层，在鳍(FIN)中间还具有中空的鳍片形空腔，能有效降低鳍有效沟道底部的漏电。本发明的鳍式场效应晶体管(FinFET)的制造工艺中，通过伪鳍形成中空的鳍结构，能降低漏电；另外，鳍的上下厚度一致，器件性能能得到显著的提升。
Description
技术领域
本发明涉及一种半导体制作工艺，尤其涉及一种鳍式场效晶体管及其制作方法。
背景技术
随着半导体器件的尺寸按比例缩小，出现了阈值电压随沟道长度减小而下降，漏电流增加等问题，也即，在半导体器件中产生了短沟道效应。为了应对来自半导体设计和制造方面的挑战，导致了鳍片场效应晶体管，即FinFET的发展。
业界在14nm开始采用鳍式场效应晶体管(FinFET，Fin Field-EffectTransistor)结构。一般的，为了利于填充，鳍(Fin)侧壁会有一定角度，上窄下宽，会造成性能上的差异，且容易产生漏电现象。
发明内容
本发明为解决现有技术中的上述问题提出的一种能有效降低鳍的有效沟道底部的漏电的同时，鳍的上下厚度一致，能提高器件性能的鳍式场效晶体管及其制作方法。
本发明首先提供一种用于鳍式场效晶体管的制作方法。
为实现上述目的，本发明采用以下技术方案：
一种用于鳍式场效晶体管的制作方法，包括以下步骤：
S1提供一半导体衬底，在所述半导体衬底上形成一埋氧层；
S2在所述埋氧层上形成第一半导体鳍片层；
S3在经S2步骤处理后的所述第一半导体鳍片层的外表面的顶面和侧面形成第二半导体鳍片层；
S4去除所述第一半导体鳍片层以形成所述第二半导体鳍片层内的鳍片形空腔；
S5在所述第二半导体鳍片层外表面的顶面和侧面，以及埋氧层的上表面形成一栅氧化层；
S6在所述栅氧化层上表面形成一栅极层；
S7图案化所述栅氧化层和栅极层，使所述栅氧化层和栅极层的两端面的所述第二半导体鳍片层以俯视的视角中被暴露；
S8继续进行栅极工艺及源漏极制备工艺，并最终形成鳍式场效晶体管。
为了进一步优化上述技术方案，本发明所采取的技术措施为：
优选的，在所述S3和S4步骤之间还包括步骤S301：图案化所述第二半导体鳍片层，使所述第二半导体鳍片层的两端面的所述第一半导体鳍片层以俯视的视角中被暴露。
更优选的，所述第二半导体鳍片层的侧面上下厚度一致。
更优选的，所述第二半导体鳍片层的侧面与所述埋氧层形成75°-90°的夹角。
更优选的，所述S3步骤中形成第二半导体鳍片层的方法为外延生长。
更优选的，所述第二半导体鳍片层材料为SiGe。
更优选的，所述第二半导体鳍片层厚度为2-25nm。
更优选的，所述第二半导体鳍片层为多层结构。
本发明还提供一种鳍式场效晶体管。
根据上述的用于鳍式场效晶体管的制作方法制造的鳍式场效晶体管，包括：
一半导体衬底，水平设置；
一埋氧层，水平设置于所述半导体衬底上；
一半导体鳍片，水平设置于所述埋氧层上；
一鳍片形空腔，沿所述半导体鳍片长度方向设置于所述半导体鳍片内，并穿通所述半导体鳍片两端面，所述鳍片形空腔底面为所述埋氧层上表面；
一栅氧化层，正交于所述半导体鳍片的中部设置，并覆盖所接触的半导体鳍片的外表面的两侧面和顶面，以及覆盖所接触的埋氧层上表面；
一栅极层，“Π”型设置于所述栅氧化层上；
一源极和一漏极，相对设置于所述栅极层两侧的半导体鳍片上。
本发明采用上述技术方案，与现有技术相比，具有如下技术效果：
根据本发明的优化鳍式场效晶体管结构的制造方法在鳍垂直方向上得到相同厚度的栅极层，在鳍(FIN)中间还具有中空的鳍片形空腔，能有效降低鳍有效沟道底部的漏电。本发明的鳍式场效应晶体管(FinFET)的制造工艺中，通过伪鳍形成中空的鳍结构，能降低漏电；另外，鳍的上下厚度一致，器件性能能得到显著的提升。
附图说明
图1为本发明一种优选实施例中完成步骤S2后的结构剖面示意图；
图2为本发明一种优选实施例中完成步骤S3后的结构剖面示意图；
图3为本发明一种优选实施例中完成步骤S4后的结构剖面示意图；
图4为本发明一种优选实施例中完成步骤S4后的俯视结构示意图；
图5为本发明一种优选实施例中完成步骤S7后的结构剖面示意图；
图6为本发明一种优选实施例中完成步骤S7后的俯视结构示意图；
图7为本发明一种优选实施例中完成步骤S301后的结构剖面示意图；
图8为本发明一种优选实施例中完成步骤S301后的俯视结构示意图；
图9为本发明一种优选实施例中双栅极鳍式场效应晶体管的制作流程示意图；
图10为本发明一种优选实施例中双栅极鳍式场效应晶体管的制作流程示意图；
附图标记为：
1埋氧层；2第一半导体鳍片层；3第二半导体鳍片层；4鳍片形空腔；5栅氧化层；6栅极层。
具体实施方式
本发明提供了一种鳍式场效晶体管及其制作方法。
下面通过具体实施例对本发明进行详细和具体的介绍，以使更好的理解本发明，但是下述实施例并不限制本发明范围。
本发明的鳍式场效晶体管的制作方法，包括以下步骤：
如图1所示，S1提供一半导体衬底，在所述半导体衬底上形成一埋氧层1；
S2在所述埋氧层1上形成第一半导体鳍片层2；
所述半导体衬底为Si，所述埋氧层为(SOI，Silicon-On-Insulator)即绝缘体上硅；形成所述埋氧层的方法为沉积；形成所述第一半导体鳍片层2的方法为沉积后图案化；
如图2所示，S3在经S2步骤处理后的所述第一半导体鳍片层2的外表面的顶面和侧面形成第二半导体鳍片层3；
所述形成第二半导体鳍片层3的工艺为外延生长；
如图3和图4所示，S4去除所述第一半导体鳍片层2以形成所述第二半导体鳍片层3内的鳍片形空腔4；所述去除第一半导体鳍片层2的工艺方法为湿法刻蚀；
如图5和图6所示，S5在所述第二半导体鳍片层3外表面的顶面和侧面，以及埋氧层1的上表面形成一栅氧化层5；所述形成栅氧化层5的工艺为沉积；
S6在所述栅氧化层5上表面形成一栅极层6；形成所述栅极层6的工艺为沉积；
S7图案化所述栅氧化层5和栅极层6，使所述栅氧化层5和栅极层6的两端面的所述第二半导体鳍片层3以俯视的视角中被暴露；
S8继续进行栅极工艺及源漏极制备工艺，并最终形成鳍式场效晶体管。
如图7和图8所示，在一种较佳的实施例中，在所述S3和S4步骤之间还包括步骤S301：图案化所述第二半导体鳍片层3，使所述第二半导体鳍片层3的两端面的所述第一半导体鳍片层2以俯视的视角中被暴露。将所述第一半导体鳍片层2的端面，即图7中的正面位置，在图8的视角中将第二半导体鳍片层3的两端面进行图案化，将两端面的位于第一半导体鳍片层2正下方的第二半导体鳍片层3暴露出来，一来以便于后续更好的刻蚀掉第一半导体鳍片层2，二来利于两端面的平整化；
进一步的，在一种较佳的实施例中，所述第二半导体鳍片层3的侧面上下厚度一致。
更进一步的，在一种较佳的实施例中，所述第二半导体鳍片层3的侧面与所述埋氧层1形成75°-90°的夹角。在形成夹角后能利于后续的离子注入工艺。
再进一步的，在一种较佳的实施例中，所述S3步骤中形成第二半导体鳍片层3的方法为外延生长。
在一种较佳的实施例中，所述第二半导体鳍片层3材料为SiGe。
进一步的，在一种较佳的实施例中，所述第二半导体鳍片层3厚度为2-25nm。
再进一步的，在一种较佳的实施例中，所述第二半导体鳍片层3为多层结构。
本发明还提供一种鳍式场效晶体管，包括：
一半导体衬底(未示出)，水平设置；
一埋氧层1，水平设置于所述半导体衬底上；
一第二半导体鳍片层3，水平设置于所述埋氧层1上；
一鳍片形空腔4，沿所述半导体鳍片长度方向设置于所述半导体鳍片内，并穿通所述半导体鳍片两端面，所述鳍片形空腔4底面为所述埋氧层1上表面；
一栅氧化层5，正交于所述第二半导体鳍片层3的中部设置，并覆盖所接触的第二半导体鳍片层3的外表面的两侧面和顶面，以及覆盖所接触的埋氧层1上表面；
一栅极层6，“Π”型设置于所述栅氧化层5上；
一源极和一漏极，相对设置于所述栅极层6两侧的第二半导体鳍片层3上。
综上所述，根据本发明的优化鳍式场效晶体管结构的制造方法在鳍垂直方向上得到相同厚度的栅极层，在鳍(FIN)中间还具有中空的鳍片形空腔，能有效降低鳍有效沟道底部的漏电。本发明的鳍式场效应晶体管(FinFET)的制造工艺中，通过伪鳍形成中空的鳍结构，能降低漏电；另外，鳍的上下厚度一致，器件性能能得到显著的提升。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (9)
1.一种鳍式场效晶体管的制作方法，其特征在于，包括以下步骤：
S1提供一半导体衬底，在所述半导体衬底上形成一埋氧层；
S2在所述埋氧层上形成第一半导体鳍片层；
S3在经S2步骤处理后的所述第一半导体鳍片层的外表面的顶面和侧面形成第二半导体鳍片层；
S4去除所述第一半导体鳍片层以形成所述第二半导体鳍片层内的鳍片形空腔；
S5在所述第二半导体鳍片层外表面的顶面和侧面，以及埋氧层的上表面形成一栅氧化层；
S6在所述栅氧化层上表面形成一栅极层；
S7图案化所述栅氧化层和栅极层，使所述栅氧化层和栅极层的两端面的所述第二半导体鳍片层以俯视的视角中被暴露；
S8继续进行栅极工艺及源漏极制备工艺，并最终形成鳍式场效晶体管。
2.根据权利要求1所述的鳍式场效晶体管的制作方法，其特征在于：在所述S3和S4步骤之间还包括步骤S301：图案化所述第二半导体鳍片层，使所述第二半导体鳍片层的两端面的所述第一半导体鳍片层以俯视的视角中被暴露。
3.根据权利要求1或2所述的鳍式场效晶体管的制作方法，其特征在于：所述第二半导体鳍片层的侧面上下厚度一致。
4.根据权利要求1或2所述的鳍式场效晶体管的制作方法，其特征在于：所述第二半导体鳍片层的侧面与所述埋氧层形成75°-90°的夹角。
5.根据权利要求1或2所述的鳍式场效晶体管的制作方法，其特征在于：所述S3步骤中形成第二半导体鳍片层的方法为外延生长。
6.根据权利要求5所述的鳍式场效晶体管的制作方法，其特征在于：所述第二半导体鳍片层材料为SiGe。
7.根据权利要求5所述的鳍式场效晶体管的制作方法，其特征在于：所述第二半导体鳍片层厚度为2-25nm。
8.根据权利要求5所述的鳍式场效晶体管的制作方法，其特征在于：所述第二半导体鳍片层为多层结构。
9.一种根据权利要求1-8任一项所述的鳍式场效晶体管的制作方法制造的鳍式场效晶体管，包括：
一半导体衬底，水平设置；
一埋氧层，水平设置于所述半导体衬底上；
一半导体鳍片，水平设置于所述埋氧层上；
一鳍片形空腔，沿所述半导体鳍片长度方向设置于所述半导体鳍片内，并穿通所述半导体鳍片两端面，所述鳍片形空腔底面为所述埋氧层上表面；
一栅氧化层，正交于所述半导体鳍片的中部设置，并覆盖所接触的半导体鳍片的外表面的两侧面和顶面，以及覆盖所接触的埋氧层上表面；
一栅极层，“Π”型设置于所述栅氧化层上；
一源极和一漏极，相对设置于所述栅极层两侧的半导体鳍片上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711174987.9A CN107958843A (zh) | 2017-11-22 | 2017-11-22 | 一种鳍式场效晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711174987.9A CN107958843A (zh) | 2017-11-22 | 2017-11-22 | 一种鳍式场效晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107958843A true CN107958843A (zh) | 2018-04-24 |
Family
ID=61963920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711174987.9A Pending CN107958843A (zh) | 2017-11-22 | 2017-11-22 | 一种鳍式场效晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107958843A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211913A (zh) * | 2006-12-27 | 2008-07-02 | 三星电子株式会社 | 半导体装置和制造该半导体装置的方法 |
| CN103915483A (zh) * | 2012-12-28 | 2014-07-09 | 瑞萨电子株式会社 | 具有被改造以减少漏电流的沟道芯部的场效应晶体管及制作方法 |
| US9496363B1 (en) * | 2015-10-14 | 2016-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET isolation structure and method for fabricating the same |
-
2017
- 2017-11-22 CN CN201711174987.9A patent/CN107958843A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211913A (zh) * | 2006-12-27 | 2008-07-02 | 三星电子株式会社 | 半导体装置和制造该半导体装置的方法 |
| CN103915483A (zh) * | 2012-12-28 | 2014-07-09 | 瑞萨电子株式会社 | 具有被改造以减少漏电流的沟道芯部的场效应晶体管及制作方法 |
| US9496363B1 (en) * | 2015-10-14 | 2016-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET isolation structure and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI455316B (zh) | 高壓多閘極元件及其製造方法 | |
| CN104299905B (zh) | 无结晶体管及其制造方法 | |
| CN104425594B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN108231594B (zh) | 一种FinFET器件的制作方法 | |
| CN109300789A (zh) | 半导体结构及其形成方法 | |
| CN104752211A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104425607B (zh) | 无结晶体管及其制作方法 | |
| CN205749689U (zh) | 一种鳍式场效应晶体管寄生电容的测试结构 | |
| CN104009078A (zh) | 无结晶体管及其制造方法 | |
| CN106711214A (zh) | 栅极全包覆式纳米线场效晶体管装置 | |
| CN103177963B (zh) | 一种FinFET器件的制造方法 | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| CN107958843A (zh) | 一种鳍式场效晶体管及其制作方法 | |
| CN104347416B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| CN103390555B (zh) | 金属氧化物半导体晶体管的制作方法 | |
| JP5784652B2 (ja) | 半導体装置 | |
| KR20090081603A (ko) | 3차원 트랜지스터의 자기정렬 제조방법 | |
| CN107068764B (zh) | 半导体器件制备方法 | |
| CN105280645A (zh) | 半导体结构与其制作方法 | |
| CN108630752A (zh) | 半导体结构及其形成方法 | |
| CN108493249A (zh) | Soi嵌入式三栅极晶体管及其制造方法 | |
| CN104979385B (zh) | 隧道场效应晶体管及其制作方法 | |
| CN104681445B (zh) | 制作FinFET的方法 | |
| CN104217945B (zh) | 双极晶体管、半导体器件和双极晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180424 |
|
| RJ01 | Rejection of invention patent application after publication |