JP2008058993A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2008058993A JP2008058993A JP2007280995A JP2007280995A JP2008058993A JP 2008058993 A JP2008058993 A JP 2008058993A JP 2007280995 A JP2007280995 A JP 2007280995A JP 2007280995 A JP2007280995 A JP 2007280995A JP 2008058993 A JP2008058993 A JP 2008058993A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- circuit
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
Abstract
小しかつ列毎反転駆動を行うことにより高画質表示を可能とすることを目的とし、また、
液晶駆動の基準電圧の交流化回路を液晶ドライバに内蔵することで電源回路の回路規模を
縮小するを目的とする。
【解決手段】入力される基準電圧と交流化信号から交流化駆動する2通りの交流化基準電
圧を生成する電圧生成手段と表示データ、前記2通りの交流化基準電圧と交流化信号から
液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換して出力する手
段を持つ構成としたので、同一液晶ドライバ内の出力は互いに交流化のタイミングが異な
る液晶駆動電圧とすることができる。
【選択図】 図1
Description
り液晶パネルを駆動させて、表示デ−タを高画質でディスプレイさせる装置に関するもの
である。
来例の説明において使用する符号は、各例ごとに独立したものである。従って、ある従来
例の説明において使用した符号と同一の符号を、他の従来例の説明において全く異なる部
分に付して使用する場合もある。
する。
。図62は液晶パネルの両側に液晶ドライバを配置した場合の液晶表示装置の構成図、図
63は液晶基準電圧と交流化信号とのタイミング図である。図64は液晶パネルの片側に
液晶ドライバを配置した場合の液晶表示装置の構成図、図65は液晶基準電圧と交流化信
号とのタイミング図である。
、203は液晶ドライバを制御する制御信号群、204はタイミング制御回路、205は
表示データ202のラッチタイミングを制御する制御信号、206は表示データ、207
は表示を行うタイミング信号、208はラッチアドレス制御回路、209はラッチアドレ
ス制御回路208で生成したラッチ信号群、210は表示データ206を順次ラッチする
ラッチ回路、211はラッチ回路210ラッチした表示データ、212は表示データ21
1をタイミング信号207で同時にラッチするラッチ回路、213はラッチ回路212に
ラッチした表示データ、214はロジック電圧レベルを液晶駆動電圧レベルに変換するレ
ベルシフタ、215はレベルシフタ214で電圧レベルを変換した表示データ、216は
液晶駆動電圧の基準電圧、217は基準電圧216を基に液晶駆動電圧を生成する液晶駆
動回路、218は液晶パネルを駆動する液晶駆動信号群である。
タイミングを示す交流化信号、403、404はそれぞれ交流化され、互いにタイミング
が異なる基準電圧、405は液晶パネル411のゲート線を駆動する走査ドライバ、40
6は走査ドライバ405で駆動する液晶パネル411のゲート線、407は液晶パネル4
11の上側に配置したデータ線を駆動する液晶ドライバ、408は液晶ドライバ407が
駆動するデータ線、409は液晶パネル411の下側に配置したデータ線を駆動する液晶
ドライバ、410は液晶ドライバ409が駆動するデータ線、411は液晶パネルである
。
タイミングを示す交流化信号、603は交流化された基準電圧、604は液晶パネル60
8のゲート線を駆動する走査ドライバ、605は走査ドライバ604で駆動する液晶パネ
ル608のゲート線、606は液晶パネル608の上側に配置したデータ線を駆動する液
晶ドライバ、607は液晶ドライバ606が駆動するデータ線、608は液晶パネルであ
る。
いて、システムからの4画素、階調3ビット合計12ビットの表示データ202は順次転
送され、4画素毎、40回合計160画素分の表示データがラッチアドレス制御回路20
8で生成されるラッチ信号209でラッチ回路210にラッチされる。ラッチされた表示
データ211は走査ドライバのゲート選択信号に同期したタイミング信号207で160
画素分同時にラッチ回路212にラッチされる。表示データ213はレベルシフタ214
で電圧レベルが変換され、液晶駆動レベルに電圧変換された表示データ215に変換され
る。液晶駆動回路217では、基準電圧216のV7からV0の8レベルの内、表示データ
215に対応した電圧レベルが選択され液晶駆動信号218として出力される。このよう
にすることで、液晶パネルを駆動することができる。
て印加される電圧により表示輝度が異なり、V7からV0の8レベルの電圧を印加すること
で8階調表示を実現している。さらに、共通電極に対して正極性、負極性の同じ電圧が印
加された場合は輝度が同じになり、液晶パネルの焼け付きを防止するため周期的に印加電
圧を正極性、負極性とする交流駆動を行う必要がある。
る。図62は液晶ドライバを液晶パネルの上下に配置した場合の構成図であり、図63は
交流化した基準電圧のタイミングを示した図である。電源回路401では交流化信号40
2に同期して交流化した上側ドライバ用基準電圧403と下側ドライバ用基準電圧404
が生成される。上側液晶ドライバ用基準電圧403と下側液晶ドライバ用基準電圧404
は、互いに正極性、負極性のタイミングが逆となっている。走査ドライバ405は1ライ
ンずつ順次ゲート線406を選択し、選択されたラインを上側液晶ドライバと下側液晶ド
ライバが1列毎に駆動する。従って、走査ドライバ405で順次駆動する同一のゲート線
上の液晶セルを1列毎に正極性、負極性交互に駆動することができる。
図65は交流化した基準電圧のタイミングを示した図である。電源回路601では交流化
信号602に同期して交流化した基準電圧603を生成する。走査ドライバ604は1ラ
インずつ順次ゲート線605を選択し、選択されたラインを上側液晶ドライバが駆動する
。従って、走査ドライバ604で順次駆動する同一のゲート線上の液晶セルは1ライン全
て同一に正極性または負極性の駆動となる。
ルの印加電圧が交互に反転するため、液晶駆動時の電流が小さくなり、列毎反転駆動を行
わない場合に比べ表示品質が良くなるという利点をもっている。そこで従来の液晶ドライ
バは、液晶ドライバを液晶パネルの上下に配置していた。一方、液晶表示装置は高画質表
示だけでなく、小型軽量化の要求が強い。液晶ドライバを片側に配置することは、この小
型軽量化を容易にする。しかし液晶ドライバを液晶パネルの片側に配置した場合、液晶ド
ライバは基準電圧216に基づき液晶駆動電圧を生成しているので、同一液晶ドライバ内
の各出力は交流化のタイミングが同じとなる。従って、列毎反転駆動を行うことができず
、液晶パネルの列毎反転駆動を行う場合に比較して表示品質が劣化する問題があった。
0T)を用いるものとする。なお、該データドライバの詳細については、日立LCDコン
トローラ/ドライバLSIデータブック(株式会社日立製作所半導体事業本部19994
年3月発行の933頁から947頁)に記載されている。
示装置の構成図、図68は走査回路の詳細を示したブロック図、図69は液晶ドライバL
SIのプロセス耐圧を示す図、図70は液晶の電圧、輝度特性を示す図、図71は液晶基
準電圧と交流化信号とのタイミング図である。
号202はシステムからの表示データ,表示同期信号、203は液晶パネルの上側に配置
した上側データドライバ212への表示データ,表示同期信号、204は液晶パネルの下
側に配置したデータドライバ213への表示データ,表示同期信号、205は走査回路の
表示同期信号、206は走査回路、207は走査回路206で順次選択されるゲート駆動
信号を指している。
12への液晶駆動電圧の基準電圧、211は下側データドライバ213への液晶駆動電圧
の基準電圧、212は上側データドライバ、213は下側データドライバ、214は上側
データドライバ212の液晶駆動電圧、215は下側ドライバ213の出力する液晶駆動
電圧、216は640×3(R、G、B)×480ドットの液晶パネルを指している。
ている。以下、各データドライバ217をその配置順に、217−1,217−2,・・・,217−6と呼ぶ。また、図面上明らかではないが、下側データドライバ213も、
同様に、160出力のデータドライバ217を6個備えている。つまり、この例ではデー
タドライバを合計12個(上側データドライバ212が6個、下側データドライバ213
が6個)備えている。なお、以下の説明においては、下側データドライバ213を構成す
る6個のデータドライバを、それぞれ、217−1',217−2',・・・,217−6'と呼ぶ。
同様に、符号219はタイミング信号群、220は表示データ、221は表示のタイミン
グを示す表示タイミング信号、222はラッチアドレス制御回路、223はラッチアドレ
ス制御回路222で生成したラッチ信号群、224は表示データ220を順次ラッチする
ラッチ回路、225はラッチ回路224でラッチした表示データ、226は表示データ2
25を表示タイミング信号221で同時にラッチするラッチ回路、227はラッチ回路2
26にラッチした表示データ、228はロジック電圧レベルを液晶駆動電圧レベルに変換
するレベルシフタ、229はレベルシフタ228で電圧レベルを変換した表示データ、2
30は基準電圧210を基に液晶駆動電圧を生成する液晶駆動回路、231は液晶パネル
を駆動する液晶駆動信号群を指している。
はシフトレジスタ、303はシフトレジスタ302のシフト出力信号、304はレベルシ
フト回路、305はシフト出力信号303をレベルシフト回路304で電圧レベル変換し
たシフト出力信号、306はシフト出力信号305に基づいて生成するゲート駆動回路を
指している。
。
ローラ201で、12ビット(=4画素×階調3ビット)からなる表示データ,同期信号
203,204に変換される。そして、表示データ,同期信号203は上側ドライバ21
2へ、一方、表示データ,同期信号204は下側ドライバ213へ順次転送される。
、表示データ220を、4画素分づつラッチする。この例では、各ラッチ回路224が該
ラッチ動作を40回繰り返すことで、1つのラッチ回路224(つまり、1つのデータド
ライバ217)当たり、160画素分のデータをラッチしている。12個のデータドライ
バ217のラッチ回路224がそれぞれ160画素分づつのデータを順次ラッチすること
で、1ライン分の表示データをラッチできる。各ラッチ回路224は、ラッチした表示デ
ータを表示データ225として出力する。
1で、該表示データ225を同時にラッチする。つまり、640画素分の表示データが同
時にラッチされる。ラッチ回路226は、このラッチした表示データを、表示データ22
7としてレベルシフト回路228へ出力する。
レベルを変換し、表示データ229として出力する。
準電圧211)に含まれている8種類の電圧レベルのうち、表示データ229に対応した
電圧レベルを選択し、液晶駆動信号231として出力する。なお、上側ドライバ用基準電
圧210、下側ドライバ用基準電圧211は、電源回路209が交流同期信号208に基
づいて生成するものであり、交流化された8種類のレベルの電圧(V7,V6,V5,V
4,V3,V2,V1,V0)からなる。上側ドライバ用の基準信号210と、下側ドラ
イバ用の基準信号211とでは、交流タイミングが異なっている。
中の水平同期信号に同期して動作し、シフト出力信号303を出力する。レベルシフト回
路304は、このシフト出力信号303の電圧レベルを液晶駆動レベルに電圧変換して、
シフト出力信号305として出力する。
動信号207を生成し出力する。このゲート駆動信号207が、液晶パネル213のゲー
ト線を、1ラインつづ順次選択状態としてゆく。
対応した8階調表示を実現できる。
、この共通電極に印加する電圧を変えることで、階調表示が可能である。例えば、図67
,図68を用いて説明した例では、8種類のレベルの電圧(V7〜V0)の内のいずれか
を表示データにあわせて選択し印加することで、8階調表示を実現している。その一方で
、印加される電圧の大きさが同じでありさえすれば、その電圧の正負に関わらず、液晶は
その輝度が同じになる。つまり、共通電極に対して正極性、負極性の同じ電圧が印加され
た場合は、輝度が同じとなる。そのため、液晶パネルでは、周期的に印加電圧の極性(正
極性/負極性)を変更する交流駆動を行うことで、液晶パネルの表示劣化につながる焼け
付きを防止している。この交流駆動を行うために、現在の液晶パネルでは、液晶駆動電圧
が10V以上となっている。
。
と、液晶駆動電圧で動作する高耐圧回路と、で構成されている。例えば、図65における
破線232で囲んだ回路および図68における破線307で囲んだ回路が、高耐圧回路で
ある。そのため、両者(高耐圧回路,低耐圧回路)を連携して動作させるためには、低耐
圧回路からの信号を高耐圧回路の電圧レベルに変換するためのレベルシフト回路が必要で
ある。
るものである。但し、上側ドライバ用の基準信号210と下側ドライバ用の基準信号21
1とでは、互いに異なるタイミングで交流化されている(図71参照)。従って、上側デ
ータドライバ212が正極性の液晶駆動電圧214を出力している間は、下側データドラ
イバ213は負極性の液晶駆動電圧215を出力している。逆に、上側データドライバ2
12が負極性の液晶駆動電圧214を出力している間は、下側データドライバ213は正
極性の液晶駆動電圧215を出力している。また、走査回路206は1ラインずつ順次ゲ
ート線を選択している。そして、選択されたライン上の画素の内、奇数番目の画素は上側
データドライバ212によって、一方、偶数番目の画素は下側データドライバ213によ
って駆動されている。これにより、同一のゲート線上の液晶セルは、1列置きに、異なっ
た極性(正極性/負極性)の電圧で駆動されることになる。
晶パネルの上側のみに配置したものである。
液晶表示コントローラである。同様に、符号702はシステムからの表示データ,表示同
期信号、703は液晶パネルの上側に配置したデータドライバの表示データ,表示同期信
号、704は走査回路の表示同期信号を指す。また、符号705は交流同期信号、706
は電源回路、707は上側に配置したデータドライバへの液晶駆動電圧の基準電圧、70
8は上側データドライバ、709は上側データドライバ708の出力する液晶駆動電圧、
710は640×3(R、G、B)×480ドットの液晶パネルを指す。
備えている。以下、各データドライバ217を、その位置に応じてデータドライバ217
−1,データドライバ217−2,・・・,データドライバ217−12と呼ぶ。
期信号702を、合計12ビット(=4画素×階調3ビット)の表示データ,同期信号7
03に変換し、上側ドライバ708に順次転送する。
ッチ信号223で、4画素毎に40回、合計160画素分の表示データをラッチする。な
お、ラッチ信号223は、ラッチアドレス制御回路222によって生成されるものである
。12個のデータドライバ217がそれぞれ160画素分の表示データをラッチすること
で、1ライン分の表示データをラッチ可能となっている。各ラッチ回路224は、ラッチ
したデータを表示データ225として出力する。
で、該表示データ225を同時にラッチする。つまり、640画素分の表示データが同時
にラッチされる。ラッチ回路226は、このラッチした表示データを、表示データ227
としてレベルシフト回路228へ出力する。
レベルを変換し、表示データ229として出力する。
準電圧211)に含まれている8種類の電圧レベルの中から表示データ229に対応した
電圧レベルを選択し、当該電圧レベルの電圧を液晶駆動信号231として出力する。なお
、上側ドライバ用基準電圧210、下側ドライバ用基準電圧211は、電源回路706が
交流同期信号705に基づいて生成するものであり、交流化された8種類のレベルの電圧
(V7,V6,V5,V4,V3,V2,V1,V0)からなる。
イン毎に順次ゲート駆動信号207を生成する。このゲート駆動信号207が、液晶パネ
ルのゲート線を、1ラインづつ順次選択状態としてゆく。
表示データに対応した8階調表示を実現している。
いて説明する。
流同期信号705に同期して、電源回路706で生成されるものである。これにより、同
一のゲート線上のすべての液晶セルは、その時々において定められる同一の極性(正極性
または負極性)の電圧で駆動されることになる。
330T)を用いている。なお、この低耐圧データドライバHD66330Tの詳細につ
いては、日立LCDコントローラ/ドライバLSIデータブック(株式会社日立製作所半
導体事業本部19994年3月発行の948頁から965頁)に記載されている。
液晶表示装置の構成図、図74は液晶基準電圧と交流化信号とのタイミング図である。
802はシステムからの表示データ,表示同期信号、803は液晶パネルの上側に配置し
たデータドライバへの表示データ,表示同期信号、804は走査回路の表示同期信号、8
05はレベルシフト回路、806はレベルシフトした表示同期信号、807は走査回路、
808は走査回路807が出力するゲート駆動信号を指す。また、符号809は交流同期
信号、810は電源回路、811は上側に配置したデータドライバへの液晶駆動電圧の基
準電圧、812は交流基準電圧、813は上側データドライバ、814は上側データドラ
イバ813の液晶駆動電圧、815は640×3(R、G、B)×480ドットの液晶パ
ネルを指す。
個備えている。以下、各データドライバ816を、その配置位置に応じて、データドライ
バ816−1,データドライバ816−2,・・・,データドライバ816−10と呼ぶ
。
820は表示のタイミングを示す表示タイミング信号、821はラッチアドレス制御回路
、822はラッチアドレス制御回路821で生成したラッチ信号群、823は表示データ
819を順次ラッチするラッチ回路、824はラッチ回路823でラッチした表示データ
、825は表示データ824を表示タイミング信号820で同時にラッチするラッチ回路
、826はラッチ回路825にラッチした表示データ、827は基準電圧811を基に液
晶駆動電圧を生成する液晶駆動回路、828は液晶パネルを駆動する液晶駆動信号群を指
す。
動作について、図73、図74を用いて説明する。
期信号802を、18ビット(=3画素×階調6ビット)の表示データ,同期信号803
に変換し、これを上側ドライバ813に順次転送する。
るラッチ信号822で、この表示データ,同期信号803を、3画素分づつ64回、合計
192画素分をラッチする。合計10個のデータドライバ816が、順次、それぞれ19
2画素分のデータをラッチすることで、1ライン分の表示データがラッチ回路823にラ
ッチされ、表示データ824として出力する。次に、各ラッチ回路825は、走査回路8
07のゲート選択信号に同期した表示同期信号820で、640×3画素分の該表示デー
タ824を同時にラッチする。
11の中から、表示データ826に対応した電圧レベルを選択し、当該電圧レベルの電圧
を液晶駆動信号828として出力する。なお、上側ドライバ用基準電圧811は、電源回
路810が交流同期信号809に基づいて生成するものであって、交流化された9種類の
電圧レベルの電圧(V8,V7,V6,V5,V4,V3,V2,V1,V0)からなる
。
圧に同期して、対向電極電圧(Vcom)をも交流化するものである。
ベルが正極性、負極性ともに0Vから5Vの範囲内に収まる。そのため、データドライバ
を小チップサイズ化が可能な低耐圧回路で構成することができる。
異なったものとなってしまう。そのため、表示同期信号804の電圧レベルを、レベルシ
フト回路805によって走査回路807に合わせて変換した上で、表示同期信号806と
して走査回路807に入力するようにしている。そして、走査回路807は、該表示同期
信号806中の水平同期信号に同期して、1ライン毎に順次ゲート駆動信号808を生成
し出力する。該ゲート駆動信号808によって、液晶パネル815のゲート線が1ライン
づつ順次選択状態とされる。
ータに対応した64階調表示を実現できる。
て基準信号811を生成する。これと並行して、電源回路810は、対向電極電圧(Vc
om)をも該交流化信号に同期して交流化する。このように基準信号811と対向電極電
圧との両方を交流化することで、該基準信号811の変動幅を0Vから5Vの範囲内に収
めつつ、液晶にかかる電圧を交流化することができる。この例では、対向電極電圧(Vc
om)を交流化しているため、同一のゲート線上の液晶セルに印加される電圧の極性(正
極性/負極性)は、画素によって異なることはない。当該ゲート線上のいずれの画素にも
、その時々において定まる一方の極性の電圧が印加される。
軽量化が望まれている。本発明は、上記問題点に鑑みてなされたもので、この2つの要求
を同時に満足する液晶表示装置を提供することを目的とする。即ち、高画質化のため、液
晶セルを列毎に極性を反転して駆動する列毎反転駆動を行うことができ、また、液晶パネ
ルを駆動する駆動回路の小型化、高密度実装のため、液晶ドライバを液晶パネルの片側に
配置することのできる液晶表示装置を提供することを目的とする。
は、液晶セルの印加電圧が列毎交互に反転するため、液晶駆動時の共通電極に流れる電流
が小さくなり、列毎反転駆動を行わない場合に比べ表示品質が良くなるという利点をもっ
ている。このために、従来のデータドライバは、データドライバを液晶パネルの上下に配
置していた。一方、液晶表示装置は高画質表示だけでなく、小型軽量化の要求が強い。デ
ータドライバを片側に配置することは、この小型軽量化を容易にする。
圧216に基づき液晶駆動電圧を生成しているので、同一データドライバの内の各出力は
交流化のタイミングが同じとなる。従って、列毎反転駆動を行うことができず、液晶パネ
ルの列毎反転駆動を行う場合に比較して表示品質が劣化する問題があった。
ータドライバを低価格化するために、安価な汎用5V耐圧(低耐圧)プロセスを用いてチ
ップ面積を小さくしチップ単価を安くしている。5V耐圧のデータドライバを使用するた
めに、図66に示す共通電極交流駆動を行っていた。共通電極交流駆動は、表示データに
対応した液晶印加電圧の交流化と同じタイミングで共通電極を交流化することで、データ
ドライバを5V耐圧の範囲内で動作させることができる。
することができない。そのため、共通電極に流れる電流が大きくなり、列毎反転駆動を行
う場合に比較して表示品質が劣化する問題があった。この点を改善するため液晶パネル自
身の特性を良くする必要があり、歩留り等の要因を考慮すると液晶ディスプレイとしての
低価格化が困難になってきている。
しているため、電源回路の回路規模が大きくなり、液晶表示装置の周辺回路の小型化高密
度実装化を困難にしていた。さらに、走査ドライバの入力信号、データドライバの入力信
号のレベルを合わせるレベルシフト回路が外付けで、実装面積が増えるという問題もあっ
た。上述したように、液晶ディスプレイには、携帯型機器へ搭載するため高画質化ととも
に小型軽量化、低価格化が望まれている。本発明は、上記問題に鑑みてなされたもので、
これら三つの要求を同時に満足する液晶駆動LSIおよびそれを用いた液晶ディスプレイ
を提供することを目的とする。
路の小型化、高密度実装を行なうために、データドライバを液晶パネルの片側に配置しつ
つ、高画質化のために、液晶セルを列毎に極性を反転して駆動する列毎反転駆動を行うデ
ータドライバとそれを用いた液晶ディスプレイを提供することを目的とする。
イバのチップ面積を小さくし、データドライバ、液晶ディスプレイのコストを下げること
を目的とする。
、高密度実装された液晶ディスプレイを提供することを目的とする。
た。
片側に配置すれば、小型軽量化が容易になる。しかし、このような構成を採った場合、す
べてのデータドライバ217は、同じ基準電圧707に基づいて液晶駆動電圧を生成する
ことになる。そのため、すべてのデータドライバ217の出力について、その交流化のタ
イミングが同じとなる。つまり、その時々において各画素に印加される電圧の極性が、液
晶パネルの同一ライン上の全ての画素について同じとなる。このときの画素部の電流方向
を図75に示した。各画素に印加される電圧が、同一ライン上の画素について全て正極性
となっている場合には、対向電極(Com)よりも駆動電圧の方が電位が高い。そのため
、データドライバから各画素に対して電流が流れ込む。このため寄生抵抗の影響による画
質の劣化が顕著になりやすいという問題があった。
圧(低耐圧)プロセスを用いてチップ面積を小さくすることで、回路部品の大きな割合を
占めるデータドライバの低コスト化を図っている。そして、このような5V耐圧(低耐圧
)のデータドライバの使用を可能とするために、対向電極交流駆動を行っていた。既に述
べたとおり、対向電極交流駆動は、表示データに対応した液晶印加電圧の交流化と同じタ
イミングで対向電極電圧を交流化することで、データドライバを5V耐圧の範囲内で動作
させることを可能としたものである。
印加される電圧の極性が、同一ライン上のすべて画素について同じとなってしまう。また
、共通電極に流れる電流も大きくなってしまう。そのため、対向電極交流駆動を採用する
と、寄生抵抗の影響による画質の劣化が顕著になりやすいという問題があった。さらに、
この問題を改善するためには液晶パネル自身の特性を向上させなければならず、工程数、
歩留り等の要因を総合的に考慮すると液晶表示装置全体としての低価格化が困難になって
いた。
7、811、812)を電源回路(209,706,810)で交流化していたため、電
源回路の回路規模が大きくなり、液晶表示装置の周辺回路の小型化を困難にしていた。さ
らに、データドライバと走査回路との入力信号の電圧レベルを合わせるためにレベルシフ
ト回路必要となり、液晶表示装置の周辺回路の小型化を困難にしていた。
量化、低価格化が望まれているにもかかわらず、これを実現するには問題があった。
量化、低価格化)を同時に満足する液晶駆動LSIおよびそれを用いた液晶表示装置を提
供することを目的とする。
表示装置の小型軽量化(すなわち、液晶パネルを駆動する駆動回路の小型化、高密度実装
)、(2)各画素に印加する電圧の極性を列毎に反転して駆動することによる高画質化、
を可能としたデータドライバ、およびこれを用いた液晶表示装置を提供することを目的と
する。
格化が可能な液晶表示装置を提供することを目的とする。
を削減した、小型高密度実装の液晶表示装置を提供することを目的とする。
から交流化駆動する2通りの交流化基準電圧を生成する電圧生成手段と表示データ、前記
2通りの交流化基準電圧と交流化信号から液晶パネルに対して、各出力毎に交流化駆動の
異なる液晶印加電圧に変換して出力する手段を持つ。
化基準電圧を切り換える電圧切り換え手段と表示データ、前記2通りの交流化基準電圧と
交流化信号から液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換
して出力する手段を持つ。
圧生成手段と表示データ、交流化信号を保持する保持手段と前記表示データ、前記2通り
の交流化基準電圧と前記交流化信号から液晶パネルに対して、各出力毎に交流化信号に対
応した液晶印加電圧に変換して出力する手段を持つ。
生成する電圧生成手段と、生成された複数の階調電圧から保持手段に保持された表示デー
タに従って階調電圧を選択し、前記選択された階調電圧と交流化信号と反転基準電圧とか
ら、前記液晶パネルに対して、前記選択された階調電圧を反転基準電圧に対して反転また
は非反転の制御を行い、同一の表示データに対して異なる液晶印加電圧を出力する出力手
段とを、データドライバに設けた。
セスを用いる構成にした。
ルシフト回路を設け、該レベルシフト回路でデジタル入力信号を走査ドライバの内部で動
作する信号レベルにレベルシフトする。または、走査ドライバに、基準信号を入力し、入
力するデジタル入力信号の入力レベルを前記基準信号で制御するようにした。
えば、ある出力端子には非反転用の出力アンプを、また、他のある出力端子には、反転用
の出力アンプ回路を接続する。そして、外部からの信号に従ってこの接続関係を切り替え
ることで、前記2つの異なる電圧を前記出力端子から出力するようにした。
基準電圧よりも電圧の低い表示電圧を出力した出力端子とを、表示電圧を次回出力する前
に一旦接続するようにした。
、前記保持手段に保持されている表示データを、別途入力されるライン表示同期信号に同
期して、上記出力端子の本数分だけ同時に保持する第2保持手段と、別途生成された基準
電圧から、複数レベルの電圧からなる階調電圧を生成する電圧生成手段と、前記階調電圧
のうち前記第2保持手段に保持された表示データに対応したレベルの電圧を前記出力端子
毎に選択し、該選択した電圧を別途生成された反転基準電圧に対して反転または非反転し
た後、前記出力端子から出力する出力手段と、を有することを特徴とする液晶駆動LSI
が提供される。
段に入力されるデジタル入力信号を、該走査駆動LSI内部の動作信号レベルにまで、レ
ベルシフトするレベルシフト回路を備えてもよい。
ロセスを用いる構成とした。
、前記保持手段に保持されている表示データを、別途生成されるライン表示同期信号に同
期して、上記出力端子の本数分だけ同時に保持する第2保持手段と、別途生成された基準
電圧と、別途生成された交流化信号とから、交流化駆動に用いられる交流化された2種類
の交流化基準電圧を生成する電圧生成手段と、前記交流化基準電圧を、前記第2保持手段
に保持された表示データに対応したレベルの液晶駆動電圧に変換し、当該表示データに対
応する出力端子からそれぞれ出力する出力手段と、を有することを特徴とする液晶駆動L
SIが提供される。
の交流化基準電圧を生成する電圧生成手段と表示データ、前記2通りの交流化基準電圧と
交流化信号から液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換
して出力する手段を持つので、同一液晶ドライバ内の出力は互いに、交流化のタイミング
が異なる液晶駆動電圧とすることができる。
化基準電圧を切り換える電圧切り換え手段と表示データ、前記2通りの交流化基準電圧と
交流化信号から液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換
して出力する手段を持つので、同一液晶ドライバ内の出力は互いに、交流化のタイミング
が異なる液晶駆動電圧とすることができる。
生成する電圧生成手段を持つので、基準電圧を生成する電源回路の回路規模を小さくする
ことができる。
化のタイミングが異なる液晶駆動電圧とすることができる。
セスを用いる構成としたため、チップサイズの縮小を容易にすることができる。
あり、もう一方の基準電圧はデータドライバ内部で生成するため、基準電圧を生成する電
源回路の回路規模を小さくすることができる。
ライバの内部で動作する信号レベルにレベルシフトすることが可能なため、外付けのレベ
ルシフト回路を必要とせず、液晶ディスプレイの周辺回路の回路規模を低減することがで
きる。
前記基準信号で制御可能であるため、外付けのレベルシフト回路を必要とせず、液晶ディ
スプレイの周辺回路の回路規模を低減することができる。
なる電圧を出力端子から出力する。このようにすることで、必要な出力アンプの個数を減
らすことができる。
よりも電圧の低い表示電圧を出力した出力端子とを、表示電圧を次回出力する前に一旦接
続することで、液晶パネル内の残留電荷を利用して液晶駆動電力を低減できる。
第2保持手段は、保持手段に保持されている表示データを、ライン表示同期信号に同期し
て、出力端子の本数分だけ同時に保持する。出力手段は、階調電圧のうち2保持手段に保
持された表示データに対応したレベルの電圧を前記出力端子毎に選択する。そして、この
選択した電圧を反転基準電圧に対して反転または非反転した後、出力端子から出力する。
交流化された2種類の交流化基準電圧を生成している。第2保持手段は、保持手段に保持
されている表示データを、ライン表示同期信号に同期して、上記出力端子の本数分だけ同
時に保持する。出力手段は、交流化基準電圧を、第2保持手段に保持された表示データに
対応したレベルの液晶駆動電圧に変換する。そして、これを当該表示データに対応する出
力端子からそれぞれ出力する。
ライバ)内の出力を、互いに交流化のタイミングが異なる液晶駆動電圧とすることができ
る。また、交流駆動において必要となる2つの基準電圧のうち、一方は液晶駆動LSI(
データドライバ)内部で生成するため、基準電圧を生成する電源回路の回路規模を小さく
することができる。
は低耐圧プロセスを用いる構成としたため、チップサイズの縮小を容易にすることができ
る。
ライバの内部で動作する信号レベルにレベルシフトすることが可能なため、外付けのレベ
ルシフト回路を必要とせず、液晶ディスプレイの周辺回路の回路規模を低減することがで
きる。
の交流化基準電圧を生成する電圧生成手段と表示データ、前記2通りの交流化基準電圧と
交流化信号から液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換
して出力する手段を持つ構成としたので、同一液晶ドライバ内の出力は互いに、交流化の
タイミングが異なる液晶駆動電圧とすることができる。従って液晶ドライバを片側に配置
し実装面積を縮小し、高画質な列毎反転駆動を行うことができる。
化基準電圧を切り換える電圧切り換え手段と表示データ、前記2通りの交流化基準電圧と
交流化信号から液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換
して出力する手段を持つ構成としたので、同一液晶ドライバ内の出力は互いに、交流化の
タイミングが異なる液晶駆動電圧とすることができる。このため液晶ドライバを片側に配
置し実装面積を縮小し、高画質な列毎反転駆動を行うことができる。
生成する電圧生成手段を持つ構成としたので、基準電圧を生成する電源回路の回路規模を
小さくすることができる。
晶駆動電圧とすることができる。しかも、データドライバに入力される基準電圧は交流化
するための片側の基準電圧のみでよい。もう一方の基準電圧は、データドライバ内部で生
成する。つまり、本発明では、データドライバ自身が、交流化駆動において必要な2つの
基準電圧を1つの基準電圧から生成して、互いに交流化のタイミングが異なる液晶駆動電
圧を出力できる。そのため、基準電圧を生成する電源回路の回路規模を小さくすることが
できる。また、データドライバを液晶パネルの片側に配置し、小型化、高密度実装化を図
ることができる。さらに実装面積を縮小しつつ、高画質な列毎反転駆動を行うことができ
る。周辺回路の回路規模を低減し、液晶ディスプレイの小型軽量化を容易にすることがで
きる。
駆動電圧は高耐圧電圧レベル(10V以上)が出力可能である。その結果、表示品質が良
くない共通電極交流駆動を行わずに、高画質な列毎反転駆動を行うことができる。しかも
、出力回路のみに高耐圧プロセスを用いているため、チップ面積の低減が容易であり、低
価格化が可能である。
路を設けたことで、該レベルシフト回路によってデジタル入力信号を走査ドライバの内部
で動作する信号レベルにレベルシフトすることができる。そのため、外付けのレベルシフ
ト回路を必要とせず、液晶ディスプレイの周辺回路の回路規模を低減することができ、液
晶ディスプレイの小型軽量化が容易である。
前記基準信号で制御可能であるため、外付けのレベルシフト回路を必要とせず、液晶ディ
スプレイの周辺回路の回路規模を低減することができるため、液晶ディスプレイの小型軽
量化を容易にする。
499号の内容に対応するものである。また、第6,第7の実施例は、特願平6−138
499号の内容に対応するものである(但し、一部内容の追加あり)。第8〜第10の実
施例は、本出願において新たに追加した実施例である。以下の説明において使用している
符号は、下記グループ毎に独立したものである。
グループ2:第6,第7の実施例
グループ3:第8〜第10の実施例
従って、異なるグループ間においては、同一の符号を異なる回路部分に重複して用いる
場合もある。
図3は電圧生成回路のブロック図、図4は基準電圧と液晶駆動電圧のタイミングを示した
図である。
03は交流化のタイミングを示す交流化信号、104は液晶駆動電圧を生成するための基
準電圧を生成する電源回路、105、106は電源回路104で生成した直流の基準電圧
である。107−1から107−10は192の出力数を有する液晶ドライバであり、1
08はタイミング制御回路、109はタイミング信号群、110は表示データ、111は
表示のタイミングを示すタイミング信号、112はラッチアドレス制御回路、113はラ
ッチアドレス制御回路112で生成したラッチ信号群、114は表示データ110を順次
ラッチするラッチ回路、115はラッチ回路114でラッチした表示データ、116は表
示データ115をタイミング信号111で同時にラッチするラッチ回路、117はラッチ
回路116でラッチした表示データである。118は基準電圧105、106を基に液晶
を交流駆動するための交流基準電圧を生成する電圧生成回路、119、120は電圧生成
回路で生成した、交流化された交流基準電圧である。121は交流基準電圧119、12
0を基に表示データ117に対応した液晶駆動電圧を生成する液晶駆動回路、122は液
晶駆動回路121で生成した液晶駆動電圧である。123は走査回路、124は走査回路
123で順次選択されるゲート駆動信号、125は液晶パネルである。
2−8は差動増幅回路、903−0から903−8、904−0から904−8は選択回
路である。
ら107−10は出力数が192であり、液晶パネル125は解像度640×RGB×4
80画素であるため液晶ドライバは10個必要となる。表示データ101は3画素、階調
6ビットの合計18ビットの表示データが順次転送され、制御信号群109から表示デー
タ101に同期したラッチ信号113をラッチアドレス制御回路112で生成し、順次表
示データ110をラッチ回路114にラッチする。ラッチ回路114は各6ビット192
画素分のラッチ回路を持ち各液晶ドライバ107−1から107−10で1水平ライン分
の表示データを順次ラッチすることができる。ラッチ回路114にラッチした表示データ
115は、走査回路123のゲート選択信号124に同期したタイミング信号111で1
水平ライン分同時にラッチ回路116にラッチする。ラッチした表示データ117は液晶
駆動回路121に入力される。電圧生成回路118では、電源回路104で生成した基準
電圧105、106と交流化信号103から互いに交流化タイミングの異なる交流基準電
圧119、120が生成され液晶駆動回路121に入力される。液晶駆動回路121では
表示データ117に対応した、交流基準電圧119、120を基に液晶駆動電圧122が
生成され、液晶パネル125が駆動される。
、電源回路104からのVLEV0からVLEV8の9レベルの基準電圧105はそれぞれアンプバ
ッファ回路901−0から901−8でバッファされ、差動増幅回路902−0から90
2−8、選択回路903−0から903−8、904−0から904−8に入力する。差
動増幅回路902−0から902−8では、基準電圧(VCEN)106に対して基準電圧(
VLEV0からVLEV8)105が反転され出力される。この関係を図4に示す。VLEV0からVLEV8
はそれぞれVCENに対して反転したVLEV0INVからVLEV8INVの基準電圧となる。図9において
選択回路903−0から903−8、904−0から904−8にはそれぞれ、アンプバ
ッファ回路901−0から901−8の出力と差動増幅回路902−0から902−8か
らの出力が入力され、これらを交流化信号103で選択し、出力する。選択回路904−
0から904−8には、反転した交流化信号が入力されるため、選択回路903−0から
903−8と選択回路904−0から904−8で選択する電圧はそれぞれ逆となる。
VLEV0INVからVLEV8INVが出力され、選択回路904−0から904−8で選択した交流化
基準電圧(V2RV0からV2RV8)120はそれぞれVLEV0からVLEV8が出力される。逆に、交
流化信号(M)103がロウレベルの時、選択回路903−0から903−8で選択した交流化基準電圧(V1RV0からV1RV8)119はそれぞれVLEV0からVLEV8が出力され、選択回
路904−0から904−8で選択した交流化基準電圧(V2RV0からV2RV8)120はそ
れぞれVLEV0INVからVLEV8INVが出力される。このようにして交流化のタイミングがお互い
に異なる交流化基準電圧119、120が生成される。
電圧119、120は、192出力の各出力毎の液晶駆動回路801−1から801−1
92に交互に入力される。液晶駆動回路801−1から801−192では、特願平05
−170647号に記載されているように、各出力6ビットの表示データ117と9レベ
ルの交流化基準電圧119または120から64レベルの液晶駆動電圧を生成し、出力す
る。表示データ6ビットの内上位3ビットで9レベルの交流化基準電圧の2レベルを選択
し、表示データ下位3ビットで選択した2レベルの電圧を8等分に分圧した8レベルの電
圧から1レベルを選択することで64レベルの液晶駆動電圧を出力することができる。こ
のようにすることで、液晶ドライバは出力毎に交流化のタイミングが互いに異なる液晶駆
動電圧を生成することができ、液晶パネル125を列毎反転駆動することが可能となる。
なる交流化基準電圧を切り換える構成としたが、2出力毎、または複数出力で交流化基準
電圧を切り換えても良い。
。本実施例は、液晶パネルの共通電極交流駆動に対応するため、第1の実施例とは電圧生
成回路が異なり、その他は同様である。図5は本発明の液晶表示装置を示したブロック図
、図6は電圧生成回路のブロック図、図7は基準電圧と液晶駆動電圧のタイミングを示し
た図である。
は液晶ドライバ、1103は基準電圧105、106を基に液晶を交流駆動するための交
流基準電圧を生成する電圧生成回路である。
から1102−10は出力数が192であり、液晶パネル125は解像度640×RGB
×480画素であるため液晶ドライバは10個必要となる。表示データ101は3画素、
階調6ビットの合計18ビットの表示データが順次転送され、制御信号群109から表示
データ101に同期したラッチ信号113をラッチアドレス制御回路112で生成し、順
次表示データ110をラッチ回路114にラッチする。ラッチ回路114は各6ビット1
92画素分のラッチ回路を持ち各液晶ドライバ1102ー1から1102ー10で1水平
ライン分の表示データを順次ラッチすることができる。ラッチ回路114にラッチした表
示データ115は、走査回路123のゲート選択信号124に同期したタイミング信号1
11で1水平ライン分同時にラッチ回路116にラッチする。ラッチした表示データ11
7は液晶駆動回路121に入力される。電圧生成回路1103では、電源回路104で生
成した基準電圧105、106と交流化信号103、制御信号1101から交流基準電圧
119、120が生成され液晶駆動回路121に入力される。液晶駆動回路121では表
示データ117に対応した、交流基準電圧119、120を基に液晶駆動電圧122が生
成され、液晶パネル125が駆動される。
において、電源回路104からのVLEV0からVLEV8の9レベルの基準電圧105はそれぞれ
アンプバッファ回路901−0から901−8でバッファされ、差動増幅回路902−0
から902−8、選択回路903−0から903−8、904−0から904−8に入力
する。差動増幅回路902−0から902−8では、基準電圧(VCEN)106に対して基
準電圧(VLEV0からVLEV8)105が反転され出力される。
に対して反転したVLEV0INVからVLEV8INVの基準電圧となる。選択回路903−0から90
3−8、904−0から904−8にはそれぞれ、アンプバッファ回路901−0から9
01−8の出力と差動増幅回路902−0から902−8からの出力が入力され、これら
を交流化信号103で選択し、出力する。選択回路904−0から904−8には、交流
化信号(M)103と制御信号(SVCOM)1101は切り換え回路1201で排他的論理和
がとられるため、制御信号(SVCOM)1101がハイレベルの場合は、選択回路903−0から903−8と選択回路904−0から904−8で選択する電圧はそれぞれ逆とな
り、制御信号(SVCOM)1101がロウレベルの場合は、選択回路903−0から903
−8と選択回路904−0から904−8で選択する電圧は同じとなる。つまり、基準電
圧生成のタイミングは制御信号(SVCOM)1101がハイレベルの場合は図4に示すよう
に第1の実施例と同様となる。
103がハイレベルの時、選択回路903−0から903−8で選択した交流化基準電圧
(V1RV0からV1RV8)119はそれぞれVLEV0INVからVLEV8INVが出力され、選択回路904
−0から904−8で選択した交流化基準電圧(V2RV0からV2RV8)120も同様にそれ
ぞれVLEV0INVからVLEV8INVが出力され、交流化信号(M)103がロウレベルの時、選択回路903−0から903−8で選択した交流化基準電圧(V1RV0からV1RV8)119はそ
れぞれVLEV0からVLEV8が出力され、選択回路904−0から904−8で選択した交流化
基準電圧(V2RV0からV2RV8)120も同様にそれぞれVLEV0からVLEV8が出力される。共
通電極交流駆動の場合、図7に示すように共通電極(VCOM)を交流化するため、液晶ドラ
イバの各出力の交流化タイミングは同一にする必要がある。したがって、制御信号110
1を切り換えることで、交流化基準電圧119、120の交流化のタイミングを制御する
ことができ、共通電極駆動にも容易に対応することができる。
1の実施例とは電圧生成回路が異なり、その他は同様である。図8は電圧生成回路のブロ
ック図、図9は基準電圧と液晶駆動電圧のタイミングを示した図である。
ら1402−8はレベルシフト回路、1403−0から1403−8、1404−0から
1404−8は選択回路である。
ら107−10の動作は第1の実施例と同様である。
8において、電源回路104からのVLEV0からVLEV8の9レベルの基準電圧105はそれぞ
れアンプバッファ回路1401−0から1401−8でバッファされ、レベルシフト回路
1402−0から1402−8、選択回路1403−0から1403−8、1404−0
から1404−8に入力する。レベルシフト回路1402−0から1402−8では、基
準電圧(VLEV0からVLEV8)105が基準電圧(VSH)106の電圧レベルに従いレベルシフトされ出力される。
たVLEV0SFTからVLEV8SFTの基準電圧となる。選択回路1403−0から1403−8、1
404−0から1404−8にはそれぞれ、アンプバッファ回路1401−8から140
1−0の出力とレベルシフト回路1402−0から1402−8からの出力が入力され、
これらを交流化信号103で選択し、出力する。選択回路1404−0から1404−8
には、反転した交流化信号が入力されるため、選択回路1403−0から1403−8と
選択回路1404−0から1404−8で選択する電圧はそれぞれ逆となる。このタイミ
ングを図9に示す。交流化信号(M)103がハイレベルの時、選択回路1403−0か
ら1403−8で選択した交流化基準電圧(V1LS0からV1LS8)119はそれぞれVLEV8SFT
からVLEV0SFTが出力され、選択回路1404−0から1404−8で選択した交流化基準
電圧(V2LS0からV2LS8)120はそれぞれVLEV0からVLEV8が出力される。
−8で選択した交流化基準電圧(V1LS0からV1LS8)119はそれぞれVLEV0からVLEV8が出
力され、選択回路1404−0から1404−8で選択した交流化基準電圧(V2LS0から
V2LS8)120はそれぞれVLEV8SFTからVLEV0SFTが出力される。このようにして交流化の
タイミングがお互いに異なる交流化基準電圧119、120が生成される。
ることで、液晶ドライバは出力毎に交流化のタイミングがお互いに異なる液晶駆動電圧を
生成することができ、液晶パネル125を列毎反転駆動することが可能となる。
施例とは電源回路、電圧生成回路が異なり、その他は同様である。
路、1602、1603は電源回路1601で生成した基準電圧である。1604ー1か
ら1604ー10は出力数が192出力の液晶ドライバである。1605、1606は基
準電圧1602、1603を交流化信号103で切り換え液晶を交流駆動するための交流
基準電圧を生成する電圧選択回路である。
から1604−10は出力数が192であり、液晶パネル125は解像度640×RGB
×480画素であるため液晶ドライバは10個必要となる。表示データ101は3画素、
階調6ビットの合計18ビットの表示データが順次転送され、制御信号群109から表示
データ101に動期したラッチ信号113をラッチアドレス制御回路112で生成し、順
次表示データ110をラッチ回路114にラッチする。
4−1から1604−10で1水平ライン分の表示データを順次ラッチすることができる
。ラッチ回路114にラッチした表示データ115は、走査回路123のゲート選択信号
124に同期したタイミング信号111で1水平ライン分同時にラッチ回路116にラッ
チする。ラッチした表示データ117は液晶駆動回路121に入力される。電圧選択回路
1605、1606では、電源回路1601で生成した基準電圧1602、1603を交
流化信号103で選択し、互いに交流化タイミングの異なる交流基準電圧119、120
出力され液晶駆動回路121に入力される。液晶駆動回路121では表示データ117に
対応した、交流基準電圧119、120を基に液晶駆動電圧122が生成され、液晶パネ
ル125が駆動される。
回路1601からのVLEV0からVLEV8の9レベルの基準電圧1602とVLEV0INVからVLEV8I
NVの9レベルの基準電圧1603は、電圧選択回路1605、1606に入力され、これ
らを交流化信号103で選択し、出力する。選択回路1606には、反転した交流化信号
が入力されるため、選択回路1605と選択回路1606で選択する電圧はそれぞれ逆と
なる。このタイミングを図4に示す。交流化信号(M)103がハイレベルの時、選択回
路1605で選択した交流化基準電圧(V1RV0からV1RV8)119はそれぞれVLEV0INVから
VLEV8INVが出力され、選択回路1606で選択した交流化基準電圧(V2RV0からV2RV8)
120はそれぞれVLEV0からVLEV8が出力される。
基準電圧(V1RV0からV1RV8)119はそれぞれVLEV0からVLEV8が出力され、選択回路16
06で選択した交流化基準電圧(V2RV0からV2RV8)120はそれぞれVLEV0INVからVLEV
8INVが出力される。このようにして交流化のタイミングがお互いに異なる交流化基準電圧
119、120が生成される。
なる交流化基準電圧を切り換える構成としたが、2出力毎、または複数出力で交流化基準
電圧を切り換えても良い。
図、図13は電圧生成回路のブロック図、図14は基準電圧と液晶駆動電圧のタイミング
を示した図である。
群、1703は交流化のタイミングを示す交流化信号、1704は液晶駆動電圧を生成す
るための基準電圧を生成する電源回路、1705、1706は電源回路1704で生成し
た直流の基準電圧である。1707ー1から1707ー10は出力数が192出力の液晶
ドライバであり、1708はタイミング制御回路、1709はタイミング信号群、171
0は表示データと交流化信号のデータバス、1711は表示のタイミングを示すタイミン
グ信号、1712はラッチアドレス制御回路、1713はラッチアドレス制御回路171
2で生成したラッチ信号群、1714はデータバス1710のデータを順次ラッチするラ
ッチ回路、1715はラッチ回路1714でラッチした表示データと交流化信号のデータ
バス、1716はデータバス1715をタイミング信号1711で同時にラッチするラッ
チ回路、1717はラッチ回路1716でラッチした表示データと交流化信号のデータバ
スである。
を生成する電圧生成回路、1719、1720は電圧生成回路で生成した、正極性、負極
性の基準電圧である。1721は基準電圧1719、1720を基に表示データと交流化
信号のデータバス1717に対応した液晶駆動電圧を生成する液晶駆動回路、1722は
液晶駆動回路1721で生成した液晶駆動電圧である。1723は走査回路、1724は
走査回路1723で順次選択されるゲート駆動信号、1725は液晶パネルである。
17−1Mから1717−192Mはデータバス1717の各出力の交流化信号、1717
−1Dから1717−192Dは各出力の表示データである。
から1902−8は差動増幅回路である。
1から1707−10は出力数が192であり、液晶パネル125は解像度640×RG
B×480画素であるため液晶ドライバは10個必要となる。表示データ1701は3画
素、階調6ビットの合計18ビット、交流化信号1703は3画素分の3ビットのデータ
が順次転送され、制御信号群1709から表示データ1701、交流化信号1703に同
期したラッチ信号1713をラッチアドレス制御回路1712で生成し、順次データバス
1710のデータをラッチ回路1714にラッチする。ラッチ回路1714は表示データ
各6ビット、交流化信号各1ビットの192画素分のラッチ回路を持ち各液晶ドライバ1
707−1から1707−10で1水平ライン分の表示データと交流化信号を順次ラッチ
することができる。
査回路1723のゲート選択信号1724に同期したタイミング信号1711で1水平ラ
イン分同時にラッチ回路1716にラッチする。ラッチしたデータバス1717は液晶駆
動回路1721に入力される。電圧生成回路1718では、電源回路1704で生成した
基準電圧1705、1706から交流化の2レベルに対応したの異なる交流基準電圧17
19、1720が生成され液晶駆動回路1721に入力される。液晶駆動回路1721で
は表示データ1717に対応した、交流基準電圧1719、1720を基に液晶駆動電圧
1722が生成され、液晶パネル1725が駆動される。
において、電源回路1704からのVLEV0からVLEV8の9レベルの基準電圧1705はそれ
ぞれアンプバッファ回路1901−0から1901−8でバッファされ、差動増幅回路1
902−0から1902−8に入力され、さらにV1L0からV1L8の基準電圧として出力され
る。差動増幅回路1902−0から1902−8では、基準電圧(VCEN)1706に対し
て基準電圧(VLEV0からVLEV8)1705が反転され、V2L0からV2L8の基準電圧として出力
される。この関係を図14に示す。VLEV0からVLEV8は、バッファされ基準電圧V1L0からV1
L8として出力し、それぞれVCENに対して反転した基準電圧V2L0からV2L8として出力する。
化基準電圧1719、1720は、192出力の各出力毎の液晶駆動回路1801−1か
ら1801−192に入力される。液晶駆動回路1801−1から1801−192では
、各出力6ビットの表示データと交流化信号のデータバス1717と9レベルの交流化基
準電圧1719または1720から64レベルの液晶駆動電圧を生成し、出力する。交流
化信号で交流化基準電圧1719または1720を選択し、さらに表示データ6ビットの
内上位3ビットで9レベルの交流化基準電圧の2レベルを選択し、表示データ下位3ビッ
トで選択した2レベルの電圧を8等分に分圧した8レベルの電圧から1レベルを選択する
ことで64レベルの液晶駆動電圧を出力することができる。
お互いに反転することで交流化信号に対応して、出力端子Ynが交流化基準電圧1719(V1L0からV1L8)に対応した液晶駆動電圧を生成する時、出力端子Yn+1は交流化基準電圧1720(V2L0からV2L8)に対応した液晶駆動電圧を生成し、出力端子Ynが交流化
基準電圧1720(V2L0からV2L8)に対応した液晶駆動電圧を生成する時、出力端子Y
n+1は交流化基準電圧1719(V1L0からV1L8)に対応した液晶駆動電圧を生成する。
液晶駆動電圧を生成することができ、液晶パネル1725を列毎反転駆動することが可能
となる。さらに、表示データに同期して転送する交流化信号の設定を変えることで、2出
力毎、または複数出力毎、ライン毎等に交流化のタイミングを容易に変えることができる
。
施例について、図15、図16、図17、図18、図19、図20、図21、図22、図
23、図24、図25、図26、図27を用いて説明する。なお、本実施例でのデータド
ライバは、LSI化されているものとする。
ク図、図17はデータドライバの階調電圧生成回路のブロック図、図18はデータドライ
バの出力回路のブロック図、図19は出力バッファ回路の構成図、図20は液晶印加電圧
の交流タイミング図、図21はプロセス電圧を示す図、図15は列毎反転駆動を示す図、
図23はドット毎反転駆動を示す図である。
103は電源回路、104は液晶印加電圧の9レベルの基準電圧信号群、105は液晶印
加電圧の交流化反転するための反転基準電圧、106は交流化のタイミングを示す交流化
信号、107は列毎反転出力を制御する選択信号、108は出力回路の駆動制御を行う制
御信号である。109−1から109−8は出力数が240出力のデータドライバであり
、110はタイミング制御回路、111はタイミング信号群、112は表示データ、11
3は表示のタイミングを示す表示タイミング信号、114は基準電圧信号群104、反転
基準電圧105を受けてバッファするバッファ回路、115、119はバッファ回路11
4が出力する基準電圧、反転基準電圧である。
117はEOR回路116が出力する交流化信号、118は交流化信号106、117、
制御信号108を高耐圧プロセスの信号レベルにレベル変換するレベルシフタ回路であり
、120は交流化信号106、121は交流化信号117、122は制御信号108をレ
ベルシフタ回路118でレベル変換した信号である。123はラッチアドレス制御回路、
124はラッチアドレス制御回路123で生成したラッチ信号群、125は表示データ1
12を順次ラッチするラッチ回路、126はラッチ回路125でラッチした表示データ、
127は表示データ126を表示タイミング信号113で同時にラッチするラッチ回路、
128はラッチ回路127でラッチした表示データである。
対応した1レベルの階調電圧を出力する階調電圧生成回路、130は階調電圧生成回路1
29で生成した階調電圧、131は交流化信号120、121に対応して反転基準電圧1
19を基準として階調電圧130を反転または非反転して出力する出力回路であり、制御
信号122で出力電流を制御する。132は液晶駆動電圧である。133は走査回路、1
34は走査回路133で順次選択されるゲート駆動信号、135は640ドット×480
ラインの液晶パネルである。
ッチするそれぞれ6ビットのラッチ回路、902−1から902−240は表示タイミン
グ信号113で同時にラッチするそれぞれ6ビットのラッチ回路、903は9レベルの基
準電圧115から64レベルの階調電圧を生成する階調電圧生成回路、904は階調電圧
生成回路903で生成した64レベルの階調電圧、905−1から905−240は各出
力毎に表示データ128に対応して階調電圧904から1レベルを選択する選択回路、9
06−1から906−240は各出力毎に交流化信号120または121に対応して階調
電圧130を反転基準電圧119を基準に反転または非反転して出力する出力回路、13
2は液晶駆動電圧である。
、1104は選択回路1103で選択された出力電圧、1105は出力バッファ回路であ
る。
04は電流増幅回路1203を制御信号122で有効にする選択回路である。
−1から109−8は出力数が240であり、液晶パネル135は解像度640×RGB
×480画素であるためデータドライバは8個必要となる。タイミング制御回路110で
は、システムから転送される3画素、各階調6ビットの合計18ビットの表示データ10
1、水平同期信号、表示データ転送クロック等の制御信号群からデータドライバ内部の制
御信号の生成やタイミング制御を行う。表示データ101はタイミング制御回路110で
データドライバ内部のタイミングに制御され表示データ112としてラッチ回路125に
転送される。ラッチアドレス制御回路123では、タイミング制御回路110でデータド
ライバ内部のタイミングに制御された制御信号群111から表示データ112に同期した
ラッチ信号124を生成し、順次表示データ112をラッチ回路125にラッチする。
ドライバ109−1から109−8で1水平ライン分の表示データを順次ラッチすること
ができる。ラッチ回路125でラッチした表示データ126は走査回路133のから出力
されるゲート選択信号134に同期した表示タイミング信号113で1水平ライン分同時
に、ラッチ回路127にラッチする。ラッチ回路127は1出力あたり6ビット、240
出力分のラッチ回路を持ち、データドライバ109−1から109−8で1水平ライン分
の表示データを同時にラッチすることができる。ラッチ回路127でラッチした表示デー
タ128は階調電圧生成回路129に転送される。電源回路103では、階調電圧生成の
ための9レベルの基準信号104と階調電圧を交流化のために反転する反転基準電圧10
5を生成する。バッファ回路114では、電源回路103から入力された基準電圧104
、反転基準電圧105をバッファし基準電圧115、反転基準電圧119として階調電圧
生成回路129と出力回路に出力される。
出力毎に表示データに対応した階調電圧を1レベル選択し、出力回路131に出力する。
交流化信号106は、交流化のタイミングを指示する信号で、選択信号107は交流化の
タイミングを出力毎に変えるか否かを選択する信号で、交流化信号117は交流化信号1
06を選択信号107に対応して反転または非反転した信号である。制御信号108は出
力回路131の駆動制御を行う信号である。表示データ101、制御信号群102、基準
電圧104、反転基準電圧105、交流化信号106、選択信号107、制御信号108
の入力信号レベルはすべて0Vから5Vの信号レベルである。一方、液晶駆動電圧は交流
駆動を行うため15V程度が必要である。
要があり、レベルシフタ118は交流化信号106、117、制御信号108を高耐圧信
号レベルにレベル変換して出力回路131に出力する。出力回路131では、階調電圧1
30を交流化信号120、121に対応して、反転基準電圧105に対して反転または非
反転して、液晶駆動電圧132としてバッファ出力する。走査回路133は、液晶パネル
135を1ライン毎に順次選択するゲート選択信号134を生成し、ゲート選択信号13
4に同期して出力される液晶駆動電圧132により液晶パネル135が駆動され、正極性
または負極性の64レベルの階調電圧の内、表示データに対応した液晶駆動電圧の表示を
行うことができる。
発明のデータドライバの構成と動作を詳細に説明する。
アドレス制御回路123で生成したラッチ信号124で3画素毎に順次ラッチ回路125
にラッチする。ラッチ回路125では、まず最初に3画素に対応した6ビットラッチ回路
901−1、901−2、901−3に表示データ112がラッチされ、次に次の3画素
に対応した6ビットラッチ回路901−4、901−5、901−6に表示データ112
がラッチされ、同様に順次3画素毎、18ビットの表示データをラッチし最後に6ビット
ラッチ回路901−238、901−239、901−240に表示データ112をラッ
チする。
をラッチする。ラッチ回路125にラッチした表示データ126は表示タイミング信号1
13で1ライン分同時にラッチ回路127にラッチする。また、基準電圧104は9レベ
ルの基準電圧であり、バッファ回路114でバッファして基準電圧115として出力され
る。そして、階調電圧生成回路903では、9レベルの基準電圧115から64レベルの
階調電圧を生成する。
回路903は、バッファ回路114でバッファされた9レベルの基準電圧115(V8か
らV0)を抵抗素子を用いて分圧し、各基準電圧間を8分圧し、合計64レベルの階調電
圧904(VG63からVG0)を生成する。また、反転基準電圧105についてもバッ
ファ回路114でバッファされ反転基準電圧119として出力される。
ら905−240に入力する。各階調電圧選択回路905−1から905−240では、
各出力に対応した表示データ128に対応して表示データをデコードし、64レベルの階
調電圧904から1レベルを選択回路で選択し階調電圧130として出力される。つまり
、電圧レベル0Vから5Vの基準電圧104から0Vから5Vの64レベルの階調電圧9
04を生成し、その中から表示データに対応した階調電圧130を出力毎に選択出力する
。この階調電圧130は同じ表示データに対して正極性、負極性に交流駆動する正極性の
液晶駆動電圧に対応している。
07が狽kow買激xルのとき交流化信号106は反転されずに出力され、選択信号107が狽gigh買激xルのとき交流化信号106は反転されて出力される。つまり、交流化信号117は、選択信号107が狽kow買激xルのとき交流化信号106と同じ信号で、選択信号107が狽gigh買激xルのとき交流化信号106の反転信号となる。制御信号108は出力回路906−1から906−240の駆動電流の制御を指示する信号である。交流化信号106、117、制御信号108は、液晶駆動電圧レベル(5Vから−10V)で動作する出力回路131の信号レベルに電圧を合わせるためレベルシフタ回路118でレベルシフトされ、それぞれ交流化信号120、121、制御信号122として出力される。
極性の階調電圧130、反転基準電圧119、交流化信号120、121と制御信号12
2が入力され、交流化信号に対応して反転基準電圧119を基準に階調電圧130を反転
または非反転して出力し、液晶パネルを駆動する。ここで図18を用いて、出力回路90
6−1について詳しく説明する。出力回路906−1は反転増幅回路1101、選択回路
1103、出力バッファ回路1105から構成されており、正極性の階調電圧130が反
転増幅回路1101で反転基準電圧119に対して反転され反転電圧1102として出力
される。この反転電圧1102は、正極性の階調電圧130を反転したものであり、同じ
表示データに対して正極性、負極性に交流駆動する負極性の液晶駆動電圧に対応している
。
103でどちらか一方が選択され出力電圧1104として出力され、出力バッファ回路1
105でバッファされ液晶パネル135を駆動する。図20を用いて交流出力電圧のタイ
ミングについて詳しく説明する。交流化信号120、121はそれぞれデータドライバ出
力の偶数番目出力、奇数番目出力に1出力おきに対応している。従って、選択信号107
を狽gigh買激xルにすると交流化信号120、121は互いに反転した信号となるため、偶数番目出力と奇数番目出力では互いに交流化のタイミングが異なる。つまり、偶数番目出力が正極性の出力のとき、奇数番目出力は負極性の出力、逆に偶数番目出力が負極性の出力のとき、奇数番目出力は正極性の出力となる。また、選択信号107を狽kow買激xルにすると交流化信号120、121は同極性の信号となるため、偶数番目出力と奇数番目出力では交流化のタイミングが同じになる。つまり、偶数番目出力が正極性の出力のとき、奇数番目出力も正極性の出力、逆に偶数番目出力が負極性の出力のとき、奇数番目出力も負極性の出力となる。そして、正極性、負極性の階調電圧は反転基準電圧119(Vcen)に対称に反転している。
圧15V)であり、その他の回路部分は低耐圧プロセス(耐圧5V)である。図21に示
すように、入力信号は全て低耐圧プロセスの動作範囲である5VからGNDとすることで
、タイミング制御回路110、ラッチアドレス制御回路123、ラッチ回路125、12
7、階調電圧生成回路129をゲート長の小さい低耐圧プロセスとし、出力回路131の
みをゲート長の大きな高耐圧プロセスとすることでチップ面積を小さくすることができる
。現在、低耐圧プロセス(耐圧5Vから3V程度)は最新の微細プロセスであるゲート長
1.0μmから0.6μm程度であり、高耐圧プロセス(耐圧30Vから10V程度)は
ゲート長5μmから2μm程度である。
積が数倍大きくなる。また、一般に出力回路は、静電破壊やラッチアップ対策のため低耐
圧プロセスであってもゲート長が大きく設計する。従って、本実施例のデータドライバの
ように出力回路のみを高耐圧プロセスを用いることで、低耐圧プロセスのデータドライバ
に比べチップ面積の増加を極力小さくすることができ低価格化を図ることができる。
うにデータドライバを液晶パネルの片側に配置した場合でも、列毎反転駆動が可能となり
、高画質表示を行うことができる。また、図23に示すように、ライン毎に交流化するこ
とで列毎反転駆動が可能となり、さらなる高画質表示を行うことができる。さらに、選択
信号107の設定を変えることで共通電極駆動にも対応できる。
したが、192出力や160出力のデータドライバについても、ラッチアドレス制御回路
やラッチ回路を出力数に対応した構成にすることで容易に実現できる。また、プロセスの
耐圧についても、本実施例では低耐圧プロセスを5V耐圧、高耐圧プロセスを15V耐圧
として説明したが、低耐圧プロセスについては5V耐圧から3V耐圧等の、高耐圧プロセ
スについては30V耐圧から10V耐圧等のプロセスを用いた場合についても本実施例と
同様な効果を得ることができる。
明する。図24、図25はデータドライバ、走査ドライバの動作電圧レベルを示す図で、
図26、図27はレベルシフト回路の構成図である。
ドライバから出力されるゲート選択信号は液晶パネルのTFTの特性から、データドライ
バから出力する液晶印加電圧に対して上下に約3V程度大きな電圧を与える必要がある。
走査ドライバのデジタル信号の動作レベルはVCC−VDD間の5Vであるため、データ
ドライバと走査ドライバのデジタル系の入力信号の電圧レベルに差が生じる。従来の液晶
パネルではデジタル系の信号レベルをデータドライバの信号レベルとし、信号本数の少な
い走査ドライバの入力信号は外付け回路でレベルシフトして信号レベルを合わせ走査ドラ
イバに入力していた。これは液晶ディスプレイの周辺回路規模を大きくする要因となって
いた。
、周辺回路の回路規模の削減を可能とする。図26はレベルシフト回路の構成例である。
図26において、1901は反転増幅回路を用いた1信号のレベルシフト回路、1902
は入力信号、1903は反転増幅する反転基準電圧、1904は入力信号1902を反転
してレベルシフトした信号である。このレベルシフト回路1901では、入力信号の電圧
レベルに合わせて反転基準信号1903を設定することで、種々の入力電圧レベルに対応
することができる。また、図27はレベルシフト回路の他の構成例である。図27におい
て、2001はレベルシフト回路、2002は入力信号、2003は入力信号2002を
非反転してレベルシフトした信号、2004、2005はインバータ回路である。
幅レベルはVCC−VSSである。インバータ回路2005の振幅レベルはVCC−VS
Sである。このレベルシフト回路2001では、レベルシフト回路1901のように基準
電圧が必要でなく、反転、非反転のレベルシフトした信号を出力することができる。
CC−VSSの振幅レベルで回路動作を行うことでも周辺回路の回路規模の削減が可能で
ある。これは走査ドライバの入力信号の入力段に、スレシュホルド電圧を入力信号レベル
の真ん中に設定したインバータ回路を設けることで実現可能である。
ドライバの入力段にバッファ回路を内蔵しているため、駆動電流が少なく電源回路103
の回路規模を小さくすることができる。
施例について、図15、図20、図21、図22、図23、図24、図25、図26、図
27、図28、図29、図30を用いて説明する。本実施例は、第6の実施例と階調電圧
生成回路が異なり、他の回路は同様である。なお、第6の実施例と同様、本実施例でもデ
ータドライバはLSI化されているものとする。
ブロック図、図30はデータドライバの出力回路のブロック図である。
対応して基準電圧115から1レベルを選択する選択回路、2102−1から2102−
240は各出力毎に交流化信号120または121に対応して階調電圧130を反転基準
電圧119を基準に反転または非反転して出力する出力回路、132は液晶駆動電圧であ
る。
コーダ2201でデコードした表示データ上位3ビットのデコード信号、2203はデコ
ーダ2201でデコードした表示データ下位3ビットのデコード信号、2204はデコー
ド信号2202で9レベルの基準電圧115の内V8からV1の8レベルから1レベルを
選択する選択回路、2205はデコード信号2202で9レベルの基準電圧115の内V
7からV0の8レベルから1レベルを選択する選択回路、2206、2207はそれぞれ
選択回路2204、2205で選択した選択電圧、2208は選択電圧2206、220
7の電圧間を8個の抵抗素子で8分圧する分圧回路、2209は分圧回路2208で分圧
された8レベルの階調電圧、2210はデコード信号2203で8レベルの階調電圧22
09から1レベルを選択する選択回路である。
反転増幅回路2301で増幅した正転電圧、2304は反転増幅回路2302で増幅した
反転電圧、2305は選択回路である。
−1から109−8は出力数が240であり、液晶パネル135は解像度640×RGB
×480画素であるためデータドライバは8個必要となる。タイミング制御回路110で
は、システムから転送される3画素、各階調6ビットの合計18ビットの表示データ10
1、水平同期信号、表示データ転送クロック等の制御信号群からデータドライバ内部の制
御信号の生成やタイミング制御を行う。表示データ101はタイミング制御回路110で
データドライバ内部のタイミングに制御され表示データ112としてラッチ回路125に
転送される。ラッチアドレス制御回路123では、タイミング制御回路110でデータド
ライバ内部のタイミングに制御された制御信号群111から表示データ112に同期した
ラッチ信号124を生成し、順次表示データ112をラッチ回路125にラッチする。
ドライバ109−1から109−8で1水平ライン分の表示データを順次ラッチすること
ができる。ラッチ回路125でラッチした表示データ126は走査回路133のから出力
されるゲート選択信号134に同期した表示タイミング信号113で1水平ライン分同時
に、ラッチ回路127にラッチする。ラッチ回路127は1出力あたり6ビット、240
出力分のラッチ回路を持ち、データドライバ109−1から109−8で1水平ライン分
の表示データを同時にラッチすることができる。ラッチ回路127でラッチした表示デー
タ128は階調電圧生成回路129に転送される。電源回路103では、階調電圧生成の
ための9レベルの基準信号104と階調電圧を交流化のために反転する反転基準電圧10
5を生成する。
圧105をバッファし基準電圧115、反転基準電圧119として階調電圧生成回路12
9と出力回路に出力される。階調電圧生成回路129では、基準電圧115から64レベ
ルの階調電圧を生成し、各出力毎に表示データに対応した階調電圧を1レベル選択し、出
力回路131に出力する。交流化信号106は、交流化のタイミングを指示する信号で、
選択信号107は交流化のタイミングを出力毎に変えるか否かを選択する信号で、交流化
信号117は交流化信号106を選択信号107に対応して反転または非反転した信号で
ある。制御信号108は出力回路131の駆動制御を行う信号である。表示データ101
、制御信号群102、基準電圧104、反転基準電圧105、交流化信号106、選択信
号107、制御信号108の入力信号レベルはすべて0Vから5Vの信号レベルである。
電圧を出力する出力回路は高耐圧プロセス(15V耐圧)を用いる必要があり、レベルシ
フタ118は交流化信号106、117、制御信号108を高耐圧信号レベルにレベル変
換して出力回路131に出力する。出力回路131では、階調電圧130を交流化信号1
20、121に対応して、反転基準電圧105に対して反転または非反転して、液晶駆動
電圧132としてバッファ出力する。走査回路133は、液晶パネル135を1ライン毎
に順次選択するゲート選択信号134を生成し、ゲート選択信号134に同期して出力さ
れる液晶駆動電圧132により液晶パネル135が駆動され、正極性または負極性の64
レベルの階調電圧の内、表示データに対応した液晶駆動電圧の表示を行うことができる。
ータドライバの構成と動作を詳細に説明する。
アドレス制御回路123で生成したラッチ信号124で3画素毎に順次ラッチ回路125
にラッチする。ラッチ回路125では、まず最初に3画素に対応した6ビットラッチ回路
901−1、901−2、901−3に表示データ112がラッチされ、次に次の3画素
に対応した6ビットラッチ回路901−4、901−5、901−6に表示データ112
がラッチされ、同様に順次3画素毎、18ビットの表示データをラッチし最後に6ビット
ラッチ回路901−238、901−239、901−240に表示データ112をラッ
チする。
をラッチする。ラッチ回路125にラッチした表示データ126は表示タイミング信号1
13で1ライン分同時にラッチ回路127にラッチする。また、基準電圧104は9レベ
ルの基準電圧であり、バッファ回路114でバッファして基準電圧115として出力され
る。また、反転基準電圧105についてもバッファ回路114でバッファされ反転基準電
圧119として出力される。
0に入力する。各階調電圧生成回路2101−1から2101−240では、各出力に対
応した表示データ128と基準電圧115から表示データに対応した階調電圧を生成し階
調電圧130として出力する。
を表わす6ビット表示データ128はデコーダ2201で、上位3ビットと下位3ビット
をそれぞれ独立してデコードし、上位3ビットの8本のデコード信号2202は選択回路
2204、2205に入力し、下位3ビットの8本のデコード信号2203は選択回路2
210に入力する。選択回路2204では9レベルの基準電圧115(V8からV0)の
内V8からV1の8レベルから1レベルをデコード信号2202に対応して選択し、22
05では9レベルの基準電圧115(V8からV0)の内V7からV0の8レベルから1
レベルをデコード信号2202に対応して選択する。選択回路2204、2205でそれ
ぞれ選択される選択電圧2206、2207の組合せはV8−V7、V7−V6、V6−
V5、V5−V4、V4−V3、V3−V2、V2−V1、V1−V0とする。
電圧間に8レベルの階調電圧を生成する。選択回路2210では、分圧回路で生成した8
レベルの階調電圧2209をデコード信号2203に対応して1レベルを選択し、階調電
圧130として出力する。このように、選択電圧2206、2207の8組の組合せとそ
れぞれを8分圧することで合計64レベルの階調電圧を生成することができる。つまり、
電圧レベル0Vから5Vの基準電圧104から0Vから5Vの64レベルの階調電圧を生
成し、その中から表示データに対応した階調電圧130を出力毎に選択出力する。この階
調電圧130は同じ表示データに対して正極性、負極性に交流駆動する正極性の液晶駆動
電圧に対応している。
、正極性の階調電圧130、反転基準電圧119、交流化信号120、121と制御信号
122が入力され、交流化信号に対応して反転基準電圧119を基準に階調電圧130を
反転または非反転して出力し、液晶パネルを駆動する。ここで図30を用いて、出力回路
2102−1について詳しく説明する。出力回路2102−1は非反転増幅回路2301
、反転増幅回路2302、選択回路2305から構成されている。正極性の階調電圧13
0が非反転増幅回路2301で増幅され正転電圧2303として出力され、反転増幅回路
2302で反転基準電圧119に対して反転され反転電圧2304として出力される。
、高耐圧プロセス(耐圧15V)であり、その他の回路部分は低耐圧プロセス(耐圧5V
)である。図21に示すように、入力信号は全て低耐圧プロセスの動作範囲である5Vか
らGNDとすることで、タイミング制御回路110、ラッチアドレス制御回路123、ラ
ッチ回路125、127、階調電圧生成回路129をゲート長の小さい低耐圧プロセスと
し、出力回路131のみをゲート長の大きな高耐圧プロセスとすることでチップ面積を小
さくすることができる。現在、低耐圧プロセス(耐圧5Vから3V程度)は最新の微細プ
ロセスであるゲート長1.0μmから0.6μm程度であり、高耐圧プロセス(耐圧30
Vから10V程度)はゲート長5μmから2μm程度である。
積が数倍大きくなる。また、一般に出力回路は、静電破壊やラッチアップ対策のため低耐
圧プロセスであってもゲート長を大きく設計する。従って、本実施例のデータドライバの
ように出力回路のみを高耐圧プロセスを用いることで、低耐圧プロセスのデータドライバ
に比べチップ面積の増加を極力小さくすることができ低価格化を図ることができる。
同様に、図22に示すようにデータドライバを液晶パネルの片側に配置した場合でも、列
毎反転駆動が可能となり、高画質表示を行うことができる。また、図23に示すように、
ライン毎に交流化することで列毎反転駆動が可能となり、さらなる高画質表示を行うこと
ができる。さらに、選択信号107の設定を変えることで共通電極駆動にも対応できる。
したが、192出力や160出力のデータドライバについても、ラッチアドレス制御回路
やラッチ回路を出力数に対応した構成にすることで容易に実現できる。また、プロセスの
耐圧についても、本実施例では低耐圧プロセスを5V耐圧、高耐圧プロセスを15V耐圧
として説明したが、低耐圧プロセスについては5V耐圧から3V耐圧等の、高耐圧プロセ
スについては30V耐圧から10V耐圧等のプロセスを用いた場合についても本実施例と
同様な効果を得ることができる。
26、図27に示したレベルシフト回路を設けることで、周辺回路の回路規模を小さくす
ることができる。
準電圧104はデータドライバの入力段にバッファ回路を内蔵しているため、駆動電流が
少なく電源回路103の回路規模を小さくすることができる。
1画素あたり6ビットから8ビットにし、ラッチ回路の構成を1出力当たり8ビットとし
、階調電圧生成回路の構成を256階調に対応するように変えることで、256階調やそ
の他の階調数のデータドライバに対しても容易に実現することができる。
出力回路の例を、図31、図32を用いて説明する。図31は出力波形のタイミングを示
す図、図32は出力回路のブロック図である。
た。これに対し、この図32の例では、正転,反転アンプ回路1組を2出力で共有するこ
とで、チップサイズを小さくすることができる。
ら、隣合う出力に対応した階調電圧を選択する。
圧を、反転または正転し出力する。これらの動作を、出力端子Y1,Y2を例に採って詳
細に説明する。
2に対応した階調電圧130−2とのうちのいずれかを選択し、正転アンプ回路3802
−1に出力する。同様に、セレクタ3801−2は、出力端子Y1に対応した階調電圧1
30−1と、出力端子Y2に対応した階調電圧130−2とのうちのいずれかを選択し、
反転アンプ回路3802−2に出力する。
3802−2の出力とのうちのいずれか選択し、該選択した方の出力を、出力端子Y1に
出力する。同様に、セレクタ3803−2は、正転アンプ回路3802−1の出力と反転
アンプ回路3802−2の出力とのうちのいずれか選択し、該選択した方の出力を、出力
端子Y2にそれぞれ出力する。
る選択信号38005によって制御されている。出力端子Y1に階調電圧130−1が正
転出力されるときには、出力端子Y2には階調電圧130−2が反転基準電圧119に対
して反転出力される。逆に、出力端子Y1に階調電圧130−1が反転基準電圧119に
対して反転出力される時には、出力端子Y2には階調電圧130−2が正転出力される。
このように動作することで、隣合う出力端子ごとに交流タイミングが逆になっている液晶
駆動電圧を出力することができる。
。該イコライズ期間には、スイッチ回路3804−1〜3804−2440で出力をハイ
インピーダンス状態にし、隣合う出力端子をスイッチ回路3805−1〜33805−2
40を通じて接続する。これにより、液晶パネルのデータ線上に存在する正極性,負極性
の電荷で、10Vレベルへのプリチャージ動作を補助することができる。つまり、液晶パ
ネル内の残留電荷を利用することで液晶駆動電力を低減できる。
39、図40、図41、図42、図43、図44、図45、図46、図47を用いて説明
する。
た液晶表示装置である。
ラ101と、走査回路105と、電源回路107と、データドライバ109と、640×
3(R、G、B)×480ドットでの表示が可能な液晶パネル1
11と、から構成されている。
タ、表示同期信号102のタイミング制御を行なった上で、表示データと表示同期信号1
03としてデータドライバ109に転送する。なお、表示データ103は、1画素当たり
階調6ビットを割り当てた、3画素分づつの合計18ビットのデータである。また、同様
に、液晶コントローラ101は、システムから入力される表示データ,同期信号102か
ら、表示データ,同期信号104を生成して走査回路105へ出力する。
タドライバ109に出力している。データドライバ109は、該基準電圧108に基づい
て階調表示用に64階調の電圧を生成する。そして、表示データに対応して、出力ごとに
いずれかを選択し、液晶パネル111へ液晶駆動電圧110として出力する。
ル111を構成しているゲート線の内の一本を順次選択してゆく。これにより、データド
ライバ109の出力している液晶駆動電圧110は、その時選択状態にされているゲート
線に対応する行の画素にのみ印加されることとなる。走査回路105が選択するゲートを
順次変更してゆくことで(すなわち、走査することで)、液晶パネル111全体に画像が
表示されることになる。
表示同期信号103,基準電圧108に基づいて、液晶駆動電圧110を生成し、これを
液晶パネル111に出力するものである。該データドライバ109は、240本の出力を
有するデータドライバ112を8個備えて構成される。なお、各データドライバ112を
、その配置位置に応じて、データドライバ112−1,データドライバ112−2,・・・
,データドライバ112−8と呼ぶ場合がある。
、入力バッファ回路117、ラッチアドレス制御回路123、ラッチ回路125、ラッチ
回路127、階調電圧生成回路129、出力回路131から、構成されている。
とで、タイミング信号群114、表示データ115、ライン表示同期信号116を生成し
、これらを、ラッチアドレス制御回路123などへ出力するものである。なお、表示デー
タ,同期信号103は、表示データ1101と、制御信号1102とが含まれている。ラ
イン表示同期信号116は、ゲート選択信号106に同期したものである。
同期したラッチ信号124を生成するものである。
25は、ラッチ信号124で、表示データ115をラッチするそれぞれ6ビットのラッチ
回路1107を240個含んで構成されている。以下ラッチ回路1107をその配置位置
に応じて、ラッチ回路1107−1,ラッチ回路1107−2等と呼ぶ。該ラッチ回路1
25は、ラッチした表示データを、表示データ126として出力している。
れを表示データ128として出力するものである。該ラッチ回路127は、それぞれが6
ビットのラッチ回路1108を、240個備えて構成されている。各ラッチ回路1108
は、ライン表示同期信号116で同時にラッチ動作を行うようになっている。
からなる。
いる9レベルの基準電圧1103を一旦バッファした後、基準電圧118として階調電圧
生成回路129へ出力するものである。また、反転基準電圧1104を一旦バッファした
後、反転基準電圧119として出力回路131へ出力している。既に述べたとおり、基準
電圧1103に含まれている9レベルの電圧は、0Vから5Vの範囲内にある。
力駆動制御信号の電圧レベルを、低耐圧レベル(5V〜0V)から、液晶駆動電圧レベル
である高耐圧レベル(5V〜−10V)に変換するものである。そして、該変換後の交流
化信号を、互いに極性の異なる2つの交流化信号120、121として出力するものであ
る。また、変換後の出力駆動制御信号を、制御信号122として出力回路131に出力す
るものである。
成するとともに、この中から表示データに対応した1レベルを選択し、これを階調電圧1
30として出力するものである。該階調電圧生成回路129は、階調電圧生成回路110
9と、240個の選択回路1111と、からなる。
110を生成するものである。図35に示すとおり、該階調電圧生成回路1109は、抵
抗素子によって各基準電圧118(V8〜V0)間を8分圧することで、合計64レベル
の階調電圧1110(VG63〜VG0)を生成している。
ベルの階調電圧1110(VG0〜VG63)の中から各出力毎に1レベルを選択し、該
選択した階調電圧を階調電圧130として出力するものである。
この階調電圧130は、正極性の液晶駆動電圧に対応している。
圧119を基準として階調電圧130を反転または非反転して出力するものである。該出
力回路131は、制御信号122に従ってその出力電流を変更する出力回路1112を2
40個備えて構成される。該出力回路1112は、交流化信号120(または交流化信号
121)に従いつつ、反転基準電圧119を基準として、各出力毎に階調電圧130を反
転または非反転して出力するものである。該出力回路1112は、図37に示すとおり、
反転増幅回路1401と、選択回路1403と、出力バッファ回路1405とから構成さ
れている。
転し、反転電圧1402として出力する。該反転電圧1402は、負極性の液晶駆動電圧
に対応したものである。
流化信号120に従って選択し、該選択した方を出力電圧1404として出力バッファ回
路1405へ出力するようになっている。
フォロア回路である。該出力バッファ回路1405は、電流増幅後の信号を、液晶駆動電
圧132として液晶パネル111に出力している。該出力バッファ1405は、図38に
示すとおり、差動増幅回路1501と、電流増幅回路1502,1503と、選択回路1
504とからなる。
の電流を電流増幅回路1502,1503で増幅して出力するようになっている。
期間には、電流増幅回路1503を無効にし電流増幅回路1502のみで電流増幅する。これにより、電流増幅回路での消費電力を小さくすることを可能としている。
期信号102を、液晶ドライバ用にタイミング制御を行なう。そして、データドライバ1
09に18ビットの表示データ,表示同期信号103として転送する。
内部の表示データ、タイミング制御信号に制御される。
タ115を、3画素分づつ80回に分けて、ラッチ信号124で順次ラッチする。つまり
、まず最初に、3画素に対応したラッチ回路1107−1,1107−2,1107−3
が、表示データ115をラッチする。続いて、次の3画素に対応したラッチ回路1107
−4,1107−5,1107−6が、これに続く表示データ115をラッチする。これ
以降のラッチ回路1107−7〜1107−240も、同様に順次3画素分づつ、18ビ
ットの表示データ115をラッチしてゆく。このようにデータドライバ112−1〜11
2−8によって、合計1920画素、1ライン分の表示データがラッチされる。
を同時にラッチする。ラッチ回路127は、ラッチした表示データ126を、表示データ
128として階調電圧生成回路129に転送する。
基準電圧108には、階調電圧生成のための9レベルの基準電圧1103と、と階調電圧
を交流化のために反転するのに用いられる反転基準電圧1104が含まれている(図34
参照)。
1103を、バッファアンプ回路1105がバッファし、基準電圧118として階調電圧
生成回路129に出力する。同様に、反転基準電圧1104についてもバッファアンプ回
路1105がバッファし、反転基準電圧119として出力回路131に出力する。
中の交流化信号1102の電圧レベルを、液晶駆動レベルに合わせるように変換し、互い
に極性の反転した交流化信号120,121を生成する。そして、これを出力回路131
へ出力する。制御信号103中の出力制御信号についても同様に電圧レベルを変換した後
、出力駆動制御信号122として出力回路131へ出力する。
ら64レベルの階調電圧1110を生成する。電圧選択回路1111は、この中から、表
示データ128に対応した階調電圧1110を各出力毎に1レベル選択し、それぞれ階調
電圧130として出力回路131に出力する。
電圧105を基準として反転または非反転する。液晶駆動電圧132として出力する。な
お、該液晶駆動電圧132の極性については、後ほど図41を用いて詳細に説明する。
毎に順次ゲート駆動信号106を生成し出力している。該ゲート駆動信号106によって
、液晶パネル111のゲート線が1ライン順次選択状態とされている。従って、ゲート駆
動信号106に同期して出力される液晶駆動電圧132は、その時選択状態とされている
ライン上の画素に印加されることとなる。つまり、液晶パネル111が駆動され、正極性
または負極性の64レベルの階調電圧の内、表示データに対応した液晶駆動電圧の表示を
行うことができる。
ミング制御回路113に入力される。ラッチクロック124(ラッチクロック1〜80)
は、ラッチアドレス制御回路123によって、ドライバ有効信号(EIO)と、CL2と
に同期して生成されている。なお、データ同期クロック(CL2)は、制御信号1102
中に含まれているものである。
)によって、順次3画素毎にラッチされる。
7は、該1ライン分の表示データを、ライン表示同期信号116(CL1)で同時にラッ
チする。そして、最終的には、このラッチ回路127のラッチした表示データに対応した
液晶駆動電圧が、出力回路131から出力される。
詳しく説明する。
出力電圧(液晶駆動電圧132)との関係を示した図である。
の基準電圧1103は階調電圧生成回路1109によって分圧され、64レベルの階調電
圧130(VG63〜VG0)が生成される。該階調電圧130の電圧レベルも5V〜0
Vの範囲内にある。
9(Vcen)を基準に反転(VL63〜VL0)されて、あるいは、非反転(VH63
〜VH0)で、液晶駆動電圧132として出力される。
5V〜0Vの範囲にある。VL63〜VL0の電圧レベルは、反転基準電圧119(Vc
en)を0Vから−5Vの範囲に設定することで、0Vから−10Vの範囲内となる。従
って、階調電圧生成回路129までを低耐圧回路とし、図34中点線で囲んだ回路部分(
すなわち、出力回路131,入力バッファ117)のみを高耐圧回路とすることができる
。さらに、低耐圧回路から高耐圧回路へ信号レベルを変換するレベルシフト回路が、交流
化信号と出力駆動制御信号の2本の信号線の分だけでよい。
用いて説明する。
交流化信号121は、データドライバ109の偶数番目の出力に対応している。また、交
流化信号121は、交流化信号120とは極性が異なっている。従って、データドライバ
109の出力は、偶数番目の出力と、奇数番目の出力とで、互いに交流化のタイミングが
異なる。偶数番目の出力が正極性となっているときには、奇数番目の出力は負極性の出力
となっている。逆に偶数番目の出力が負極性となっている時には、奇数番目の出力は正極
性となっている。
程度の最新の微細プロセスである。これに対し、高耐圧プロセス(耐圧30V〜10V程
度)は、ゲート長が5μm〜2μm程度である。従って、能力が同程度の素子について考
えた場合、高耐圧プロセスの素子は、その素子面積が低耐圧プロセスの素子の数倍大きく
なる。また、出力回路に低耐圧プロセスを採用している場合でも、静電破壊やラッチアッ
プ対策のために、そのゲート長を大きく設計するのが通常である。図40に示すように、
本実施例では入力信号の電圧レベルを全て低耐圧プロセスの動作範囲(5V〜0V(GN
D))内としているため、高耐圧プロセスにする必要があるのは、出力回路131および
入力バッファ117のみである。図33、図34中、データドライバの点線で囲んだ回路
部分は、高耐圧プロセス(耐圧15V)である。その他の回路部分は低耐圧プロセス(耐
圧5V)である。従って、本実施例のデータドライバ112は、従来の低耐圧プロセスの
データドライバに比べても、チップ面積の増加を極力小さくすることができる。これは、
低価格化につながる。
て説明したが、低耐圧プロセスについては5V耐圧から3V耐圧等の、高耐圧プロセスに
ついては30V耐圧から10V耐圧等のプロセスを用いた場合についても本実施例と同様
な効果を得ることができる。
ライバを液晶パネルの片側に配置した場合でも、列毎反転駆動が可能となり、高画質表示
を行うことができる。ここで言う“列毎反転駆動”とは、交流駆動のタイミングを、液晶
パネル上の画素1列ごとに反転する駆動法である。
ミングを反転するドット毎反転駆動が可能となり、さらなる高画質表示を行うことができ
る。ここでいう“ドット毎反転駆動”とは、交流駆動のタイミングを、液晶パネル上にお
いて隣り合う4つの画素間で反転する駆動法である。該駆動法においては、全ての画素に
ついてその上下左右に隣接する画素と交流駆動のタイミングが反転している。
時の電流の向きが隣り合う画素で逆となる。また、対向電極の電流の向きも隣り合う画素
で、逆方向となる。従って、両者がその影響を互いに、打ち消し合うことで対向電極の電
圧レベルが安定するため高画質表示が可能となる。
データドライバの出力数は、これに限定されるものではない。出力数が、192本、16
0本のデータドライバも、ラッチアドレス制御回路123等を、該出力の本数に対応した
構成にすることで容易に実現できる。
あたり8ビット構成とするとともに、ラッチ回路の構成を1出力当たり8ビットに、また
、階調電圧生成回路の構成を256階調に対応するように変えることで、256階調やそ
の他の階調数のデータドライバに対しても容易に実現することができる。
いて説明する。
106)としては、液晶パネルのTFTの特性から、データドライバ112の出力する液
晶印加電圧132よりも上下に約3V程度大きな電圧を与える必要がある。一方、走査ド
ライバ105のデジタル信号の動作レベルは、VCC−GNDS間の5Vである。そのた
め、データドライバ112への入力信号と、走査ドライバ105のデジタル系への入力信
号とでは、その電圧レベルに差がある。従来の液晶パネルではデジタル信号の電圧レベル
を、データドライバの電圧レベルに合わせていた。そして、走査ドライバへ入力されるデ
ジタル信号については、外付けの回路によってレベルシフトすることで、該走査ドライバ
の電圧レベルに合わせていた。しかし、このような外付けの回路を使用することは、液晶
ディスプレイの周辺回路規模が大きくなる要因となっていた。本実施例では、走査ドライ
バ105の入力段にレベルシフト回路を内蔵することで、周辺回路の回路規模の削減を可
能としている。
トレジスタ2204、ゲート駆動回路2206からなる。
5等を含んで構成されている。インバータ回路2404は、スレシュホルド電圧を入力信
号レベルの真ん中に設定されており、その出力信号の振幅レベルはVCC−VSSである
。インバータ回路2405の振幅レベルはVCC−VSSである。表示同期信号2203
は、入力信号104を非反転してレベルシフトしたものである。
換して、表示同期信号2203としてシフトレジスタ2204に出力する。シフトレジス
タ2204は、該表示同期信号2203(水平同期信号)に同期してシフト動作すること
で、シフト出力信号2205を生成し出力している。ゲート駆動回路2206には、電源
電圧2201が入力されている。この電源電圧2201には、ゲートを選択状態とするた
めのオンレベルの電圧と、ゲートを非選択状態とするためのオフレベルの電圧と、が含ま
れている。ゲート駆動回路2206は、該電源電圧2201を用いてゲート駆動信号10
6を生成する。ゲート駆動回路2206は、該ゲート駆動信号106を、シフト出力信号
2205に同期して、1ライン毎に順次生成している。
ため、電源回路107にはアンプバッファが不要である。従って、電源回路107の回路
規模を小さくすることが可能である。
53、図54を用いて説明する。本実施例は、9レベルの基準電圧から64階調表示を行
うデータドライバを用いたものである。
路2505と、電源回路2507と、データドライバ2510と、640×3(R、G、
B)×480ドットの液晶パネル2512と、から構成されている。
2502を、液晶ドライバ用にタイミング制御した上で、表示データ,表示同期信号25
03としてデータドライバ2510に転送する。また、同様に、液晶コントローラ250
1は、システムから入力される表示データ,同期信号2502から、表示データ,同期信
号2504を生成して走査回路2505へ出力する。なお、表示データ2503は、1画
素当たり階調6ビットを割り当てた、3画素分づつの合計18ビットのデータである。
データドライバ2510に出力している。データドライバ2510は、該基準電圧250
9に基づいて階調表示用に64階調の電圧を生成する。そして、表示データに応じていず
れかの電圧を出力ごとに選択し、これを液晶駆動電圧2511として液晶パネル2512
へ出力する。
駆動信号2506を出力することで、液晶パネル2512を構成しているゲート線の内の
一本を順次選択してゆく。これにより、データドライバ2510の出力している液晶駆動
電圧2511は、その時選択状態にされているゲート線に対応する行の画素にのみ印加さ
れることとなる。走査回路2505が選択するゲートを順次変更してゆくことで(すなわ
ち、走査することで)、液晶パネル2512全体に画像が表示されることになる。
備えて構成されている。以下、各データドライバ2513をその配置位置に応じて、デー
タドライバ2513−1、データドライバ2512−2等と呼ぶ。他の回路部分について
も同様の呼び方をする。
電圧生成回路2518と、ラッチアドレス制御回路2521と、ラッチ回路2523と、
ラッチ回路2525と、レベルシフト回路2527と、液晶駆動回路2529とからなる
。
01,制御信号2602)に基づいて、タイミング信号2515、表示データ2516、
ライン表示同期信号2517を生成出力するものである。
522を生成するものである。
づつ順次ラッチするためのものである。ラッチ回路2523は、図49に示すとおり、1
出力あたり6ビットのラッチ回路2603を、240個備えて構成されている。データド
ライバ2510はデータドライバ2513を8個備えているため、データドライバ251
0全体では、1水平ライン分(1920画素分)の表示データを順次ラッチ可能となって
いる。
タ2524を、ライン表示同期信号2517に従って同時にラッチするものである。ラッ
チ回路2525は、1出力あたり6ビットのラッチ回路2604を、240個備えて構成
されている。該ラッチ回路2525は、ラッチした表示データを、表示データ2526と
して、レベルシフト回路2527へ出力している。
液晶駆動電圧レベルにまでシフトするためのものである。該レベルシフト回路2527は
、レベルシフト回路2605を240個備えて構成されている。該レベルシフト回路25
27は、電圧レベルをシフトした後の表示データを、表示データ2528として液晶駆動
回路2529へ出力している。
8と、制御信号2602中の交流化信号とから、交流の交流化基準電圧2519,252
0を生成するためのものである。交流化基準電圧2519と、交流化基準電圧2520と
は、共に交流化されているが、その交流化のタイミングは互いに反転したものとされてい
る。なお、基準電圧2509、反転基準電圧2508は、電源回路2507によって生成
されているものである(図48参照)。該電圧生成回路2518は、図51に示すとおり
、アンプバッファ回路2801、差動増幅回路2802、選択回路2803、選択回路2
804からなる。
(VLEV0〜VLEV8)を一旦バッファした後、選択回路2803に出力するもので
ある。
電圧2508(VCEN)を基準として反転し、出力するものである。この反転の様子を
図52に示す。VLEV0〜VLEV8を、VCENを基準として反転したものが、VL
EV0INV〜VLEV8INVである。
01の出力と差動増幅回路2802の出力とのうちのいずれか一方を、制御信号2602
中の交流化信号に従って選択し、出力するものである。但し、選択回路2803には、交
流化信号(制御信号2602)がそのまま入力されているのに対し、選択回路2804に
は、交流化信号(制御信号2602)を反転したものが入力されるようになっている。従
って、選択回路2803によって選択出力される交流化基準電圧2519(V1RV0〜
V1RV8)と、選択回路2804によって選択出力される交流化基準電圧2520(V
2RV0〜V2RV8)とでは、交流化のタイミングが異なっている。例えば、図52に
示すとおり、交流化信号(M)がハイレベルとなっている時には、交流化基準電圧251
9(V1RV0〜V1RV8)としては、VLEV0INV〜VLEV8INVの中から
選択されたものが出力される。一方、交流化基準電圧2520(V2RV0〜V2RV8
)としては、VLEV0〜VLEV8の中から選択されたものが出力される。逆に、交流
化信号(M)がロウレベルとなっている時には、交流化基準電圧2519(V1RV0〜
V1RV8)としては、それぞれVLEV0〜VLEV8の中から選択されたものが出力
される。交流化基準電圧2520(V2RV0〜V2RV8)としては、VLEV0IN
V〜VLEV8INVの中から選択されたものが出力される。
、表示データ2528に対応した液晶駆動電圧2530を生成出力するものである。該液
晶駆動回路2529は、交流化基準電圧2519,2520を基に表示データ2528に
対応した液晶駆動電圧を生成する液晶駆動回路2606を、240個備えて構成されてい
る。該液晶駆動回路2606は、図50に示すとおり、デコーダ2701と、選択回路2
704と、選択回路2705と、分圧回路2708と、選択回路2710と、アンプバッ
ファ回路2711とから構成されている。
1は、デコード結果の上位3ビットを、デコード信号2702として選択回路2704,
2705へ出力している。また、デコード結果の下位3ビットを、デコード信号2703
として選択回路2710へ出力している。
ルから、デコード信号2702に従って1レベルを選択するものである。選択回路270
4は、選択したレベルの電圧を選択電圧2706として分圧回路2708へ出力している
。一方、選択回路2705は、交流化基準電圧2519のうちのV7〜V0の8レベルか
ら、デコード信号2702に従って1レベルを選択し、該選択したレベルの電圧を選択電
圧2707として分圧回路2708へ出力するものである。選択回路2704,2705
は、選択電圧2706と選択電圧2707との組合せが、8種類(V8−V7、V7−V
6、V6−V5、V5−V4、V4−V3、V3−V2、V2−V1、V1−V0)のう
ちのいずれかとなるように動作するようになっている。
8レベルの階調電圧2709として出力するものである。該分圧回路2708は、該分圧
を8個の抵抗素子で行っている。
中から1レベルを選択し出力するものである。
4階調表示に関する動作に重点をおいて行う。
ータ,同期信号2503を、データドライバ内部の表示データ、タイミング制御信号に合
わせて制御し、タイミング信号群2515、表示データ2516として、ラッチアドレス
制御回路2521,ラッチ回路2523に出力している。なお、該信号2503は、表示
データ2601と、制御信号2602とからなるものである(図49参照)。
2を、上述のタイミング信号群2515から生成する。
を240画素分、3画素づつ80回に分けて順次ラッチする。つまり、ラッチ回路252
3では、まず表示データ2516の最初の3画素分を、ラッチ回路2603−1,260
3−2,2603−3が、それぞれ6ビットづつラッチする。続いて、次の3画素の表示
データ2516に対応したラッチ回路2603−4,2603−5,2603−6が、そ
れぞれ6ビットづつラッチする。ラッチ回路2603−7〜2603−240も同様に、
三個づつが順次表示データをラッチしてゆくことで、合計8個のデータドライバ2513
全体では1水平ライン分(1920画素分)の表示データをラッチする。各ラッチ回路2
523は、このようにしてラッチした表示データを表示データ2524として出力する。
イン分同時にラッチする。そして、ラッチした表示データを、表示データ2526として
、レベルシフト回路2527に転送する。なお、ライン表示同期信号2517は、走査回
路2505から出力されるゲート駆動信号2506に同期したものである。
タ2526の電圧レベルを、液晶駆動電圧レベルにまでレベルシフトし、表示データ25
28として液晶駆動回路2529に転送する。
8と、同期信号2503の交流化信号とから、交流化のタイミングが互いに反転されてい
る交流の交流化基準電圧2519と交流化基準電圧2520とを生成し、これらを液晶駆
動回路2529へ出力している。なお、交流化基準電圧2519は、データドライバ25
13の出力のうちの奇数番目の出力に、一方、交流化基準電圧2520は偶数番目の出力
に対応している。従って、交流出力のタイミングは、各出力端子毎に反転している。
電圧を生成する。つまり、分圧回路2708(図50参照)は、選択電圧2706、27
07の電圧間を8分圧し、各選択電圧間に8レベルの階調電圧を生成する。選択回路27
10は、分圧回路2708が生成した8レベルの階調電圧2709のなかから、デコード
信号2703に応じて1レベルを選択する。アンプバッファ回路2711は、これをバッ
ファして液晶駆動電圧2530(液晶駆動電圧2511)として出力する。このように、
選択電圧2706、2707の8組の組合せとそれぞれを8分圧することで合計64レベ
ルの階調電圧を生成することができる。
期信号2504の水平同期信号に同期して、1ライン毎に順次ゲート駆動信号2506を
生成している。そして、該ゲート駆動信号2506によって、液晶パネル2512のゲー
ト線が1ラインづつ、順次、選択状態とされている。
従って、液晶駆動電圧2511およびゲート選択信号2506によって液晶パネル251
2が駆動され、正極性または負極性の64レベルの階調電圧の内、表示データに対応した
液晶駆動電圧の表示を行うことができる。このようにすることで、64レベルの液晶駆動
電圧を出力毎に交流のタイミングを反転して出力することができる。
として出力される電圧は、偶数番目の出力と奇数番目の出力とで、その交流化のタイミン
グがお互いに反転している。また、各出力の電圧レベルは、64種類の電圧レベルのなか
から当該出力に対応する表示データに対応したものとなっている。
正極性、負極性を合わせて5V以上あるため、図48、図49のデータドライバ中の点線
で囲んだ回路部分は、高耐圧プロセス(耐圧15V)である。その他の回路部分は低耐圧
プロセス(耐圧5V)である。図40に示したように、全ての入力信号を、低耐圧プロセ
スの動作範囲(ここでは、5V〜GND)内とすることで、液晶駆動回路2529等のみ
を高耐圧プロセスとするだけでよい。これにより、チップ面積を小さくすることができる
。つまり、本実施例のデータドライバ2513のように出力回路のみに高耐圧プロセスを
用いることで、低耐圧プロセスのデータドライバに比べて、チップ面積の増加を極力小さ
くして、低価格化を図ることができる。
のごとく、データドライバを液晶パネルの片側に配置した場合でも、列毎反転駆動、ドッ
ト毎反転駆動が可能となり、高画質表示を行うことができる。
ついて説明したが、その出力数については特に限定されない。例えば、出力を192本,
160本備えたデータドライバについても、ラッチアドレス制御回路やラッチ回路を該出
力本数に対応した構成にすることで容易に実現できる。
あたり6ビットから8ビットにし、ラッチ回路の構成を1出力当たり8ビットとし、階調
電圧生成回路の構成を256階調に対応するように変えることで、256階調やその他の
階調数のデータドライバに対しても容易に実現することができる。
ロセスを15V耐圧として説明した。しかし、低耐圧プロセスとして例えば5V耐圧〜3
V耐圧を、また、高耐圧プロセスとして例えば30V耐圧〜10V耐圧のプロセスを用い
た場合についても、本実施例と同様な効果を得ることができる。
2505は、入力信号の入力段にレベルシフト回路を内蔵することで、周辺回路の回路規
模の削減を可能である。
、直流のレベル電圧である。従って、電源回路2507の回路規模を小さくすることが可
能である。
する。
イナミックレンジが正極性、負極性を合わせて5V以下となるものを用いている。データ
ドライバとしては、9レベルの基準電圧から64階調表示を行うものを用いている。本実
施例で用いているデータドライバは、全ての回路部分を低耐圧回路とすることができ、レ
ベルシフト回路が不要となっている。なお、液晶駆動動作自体は、上述の第9の実施例と
同様である。
ラ3201と、走査回路3205と、電源回路3207と、データドライバ3210と、
640×3(R、G、B)×480ドットの液晶パネル3212とから構成されている。
02に基づいて、表示データ,表示同期信号3203を生成し、これをデータドライバ3
210へ出力している。また、同様に、表示同期信号3204を生成し、これを走査回路
3205へ出力している。
イバ3210へ出力している。なお、直流の9レベルの基準電圧3209は、階調電圧生
成に用いられるものである。また、反転基準電圧32208は、階調電圧を交流化のため
に反転する際の基準となる電圧である。
表示データ,表示同期信号3203に対応した液晶駆動電圧3211を生成し、これを液
晶パネル3212へ出力する。
駆動信号3206を生成し、これを液晶パネル3212へ出力する。これにより液晶パネ
ル3212のゲート線は、順次選択状態とされてゆく(走査)。その結果、液晶パネル3
212の各画素には、表示データに対応した液晶駆動電圧3211が印加され、画像が表
示されることとなる。
出力のデータドライバ3213を8個備えて構成されている。該データドライバ3213
は、図56に示すとおり、タイミング制御回路3214と、電圧生成回路3218と、ラ
ッチアドレス制御回路3221と、ラッチ回路3223と、ラッチ回路3225と、液晶
駆動回路3227とを含んで構成されている。
ータ,表示同期信号3203(これは表示データ3301および交流化信号3302から
なる)のタイミング制御を行って、タイミング信号群3215、ライン表示同期信号32
17、表示データ3216として、ラッチアドレス制御回路3221等へ出力する構成と
なっている。なお、ライン表示同期信号3217は、走査回路3205から出力されるゲ
ート選択信号3206に同期している。表示データ3216は、各画素6ビットづつの3
画素分(合計18ビット)で構成されている。
3222を生成するものである。
る。該ラッチ回路3223は、ラッチ信号3222で表示データ3216をラッチする、
それぞれ1出力当たり6ビットのラッチ回路3303を、240個備えている。該ラッチ
回路3223は、ラッチした表示データを表示データ3224としてラッチ回路3225
へ出力する構成となっている。
ラッチするものである。該ラッチ回路3225は、ライン表示同期信号3217で同時に
ラッチするそれぞれ6ビットのラッチ回路3304を240個備えている。ラッチ回路3
225は、ラッチした表示データを表示データ3226として液晶駆動回路3227へ出
力する構成となっている。
圧3208および9レベルの液晶駆動電圧の基準電圧3209から、基準電圧3219,
3220を生成するものである。なお、基準電圧3219,3220は、ともに交流化さ
れた9レベルの電圧である。但し、両基準電圧3219,3220は、互いに交流化のタ
イミングが異なっている。基準電圧3219は、奇数番目の出力に対応した液晶駆動回路
3305に入力されている。一方、基準電圧3220は、偶数番目の出力に対応した液晶
駆動回路3305に入力されている。従って、交流出力のタイミングは、各出力端子ごと
に反転している。なお、本実施例の電圧生成回路3218は、基本的には、第9の実施例
の電圧生成回路2518と同様な構成(図51参照)である。但し、本実施例10におい
ては、電圧生成回路3218の全ての回路部分の電圧レベルを、低耐圧電圧レベルとして
いる。
対応した液晶駆動電圧3228を生成するものである。該液晶駆動回路3227は、生成
した液晶駆動電圧3228を、液晶駆動電圧3211として液晶パネル3212へ出力し
ている。本実施例の液晶駆動回路3227は、第9の実施例の液晶駆動回路2606(図
50参照)と同様の構成を有する液晶駆動回路3305を備えて構成されている。なお、
液晶駆動電圧3228は、基準電圧3219,3220の交流化のタイミングに対応して
、出力毎に交流のタイミングが反転している。
9の実施例と同様である(図39参照)。
ットの合計18ビット構成の表示データ,表示同期信号3203が入力される。
3203のタイミングから、データドライバ内部で用いられる表示データ3216、タイ
ミング制御信号3215、ライン表示同期信号3217を生成する。
、該表示データ3216を1つのデータドライバ当たり240画素分、順次ラッチする。
該各ラッチ回路3223は、該ラッチを3画素分づつ、80回に分けて行なう。つまり、
まず最初の3画素に対応した6ビットラッチ回路3303−1、3303−2、3303
−3が、表示データ3216をラッチする。続いて、次の3画素に対応した6ビットラッ
チ回路3303−4、3303−5、3303−6が、これに続く表示データ3216を
ラッチする。これ以降も同様に、順次表示データを、3画素分(18ビット)づつラッチ
してゆく。最後に6ビットラッチ回路3303−238、3303−239、3303−
240が表示データ3216をラッチする。以上のラッチ動作を全てのラッチ回路322
3が行うことで、データドライバ3210全体としては(データドライバ3213−1〜
3213−8)、1水平ライン分の表示データをラッチすることができる。
24としてラッチ回路3225に出力する。
データ3224を同時にラッチする。従って、合計8個のデータドライバ3213によっ
て、合計1920画素、1ライン分の表示データが同時にラッチされる。ラッチ回路32
25は、ラッチした表示データを表示データ3226として、液晶駆動回路3227に出
力する。
び反転基準電圧3208と、液晶表示コントローラ3201から入力されている表示同期
信号3203中の交流化信号3302とから、交流の基準電圧3219、3220を生成
する。該基準電圧3219と基準電圧3220とは、共に交流化されているが、その交流
化のタイミングが互いに反転している。この交流化のタイミングを図57に示した。交流
化信号(M)3302がハイレベルとなっている時には、基準電圧3219(V1RV0
〜V1RV8)としては、それぞれVLEV0INV〜VLEV8INVが出力される。
また、基準電圧3220(V2RV0〜V2RV8)としては、それぞれVLEV0〜V
LEV8が出力される。一方、交流化信号(M)3302がロウレベルとなっている時に
は、交流化基準電圧3219(V1RV0〜V1RV8)としては、それぞれVLEV0
〜VLEV8が出力される。基準電圧3220(V2RV0〜V2RV8)としては、そ
れぞれVLEV0INV〜VLEV8INVが出力される。そして、これらの電圧レベル
は、5V〜0Vの範囲内にある。
、液晶駆動回路3227に出力する。
9,3220から、64レベルの階調電圧を生成する。そして、表示データ3226に対
応したレベルの階調電圧を、各出力毎に、1つ選択して、内部に有するバッファアンプ回
路でバッファした後、液晶駆動電圧3228として出力する。液晶駆動電圧3228の出
力レベルは、基準電圧3209と同様に5V〜0Vの範囲である。液晶駆動電圧3228
のタイミングを図58に示した。交流化信号3302に対応して、液晶駆動電圧3228
の交流化のタイミングは反転している。また、液晶駆動電圧3228のうち、偶数番目の
画素に対応する出力と、奇数番目の画素に対応する出力とでは、交流のタイミングがお互
いに反転している。
に同期して1ライン毎に順次ゲート駆動信号3206を生成し、これを液晶パネル321
2に出力することで、ゲート線を1ラインづつ順次選択している。
圧3211によって液晶パネル3212が駆動され、正極性または負極性の64レベルの
階調電圧の内、表示データに対応した液晶駆動電圧の表示を行うことができる。
正極性、負極性を合わせて5V以下であるため、データドライバ3210の回路を、全て
低耐圧プロセス(耐圧5V)で構成することができる。従って、本実施例のデータドライ
バ3210は、小チップ化が可能であり、低価格化を図ることができる。
ドライバを液晶パネルの片側に配置した場合でも、列毎反転駆動、ドット毎反転駆動が可
能となり、高画質表示を行うことができる。
その出力の本数はこれに限定されるものではない。ラッチアドレス制御回路やラッチ回路
を出力数に対応した構成にすることで、例えば、出力が192本、160本のデータドラ
イバも容易に実現できる。
64階調の表示を可能なデータドライバについてのみ述べた。しかし、表示データを1画
素あたり8ビットで構成し、また、ラッチ回路を1出力当たり8ビットの構成とし、さら
に、階調電圧生成回路の構成を256階調に対応させることで、256階調のデータドラ
イバを使用した場合でも本発明を適用できる。他の階調数(例えば、256)のデータド
ライバを使用した場合でも容易に適用できる。
号の入力段にレベルシフト回路を内蔵することで、周辺回路の回路規模の削減を可能とし
たものである。
10に入力する基準電圧3208,3209は、直流のレベル電圧である。従って、電源
回路3207の回路規模を小さくすることが可能である。
圧プロセスとして例えば、5V耐圧〜3V耐圧のプロセスを用いた場合でも、本実施例と
同様な効果を得ることができる。
101・・・表示データ、102・・・制御信号群、103・・・交流化信号、104・・・電源回路、105・・・基準電圧、106・・・基準電圧、107−1〜107−10・・・液晶ドライバ、108・・・タイミング制御回路、109・・・制御信号、110・・・表示データ、111・・・タイミング信号、112・・・ラッチアドレス制御回路、113・・・ラッチ信号、114・・・ラッチ回路、115・・・表示データ、116・・・ラッチ回路、117・・・表示データ、118・・・電圧生成回路、119・・・交流化基準電圧、120・・・交流化基準電圧、121・・・液晶駆動回路、122・・・・・・液晶駆動信号、123・・・走査回路、124・・・ゲート選択信号、125・・・液晶パネル
801−1〜801−192・・・液晶駆動回路
901−0〜901−8・・・アンプバッファ回路、902−0〜902−8・・・差動増幅回路、903−0〜903−8・・・選択回路、904−0〜904−8・・・選択回路
1101・・・制御回路、1102−1〜1102−10・・・液晶ドライバ、1103・・・電圧生成回路
1201・・・切り換え回路
1401−0〜1401−8・・・アンプバッファ回路、1402−0〜1402−8・・・レ
ベルシフト回路、1403−0〜1403−8・・・選択回路、1404−0〜1404−8・・・選択回路
1601・・・電源回路、1602・・・基準電圧、1603・・・基準電圧、1604−1〜1604−10・・・液晶ドライバ、1605・・・選択回路、1606・・・選択回路
1701・・・表示データ、1702・・・制御信号群、1703・・・交流化信号、1704・・・電
源回路、1705・・・基準電圧、1706・・・基準電圧、1707−1〜1707−10・・・液晶ドライバ、1708・・・タイミング制御回路、1709・・・制御信号、1710・・・表示データ、1711・・・タイミング信号、1712・・・ラッチアドレス制御回路、1713・・・ラッチ信号、1714・・・ラッチ回路、1715・・・表示データ、1716・・・ラッチ回路、1717・・・表示データ、1718・・・電圧生成回路、1719・・・交流化基準電圧、1720・・・交流化基準電圧、1721・・・液晶駆動回路、1722・・・液晶駆動信号
1801−1〜1801−192・・・液晶駆動回路、1717−1M〜1717−192M・・・交流化信号、1717−1D〜1717−192D・・・表示データ
1901−0〜1901−8・・・アンプバッファ回路、1902−0〜1902−8・・・差動増幅回路
[第6、第7の実施例]
101・・・表示データ、102・・・制御信号群、103・・・電源回路、104・・・基準電圧、105・・・反転基準電圧、106・・・交流化信号、107・・・選択信号、108・・・制御信号、109−1〜109−8・・・データドライバ、110・・・タイミング制御回路、111・・・タイミング信号群、112・・・表示データ、113・・・表示タイミング信号、114・・・バッファ回路、115・・・基準電圧、116・・・EOR回路、117・・・交流化信号、118・・・レベルシフト回路、119・・・反転基準電圧、120・・・交流化信号、121・・・交流化信号、122・・・制御信号、123・・・ラッチアドレス制御回路、124・・・ラッチ信号、125・・・ラッチ回路、126・・・表示データ、127・・・ラッチ回路、128・・・表示データ、129・・・階調電圧生成回路、130・・・階調電圧、131・・・出力回路、132・・・液晶駆動電圧、133・・・走査回路、134・・・ゲート選択信号、135・・・液晶パネル、201・・・液晶ドライバ、202・・・表示データ、203・・・制御信号群、204・・・タイミング制御回路、205・・・制御信号、206・・・表示データ、207・・・タイミング信号、208・・・ラッチアドレス制御回路、209・・・ラッチ信号、210・・・ラッチ回路、211・・・表示データ、212・・・ラッチ回路、213・・・表示データ、214・・・レベルシフタ、215・・・表示データ、216・・・基準電圧、217・・・液晶駆動回路、218・・・液晶駆動信号、401・・・電源回路、402・・・交流化信号、403・・・基準電圧、404・・・基準電圧、405・・・走査ドライバ、406・・・ゲート選択信号、407・・・液晶ドライバ、408・・・データ信号線、409・・・液晶ドライバ、410・・・データ信号線、411・・・液晶パネル、601・・・電源回路、602・・・交流化信号、603・・・基準電圧、604・・・走査ドライバ、605・・・ゲート選択信号、606・・・液晶ドライバ、607・・・データ信号線、608・・・液晶パネル、901−1〜901−240・・・ラッチ回路、902−1〜902−240・・・ラッチ回路、903・・・階調電圧生成回路、904・・・階調電圧、905−1〜
905−240・・・選択回路、906−1〜906−240・・・出力回路、1101・・・反転増幅回路、1102・・・反転電圧、1103・・・選択回路、1104・・・出力電圧、1105・・・出力バッファ回路、1201・・・差動増幅回路、1202・・・電流増幅回路、1203・・・電流増幅回路、1204・・・選択回路、1901・・・レベルシフト回路、1902・・・入力信号、1903・・・反転基準電圧、1904・・・出力信号、2001・・・レベルシフト回路、2002・・・入力信号、2003・・・出力信号、2004・・・インバータ回路、2005・・・インバータ回路、2101−1〜2101−240・・・階調電圧生成回路、2102−1〜2102−240・・・出力回路、2201・・・デコード回路、2202・・・デコード信号、2203・・・デコード信号、2204・・・先択回路、2205・・・選択回路、2206・・・選択電圧、2207・・・選択電圧、2208・・・分圧回路、2209・・・階調電圧、2210・・・選択回路、2301・・・非反転増幅回路、2302・・・反転増幅回路、2303・・・正転電圧、2304・・・反転電圧、2305・・・選択回路。
[第8〜第10の実施例]
・図33
101・・・液晶表示コントローラ、102・・・表示データと同期信号、103・・・制御信号群、104・・・表示同期信号、105・・・走査回路、106・・・ゲート駆動信号、107・・・電源回路、108・・・基準電圧、109・・・データドライバ、110・・・液晶駆動電圧、111・・・液晶パネル、112−1〜112−8・・・データドライバ、113・・・タイミング制御回路、114・・・タイミング信号群、115・・・表示データ、116・・・ライン表示同期信号、117・・・入力バッファ回路、118・・・基準電圧、119・・・基準電圧、120・・・交流信号、121・・・交流化信号、122・・・制御信号、123・・・ラッチアドレス制御回路、124・・・ラッチ信号、125・・・ラッチ回路、126・・・表示データ、127・・・ラッチ回路、128・・・表示データ、129・・・階調電圧生成回路、130・・・階調電圧、131・・・出力回路、132・・・液晶駆動電圧
・図34
1101・・・表示データ、1102・・・制御信号、1103・・・基準電圧、1104・・・基準電圧、1105・・・バッファ回路、1106・・・レベルシフト回路、1107−1〜1107−240・・・ラッチ回路、1108−1〜1108−240・・・ラッチ回路、1109・・・階調電圧生成回路、1110・・・基準電圧、1111−1〜1111−240・・・電圧選択回路、1112−1〜1112−240・・・出力回路
・図37
1401・・・差動増幅回路、1402・・・反転出力電圧、1403・・・選択回路、1404・・・電圧信号、1405・・・、バッファアンプ回路
・図38
1501・・・差動増幅回路、1502・・・電流増幅回路、1503・・・電流増幅回路、1504・・・選択回路
・図45
2201・・・電源電圧、2202・・・シレベルシフト回路、2203・・・シフト出力信号、2204・・・シフトレジスタ、2205・・・シフト出力信号、2206・・・駆動回路、2207・・・高耐圧回路
・図47
2401・・・レベルシフト回路、2402・・・入力信号、2403・・・出力信号、2404・・・インバータ、2405・・・インバータ
・図48
2501・・・液晶表示コントローラ、2502・・・表示データと同期信号、2503・・・制御信号群、2504・・・表示同期信号、2505・・・走査回路、2506・・・ゲート駆動信号、2507・・・電源回路、2508・・・基準電圧、2509・・・基準電圧、2510・・・データドライバ、2511・・・液晶駆動電圧、2512・・・液晶パネル、2513−1〜2513−8・・・データドライバ、2514・・・タイミング制御回路、2515・・・タイミング信号群、2516・・・表示データ、2517・・・ライン表示同期信号、2518・・・電圧生成回路、2519・・・交流化基準電圧、2520・・・交流化基準電圧、2521・・・ラッチアドレス制御回路、2522・・・ラッチ信号、2523・・・ラッチ回路、2524・・・表示データ、2525・・・ラッチ回路、2526・・・表示データ、2527・・・レベルシフト回路、2528・・・表示データ、2529・・・出力回路、2530・・・液晶駆動電圧
・図49
2601・・・表示データ、2602・・・制御信号、2603−1〜2603−240・・・ラッチ回路、2604−1〜2604−240・・・ラッチ回路、2605−1〜2605−240・・・レベルシフト回路、2606−1〜2606−240・・・出力回路
・図50
2701・・・デコーダ、2702・・・デコード出力、2703・・・デコード出力、2704・・・選択回路、2705・・・選択回路、2706・・・選択信号、2707・・・選択信号、2708・・・分圧回路、2709・・・階調電圧、2710・・・選択回路、2711・・・アンプバッファ回路
・図51
2801−0〜2801−8・・・アンプバッファ回路、2802−0〜2802−8・・・反転増幅回路、2803−0〜2803−8・・・選択回路、2804−0〜2804−8・・・選択回路
・図55
3201・・・液晶表示コントローラ、3202・・・表示データと同期信号、3203・・・制御信号群、3204・・・表示同期信号、3205・・・走査回路、3206・・・ゲート駆動信号、3207・・・電源回路、3208・・・基準電圧、3209・・・基準電圧、3210・・・データドライバ、3211・・・液晶駆動電圧、3212・・・液晶パネル、3213−1〜3213−8・・・データドライバ、2514・・・タイミング制御回路、2515・・・タイミング信号群、2516・・・表示データ、3217・・・ライン表示同期信号、3218・・・電圧生成回路、3219・・・基準電圧、3220・・・基準電圧、3221・・・ラッチアドレス制御回路、3222・・・ラッチ信号、3223・・・ラッチ回路、3224・・・表示データ、3225・・・ラッチ回路、3226・・・表示データ、2527・・・・・・出力回路、3228・・・液晶駆動電圧
・図56
3301・・・表示データ、3302・・・制御信号、3303−1〜3303−240・・・ラッチ回路、3304−1〜3304−240・・・ラッチ回路、3305−1〜3305−240・・・出力回路
[従来技術]
・図60〜図66
201・・・液晶ドライバ、202・・・表示データ、203・・・制御信号群、204・・・タイミング制御回路、205・・・制御信号、206・・・表示データ、207・・・タイミング信号、208・・・ラッチアドレス制御回路、209・・・ラッチ信号、210・・・ラッチ回路、211・・・表示データ、212・・・ラッチ回路、213・・・表示データ、214・・・レベルシフタ、215・・・表示データ、216・・・基準電圧、217・・・液晶駆動回路、218・・・液晶駆動信号
401・・・電源回路、402・・・交流化信号、403・・・基準電圧、404・・・基準電圧、405・・・走査ドライバ、406・・・ゲート選択信号、407・・・液晶ドライバ、408・・・データ信号線、409・・・液晶ドライバ、410・・・データ信号線、411・・・液晶パネル
601・・・電源回路、602・・・交流化信号、603・・・基準電圧、604・・・走査ドライバ、605・・・ゲート選択信号、606・・・液晶ドライバ、607・・・データ信号線、608・・・液晶パネル
・図67
201・・・液晶表示コントローラ、202・・・表示データと同期信号、203・・・制御信号群、204・・・制御信号群、205・・・表示同期信号、206・・・走査回路、207・・・ゲート駆動信号、208・・・表示同期信号、209・・・電源回路、210・・・基準電圧、211・・・基準電圧、212・・・データドライバ、214・・・液晶駆動電圧、216・・・液晶パネル、217−1〜217−8・・・データドライバ、218・・・タイミング制御回路、219・・・タイミング信号群、220・・・表示データ、221・・・表示同期信号、222・・・ラッチアドレス制御回路、223・・・ラッチ信号、224・・・ラッチ回路、225・・・表示データ、226・・・ラッチ回路、227・・・表示データ、228・・・レベルシフト回路、229・・・表示データ、230・・・出力回路、231・・・液晶駆動電圧
・図68
301・・・電源電圧、302・・・シフトレジスタ、303・・・シフト出力信号、304・・・レベルシフト回路、305・・・シフト出力信号、306・・・駆動回路、307・・・高耐圧回路
・図72
701・・・液晶表示コントローラ、702・・・表示データと同期信号、703・・・制御信号群、704・・・表示同期信号、705・・・表示同期信号、706・・・電源回路、707・・・基準電圧、708・・・データドライバ、709・・・液晶駆動電圧、710・・・液晶パネル
・図73
801・・・液晶表示コントローラ、802・・・表示データと同期信号、803・・・制御信号群、804・・・表示同期信号、805・・・レベルシフト回路、806・・・表示同期信号、807・・・走査回路、808・・・ゲート駆動信号、809・・・表示同期信号、810・・・電源回路、811・・・基準電圧、812・・・基準電圧、813・・・データドライバ、814・・・液晶駆動電圧、815・・・液晶パネル、816−1〜816−8・・・データドライバ、817・・・タイミング制御回路、818・・・タイミング信号群、819・・・表示データ、820・・・表示同期信号、821・・・ラッチアドレス制御回路、822・・・ラッチ信号、823・・・ラッチ回路、824・・・表示データ、825・・・ラッチ回路、826・・・表示データ、827・・・出力回路、828・・・液晶駆動電圧
Claims (31)
- 複数のデータ線および複数の走査線の交点位置にマトリックス状に配列した画素部を有
する液晶パネルと、
前記複数の走査線に順次電圧を印加する走査駆動LSIと、
上位装置からの表示データと基準電圧を受けて該表示データに対応した電圧を前記複数
のデータ線に印加する液晶ドライバとを備える液晶ディスプレイにおいて、
前記液晶ドライバは、
表示データを順次保持する保持手段と、
ライン表示同期信号に同期して液晶ドライバの有する出力データ線分の前記保持手段の
表示データを同時に保持する保持手段と、
基準電圧から交流化駆動する一方の階調電圧を生成する電圧生成手段と、
前記保持手段に保持された表示データ、前記階調電圧と交流化信号と反転基準電圧から
前記液晶パネルに対して、各出力毎に前記階調電圧を反転基準電圧に対して反転または非
反転の制御を行い、同一の表示データに対して異なる液晶印加電圧を出力する出力手段と
を有することを特徴とする液晶ディスプレイ。 - 前記保持手段に保持された表示データ、前記基準電圧と前記交流化信号から前記液晶パ
ネルに対して、1出力毎に交流化駆動の異なる液晶印加電圧を出力することを特徴とする
請求項1記載の液晶ディスプレイ。 - 交流化駆動の一方の基準電圧を入力し、他方の基準電圧を液晶ディスプレイで生成する
ことを特徴とする請求項1記載の液晶ディスプレイ。 - 交流化駆動の一方の基準電圧を入力し、基準電圧から電圧生成手段で出力する階調数の
階調電圧を生成し、交流化駆動の他方の階調電圧を出力手段で基準電圧に対し対称に反転
して出力することを特徴とする請求項3記載の液晶ディスプレイ。 - 交流化駆動の一方の9レベル基準電圧を入力し、基準電圧から電圧生成手段で出力する
64階調の階調電圧を生成し、交流化駆動の他方の64階調電圧を出力手段で基準電圧に
対し対称に反転して出力することを特徴とする請求項3記載の液晶ディスプレイ。 - 前記走査駆動LSIは、前記液晶ドライバのデジタル入力信号と同一の信号レベルのデ
ジタル入力信号を直接入力することを特徴とする請求項1、2、3、4および5のいずれか一項に記載の液晶ディスプレイ。 - 前記走査駆動LSIは、入力段に入力するデジタル入力信号をレベルシフトするレベル
シフト回路を設け、該レベルシフト回路でデジタル入力信号を該走査駆動LSIの内部で
動作する信号レベルにレベルシフトすることを特徴とする請求項1、2、3、4および5のいずれか一項に記載の液晶ディスプレイ。 - 前記走査駆動LSIは、基準信号を入力し、入力するデジタル入力信号の入力レベルを
前記基準信号で制御可能なことを特徴とする請求項1、2、3、4および5のいずれか一項に記載の液晶ディスプレイ。 - 複数のデータ線および複数の走査線の交点位置にマトリックス状に配列した画素部を有
する液晶パネルと、
前記複数の走査線に順次電圧を印加する走査駆動LSIと、
上位装置から送られてくる表示データと、別途生成された基準電圧とを受けて、該表示
データに対応した電圧を生成し、該生成した電圧を前記複数のデータ線に印加する液晶ド
ライバと、を備え、
前記液晶ドライバは、複数の出力端子を持ち、該複数の出力端子に対応した表示データ
を受け取り、該表示データを液晶駆動電圧に変換し、前記液晶駆動電圧を、同一の表示デ
ータに対して電圧レベルの異なる2種類生成し、このうちのいずれか一方を前記出力端子
ごとに選択し出力すること、
を特徴とする液晶ディスプレイ。 - 前記2種類の液晶駆動電圧のうちの一方は、予め定められた基準電圧より電圧レベルが
高く、他方は該基準電圧より電圧レベルが低いこと、
を特徴とする請求項9記載の液晶ディスプレイ。 - 前記2種類の液晶駆動電圧のうち、一方は外部から入力されたものであり、他方は予め
定められた反転基準電圧に対して前記外部から入力された液晶駆動電圧を反転したもので
あること、
を特徴とする請求項9記載の液晶ディスプレイ。 - 前記前記液晶駆動電圧の選択は、外部から入力される交流化信号に従ってなされるもの
であること、
を特徴とする請求項9、10または11記載の液晶ディスプレイ。 - 複数のデータ線および複数の走査線の交点位置にマトリックス状に配列した画素部を有
する液晶パネルと、
前記複数の走査線に順次電圧を印加する走査駆動LSIと、
上位装置から送られてくる表示データと、別途生成された基準電圧とを受けて、該表示
データに対応した電圧を生成し、該生成した電圧を前記複数のデータ線に印加する液晶ド
ライバと、を備え、
前記液晶ドライバは、
複数の出力端子と、
表示データを順次保持する保持手段と、
前記保持手段に保持されている表示データを、別途入力されるライン表示同期信号に同
期して、上記出力端子の本数分だけ同時に保持する第2保持手段と、
別途生成された基準電圧から、複数レベルの電圧からなる階調電圧を生成する電圧生成
手段と、
前記階調電圧のうち前記第2保持手段に保持された表示データに対応したレベルの電圧
を前記出力端子毎に選択し、該選択した電圧を別途生成された反転基準電圧に対して反転
または非反転した後、前記出力端子から出力する出力手段と、
を有することを特徴とする液晶ディスプレイ。 - 前記出力手段は、前記反転によって得られた電圧を出力する出力端子と、前記非反転に
よって得られた電圧を出力する出力端子とが、前記出力端子の配列上交互に位置するよう
に、前記反転または非反転を行うものであること、
を特徴とする請求項13記載の液晶ディスプレイ。 - 前記基準電圧は、外部から入力されるものであること、
を特徴とする請求項13記載の液晶ディスプレイ。 - 前記基準電圧は、9レベルの電圧を含んで構成され、
前記階調電圧は、64レベルの電圧を含んで構成されたものであること、
を特徴とする請求項13記載の液晶ディスプレイ。 - 前記走査駆動LSIは、前記液晶ドライバのデジタル入力信号と同一レベルのデジタル
入力信号を、直接入力されていること、
を特徴とする請求項9、10、11、12、13、14、15または16に記載の液晶ディスプレイ。 - 前記走査駆動LSIは、入力段に入力されるデジタル入力信号を、該走査駆動LSI内
部の動作信号レベルにまで、レベルシフトするレベルシフト回路を備えたこと、
を特徴とする請求項9、10、11、12、13、14、15または16に記載の液晶ディスプレイ。 - 複数のデータ線および複数の走査線の交点位置にマトリックス状に配列した画素部を有
する液晶パネルと、
前記複数の走査線に順次電圧を印加する走査回路と、
上位装置から送られてくる表示データと、別途生成された基準電圧とを受けて、該表示
データに対応した電圧を前記複数のデータ線に印加する液晶ドライバと、を備え、
前記液晶ドライバは、
複数の出力端子と、
表示データを順次保持する保持手段と、
前記保持手段に保持されている表示データを、別途生成されるライン表示同期信号に同
期して、上記出力端子の本数分だけ同時に保持する第2保持手段と、
別途生成された基準電圧と、別途生成された交流化信号とから、交流化駆動に用いられ
る交流化された2種類の交流化基準電圧を生成する電圧生成手段と、
前記交流化基準電圧を、前記第2保持手段に保持された表示データに対応したレベルの
液晶駆動電圧に変換し、当該表示データに対応する出力端子からそれぞれ出力する出力手
段と、
を有することを特徴とする液晶ディスプレイ。 - 前記2種類の交流化基準電圧のうち、一方の交流化基準電圧に基づいて生成された液晶
駆動電圧が出力される出力端子と、他方の交流化基準電圧に基づいて生成された液晶駆動
電圧が出力される出力端子とは、上記出力端子の配列上予め定められた本数分ごとに交互
に位置されていること、
を特徴とする請求項19記載の液晶ディスプレイ。 - 上記予め定められた本数とは、1本であること、
を特徴とする請求項20記載の液晶ディスプレイ。 - 上記電圧生成手段は、別途生成された反転基準電圧を基準として一方の交流化基準電圧
を反転し、該反転後の電圧を他方の交流化基準電圧とするものであること、
を特徴とする請求項19記載の液晶ディスプレイ。 - 複数のデータ線および複数の走査線の交点位置にマトリックス状に配列した画素部を有
する液晶パネルと、該複数の走査線に順次電圧を印加する走査回路と、上位装置からの表
示データと基準電圧を受けて該表示データに対応した電圧を前記複数のデータ線に印加す
る液晶ドライバとを具備する液晶表示装置において、
前記液晶ドライバは、
表示データを順次保持する保持手段と、
ライン表示同期信号に同期して液晶ドライバの有する出力データ線分の前記保持手段の
表示データを同時に保持する保持手段と、
基準電圧と交流化信号から交流化駆動する2通りの交流化基準電圧を生成する電圧生成
手段と、
前記保持手段に保持された表示データ、該2通りの交流化基準電圧と交流化信号から液
晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換して出力する手段
とを有することを特徴とする液晶表示装置。 - 請求項23記載の液晶表示装置であって、
前記保持手段に保持された表示データ、前記基準電圧と前記交流化信号から前記液晶パ
ネルに対して、1出力毎に交流化駆動の異なる液晶印加電圧に変換して出力することを特
徴とする液晶表示装置。 - 請求項23記載の液晶表示装置であって、
前記保持手段に保持された表示データ、前記基準電圧と前記交流化信号から前記液晶パ
ネルに対して、複数の出力毎に交流化駆動の異なる液晶印加電圧に変換して出力すること
を特徴とする液晶表示装置。 - 請求項23記載の液晶表示装置であって、
交流化駆動の一方の交流化基準電圧を入力し、他方の交流化基準電圧を前記電圧生成手
段が生成することを特徴とする液晶表示装置。 - 請求項23記載の液晶表示装置であって、
交流化駆動の一方の交流化基準電圧を入力し、他方の交流化基準電圧を前記電圧生成手
段が基準電圧に対し対称に反転し生成することを特徴とする液晶表示装置。 - 請求項23記載の液晶表示装置であって、
交流化駆動の一方の交流化基準電圧を入力し、他方の交流化基準電圧を前記電圧生成手
段が基準電圧分シフトし生成することを特徴とする液晶表示装置。 - 複数のデータ線および複数の走査線の交点位置にマトリックス状に配列した画素部を有
する液晶パネルと、
該複数の走査線に順次電圧を印加する走査回路と、
上位装置からの表示データと基準電圧を受けて該表示データに対応した電圧を前記複数
のデータ線に印加する液晶ドライバとを具備する液晶表示装置において、
前記液晶ドライバは、
表示データを順次保持する保持手段と、
ライン表示同期信号に同期して液晶ドライバの有する出力データ線分の該保持手段の表
示データを同時に保持する保持手段と、
基準電圧は2通りの交流化基準電圧で、交流化信号で2通りの交流化基準電圧を切り換
える電圧切り換え手段と、
前記保持手段に保持された表示データ、前記2通りの交流化基準電圧と交流化信号から
液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換して出力する手
段とを有することを特徴とする液晶表示装置。 - 請求29記載の液晶表示装置であって、
前記保持手段に保持された表示データ、前記基準電圧と前記交流化信号から前記液晶パネ
ルに対して、1出力毎に交流化駆動の異なる液晶印加電圧に変換して出力することを特徴
とする液晶表示装置。 - 請求項29記載の液晶表示装置であって、
前記保持手段に保持された表示データ、前記基準電圧と前記交流化信号から前記液晶パネ
ルに対して、複数の出力毎に交流化駆動の異なる液晶印加電圧に変換して出力することを
特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007280995A JP4512629B2 (ja) | 1994-06-21 | 2007-10-29 | 液晶表示装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1994138499 | 1994-06-21 | ||
JP13849994 | 1994-06-21 | ||
JP1994170696 | 1994-07-22 | ||
JP17069694 | 1994-07-22 | ||
JP2007280995A JP4512629B2 (ja) | 1994-06-21 | 2007-10-29 | 液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006288013A Division JP4053575B2 (ja) | 1994-06-21 | 2006-10-23 | 液晶ディスプレイ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010065637A Division JP4914926B2 (ja) | 1994-06-21 | 2010-03-23 | 液晶表示装置用ドライバチップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008058993A true JP2008058993A (ja) | 2008-03-13 |
JP4512629B2 JP4512629B2 (ja) | 2010-07-28 |
Family
ID=26471509
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12001795A Expired - Lifetime JP3774248B2 (ja) | 1994-06-21 | 1995-05-18 | 液晶表示装置 |
JP2005296834A Expired - Lifetime JP3817572B2 (ja) | 1994-06-21 | 2005-10-11 | 液晶駆動回路及び液晶表示装置 |
JP2006128114A Expired - Lifetime JP3917168B2 (ja) | 1994-06-21 | 2006-05-02 | 液晶ディスプレイ |
JP2006288013A Expired - Lifetime JP4053575B2 (ja) | 1994-06-21 | 2006-10-23 | 液晶ディスプレイ |
JP2007280996A Expired - Lifetime JP4455642B2 (ja) | 1994-06-21 | 2007-10-29 | 液晶表示装置 |
JP2007280995A Expired - Lifetime JP4512629B2 (ja) | 1994-06-21 | 2007-10-29 | 液晶表示装置 |
JP2010065637A Expired - Lifetime JP4914926B2 (ja) | 1994-06-21 | 2010-03-23 | 液晶表示装置用ドライバチップ |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12001795A Expired - Lifetime JP3774248B2 (ja) | 1994-06-21 | 1995-05-18 | 液晶表示装置 |
JP2005296834A Expired - Lifetime JP3817572B2 (ja) | 1994-06-21 | 2005-10-11 | 液晶駆動回路及び液晶表示装置 |
JP2006128114A Expired - Lifetime JP3917168B2 (ja) | 1994-06-21 | 2006-05-02 | 液晶ディスプレイ |
JP2006288013A Expired - Lifetime JP4053575B2 (ja) | 1994-06-21 | 2006-10-23 | 液晶ディスプレイ |
JP2007280996A Expired - Lifetime JP4455642B2 (ja) | 1994-06-21 | 2007-10-29 | 液晶表示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010065637A Expired - Lifetime JP4914926B2 (ja) | 1994-06-21 | 2010-03-23 | 液晶表示装置用ドライバチップ |
Country Status (4)
Country | Link |
---|---|
US (6) | US5774106A (ja) |
JP (7) | JP3774248B2 (ja) |
KR (1) | KR100190464B1 (ja) |
TW (1) | TW270198B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009113409A1 (ja) | 2008-03-10 | 2009-09-17 | 独立行政法人科学技術振興機構 | ジアミノ酸誘導体原料、その製造方法、及びジアミノ酸誘導体の製造方法 |
CN103915076A (zh) * | 2014-04-25 | 2014-07-09 | 青岛海信电器股份有限公司 | 驱动液晶显示方法、液晶显示装置和快门式3d显示方法 |
CN113223443A (zh) * | 2020-01-17 | 2021-08-06 | 厦门凌阳华芯科技有限公司 | 一种多像素led驱动芯片和led显示屏 |
CN113223444A (zh) * | 2020-01-17 | 2021-08-06 | 厦门凌阳华芯科技有限公司 | 一种单像素led驱动芯片及led显示屏 |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0149297B1 (ko) * | 1995-07-12 | 1998-12-15 | 김광호 | 액정 표시 장치 및 그 구동 방법 |
US5856818A (en) * | 1995-12-13 | 1999-01-05 | Samsung Electronics Co., Ltd. | Timing control device for liquid crystal display |
JP3297986B2 (ja) * | 1996-12-13 | 2002-07-02 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
JP4079473B2 (ja) * | 1996-12-19 | 2008-04-23 | ティーピーオー ホンコン ホールディング リミテッド | 液晶表示装置 |
JP4308162B2 (ja) * | 1997-05-13 | 2009-08-05 | Okiセミコンダクタ株式会社 | 液晶表示装置の駆動回路及びその駆動方法 |
KR100396161B1 (ko) * | 1997-11-01 | 2003-11-17 | 엘지.필립스 엘시디 주식회사 | 레벨쉬프터장치 |
JPH11175027A (ja) * | 1997-12-08 | 1999-07-02 | Hitachi Ltd | 液晶駆動回路および液晶表示装置 |
JPH11184444A (ja) * | 1997-12-24 | 1999-07-09 | Oki Micro Design Miyazaki Co Ltd | 液晶表示装置駆動用集積回路 |
JP4160141B2 (ja) * | 1998-01-08 | 2008-10-01 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置 |
JP3595153B2 (ja) | 1998-03-03 | 2004-12-02 | 株式会社 日立ディスプレイズ | 液晶表示装置および映像信号線駆動手段 |
JP4454705B2 (ja) * | 1998-06-19 | 2010-04-21 | 東芝モバイルディスプレイ株式会社 | 表示装置 |
JP2006031032A (ja) * | 1999-01-08 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動回路 |
JP3738311B2 (ja) * | 1999-01-18 | 2006-01-25 | カシオ計算機株式会社 | 液晶表示駆動装置 |
JP3718607B2 (ja) * | 1999-07-21 | 2005-11-24 | 株式会社日立製作所 | 液晶表示装置及び映像信号線駆動装置 |
JP3495960B2 (ja) * | 1999-12-10 | 2004-02-09 | シャープ株式会社 | 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置 |
JP2001166726A (ja) * | 1999-12-10 | 2001-06-22 | Sharp Corp | 表示装置および該表示装置に用いられるドライバ |
JP3993725B2 (ja) * | 1999-12-16 | 2007-10-17 | 松下電器産業株式会社 | 液晶駆動回路,半導体集積回路及び液晶パネル |
US6750835B2 (en) | 1999-12-27 | 2004-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
ATE378669T1 (de) * | 2000-02-02 | 2007-11-15 | Seiko Epson Corp | Anzeigesteuergerät und anzeigevorrichtung zu dessen verwendung |
KR100375349B1 (ko) * | 2000-08-04 | 2003-03-08 | 삼성에스디아이 주식회사 | 다중 데이타 전극을 갖는 메트릭스형 평판 표시 패널 및그 구동 방법 |
US7019727B2 (en) | 2000-09-18 | 2006-03-28 | Sanyo Electric Co., Ltd. | Display device |
KR100379535B1 (ko) * | 2001-01-06 | 2003-04-10 | 주식회사 하이닉스반도체 | 액정 표시 장치의 구동 회로 |
JP2002236474A (ja) * | 2001-02-09 | 2002-08-23 | Nec Corp | 液晶表示装置及びその駆動方法 |
JP3965548B2 (ja) * | 2001-02-23 | 2007-08-29 | 株式会社日立製作所 | 駆動回路および画像表示装置 |
JP3591505B2 (ja) * | 2001-12-05 | 2004-11-24 | セイコーエプソン株式会社 | 表示駆動回路、電気光学装置及び表示駆動方法 |
JP3627710B2 (ja) * | 2002-02-14 | 2005-03-09 | セイコーエプソン株式会社 | 表示駆動回路、表示パネル、表示装置及び表示駆動方法 |
JP3928528B2 (ja) * | 2002-09-20 | 2007-06-13 | コニカミノルタホールディングス株式会社 | 液晶表示装置 |
KR100900539B1 (ko) * | 2002-10-21 | 2009-06-02 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
JP2004212668A (ja) * | 2002-12-27 | 2004-07-29 | Koninkl Philips Electronics Nv | 階調電圧出力装置 |
JP4127249B2 (ja) * | 2003-11-27 | 2008-07-30 | セイコーエプソン株式会社 | 電気光学装置の調整方法、電気光学装置の調整装置および電子機器 |
JP4407903B2 (ja) * | 2004-02-05 | 2010-02-03 | Okiセミコンダクタ株式会社 | 液晶表示器駆動回路 |
JP4810795B2 (ja) * | 2004-04-07 | 2011-11-09 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
JP4678755B2 (ja) * | 2004-08-06 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | 液晶表示装置,ソースドライバ,及びソースドライバ動作方法 |
JP4584131B2 (ja) * | 2005-04-18 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動回路 |
KR101154341B1 (ko) * | 2005-08-03 | 2012-06-13 | 삼성전자주식회사 | 표시 장치와, 이의 구동 방법 및 장치 |
JP4665677B2 (ja) * | 2005-09-09 | 2011-04-06 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP4840908B2 (ja) * | 2005-12-07 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | 表示装置駆動回路 |
KR101213810B1 (ko) * | 2005-12-27 | 2012-12-18 | 엘지디스플레이 주식회사 | 액정표시소자의 구동 장치 및 방법 |
TWI352333B (en) * | 2006-05-02 | 2011-11-11 | Chimei Innolux Corp | Gray scale circuit and the method thereof |
JP4241850B2 (ja) | 2006-07-03 | 2009-03-18 | エプソンイメージングデバイス株式会社 | 液晶装置、液晶装置の駆動方法、および電子機器 |
JP4241858B2 (ja) * | 2006-07-03 | 2009-03-18 | エプソンイメージングデバイス株式会社 | 液晶装置、および電子機器 |
JP5132677B2 (ja) | 2007-04-26 | 2013-01-30 | エーザイ・アール・アンド・ディー・マネジメント株式会社 | 錠剤の製造方法 |
JP5139242B2 (ja) * | 2008-11-20 | 2013-02-06 | ラピスセミコンダクタ株式会社 | 表示パネルの駆動装置 |
JP2010134107A (ja) * | 2008-12-03 | 2010-06-17 | Seiko Epson Corp | 集積回路装置、電気光学装置、及び電子機器 |
TWI376940B (en) * | 2009-02-19 | 2012-11-11 | Novatek Microelectronics Corp | Gamma volatge generating apparatus and gamma voltage generator |
TWI396179B (zh) * | 2009-08-26 | 2013-05-11 | Raydium Semiconductor Corp | 低功率之顯示面板驅動方法及驅動電路 |
KR101102358B1 (ko) * | 2009-11-30 | 2012-01-05 | 주식회사 실리콘웍스 | 디스플레이 패널 구동 회로 및 그의 구동 방법 |
JP5448788B2 (ja) | 2009-12-22 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5825468B2 (ja) * | 2010-09-16 | 2015-12-02 | Nltテクノロジー株式会社 | 画像表示装置及び該画像表示装置に用いられる伝送信号制御方法 |
TWI498876B (zh) * | 2012-10-12 | 2015-09-01 | Orise Technology Co Ltd | 具有省電機制的源極驅動裝置及其所應用的平面顯示器 |
JP6794279B2 (ja) * | 2017-01-23 | 2020-12-02 | 株式会社ジャパンディスプレイ | 表示装置 |
CN107342063B (zh) * | 2017-08-11 | 2020-12-01 | 昆山龙腾光电股份有限公司 | 公共电压驱动电路及显示装置 |
CN108335683B (zh) * | 2018-03-14 | 2020-12-25 | 北京集创北方科技股份有限公司 | 源极驱动器、液晶显示装置及驱动方法 |
KR20200018761A (ko) * | 2018-08-10 | 2020-02-20 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102554201B1 (ko) * | 2018-09-20 | 2023-07-12 | 주식회사 디비하이텍 | 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6374098A (ja) * | 1986-09-18 | 1988-04-04 | 富士通株式会社 | アクテイブマトリクス型表示装置 |
JPH01217498A (ja) * | 1988-02-26 | 1989-08-31 | Oki Electric Ind Co Ltd | 表示駆動回路 |
JPH0351887A (ja) * | 1989-07-20 | 1991-03-06 | Toshiba Corp | 液晶ディスプレイ装置 |
JPH0561444A (ja) * | 1991-09-02 | 1993-03-12 | Sharp Corp | 液晶表示装置 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2524679B1 (fr) * | 1982-04-01 | 1990-07-06 | Suwa Seikosha Kk | Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active |
KR930008166B1 (ko) | 1985-10-16 | 1993-08-26 | 상요덴기 가부시기가이샤 | 액정 표시 장치의 구동 방법 |
US5214417A (en) * | 1987-08-13 | 1993-05-25 | Seiko Epson Corporation | Liquid crystal display device |
JPH02135419A (ja) | 1988-11-17 | 1990-05-24 | Seiko Epson Corp | 液晶表示装置の駆動法 |
JP2568659B2 (ja) | 1988-12-12 | 1997-01-08 | 松下電器産業株式会社 | 表示装置の駆動方法 |
US5041823A (en) * | 1988-12-29 | 1991-08-20 | Honeywell Inc. | Flicker-free liquid crystal display driver system |
JP2830004B2 (ja) | 1989-02-02 | 1998-12-02 | ソニー株式会社 | 液晶ディスプレイ装置 |
JPH0383014A (ja) | 1989-08-28 | 1991-04-09 | Toshiba Corp | 液晶表示装置の駆動方法 |
JPH03235989A (ja) * | 1990-02-13 | 1991-10-21 | Toshiba Corp | 液晶表示装置 |
JP2994678B2 (ja) | 1990-03-12 | 1999-12-27 | 株式会社日立製作所 | 多階調液晶表示装置とその駆動電圧発生回路 |
JP2892444B2 (ja) | 1990-06-14 | 1999-05-17 | シャープ株式会社 | 表示装置の列電極駆動回路 |
JPH0467091A (ja) | 1990-07-09 | 1992-03-03 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
JPH0497126A (ja) | 1990-08-16 | 1992-03-30 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
JP3082234B2 (ja) | 1990-10-12 | 2000-08-28 | 日本電気株式会社 | 液晶駆動回路 |
JP2745435B2 (ja) | 1990-11-21 | 1998-04-28 | キヤノン株式会社 | 液晶装置 |
JPH04204689A (ja) | 1990-11-30 | 1992-07-27 | Hitachi Ltd | 多階調用ドライバーとそれを用いた液晶表示装置 |
US5424753A (en) | 1990-12-31 | 1995-06-13 | Casio Computer Co., Ltd. | Method of driving liquid-crystal display elements |
JPH04309919A (ja) | 1991-04-09 | 1992-11-02 | Toshiba Corp | 液晶表示装置 |
JPH07109544B2 (ja) | 1991-05-15 | 1995-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置並びにその駆動方法及び駆動装置 |
JP3103146B2 (ja) | 1991-07-31 | 2000-10-23 | 株式会社東芝 | 液晶表示装置 |
JP2688548B2 (ja) * | 1991-09-10 | 1997-12-10 | シャープ株式会社 | 液晶パネル駆動用半導体装置 |
JPH05100635A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 |
JP3665347B2 (ja) | 1991-11-11 | 2005-06-29 | セイコーエプソン株式会社 | 液晶表示体駆動装置及び液晶ディスプレイ |
US5648793A (en) | 1992-01-08 | 1997-07-15 | Industrial Technology Research Institute | Driving system for active matrix liquid crystal display |
JP2502871B2 (ja) * | 1992-01-27 | 1996-05-29 | 松下電器産業株式会社 | 液晶駆動回路と表示装置 |
JP3001317B2 (ja) | 1992-02-05 | 2000-01-24 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置の駆動方法 |
JPH0619428A (ja) | 1992-07-06 | 1994-01-28 | Hitachi Ltd | マトリクス表示装置の駆動方式 |
JPH06130916A (ja) | 1992-09-17 | 1994-05-13 | Fujitsu Ltd | 液晶表示装置 |
JP3144909B2 (ja) | 1992-09-17 | 2001-03-12 | 富士通株式会社 | 液晶表示装置の基準電源回路 |
US5731796A (en) | 1992-10-15 | 1998-03-24 | Hitachi, Ltd. | Liquid crystal display driving method/driving circuit capable of being driven with equal voltages |
JP2994169B2 (ja) | 1993-04-09 | 1999-12-27 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置 |
JP3405579B2 (ja) | 1993-12-28 | 2003-05-12 | 株式会社東芝 | 液晶表示装置 |
JP3669514B2 (ja) | 1994-02-17 | 2005-07-06 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示装置の駆動回路 |
US5739804A (en) * | 1994-03-16 | 1998-04-14 | Kabushiki Kaisha Toshiba | Display device |
JPH07319432A (ja) | 1994-05-30 | 1995-12-08 | Sharp Corp | 表示装置の列電極駆動回路 |
US5528256A (en) | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
-
1995
- 1995-03-23 TW TW084102838A patent/TW270198B/zh not_active IP Right Cessation
- 1995-05-18 JP JP12001795A patent/JP3774248B2/ja not_active Expired - Lifetime
- 1995-06-05 US US08/464,133 patent/US5774106A/en not_active Ceased
- 1995-06-20 KR KR1019950016335A patent/KR100190464B1/ko not_active IP Right Cessation
-
1999
- 1999-06-02 US US09/324,168 patent/USRE39366E1/en not_active Expired - Lifetime
-
2005
- 2005-10-11 JP JP2005296834A patent/JP3817572B2/ja not_active Expired - Lifetime
-
2006
- 2006-04-19 US US11/406,488 patent/USRE40973E1/en not_active Expired - Lifetime
- 2006-05-02 JP JP2006128114A patent/JP3917168B2/ja not_active Expired - Lifetime
- 2006-10-23 JP JP2006288013A patent/JP4053575B2/ja not_active Expired - Lifetime
-
2007
- 2007-10-29 JP JP2007280996A patent/JP4455642B2/ja not_active Expired - Lifetime
- 2007-10-29 JP JP2007280995A patent/JP4512629B2/ja not_active Expired - Lifetime
- 2007-10-31 US US11/980,700 patent/USRE40916E1/en not_active Expired - Lifetime
- 2007-10-31 US US11/980,691 patent/USRE42597E1/en not_active Expired - Lifetime
-
2009
- 2009-08-28 US US12/549,706 patent/USRE42993E1/en not_active Expired - Lifetime
-
2010
- 2010-03-23 JP JP2010065637A patent/JP4914926B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6374098A (ja) * | 1986-09-18 | 1988-04-04 | 富士通株式会社 | アクテイブマトリクス型表示装置 |
JPH01217498A (ja) * | 1988-02-26 | 1989-08-31 | Oki Electric Ind Co Ltd | 表示駆動回路 |
JPH0351887A (ja) * | 1989-07-20 | 1991-03-06 | Toshiba Corp | 液晶ディスプレイ装置 |
JPH0561444A (ja) * | 1991-09-02 | 1993-03-12 | Sharp Corp | 液晶表示装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009113409A1 (ja) | 2008-03-10 | 2009-09-17 | 独立行政法人科学技術振興機構 | ジアミノ酸誘導体原料、その製造方法、及びジアミノ酸誘導体の製造方法 |
CN103915076A (zh) * | 2014-04-25 | 2014-07-09 | 青岛海信电器股份有限公司 | 驱动液晶显示方法、液晶显示装置和快门式3d显示方法 |
CN113223443A (zh) * | 2020-01-17 | 2021-08-06 | 厦门凌阳华芯科技有限公司 | 一种多像素led驱动芯片和led显示屏 |
CN113223444A (zh) * | 2020-01-17 | 2021-08-06 | 厦门凌阳华芯科技有限公司 | 一种单像素led驱动芯片及led显示屏 |
CN113223444B (zh) * | 2020-01-17 | 2022-03-11 | 厦门凌阳华芯科技有限公司 | 一种单像素led驱动芯片及led显示屏 |
CN113223443B (zh) * | 2020-01-17 | 2022-03-18 | 厦门凌阳华芯科技有限公司 | 一种多像素led驱动芯片和led显示屏 |
Also Published As
Publication number | Publication date |
---|---|
JP2006048083A (ja) | 2006-02-16 |
JP4512629B2 (ja) | 2010-07-28 |
USRE42597E1 (en) | 2011-08-09 |
USRE42993E1 (en) | 2011-12-06 |
USRE40916E1 (en) | 2009-09-15 |
JP3817572B2 (ja) | 2006-09-06 |
JP4053575B2 (ja) | 2008-02-27 |
USRE39366E1 (en) | 2006-10-31 |
JP2010181904A (ja) | 2010-08-19 |
JP3774248B2 (ja) | 2006-05-10 |
JP2008058994A (ja) | 2008-03-13 |
KR960002127A (ko) | 1996-01-26 |
JP2006221194A (ja) | 2006-08-24 |
KR100190464B1 (ko) | 1999-06-01 |
JP2007025726A (ja) | 2007-02-01 |
JP4914926B2 (ja) | 2012-04-11 |
US5774106A (en) | 1998-06-30 |
JPH0887251A (ja) | 1996-04-02 |
TW270198B (ja) | 1996-02-11 |
USRE40973E1 (en) | 2009-11-17 |
JP3917168B2 (ja) | 2007-05-23 |
JP4455642B2 (ja) | 2010-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4053575B2 (ja) | 液晶ディスプレイ | |
JP4979888B2 (ja) | データ駆動集積回路及びその駆動方法とそれを利用した表示装置 | |
KR100859467B1 (ko) | 액정표시장치 및 그 구동방법 | |
JP4140779B2 (ja) | 液晶パネルの駆動装置及びその駆動方法 | |
KR100378101B1 (ko) | 액정 드라이버 회로 및 고속 데이타 기입 능력을 갖는lcd | |
JP3718607B2 (ja) | 液晶表示装置及び映像信号線駆動装置 | |
WO2004095404A2 (en) | Display system with frame buffer and power saving sequence | |
US20060198009A1 (en) | Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument | |
US7522147B2 (en) | Source driver and data switching circuit thereof | |
EP1959422A2 (en) | Display apparatus and display drive circuit | |
JP4126617B2 (ja) | チップ実装フィルム及びそれを利用した液晶表示装置 | |
JP2001343944A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
KR101264697B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
KR100880934B1 (ko) | 액정표시장치 및 구동방법 | |
JPH06301356A (ja) | 液晶表示装置の駆動回路 | |
JP4163161B2 (ja) | 液晶表示装置及びデータライン・ドライバ | |
KR20030095424A (ko) | 액정패널, 그를 이용한 액정표시장치, 그리고 그액정표시장치의 구동 방법 | |
JP2013109130A (ja) | 電気光学装置、電子機器および制御方法 | |
KR20060079044A (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |