KR100378101B1 - 액정 드라이버 회로 및 고속 데이타 기입 능력을 갖는ｌｃｄ - Google Patents

액정 드라이버 회로 및 고속 데이타 기입 능력을 갖는ｌｃｄ Download PDF

Info

Publication number
KR100378101B1
KR100378101B1 KR10-2000-0063772A KR20000063772A KR100378101B1 KR 100378101 B1 KR100378101 B1 KR 100378101B1 KR 20000063772 A KR20000063772 A KR 20000063772A KR 100378101 B1 KR100378101 B1 KR 100378101B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
circuit
voltage
data
amplifier circuit
Prior art date
Application number
KR10-2000-0063772A
Other languages
English (en)
Other versions
KR20010040219A (ko
Inventor
니따히로유끼
가와베가즈요시
즈네까와사또루
고시히로부미
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010040219A publication Critical patent/KR20010040219A/ko
Application granted granted Critical
Publication of KR100378101B1 publication Critical patent/KR100378101B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

액정 패널의 고정밀화, 대화면화에 대응하여, 기입 시간을 고속화하고, 고화질화를 실현하는 액정 표시 장치가 제공되는 액정 드라이버의 출력 증폭기 회로에 있어서, 소정의 계조 전압을 증폭하여 출력하는 증폭기 회로와 소정의 계조 전압을 1배로 버퍼링하여 출력하는 증폭기 회로로서 동작하는 증폭기 회로 구성과, 상기 2개의 증폭기를 전환하는 회로를 설치하고, 수평 기간의 일정 기간은 상기 증폭 출력, 다른 기간은 버퍼 출력으로 액정 패널을 구동시킨다. 또한, 표시 데이타에 의해 증폭시켜 출력하는 계조 전압을 판정하는 프리차지 제어 회로를 설치한다.

Description

액정 드라이버 회로 및 고속 데이타 기입 능력을 갖는 ＬＣＤ{LIQUID CRYSTAL DRIVER CIRCUIT AND LCD HAVING FAST DATA WRITE CAPABILITY}
본 발명은, 액정 디스플레이를 표시하는 액정 구동 회로에 관한 것으로, 특히 고속으로 액정 패널에 구동 전압을 인가하는 액정 드라이버 회로에 속한다.
종래의 액정 표시 장치는, 1996년 SID DIGEST(p247-250)「An 8-bit Digital Data Driver for Color TFT-LCDs」에 기재되어 있듯이, 데이타 구동 회로(액정 드라이버)는 DAC 회로에서 생성한 표시 데이타에 대응하는 액정 인가 전압을 출력 증폭기 회로에서 버퍼링하여 출력하였다. 출력 증폭기 회로는 전압 폴로워 회로로 구성하고, DAC 회로의 계조(gray-scale) 전압을 그대로 액정 패널의 화소에 기입함으로써 표시를 행하고 있었다.
종래의 구동 방식에서는, 액정 패널이 고정밀화, 대화면화함으로써 충전 시간(수평 기간)의 단축, 액정 패널 부하의 증대에 대응하여, 액정 패널을 고속으로기입을 행하는 점에 대해서는, 고려되지 않았다. 즉, 액정 패널의 해상도의 고정밀화, 화면 사이즈의 대형화에 대응하지 않았다. 현재의 액정 패널의 해상도의 규격은 XGA(1024×768도트), SXGA(1280×1024도트)가 주류가 되어 있지만, 금후 UXGA(1600×1200도트), QXGA(2048×1536도트), QSXGA(2560×2048도트)라고 하는 고정밀화가 진행된다고 예측되고 있다. 또한, 패널 사이즈는, 현재의 13인치, 15인치 사이즈로부터 18인치, 20인치로 대화면화도 진행된다고 예측되고 있다.
이 때문에, 액정 패널의 기입 시간인 수평 기간은, 해상도 XGA에서는 약 14㎲, SXGA에서는 약 11㎲ 이지만, UXGA에서는 약9㎲, QXGA에서는 약7㎲, QSXGA에서는 약 5㎲로 해상도가 높아짐에 따라 짧아진다. 또한, 액정 패널의 부하도 화면 15인치 사이즈에 비교하여, 18인치에서는 약 1.2배, 20인치에서는 약 1.33배로 증가한다.
따라서, 종래의 구동 회로에서는, 이러한 짧은 충전 시간에 고부하의 액정 패널을 기입하는 것이 곤란하여, 기입 전압이 불충분하기 때문에 화질의 열화가 생긴다.
본 발명의 목적은, 부하 용량, 부하 저항이 큰 액정 패널에 대해, 고속으로 기입을 실현하고, 고정밀, 대화면의 액정 디스플레이의 고화질 표시를 실현하는 액정 구동 회로 및 액정 표시 장치를 제공하는 것이다.
상기 문제를 해결하기 위해, 액정 드라이버의 출력 증폭기 회로에 있어서, 소정의 계조 전압을 증폭시켜 출력하는 증폭기 회로를, 소정의 계조 전압을 1배로 버퍼링하여 출력하는 증폭기 회로로 전환하는 수단을 설치하고, 수평 기간 중 일정 기간에는 상기 증폭 출력, 다른 기간은 버퍼 출력으로 액정 패널을 구동시킨다.
또한, 표시 데이타에 기초하여 증폭시켜 출력하는 계조 전압을 판정하는 프리차지 제어 회로를 설치한다.
도 1은 본 발명을 적용한 출력 증폭기 회로의 블록도.
도 2는 액정 표시 장치의 일실시예를 나타내는 블록도.
도 3은 본 발명을 적용한 출력 증폭기 회로의 블록도.
도 4는 액정 표시 장치의 일 실시예의 블록도.
도 5는 본 발명을 적용한 출력 증폭기 회로의 블록도.
도 6은 본 발명을 적용한 출력 증폭기 회로의 블록도.
도 7은 액정 표시 장치의 일 실시예를 나타내는 블록도.
도 8은 본 발명을 적용한 출력 증폭기 회로의 블록도.
도 9는 구동 파형을 도시한 도면.
도 10은 구동 파형을 도시한 도면.
도 11은 프리차지 조건을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
202 : 액정 컨트롤러
203 : 액정 드라이버
204 : 전원 회로
205 : 주사 회로
222 : 래치 회로
226, 233 : 선택 회로
228, 229 : DAC 회로
231 : 출력 증폭기 회로
735 : 프라차지 제어 회로
이어서, 액정 디스플레이의 도트 반전 구동의 실시예를 도 1, 도 2, 도 9, 도 10을 이용하여 설명한다.
도 1은 액정 구동 회로 내의 출력 회로의 구성도, 도 2는 액정 구동 회로의 구성도를 나타낸다. 도면 중 참조번호(201)는 시스템 장치로부터 전송되어 온 표시 신호군, 참조 번호(202)는 표시 신호군(201)을 액정 드라이버의 동기 신호, 표시 데이타로 변환하는 액정 컨트롤러, 참조 번호(203)는 액정 패널에 표시 데이타에 대응하는 구동 전압을 인가하는 액정 드라이버, 참조 번호(204)는 액정 패널의 계조 전압, 기준 전압을 생성하는 전원 회로, 참조 번호(205)는 액정 패널의 선순차 선택을 행하는 주사 회로, 참조 번호(206)는 액티브 매트릭스 액정 패널을 나타낸다. 참조 번호(207)는 액정 드라이버용으로 변환된 표시 데이타, 참조 번호(208)는 표시 데이타(207)에 동기한 데이타 전송 클록, 참조 번호(209)는 수평 기간을 나타내는 수평 동기 신호, 참조 번호(210)는 액정 구동의 교류 타이밍을 나타내는 교류 신호, 참조 번호(211)는 액정 구동 전압의 교류 극성이 정극성의 정극성 계조 기준 전압, 참조 번호(212)는 액정 구동 전압의 교류 극성이 부극성의 부극성 계조 기준 전압, 참조 번호(213)는 액정 패널의 공통 전극의 기준 전압인 공통 전극 전압 Vcom, 참조 번호(214)는 주사 회로가 출력하는 주사 구동 전압의 주사 기준 전압, 참조 번호(215)는 프레임의 주기를 나타내는 프레임 동기 신호, 참조 번호(216)는 주사 수평 주기의 타이밍을 나타내는 주사 수평 동기 신호이다. 여기서 교류 극성이란, 액정 화소에 인가하는 정극성 전압 또는 부극성 전압의 극성이라고 정의된다. 또한, 참조 번호(217)는 액정 드라이버(203) 내부의 표시 데이타를 순차 수취하는 시프트 레지스터 회로, 참조 번호(218)는 시프트 레지스터로부터 출력되는 표시 데이타 버스, 참조 번호(219)는 수평 동기 신호(209)로부터 액정 드라이버 내부의 타이밍 신호를 생성하는 제어 회로, 참조 번호(220)는 래치 회로(222)에 동시에 표시 데이타 버스(218)의 표시 데이타를 래치하는 수평 래치 신호, 참조 번호(221)는 출력 증폭기 회로(231)의 프리차지 기간을 나타내는 프리차지 타이밍 신호, 참조 번호(223)는 래치 회로(222)의 출력 데이타, 참조 번호(224)는 교류 신호(210)로부터 선택 신호(225)를 생성하는 제어 회로, 참조 번호(226)는 인접하는 화소에 대응하는 출력 단자의 표시 데이타를 선택하는 선택 회로, 참조 번호(227)는 선택 데이타, 참조 번호(228)는 선택 데이타(227)에 대응하는 정극성 계조 전압을 생성하는 DAC 회로, 참조 번호(229)는 선택 데이타(227)에 대응하는 부극성 계조 전압을 생성하는 DAC 회로, 참조 번호(230)는 DAC 회로(228, 229)에서 생성한 계조 전압, 참조 번호(231)는 출력 증폭기 회로, 참조 번호(232)는 계조 전압, 참조 번호(233)는 인접하는 출력 단자에 대응하는 계조 전압을 선택하는 선택 회로, 참조 번호(234)는 액정 인가 전압을 나타낸다.
도 1은 출력 증폭기 회로(231)의 상세한 회로 구성을 나타내고, 쌍의 증폭기 회로 AMP1 및 AMP2를 선택 회로(233)에서 선택하여 출력한다. 각 증폭기는 도시된 바와 같이 3개의 스위치 SW1, SW2, SW3을 전환함으로써 증폭 기능과 전압 폴로워 기능을 하도록 전환할 수 있다.
도 9는 정극성 계조 전압을 기입하는 경우의 1수평 기간의 구동 파형을 나타내고, 도 10은 부극성 계조 전압을 기입하는 경우의 1수평 기간의 구동 파형을 나타낸다. 도 9에 도시된 바와 같이, 프리차지 타이밍 신호(221)에 따라, 프리차지 기간 Tp와 계조 전압 기입 기간 Tg를 전환하고, 프리차지 기간 Tp에서는 저항 RL1과 RG1로 결정되는 계조 전압보다도 높은 전압(Vout)을 향해 기입을 행하기 때문에, 계조 전압(Vin)에 대해 고속으로 기입 동작을 행하고, 계조 전압 기입 기간 Tg에서는 소정의 계조 전압(Vin)을 기입하고, 표시 데이타에 대응하는 액정 인가 전압을 고속으로 기입할 수 있다. 또한, 프리차지 기간 Tp의 최적치는 액정의 부하에 의해 결정된다. 또, 도 10에 도시된 바와 같이, 프리차지 타이밍 신호(221)에 따라, 프리차지 기간과 계조 전압 기입 기간을 전환하고, 프리차지 기간에서는 저항 RL2와 RV2로 결정되는 계조 전압보다도 낮은 전압(Vout)을 향해 기입을 행하기 때문에, 계조 전압(Vin)에 대해 고속으로 기입 동작을 행하고, 계조 전압 기입 기간에서는 소정의 계조 전압(Vin)을 기입하고, 표시 데이타에 대응하는 액정 인가 전압을 고속으로 기입할 수 있다. 이하, 도 9 및 도 10에 도시된 구동 파형은 상기 작용을 설명하기 위해 이용한다. 따라서, 나중에 도 9 및 도 10을 참조할 때에는 중복 기재를 피하기 위해 상기된 바와 동일한 상세한 설명은 생략한다.
이어서, 액정 패널 구동 동작을 설명한다. 도 2에서 퍼스널 컴퓨터 등의 시스템 장치(도면에 기재하지 않음)로부터 이송되어 온 표시 신호군(201)은, 액정 컨트롤러(202)에서 액정 구동 회로용의 타이밍 신호, 제어 신호를 생성한다. 표시 데이타(207)는 데이타 전송 클럭(208)에 동기하여 액정 드라이버(203)에 RGB2 화소 단위로 직렬로 전송된다. 액정 드라이버(203)의 출력 계조수를 256 계조로 하면 RGB 각 8비트×2화소로 총 48 비트의 표시 데이타를 순차 전송한다. 액정 드라이버(203)에서는, 표시 데이타(207)를 데이타 전송 클럭(208)으로 순차 취득하고, 1라인분의 표시 데이타를 수신한다. 그리고, 1 라인분의 데이타를 수신하면, 수평 래치 신호(220)에 의해 수평 주기로 래치 회로(222)에 1 라인 동시에 표시 데이타를 래치한다. 선택 회로(226)에서는, 인접하는 출력에 대응하는 각 2화소의 표시 데이타를 교류의 타이밍에 맞춰 선택한다. DAC 회로(228)는 정극성의 계조 전압, DAC 회로(229)는 부극성의 계조 전압을 생성하기 위해, 인접하는 출력이 정극성이나 부극성에 의해, 선택 회로(226)에서 대응하는 표시 데이타를 선택한다. 출력 증폭기 회로(231)는 정극성 또는 부극성 중 한 극성의 전압을 출력하기 위해, 선택 회로(233)에서는 출력 단자에 대응하도록 계조 전압(232)을 선택한다. 예를 들면, X1 단자에 정극성, X2 단자에 부극성의 계조 전압을 출력하는 경우에는, 선택 회로(226)에 의해, X1 단자에 대응하는 표시 데이타를 DAC 회로(228), X2 단자에 대응하는 표시 데이타를 DAC 회로(229)에 대응하도록 선택한다. 그리고, DAC 회로(228, 229)에서는, 표시 데이타에 대응하는 계조 전압을 생성하고, 출력 증폭기 회로(231)에서 증폭시키고, 선택 회로(233)에서 X1 단자에 정극성의 계조 전압, X2 단자에는 부극성의 계조 전압을 선택하고, 액정 패널(206)의 데이타선을 구동시킨다. 반대로, X1 단자에 부극성, X2 단자에 정극성의 계조 전압을 출력하는 경우에는, 선택 회로(226)에 의해, X1 단자에 대응하는 표시 데이타를 DAC 회로(229), X2 단자에 대응하는 표시 데이타를 DAC 회로(228)에 대응하도록 선택한다. 그리고, DAC 회로(228, 229)에서는, 표시 데이타에 대응하는 계조 전압을 생성하고, 출력 증폭기 회로(231)에서 증폭시키고, 선택 회로(233)에서 X1 단자에 부극성의 계조 전압, X2 단자에는 정극성의 계조 전압을 선택하고, 액정 패널(206)의 데이타선을 구동시킨다. X3 단자 이후에도 마찬가지로 동작함으로써, 인접 단자의 극성이 반전하는 도트 반전 구동 동작을 실현한다.
또한, 도 1에 도시된 바와 같이 SW1로부터 SW6을 프리차지 타이밍 신호(221)에 의해 전환함으로써 증폭용 증폭기 회로와 전압 폴로워 회로를 전환하여 출력한다. 도 1에 있어서, AMP1은 정극성 계조 전압을 출력하는(전류를 충전함) 증폭기 회로이고, SW1을 오프, SW2를 온, SW3을 온으로 함으로써, AMP1의 출력은 계조 전압(230)을 (1+RL1/RG1)배로 증폭시킨 프리차지 전압을 출력한다. 반대로, SW1을 온, SW2를 오프, SW3을 오프로 함으로써, AMP1의 출력은 계조 전압(230)을 1배로 증폭시킨 전압 폴로워 회로가 되어 계조 전압을 그대로 출력한다. 도 9에 이 때의 구동 파형을 나타낸다. 또한, 마찬가지로 AMP2는 부극성 계조 전압을 출력하는 (전류를 방전함) 증폭기 회로이고, SW4를 오프, SW5를 온, SW6을 온으로 함으로써, AMP2의 출력은 계조 전압(230)을 (1+RL2/RV2)Vin-(RL2/RV2)VCC로 증폭한 프리차지 전압을 출력한다. 반대로, SW4를 온, SW5를 오프, SW6을 오프로 함으로써, AMP2의 출력은 계조 전압(230)을 1배로 증폭시킨 전압 폴로워 회로가 되어 계조 전압을 그대로 출력한다. 도 10에 이 때의 구동 파형을 나타낸다.
이와 같이, 소정의 기입 계조 전압에 대해, 정극성의 기록에서는 고전압, 부극성의 기록에서는 저전압을 프리차지 기간에 인가함으로써 액정 패널에 고속으로 기입 실현 가능하다. 또한, 증폭기 회로에서 프리차지 전압을 인가하기 때문에 전원 부근의 계조 전압에 대해서도 고속 기입을 실현할 수 있다.
이어서, 도 2, 도 3, 도 9, 도 10을 이용하여 상기 실시예외의 실시예를 설명한다. 도 3에 도시된 출력 증폭기의 구성은 도 1에서 도시된 출력 증폭기의 구성과 다르다.
도 2의 정극성 DAC 회로(228), 부극성 DAC 회로(229)까지의 동작은 상술된 바와 같다. 도 3에 도시된 출력 증폭기(231)는, SW1로부터 SW6을 프리차지 타이밍 신호(221)에 의해 전환함으로써 증폭용 증폭기 회로와 전압 폴로워 회로를 전환하여 출력한다. 도 3에 있어서, AMP1은 정극성 계조 전압을 출력하는 (전류를 충전함) 증폭기 회로이고, SW1을 오프, SW2를 온, SW3을 온으로 함으로써, SW2의 온 저항을 RONL1, SW3의 온 저항을 RONG1이라고 하면, AMP1의 출력은 계조 전압(230)을 (1+RONL1/RONG1)배로 증폭시킨 프리차지 전압을 출력한다. 반대로, SW1을 온, SW2를 오프, SW3을 오프로 함으로써, AMP1의 출력은 계조 전압(230)을 1배로 증폭시킨 전압 폴로워 회로가 되어 계조 전압을 그대로 출력한다. 도 9에 이 때의 구동 파형을 나타낸다. 또한, 마찬가지로 AMP2는 부극성 계조 전압을 출력하는 (전류를 방전함) 증폭기 회로이고, SW4를 오프, SW5를 온, SW6을 온으로 함으로써, SW5의 온 저항을 RONL2, SW6의 온 저항을 RONV2라고 하면, AMP2의 출력은 계조 전압(230)을 (1+RONL2/RONV2)Vin-(RONL2/RONV2) VCC로 증폭시킨 프리차지 전압을 출력한다. 반대로, SW4를 온, SW5를 오프, SW6을 오프로 함으로써, AMP2의 출력은 계조 전압(230)을 1배로 증폭시킨 전압 폴로워 회로가 되어 계조 전압을 그대로 출력한다. 도 10에 이 때의 구동 파형을 나타낸다.
이와 같이, MOS 트랜지스터 회로를 이용하여 선택 스위치와 저항 소자의 양기능을 갖게 함으로써, 소정의 기입 계조 전압에 대해, 정극성의 기록에서는 고전압, 부극성의 기입에서는 저전압을 프리차지 기간에 인가함으로써 액정 패널에 고속으로 기입 실현 가능하다. 또한, 증폭기 회로에서 프리차지 전압을 인가하기 때문에 전원 부근의 계조 전압에 대해서도 고속 기입을 실현할 수 있다.
이어서, 액정 디스플레이의 도트 반전 구동의 실시예를 도 4, 도 5, 도 9, 도 10을 이용하여 설명한다.
도 5는 액정 구동 회로 내의 출력 회로의 구성도, 도 4는 액정 구동 회로의 구성도이고, 참조 번호(401)는 시스템 장치로부터 전송되어 온 표시 신호군, 참조 번호(402)는 표시 신호군(401)을 액정 드라이버의 동기 신호, 표시 데이타로 변환하는 액정 컨트롤러, 참조 번호(403)는 액정 패널에 표시 데이타에 대응하는 구동 전압을 인가하는 액정 드라이버, 참조 번호(404)는 액정 패널의 계조 전압, 기준 전압을 생성하는 전원 회로, 참조 번호(405)는 액정 패널의 선 순차 선택을 행하는 주사 회로, 참조 번호(406)는 액티브 매트릭스 액정 패널이다. 참조 번호(407)는 액정 드라이버용으로 변환된 표시 데이타, 참조 번호(408)는 표시 데이타(407)에 동기한 데이타 전송 클럭, 참조 번호(409)는 수평 기간을 나타내는 수평 동기 신호, 참조 번호(410)는 액정 구동의 교류 타이밍을 나타내는 교류 신호, 참조번호(411)는 액정 구동 전압의 교류 극성이 정극성의 정극성 계조 기준 전압, 참조 번호(412)는 액정 구동 전압의 교류 극성이 부극성의 부극성 계조 기준 전압, 참조 번호(413)는 액정 패널의 공통 전극의 기준 전압인 공통 전극 전압 Vcom, 참조 번호(414)는 주사 회로가 출력하는 주사 구동 전압의 주사 기준 전압, 참조 번호(415)는 프레임의 주기를 나타내는 프레임 동기 신호, 참조 번호(416)는 주사 수평 주기의 타이밍을 나타내는 주사 수평 동기 신호이다.
또한, 참조 번호(417)는 액정 드라이버(403)의 내부의 표시 데이타를 순차 수신하는 시프트 레지스터 회로, 참조 번호(418)는 시프트 레지스터로부터 출력되는 표시 데이타 버스, 참조 번호(419)는 수평 동기 신호(409)로부터 액정 드라이버 내부의 타이밍 신호를 생성하는 제어 회로, 참조 번호(420)는 래치 회로(422)에 동시에 표시 데이타 버스(418)의 표시 데이타를 래치하는 수평 래치 신호, 참조 번호(421)는 출력 증폭기 회로(433)의 프리차지 기간을 나타내는 프리차지 타이밍 신호, 참조 번호(423)는 래치 회로(422)의 출력 데이타, 참조 번호(424)는 교류 신호(410)로부터 선택 신호(425)를 생성하는 제어 회로, 참조 번호(426)는 인접하는 화소에 대응하는 출력 단자의 표시 데이타를 선택하는 선택 회로, 참조 번호(427)는 선택 데이타, 참조 번호(428)는 선택 데이타(427)에 대응하는 정극성 계조 전압을 생성하는 DAC 회로, 참조 번호(429)는 선택 데이타(427)에 대응하는 부극성 계조 전압을 생성하는 DAC 회로, 참조 번호(430)는 DAC 회로(428, 429)에서 생성한 계조 전압, 참조 번호(43l)는 인접하는 출력 단자에 대응하는 계조 전압을 선택하는 선택 회로, 참조 번호(432)는 선택 회로(431)에서 선택한 계조 전압, 참조 번호(433)는 출력 증폭기 회로, 참조 번호(434)는 액정 인가 전압을 나타낸다.
도 5는 출력 증폭기 회로(433)의 상세한 회로 구성을 나타내고, 도 1 실시예의 쌍증폭기 구성과 달리, 1출력당 하나의 증폭기 회로에서 출력한다. 예를 들면 AMP1에서는, 3개의 스위치 SW1, SW2, SW3을 전환함으로써 증폭 기능과 전압 폴로워 기능을 다하도록 전환할 수 있다.
이어서, 액정 패널 구동 동작을 설명한다. 도 4에 있어서, 퍼스널 컴퓨터 등의 시스템 장치(도면에 기재하지 않음)로부터 이송되어오는 표시 신호군(40l)은, 액정 컨트롤러(402)에서 액정 구동 회로용의 타이밍 신호, 제어 신호를 생성한다. 표시 데이타(407)는 데이타 전송 클럭(408)에 동기하여 액정 드라이버(403)에 RGB2 화소 단위로 직렬로 전송된다. 액정 드라이버(403)의 출력 계조수 256 계조로 하면, RGB 각 8 비트×2 화소로 합계 48 비트의 표시 데이타를 순차 전송한다. 액정 드라이버(403)에서는, 표시 데이타(407)를 데이타 전송 클럭(408)으로 순차 수취하고, 1 라인분의 표시 데이타를 수신한다. 그리고, 1 라인분의 데이타를 수신하면, 수평 래치 신호(420)에 의해 수평 주기로 래치 회로(422)에서 1라인 동시에 표시 데이타를 래치한다. 선택 회로(426)에서는, 인접하는 출력에 대응하는 각 2화소의 표시 데이타를 교류하는 타이밍에 맞춰 선택한다. DAC 회로(428)는 정극성의 계조 전압, DAC 회로(429)는 부극성의 계조 전압을 생성하기 때문에, 인접하는 출력이 정극성인지 부극성인지에 따라, 선택 회로(426)에서 대응하는 표시 데이타를 선택한다. 출력 증폭기 회로(433)는 정극성 또는 부극성 중 어떤 전압도 출력할 수 있기 때문에, 선택 회로(431)에서는 출력 단자에 대응하도록 계조 전압(430)을 선택한다. 예를 들면, X1 단자에 정극성, X2 단자에 부극성의 계조 전압을 출력하는 경우에는, 선택 회로(426)에 의해, X1 단자에 대응하는 표시 데이타를 DAC 회로(428), X2 단자에 대응하는 표시 데이타를 DAC 회로(429)에 대응하도록 선택한다. 그리고, DAC 회로(428, 429)에서는, 표시 데이타에 대응하는 계조 전압을 생성하고, 선택 회로(431)에서 X1 단자에 정극성의 계조 전압, X2 단자에는 부극성의 계조 전압을 선택하고, 출력 증폭기 회로(433)에서 증폭시키고, 액정 패널(406)의 데이타선을 구동시킨다. 반대로, X1 단자에 부극성, X2 단자에 정극성의 계조 전압을 출력하는 경우에는, 선택 회로(426)에 의해, X1 단자에 대응하는 표시 데이타를 DAC 회로(429), X2 단자에 대응하는 표시 데이타를 DAC 회로(428)에 대응하도록 선택한다. 그리고, DAC 회로(428, 429)에서는, 표시 데이타에 대응하는 계조 전압을 생성하고, 선택 회로(431)에서 X1 단자로 부극성의 계조 전압, X2 단자에는 정극성의 계조 전압을 선택하고, 출력 증폭기 회로(433)에서 증폭시키고, 액정 패널(406)의 데이타선을 구동시킨다. X3 단자 이후에도 마찬가지로 동작함으로써, 인접 단자의 극성이 반전하는 도트 반전 구동을 실현한다. 또한, 도 5에 도시된 바와 같이 SW1로부터 SW8을 프리차지 타이밍 신호(421)에 의해 전환함으로써 증폭기 회로와 전압 폴로워 회로를 전환하여 출력한다. 도 5에서, AMP1은 정극성, 부극성의 양 계조 전압을 출력하는 (전류를 충방전함) 증폭기 회로이고, SW1을 오프, SW2를 온, SW3을 온, SW4를 오프로 함으로써, AMP1의 출력은 계조 전압(432)을 (1+RL1/RV1)Vin-(RL2/RV2)VCC로 증폭시킨 프리차지 전압을 출력한다. 반대로, SW1을 온, SW2를 오프, SW3을 오프, SW4를 오프로 함으로써, AMP1의 출력은 계조전압(432)을 1배로 증폭시킨 전압 폴로워 회로가 되어 계조 전압을 그대로 출력한다. 도 10에 이 때의 구동 파형을 도시한다. 또한, AMP2는 AMP1과 동일 구성으로 정극성 부극성의 양 계조 전압을 출력하는 (전류를 충방전함) 증폭기 회로이고, AMP1이 부극성 계조 전압을 출력할 때는, SW5를 오프, SW6을 온, SW7을 오프, SW8을 온으로 함으로써 정극성의 계조 전압을 출력한다. 이 때, AMP2의 출력은 계조 전압(432)을 (l+RL2/RG2)Vin으로 증폭시킨 프리차지 전압을 출력한다. 반대로, SW5를 온, SW6을 오프, SW7을 오프, SW8을 오프로 함으로써, AMP2의 출력은 계조 전압(432)을 1배로 증폭시킨 전압 폴로워 회로가 되어 계조 전압을 그대로 출력한다. 도 9에 이 때의 구동 파형을 도시한다.
이와 같이, 소정의 기입 계조 전압에 대해, 정극성의 기록으로는 고전압, 부극성의 기록으로는 저전압을 프리차지 기간에 인가함으로써 액정 패널에 고속으로 기입 실현 가능하다. 또한, 증폭기 회로에서 프리차지 전압을 인가하기 위해 전원 부근의 계조 전압에 대해서도 고속 기입을 실현할 수 있다.
다음에 액정 표시 장치를 도 4, 도 6, 도 9, 도 10을 이용하여 설명한다.
도 6은 도 5에 도시된 출력 증폭기 회로의 다른 실시예를 나타냈다. 도 4의 정극성 DAC 회로(428), 부극성 DAC 회로(429)까지의 동작은 상술된 설명과 동일하다. 도 6에 도시된 바와 같이 프리차지 타이밍 신호(421)에 의해 SW1로부터 SW8을 전환함으로써 증폭용 증폭기 회로와 전압 폴로워 회로를 전환하여 출력한다. 도 6은 출력 증폭기 회로의 상세한 구성을 나타내고 있고, 도 6에서, AMP1은 정극성, 부극성의 양 계조 전압을 출력하는 (전류를 충방전함) 증폭기 회로이다. SW2의 온 저항을 RONL1, SW3의 온 저항을 RONV1이라고 하면, SW1을 오프, SW2를 온, SW3을 온, SW4를 오프로 함으로써, AMP1의 출력은 계조 전압(432)을 (1+RONL2/RONV2)Vin-(RONL2/RONV2)VCC로 증폭시킨 프리차지 전압을 출력한다. 반대로, SW1을 온, SW2를 오프, SW3을 오프, SW4를 오프로 함으로써, AMP1의 출력은 계조 전압(432)을 1배로 증폭시킨 전압 폴로워 회로가 되어 계조 전압을 그대로 출력한다. 도 10에 이 때의 구동 파형을 나타낸다. 또한, AMP2는 AMP1와 동일한 구성으로 정극성, 부극성의 양 계조 전압을 출력하는 (전류를 충방전함) 증폭기 회로이다. AMP1이 부극성 계조 전압을 출력할 때는, SW5를 오프, SW6을 온, SW7을 오프, SW8을 온으로 함으로써, 정극성의 계조 전압을 출력한다. 이 때, SW5의 온 저항을 RONL2, SW8의 온 저항을 RONG2라고 하면, AMP2의 출력은 계조 전압(432)을 (1+RONL1/RONG1)Vin으로 증폭시킨 프리차지 전압을 출력한다. 반대로, SW5를 온, SW6을 오프, SW7을 오프, SW8을 오프로 함으로써, AMP2의 출력은 계조 전압(432)을 1배로 증폭시킨 전압 폴로워 회로가 되어 계조 전압을 그대로 출력한다. 도 9에 이 때의 구동 파형을 나타낸다.
이와 같이, MOS 트랜지스터 회로를 이용하여 선택 스위치와 저항 소자의 기능을 갖게 함으로써, 소정의 기입 계조 전압에 대해, 정극성의 기록에서는 고전압, 부극성의 기록에서는 저전압을 프리차지 기간에 인가함으로써 액정 패널에 고속으로 기입 실현 가능하다. 또한, 증폭기 회로에서 프리차지 전압을 인가하기 때문에 전원 부근의 계조 전압에 대해서도 고속 기입을 실현할 수 있다.
이어서, 액정 디스플레이의 도트 반전 구동을 실현하는 실시예를 도 7, 도 8, 도 9, 도 10, 도 11을 이용하여 설명한다. 본 실시예는 상기 실시예와 비교하여 계조 전압에 따라 프리차지 제어를 행하는지의 여부를 판정하는 제어를 행하는 점이 다르다. 도 8은 액정 구동 회로 내의 출력 회로의 구성도, 도 7은 액정 구동 회로의 구성도이다. 도 8에 있어서, 참조 번호(701)는 시스템 장치로부터 전송되어 온 표시 신호군, 참조 번호(702)는 표시 신호군(701)을 액정 드라이버의 동기 신호, 표시 데이타로 변환하는 액정 컨트롤러, 참조 번호(703)는 액정 패널에 표시 데이타에 대응하는 구동 전압을 인가하는 액정 드라이버, 참조 번호(704)는 액정 패널의 계조 전압, 기준 전압을 생성하는 전원 회로, 참조 번호(705)는 액정 패널의 선 순차 선택을 행하는 주사 회로, 참조 번호(706)는 액티브 매트릭스 액정 패널이다. 참조 번호(707)는 액정 드라이버용으로 변환된 표시 데이타, 참조 번호(708)는 표시 데이타(707)에 동기한 데이타 전송 클럭, 참조 번호(709)는 수평 기간을 나타내는 수평 동기 신호, 참조 번호(710)는 액정 구동의 교류 타이밍을 나타내는 교류 신호, 참조 번호(711)는 액정 구동 전압의 교류 극성이 정극성의 정극성 계조 기준 전압, 참조 번호(712)는 액정 구동 전압의 교류 극성이 부극성의 부극성 계조 기준 전압, 참조 번호(713)는 액정 패널의 공통 전극의 기준 전압인 공통 전극 전압 Vcom, 참조 번호(714)는 주사 회로가 출력하는 주사 구동 전압의 주사 기준 전압, 참조 번호(715)는 프레임의 주기를 나타내는 프레임 동기 신호, 참조 번호(716)는 주사 수평 주기의 타이밍을 나타내는 주사 수평 동기 신호이다. 또한, 참조 번호(717)는 액정 드라이버(703) 내부의 표시 데이타를 순차 수신하는 시프트 레지스터 회로, 참조 번호(718)는 시프트 레지스터로부터 출력되는 표시 데이타 버스, 참조 번호(719)는 수평 동기 신호(709)로부터 액정 드라이버 내부의 타이밍 신호를 생성하는 제어 회로, 참조 번호(720)는 래치 회로(722)에 동시에 표시 데이타 버스(718)의 표시 데이타를 래치하는 수평 래치 신호, 참조 번호(721)는 출력 증폭기 회로(731)의 프리차지 기간을 나타내는 프리차지 타이밍 신호, 참조 번호(723)는 래치 회로(722)의 출력 데이타, 참조 번호(724)는 교류 신호(710)로부터 선택 신호(725)를 생성하는 제어 회로, 참조 번호(735)는 프리차지 제어를 행하는 조건을 판정하는 프리차지 제어 회로, 참조 번호(736)는 프리차지 유효 신호, 참조 번호(726)는 인접하는 화소에 대응하는 출력 단자의 표시 데이타를 선택하는 선택 회로, 참조 번호(727)는 선택 데이타, 참조 번호(728)는 선택 데이타(727)에 대응하는 정극성 계조 전압을 생성하는 DAC 회로, 참조 번호(729)는 선택 데이타(727)에 대응하는 부극성 계조 전압을 생성하는 DAC 회로, 참조 번호(730)는 DAC 회로(728, 729)에서 생성한 계조 전압, 참조 번호(731)는 출력 증폭기 회로, 참조 번호(732)는 계조 전압, 참조 번호(733)는 인접하는 출력 단자에 대응하는 계조 전압을 선택하는 선택 회로, 참조 번호(734)는 액정 인가 전압이다.
도 8은 출력 증폭기 회로(731)의 상세한 회로 구성을 나타내는 도면으로, 2출력을 포함하는 쌍 증폭기 회로를 선택 회로(733)에서 선택하여 출력한다. 도 8에 있어서, 출력 증폭기 회로는 3개의 스위치 SW1, SW2, SW3을 전환함으로써 증폭 기능과 전압 폴로워 기능을 다하도록 전환할 수 있다. 또한, 도 8의 회로는 프리차지 기간에 있어서의 오버슈트 발생을 방지하는 것을 의도하고 있다.
이어서, 본 실시예의 액정 패널 구동 동작을 설명한다. 도 7에 있어서, 퍼스널 컴퓨터 등의 시스템 장치(도면에 기재하지 않음)로부터 이송되어오는 표시 신호군(701)은, 액정 컨트롤러(702)에서 액정 구동 회로용의 타이밍 신호, 제어 신호를 생성한다. 표시 데이타(707)는 데이타 전송 클럭(708)에 동기하여 액정 드라이버(703)에 RGB2 화소 단위로 직렬로 전송된다. 액정 드라이버(703)의 출력 계조수(256) 계조로 하면 RGB 각 8비트×2화소로 합계 48 비트의 표시 데이타를 순차 전송한다. 액정 드라이버(703)에서는, 표시 데이타(707)를 데이타 전송 클럭(708)에서 순차 수신하고, 1 라인분의 표시 데이타를 수신한다. 그리고, 1 라인분의 데이타를 수신하면, 수평 래치 신호(720)에 의해 수평 주기로 래치 회로(722)에서 1라인 동시에 표시 데이타를 래치한다. 프리차지 제어 회로(735)에서는 각 출력의 표시 데이타(723)로부터, 도 11에 도시된 계조 전압에 대응하여 프리차지를 행하는지의 여부를 판정하고, 프리차지 유효 신호(736)를 생성한다.
예를 들면, 표시 데이타 8 비트의 상위 2 비트를 디코드하고, 계조1로부터 계조256까지의 256계조 중, 계조1로부터 계조64까지는 프리차지를 행하지 않고, 계조65로부터 계조256까지는 프리차지를 행하도록 프리차지 유효 신호를 생성한다.
선택 회로(726)에서는, 인접하는 출력에 대응하는 각 2 화소의 표시 데이타를 교류의 타이밍에 맞춰 선택한다. DAC 회로(728)는 정극성의 계조 전압, DAC 회로(729)는 부극성의 계조 전압을 생성하기 위해, 인접하는 출력이 정극성인지 부극성인지에 따라, 선택 회로(726)에서 대응하는 표시 데이타를 선택한다. 출력 증폭기 회로(731)는 정극성 또는 부극성 중 한 극성의 전압을 출력하기 위해, 선택 회로(733)에서는 출력 단자에 대응하도록 계조 전압(732)을 선택한다. 예를 들면,X1 단자에 정극성, X2 단자에 부극성의 계조 전압을 출력하는 경우에는, 선택 회로(726)에 의해, X1 단자에 대응하는 표시 데이타를 DAC 회로(728), X2 단자에 대응하는 표시 데이타를 DAC 회로(729)에 대응하도록 선택한다. 그리고, DAC 회로(728, 729)에서는, 표시 데이타에 대응하는 계조 전압을 생성하고, 출력 증폭기 회로(731)에서 증폭시키고, 선택 회로(733)에서 X1 단자에 정극성의 계조 전압, X2 단자에는 부극성의 계조 전압을 선택하고, 액정 패널(706)의 데이타선을 구동시킨다. 반대로, X1 단자에 부극성, X2 단자에 정극성의 계조 전압을 출력하는 경우에는, 선택 회로(726)에 의해, X1 단자에 대응하는 표시 데이타를 DAC 회로(729), X2 단자에 대응하는 표시 데이타를 DAC 회로(728)에 대응하도록 선택한다. 그리고, DAC 회로(728, 729)에서는, 표시 데이타에 대응하는 계조 전압을 생성하고, 출력 증폭기 회로(731)에서 증폭시키고, 선택 회로(733)에서 X1 단자에 부극성의 계조 전압, X2 단자에는 정극성의 계조 전압을 선택하고, 액정 패널(706)의 데이타선을 구동시킨다. X3 단자 이후도 마찬가지로 동작함으로써, 인접 단자의 극성이 반전하는 도트 반전 구동을 실현한다.
또한, 도 8에 도시된 바와 같이 SW1로부터 SW6을 프리차지 타이밍 신호(721)와 프리차지 유효 신호(736)에 의해 전환함으로써 증폭용 증폭기 회로와 전압 폴로워 회로를 전환하여 출력한다. 도 8에 있어서, AMP1는 정극성 계조 전압을 출력하는 (전류를 충전함) 증폭기 회로이고, SW1을 오프, SW2를 온, SW3을 온으로 함으로써, AMP1의 출력은 계조 전압(730)을 (1+RL1/RGl)배로 증폭시킨 프리차지 전압을 출력한다. 반대로, SW1을 온, SW2를 오프, SW3을 오프로 함으로써, AMP1의 출력은 계조 전압(730)을 1배로 증폭시킨 전압 폴로워 회로가 되어 계조 전압을 그대로 출력한다. 도 9에 이 때의 구동 파형을 나타낸다. 또한, 마찬가지로 AMP2는 부극성 계조 전압을 출력하는(전류를 방전함) 증폭기 회로이고, SW4를 오프, SW5를 온, SW6을 온으로 함으로써, AMP2의 출력은 계조 전압(730)을 (1+RL2/RV2)Vin-(RL2/RV2) VCC로 증폭시킨 프리차지 전압을 출력한다. 반대로, SW4를 온, SW5를 오프, SW6을 오프로 함으로써, AMP2의 출력은 계조 전압(730)을 1배로 증폭시킨 전압 폴로워 회로가 되어 계조 전압을 그대로 출력한다. 도 10에 이 때의 구동 파형을 도시한다. 도 11에 도시된 바와 같이 계조 전압(표시 데이타)에 대응하여, 기입 전압의 진폭이 작은 계조 전압에 대해서는 프리차지 동작을 제한하는 것이 가능하다.
본 발명에 따르면, 부하 용량, 부하 저항이 큰 액정 패널에 대하여, 고속 기입을 실현할 수 있기 때문에, 고 정밀성, 대화면의 액정 디스플레이 표시가 실현가능하다.

Claims (18)

  1. 액정 표시 장치에 있어서,
    데이타선과 주사선과 매트릭스형으로 배열된 화소부를 포함하는 액정 패널(206)과,
    전압을 인가하는 주사선을 선택하는 주사 회로(205)와,
    표시 데이타에 대응하는 액정 인가 전압을 출력하는 데이타 구동 회로(203)를 구비하며,
    상기 데이타 구동 회로는,
    상기 표시 데이타에 대응하는 정극성의 액정 인가 전압을 생성하는 정극성 DAC 회로(228)와,
    상기 표시 데이타에 대응하는 부극성의 액정 인가 전압을 생성하는 부극성 DAC 회로(229)와,
    상기 정극성의 액정 인가 전압을 1배보다 크게 증폭하는 정극성 증폭기 회로(231)와,
    상기 부극성의 액정 인가 전압을 1배보다 크게 증폭하는 부극성 증폭기 회로(231)를 포함하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 데이타 구동 회로는, 교류 극성이 정극성인 경우에 상기 액정 인가 전압보다 높은 구동 전압과 표시 데이타에 대응하는 통상 액정 인가 전압을, 교류 극성이 부극성인 경우에 상기 액정 인가 전압보다 낮은 구동 전압과 표시 데이타에 대응하는 통상 액정 인가 전압을 각각 출력하는 조건으로서의 표시 데이타의 값에 기초하여 전환하는 액정 표시 장치.
  3. 제2항에 있어서,
    상기 데이타 구동 회로는, 교류 극성이 정극성인 경우에 상기 액정 인가 전압보다 높은 구동 전압과 표시 데이타에 대응하는 액정 인가 전압을 출력하고, 교류 극성이 부극성인 경우에 상기 액정 인가 전압보다 낮은 구동 전압과 표시 데이타에 대응하는 액정 인가 전압을 출력하는 조건은, 표시 데이타에 대응하는 액정 인가 전압이 기준 전압과의 전위차가 일정치 이내인지의 여부에 따라 결정하고, 상기 전위차가 일정치 이내인 경우에는 상기 표시 데이타에 대응하는 액정 인가 전압을 출력하고, 일정치를 초과하는 경우에는 상기 액정 인가 전압보다 높은 구동 전압 또는 낮은 구동 전압을 출력하는 액정 표시 장치.
  4. 제2항에 있어서,
    상기 데이타 구동 회로가 입력하는 표시 데이타는, RGB 각 8 비트의 다계조인 것을 특징으로 하는 액정 표시 장치.
  5. 제2항에 있어서,
    상기 데이타 구동 회로는, MOS 스위치 소자(SW1∼SW6)에 의해, 입력 표시 신호에 대해 증폭기 회로가 전압 폴로워 회로와 1배 이상의 증폭율의 비반전 증폭기 회로로서 동작하도록 상기 주사 회로가 1주사 라인을 선택하는 수평 기간에서 전환을 제어하는 프리차지 제어 회로(219, SW1-6)와, 상기 프리차지 제어 회로에 의해 상기 전압 폴로워 회로와 상기 비반전 증폭기 회로를 전환하는 출력 증폭기 회로를 포함하는 액정 표시 장치.
  6. 제5항에 있어서,
    상기 액정 표시 장치는, 외부로부터 공급되는 표시 신호군을 입력하는 액정 컨트롤러(202)를 포함하고,
    상기 데이타 구동 회로는, 상기 액정 컨트롤러에 접속되고, 상기 액정 컨트롤러로부터 수평 동기 신호를 입력하고, 상기 출력 증폭기의 비반전 증폭기 회로의 프리차지 타이밍 신호를 출력하는 타이밍 제어 회로(219)를 포함하는 액정 표시 장치.
  7. 제6항에 있어서,
    상기 데이타 구동 회로는, 행 방향으로 인접하는 도트의 단자의 극성을 상호 반전시키는 액정 표시 장치.
  8. 표시 데이타에 대응하는 액정 인가 전압을 액정 패널에 인가하는 데이타 구동 회로(203)에 있어서,
    상기 표시 데이타에 대응하는 정극성의 액정 인가 전압을 생성하는 정극성 DAC 회로(228)와,
    상기 표시 데이타에 대응하는 부극성의 액정 인가 전압을 생성하는 부극성 DAC 회로(229)와,
    상기 정극성의 액정 인가 전압을 1배보다 크게 증폭하는 정극성 출력 증폭기 회로(231)와,
    상기 부극성의 액정 인가 전압을 1배보다 크게 증폭하는 부극성 출력 증폭기 회로(231)
    를 포함하는 데이타 구동 회로.
  9. 제8항에 있어서,
    상기 출력 증폭기가, 교류 극성이 정극성인 경우에 상기 액정 인가 전압보다 높은 구동 전압과 표시 데이타에 대응하는 액정 인가 전압을, 교류 극성이 부극성인 경우에 상기 액정 인가 전압보다 낮은 구동 전압과 표시 데이타에 대응하는 액정 인가 전압을 출력하는 조건은, 표시 데이타에 대응하는 액정 인가 전압이 기준 전압과의 전위차가 일정치 이내인지의 여부에 따라 판단하고, 일정치 이내인 경우에는 상기 표시 데이타에 대응하는 액정 인가 전압을 출력하고, 일정치를 넘는 경우에는 상기 액정 인가 전압보다 높은 구동 전압 혹은 낮은 구동 전압을 출력하는 데이타 구동 회로.
  10. 제8항에 있어서,
    상기 데이타 구동 회로가 입력하는 표시 데이타는, RGB 각 8비트의 다계조인 데이타 구동 회로.
  11. 제8항에 있어서,
    상기 데이타 구동 회로는, 교류 극성이 정극성인 경우에 상기 액정 인가 전압보다 높은 구동 전압을, 교류 극성이 부극성인 경우에 상기 액정 인가 전압보다 낮은 구동 전압을 출력하는 조건을 표시 데이타의 값에 따라 전환하는 제어를 행하는 프리차지 제어 회로를 포함하는 데이타 구동 회로.
  12. 제8항에 있어서,
    상기 출력 증폭기 회로는, 상기 프리차지 제어 회로의 제어에 의해 MOS 스위치 소자에 의해, 전압 폴로워 회로와 1배 이상의 증폭율의 비반전 증폭기 회로를 전환하는 데이타 구동 회로.
  13. 제8항에 있어서,
    상기 데이타 구동 회로는, 외부로부터 공급되는 표시 신호군을 입력하는 액정 컨트롤러에 접속되고, 상기 액정 컨트롤러로부터 수평 동기 신호를 입력하고, 상기 출력 증폭기의 비반전 증폭기 회로의 프리차지 타이밍 신호를 출력하는 타이밍 제어 회로를 포함하는 것을 특징으로 하는 데이타 구동 회로.
  14. 제13항에 있어서,
    상기 데이타 구동 회로는, 행 방향으로 인접하는 도트의 단자의 극성을 상호 반전시키는 데이타 구동 회로.
  15. 제1항에 있어서,
    상기 데이타 구동 회로는, 상기 정극성 증폭기 회로 및 상기 부극성 증폭기 회로에 의해 상기 액정 인가 전압을 1배로 증폭할지 또는 1배보다 크게 증폭할지를 선택하는 선택 회로(SW1-6)를 더 포함하는 액정 표시 장치.
  16. 제15항에 있어서,
    상기 선택 회로는, 1 수평 기간중에, 먼저 상기 정극성 증폭기 회로 및 상기 부극성 증폭기 회로에 의해 상기 액정 인가 전압을 1배보다 크게 증폭하고, 그 후 상기 정극성 증폭기 회로 및 상기 부극성 증폭기 회로에 의해 상기 액정 인가 전압을 1배로 증폭하는 액정 표시 장치.
  17. 제15항에 있어서,
    상기 선택 회로는, 1 수평 기간중 프리차지 기간 동안, 상기 정극성 증폭기 회로 및 상기 부극성 증폭기 회로에 의해 상기 액정 인가 전압을 1배보다 크게 증폭하고, 1 수평 기간중 전압 기입 동안, 상기 정극성 증폭기 회로 및 상기 부극성 증폭기 회로에 의해 상기 액정 인가 전압을 1배로 증폭하는 액정 표시 장치.
  18. 제17항에 있어서,
    상기 데이타 구동 회로는, 또한 수평 동기 신호로부터 프리차지 타이밍 신호를 생성하고, 상기 프리차지 타이밍 신호를 상기 선택 회로로 출력하는 액정 표시 장치.
KR10-2000-0063772A 1999-10-28 2000-10-28 액정 드라이버 회로 및 고속 데이타 기입 능력을 갖는ｌｃｄ KR100378101B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-306419 1999-10-28
JP30641999A JP3777913B2 (ja) 1999-10-28 1999-10-28 液晶駆動回路及び液晶表示装置

Publications (2)

Publication Number Publication Date
KR20010040219A KR20010040219A (ko) 2001-05-15
KR100378101B1 true KR100378101B1 (ko) 2003-03-29

Family

ID=17956803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0063772A KR100378101B1 (ko) 1999-10-28 2000-10-28 액정 드라이버 회로 및 고속 데이타 기입 능력을 갖는ｌｃｄ

Country Status (4)

Country Link
US (2) US6661402B1 (ko)
JP (1) JP3777913B2 (ko)
KR (1) KR100378101B1 (ko)
TW (1) TW484118B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097914B1 (ko) * 2004-05-11 2011-12-23 삼성전자주식회사 아날로그 버퍼 및 이를 갖는 표시 장치, 아날로그 버퍼의구동방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098901B2 (en) 2000-07-24 2006-08-29 Sharp Kabushiki Kaisha Display device and driver
JP3533185B2 (ja) * 2001-01-16 2004-05-31 Ｎｅｃエレクトロニクス株式会社 液晶ディスプレイの駆動回路
JP2002229525A (ja) * 2001-02-02 2002-08-16 Nec Corp 液晶表示装置の信号線駆動回路及び信号線駆動方法
US20020175890A1 (en) * 2001-05-23 2002-11-28 Matsushita Electric Industrial Co., Ltd Liquid crystal driver device and liquid crystal driver unit
JP4187962B2 (ja) * 2001-11-22 2008-11-26 シャープ株式会社 マトリクス表示装置
JP2003208132A (ja) * 2002-01-17 2003-07-25 Seiko Epson Corp 液晶駆動回路
JP4168668B2 (ja) 2002-05-31 2008-10-22 ソニー株式会社 アナログバッファ回路、表示装置および携帯端末
KR100864495B1 (ko) * 2002-07-19 2008-10-20 삼성전자주식회사 액정 표시 장치
US8487859B2 (en) 2002-12-30 2013-07-16 Lg Display Co., Ltd. Data driving apparatus and method for liquid crystal display device
KR100971088B1 (ko) * 2002-12-30 2010-07-16 엘지디스플레이 주식회사 액정 표시 패널의 데이터 구동 장치 및 방법
JP2004301989A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 液晶表示パネルの駆動方法及び液晶表示装置
JP4144436B2 (ja) 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
JP2005017988A (ja) * 2003-06-30 2005-01-20 Sony Corp フラットディスプレイ装置
KR100595312B1 (ko) * 2003-07-08 2006-07-03 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로 및 이의 구동방법
JP4847702B2 (ja) * 2004-03-16 2011-12-28 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
TWI273532B (en) * 2004-05-21 2007-02-11 Au Optronics Corp Data driving circuit and active matrix organic light emitting diode display
JP4075880B2 (ja) * 2004-09-29 2008-04-16 セイコーエプソン株式会社 電気光学装置、データ線駆動回路、信号処理回路および電子機器
US7800572B2 (en) * 2004-10-25 2010-09-21 Nec Electronics Corporation Liquid crystal display for implmenting improved inversion driving technique
JP2006208653A (ja) * 2005-01-27 2006-08-10 Mitsubishi Electric Corp 表示装置
JP2006285018A (ja) * 2005-04-01 2006-10-19 Matsushita Electric Ind Co Ltd 液晶駆動装置および液晶表示装置，液晶駆動方法
JP4584131B2 (ja) * 2005-04-18 2010-11-17 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動回路
JP4710422B2 (ja) * 2005-06-03 2011-06-29 カシオ計算機株式会社 表示駆動装置及び表示装置
JP2006343625A (ja) * 2005-06-10 2006-12-21 Nec Electronics Corp 液晶表示装置および液晶表示装置のデータ線駆動回路
JP4172472B2 (ja) * 2005-06-27 2008-10-29 セイコーエプソン株式会社 駆動回路、電気光学装置、電子機器及び駆動方法
JP4592582B2 (ja) * 2005-07-14 2010-12-01 ルネサスエレクトロニクス株式会社 データ線ドライバ
US8004482B2 (en) 2005-10-14 2011-08-23 Lg Display Co., Ltd. Apparatus for driving liquid crystal display device by mixing analog and modulated data voltage
US7167120B1 (en) * 2006-02-09 2007-01-23 Chunghwa Picture Tubes, Ltd. Apparatus for digital-to-analog conversion and the method thereof
KR20080054029A (ko) * 2006-12-12 2008-06-17 삼성전자주식회사 액정 표시 장치
JP4281020B2 (ja) * 2007-02-22 2009-06-17 エプソンイメージングデバイス株式会社 表示装置及び液晶表示装置
KR20080107855A (ko) * 2007-06-08 2008-12-11 삼성전자주식회사 표시 장치 및 이의 구동 방법
JP5085268B2 (ja) * 2007-10-19 2012-11-28 ルネサスエレクトロニクス株式会社 液晶表示装置とその駆動方法
TWI385630B (zh) * 2007-10-19 2013-02-11 Univ Nat Taiwan 畫素陣列資料更新充電控制方法及電路系統
KR100992410B1 (ko) * 2008-06-30 2010-11-05 주식회사 실리콘웍스 액정디스플레이 구동회로의 레이아웃
KR100952390B1 (ko) * 2008-06-30 2010-04-14 주식회사 실리콘웍스 액정표시장치의 구동회로 및 그 구동방법
US20100001985A1 (en) * 2008-07-03 2010-01-07 Chun-Hsi Chen Dot-matrix display charging control method and system
US20100001981A1 (en) * 2008-07-03 2010-01-07 Chun-Hsi Chen Dot-matrix display data refresh voltage charging control method and system
KR101102358B1 (ko) * 2009-11-30 2012-01-05 주식회사 실리콘웍스 디스플레이 패널 구동 회로 및 그의 구동 방법
JP5468959B2 (ja) * 2010-03-30 2014-04-09 ラピスセミコンダクタ株式会社 液晶パネルのソースドライバ
CN103366692A (zh) * 2012-03-31 2013-10-23 联咏科技股份有限公司 过驱动方法及其液晶显示器
TWI550580B (zh) * 2012-09-26 2016-09-21 達意科技股份有限公司 電泳式顯示器及其驅動方法
JP6559407B2 (ja) * 2014-09-29 2019-08-14 ラピスセミコンダクタ株式会社 増幅器及び増幅器を含む表示ドライバ
JP2017167426A (ja) * 2016-03-17 2017-09-21 セイコーエプソン株式会社 電気光学装置、及び電子機器
CN106683629B (zh) * 2016-12-28 2019-10-25 武汉华星光电技术有限公司 液晶面板的驱动装置及驱动方法
US11100883B2 (en) * 2017-04-27 2021-08-24 Rohm Co., Ltd. Source driver
CN109523971B (zh) * 2018-12-24 2021-02-26 惠科股份有限公司 显示面板驱动电路和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535211A (ja) * 1991-07-29 1993-02-12 Nec Corp 液晶表示装置の駆動回路
JPH05273940A (ja) * 1991-10-04 1993-10-22 Toshiba Corp 液晶表示駆動用集積回路
JPH05297830A (ja) * 1992-04-20 1993-11-12 Fujitsu Ltd アクティブマトリックス液晶駆動方法及び回路
KR19980025129A (ko) * 1996-09-25 1998-07-06 니시무로 다이조 액정표시장치
KR19980081772A (ko) * 1997-04-28 1998-11-25 가네꼬히사시 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275140B1 (en) * 1987-01-09 1995-07-19 Hitachi, Ltd. Method and circuit for scanning capacitive loads
JP3276725B2 (ja) * 1992-10-07 2002-04-22 株式会社日立製作所 液晶表示装置
JP3482683B2 (ja) * 1994-04-22 2003-12-22 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3451717B2 (ja) * 1994-04-22 2003-09-29 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3424387B2 (ja) * 1995-04-11 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
KR100204909B1 (ko) * 1997-02-28 1999-06-15 구본준 엘씨디 소스 드라이버
JP3661193B2 (ja) * 1997-07-16 2005-06-15 セイコーエプソン株式会社 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
KR100275107B1 (ko) * 1997-12-30 2000-12-15 김영환 강유전체메모리장치및그구동방법
TW504598B (en) * 1998-03-26 2002-10-01 Toshiba Corp Flat display apparatus
KR100304502B1 (ko) * 1998-03-27 2001-11-30 김영환 액정표시장치 소스구동회로
KR100268904B1 (ko) * 1998-06-03 2000-10-16 김영환 Tft－lcd 구동 회로
US6873313B2 (en) * 1999-10-22 2005-03-29 Sharp Kabushiki Kaisha Image display device and driving method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535211A (ja) * 1991-07-29 1993-02-12 Nec Corp 液晶表示装置の駆動回路
JPH05273940A (ja) * 1991-10-04 1993-10-22 Toshiba Corp 液晶表示駆動用集積回路
JPH05297830A (ja) * 1992-04-20 1993-11-12 Fujitsu Ltd アクティブマトリックス液晶駆動方法及び回路
KR19980025129A (ko) * 1996-09-25 1998-07-06 니시무로 다이조 액정표시장치
KR19980081772A (ko) * 1997-04-28 1998-11-25 가네꼬히사시 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097914B1 (ko) * 2004-05-11 2011-12-23 삼성전자주식회사 아날로그 버퍼 및 이를 갖는 표시 장치, 아날로그 버퍼의구동방법

Also Published As

Publication number Publication date
US6661402B1 (en) 2003-12-09
JP2001125546A (ja) 2001-05-11
JP3777913B2 (ja) 2006-05-24
US20040080522A1 (en) 2004-04-29
TW484118B (en) 2002-04-21
KR20010040219A (ko) 2001-05-15
US7098881B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
KR100378101B1 (ko) 액정 드라이버 회로 및 고속 데이타 기입 능력을 갖는ｌｃｄ
USRE40916E1 (en) Liquid crystal driver and liquid crystal display device using the same
EP1061498B1 (en) Gate driver for a liquid crystal display
JP2994169B2 (ja) アクティブマトリックス型液晶表示装置
KR100859467B1 (ko) 액정표시장치 및 그 구동방법
KR100344186B1 (ko) 액정표시장치의 소오스 구동회로 및 그 구동방법
US20070018939A1 (en) Source driver circuit and driving method for liquid crystal display device
EP0767449B1 (en) Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage
JP4378125B2 (ja) 液晶表示装置
JP2001343944A (ja) 液晶表示装置の駆動方法および駆動装置
JP2001272655A (ja) 液晶表示装置の駆動方法および駆動装置
KR100880934B1 (ko) 액정표시장치 및 구동방법
WO2002021499A1 (en) Circuit and method of source driving of tft lcd
KR100864975B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR101326582B1 (ko) 액정표시장치
JP2007206621A (ja) 表示駆動装置及びそれを備える表示装置
JP2000305534A (ja) 液晶駆動回路及び液晶表示装置
KR20050039427A (ko) 소스 구동회로 및 이를 갖는 액정 표시 장치
KR20040013750A (ko) 액정 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee