JP2001125546A - 液晶駆動回路及び液晶表示装置 - Google Patents
液晶駆動回路及び液晶表示装置Info
- Publication number
- JP2001125546A JP2001125546A JP30641999A JP30641999A JP2001125546A JP 2001125546 A JP2001125546 A JP 2001125546A JP 30641999 A JP30641999 A JP 30641999A JP 30641999 A JP30641999 A JP 30641999A JP 2001125546 A JP2001125546 A JP 2001125546A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- voltage
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Abstract
(57)【要約】
【課題】上記液晶パネルの高精細化、大画面化に対応し
て、書き込み時間を高速化し、高画質化を実現するもの
である。 【解決手段】液晶ドライバの出力アンプ回路において、
所定の階調電圧を増幅して出力するアンプ回路と所定の
階調電圧を１倍にバッファして出力するアンプ回路に切
り換える手段を設け、水平期間の一定期間は前記増幅出
力、他の期間はバッファ出力で液晶パネルを駆動する。
また、表示データにより増幅して出力する階調電圧かを
判定するプリチャージ制御回路を設ける。
て、書き込み時間を高速化し、高画質化を実現するもの
である。 【解決手段】液晶ドライバの出力アンプ回路において、
所定の階調電圧を増幅して出力するアンプ回路と所定の
階調電圧を１倍にバッファして出力するアンプ回路に切
り換える手段を設け、水平期間の一定期間は前記増幅出
力、他の期間はバッファ出力で液晶パネルを駆動する。
また、表示データにより増幅して出力する階調電圧かを
判定するプリチャージ制御回路を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶ディスプレイ
を表示する液晶駆動回路に係り、特に液晶パネルに駆動
電圧を印可する液晶ドライバ回路に属する。
を表示する液晶駆動回路に係り、特に液晶パネルに駆動
電圧を印可する液晶ドライバ回路に属する。
【０００２】
【従来の技術】従来の液晶表示装置は、１９９６年ＳＩ
Ｄ ＤＩＧＥＳＴ（ｐ２４７−２５０）「An 8-bit Dig
ital Data Driver for Color TFT-LCDs」に記載されて
いるように、データ駆動回路（液晶ドライバ）はＤＡＣ
回路で生成した表示データに対応した液晶印加電圧を出
力アンプ回路でバッファして出力していた。出力アンプ
回路はボルテージフォロア回路で構成しており、ＤＡＣ
回路の階調電圧をそのまま液晶パネルの画素に書き込む
ことで表示を行っていた。
Ｄ ＤＩＧＥＳＴ（ｐ２４７−２５０）「An 8-bit Dig
ital Data Driver for Color TFT-LCDs」に記載されて
いるように、データ駆動回路（液晶ドライバ）はＤＡＣ
回路で生成した表示データに対応した液晶印加電圧を出
力アンプ回路でバッファして出力していた。出力アンプ
回路はボルテージフォロア回路で構成しており、ＤＡＣ
回路の階調電圧をそのまま液晶パネルの画素に書き込む
ことで表示を行っていた。
【０００３】
【発明が解決しようとする課題】従来の駆動方式では、
液晶パネルが高精細化、大画面化することにより充電時
間（水平期間）の短縮、液晶パネル負荷の増大に対応し
て、液晶パネルを高速に書き込みを行う点に関しては、
考慮されていなかった。つまり、液晶パネルの解像度の
高精細化、画面サイズの大型化に対応していなかった。
現在の液晶パネルの解像度はＸＧＡ（１０２４×７６８
ドット）、ＳＸＧＡ（１２８０×１０２４ドット）が主
流となっているが、今後、ＵＸＧＡ（１６００×１２０
０ドット）、ＱＸＧＡ（２０４８×１５３６ドット）、
ＱＳＸＧＡ（２５６０×２０４８ドット）といった高精
細化が進むと予測されている。また、パネルサイズは、
現在の１３インチ、１５インチサイズから１８インチ、
２０インチへと大画面化も進むと予測されている。
液晶パネルが高精細化、大画面化することにより充電時
間（水平期間）の短縮、液晶パネル負荷の増大に対応し
て、液晶パネルを高速に書き込みを行う点に関しては、
考慮されていなかった。つまり、液晶パネルの解像度の
高精細化、画面サイズの大型化に対応していなかった。
現在の液晶パネルの解像度はＸＧＡ（１０２４×７６８
ドット）、ＳＸＧＡ（１２８０×１０２４ドット）が主
流となっているが、今後、ＵＸＧＡ（１６００×１２０
０ドット）、ＱＸＧＡ（２０４８×１５３６ドット）、
ＱＳＸＧＡ（２５６０×２０４８ドット）といった高精
細化が進むと予測されている。また、パネルサイズは、
現在の１３インチ、１５インチサイズから１８インチ、
２０インチへと大画面化も進むと予測されている。
【０００４】このため、液晶パネルの書き込み時間であ
る水平期間は、解像度ＸＧＡでは約１４μｓ、ＳＸＧＡ
では約１１μｓであるが、ＵＸＧＡでは約９μｓ、ＱＸ
ＧＡでは約７μｓ、ＱＳＸＧＡでは約５μｓと解像度が
上がるに従って短くなってくる。また、液晶パネルの負
荷も画面１５インチサイズに比較して、１８インチでは
約１．２倍、２０インチでは約１．３３倍に増加する。
る水平期間は、解像度ＸＧＡでは約１４μｓ、ＳＸＧＡ
では約１１μｓであるが、ＵＸＧＡでは約９μｓ、ＱＸ
ＧＡでは約７μｓ、ＱＳＸＧＡでは約５μｓと解像度が
上がるに従って短くなってくる。また、液晶パネルの負
荷も画面１５インチサイズに比較して、１８インチでは
約１．２倍、２０インチでは約１．３３倍に増加する。
【０００５】従って、従来の駆動回路では、このような
短い充電時間で高負荷の液晶パネルを書き込むことが困
難であり、書き込み電圧が不十分なため画質の劣化が生
じる。
短い充電時間で高負荷の液晶パネルを書き込むことが困
難であり、書き込み電圧が不十分なため画質の劣化が生
じる。
【０００６】本発明は、負荷容量、負荷抵抗が大きな液
晶パネルに対して、高速に書き込みを実現し、高精細、
大画面の液晶ディスプレイの高画質表示を実現する液晶
駆動回路及び液晶表示装置を提供することを目的とす
る。
晶パネルに対して、高速に書き込みを実現し、高精細、
大画面の液晶ディスプレイの高画質表示を実現する液晶
駆動回路及び液晶表示装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記問題を解決するた
め、液晶ドライバの出力アンプ回路において、所定の階
調電圧を増幅して出力するアンプ回路と所定の階調電圧
を１倍にバッファして出力するアンプ回路に切り換える
手段を設け、水平期間の一定期間は前記増幅出力、他の
期間はバッファ出力で液晶パネルを駆動する。
め、液晶ドライバの出力アンプ回路において、所定の階
調電圧を増幅して出力するアンプ回路と所定の階調電圧
を１倍にバッファして出力するアンプ回路に切り換える
手段を設け、水平期間の一定期間は前記増幅出力、他の
期間はバッファ出力で液晶パネルを駆動する。
【０００８】また、表示データにより増幅して出力する
階調電圧かを判定するプリチャージ制御回路を設ける。
階調電圧かを判定するプリチャージ制御回路を設ける。
【０００９】
【発明の実施の形態】次に、液晶ディスプレイのドット
反転駆動を図１、図２、図９、図１０を用いて説明す
る。
反転駆動を図１、図２、図９、図１０を用いて説明す
る。
【００１０】図１は液晶駆動回路内の出力回路の構成
図、図２は液晶駆動回路の構成図であり、２０１はシス
テム装置から転送されてきた表示信号郡、２０２は表示
信号群２０１を液晶ドライバの同期信号、表示データに
変換する液晶コントローラ、２０３は液晶パネルに表示
データに対応した駆動電圧を印可する液晶ドライバ、２
０４は液晶パネルの階調電圧、基準電圧を生成する電源
回路、２０５は液晶パネルの線順次選択を行う走査回
路、２０６はアクティブマトリック液晶パネルである。
２０７は液晶ドライバ用に変換された表示データ、２０
８は表示データ２０７に同期したデータ伝送クロック、
２０９は水平期間を示す水平同期信号、２１０は液晶駆
動の交流タイミングを示す交流信号、２１１は液晶駆動
電圧の交流極性が正極性の正極性階調基準電圧、２１２
は液晶駆動電圧の交流極性が負極性の負極性階調基準電
圧、２１３は液晶パネルの共通電極の基準電圧である共
通電極電圧Ｖｃｏｍ、２１４は走査回路が出力する走査
駆動電圧の走査基準電圧、２１５はフレームの周期を示
すフレーム同期信号、２１６は走査水平周期のタイミン
グを示す走査水平同期信号である。また、２１７は液晶
ドライバ２０３の内部の表示データを順次取込むシフト
レジスタ回路、２１８はシフトレジスタから出力される
表示データバス、２１９は水平同期信号２０９から液晶
ドライバ内部のタイミング信号を生成する制御回路、２
２０はラッチ回路２２２に同時に表示デーバス２１８の
表示データをラッチする水平ラッチ信号、２２１は出力
アンプ回路２３３のプリチャージ期間を示すプリチャー
ジタイミング信号、２２３はラッチ回路２２２の出力デ
ータ、２２４は交流信号２１０から選択信号２２５を生
成する制御回路、２２６は隣接する画素に対応した出力
端子の表示データを選択する選択回路、２２７は選択デ
ータ、２２８は選択データ２２７に対応した正極性階調
電圧を生成するＤＡＣ回路、２２９は選択データ２２７
に対応した負極性階調電圧を生成するＤＡＣ回路、２３
０はＤＡＣ回路２２８、２２９で生成した階調電圧、２
３１は出力アンプ回路、２３２は階調電圧、２３３は隣
接する出力端子に対応した階調電圧を選択する選択回
路、２３４は液晶印加電圧である。
図、図２は液晶駆動回路の構成図であり、２０１はシス
テム装置から転送されてきた表示信号郡、２０２は表示
信号群２０１を液晶ドライバの同期信号、表示データに
変換する液晶コントローラ、２０３は液晶パネルに表示
データに対応した駆動電圧を印可する液晶ドライバ、２
０４は液晶パネルの階調電圧、基準電圧を生成する電源
回路、２０５は液晶パネルの線順次選択を行う走査回
路、２０６はアクティブマトリック液晶パネルである。
２０７は液晶ドライバ用に変換された表示データ、２０
８は表示データ２０７に同期したデータ伝送クロック、
２０９は水平期間を示す水平同期信号、２１０は液晶駆
動の交流タイミングを示す交流信号、２１１は液晶駆動
電圧の交流極性が正極性の正極性階調基準電圧、２１２
は液晶駆動電圧の交流極性が負極性の負極性階調基準電
圧、２１３は液晶パネルの共通電極の基準電圧である共
通電極電圧Ｖｃｏｍ、２１４は走査回路が出力する走査
駆動電圧の走査基準電圧、２１５はフレームの周期を示
すフレーム同期信号、２１６は走査水平周期のタイミン
グを示す走査水平同期信号である。また、２１７は液晶
ドライバ２０３の内部の表示データを順次取込むシフト
レジスタ回路、２１８はシフトレジスタから出力される
表示データバス、２１９は水平同期信号２０９から液晶
ドライバ内部のタイミング信号を生成する制御回路、２
２０はラッチ回路２２２に同時に表示デーバス２１８の
表示データをラッチする水平ラッチ信号、２２１は出力
アンプ回路２３３のプリチャージ期間を示すプリチャー
ジタイミング信号、２２３はラッチ回路２２２の出力デ
ータ、２２４は交流信号２１０から選択信号２２５を生
成する制御回路、２２６は隣接する画素に対応した出力
端子の表示データを選択する選択回路、２２７は選択デ
ータ、２２８は選択データ２２７に対応した正極性階調
電圧を生成するＤＡＣ回路、２２９は選択データ２２７
に対応した負極性階調電圧を生成するＤＡＣ回路、２３
０はＤＡＣ回路２２８、２２９で生成した階調電圧、２
３１は出力アンプ回路、２３２は階調電圧、２３３は隣
接する出力端子に対応した階調電圧を選択する選択回
路、２３４は液晶印加電圧である。
【００１１】図１は出力アンプ回路２３１の詳細な回路
構成を示す図で、２出力で２つのアンプ回路をセレクト
回路２３３で選択して出力する。図１は出力アンプ回路
２３３の回路動作を示す図で、３つのスイッチＳＷ１、
ＳＷ２、ＳＷ３を切り換えることで増幅機能とボルテー
ジフォロア機能を切り換える。
構成を示す図で、２出力で２つのアンプ回路をセレクト
回路２３３で選択して出力する。図１は出力アンプ回路
２３３の回路動作を示す図で、３つのスイッチＳＷ１、
ＳＷ２、ＳＷ３を切り換えることで増幅機能とボルテー
ジフォロア機能を切り換える。
【００１２】図９は正極性階調電圧を書き込む場合の１
水平期間の駆動波形を示す図、図１０は負極性階調電圧
を書き込む場合の１水平期間の駆動波形を示す図であ
る。図９に示すように、プリチャージタイミング信号２
２１に従って、プリチャージ期間と階調電圧書き込み期
間を切換え、プリチャージ期間では抵抗ＲＬ１とＲＧ１
で決まる階調電圧よりも高い電圧（Ｖｏｕｔ）に向かっ
て書き込みを行うため、階調電圧（Ｖｉｎ）に対して高
速に書き込み動作を行い、階調電圧書き込み期間では所
定の階調電圧（Ｖｉｎ）を書き込み、表示データに対応
した液晶印加電圧を高速に書き込むことができる。ま
た、図10に示すように、プリチャージタイミング信号２
２１に従って、プリチャージ期間と階調電圧書き込み期
間を切換え、プリチャージ期間では抵抗ＲＬ２とＲＶ２
で決まる階調電圧よりも低い電圧（Ｖｏｕｔ）に向かっ
て書き込みを行うため、階調電圧（Ｖｉｎ）に対して高
速に書き込み動作を行い、階調電圧書き込み期間では所
定の階調電圧（Ｖｉｎ）を書き込み、表示データに対応
した液晶印加電圧を高速に書き込むことができる。以
下、図９及び図１０に示す駆動波形は上記作用を説明す
るために用いる。従って、後に図９及び図１０を参照す
るときには重複記載を割けるため上記と同じ詳細な説明
は省略する。
水平期間の駆動波形を示す図、図１０は負極性階調電圧
を書き込む場合の１水平期間の駆動波形を示す図であ
る。図９に示すように、プリチャージタイミング信号２
２１に従って、プリチャージ期間と階調電圧書き込み期
間を切換え、プリチャージ期間では抵抗ＲＬ１とＲＧ１
で決まる階調電圧よりも高い電圧（Ｖｏｕｔ）に向かっ
て書き込みを行うため、階調電圧（Ｖｉｎ）に対して高
速に書き込み動作を行い、階調電圧書き込み期間では所
定の階調電圧（Ｖｉｎ）を書き込み、表示データに対応
した液晶印加電圧を高速に書き込むことができる。ま
た、図10に示すように、プリチャージタイミング信号２
２１に従って、プリチャージ期間と階調電圧書き込み期
間を切換え、プリチャージ期間では抵抗ＲＬ２とＲＶ２
で決まる階調電圧よりも低い電圧（Ｖｏｕｔ）に向かっ
て書き込みを行うため、階調電圧（Ｖｉｎ）に対して高
速に書き込み動作を行い、階調電圧書き込み期間では所
定の階調電圧（Ｖｉｎ）を書き込み、表示データに対応
した液晶印加電圧を高速に書き込むことができる。以
下、図９及び図１０に示す駆動波形は上記作用を説明す
るために用いる。従って、後に図９及び図１０を参照す
るときには重複記載を割けるため上記と同じ詳細な説明
は省略する。
【００１３】次に、液晶パネル駆動動作を説明する。図
２において、パソコン等のシステム装置（図に記載せ
ず）から送られてくる表示信号郡２０１は、液晶コント
ローラ２０２で液晶駆動回路用のタイミング信号、制御
信号を生成する。表示データ２０７はデータ伝送クロッ
ク２０８に同期して液晶ドライバ２０３にＲＧＢ２画素
単位でシリアルに伝送される。液晶ドライバ２１７の出
力階調数２５６階調とするとＲＧＢ各８ビット×２画素
で合計４８ビットの表示データを順次伝送する。液晶ド
ライバ２０３では、表示データ２０７をデータ伝送クロ
ック２０８で順次取込み、１ライン分の表示データを取
り込む。そして、１ライン分のデータを取込むと、水平
ラッチ信号２２０で水平周期でラッチ回路２２２に１ラ
イン同時に表示データをラッチする。選択回路２２６で
は、隣接する出力に対応した各２画素の表示データを交
流のタイミングに合わせて選択する。ＤＡＣ回路２２８
は正極性の階調電圧、ＤＡＣ回路２２９は負極性の階調
電圧を生成するため、隣接する出力が正極性か負極性か
により、選択回路２２６で対応した表示データを選択す
る。出力アンプ回路２３１は正極性または負極性の片側
の電圧を出力するため、選択回路２３３では出力端子に
対応するよう階調電圧２３２を選択する。例えば、Ｘ１
端子に正極性、Ｘ２端子に負極性の階調電圧を出力する
場合は、選択回路２２６により、Ｘ１端子に対応した表
示データをＤＡＣ回路２２８、 Ｘ２端子に対応した表
示データをＤＡＣ回路２２９に対応するように選択す
る。そして、ＤＡＣ回路２２８、２２９では、表示デー
タに対応した階調電圧を生成し、出力アンプ回路２３１
で増幅し、選択回路２３３でＸ１端子に正極性の階調電
圧、Ｘ２端子には負極性の階調電圧を選択し、液晶パネ
ル２０６のデータ線を駆動する。逆に、 Ｘ１端子に負
極性、Ｘ２端子に正極性の階調電圧を出力する場合は、
選択回路２２６により、Ｘ１端子に対応した表示データ
をＤＡＣ回路２２９、Ｘ２端子に対応した表示データを
ＤＡＣ回路２２８に対応するように選択する。そして、
ＤＡＣ回路２２８、２２９では、表示データに対応した
階調電圧を生成し、出力アンプ回路２３１で増幅し、選
択回路２３３でＸ１端子に負極性の階調電圧、Ｘ２端子
には正極性の階調電圧を選択し、液晶パネル２０６のデ
ータ線を駆動する。Ｘ３端子以降も同様に動作すること
で、隣接端子の極性が反転するドット反転駆動を実現す
る。
２において、パソコン等のシステム装置（図に記載せ
ず）から送られてくる表示信号郡２０１は、液晶コント
ローラ２０２で液晶駆動回路用のタイミング信号、制御
信号を生成する。表示データ２０７はデータ伝送クロッ
ク２０８に同期して液晶ドライバ２０３にＲＧＢ２画素
単位でシリアルに伝送される。液晶ドライバ２１７の出
力階調数２５６階調とするとＲＧＢ各８ビット×２画素
で合計４８ビットの表示データを順次伝送する。液晶ド
ライバ２０３では、表示データ２０７をデータ伝送クロ
ック２０８で順次取込み、１ライン分の表示データを取
り込む。そして、１ライン分のデータを取込むと、水平
ラッチ信号２２０で水平周期でラッチ回路２２２に１ラ
イン同時に表示データをラッチする。選択回路２２６で
は、隣接する出力に対応した各２画素の表示データを交
流のタイミングに合わせて選択する。ＤＡＣ回路２２８
は正極性の階調電圧、ＤＡＣ回路２２９は負極性の階調
電圧を生成するため、隣接する出力が正極性か負極性か
により、選択回路２２６で対応した表示データを選択す
る。出力アンプ回路２３１は正極性または負極性の片側
の電圧を出力するため、選択回路２３３では出力端子に
対応するよう階調電圧２３２を選択する。例えば、Ｘ１
端子に正極性、Ｘ２端子に負極性の階調電圧を出力する
場合は、選択回路２２６により、Ｘ１端子に対応した表
示データをＤＡＣ回路２２８、 Ｘ２端子に対応した表
示データをＤＡＣ回路２２９に対応するように選択す
る。そして、ＤＡＣ回路２２８、２２９では、表示デー
タに対応した階調電圧を生成し、出力アンプ回路２３１
で増幅し、選択回路２３３でＸ１端子に正極性の階調電
圧、Ｘ２端子には負極性の階調電圧を選択し、液晶パネ
ル２０６のデータ線を駆動する。逆に、 Ｘ１端子に負
極性、Ｘ２端子に正極性の階調電圧を出力する場合は、
選択回路２２６により、Ｘ１端子に対応した表示データ
をＤＡＣ回路２２９、Ｘ２端子に対応した表示データを
ＤＡＣ回路２２８に対応するように選択する。そして、
ＤＡＣ回路２２８、２２９では、表示データに対応した
階調電圧を生成し、出力アンプ回路２３１で増幅し、選
択回路２３３でＸ１端子に負極性の階調電圧、Ｘ２端子
には正極性の階調電圧を選択し、液晶パネル２０６のデ
ータ線を駆動する。Ｘ３端子以降も同様に動作すること
で、隣接端子の極性が反転するドット反転駆動を実現す
る。
【００１４】さらに、図１に示す様にＳＷ１からＳＷ６
をプリチャージタイミング信号２２１で切り換えること
で増幅アンプ回路とボルテージフォロア回路を切り換え
て出力する。図１において、ＡＭＰ１は正極性階調電圧
を出力する（電流を充電する）アンプ回路であり、ＳＷ
１をオフ、ＳＷ２をオン、ＳＷ３をオンにすることで、
ＡＭＰ１の出力は階調電圧２３０を（１＋ＲＬ１／ＲＧ
１）倍に増幅したプリチャージ電圧を出力する。逆に、
ＳＷ１をオン、ＳＷ２をオフ、ＳＷ３をオフにすること
で、ＡＭＰ１の出力は階調電圧２３０を１倍に増幅した
ボルテージフォロア回路となり階調電圧をそのまま出力
する。図９にこの時の駆動波形を示す。また、同様にＡ
ＭＰ２は負極性階調電圧を出力する（電流を放電する）
アンプ回路であり、ＳＷ４をオフ、ＳＷ５をオン、ＳＷ
６をオンにすることで、ＡＭＰ２の出力は階調電圧２３
０を（１＋ＲＬ２／ＲＶ２）Ｖｉｎ−（ＲＬ２／ＲＶ
２）ＶＣＣに増幅したプリチャージ電圧を出力する。逆
に、ＳＷ４をオン、ＳＷ５をオフ、ＳＷ６をオフにする
ことで、ＡＭＰ２の出力は階調電圧２３０を１倍に増幅
したボルテージフォロア回路となり階調電圧をそのまま
出力する。図１０にこの時の駆動波形を示す。
をプリチャージタイミング信号２２１で切り換えること
で増幅アンプ回路とボルテージフォロア回路を切り換え
て出力する。図１において、ＡＭＰ１は正極性階調電圧
を出力する（電流を充電する）アンプ回路であり、ＳＷ
１をオフ、ＳＷ２をオン、ＳＷ３をオンにすることで、
ＡＭＰ１の出力は階調電圧２３０を（１＋ＲＬ１／ＲＧ
１）倍に増幅したプリチャージ電圧を出力する。逆に、
ＳＷ１をオン、ＳＷ２をオフ、ＳＷ３をオフにすること
で、ＡＭＰ１の出力は階調電圧２３０を１倍に増幅した
ボルテージフォロア回路となり階調電圧をそのまま出力
する。図９にこの時の駆動波形を示す。また、同様にＡ
ＭＰ２は負極性階調電圧を出力する（電流を放電する）
アンプ回路であり、ＳＷ４をオフ、ＳＷ５をオン、ＳＷ
６をオンにすることで、ＡＭＰ２の出力は階調電圧２３
０を（１＋ＲＬ２／ＲＶ２）Ｖｉｎ−（ＲＬ２／ＲＶ
２）ＶＣＣに増幅したプリチャージ電圧を出力する。逆
に、ＳＷ４をオン、ＳＷ５をオフ、ＳＷ６をオフにする
ことで、ＡＭＰ２の出力は階調電圧２３０を１倍に増幅
したボルテージフォロア回路となり階調電圧をそのまま
出力する。図１０にこの時の駆動波形を示す。
【００１５】このように、所定の書き込み階調電圧に対
して、正極性の書き込みでは高電圧、負極性の書き込み
では低電圧をプリチャージ期間に印可することで液晶パ
ネルに高速に書き込み実現可能である。さらに、増幅回
路でプリチャージ電圧を印可するため電源付近の階調電
圧に対しても高速書き込みを実現できる。
して、正極性の書き込みでは高電圧、負極性の書き込み
では低電圧をプリチャージ期間に印可することで液晶パ
ネルに高速に書き込み実現可能である。さらに、増幅回
路でプリチャージ電圧を印可するため電源付近の階調電
圧に対しても高速書き込みを実現できる。
【００１６】次に図２、図３、図９、図１０を用いて説
明する。図３に示した出力アンプの構成が図１で示した
出力アンプと異なる。
明する。図３に示した出力アンプの構成が図１で示した
出力アンプと異なる。
【００１７】図２の正極性ＤＡＣ回路２２８、負極性Ｄ
ＡＣ回路２２９までの動作は上述した通りである。図３
に示す出力アンプ２３１は、ＳＷ１からＳＷ６をプリチ
ャージタイミング信号２２１で切り換えることで増幅ア
ンプ回路とボルテージフォロア回路を切り換えて出力す
る。図３において、ＡＭＰ１は正極性階調電圧を出力す
る（電流を充電する）アンプ回路であり、ＳＷ１をオ
フ、ＳＷ２をオン、ＳＷ３をオンにすることで、ＳＷ２
のオン抵抗をＲＯＮＬ１、ＳＷ３のオン抵抗をＲＯＮＧ
１とすると、ＡＭＰ１の出力は階調電圧２３０を（１＋
ＲＯＮＬ１／ＲＯＮＧ１）倍に増幅したプリチャージ電
圧を出力する。逆に、ＳＷ１をオン、ＳＷ２をオフ、Ｓ
Ｗ３をオフにすることで、ＡＭＰ１の出力は階調電圧２
３０を１倍に増幅したボルテージフォロア回路となり階
調電圧をそのまま出力する。図９にこの時の駆動波形を
示す。また、同様にＡＭＰ２は負極性階調電圧を出力す
る（電流を放電する）アンプ回路であり、ＳＷ４をオ
フ、ＳＷ５をオン、ＳＷ６をオンにすることで、ＳＷ５
のオン抵抗をＲＯＮＬ２、ＳＷ６のオン抵抗をＲＯＮＶ
２とすると、ＡＭＰ２の出力は階調電圧２３０を（１＋
ＲＯＮＬ２／ＲＯＮＶ２）Ｖｉｎ−（ＲＯＮＬ２／ＲＯ
ＮＶ２）ＶＣＣに増幅したプリチャージ電圧を出力す
る。逆に、ＳＷ４をオン、ＳＷ５をオフ、ＳＷ６をオフ
にすることで、ＡＭＰ２の出力は階調電圧２３０を１倍
に増幅したボルテージフォロア回路となり階調電圧をそ
のまま出力する。図１０にこの時の駆動波形を示す。
ＡＣ回路２２９までの動作は上述した通りである。図３
に示す出力アンプ２３１は、ＳＷ１からＳＷ６をプリチ
ャージタイミング信号２２１で切り換えることで増幅ア
ンプ回路とボルテージフォロア回路を切り換えて出力す
る。図３において、ＡＭＰ１は正極性階調電圧を出力す
る（電流を充電する）アンプ回路であり、ＳＷ１をオ
フ、ＳＷ２をオン、ＳＷ３をオンにすることで、ＳＷ２
のオン抵抗をＲＯＮＬ１、ＳＷ３のオン抵抗をＲＯＮＧ
１とすると、ＡＭＰ１の出力は階調電圧２３０を（１＋
ＲＯＮＬ１／ＲＯＮＧ１）倍に増幅したプリチャージ電
圧を出力する。逆に、ＳＷ１をオン、ＳＷ２をオフ、Ｓ
Ｗ３をオフにすることで、ＡＭＰ１の出力は階調電圧２
３０を１倍に増幅したボルテージフォロア回路となり階
調電圧をそのまま出力する。図９にこの時の駆動波形を
示す。また、同様にＡＭＰ２は負極性階調電圧を出力す
る（電流を放電する）アンプ回路であり、ＳＷ４をオ
フ、ＳＷ５をオン、ＳＷ６をオンにすることで、ＳＷ５
のオン抵抗をＲＯＮＬ２、ＳＷ６のオン抵抗をＲＯＮＶ
２とすると、ＡＭＰ２の出力は階調電圧２３０を（１＋
ＲＯＮＬ２／ＲＯＮＶ２）Ｖｉｎ−（ＲＯＮＬ２／ＲＯ
ＮＶ２）ＶＣＣに増幅したプリチャージ電圧を出力す
る。逆に、ＳＷ４をオン、ＳＷ５をオフ、ＳＷ６をオフ
にすることで、ＡＭＰ２の出力は階調電圧２３０を１倍
に増幅したボルテージフォロア回路となり階調電圧をそ
のまま出力する。図１０にこの時の駆動波形を示す。
【００１８】このように、ＭＯＳトランジスタ回路を用
いて選択スイッチと抵抗素子の機能持たせることで、所
定の書き込み階調電圧に対して、正極性の書き込みでは
高電圧、負極性の書き込みでは低電圧をプリチャージ期
間に印可することで液晶パネルに高速に書き込み実現可
能である。さらに、増幅回路でプリチャージ電圧を印可
するため電源付近の階調電圧に対しても高速書き込みを
実現できる。
いて選択スイッチと抵抗素子の機能持たせることで、所
定の書き込み階調電圧に対して、正極性の書き込みでは
高電圧、負極性の書き込みでは低電圧をプリチャージ期
間に印可することで液晶パネルに高速に書き込み実現可
能である。さらに、増幅回路でプリチャージ電圧を印可
するため電源付近の階調電圧に対しても高速書き込みを
実現できる。
【００１９】次に、液晶ディスプレイのドット反転駆動
を図４、図５、図９、図１０を用いて説明する。
を図４、図５、図９、図１０を用いて説明する。
【００２０】図５は液晶駆動回路内の出力回路の構成
図、図４は液晶駆動回路の構成図であり、４０１はシス
テム装置から転送されてきた表示信号郡、４０２は表示
信号群４０１を液晶ドライバの同期信号、表示データに
変換する液晶コントローラ、４０３は液晶パネルに表示
データに対応した駆動電圧を印可する液晶ドライバ、４
０４は液晶パネルの階調電圧、基準電圧を生成する電源
回路、４０５は液晶パネルの線順次選択を行う走査回
路、４０６はアクティブマトリック液晶パネルである。
４０７は液晶ドライバ用に変換された表示データ、４０
８は表示データ４０７に同期したデータ伝送クロック、
４０９は水平期間を示す水平同期信号、４１０は液晶駆
動の交流タイミングを示す交流信号、４１１は液晶駆動
電圧の交流極性が正極性の正極性階調基準電圧、４１２
は液晶駆動電圧の交流極性が負極性の負極性階調基準電
圧、４１３は液晶パネルの共通電極の基準電圧である共
通電極電圧Ｖｃｏｍ、４１４は走査回路が出力する走査
駆動電圧の走査基準電圧、４１５はフレームの周期を示
すフレーム同期信号、４１６は走査水平周期のタイミン
グを示す走査水平同期信号である。
図、図４は液晶駆動回路の構成図であり、４０１はシス
テム装置から転送されてきた表示信号郡、４０２は表示
信号群４０１を液晶ドライバの同期信号、表示データに
変換する液晶コントローラ、４０３は液晶パネルに表示
データに対応した駆動電圧を印可する液晶ドライバ、４
０４は液晶パネルの階調電圧、基準電圧を生成する電源
回路、４０５は液晶パネルの線順次選択を行う走査回
路、４０６はアクティブマトリック液晶パネルである。
４０７は液晶ドライバ用に変換された表示データ、４０
８は表示データ４０７に同期したデータ伝送クロック、
４０９は水平期間を示す水平同期信号、４１０は液晶駆
動の交流タイミングを示す交流信号、４１１は液晶駆動
電圧の交流極性が正極性の正極性階調基準電圧、４１２
は液晶駆動電圧の交流極性が負極性の負極性階調基準電
圧、４１３は液晶パネルの共通電極の基準電圧である共
通電極電圧Ｖｃｏｍ、４１４は走査回路が出力する走査
駆動電圧の走査基準電圧、４１５はフレームの周期を示
すフレーム同期信号、４１６は走査水平周期のタイミン
グを示す走査水平同期信号である。
【００２１】また、４１７は液晶ドライバ４０３の内部
の表示データを順次取込むシフトレジスタ回路、４１８
はシフトレジスタから出力される表示データバス、４１
９は水平同期信号４０９から液晶ドライバ内部のタイミ
ング信号を生成する制御回路、４２０はラッチ回路４２
２に同時に表示データバス４１８の表示データをラッチ
する水平ラッチ信号、４２１は出力アンプ回路４３３の
プリチャージ期間を示すプリチャージタイミング信号、
４２３はラッチ回路４２２の出力データ、４２４は交流
信号４１０から選択信号４２５を生成する制御回路、４
２６は隣接する画素に対応した出力端子の表示データを
選択する選択回路、４２７は選択データ、４２８は選択
データ４２７に対応した正極性階調電圧を生成するＤＡ
Ｃ回路、４２９は選択データ４２７に対応した負極性階
調電圧を生成するＤＡＣ回路、４３０はＤＡＣ回路４２
８、４２９で生成した階調電圧、４３１は隣接する出力
端子に対応した階調電圧を選択する選択回路、４３２は
選択回路４３３で選択した階調電圧、４３３は出力アン
プ回路、４３４は液晶印加電圧である。
の表示データを順次取込むシフトレジスタ回路、４１８
はシフトレジスタから出力される表示データバス、４１
９は水平同期信号４０９から液晶ドライバ内部のタイミ
ング信号を生成する制御回路、４２０はラッチ回路４２
２に同時に表示データバス４１８の表示データをラッチ
する水平ラッチ信号、４２１は出力アンプ回路４３３の
プリチャージ期間を示すプリチャージタイミング信号、
４２３はラッチ回路４２２の出力データ、４２４は交流
信号４１０から選択信号４２５を生成する制御回路、４
２６は隣接する画素に対応した出力端子の表示データを
選択する選択回路、４２７は選択データ、４２８は選択
データ４２７に対応した正極性階調電圧を生成するＤＡ
Ｃ回路、４２９は選択データ４２７に対応した負極性階
調電圧を生成するＤＡＣ回路、４３０はＤＡＣ回路４２
８、４２９で生成した階調電圧、４３１は隣接する出力
端子に対応した階調電圧を選択する選択回路、４３２は
選択回路４３３で選択した階調電圧、４３３は出力アン
プ回路、４３４は液晶印加電圧である。
【００２２】図５は出力アンプ回路４３１の詳細な回路
構成を示す図で、１出力当たりで１つのアンプ回路で出
力する。３つのスイッチＳＷ１、ＳＷ２、ＳＷ３を切り
換えることで増幅機能とボルテージフォロア機能を切り
換える。図９は正極性階調電圧を書き込む場合の１水平
期間の駆動波形を示す図、図１０は負極性階調電圧を書
き込む場合の１水平期間の駆動波形を示す図である。
構成を示す図で、１出力当たりで１つのアンプ回路で出
力する。３つのスイッチＳＷ１、ＳＷ２、ＳＷ３を切り
換えることで増幅機能とボルテージフォロア機能を切り
換える。図９は正極性階調電圧を書き込む場合の１水平
期間の駆動波形を示す図、図１０は負極性階調電圧を書
き込む場合の１水平期間の駆動波形を示す図である。
【００２３】次に、液晶パネル駆動動作を説明する。図
４において、パソコン等のシステム装置（図に記載せ
ず）から送られてくる表示信号郡４０１は、液晶コント
ローラ４０２で液晶駆動回路用のタイミング信号、制御
信号を生成する。表示データ４０７はデータ伝送クロッ
ク４０８に同期して液晶ドライバ４０３にＲＧＢ２画素
単位でシリアルに伝送される。液晶ドライバ４１７の出
力階調数２５６階調とするとＲＧＢ各８ビット×２画素
で合計４８ビットの表示データを順次伝送する。液晶ド
ライバ４０３では、表示データ４０７をデータ伝送クロ
ック４０８で順次取込み、１ライン分の表示データを取
り込む。そして、１ライン分のデータを取込むと、水平
ラッチ信号４２０で水平周期でラッチ回路４２２に１ラ
イン同時に表示データをラッチする。選択回路４２６で
は、隣接する出力に対応した各２画素の表示データを交
流のタイミングに合わせて選択する。ＤＡＣ回路４２８
は正極性の階調電圧、ＤＡＣ回路４２９は負極性の階調
電圧を生成するため、隣接する出力が正極性か負極性か
により、選択回路４２６で対応した表示データを選択す
る。出力アンプ回路４３３は正極性または負極性のどち
らの電圧も出力できるため、選択回路４３１では出力端
子に対応するよう階調電圧４３０を選択する。例えば、
Ｘ１端子に正極性、Ｘ２端子に負極性の階調電圧を出力
する場合は、選択回路４２６により、Ｘ１端子に対応し
た表示データをＤＡＣ回路４２８、 Ｘ２端子に対応し
た表示データをＤＡＣ回路４２９に対応するように選択
する。そして、ＤＡＣ回路４２８、４２９では、表示デ
ータに対応した階調電圧を生成し、選択回路４３１でＸ
１端子に正極性の階調電圧、Ｘ２端子には負極性の階調
電圧を選択し、出力アンプ回路４３３で増幅し、液晶パ
ネル４０６のデータ線を駆動する。逆に、 Ｘ１端子に
負極性、Ｘ２端子に正極性の階調電圧を出力する場合
は、選択回路４２６により、Ｘ１端子に対応した表示デ
ータをＤＡＣ回路４２９、 Ｘ２端子に対応した表示デ
ータをＤＡＣ回路４２８に対応するように選択する。そ
して、ＤＡＣ回路４２８、４２９では、表示データに対
応した階調電圧を生成し、選択回路４３１でＸ１端子に
負極性の階調電圧、Ｘ２端子には正極性の階調電圧を選
択し、出力アンプ回路４３３で増幅し、液晶パネル４０
６のデータ線を駆動する。Ｘ３端子以降も同様に動作す
ることで、隣接端子の極性が反転するドット反転駆動を
実現する。さらに、図５に示す様にＳＷ１からＳＷ６を
プリチャージタイミング信号４２１で切り換えることで
増幅アンプ回路とボルテージフォロア回路を切り換えて
出力する。図５において、ＡＭＰ１は正極性、負極性の
両階調電圧を出力する（電流を充放電する）アンプ回路
であり、ＳＷ１をオフ、ＳＷ２をオン、ＳＷ３をオン、
ＳＷ４をオフにすることで、ＡＭＰ１の出力は階調電圧
４３２を（１＋ＲＬ１／ＲＶ１）Ｖｉｎ−（ＲＬ２／Ｒ
Ｖ２）ＶＣＣに増幅したプリチャージ電圧を出力する。
逆に、ＳＷ１をオン、ＳＷ２をオフ、ＳＷ３をオフ、Ｓ
Ｗ４をオフにすることで、ＡＭＰ１の出力は階調電圧４
３２を１倍に増幅したボルテージフォロア回路となり階
調電圧をそのまま出力する。図１０にこの時の駆動波形
を示す。また、ＡＭＰ２はＡＭＰ１と同じ構成で正極
性、負極性の両階調電圧を出力する（電流を充放電す
る）アンプ回路であり、ＡＭＰ１が負極性階調電圧を出
力するときは、ＳＷ５をオフ、ＳＷ６をオン、ＳＷ７を
オフ、ＳＷ８をオンにすることで正極性の階調電圧を出
力する。このとき、ＡＭＰ２の出力は階調電圧４３２を
（１＋ＲＬ２／ＲＧ２）Ｖｉｎに増幅したプリチャージ
電圧を出力する。逆に、ＳＷ５をオン、ＳＷ６をオフ、
ＳＷ７をオフ、ＳＷ８をオフにすることで、ＡＭＰ２の
出力は階調電圧４３２を１倍に増幅したボルテージフォ
ロア回路となり階調電圧をそのまま出力する。図９にこ
の時の駆動波形を示す。
４において、パソコン等のシステム装置（図に記載せ
ず）から送られてくる表示信号郡４０１は、液晶コント
ローラ４０２で液晶駆動回路用のタイミング信号、制御
信号を生成する。表示データ４０７はデータ伝送クロッ
ク４０８に同期して液晶ドライバ４０３にＲＧＢ２画素
単位でシリアルに伝送される。液晶ドライバ４１７の出
力階調数２５６階調とするとＲＧＢ各８ビット×２画素
で合計４８ビットの表示データを順次伝送する。液晶ド
ライバ４０３では、表示データ４０７をデータ伝送クロ
ック４０８で順次取込み、１ライン分の表示データを取
り込む。そして、１ライン分のデータを取込むと、水平
ラッチ信号４２０で水平周期でラッチ回路４２２に１ラ
イン同時に表示データをラッチする。選択回路４２６で
は、隣接する出力に対応した各２画素の表示データを交
流のタイミングに合わせて選択する。ＤＡＣ回路４２８
は正極性の階調電圧、ＤＡＣ回路４２９は負極性の階調
電圧を生成するため、隣接する出力が正極性か負極性か
により、選択回路４２６で対応した表示データを選択す
る。出力アンプ回路４３３は正極性または負極性のどち
らの電圧も出力できるため、選択回路４３１では出力端
子に対応するよう階調電圧４３０を選択する。例えば、
Ｘ１端子に正極性、Ｘ２端子に負極性の階調電圧を出力
する場合は、選択回路４２６により、Ｘ１端子に対応し
た表示データをＤＡＣ回路４２８、 Ｘ２端子に対応し
た表示データをＤＡＣ回路４２９に対応するように選択
する。そして、ＤＡＣ回路４２８、４２９では、表示デ
ータに対応した階調電圧を生成し、選択回路４３１でＸ
１端子に正極性の階調電圧、Ｘ２端子には負極性の階調
電圧を選択し、出力アンプ回路４３３で増幅し、液晶パ
ネル４０６のデータ線を駆動する。逆に、 Ｘ１端子に
負極性、Ｘ２端子に正極性の階調電圧を出力する場合
は、選択回路４２６により、Ｘ１端子に対応した表示デ
ータをＤＡＣ回路４２９、 Ｘ２端子に対応した表示デ
ータをＤＡＣ回路４２８に対応するように選択する。そ
して、ＤＡＣ回路４２８、４２９では、表示データに対
応した階調電圧を生成し、選択回路４３１でＸ１端子に
負極性の階調電圧、Ｘ２端子には正極性の階調電圧を選
択し、出力アンプ回路４３３で増幅し、液晶パネル４０
６のデータ線を駆動する。Ｘ３端子以降も同様に動作す
ることで、隣接端子の極性が反転するドット反転駆動を
実現する。さらに、図５に示す様にＳＷ１からＳＷ６を
プリチャージタイミング信号４２１で切り換えることで
増幅アンプ回路とボルテージフォロア回路を切り換えて
出力する。図５において、ＡＭＰ１は正極性、負極性の
両階調電圧を出力する（電流を充放電する）アンプ回路
であり、ＳＷ１をオフ、ＳＷ２をオン、ＳＷ３をオン、
ＳＷ４をオフにすることで、ＡＭＰ１の出力は階調電圧
４３２を（１＋ＲＬ１／ＲＶ１）Ｖｉｎ−（ＲＬ２／Ｒ
Ｖ２）ＶＣＣに増幅したプリチャージ電圧を出力する。
逆に、ＳＷ１をオン、ＳＷ２をオフ、ＳＷ３をオフ、Ｓ
Ｗ４をオフにすることで、ＡＭＰ１の出力は階調電圧４
３２を１倍に増幅したボルテージフォロア回路となり階
調電圧をそのまま出力する。図１０にこの時の駆動波形
を示す。また、ＡＭＰ２はＡＭＰ１と同じ構成で正極
性、負極性の両階調電圧を出力する（電流を充放電す
る）アンプ回路であり、ＡＭＰ１が負極性階調電圧を出
力するときは、ＳＷ５をオフ、ＳＷ６をオン、ＳＷ７を
オフ、ＳＷ８をオンにすることで正極性の階調電圧を出
力する。このとき、ＡＭＰ２の出力は階調電圧４３２を
（１＋ＲＬ２／ＲＧ２）Ｖｉｎに増幅したプリチャージ
電圧を出力する。逆に、ＳＷ５をオン、ＳＷ６をオフ、
ＳＷ７をオフ、ＳＷ８をオフにすることで、ＡＭＰ２の
出力は階調電圧４３２を１倍に増幅したボルテージフォ
ロア回路となり階調電圧をそのまま出力する。図９にこ
の時の駆動波形を示す。
【００２４】このように、所定の書き込み階調電圧に対
して、正極性の書き込みでは高電圧、負極性の書き込み
では低電圧をプリチャージ期間に印可することで液晶パ
ネルに高速に書き込み実現可能である。さらに、増幅回
路でプリチャージ電圧を印可するため電源付近の階調電
圧に対しても高速書き込みを実現できる。
して、正極性の書き込みでは高電圧、負極性の書き込み
では低電圧をプリチャージ期間に印可することで液晶パ
ネルに高速に書き込み実現可能である。さらに、増幅回
路でプリチャージ電圧を印可するため電源付近の階調電
圧に対しても高速書き込みを実現できる。
【００２５】次に液晶表示装置を図４、図６、図９、図
１０を用いて説明する。
１０を用いて説明する。
【００２６】図6は図５に示した出力アンプ回路の構成
が異なるものを示した。図４の正極性ＤＡＣ回路４２
８、負極性ＤＡＣ回路４２９までの動作は上述の説明と
同様である。図６に示す様にＳＷ１からＳＷ８をプリチ
ャージタイミング信号４２１で切り換えることで増幅ア
ンプ回路とボルテージフォロア回路を切り換えて出力す
る。図６は出力アンプ回路の詳細な構成を示しており、
図６において、ＡＭＰ１は正極性、負極性の両階調電圧
を出力する（電流を充放電する）アンプ回路である。Ｓ
Ｗ２のオン抵抗をＲＯＮＬ１、ＳＷ３のオン抵抗をＲＯ
ＮＶ１とすると、ＳＷ１をオフ、ＳＷ２をオン、ＳＷ３
をオン、ＳＷ４をオフにすることで、ＡＭＰ１の出力は
階調電圧４３２を（１＋ＲＯＮＬ２／ＲＯＮＶ２）Ｖｉ
ｎ−（ＲＯＮＬ２／ＲＯＮＶ２）ＶＣＣに増幅したプリ
チャージ電圧を出力する。逆に、ＳＷ１をオン、ＳＷ２
をオフ、ＳＷ３をオフ、ＳＷ４をオフにすることで、Ａ
ＭＰ１の出力は階調電圧４３２を１倍に増幅したボルテ
ージフォロア回路となり階調電圧をそのまま出力する。
図１０にこの時の駆動波形を示す。また、ＡＭＰ２はＡ
ＭＰ１と同じ構成で正極性、負極性の両階調電圧を出力
する（電流を充放電する）アンプ回路である。ＡＭＰ１
が負極性階調電圧を出力するときは、ＳＷ５をオフ、Ｓ
Ｗ６をオン、ＳＷ７をオフ、ＳＷ８をオンにすること
で、正極性の階調電圧を出力する。このとき、ＳＷ５の
オン抵抗をＲＯＮＬ２、ＳＷ８のオン抵抗をＲＯＮＧ２
とすると、ＡＭＰ２の出力は階調電圧４３２を（１＋Ｒ
ＯＮＬ１／ＲＯＮＧ１）Ｖｉｎに増幅したプリチャージ
電圧を出力する。逆に、ＳＷ５をオン、ＳＷ６をオフ、
ＳＷ７をオフ、ＳＷ８をオフにすることで、ＡＭＰ２の
出力は階調電圧４３２を１倍に増幅したボルテージフォ
ロア回路となり階調電圧をそのまま出力する。図９にこ
の時の駆動波形を示す。
が異なるものを示した。図４の正極性ＤＡＣ回路４２
８、負極性ＤＡＣ回路４２９までの動作は上述の説明と
同様である。図６に示す様にＳＷ１からＳＷ８をプリチ
ャージタイミング信号４２１で切り換えることで増幅ア
ンプ回路とボルテージフォロア回路を切り換えて出力す
る。図６は出力アンプ回路の詳細な構成を示しており、
図６において、ＡＭＰ１は正極性、負極性の両階調電圧
を出力する（電流を充放電する）アンプ回路である。Ｓ
Ｗ２のオン抵抗をＲＯＮＬ１、ＳＷ３のオン抵抗をＲＯ
ＮＶ１とすると、ＳＷ１をオフ、ＳＷ２をオン、ＳＷ３
をオン、ＳＷ４をオフにすることで、ＡＭＰ１の出力は
階調電圧４３２を（１＋ＲＯＮＬ２／ＲＯＮＶ２）Ｖｉ
ｎ−（ＲＯＮＬ２／ＲＯＮＶ２）ＶＣＣに増幅したプリ
チャージ電圧を出力する。逆に、ＳＷ１をオン、ＳＷ２
をオフ、ＳＷ３をオフ、ＳＷ４をオフにすることで、Ａ
ＭＰ１の出力は階調電圧４３２を１倍に増幅したボルテ
ージフォロア回路となり階調電圧をそのまま出力する。
図１０にこの時の駆動波形を示す。また、ＡＭＰ２はＡ
ＭＰ１と同じ構成で正極性、負極性の両階調電圧を出力
する（電流を充放電する）アンプ回路である。ＡＭＰ１
が負極性階調電圧を出力するときは、ＳＷ５をオフ、Ｓ
Ｗ６をオン、ＳＷ７をオフ、ＳＷ８をオンにすること
で、正極性の階調電圧を出力する。このとき、ＳＷ５の
オン抵抗をＲＯＮＬ２、ＳＷ８のオン抵抗をＲＯＮＧ２
とすると、ＡＭＰ２の出力は階調電圧４３２を（１＋Ｒ
ＯＮＬ１／ＲＯＮＧ１）Ｖｉｎに増幅したプリチャージ
電圧を出力する。逆に、ＳＷ５をオン、ＳＷ６をオフ、
ＳＷ７をオフ、ＳＷ８をオフにすることで、ＡＭＰ２の
出力は階調電圧４３２を１倍に増幅したボルテージフォ
ロア回路となり階調電圧をそのまま出力する。図９にこ
の時の駆動波形を示す。
【００２７】このように、ＭＯＳトランジスタ回路を用
いて選択スイッチと抵抗素子の機能持たせることで、所
定の書き込み階調電圧に対して、正極性の書き込みでは
高電圧、負極性の書き込みでは低電圧をプリチャージ期
間に印可することで液晶パネルに高速に書き込み実現可
能である。さらに、増幅回路でプリチャージ電圧を印可
するため電源付近の階調電圧に対しても高速書き込みを
実現できる。
いて選択スイッチと抵抗素子の機能持たせることで、所
定の書き込み階調電圧に対して、正極性の書き込みでは
高電圧、負極性の書き込みでは低電圧をプリチャージ期
間に印可することで液晶パネルに高速に書き込み実現可
能である。さらに、増幅回路でプリチャージ電圧を印可
するため電源付近の階調電圧に対しても高速書き込みを
実現できる。
【００２８】次に、液晶ディスプレイのドット反転駆動
を実現する図７、図８、図９、図１０、図１１を用いて
説明する。階調電圧によってプリチャージ制御行うか否
かを判定する制御を行う点が異なる。図８は液晶駆動回
路内の出力回路の構成図、図７は液晶駆動回路の構成図
であり、７０１はシステム装置から転送されてきた表示
信号郡、７０２は表示信号群７０１を液晶ドライバの同
期信号、表示データに変換する液晶コントローラ、７０
３は液晶パネルに表示データに対応した駆動電圧を印可
する液晶ドライバ、７０４は液晶パネルの階調電圧、基
準電圧を生成する電源回路、７０５は液晶パネルの線順
次選択を行う走査回路、７０６はアクティブマトリック
液晶パネルである。７０７は液晶ドライバ用に変換され
た表示データ、７０８は表示データ７０７に同期したデ
ータ伝送クロック、７０９は水平期間を示す水平同期信
号、７１０は液晶駆動の交流タイミングを示す交流信
号、７１１は液晶駆動電圧の交流極性が正極性の正極性
階調基準電圧、７１２は液晶駆動電圧の交流極性が負極
性の負極性階調基準電圧、７１３は液晶パネルの共通電
極の基準電圧である共通電極電圧Ｖｃｏｍ、７１４は走
査回路が出力する走査駆動電圧の走査基準電圧、７１５
はフレームの周期を示すフレーム同期信号、７１６は走
査水平周期のタイミングを示す走査水平同期信号であ
る。また、７１７は液晶ドライバ７０３の内部の表示デ
ータを順次取込むシフトレジスタ回路、７１８はシフト
レジスタから出力される表示データバス、７１９は水平
同期信号７０９から液晶ドライバ内部のタイミング信号
を生成する制御回路、７２０はラッチ回路７２２に同時
に表示デーバス７１８の表示データをラッチする水平ラ
ッチ信号、７２１は出力アンプ回路７３３のプリチャー
ジ期間を示すプリチャージタイミング信号、７２３はラ
ッチ回路７２２の出力データ、７２４は交流信号７１０
から選択信号７２５を生成する制御回路、７３５はプリ
チャージ制御を行う条件を判定するプリチャージ制御回
路、７３６はプリチャージ有効信号、７２６は隣接する
画素に対応した出力端子の表示データを選択する選択回
路、７２７は選択データ、７２８は選択データ７２７に
対応した正極性階調電圧を生成するＤＡＣ回路、７２９
は選択データ７２７に対応した負極性階調電圧を生成す
るＤＡＣ回路、７３０はＤＡＣ回路７２８、７２９で生
成した階調電圧、７３１は出力アンプ回路、７３２は階
調電圧、７３３は隣接する出力端子に対応した階調電圧
を選択す選択回路、７３４は液晶印加電圧である。
を実現する図７、図８、図９、図１０、図１１を用いて
説明する。階調電圧によってプリチャージ制御行うか否
かを判定する制御を行う点が異なる。図８は液晶駆動回
路内の出力回路の構成図、図７は液晶駆動回路の構成図
であり、７０１はシステム装置から転送されてきた表示
信号郡、７０２は表示信号群７０１を液晶ドライバの同
期信号、表示データに変換する液晶コントローラ、７０
３は液晶パネルに表示データに対応した駆動電圧を印可
する液晶ドライバ、７０４は液晶パネルの階調電圧、基
準電圧を生成する電源回路、７０５は液晶パネルの線順
次選択を行う走査回路、７０６はアクティブマトリック
液晶パネルである。７０７は液晶ドライバ用に変換され
た表示データ、７０８は表示データ７０７に同期したデ
ータ伝送クロック、７０９は水平期間を示す水平同期信
号、７１０は液晶駆動の交流タイミングを示す交流信
号、７１１は液晶駆動電圧の交流極性が正極性の正極性
階調基準電圧、７１２は液晶駆動電圧の交流極性が負極
性の負極性階調基準電圧、７１３は液晶パネルの共通電
極の基準電圧である共通電極電圧Ｖｃｏｍ、７１４は走
査回路が出力する走査駆動電圧の走査基準電圧、７１５
はフレームの周期を示すフレーム同期信号、７１６は走
査水平周期のタイミングを示す走査水平同期信号であ
る。また、７１７は液晶ドライバ７０３の内部の表示デ
ータを順次取込むシフトレジスタ回路、７１８はシフト
レジスタから出力される表示データバス、７１９は水平
同期信号７０９から液晶ドライバ内部のタイミング信号
を生成する制御回路、７２０はラッチ回路７２２に同時
に表示デーバス７１８の表示データをラッチする水平ラ
ッチ信号、７２１は出力アンプ回路７３３のプリチャー
ジ期間を示すプリチャージタイミング信号、７２３はラ
ッチ回路７２２の出力データ、７２４は交流信号７１０
から選択信号７２５を生成する制御回路、７３５はプリ
チャージ制御を行う条件を判定するプリチャージ制御回
路、７３６はプリチャージ有効信号、７２６は隣接する
画素に対応した出力端子の表示データを選択する選択回
路、７２７は選択データ、７２８は選択データ７２７に
対応した正極性階調電圧を生成するＤＡＣ回路、７２９
は選択データ７２７に対応した負極性階調電圧を生成す
るＤＡＣ回路、７３０はＤＡＣ回路７２８、７２９で生
成した階調電圧、７３１は出力アンプ回路、７３２は階
調電圧、７３３は隣接する出力端子に対応した階調電圧
を選択す選択回路、７３４は液晶印加電圧である。
【００２９】図８は出力アンプ回路７３１の詳細な回路
構成を示す図で、２出力で２つのアンプ回路をセレクト
回路７３３で選択して出力する。図８は出力アンプ回路
７３１の回路動作を示す図で、３つのスイッチＳＷ１、
ＳＷ２、ＳＷ３を切り換えることで増幅機能とボルテー
ジフォロア機能を切り換える。図９は正極性階調電圧を
書き込む場合の１水平期間の駆動波形を示す図、図１０
は負極性階調電圧を書き込む場合の１水平期間の駆動波
形を示す図、図１１はプリチャージを行う階調電圧を示
す図である。
構成を示す図で、２出力で２つのアンプ回路をセレクト
回路７３３で選択して出力する。図８は出力アンプ回路
７３１の回路動作を示す図で、３つのスイッチＳＷ１、
ＳＷ２、ＳＷ３を切り換えることで増幅機能とボルテー
ジフォロア機能を切り換える。図９は正極性階調電圧を
書き込む場合の１水平期間の駆動波形を示す図、図１０
は負極性階調電圧を書き込む場合の１水平期間の駆動波
形を示す図、図１１はプリチャージを行う階調電圧を示
す図である。
【００３０】次に、本発明の液晶パネル駆動動作を説明
する。図７において、パソコン等のシステム装置（図に
記載せず）から送られてくる表示信号郡７０１は、液晶
コントローラ７０２で液晶駆動回路用のタイミング信
号、制御信号を生成する。表示データ７０７はデータ伝
送クロック７０８に同期して液晶ドライバ７０３にＲＧ
Ｂ２画素単位でシリアルに伝送される。液晶ドライバ７
０３の出力階調数２５６階調とするとＲＧＢ各８ビット
×２画素で合計４８ビットの表示データを順次伝送す
る。液晶ドライバ７０３では、表示データ７０７をデー
タ伝送クロック７０８で順次取込み、１ライン分の表示
データを取り込む。そして、１ライン分のデータを取込
むと、水平ラッチ信号７２０で水平周期でラッチ回路７
２２に１ライン同時に表示データをラッチする。プリチ
ャージ制御回路７３５では各出力の表示データ７２３か
ら、図１１に示す階調電圧に対応してプリチャージを行
うか否かを判定し、プリチャージ有効信号７３６を生成
する。
する。図７において、パソコン等のシステム装置（図に
記載せず）から送られてくる表示信号郡７０１は、液晶
コントローラ７０２で液晶駆動回路用のタイミング信
号、制御信号を生成する。表示データ７０７はデータ伝
送クロック７０８に同期して液晶ドライバ７０３にＲＧ
Ｂ２画素単位でシリアルに伝送される。液晶ドライバ７
０３の出力階調数２５６階調とするとＲＧＢ各８ビット
×２画素で合計４８ビットの表示データを順次伝送す
る。液晶ドライバ７０３では、表示データ７０７をデー
タ伝送クロック７０８で順次取込み、１ライン分の表示
データを取り込む。そして、１ライン分のデータを取込
むと、水平ラッチ信号７２０で水平周期でラッチ回路７
２２に１ライン同時に表示データをラッチする。プリチ
ャージ制御回路７３５では各出力の表示データ７２３か
ら、図１１に示す階調電圧に対応してプリチャージを行
うか否かを判定し、プリチャージ有効信号７３６を生成
する。
【００３１】例えば、表示データ８ビットの上位２ビッ
トをデコードして、階調１から階調２５６までの２５６
階調のうち、階調１から階調６４まではプリチャージを
行わず、階調６５から階調２５６まではプリチャージを
行うようにプリチャージ有効信号を生成する。
トをデコードして、階調１から階調２５６までの２５６
階調のうち、階調１から階調６４まではプリチャージを
行わず、階調６５から階調２５６まではプリチャージを
行うようにプリチャージ有効信号を生成する。
【００３２】選択回路７２６では、隣接する出力に対応
した各２画素の表示データを交流のタイミングに合わせ
て選択する。ＤＡＣ回路７２８は正極性の階調電圧、Ｄ
ＡＣ回路７２９は負極性の階調電圧を生成するため、隣
接する出力が正極性か負極性かにより、選択回路７２６
で対応した表示データを選択する。出力アンプ回路７３
１は正極性または負極性の片側の電圧を出力するため、
選択回路７３３では出力端子に対応するよう階調電圧７
３２を選択する。例えば、Ｘ１端子に正極性、Ｘ２端子
に負極性の階調電圧を出力する場合は、選択回路７２６
により、Ｘ１端子に対応した表示データをＤＡＣ回路７
２８、 Ｘ２端子に対応した表示データをＤＡＣ回路７
２９に対応するように選択する。そして、ＤＡＣ回路７
２８、７２９では、表示データに対応した階調電圧を生
成し、出力アンプ回路７３１で増幅し、選択回路７３３
でＸ１端子に正極性の階調電圧、Ｘ２端子には負極性の
階調電圧を選択し、液晶パネル７０６のデータ線を駆動
する。逆に、 Ｘ１端子に負極性、Ｘ２端子に正極性の
階調電圧を出力する場合は、選択回路７２６により、Ｘ
１端子に対応した表示データをＤＡＣ回路７２９、 Ｘ
２端子に対応した表示データをＤＡＣ回路７２８に対応
するように選択する。そして、ＤＡＣ回路７２８、７２
９では、表示データに対応した階調電圧を生成し、出力
アンプ回路７３１で増幅し、選択回路７３３でＸ１端子
に負極性の階調電圧、Ｘ２端子には正極性の階調電圧を
選択し、液晶パネル７０６のデータ線を駆動する。Ｘ３
端子以降も同様に動作することで、隣接端子の極性が反
転するドット反転駆動を実現する。
した各２画素の表示データを交流のタイミングに合わせ
て選択する。ＤＡＣ回路７２８は正極性の階調電圧、Ｄ
ＡＣ回路７２９は負極性の階調電圧を生成するため、隣
接する出力が正極性か負極性かにより、選択回路７２６
で対応した表示データを選択する。出力アンプ回路７３
１は正極性または負極性の片側の電圧を出力するため、
選択回路７３３では出力端子に対応するよう階調電圧７
３２を選択する。例えば、Ｘ１端子に正極性、Ｘ２端子
に負極性の階調電圧を出力する場合は、選択回路７２６
により、Ｘ１端子に対応した表示データをＤＡＣ回路７
２８、 Ｘ２端子に対応した表示データをＤＡＣ回路７
２９に対応するように選択する。そして、ＤＡＣ回路７
２８、７２９では、表示データに対応した階調電圧を生
成し、出力アンプ回路７３１で増幅し、選択回路７３３
でＸ１端子に正極性の階調電圧、Ｘ２端子には負極性の
階調電圧を選択し、液晶パネル７０６のデータ線を駆動
する。逆に、 Ｘ１端子に負極性、Ｘ２端子に正極性の
階調電圧を出力する場合は、選択回路７２６により、Ｘ
１端子に対応した表示データをＤＡＣ回路７２９、 Ｘ
２端子に対応した表示データをＤＡＣ回路７２８に対応
するように選択する。そして、ＤＡＣ回路７２８、７２
９では、表示データに対応した階調電圧を生成し、出力
アンプ回路７３１で増幅し、選択回路７３３でＸ１端子
に負極性の階調電圧、Ｘ２端子には正極性の階調電圧を
選択し、液晶パネル７０６のデータ線を駆動する。Ｘ３
端子以降も同様に動作することで、隣接端子の極性が反
転するドット反転駆動を実現する。
【００３３】さらに、図８に示す様にＳＷ１からＳＷ６
をプリチャージタイミング信号７２１とプリチャージ有
効信号７３６で切り換えることで増幅アンプ回路とボル
テージフォロア回路を切り換えて出力する。図８におい
て、ＡＭＰ１は正極性階調電圧を出力する（電流を充電
する）アンプ回路であり、ＳＷ１をオフ、ＳＷ２をオ
ン、ＳＷ３をオンにすることで、ＡＭＰ１の出力は階調
電圧７３０を（１＋ＲＬ１／ＲＧ１）倍に増幅したプリ
チャージ電圧を出力する。逆に、ＳＷ１をオン、ＳＷ２
をオフ、ＳＷ３をオフにすることで、ＡＭＰ１の出力は
階調電圧７３０を１倍に増幅したボルテージフォロア回
路となり階調電圧をそのまま出力する。図９にこの時の
駆動波形を示す。また、同様にＡＭＰ２は負極性階調電
圧を出力する（電流を放電する）アンプ回路であり、Ｓ
Ｗ４をオフ、ＳＷ５をオン、ＳＷ６をオンにすること
で、ＡＭＰ２の出力は階調電圧７３０を（１＋ＲＬ２／
ＲＶ２）Ｖｉｎ−（ＲＬ２／ＲＶ２）ＶＣＣに増幅した
プリチャージ電圧を出力する。逆に、ＳＷ４をオン、Ｓ
Ｗ５をオフ、ＳＷ６をオフにすることで、ＡＭＰ２の出
力は階調電圧７３０を１倍に増幅したボルテージフォロ
ア回路となり階調電圧をそのまま出力する。図１０にこ
の時の駆動波形を示す。図１１に示す用に階調電圧（表
示データ）に対応して、書き込み電圧の振幅が小さい階
調電圧に関してはプリチャージ動作を制限することが可
能である。
をプリチャージタイミング信号７２１とプリチャージ有
効信号７３６で切り換えることで増幅アンプ回路とボル
テージフォロア回路を切り換えて出力する。図８におい
て、ＡＭＰ１は正極性階調電圧を出力する（電流を充電
する）アンプ回路であり、ＳＷ１をオフ、ＳＷ２をオ
ン、ＳＷ３をオンにすることで、ＡＭＰ１の出力は階調
電圧７３０を（１＋ＲＬ１／ＲＧ１）倍に増幅したプリ
チャージ電圧を出力する。逆に、ＳＷ１をオン、ＳＷ２
をオフ、ＳＷ３をオフにすることで、ＡＭＰ１の出力は
階調電圧７３０を１倍に増幅したボルテージフォロア回
路となり階調電圧をそのまま出力する。図９にこの時の
駆動波形を示す。また、同様にＡＭＰ２は負極性階調電
圧を出力する（電流を放電する）アンプ回路であり、Ｓ
Ｗ４をオフ、ＳＷ５をオン、ＳＷ６をオンにすること
で、ＡＭＰ２の出力は階調電圧７３０を（１＋ＲＬ２／
ＲＶ２）Ｖｉｎ−（ＲＬ２／ＲＶ２）ＶＣＣに増幅した
プリチャージ電圧を出力する。逆に、ＳＷ４をオン、Ｓ
Ｗ５をオフ、ＳＷ６をオフにすることで、ＡＭＰ２の出
力は階調電圧７３０を１倍に増幅したボルテージフォロ
ア回路となり階調電圧をそのまま出力する。図１０にこ
の時の駆動波形を示す。図１１に示す用に階調電圧（表
示データ）に対応して、書き込み電圧の振幅が小さい階
調電圧に関してはプリチャージ動作を制限することが可
能である。
【００３４】このように、所定の書き込み階調電圧に対
して、正極性の書き込みでは高電圧、負極性の書き込み
では低電圧をプリチャージ期間に印可することで液晶パ
ネルに高速に書き込み実現可能である。さらに、本発明
では、増幅回路でプリチャージ電圧を印可するため電源
付近の階調電圧に対しても高速書き込みを実現できる。
して、正極性の書き込みでは高電圧、負極性の書き込み
では低電圧をプリチャージ期間に印可することで液晶パ
ネルに高速に書き込み実現可能である。さらに、本発明
では、増幅回路でプリチャージ電圧を印可するため電源
付近の階調電圧に対しても高速書き込みを実現できる。
【００３５】
【発明の効果】本発明によれば、負荷容量、負荷抵抗が
大きな液晶パネルに対して、高速に書き込みを実現でき
るため、高精細、大画面の液晶ディスプレイの高画質表
示を実現できる。
大きな液晶パネルに対して、高速に書き込みを実現でき
るため、高精細、大画面の液晶ディスプレイの高画質表
示を実現できる。
【図１】本発明を適用した出力アンプ回路のブロック
図。
図。
【図２】液晶表示装置の一実施例のブロック図。
【図３】本発明を適用した出力アンプ回路のブロック
図。
図。
【図４】液晶表示装置の一実施例のブロック図。
【図５】本発明を適用した出力アンプ回路のブロック
図。
図。
【図６】本発明を適用した出力アンプ回路のブロック
図。
図。
【図７】液晶表示装置の一実施例のブロック図。
【図８】本発明を適用した出力アンプ回路のブロック
図。
図。
【図９】駆動波形を示す図。
【図１０】駆動波形を示す図。
【図１１】プリチャージ条件を示す図。
２０１…表示信号、２０２…液晶コントローラ、２０３
…液晶ドライバ、２０４…電源回路、２０５…走査回
路、２０６…液晶パネル、２３１…出力アンプ回路。
…液晶ドライバ、２０４…電源回路、２０５…走査回
路、２０６…液晶パネル、２３１…出力アンプ回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ｊ (72)発明者 恒川 悟 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 輿 博文 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 Ｆターム(参考） 2H093 NA51 NA57 NC11 NC16 ND06 ND43 ND52 5C006 AA01 AA02 AA16 AA22 AC26 AF44 AF53 AF64 AF83 BB11 BC12 BF03 BF04 BF14 BF24 BF25 BF49 FA12 5C080 AA10 BB05 CC03 DD08 EE29 EE30 FF09 JJ02 JJ03 JJ04 JJ05
Claims (16)
- 【請求項１】データ線と走査線とマトリックス状に配列
した画素部を有する液晶パネルと、電圧を印可する走査
線を選択する走査回路と、表示データに対応した液晶印
加電圧を出力するデータ駆動回路を具備する液晶ディス
プレイにおいて、 上記データ駆動回路は、 表示データに対応した液晶印加電圧として、交流極性が
正極性の場合に前記液晶印加電圧より高い駆動電圧を、
交流極性が負極性の場合に前記液晶印加電圧より低い駆
動電圧を出力することを特徴とする液晶表示装置。 - 【請求項２】請求項１の液晶表示装置において、 前記データ駆動回路は、交流極性が正極性の場合に前記
液晶印加電圧より高い駆動電圧と表示データに対応した
液晶印加電圧とを、交流極性が負極性の場合に前記液晶
印加電圧より低い駆動電圧と表示データに対応した液晶
印加電圧とを出力する条件を表示データの値により切り
換えることを特徴とする液晶表示装置。 - 【請求項３】請求項２記載の液晶表示装置において、 前記データ駆動回路が、交流極性が正極性の場合に前記
液晶印加電圧より高い駆動電圧と表示データに対応した
液晶印加電圧とを、交流極性が負極性の場合に前記液晶
印加電圧より低い駆動電圧と表示データに対応した液晶
印加電圧とを出力する条件は、表示データに対応した液
晶印加電圧が基準電圧との電位差が一定値以内であるか
否かににより判断し、一定値以内である場合には該表示
データに対応した液晶印加電圧を出力し、一定値を超え
る場合には前記液晶印加電圧より高い駆動電圧あるいは
低い駆動電圧を出力することをものであることを特徴と
する液晶表示装置。 - 【請求項４】請求項2記載の液晶表示装置において、 前記データ駆動回路が入力する表示データは、ＲＧＢ各
8ビットの多階調であることを特徴とする液晶表示装
置。 - 【請求項５】請求項２の液晶表示装置において、 上記データ駆動回路は、ＭＯＳスイッチ素子により、ボ
ルテージフォロア回路と１倍以上の増幅率の正転増幅回
路とを上記走査回路が一走査ラインを選択する水平期間
で切り替えを制御するプリチャージ制御回路と、前記プ
リチャージ制御回路により前記ボルテージフォロア回路
と前記正転増幅回路とを切り換える出力アンプ回路を有
することを特徴とする液晶表示装置。 - 【請求項６】請求項２の液晶表示装置において、 上記データ駆動回路は、ＭＯＳスイッチ素子により、ボ
ルテージフォロア回路と１倍以上の増幅率の正転増幅回
路とを上記走査回路が一走査ラインを選択する水平期間
で切り替える出力アンプ回路を具備し、 前記正転増幅回路は、電源電圧より高い電位を目指して
立ち上がることを特徴とする液晶表示装置。 - 【請求項７】請求項６記載の液晶表示装置において、 前記液晶表示装置は、外部から供給される表示信号群を
入力する液晶コントローラを有し、 前記データ駆動回路は、前記液晶コントローラに接続さ
れ、前記液晶コントローラから水平同期信号を入力し、
前記出力アンプの正転増幅回路のプリチャージタイミン
グ信号を出力するタイミング制御回路とを有することを
特徴とする液晶表示装置。 - 【請求項８】請求項７記載の液晶表示装置において、 前記データ駆動回路は、隣接する端子の極性を反転させ
ることを特徴とする液晶表示装置。 - 【請求項９】表示データに対応した液晶印加電圧を液晶
パネルに印加するデータ駆動回路であって、前記データ
駆動回路は、表示データに対応した液晶印加電圧と、交
流極性が正極性の場合に前記液晶印加電圧より高い駆動
電圧と、交流極性が負極性の場合に前記液晶印加電圧よ
り低い駆動電圧とを切り換えて出力する出力アンプ回路
を有することを特徴とする液晶駆動回路。 - 【請求項１０】請求項９記載の液晶駆動回路において、 前記出力アンプが、交流極性が正極性の場合に前記液晶
印加電圧より高い駆動電圧と表示データに対応した液晶
印加電圧とを、交流極性が負極性の場合に前記液晶印加
電圧より低い駆動電圧と表示データに対応した液晶印加
電圧とを出力する条件は、表示データに対応した液晶印
加電圧が基準電圧との電位差が一定値以内であるか否か
ににより判断し、一定値以内である場合には該表示デー
タに対応した液晶印加電圧を出力し、一定値を超える場
合には前記液晶印加電圧より高い駆動電圧あるいは低い
駆動電圧を出力することをものであることを特徴とする
液晶駆動回路。 - 【請求項１１】請求項９載の液晶駆動回路において、 前記データ駆動回路が入力する表示データは、ＲＧＢ各
8ビットの多階調であることを特徴とする液晶駆動回
路。 - 【請求項１２】請求項９の液晶駆動回路において、 前記データ駆動回路は、交流極性が正極性の場合に前記
液晶印加電圧より高い駆動電圧を、交流極性が負極性の
場合に前記液晶印加電圧より低い駆動電圧を出力する条
件を表示データの値により切り換える制御を行なうプリ
チャージ制御回路を有することを特徴とする液晶駆動回
路。 - 【請求項１３】請求項９の液晶駆動回路において、 前記出力アンプ回路は、前記プリチャージ制御回路の制
御によりＭＯＳスイッチ素子により、ボルテージフォロ
ア回路と１倍以上の増幅率の正転増幅回路とを切り換え
ることを特徴とする液晶駆動回路。 - 【請求項１４】請求項９の液晶駆動回路において、 出力アンプ回路は、ＭＯＳスイッチ素子により、ボルテ
ージフォロア回路と１倍以上の増幅率の正転増幅回路と
を切り替える手段を具備し、前記正転増幅回路は、電源
電圧より高い電位を目指して立ち上がることを特徴とす
る液晶駆動回路。 - 【請求項１５】請求項14記載の液晶駆動回路において、 前記データ駆動回路は、外部から供給される表示信号群
を入力する液晶コントローラに接続され、前記液晶コン
トローラから水平同期信号を入力し、前記出力アンプの
正転増幅回路のプリチャージタイミング信号を出力する
タイミング制御回路とを有することを特徴とする液晶駆
動回路。 - 【請求項１６】請求項１５記載の液晶駆動回路におい
て、 前記データ駆動回路は、隣接する端子の極性を反転させ
ることを特徴とする液晶駆動回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30641999A JP3777913B2 (ja) | 1999-10-28 | 1999-10-28 | 液晶駆動回路及び液晶表示装置 |
| TW089122716A TW484118B (en) | 1999-10-28 | 2000-10-27 | Liquid crystal driver and liquid crystal display using the same |
| KR10-2000-0063772A KR100378101B1 (ko) | 1999-10-28 | 2000-10-28 | 액정 드라이버 회로 및 고속 데이타 기입 능력을 갖는ｌｃｄ |
| US09/698,187 US6661402B1 (en) | 1999-10-28 | 2000-10-30 | Liquid crystal driver circuit and LCD having fast data write capability |
| US10/687,992 US7098881B2 (en) | 1999-10-28 | 2003-10-20 | Liquid crystal driver circuit and LCD having fast data write capability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30641999A JP3777913B2 (ja) | 1999-10-28 | 1999-10-28 | 液晶駆動回路及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001125546A true JP2001125546A (ja) | 2001-05-11 |
| JP3777913B2 JP3777913B2 (ja) | 2006-05-24 |
Family
ID=17956803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30641999A Expired - Fee Related JP3777913B2 (ja) | 1999-10-28 | 1999-10-28 | 液晶駆動回路及び液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6661402B1 (ja) |
| JP (1) | JP3777913B2 (ja) |
| KR (1) | KR100378101B1 (ja) |
| TW (1) | TW484118B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003162256A (ja) * | 2001-11-22 | 2003-06-06 | Fujitsu Display Technologies Corp | マトリクス表示装置およびマトリクス表示装置の駆動方法 |
| JP2004054292A (ja) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2006106657A (ja) * | 2004-03-16 | 2006-04-20 | Nec Electronics Corp | 表示装置の駆動回路及び表示装置 |
| WO2006109409A1 (ja) * | 2005-04-01 | 2006-10-19 | Matsushita Electric Industrial Co., Ltd. | 液晶駆動装置および液晶表示装置，液晶駆動方法 |
| JP2007108668A (ja) * | 2005-10-14 | 2007-04-26 | Lg Phillips Lcd Co Ltd | 液晶表示装置の駆動装置及びその駆動方法 |
| US7405720B2 (en) | 2002-05-31 | 2008-07-29 | Sony Corporation | Analog buffer circuit, display device and portable terminal |
| JP2011525640A (ja) * | 2008-06-30 | 2011-09-22 | シリコン・ワークス・カンパニー・リミテッド | 液晶ディスプレイ駆動回路のレイアウト |
| JP2016071014A (ja) * | 2014-09-29 | 2016-05-09 | ラピスセミコンダクタ株式会社 | 増幅器及び増幅器を含む表示ドライバ |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098901B2 (en) * | 2000-07-24 | 2006-08-29 | Sharp Kabushiki Kaisha | Display device and driver |
| JP3533185B2 (ja) * | 2001-01-16 | 2004-05-31 | Ｎｅｃエレクトロニクス株式会社 | 液晶ディスプレイの駆動回路 |
| JP2002229525A (ja) * | 2001-02-02 | 2002-08-16 | Nec Corp | 液晶表示装置の信号線駆動回路及び信号線駆動方法 |
| US20020175890A1 (en) * | 2001-05-23 | 2002-11-28 | Matsushita Electric Industrial Co., Ltd | Liquid crystal driver device and liquid crystal driver unit |
| JP2003208132A (ja) * | 2002-01-17 | 2003-07-25 | Seiko Epson Corp | 液晶駆動回路 |
| US8487859B2 (en) | 2002-12-30 | 2013-07-16 | Lg Display Co., Ltd. | Data driving apparatus and method for liquid crystal display device |
| KR100971088B1 (ko) * | 2002-12-30 | 2010-07-16 | 엘지디스플레이 주식회사 | 액정 표시 패널의 데이터 구동 장치 및 방법 |
| JP2004301989A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 液晶表示パネルの駆動方法及び液晶表示装置 |
| JP4144436B2 (ja) * | 2003-06-02 | 2008-09-03 | セイコーエプソン株式会社 | 電気光学モジュール及び電子機器 |
| JP2005017988A (ja) * | 2003-06-30 | 2005-01-20 | Sony Corp | フラットディスプレイ装置 |
| KR100595312B1 (ko) * | 2003-07-08 | 2006-07-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동회로 및 이의 구동방법 |
| KR101097914B1 (ko) * | 2004-05-11 | 2011-12-23 | 삼성전자주식회사 | 아날로그 버퍼 및 이를 갖는 표시 장치, 아날로그 버퍼의구동방법 |
| TWI273532B (en) * | 2004-05-21 | 2007-02-11 | Au Optronics Corp | Data driving circuit and active matrix organic light emitting diode display |
| JP4075880B2 (ja) * | 2004-09-29 | 2008-04-16 | セイコーエプソン株式会社 | 電気光学装置、データ線駆動回路、信号処理回路および電子機器 |
| US7800572B2 (en) * | 2004-10-25 | 2010-09-21 | Nec Electronics Corporation | Liquid crystal display for implmenting improved inversion driving technique |
| JP2006208653A (ja) * | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | 表示装置 |
| JP4584131B2 (ja) * | 2005-04-18 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動回路 |
| JP4710422B2 (ja) * | 2005-06-03 | 2011-06-29 | カシオ計算機株式会社 | 表示駆動装置及び表示装置 |
| JP2006343625A (ja) * | 2005-06-10 | 2006-12-21 | Nec Electronics Corp | 液晶表示装置および液晶表示装置のデータ線駆動回路 |
| JP4172472B2 (ja) * | 2005-06-27 | 2008-10-29 | セイコーエプソン株式会社 | 駆動回路、電気光学装置、電子機器及び駆動方法 |
| JP4592582B2 (ja) * | 2005-07-14 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | データ線ドライバ |
| US7167120B1 (en) * | 2006-02-09 | 2007-01-23 | Chunghwa Picture Tubes, Ltd. | Apparatus for digital-to-analog conversion and the method thereof |
| KR20080054029A (ko) * | 2006-12-12 | 2008-06-17 | 삼성전자주식회사 | 액정 표시 장치 |
| JP4281020B2 (ja) * | 2007-02-22 | 2009-06-17 | エプソンイメージングデバイス株式会社 | 表示装置及び液晶表示装置 |
| KR20080107855A (ko) * | 2007-06-08 | 2008-12-11 | 삼성전자주식회사 | 표시 장치 및 이의 구동 방법 |
| TWI385630B (zh) * | 2007-10-19 | 2013-02-11 | Univ Nat Taiwan | 畫素陣列資料更新充電控制方法及電路系統 |
| JP5085268B2 (ja) * | 2007-10-19 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 液晶表示装置とその駆動方法 |
| KR100952390B1 (ko) * | 2008-06-30 | 2010-04-14 | 주식회사 실리콘웍스 | 액정표시장치의 구동회로 및 그 구동방법 |
| US20100001985A1 (en) * | 2008-07-03 | 2010-01-07 | Chun-Hsi Chen | Dot-matrix display charging control method and system |
| US20100001981A1 (en) * | 2008-07-03 | 2010-01-07 | Chun-Hsi Chen | Dot-matrix display data refresh voltage charging control method and system |
| KR101102358B1 (ko) * | 2009-11-30 | 2012-01-05 | 주식회사 실리콘웍스 | 디스플레이 패널 구동 회로 및 그의 구동 방법 |
| JP5468959B2 (ja) * | 2010-03-30 | 2014-04-09 | ラピスセミコンダクタ株式会社 | 液晶パネルのソースドライバ |
| CN103366692A (zh) * | 2012-03-31 | 2013-10-23 | 联咏科技股份有限公司 | 过驱动方法及其液晶显示器 |
| TWI550580B (zh) * | 2012-09-26 | 2016-09-21 | 達意科技股份有限公司 | 電泳式顯示器及其驅動方法 |
| JP2017167426A (ja) * | 2016-03-17 | 2017-09-21 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
| CN106683629B (zh) * | 2016-12-28 | 2019-10-25 | 武汉华星光电技术有限公司 | 液晶面板的驱动装置及驱动方法 |
| WO2018198955A1 (ja) * | 2017-04-27 | 2018-11-01 | ローム株式会社 | ソースドライバ、パネル駆動装置、表示装置、及び、車両 |
| CN109523971B (zh) * | 2018-12-24 | 2021-02-26 | 惠科股份有限公司 | 显示面板驱动电路和显示装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3854163T2 (de) * | 1987-01-09 | 1996-04-04 | Hitachi Ltd | Verfahren und Schaltung zum Abtasten von kapazitiven Belastungen. |
| JP3226567B2 (ja) * | 1991-07-29 | 2001-11-05 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
| JPH05273940A (ja) * | 1991-10-04 | 1993-10-22 | Toshiba Corp | 液晶表示駆動用集積回路 |
| JPH05297830A (ja) * | 1992-04-20 | 1993-11-12 | Fujitsu Ltd | アクティブマトリックス液晶駆動方法及び回路 |
| JP3276725B2 (ja) * | 1992-10-07 | 2002-04-22 | 株式会社日立製作所 | 液晶表示装置 |
| JP3482683B2 (ja) * | 1994-04-22 | 2003-12-22 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| JP3451717B2 (ja) * | 1994-04-22 | 2003-09-29 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| JP3424387B2 (ja) * | 1995-04-11 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JP3110980B2 (ja) * | 1995-07-18 | 2000-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置の駆動装置及び方法 |
| JPH10153986A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 表示装置 |
| KR100204909B1 (ko) * | 1997-02-28 | 1999-06-15 | 구본준 | 엘씨디 소스 드라이버 |
| JP2993461B2 (ja) * | 1997-04-28 | 1999-12-20 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
| WO1999004385A1 (fr) * | 1997-07-16 | 1999-01-28 | Seiko Epson Corporation | Dispositif a cristaux liquides, procede d'attaque de ce dispositif et ecran de projection et equipement electronique fabriques au moyen de ce dispositif |
| KR100275107B1 (ko) * | 1997-12-30 | 2000-12-15 | 김영환 | 강유전체메모리장치및그구동방법 |
| TW504598B (en) * | 1998-03-26 | 2002-10-01 | Toshiba Corp | Flat display apparatus |
| KR100304502B1 (ko) * | 1998-03-27 | 2001-11-30 | 김영환 | 액정표시장치 소스구동회로 |
| KR100268904B1 (ko) * | 1998-06-03 | 2000-10-16 | 김영환 | Tft－lcd 구동 회로 |
| US6873313B2 (en) * | 1999-10-22 | 2005-03-29 | Sharp Kabushiki Kaisha | Image display device and driving method thereof |
-
1999
- 1999-10-28 JP JP30641999A patent/JP3777913B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-27 TW TW089122716A patent/TW484118B/zh not_active IP Right Cessation
- 2000-10-28 KR KR10-2000-0063772A patent/KR100378101B1/ko not_active IP Right Cessation
- 2000-10-30 US US09/698,187 patent/US6661402B1/en not_active Expired - Lifetime
-
2003
- 2003-10-20 US US10/687,992 patent/US7098881B2/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003162256A (ja) * | 2001-11-22 | 2003-06-06 | Fujitsu Display Technologies Corp | マトリクス表示装置およびマトリクス表示装置の駆動方法 |
| US7173588B2 (en) | 2001-11-22 | 2007-02-06 | Sharp Kabushiki Kaisha | Matrix display device having switching circuit for selecting either a picture voltage or a pre-write voltage for picture elements |
| US7405720B2 (en) | 2002-05-31 | 2008-07-29 | Sony Corporation | Analog buffer circuit, display device and portable terminal |
| JP2004054292A (ja) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2006106657A (ja) * | 2004-03-16 | 2006-04-20 | Nec Electronics Corp | 表示装置の駆動回路及び表示装置 |
| WO2006109409A1 (ja) * | 2005-04-01 | 2006-10-19 | Matsushita Electric Industrial Co., Ltd. | 液晶駆動装置および液晶表示装置，液晶駆動方法 |
| US7952550B2 (en) | 2005-04-01 | 2011-05-31 | Panasonic Corporation | Liquid crystal driver, liquid crystal display device, and liquid crystal driving method |
| JP2007108668A (ja) * | 2005-10-14 | 2007-04-26 | Lg Phillips Lcd Co Ltd | 液晶表示装置の駆動装置及びその駆動方法 |
| JP4673803B2 (ja) * | 2005-10-14 | 2011-04-20 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置の駆動装置及びその駆動方法 |
| US8004482B2 (en) | 2005-10-14 | 2011-08-23 | Lg Display Co., Ltd. | Apparatus for driving liquid crystal display device by mixing analog and modulated data voltage |
| JP2011525640A (ja) * | 2008-06-30 | 2011-09-22 | シリコン・ワークス・カンパニー・リミテッド | 液晶ディスプレイ駆動回路のレイアウト |
| JP2016071014A (ja) * | 2014-09-29 | 2016-05-09 | ラピスセミコンダクタ株式会社 | 増幅器及び増幅器を含む表示ドライバ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6661402B1 (en) | 2003-12-09 |
| KR100378101B1 (ko) | 2003-03-29 |
| TW484118B (en) | 2002-04-21 |
| US7098881B2 (en) | 2006-08-29 |
| US20040080522A1 (en) | 2004-04-29 |
| JP3777913B2 (ja) | 2006-05-24 |
| KR20010040219A (ko) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001125546A (ja) | 液晶駆動回路及び液晶表示装置 | |
| JP2994169B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US7180474B2 (en) | Display apparatus | |
| KR100584056B1 (ko) | 표시 장치 및 표시용 구동 회로 | |
| EP1870876B1 (en) | Apparatus and method for driving liquid crystal display device | |
| EP0767449B1 (en) | Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage | |
| US20040155848A1 (en) | Device for driving a display apparatus | |
| JP3741079B2 (ja) | 表示装置および携帯端末 | |
| JP2002041004A (ja) | 液晶駆動回路及び液晶表示装置 | |
| JP4824387B2 (ja) | 液晶表示用駆動回路 | |
| US7339566B2 (en) | Liquid crystal display | |
| JP2002318566A (ja) | 液晶駆動回路及び液晶表示装置 | |
| JP2002366108A (ja) | 液晶表示装置の駆動方法 | |
| JP2002350808A (ja) | 駆動回路および表示装置 | |
| KR101323469B1 (ko) | 액정표시장치와 그 구동방법 | |
| JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| JPH11352933A (ja) | 液晶表示装置 | |
| JP2000305534A (ja) | 液晶駆動回路及び液晶表示装置 | |
| KR100880934B1 (ko) | 액정표시장치 및 구동방법 | |
| KR100864975B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
| JPH08272339A (ja) | 液晶表示装置 | |
| KR101415686B1 (ko) | 액정표시장치의 소스구동회로와 그 구동방법 | |
| JPH07210115A (ja) | 液晶駆動装置 | |
| JP2004226435A (ja) | 表示装置および携帯端末 | |
| JP2001109438A (ja) | 平面表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |