JP3774248B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP3774248B2
JP3774248B2 JP12001795A JP12001795A JP3774248B2 JP 3774248 B2 JP3774248 B2 JP 3774248B2 JP 12001795 A JP12001795 A JP 12001795A JP 12001795 A JP12001795 A JP 12001795A JP 3774248 B2 JP3774248 B2 JP 3774248B2
Authority
JP
Japan
Prior art keywords
liquid crystal
circuit
voltage
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12001795A
Other languages
English (en)
Other versions
JPH0887251A (ja
Inventor
博幸 新田
宏之 ▲真▼野
勉 古橋
純久 大石
悟 恒川
利男 二見
功 滝田
牧子 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12001795A priority Critical patent/JP3774248B2/ja
Publication of JPH0887251A publication Critical patent/JPH0887251A/ja
Application granted granted Critical
Publication of JP3774248B2 publication Critical patent/JP3774248B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Description

【０００１】
【産業上の利用分野】
本発明は、液晶駆動回路および液晶表示装置に関し、さらに詳しくは液晶ドライバにより液晶パネルを駆動させて、表示デ−タを高画質でディスプレイさせる装置に関するものである。
【０００２】
【従来の技術】
従来の液晶表示装置を、具体的な例をいくつか挙げて説明する。なお、以下における従来例の説明において使用する符号は、各例ごとに独立したものである。従って、ある従来例の説明において使用した符号と同一の符号を、他の従来例の説明において全く異なる部分に付して使用する場合もある。
【０００３】
先ず第１の従来例を、図６０、図６１、図６２、図６３、図６４、図６５を用いて説明する。
【０００４】
図６０は従来の液晶ドライバの構成図、図６１は液晶の電圧、輝度特性を示す図である。図６２は液晶パネルの両側に液晶ドライバを配置した場合の液晶表示装置の構成図、図６３は液晶基準電圧と交流化信号とのタイミング図である。図６４は液晶パネルの片側に液晶ドライバを配置した場合の液晶表示装置の構成図、図６５は液晶基準電圧と交流化信号とのタイミング図である。
【０００５】
図６０において、２０１は液晶ドライバ、２０２はシステムから転送される表示データ、２０３は液晶ドライバを制御する制御信号群、２０４はタイミング制御回路、２０５は表示データ２０２のラッチタイミングを制御する制御信号、２０６は表示データ、２０７は表示を行うタイミング信号、２０８はラッチアドレス制御回路、２０９はラッチアドレス制御回路２０８で生成したラッチ信号群、２１０は表示データ２０６を順次ラッチするラッチ回路、２１１はラッチ回路２１０ラッチした表示データ、２１２は表示データ２１１をタイミング信号２０７で同時にラッチするラッチ回路、２１３はラッチ回路２１２にラッチした表示データ、２１４はロジック電圧レベルを液晶駆動電圧レベルに変換するレベルシフタ、２１５はレベルシフタ２１４で電圧レベルを変換した表示データ、２１６は液晶駆動電圧の基準電圧、２１７は基準電圧２１６を基に液晶駆動電圧を生成する液晶駆動回路、２１８は液晶パネルを駆動する液晶駆動信号群である。
【０００６】
図６２において、４０１は液晶駆動の基準電圧を生成する電源回路、４０２は交流化のタイミングを示す交流化信号、４０３、４０４はそれぞれ交流化され、互いにタイミングが異なる基準電圧、４０５は液晶パネル４１１のゲート線を駆動する走査ドライバ、４０６は走査ドライバ４０５で駆動する液晶パネル４１１のゲート線、４０７は液晶パネル４１１の上側に配置したデータ線を駆動する液晶ドライバ、４０８は液晶ドライバ４０７が駆動するデータ線、４０９は液晶パネル４１１の下側に配置したデータ線を駆動する液晶ドライバ、４１０は液晶ドライバ４０９が駆動するデータ線、４１１は液晶パネルである。
【０００７】
図６４において、６０１は液晶駆動の基準電圧を生成する電源回路、６０２は交流化のタイミングを示す交流化信号、６０３は交流化された基準電圧、６０４は液晶パネル６０８のゲート線を駆動する走査ドライバ、６０５は走査ドライバ６０４で駆動する液晶パネル６０８のゲート線、６０６は液晶パネル６０８の上側に配置したデータ線を駆動する液晶ドライバ、６０７は液晶ドライバ６０６が駆動するデータ線、６０８は液晶パネルである。
【０００８】
次に、液晶ドライバの駆動動作について図６０、図６１を用いて説明する。図６０において、システムからの４画素、階調３ビット合計１２ビットの表示データ２０２は順次転送され、４画素毎、４０回合計１６０画素分の表示データがラッチアドレス制御回路２０８で生成されるラッチ信号２０９でラッチ回路２１０にラッチされる。ラッチされた表示データ２１１は走査ドライバのゲート選択信号に同期したタイミング信号２０７で１６０画素分同時にラッチ回路２１２にラッチされる。表示データ２１３はレベルシフタ２１４で電圧レベルが変換され、液晶駆動レベルに電圧変換された表示データ２１５に変換される。液晶駆動回路２１７では、基準電圧２１６のV７からV０の８レベルの内、表示データ２１５に対応した電圧レベルが選択され液晶駆動信号２１８として出力される。このようにすることで、液晶パネルを駆動することができる。
【０００９】
次に、図６１を用いて液晶駆動電圧と表示輝度の説明をする。液晶は、共通電極に対して印加される電圧により表示輝度が異なり、V７からV０の８レベルの電圧を印加することで８階調表示を実現している。さらに、共通電極に対して正極性、負極性の同じ電圧が印加された場合は輝度が同じになり、液晶パネルの焼け付きを防止するため周期的に印加電圧を正極性、負極性とする交流駆動を行う必要がある。
【００１０】
次に、液晶駆動装置の動作について、図６２、図６３、図６４、図６５を用いて説明する。図６２は液晶ドライバを液晶パネルの上下に配置した場合の構成図であり、図６３は交流化した基準電圧のタイミングを示した図である。電源回路４０１では交流化信号４０２に同期して交流化した上側ドライバ用基準電圧４０３と下側ドライバ用基準電圧４０４が生成される。上側液晶ドライバ用基準電圧４０３と下側液晶ドライバ用基準電圧４０４は、互いに正極性、負極性のタイミングが逆となっている。走査ドライバ４０５は１ラインずつ順次ゲート線４０６を選択し、選択されたラインを上側液晶ドライバと下側液晶ドライバが１列毎に駆動する。従って、走査ドライバ４０５で順次駆動する同一のゲート線上の液晶セルを１列毎に正極性、負極性交互に駆動することができる。
【００１１】
また、図６４は液晶ドライバを液晶パネルの上側のみに配置した場合の構成図であり、図６５は交流化した基準電圧のタイミングを示した図である。電源回路６０１では交流化信号６０２に同期して交流化した基準電圧６０３を生成する。走査ドライバ６０４は１ラインずつ順次ゲート線６０５を選択し、選択されたラインを上側液晶ドライバが駆動する。従って、走査ドライバ６０４で順次駆動する同一のゲート線上の液晶セルは１ライン全て同一に正極性または負極性の駆動となる。
【００１２】
液晶パネルの列毎反転駆動（液晶セルを列毎に正極性、負極性交互に駆動）は、液晶セルの印加電圧が交互に反転するため、液晶駆動時の電流が小さくなり、列毎反転駆動を行わない場合に比べ表示品質が良くなるという利点をもっている。そこで従来の液晶ドライバは、液晶ドライバを液晶パネルの上下に配置していた。一方、液晶表示装置は高画質表示だけでなく、小型軽量化の要求が強い。液晶ドライバを片側に配置することは、この小型軽量化を容易にする。しかし液晶ドライバを液晶パネルの片側に配置した場合、液晶ドライバは基準電圧２１６に基づき液晶駆動電圧を生成しているので、同一液晶ドライバ内の各出力は交流化のタイミングが同じとなる。従って、列毎反転駆動を行うことができず、液晶パネルの列毎反転駆動を行う場合に比較して表示品質が劣化する問題があった。
【００１３】
別の従来例を、図６７、図６８、図６９、図７０、図７１を用いて説明する。
【００１４】
この例では、（株）日立製作所のデータドライバ（高耐圧データドライバＨＤ６６３１０Ｔ）を用いるものとする。なお、該データドライバの詳細については、日立ＬＣＤコントローラ／ドライバＬＳＩデータブック（株式会社日立製作所半導体事業本部１９９９４年３月発行の９３３頁から９４７頁）に記載されている。
【００１５】
図６７はデータドライバＨＤ６６３１０Ｔを液晶パネルの両側に配置した場合の液晶表示装置の構成図、図６８は走査回路の詳細を示したブロック図、図６９は液晶ドライバＬＳＩのプロセス耐圧を示す図、図７０は液晶の電圧、輝度特性を示す図、図７１は液晶基準電圧と交流化信号とのタイミング図である。
【００１６】
図６７において、符号２０１を付したのは、液晶表示コントローラである。同様に、符号２０２はシステムからの表示データ，表示同期信号、２０３は液晶パネルの上側に配置した上側データドライバ２１２への表示データ，表示同期信号、２０４は液晶パネルの下側に配置したデータドライバ２１３への表示データ，表示同期信号、２０５は走査回路の表示同期信号、２０６は走査回路、２０７は走査回路２０６で順次選択されるゲート駆動信号を指している。
【００１７】
また、符号２０８は交流同期信号、２０９は電源回路、２１０は上側データドライバ２１２への液晶駆動電圧の基準電圧、２１１は下側データドライバ２１３への液晶駆動電圧の基準電圧、２１２は上側データドライバ、２１３は下側データドライバ、２１４は上側データドライバ２１２の液晶駆動電圧、２１５は下側ドライバ２１３の出力する液晶駆動電圧、２１６は６４０×３（Ｒ、Ｇ、Ｂ）×４８０ドットの液晶パネルを指している。
【００１８】
上側データドライバ２１２は、出力を１６０本備えたデータドライバ２１７を６個備えている。以下、各データドライバ２１７をその配置順に、２１７−１，２１７−２，・・・，２１７−６と呼ぶ。また、図面上明らかではないが、下側データドライバ２１３も、同様に、１６０出力のデータドライバ２１７を６個備えている。つまり、この例ではデータドライバを合計１２個（上側データドライバ２１２が６個、下側データドライバ２１３が６個）備えている。なお、以下の説明においては、下側データドライバ２１３を構成する６個のデータドライバを、それぞれ、２１７−１’，２１７−２’，・・・，２１７−６’と呼ぶ。
【００１９】
データドライバ２１７内において符号２１８を付したのはタイミング制御回路である。同様に、符号２１９はタイミング信号群、２２０は表示データ、２２１は表示のタイミングを示す表示タイミング信号、２２２はラッチアドレス制御回路、２２３はラッチアドレス制御回路２２２で生成したラッチ信号群、２２４は表示データ２２０を順次ラッチするラッチ回路、２２５はラッチ回路２２４でラッチした表示データ、２２６は表示データ２２５を表示タイミング信号２２１で同時にラッチするラッチ回路、２２７はラッチ回路２２６にラッチした表示データ、２２８はロジック電圧レベルを液晶駆動電圧レベルに変換するレベルシフタ、２２９はレベルシフタ２２８で電圧レベルを変換した表示データ、２３０は基準電圧２１０を基に液晶駆動電圧を生成する液晶駆動回路、２３１は液晶パネルを駆動する液晶駆動信号群を指している。
【００２０】
図６８において、符号３０１は走査信号のオンレベル／オフレベルの電源電圧、３０２はシフトレジスタ、３０３はシフトレジスタ３０２のシフト出力信号、３０４はレベルシフト回路、３０５はシフト出力信号３０３をレベルシフト回路３０４で電圧レベル変換したシフト出力信号、３０６はシフト出力信号３０５に基づいて生成するゲート駆動回路を指している。
【００２１】
次に、８階調表示を行う液晶パネル駆動動作について図６７、図６８を用いて説明する。
【００２２】
図６７において、システムからの表示データ，表示同期信号２０２は、液晶表示コントローラ２０１で、１２ビット（＝４画素×階調３ビット）からなる表示データ，同期信号２０３，２０４に変換される。そして、表示データ，同期信号２０３は上側ドライバ２１２へ、一方、表示データ，同期信号２０４は下側ドライバ２１３へ順次転送される。
【００２３】
ラッチ回路２２４は、ラッチアドレス制御回路２２２で生成されるラッチ信号２２３で、表示データ２２０を、４画素分づつラッチする。この例では、各ラッチ回路２２４が該ラッチ動作を４０回繰り返すことで、１つのラッチ回路２２４（つまり、１つのデータドライバ２１７）当たり、１６０画素分のデータをラッチしている。１２個のデータドライバ２１７のラッチ回路２２４がそれぞれ１６０画素分づつのデータを順次ラッチすることで、１ライン分の表示データをラッチできる。各ラッチ回路２２４は、ラッチした表示データを表示データ２２５として出力する。
【００２４】
各ラッチ回路２２６は、走査回路２０６のゲート選択信号に同期した表示同期信号２２１で、該表示データ２２５を同時にラッチする。つまり、６４０画素分の表示データが同時にラッチされる。ラッチ回路２２６は、このラッチした表示データを、表示データ２２７としてレベルシフト回路２２８へ出力する。
【００２５】
レベルシフト回路２２８は、液晶駆動レベルに合わせるように表示データ２２７の電圧レベルを変換し、表示データ２２９として出力する。
【００２６】
液晶駆動回路２３０は、上側ドライバ用基準電圧２１０（あるいは、下側ドライバ用基準電圧２１１）に含まれている８種類の電圧レベルのうち、表示データ２２９に対応した電圧レベルを選択し、液晶駆動信号２３１として出力する。なお、上側ドライバ用基準電圧２１０、下側ドライバ用基準電圧２１１は、電源回路２０９が交流同期信号２０８に基づいて生成するものであり、交流化された８種類のレベルの電圧（Ｖ７，Ｖ６，Ｖ５，Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０）からなる。上側ドライバ用の基準信号２１０と、下側ドライバ用の基準信号２１１とでは、交流タイミングが異なっている。
【００２７】
一方、走査回路２０６のシフトレジスタ３０２（図６８参照）は、表示同期信号２０５中の水平同期信号に同期して動作し、シフト出力信号３０３を出力する。レベルシフト回路３０４は、このシフト出力信号３０３の電圧レベルを液晶駆動レベルに電圧変換して、シフト出力信号３０５として出力する。
【００２８】
ゲート駆動回路３０６は、シフト出力信号３０５に同期して１ライン毎に順次ゲート駆動信号２０７を生成し出力する。このゲート駆動信号２０７が、液晶パネル２１３のゲート線を、１ラインつづ順次選択状態としてゆく。
【００２９】
以上述べたとおり液晶パネルを８種類のレベルの電圧で駆動することで、表示データに対応した８階調表示を実現できる。
【００３０】
次に、図６９を用いて液晶駆動電圧と表示輝度との関係を説明をする。
【００３１】
液晶は、共通電極に対して印加される電圧の大きさにより表示輝度が異なる。そのため、この共通電極に印加する電圧を変えることで、階調表示が可能である。例えば、図６７，図６８を用いて説明した例では、８種類のレベルの電圧（Ｖ７〜Ｖ０）の内のいずれかを表示データにあわせて選択し印加することで、８階調表示を実現している。その一方で、印加される電圧の大きさが同じでありさえすれば、その電圧の正負に関わらず、液晶はその輝度が同じになる。つまり、共通電極に対して正極性、負極性の同じ電圧が印加された場合は、輝度が同じとなる。そのため、液晶パネルでは、周期的に印加電圧の極性（正極性／負極性）を変更する交流駆動を行うことで、液晶パネルの表示劣化につながる焼け付きを防止している。この交流駆動を行うために、現在の液晶パネルでは、液晶駆動電圧が１０Ｖ以上となっている。
【００３２】
次に、この例で使用されているパネル液晶ドライバＬＳＩのプロセスについて説明する。
【００３３】
液晶ドライバは、通常、図７０に示すように、デジタルロジック動作を行う低耐圧回路と、液晶駆動電圧で動作する高耐圧回路と、で構成されている。例えば、図６５における破線２３２で囲んだ回路および図６８における破線３０７で囲んだ回路が、高耐圧回路である。そのため、両者（高耐圧回路，低耐圧回路）を連携して動作させるためには、低耐圧回路からの信号を高耐圧回路の電圧レベルに変換するためのレベルシフト回路が必要である。
【００３４】
次に、液晶駆動電圧の交流化のタイミングについて図６７、図７１を用いて説明する。
【００３５】
基準信号２１０，２１１は、交流同期信号２０８に同期して電源回路２０９で生成されるものである。但し、上側ドライバ用の基準信号２１０と下側ドライバ用の基準信号２１１とでは、互いに異なるタイミングで交流化されている（図７１参照）。従って、上側データドライバ２１２が正極性の液晶駆動電圧２１４を出力している間は、下側データドライバ２１３は負極性の液晶駆動電圧２１５を出力している。逆に、上側データドライバ２１２が負極性の液晶駆動電圧２１４を出力している間は、下側データドライバ２１３は正極性の液晶駆動電圧２１５を出力している。また、走査回路２０６は１ラインずつ順次ゲート線を選択している。そして、選択されたライン上の画素の内、奇数番目の画素は上側データドライバ２１２によって、一方、偶数番目の画素は下側データドライバ２１３によって駆動されている。これにより、同一のゲート線上の液晶セルは、１列置きに、異なった極性（正極性／負極性）の電圧で駆動されることになる。
【００３６】
さらに別の従来例を図７２を用いて説明する。
【００３７】
この例では、図６７〜図７１を用いて説明した従来例と同じ高耐圧データドライバを液晶パネルの上側のみに配置したものである。
【００３８】
図７２は、液晶駆動装置の構成図である。図７２において、符号７０１を付したのは、液晶表示コントローラである。同様に、符号７０２はシステムからの表示データ，表示同期信号、７０３は液晶パネルの上側に配置したデータドライバの表示データ，表示同期信号、７０４は走査回路の表示同期信号を指す。また、符号７０５は交流同期信号、７０６は電源回路、７０７は上側に配置したデータドライバへの液晶駆動電圧の基準電圧、７０８は上側データドライバ、７０９は上側データドライバ７０８の出力する液晶駆動電圧、７１０は６４０×３（Ｒ、Ｇ、Ｂ）×４８０ドットの液晶パネルを指す。
【００３９】
上側データドライバ７０８は、１６０本の出力を有するデータドライバ２１７を１２個備えている。以下、各データドライバ２１７を、その位置に応じてデータドライバ２１７−１，データドライバ２１７−２，・・・，データドライバ２１７−１２と呼ぶ。
【００４０】
次に、８階調表示を行う液晶パネル駆動動作について図７２を用いて説明する。
【００４１】
図７２において、液晶表示コントローラ７０１は、システムからの表示データ，表示同期信号７０２を、合計１２ビット（＝４画素×階調３ビット）の表示データ，同期信号７０３に変換し、上側ドライバ７０８に順次転送する。
【００４２】
上側ドライバ７０８内の各データドライバ２１７のラッチ回路２２４は、それぞれ、ラッチ信号２２３で、４画素毎に４０回、合計１６０画素分の表示データをラッチする。なお、ラッチ信号２２３は、ラッチアドレス制御回路２２２によって生成されるものである。１２個のデータドライバ２１７がそれぞれ１６０画素分の表示データをラッチすることで、１ライン分の表示データをラッチ可能となっている。各ラッチ回路２２４は、ラッチしたデータを表示データ２２５として出力する。
【００４３】
ラッチ回路２２６は、走査回路２０６のゲート選択信号に同期した表示同期信号２２１で、該表示データ２２５を同時にラッチする。つまり、６４０画素分の表示データが同時にラッチされる。ラッチ回路２２６は、このラッチした表示データを、表示データ２２７としてレベルシフト回路２２８へ出力する。
【００４４】
レベルシフト回路２２８は、液晶駆動レベルに合わせるように表示データ２２７の電圧レベルを変換し、表示データ２２９として出力する。
【００４５】
液晶駆動回路２３０は、上側ドライバ用基準電圧２１０（あるいは、下側ドライバ用基準電圧２１１）に含まれている８種類の電圧レベルの中から表示データ２２９に対応した電圧レベルを選択し、当該電圧レベルの電圧を液晶駆動信号２３１として出力する。なお、上側ドライバ用基準電圧２１０、下側ドライバ用基準電圧２１１は、電源回路７０６が交流同期信号７０５に基づいて生成するものであり、交流化された８種類のレベルの電圧（Ｖ７，Ｖ６，Ｖ５，Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０）からなる。
【００４６】
一方、走査回路２０６は、表示同期信号７０４の水平同期信号に同期して動作し、１ライン毎に順次ゲート駆動信号２０７を生成する。このゲート駆動信号２０７が、液晶パネルのゲート線を、１ラインづつ順次選択状態としてゆく。
【００４７】
以上述べたとおりこの例では、液晶パネル７１０を８レベルの電圧で駆動することで、表示データに対応した８階調表示を実現している。
【００４８】
次に、この例における液晶駆動電圧の交流化のタイミングについて図７１、図７２を用いて説明する。
【００４９】
基準電圧７０７は、図７１に示した上側ドライバ用の基準電圧２１０と同じように、交流同期信号７０５に同期して、電源回路７０６で生成されるものである。これにより、同一のゲート線上のすべての液晶セルは、その時々において定められる同一の極性（正極性または負極性）の電圧で駆動されることになる。
【００５０】
次にさらに別の従来技術を、図７３、図７４を用いて説明する。
【００５１】
この例では、株式会社日立製作所性のデータドライバ（低耐圧データドライバＨＤ６６３３０Ｔ）を用いている。なお、この低耐圧データドライバＨＤ６６３３０Ｔの詳細については、日立ＬＣＤコントローラ／ドライバＬＳＩデータブック（株式会社日立製作所半導体事業本部１９９９４年３月発行の９４８頁から９６５頁）に記載されている。
【００５２】
図７３は従来のデータドライバＨＤ６６３３０Ｔを液晶パネルの上側に配置した場合の液晶表示装置の構成図、図７４は液晶基準電圧と交流化信号とのタイミング図である。
【００５３】
図７３において、符号８０１を付したのは、液晶表示コントローラである。同様に符号８０２はシステムからの表示データ，表示同期信号、８０３は液晶パネルの上側に配置したデータドライバへの表示データ，表示同期信号、８０４は走査回路の表示同期信号、８０５はレベルシフト回路、８０６はレベルシフトした表示同期信号、８０７は走査回路、８０８は走査回路８０７が出力するゲート駆動信号を指す。また、符号８０９は交流同期信号、８１０は電源回路、８１１は上側に配置したデータドライバへの液晶駆動電圧の基準電圧、８１２は交流基準電圧、８１３は上側データドライバ、８１４は上側データドライバ８１３の液晶駆動電圧、８１５は６４０×３（Ｒ、Ｇ、Ｂ）×４８０ドットの液晶パネルを指す。
【００５４】
上側データドライバ８１３は、１９２本の出力を有するデータドライバ８１６を、１０個備えている。以下、各データドライバ８１６を、その配置位置に応じて、データドライバ８１６−１，データドライバ８１６−２，・・・，データドライバ８１６−１０と呼ぶ。
【００５５】
符号８１７はタイミング制御回路、８１８はタイミング信号群、８１９は表示データ、８２０は表示のタイミングを示す表示タイミング信号、８２１はラッチアドレス制御回路、８２２はラッチアドレス制御回路８２１で生成したラッチ信号群、８２３は表示データ８１９を順次ラッチするラッチ回路、８２４はラッチ回路８２３でラッチした表示データ、８２５は表示データ８２４を表示タイミング信号８２０で同時にラッチするラッチ回路、８２６はラッチ回路８２５にラッチした表示データ、８２７は基準電圧８１１を基に液晶駆動電圧を生成する液晶駆動回路、８２８は液晶パネルを駆動する液晶駆動信号群を指す。
【００５６】
次に、この例において、対向電極交流駆動によって６４階調表示を行う液晶パネル駆動動作について、図７３、図７４を用いて説明する。
【００５７】
図７３において、液晶表示コントローラ８０１は、システムからの表示データ、表示同期信号８０２を、１８ビット（＝３画素×階調６ビット）の表示データ，同期信号８０３に変換し、これを上側ドライバ８１３に順次転送する。
【００５８】
上側ドライバ８１３のラッチ回路８２３は、ラッチアドレス制御回路８２１で生成されるラッチ信号８２２で、この表示データ，同期信号８０３を、３画素分づつ６４回、合計１９２画素分をラッチする。合計１０個のデータドライバ８１６が、順次、それぞれ１９２画素分のデータをラッチすることで、１ライン分の表示データがラッチ回路８２３にラッチされ、表示データ８２４として出力する。次に、各ラッチ回路８２５は、走査回路８０７のゲート選択信号に同期した表示同期信号８２０で、６４０×３画素分の該表示データ８２４を同時にラッチする。
【００５９】
液晶駆動回路８２７は、９種類の電圧レベルの電圧からなる上側ドライバ用基準電圧８１１の中から、表示データ８２６に対応した電圧レベルを選択し、当該電圧レベルの電圧を液晶駆動信号８２８として出力する。なお、上側ドライバ用基準電圧８１１は、電源回路８１０が交流同期信号８０９に基づいて生成するものであって、交流化された９種類の電圧レベルの電圧（Ｖ８，Ｖ７，Ｖ６，Ｖ５，Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０）からなる。
【００６０】
また、対向電極交流駆動は、図７４に示す様に、データドライバが駆動する液晶駆動電圧に同期して、対向電極電圧（Ｖｃｏｍ）をも交流化するものである。
【００６１】
この対向電極交流駆動では、対向電極をも交流化することで、データドライバの出力レベルが正極性、負極性ともに０Ｖから５Ｖの範囲内に収まる。そのため、データドライバを小チップサイズ化が可能な低耐圧回路で構成することができる。
【００６２】
しかしながら、このようにするとデータドライバと走査回路とで、入力信号のレベルが異なったものとなってしまう。そのため、表示同期信号８０４の電圧レベルを、レベルシフト回路８０５によって走査回路８０７に合わせて変換した上で、表示同期信号８０６として走査回路８０７に入力するようにしている。そして、走査回路８０７は、該表示同期信号８０６中の水平同期信号に同期して、１ライン毎に順次ゲート駆動信号８０８を生成し出力する。該ゲート駆動信号８０８によって、液晶パネル８１５のゲート線が１ラインづつ順次選択状態とされる。
【００６３】
以上述べたようにこの例では６４レベルの電圧で液晶パネルを駆動することで、表示データに対応した６４階調表示を実現できる。
【００６４】
次に、液晶駆動電圧の交流化のタイミングについて図７４を用いて説明する。
【００６５】
電源回路８１０は、図７４に示すように、交流化信号（交流同期信号８０９）に同期して基準信号８１１を生成する。これと並行して、電源回路８１０は、対向電極電圧（Ｖｃｏｍ）をも該交流化信号に同期して交流化する。このように基準信号８１１と対向電極電圧との両方を交流化することで、該基準信号８１１の変動幅を０Ｖから５Ｖの範囲内に収めつつ、液晶にかかる電圧を交流化することができる。この例では、対向電極電圧（Ｖｃｏｍ）を交流化しているため、同一のゲート線上の液晶セルに印加される電圧の極性（正極性／負極性）は、画素によって異なることはない。当該ゲート線上のいずれの画素にも、その時々において定まる一方の極性の電圧が印加される。
【００６６】
【発明が解決しようとする課題】
図６０乃至図６６を用いて説明した従来技術には以下のような課題があった。
【００６７】
上述したように、液晶表示装置には、携帯型機器へ搭載するため高画質化とともに小型軽量化が望まれている。本発明は、上記問題点に鑑みてなされたもので、この２つの要求を同時に満足する液晶表示装置を提供することを目的とする。即ち、高画質化のため、液晶セルを列毎に極性を反転して駆動する列毎反転駆動を行うことができ、また、液晶パネルを駆動する駆動回路の小型化、高密度実装のため、液晶ドライバを液晶パネルの片側に配置することのできる液晶表示装置を提供することを目的とする。
【００６８】
ところで、液晶パネルの列毎反転駆動（液晶セルを列毎に正極性、負極性交互に駆動）は、液晶セルの印加電圧が列毎交互に反転するため、液晶駆動時の共通電極に流れる電流が小さくなり、列毎反転駆動を行わない場合に比べ表示品質が良くなるという利点をもっている。このために、従来のデータドライバは、データドライバを液晶パネルの上下に配置していた。一方、液晶表示装置は高画質表示だけでなく、小型軽量化の要求が強い。データドライバを片側に配置することは、この小型軽量化を容易にする。
【００６９】
しかし、データドライバを液晶パネルの片側に配置した場合、データドライバは基準電圧２１６に基づき液晶駆動電圧を生成しているので、同一データドライバの内の各出力は交流化のタイミングが同じとなる。従って、列毎反転駆動を行うことができず、液晶パネルの列毎反転駆動を行う場合に比較して表示品質が劣化する問題があった。
【００７０】
また、液晶ディスプレイは、低価格化の要求が強い。回路部品の大きな割合を占めるデータドライバを低価格化するために、安価な汎用５Ｖ耐圧（低耐圧）プロセスを用いてチップ面積を小さくしチップ単価を安くしている。５Ｖ耐圧のデータドライバを使用するために、図６６に示す共通電極交流駆動を行っていた。共通電極交流駆動は、表示データに対応した液晶印加電圧の交流化と同じタイミングで共通電極を交流化することで、データドライバを５Ｖ耐圧の範囲内で動作させることができる。
【００７１】
しかし、共通電極交流駆動では、共通電極を交流するので、液晶印加電圧を列毎に反転することができない。そのため、共通電極に流れる電流が大きくなり、列毎反転駆動を行う場合に比較して表示品質が劣化する問題があった。この点を改善するため液晶パネル自身の特性を良くする必要があり、歩留り等の要因を考慮すると液晶ディスプレイとしての低価格化が困難になってきている。
【００７２】
また、液晶表示装置では基準電圧２１６を電源回路で交流化してデータドライバに入力しているため、電源回路の回路規模が大きくなり、液晶表示装置の周辺回路の小型化高密度実装化を困難にしていた。さらに、走査ドライバの入力信号、データドライバの入力信号のレベルを合わせるレベルシフト回路が外付けで、実装面積が増えるという問題もあった。上述したように、液晶ディスプレイには、携帯型機器へ搭載するため高画質化とともに小型軽量化、低価格化が望まれている。本発明は、上記問題に鑑みてなされたもので、これら三つの要求を同時に満足する液晶駆動ＬＳＩおよびそれを用いた液晶ディスプレイを提供することを目的とする。
【００７３】
具体的には、液晶ディスプレイの小型軽量化、すなわち、液晶パネルを駆動する駆動回路の小型化、高密度実装を行なうために、データドライバを液晶パネルの片側に配置しつつ、高画質化のために、液晶セルを列毎に極性を反転して駆動する列毎反転駆動を行うデータドライバとそれを用いた液晶ディスプレイを提供することを目的とする。
【００７４】
また、表示品質を劣化させないために共通電極交流駆動を行なわず、かつ、データドライバのチップ面積を小さくし、データドライバ、液晶ディスプレイのコストを下げることを目的とする。
【００７５】
また、レベルシフト回路、交流化回路等、電源周辺回路の回路規模を削減して、小型で、高密度実装された液晶ディスプレイを提供することを目的とする。
【００７６】
さらに図６７乃至図７５を用いて説明した従来技術についても以下のような課題があった。
【００７７】
液晶表示装置に対しては、小型軽量化の要求が強い。図７２のごとくデータドライバを片側に配置すれば、小型軽量化が容易になる。しかし、このような構成を採った場合、すべてのデータドライバ２１７は、同じ基準電圧７０７に基づいて液晶駆動電圧を生成することになる。そのため、すべてのデータドライバ２１７の出力について、その交流化のタイミングが同じとなる。つまり、その時々において各画素に印加される電圧の極性が、液晶パネルの同一ライン上の全ての画素について同じとなる。このときの画素部の電流方向を図７５に示した。各画素に印加される電圧が、同一ライン上の画素について全て正極性となっている場合には、対向電極（Ｃｏｍ）よりも駆動電圧の方が電位が高い。そのため、データドライバから各画素に対して電流が流れ込む。このため寄生抵抗の影響による画質の劣化が顕著になりやすいという問題があった。
【００７８】
また、液晶表示装置は、低価格化の要求が強い。これに応えるため、安価な汎用５Ｖ耐圧（低耐圧）プロセスを用いてチップ面積を小さくすることで、回路部品の大きな割合を占めるデータドライバの低コスト化を図っている。そして、このような５Ｖ耐圧（低耐圧）のデータドライバの使用を可能とするために、対向電極交流駆動を行っていた。既に述べたとおり、対向電極交流駆動は、表示データに対応した液晶印加電圧の交流化と同じタイミングで対向電極電圧を交流化することで、データドライバを５Ｖ耐圧の範囲内で動作させることを可能としたものである。
【００７９】
しかし、この対向電極交流駆動では、図７５に示すとおり、各画素にその時々において印加される電圧の極性が、同一ライン上のすべて画素について同じとなってしまう。また、共通電極に流れる電流も大きくなってしまう。そのため、対向電極交流駆動を採用すると、寄生抵抗の影響による画質の劣化が顕著になりやすいという問題があった。さらに、この問題を改善するためには液晶パネル自身の特性を向上させなければならず、工程数、歩留り等の要因を総合的に考慮すると液晶表示装置全体としての低価格化が困難になっていた。
【００８０】
また、従来の液晶表示装置（図６７〜図７５）では、基準電圧（２１０、２１１、７０７、８１１、８１２）を電源回路（２０９，７０６，８１０）で交流化していたため、電源回路の回路規模が大きくなり、液晶表示装置の周辺回路の小型化を困難にしていた。さらに、データドライバと走査回路との入力信号の電圧レベルを合わせるためにレベルシフト回路必要となり、液晶表示装置の周辺回路の小型化を困難にしていた。
【００８１】
以上述べたとおり、液晶表示装置には小型機器へ搭載するため高画質化とともに小型軽量化、低価格化が望まれているにもかかわらず、これを実現するには問題があった。
【００８２】
本発明は、上記問題に鑑みてなされたもので、これらの３つの要求（高画質化、小型軽量化、低価格化）を同時に満足する液晶駆動ＬＳＩおよびそれを用いた液晶表示装置を提供することを目的とする。
【００８３】
より具体的には、▲１▼データドライバを液晶パネルの片側に配置することによる液晶表示装置の小型軽量化（すなわち、液晶パネルを駆動する駆動回路の小型化、高密度実装）、▲２▼各画素に印加する電圧の極性を列毎に反転して駆動することによる高画質化、を可能としたデータドライバ、およびこれを用いた液晶表示装置を提供することを目的とする。
【００８４】
また、チップ面積が小さく低コストなデータドライバ、およびこれを用いることで低価格化が可能な液晶表示装置を提供することを目的とする。
【００８５】
さらには、液晶表示装置の周辺回路（例えば、レベルシフト回路、交流化回路）の規模を削減した、小型高密度実装の液晶表示装置を提供することを目的とする。
【００８６】
【課題を解決するための手段】
まず、特許請求の範囲第１項〜第２０項において開示した発明について述べる。
【００８７】
本発明の液晶表示装置は、前記課題を解決するため、入力される基準電圧と交流化信号から交流化駆動する２通りの交流化基準電圧を生成する電圧生成手段と、表示データ、前記２通りの交流化基準電圧と交流化信号から液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換して出力する手段を持つ。
【００８８】
または、入力される基準電圧は２通りの交流化基準電圧で、交流化信号で２通りの交流化基準電圧を切り換える電圧切り換え手段と、表示データ、前記２通りの交流化基準電圧と交流化信号から液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換して出力する手段を持つ。
【００８９】
または、入力される基準電圧から交流化駆動する２通りの交流化基準電圧を生成する電圧生成手段と、表示データ、交流化信号を保持する保持手段と前記表示データ、前記２通りの交流化基準電圧と前記交流化信号から液晶パネルに対して、各出力毎に交流化信号に対応した液晶印加電圧に変換して出力する手段を持つ。
【００９０】
次に、特許請求の範囲第２１項〜第３５項において開示した発明について述べる。
【００９１】
本発明では、交流化駆動する一方の基準電圧から交流化駆動する一方の階調電圧を複数生成する電圧生成手段と、生成された複数の階調電圧から保持手段に保持された表示データに従って階調電圧を選択し、前記選択された階調電圧と交流化信号と反転基準電圧とから、前記液晶パネルに対して、前記選択された階調電圧を反転基準電圧に対して反転または非反転の制御を行い、同一の表示データに対して異なる液晶印加電圧を出力する出力手段とを、データドライバに設けた。
【００９２】
さらに、データドライバの出力回路のみに高耐圧プロセスを用い、その他は低耐圧プロセスを用いる構成にした。
【００９３】
さらに、走査ドライバに、入力段に入力するデジタル入力信号をレベルシフトするレベルシフト回路を設け、該レベルシフト回路でデジタル入力信号を走査ドライバの内部で動作する信号レベルにレベルシフトする。または、走査ドライバに、基準信号を入力し、入力するデジタル入力信号の入力レベルを前記基準信号で制御するようにした。
【００９４】
また、複数の出力端子と複数の出力アンプとの接続関係を変更可能に構成しておく。例えば、ある出力端子には非反転用の出力アンプを、また、他のある出力端子には、反転用の出力アンプ回路を接続する。そして、外部からの信号に従ってこの接続関係を切り替えることで、前記２つの異なる電圧を前記出力端子から出力するようにした。
【００９５】
さらに、前記反転基準電圧よりも電圧の高い表示電圧を出力した出力端子と、前記反転基準電圧よりも電圧の低い表示電圧を出力した出力端子とを、表示電圧を次回出力する前に一旦接続するようにした。
【００９６】
特許請求の範囲第３６〜第５２項において開示した発明について述べる。
【００９７】
本発明の一の態様としては、複数の出力端子と、表示データを順次保持する保持手段と、前記保持手段に保持されている表示データを、別途入力されるライン表示同期信号に同期して、上記出力端子の本数分だけ同時に保持する第２保持手段と、別途生成された基準電圧から、複数レベルの電圧からなる階調電圧を生成する電圧生成手段と、前記階調電圧のうち前記第２保持手段に保持された表示データに対応したレベルの電圧を前記出力端子毎に選択し、該選択した電圧を別途生成された反転基準電圧に対して反転または非反転した後、前記出力端子から出力する出力手段と、を有することを特徴とする液晶駆動ＬＳＩが提供される。
【００９８】
該液晶駆動ＬＳＩを用いて液晶表示装置を構成する場合には、走査駆動ＬＳＩは、入力段に入力されるデジタル入力信号を、該走査駆動ＬＳＩ内部の動作信号レベルにまで、レベルシフトするレベルシフト回路を備えてもよい。
【００９９】
さらに、データドライバは、出力回路のみを高耐圧プロセスを用い、その他は低耐圧プロセスを用いる構成とした。
【０１００】
本発明の別の態様としては、複数の出力端子と、表示データを順次保持する保持手段と、前記保持手段に保持されている表示データを、別途生成されるライン表示同期信号に同期して、上記出力端子の本数分だけ同時に保持する第２保持手段と、別途生成された基準電圧と、別途生成された交流化信号とから、交流化駆動に用いられる交流化された２種類の交流化基準電圧を生成する電圧生成手段と、前記交流化基準電圧を、前記第２保持手段に保持された表示データに対応したレベルの液晶駆動電圧に変換し、当該表示データに対応する出力端子からそれぞれ出力する出力手段と、を有することを特徴とする液晶駆動ＬＳＩが提供される。
【０１０１】
【作用】
特許請求の範囲第１項〜第２０項までに開示した発明の作用を説明する。
【０１０２】
本発明の液晶表示装置は、入力される基準電圧と交流化信号から交流化駆動する２通りの交流化基準電圧を生成する電圧生成手段と、表示データ、前記２通りの交流化基準電圧と交流化信号から液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換して出力する手段を持つので、同一液晶ドライバ内の出力は互いに、交流化のタイミングが異なる液晶駆動電圧とすることができる。
【０１０３】
または、入力される基準電圧は２通りの交流化基準電圧で、交流化信号で２通りの交流化基準電圧を切り換える電圧切り換え手段と、表示データ、前記２通りの交流化基準電圧と交流化信号から液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換して出力する手段を持つので、同一液晶ドライバ内の出力は互いに、交流化のタイミングが異なる液晶駆動電圧とすることができる。
【０１０４】
また、入力される基準電圧と交流化信号から交流化駆動する２通りの交流化基準電圧を生成する電圧生成手段を持つので、基準電圧を生成する電源回路の回路規模を小さくすることができる。
【０１０５】
次に、特許請求の範囲第２１項〜第３５項までに開示した発明の作用を説明する。
【０１０６】
上記の電圧生成手段と、出力手段によって、同一液晶ドライバ内の出力は互いに、交流化のタイミングが異なる液晶駆動電圧とすることができる。
【０１０７】
また、データドライバは、出力回路のみを高耐圧プロセスを用い、その他は低耐圧プロセスを用いる構成としたため、チップサイズの縮小を容易にすることができる。
【０１０８】
また、データドライバに入力される基準電圧は交流化するための片側の基準電圧のみであり、もう一方の基準電圧はデータドライバ内部で生成するため、基準電圧を生成する電源回路の回路規模を小さくすることができる。
【０１０９】
また、走査ドライバの入力段に設けたレベルシフト回路で、デジタル入力信号を走査ドライバの内部で動作する信号レベルにレベルシフトすることが可能なため、外付けのレベルシフト回路を必要とせず、液晶ディスプレイの周辺回路の回路規模を低減することができる。
【０１１０】
また、走査ドライバは、基準信号を入力し、入力するデジタル入力信号の入力レベルを前記基準信号で制御可能であるため、外付けのレベルシフト回路を必要とせず、液晶ディスプレイの周辺回路の回路規模を低減することができる。
【０１１１】
さらには、出力端子と出力アンプとの接続関係を変更可能に構成することで、２つの異なる電圧を出力端子から出力する。このようにすることで、必要な出力アンプの個数を減らすことができる。
【０１１２】
さらに、反転基準電圧よりも電圧の高い表示電圧を出力した出力端子と、反転基準電圧よりも電圧の低い表示電圧を出力した出力端子とを、表示電圧を次回出力する前に一旦接続することで、液晶パネル内の残留電荷を利用して液晶駆動電力を低減できる。
【０１１３】
特許請求の範囲第３６項〜第５２項までに開示した発明の作用を説明する。
【０１１４】
電圧生成手段は、基準電圧から、複数レベルの電圧からなる階調電圧を生成している。第２保持手段は、保持手段に保持されている表示データを、ライン表示同期信号に同期して、出力端子の本数分だけ同時に保持する。出力手段は、階調電圧のうち２保持手段に保持された表示データに対応したレベルの電圧を前記出力端子毎に選択する。そして、この選択した電圧を反転基準電圧に対して反転または非反転した後、出力端子から出力する。
【０１１５】
あるいは、電圧生成手段は、基準電圧と、交流化信号とから、交流化駆動に用いられる交流化された２種類の交流化基準電圧を生成している。第２保持手段は、保持手段に保持されている表示データを、ライン表示同期信号に同期して、上記出力端子の本数分だけ同時に保持する。出力手段は、交流化基準電圧を、第２保持手段に保持された表示データに対応したレベルの液晶駆動電圧に変換する。そして、これを当該表示データに対応する出力端子からそれぞれ出力する。
【０１１６】
このように、電圧生成手段および出力手段によって、同一の液晶駆動ＬＳＩ（データドライバ）内の出力を、互いに交流化のタイミングが異なる液晶駆動電圧とすることができる。また、交流駆動において必要となる２つの基準電圧のうち、一方は液晶駆動ＬＳＩ（データドライバ）内部で生成するため、基準電圧を生成する電源回路の回路規模を小さくすることができる。
【０１１７】
液晶駆動ＬＳＩ（データドライバ）は、出力回路のみに高耐圧プロセスを用い、その他は低耐圧プロセスを用いる構成としたため、チップサイズの縮小を容易にすることができる。
【０１１８】
また、走査ドライバの入力段に設けたレベルシフト回路で、デジタル入力信号を走査ドライバの内部で動作する信号レベルにレベルシフトすることが可能なため、外付けのレベルシフト回路を必要とせず、液晶ディスプレイの周辺回路の回路規模を低減することができる。
【０１１９】
【実施例】
以下、本発明を実施例を用いて説明する。
【０１２０】
以下において説明する１０個の実施例のうち、第１〜第５の実施例は特願平６−１３８４９９号の内容に対応するものである。また、第６，第７の実施例は、特願平６−１３８４９９号の内容に対応するものである（但し、一部内容の追加あり）。第８〜第１０の実施例は、本出願において新たに追加した実施例である。以下の説明において使用している符号は、下記グループ毎に独立したものである。
【０１２１】
グループ１：第１〜第５の実施例
グループ２：第６，第７の実施例
グループ３：第８〜第１０の実施例
従って、異なるグループ間においては、同一の符号を異なる回路部分に重複して用いる場合もある。
【０１２２】
本発明の第１の実施例について、図１、図２、図３、図４を用いて説明する。
【０１２３】
図１は本発明の液晶表示装置を示したブロック図、図２は液晶駆動回路のブロック図、図３は電圧生成回路のブロック図、図４は基準電圧と液晶駆動電圧のタイミングを示した図である。
【０１２４】
図１において、１０１はシステムから転送される表示データ、１０２は制御信号群、１０３は交流化のタイミングを示す交流化信号、１０４は液晶駆動電圧を生成するための基準電圧を生成する電源回路、１０５、１０６は電源回路１０４で生成した直流の基準電圧である。１０７ー１から１０７ー１０は１９２の出力数を有する液晶ドライバであり、１０８はタイミング制御回路、１０９はタイミング信号群、１１０は表示データ、１１１は表示のタイミングを示すタイミング信号、１１２はラッチアドレス制御回路、１１３はラッチアドレス制御回路１１２で生成したラッチ信号群、１１４は表示データ１１０を順次ラッチするラッチ回路、１１５はラッチ回路１１４でラッチした表示データ、１１６は表示データ１１５をタイミング信号１１１で同時にラッチするラッチ回路、１１７はラッチ回路１１６でラッチした表示データである。１１８は基準電圧１０５、１０６を基に液晶を交流駆動するための交流基準電圧を生成する電圧生成回路、１１９、１２０は電圧生成回路で生成した、交流化された交流基準電圧である。１２１は交流基準電圧１１９、１２０を基に表示データ１１７に対応した液晶駆動電圧を生成する液晶駆動回路、１２２は液晶駆動回路１２１で生成した液晶駆動電圧である。１２３は走査回路、１２４は走査回路１２３で順次選択されるゲート駆動信号、１２５は液晶パネルである。
【０１２５】
図２において、８０１ー１から８０１ー１９２は各出力毎の液晶駆動回路である。
【０１２６】
図３において、９０１ー０から９０１ー８はアンプバッファ回路、９０２ー０から９０２ー８は差動増幅回路、９０３ー０から９０３ー８、９０４ー０から９０４ー８は選択回路である。
【０１２７】
次に、液晶駆動回路の動作について説明する。図１において液晶ドライバ１０７ー１から１０７ー１０は出力数が１９２であり、液晶パネル１２５は解像度６４０×ＲＧＢ×４８０画素であるため液晶ドライバは１０個必要となる。表示データ１０１は３画素、階調６ビットの合計１８ビットの表示データが順次転送され、制御信号群１０９から表示データ１０１に同期したラッチ信号１１３をラッチアドレス制御回路１１２で生成し、順次表示データ１１０をラッチ回路１１４にラッチする。ラッチ回路１１４は各６ビット１９２画素分のラッチ回路を持ち各液晶ドライバ１０７ー１から１０７ー１０で１水平ライン分の表示データを順次ラッチすることができる。ラッチ回路１１４にラッチした表示データ１１５は、走査回路１２３のゲート選択信号１２４に同期したタイミング信号１１１で１水平ライン分同時にラッチ回路１１６にラッチする。ラッチした表示データ１１７は液晶駆動回路１２１に入力される。電圧生成回路１１８では、電源回路１０４で生成した基準電圧１０５、１０６と交流化信号１０３から互いに交流化タイミングの異なる交流基準電圧１１９、１２０が生成され液晶駆動回路１２１に入力される。液晶駆動回路１２１では表示データ１１７に対応した、交流基準電圧１１９、１２０を基に液晶駆動電圧１２２が生成され、液晶パネル１２５が駆動される。
【０１２８】
次に、電圧生成回路１１８の動作について図３、図４を用いて説明する。図３において、電源回路１０４からのVLEV0からVLEV8の９レベルの基準電圧１０５はそれぞれアンプバッファ回路９０１ー０から９０１ー８でバッファされ、差動増幅回路９０２ー０から９０２ー８、選択回路９０３ー０から９０３ー８、９０４ー０から９０４ー８に入力する。差動増幅回路９０２ー０から９０２ー８では、基準電圧（VCEN）１０６に対して基準電圧（VLEV0からVLEV8）１０５が反転され出力される。この関係を図４に示す。VLEV0からVLEV8はそれぞれVCENに対して反転したVLEV0INVからVLEV8INVの基準電圧となる。図９において選択回路９０３ー０から９０３ー８、９０４ー０から９０４ー８にはそれぞれ、アンプバッファ回路９０１ー０から９０１ー８の出力と差動増幅回路９０２ー０から９０２ー８からの出力が入力され、これらを交流化信号１０３で選択し、出力する。選択回路９０４ー０から９０４ー８には、反転した交流化信号が入力されるため、選択回路９０３ー０から９０３ー８と選択回路９０４ー０から９０４ー８で選択する電圧はそれぞれ逆となる。
【０１２９】
このタイミングを図４に示す。交流化信号（M）１０３がハイレベルの時、選択回路９０３ー０から９０３ー８で選択した交流化基準電圧（V1RV0からV1RV8）１１９はそれぞれVLEV0INVからVLEV8INVが出力され、選択回路９０４ー０から９０４ー８で選択した交流化基準電圧（V２RV0からV２RV8）１２０はそれぞれVLEV0からVLEV8が出力される。逆に、交流化信号（M）１０３がロウレベルの時、選択回路９０３ー０から９０３ー８で選択した交流化基準電圧（V1RV0からV1RV8）１１９はそれぞれVLEV0からVLEV8が出力され、選択回路９０４ー０から９０４ー８で選択した交流化基準電圧（V２RV0からV２RV8）１２０はそれぞれVLEV0INVからVLEV8INVが出力される。このようにして交流化のタイミングがお互いに異なる交流化基準電圧１１９、１２０が生成される。
【０１３０】
次に、液晶駆動回路１２１について図２を用いて説明する。図２において、交流化基準電圧１１９、１２０は、１９２出力の各出力毎の液晶駆動回路８０１ー１から８０１ー１９２に交互に入力される。液晶駆動回路８０１ー１から８０１ー１９２では、特願平０５−１７０６４７号に記載されているように、各出力６ビットの表示データ１１７と９レベルの交流化基準電圧１１９または１２０から６４レベルの液晶駆動電圧を生成し、出力する。表示データ６ビットの内上位３ビットで９レベルの交流化基準電圧の２レベルを選択し、表示データ下位３ビットで選択した２レベルの電圧を８等分に分圧した８レベルの電圧から１レベルを選択することで６４レベルの液晶駆動電圧を出力することができる。このようにすることで、液晶ドライバは出力毎に交流化のタイミングが互いに異なる液晶駆動電圧を生成することができ、液晶パネル１２５を列毎反転駆動することが可能となる。
【０１３１】
また、本実施例では、各出力の液晶駆動回路に対し、１出力毎に交流化タイミングの異なる交流化基準電圧を切り換える構成としたが、２出力毎、または複数出力で交流化基準電圧を切り換えても良い。
【０１３２】
次に本発明の第２の実施例について、図２、図４、図５、図６、図７を用いて説明する。本実施例は、液晶パネルの共通電極交流駆動に対応するため、第１の実施例とは電圧生成回路が異なり、その他は同様である。図５は本発明の液晶表示装置を示したブロック図、図６は電圧生成回路のブロック図、図７は基準電圧と液晶駆動電圧のタイミングを示した図である。
【０１３３】
図５において、１１０１は交流化基準電圧のタイミングを制御する制御回路、１１０２は液晶ドライバ、１１０３は基準電圧１０５、１０６を基に液晶を交流駆動するための交流基準電圧を生成する電圧生成回路である。
【０１３４】
図６において、１２０１は交流化タイミングを切り換える切り換え回路である。
【０１３５】
次に、液晶駆動回路の動作について説明する。図５において液晶ドライバ１１０２ー１から１１０２ー１０は出力数が１９２であり、液晶パネル１２５は解像度６４０×ＲＧＢ×４８０画素であるため液晶ドライバは１０個必要となる。表示データ１０１は３画素、階調６ビットの合計１８ビットの表示データが順次転送され、制御信号群１０９から表示データ１０１に同期したラッチ信号１１３をラッチアドレス制御回路１１２で生成し、順次表示データ１１０をラッチ回路１１４にラッチする。ラッチ回路１１４は各６ビット１９２画素分のラッチ回路を持ち各液晶ドライバ１１０２ー１から１１０２ー１０で１水平ライン分の表示データを順次ラッチすることができる。ラッチ回路１１４にラッチした表示データ１１５は、走査回路１２３のゲート選択信号１２４に同期したタイミング信号１１１で１水平ライン分同時にラッチ回路１１６にラッチする。ラッチした表示データ１１７は液晶駆動回路１２１に入力される。電圧生成回路１１０３では、電源回路１０４で生成した基準電圧１０５、１０６と交流化信号１０３、制御信号１１０１から交流基準電圧１１９、１２０が生成され液晶駆動回路１２１に入力される。液晶駆動回路１２１では表示データ１１７に対応した、交流基準電圧１１９、１２０を基に液晶駆動電圧１２２が生成され、液晶パネル１２５が駆動される。
【０１３６】
次に、電圧生成回路１１０３の動作について図４、図６、図７を用いて説明する。図６において、電源回路１０４からのVLEV0からVLEV8の９レベルの基準電圧１０５はそれぞれアンプバッファ回路９０１ー０から９０１ー８でバッファされ、差動増幅回路９０２ー０から９０２ー８、選択回路９０３ー０から９０３ー８、９０４ー０から９０４ー８に入力する。差動増幅回路９０２ー０から９０２ー８では、基準電圧（VCEN）１０６に対して基準電圧（VLEV0からVLEV8）１０５が反転され出力される。
【０１３７】
この関係を図４、図７に示す。これからわかるように、VREV0からVREV8はそれぞれVCENに対して反転したVLEV0INVからVLEV8INVの基準電圧となる。選択回路９０３ー０から９０３ー８、９０４ー０から９０４ー８にはそれぞれ、アンプバッファ回路９０１ー０から９０１ー８の出力と差動増幅回路９０２ー０から９０２ー８からの出力が入力され、これらを交流化信号１０３で選択し、出力する。選択回路９０４ー０から９０４ー８には、交流化信号（M）１０３と制御信号（SVCOM）１１０１は切り換え回路１２０１で排他的論理和がとられるため、制御信号（SVCOM）１１０１がハイレベルの場合は、選択回路９０３ー０から９０３ー８と選択回路９０４ー０から９０４ー８で選択する電圧はそれぞれ逆となり、制御信号（SVCOM）１１０１がロウレベルの場合は、選択回路９０３ー０から９０３ー８と選択回路９０４ー０から９０４ー８で選択する電圧は同じとなる。つまり、基準電圧生成のタイミングは制御信号（SVCOM）１１０１がハイレベルの場合は図４に示すように第１の実施例と同様となる。
【０１３８】
制御信号（SVCOM）１１０１がロウレベルの場合は、図７に示ように、交流化信号（M）１０３がハイレベルの時、選択回路９０３ー０から９０３ー８で選択した交流化基準電圧（V1RV0からV1RV8）１１９はそれぞれVLEV0INVからVLEV8INVが出力され、選択回路９０４ー０から９０４ー８で選択した交流化基準電圧（V２RV0からV２RV8）１２０も同様にそれぞれVLEV0INVからVLEV8INVが出力され、交流化信号（M）１０３がロウレベルの時、選択回路９０３ー０から９０３ー８で選択した交流化基準電圧（V1RV0からV1RV8）１１９はそれぞれVLEV0からVLEV8が出力され、選択回路９０４ー０から９０４ー８で選択した交流化基準電圧（V２RV0からV２RV8）１２０も同様にそれぞれVLEV0からVLEV8が出力される。共通電極交流駆動の場合、図７に示すように共通電極（VCOM）を交流化するため、液晶ドライバの各出力の交流化タイミングは同一にする必要がある。したがって、制御信号１１０１を切り換えることで、交流化基準電圧１１９、１２０の交流化のタイミングを制御することができ、共通電極駆動にも容易に対応することができる。
【０１３９】
液晶駆動回路１２１については第１の実施例と同様であり説明を省略する。
【０１４０】
本発明の第３の実施例について、図１、図８、図９を用いて説明する。本実施例は、第１の実施例とは電圧生成回路が異なり、その他は同様である。図８は電圧生成回路のブロック図、図９は基準電圧と液晶駆動電圧のタイミングを示した図である。
【０１４１】
図８において、１４０１ー０から１４０１ー８はアンプバッファ回路、１４０２ー０から１４０２ー８はレベルシフト回路、１４０３ー０から１４０３ー８、１４０４ー０から１４０４ー８は選択回路である。
【０１４２】
次に、液晶駆動回路の動作について説明する。図１において液晶ドライバ１０７ー１から１０７ー１０の動作は第１の実施例と同様である。
【０１４３】
次に、本実施例の電圧生成回路１１８の動作について図８、図９を用いて説明する。図８において、電源回路１０４からのVLEV0からVLEV8の９レベルの基準電圧１０５はそれぞれアンプバッファ回路１４０１ー０から１４０１ー８でバッファされ、レベルシフト回路１４０２ー０から１４０２ー８、選択回路１４０３ー０から１４０３ー８、１４０４ー０から１４０４ー８に入力する。レベルシフト回路１４０２ー０から１４０２ー８では、基準電圧（VLEV0からVLEV8）１０５が基準電圧（VSH）１０６の電圧レベルに従いレベルシフトされ出力される。
【０１４４】
この関係を図９に示す。VREV0からVREV8はそれぞれ電圧レベルVSHだけレベルシフトしたVLEV0SFTからVLEV8SFTの基準電圧となる。選択回路１４０３ー０から１４０３ー８、１４０４ー０から１４０４ー８にはそれぞれ、アンプバッファ回路１４０１ー８から１４０１ー０の出力とレベルシフト回路１４０２ー０から１４０２ー８からの出力が入力され、これらを交流化信号１０３で選択し、出力する。選択回路１４０４ー０から１４０４ー８には、反転した交流化信号が入力されるため、選択回路１４０３ー０から１４０３ー８と選択回路１４０４ー０から１４０４ー８で選択する電圧はそれぞれ逆となる。このタイミングを図９に示す。交流化信号（M）１０３がハイレベルの時、選択回路１４０３ー０から１４０３ー８で選択した交流化基準電圧（V1LS0からV1LS8）１１９はそれぞれVLEV8SFTからVLEV0SFTが出力され、選択回路１４０４ー０から１４０４ー８で選択した交流化基準電圧（V２LS0からV２LS8）１２０はそれぞれVLEV0からVLEV8が出力される。
【０１４５】
逆に、交流化信号（M）１０３がロウレベルの時、選択回路１４０３ー０から１４０３ー８で選択した交流化基準電圧（V1LS0からV1LS8）１１９はそれぞれVLEV0からVLEV8が出力され、選択回路１４０４ー０から１４０４ー８で選択した交流化基準電圧（V２LS0からV２LS8）１２０はそれぞれVLEV8SFTからVLEV0SFTが出力される。このようにして交流化のタイミングがお互いに異なる交流化基準電圧１１９、１２０が生成される。
【０１４６】
次に、液晶駆動回路１２１の動作についても第１の実施例と同様である。このようにすることで、液晶ドライバは出力毎に交流化のタイミングがお互いに異なる液晶駆動電圧を生成することができ、液晶パネル１２５を列毎反転駆動することが可能となる。
【０１４７】
本発明の第４の実施例について、図４、図１０を用いて説明する。本実施例は第１の実施例とは電源回路、電圧生成回路が異なり、その他は同様である。
【０１４８】
図１０は本発明の液晶表示装置を示したブロック図である。
【０１４９】
図１０において、１６０１は液晶駆動電圧を生成するための基準電圧を生成する電源回路、１６０２、１６０３は電源回路１６０１で生成した基準電圧である。１６０４ー１から１６０４ー１０は出力数が１９２出力の液晶ドライバである。１６０５、１６０６は基準電圧１６０２、１６０３を交流化信号１０３で切り換え液晶を交流駆動するための交流基準電圧を生成する電圧選択回路である。
【０１５０】
次に、液晶駆動回路の動作について説明する。図１０において液晶ドライバ１６０４ー１から１６０４ー１０は出力数が１９２であり、液晶パネル１２５は解像度６４０×ＲＧＢ×４８０画素であるため液晶ドライバは１０個必要となる。表示データ１０１は３画素、階調６ビットの合計１８ビットの表示データが順次転送され、制御信号群１０９から表示データ１０１に動期したラッチ信号１１３をラッチアドレス制御回路１１２で生成し、順次表示データ１１０をラッチ回路１１４にラッチする。
【０１５１】
ラッチ回路１１４は各６ビット１９２画素分のラッチ回路を持ち各液晶ドライバ１６０４ー１から１６０４ー１０で１水平ライン分の表示データを順次ラッチすることができる。ラッチ回路１１４にラッチした表示データ１１５は、走査回路１２３のゲート選択信号１２４に同期したタイミング信号１１１で１水平ライン分同時にラッチ回路１１６にラッチする。ラッチした表示データ１１７は液晶駆動回路１２１に入力される。電圧選択回路１６０５、１６０６では、電源回路１６０１で生成した基準電圧１６０２、１６０３を交流化信号１０３で選択し、互いに交流化タイミングの異なる交流基準電圧１１９、１２０出力され液晶駆動回路１２１に入力される。液晶駆動回路１２１では表示データ１１７に対応した、交流基準電圧１１９、１２０を基に液晶駆動電圧１２２が生成され、液晶パネル１２５が駆動される。
【０１５２】
次に、電圧選択回路１６０５、１６０６の動作について、図４を用いて説明する。電源回路１６０１からのVLEV0からVLEV8の９レベルの基準電圧１６０２とVLEV0INVからVLEV8INVの９レベルの基準電圧１６０３は、電圧選択回路１６０５、１６０６に入力され、これらを交流化信号１０３で選択し、出力する。選択回路１６０６には、反転した交流化信号が入力されるため、選択回路１６０５と選択回路１６０６で選択する電圧はそれぞれ逆となる。このタイミングを図４に示す。交流化信号（M）１０３がハイレベルの時、選択回路１６０５で選択した交流化基準電圧（V1RV0からV1RV8）１１９はそれぞれVLEV0INVからVLEV8INVが出力され、選択回路１６０６で選択した交流化基準電圧（V２RV0からV２RV8）１２０はそれぞれVLEV0からVLEV8が出力される。
【０１５３】
逆に、交流化信号（M）１０３がロウレベルの時、選択回路１６０５で選択した交流化基準電圧（V1RV0からV1RV8）１１９はそれぞれVLEV0からVLEV8が出力され、選択回路１６０６で選択した交流化基準電圧（V２RV0からV２RV8）１２０はそれぞれVLEV0INVからVLEV8INVが出力される。このようにして交流化のタイミングがお互いに異なる交流化基準電圧１１９、１２０が生成される。
【０１５４】
液晶駆動回路１２１の動作については第１の実施例と同様であるので説明を省略する。
【０１５５】
また、本実施例では、各出力の液晶駆動回路に対し、１出力毎に交流化タイミングの異なる交流化基準電圧を切り換える構成としたが、２出力毎、または複数出力で交流化基準電圧を切り換えても良い。
【０１５６】
本発明の第５の実施例について、図１１、図１２、図１３、図１４を用いて説明する。
【０１５７】
図１１は本発明の液晶表示装置を示したブロック図、図１２は液晶駆動回路のブロック図、図１３は電圧生成回路のブロック図、図１４は基準電圧と液晶駆動電圧のタイミングを示した図である。
【０１５８】
図１１において、１７０１はシステムから転送される表示データ、１７０２は制御信号群、１７０３は交流化のタイミングを示す交流化信号、１７０４は液晶駆動電圧を生成するための基準電圧を生成する電源回路、１７０５、１７０６は電源回路１７０４で生成した直流の基準電圧である。１７０７ー１から１７０７ー１０は出力数が１９２出力の液晶ドライバであり、１７０８はタイミング制御回路、１７０９はタイミング信号群、１７１０は表示データと交流化信号のデータバス、１７１１は表示のタイミングを示すタイミング信号、１７１２はラッチアドレス制御回路、１７１３はラッチアドレス制御回路１７１２で生成したラッチ信号群、１７１４はデータバス１７１０のデータを順次ラッチするラッチ回路、１７１５はラッチ回路１７１４でラッチした表示データと交流化信号のデータバス、１７１６はデータバス１７１５をタイミング信号１７１１で同時にラッチするラッチ回路、１７１７はラッチ回路１７１６でラッチした表示データと交流化信号のデータバスである。
【０１５９】
１７１８は基準電圧１７０５、１７０６を基に液晶を交流駆動するための交流基準電圧を生成する電圧生成回路、１７１９、１７２０は電圧生成回路で生成した、正極性、負極性の基準電圧である。１７２１は基準電圧１７１９、１７２０を基に表示データと交流化信号のデータバス１７１７に対応した液晶駆動電圧を生成する液晶駆動回路、１７２２は液晶駆動回路１７２１で生成した液晶駆動電圧である。１７２３は走査回路、１７２４は走査回路１７２３で順次選択されるゲート駆動信号、１７２５は液晶パネルである。
【０１６０】
図１２において、１８０１ー１から１８０１ー１９２は各出力毎の液晶駆動回路、１７１７ー１Mから１７１７ー１９２Mはデータバス１７１７の各出力の交流化信号、１７１７ー１Dから１７１７ー１９２Dは各出力の表示データである。
【０１６１】
図１３において、１９０１ー０から１９０１ー８はアンプバッファ回路、１９０２ー０から１９０２ー８は差動増幅回路である。
【０１６２】
次に、液晶駆動回路の動作について説明する。図１１において液晶ドライバ１７０７ー１から１７０７ー１０は出力数が１９２であり、液晶パネル１２５は解像度６４０×ＲＧＢ×４８０画素であるため液晶ドライバは１０個必要となる。表示データ１７０１は３画素、階調６ビットの合計１８ビット、交流化信号１７０３は３画素分の３ビットのデータが順次転送され、制御信号群１７０９から表示データ１７０１、交流化信号１７０３に同期したラッチ信号１７１３をラッチアドレス制御回路１７１２で生成し、順次データバス１７１０のデータをラッチ回路１７１４にラッチする。ラッチ回路１７１４は表示データ各６ビット、交流化信号各１ビットの１９２画素分のラッチ回路を持ち各液晶ドライバ１７０７ー１から１７０７ー１０で１水平ライン分の表示データと交流化信号を順次ラッチすることができる。
【０１６３】
ラッチ回路１７１４にラッチした表示データと交流化信号のデータバス１７１５は、走査回路１７２３のゲート選択信号１７２４に同期したタイミング信号１７１１で１水平ライン分同時にラッチ回路１７１６にラッチする。ラッチしたデータバス１７１７は液晶駆動回路１７２１に入力される。電圧生成回路１７１８では、電源回路１７０４で生成した基準電圧１７０５、１７０６から交流化の２レベルに対応したの異なる交流基準電圧１７１９、１７２０が生成され液晶駆動回路１７２１に入力される。液晶駆動回路１７２１では表示データ１７１７に対応した、交流基準電圧１７１９、１７２０を基に液晶駆動電圧１７２２が生成され、液晶パネル１７２５が駆動される。
【０１６４】
次に、電圧生成回路１７１８の動作について図１３、図１４を用いて説明する。図１３において、電源回路１７０４からのVLEV0からVLEV8の９レベルの基準電圧１７０５はそれぞれアンプバッファ回路１９０１ー０から１９０１ー８でバッファされ、差動増幅回路１９０２ー０から１９０２ー８に入力され、さらにV1L0からV1L8の基準電圧として出力される。差動増幅回路１９０２ー０から１９０２ー８では、基準電圧（VCEN）１７０６に対して基準電圧（VLEV0からVLEV8）１７０５が反転され、V2L0からV2L8の基準電圧として出力される。この関係を図１４に示す。VLEV0からVLEV8は、バッファされ基準電圧V1L0からV1L8として出力し、それぞれVCENに対して反転した基準電圧V2L0からV2L8として出力する。
【０１６５】
次に、液晶駆動回路１７２１について図１２を用いて説明する。図１２において、交流化基準電圧１７１９、１７２０は、１９２出力の各出力毎の液晶駆動回路１８０１ー１から１８０１ー１９２に入力される。液晶駆動回路１８０１ー１から１８０１ー１９２では、各出力６ビットの表示データと交流化信号のデータバス１７１７と９レベルの交流化基準電圧１７１９または１７２０から６４レベルの液晶駆動電圧を生成し、出力する。交流化信号で交流化基準電圧１７１９または１７２０を選択し、さらに表示データ６ビットの内上位３ビットで９レベルの交流化基準電圧の２レベルを選択し、表示データ下位３ビットで選択した２レベルの電圧を８等分に分圧した８レベルの電圧から１レベルを選択することで６４レベルの液晶駆動電圧を出力することができる。
【０１６６】
図１４に示すように、ｎ番目の出力端子Ｙnとｎ+1番目の出力端子Ｙn+1の交流化信号をお互いに反転することで交流化信号に対応して、出力端子Ｙnが交流化基準電圧１７１９（V1L0からV1L8）に対応した液晶駆動電圧を生成する時、出力端子Ｙn+1は交流化基準電圧１７２０（V２L0からV２L8）に対応した液晶駆動電圧を生成し、出力端子Ｙnが交流化基準電圧１７２０（V２L0からV２L8）に対応した液晶駆動電圧を生成する時、出力端子Ｙn+1は交流化基準電圧１７１９（V１L0からV１L8）に対応した液晶駆動電圧を生成する。
【０１６７】
このようにすることで、液晶ドライバは出力毎に交流化のタイミングがお互いに異なる液晶駆動電圧を生成することができ、液晶パネル１７２５を列毎反転駆動することが可能となる。さらに、表示データに同期して転送する交流化信号の設定を変えることで、２出力毎、または複数出力毎、ライン毎等に交流化のタイミングを容易に変えることができる。
【０１６８】
本発明の９レベルの基準電圧から６４階調表示を行うデータドライバを用いた第６の実施例について、図１５、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７を用いて説明する。なお、本実施例でのデータドライバは、ＬＳＩ化されているものとする。
【０１６９】
図１５は本発明の液晶表示装置を示したブロック図、図１６はデータドライバのブロック図、図１７はデータドライバの階調電圧生成回路のブロック図、図１８はデータドライバの出力回路のブロック図、図１９は出力バッファ回路の構成図、図２０は液晶印加電圧の交流タイミング図、図２１はプロセス電圧を示す図、図１５は列毎反転駆動を示す図、図２３はドット毎反転駆動を示す図である。
【０１７０】
図１５において、１０１はシステムから転送される表示データ、１０２は制御信号群、１０３は電源回路、１０４は液晶印加電圧の９レベルの基準電圧信号群、１０５は液晶印加電圧の交流化反転するための反転基準電圧、１０６は交流化のタイミングを示す交流化信号、１０７は列毎反転出力を制御する選択信号、１０８は出力回路の駆動制御を行う制御信号である。１０９−１から１０９−８は出力数が２４０出力のデータドライバであり、１１０はタイミング制御回路、１１１はタイミング信号群、１１２は表示データ、１１３は表示のタイミングを示す表示タイミング信号、１１４は基準電圧信号群１０４、反転基準電圧１０５を受けてバッファするバッファ回路、１１５、１１９はバッファ回路１１４が出力する基準電圧、反転基準電圧である。
【０１７１】
１１６は交流化信号１０６を選択信号１０７で反転か非反転の制御を行うＥＯＲ回路、１１７はＥＯＲ回路１１６が出力する交流化信号、１１８は交流化信号１０６、１１７、制御信号１０８を高耐圧プロセスの信号レベルにレベル変換するレベルシフタ回路であり、１２０は交流化信号１０６、１２１は交流化信号１１７、１２２は制御信号１０８をレベルシフタ回路１１８でレベル変換した信号である。１２３はラッチアドレス制御回路、１２４はラッチアドレス制御回路１２３で生成したラッチ信号群、１２５は表示データ１１２を順次ラッチするラッチ回路、１２６はラッチ回路１２５でラッチした表示データ、１２７は表示データ１２６を表示タイミング信号１１３で同時にラッチするラッチ回路、１２８はラッチ回路１２７でラッチした表示データである。
【０１７２】
１２９は９レベルの基準電圧１１５から６４レベルの階調電圧を生成し、表示データに対応した１レベルの階調電圧を出力する階調電圧生成回路、１３０は階調電圧生成回路１２９で生成した階調電圧、１３１は交流化信号１２０、１２１に対応して反転基準電圧１１９を基準として階調電圧１３０を反転または非反転して出力する出力回路であり、制御信号１２２で出力電流を制御する。１３２は液晶駆動電圧である。１３３は走査回路、１３４は走査回路１３３で順次選択されるゲート駆動信号、１３５は６４０ドット×４８０ラインの液晶パネルである。
【０１７３】
図１６において、９０１−１から９０１−２４０はラッチ信号１２４で表示データをラッチするそれぞれ６ビットのラッチ回路、９０２−１から９０２−２４０は表示タイミング信号１１３で同時にラッチするそれぞれ６ビットのラッチ回路、９０３は９レベルの基準電圧１１５から６４レベルの階調電圧を生成する階調電圧生成回路、９０４は階調電圧生成回路９０３で生成した６４レベルの階調電圧、９０５−１から９０５−２４０は各出力毎に表示データ１２８に対応して階調電圧９０４から１レベルを選択する選択回路、９０６−１から９０６−２４０は各出力毎に交流化信号１２０または１２１に対応して階調電圧１３０を反転基準電圧１１９を基準に反転または非反転して出力する出力回路、１３２は液晶駆動電圧である。
【０１７４】
図１８において、１１０１は反転増幅回路、１１０２は反転電圧、１１０３は選択回路、１１０４は選択回路１１０３で選択された出力電圧、１１０５は出力バッファ回路である。
【０１７５】
図１９において、１２０１は差動増幅回路、１２０２、１２０３は電流増幅回路、１２０４は電流増幅回路１２０３を制御信号１２２で有効にする選択回路である。
【０１７６】
次に、データドライバの動作について説明する。図１５においてデータドライバ１０９−１から１０９−８は出力数が２４０であり、液晶パネル１３５は解像度６４０×ＲＧＢ×４８０画素であるためデータドライバは８個必要となる。タイミング制御回路１１０では、システムから転送される３画素、各階調６ビットの合計１８ビットの表示データ１０１、水平同期信号、表示データ転送クロック等の制御信号群からデータドライバ内部の制御信号の生成やタイミング制御を行う。表示データ１０１はタイミング制御回路１１０でデータドライバ内部のタイミングに制御され表示データ１１２としてラッチ回路１２５に転送される。ラッチアドレス制御回路１２３では、タイミング制御回路１１０でデータドライバ内部のタイミングに制御された制御信号群１１１から表示データ１１２に同期したラッチ信号１２４を生成し、順次表示データ１１２をラッチ回路１２５にラッチする。
【０１７７】
ラッチ回路１２５は１出力あたり６ビット、２４０出力分のラッチ回路を持ち、データドライバ１０９−１から１０９−８で１水平ライン分の表示データを順次ラッチすることができる。ラッチ回路１２５でラッチした表示データ１２６は走査回路１３３のから出力されるゲート選択信号１３４に同期した表示タイミング信号１１３で１水平ライン分同時に、ラッチ回路１２７にラッチする。ラッチ回路１２７は１出力あたり６ビット、２４０出力分のラッチ回路を持ち、データドライバ１０９−１から１０９−８で１水平ライン分の表示データを同時にラッチすることができる。ラッチ回路１２７でラッチした表示データ１２８は階調電圧生成回路１２９に転送される。電源回路１０３では、階調電圧生成のための９レベルの基準信号１０４と階調電圧を交流化のために反転する反転基準電圧１０５を生成する。バッファ回路１１４では、電源回路１０３から入力された基準電圧１０４、反転基準電圧１０５をバッファし基準電圧１１５、反転基準電圧１１９として階調電圧生成回路１２９と出力回路に出力される。
【０１７８】
階調電圧生成回路１２９では、基準電圧１１５から６４レベルの階調電圧を生成し、各出力毎に表示データに対応した階調電圧を１レベル選択し、出力回路１３１に出力する。交流化信号１０６は、交流化のタイミングを指示する信号で、選択信号１０７は交流化のタイミングを出力毎に変えるか否かを選択する信号で、交流化信号１１７は交流化信号１０６を選択信号１０７に対応して反転または非反転した信号である。制御信号１０８は出力回路１３１の駆動制御を行う信号である。表示データ１０１、制御信号群１０２、基準電圧１０４、反転基準電圧１０５、交流化信号１０６、選択信号１０７、制御信号１０８の入力信号レベルはすべて０Ｖから５Ｖの信号レベルである。一方、液晶駆動電圧は交流駆動を行うため１５Ｖ程度が必要である。
【０１７９】
従って、液晶駆動電圧を出力する出力回路は高耐圧プロセス（１５Ｖ耐圧）を用いる必要があり、レベルシフタ１１８は交流化信号１０６、１１７、制御信号１０８を高耐圧信号レベルにレベル変換して出力回路１３１に出力する。出力回路１３１では、階調電圧１３０を交流化信号１２０、１２１に対応して、反転基準電圧１０５に対して反転または非反転して、液晶駆動電圧１３２としてバッファ出力する。走査回路１３３は、液晶パネル１３５を１ライン毎に順次選択するゲート選択信号１３４を生成し、ゲート選択信号１３４に同期して出力される液晶駆動電圧１３２により液晶パネル１３５が駆動され、正極性または負極性の６４レベルの階調電圧の内、表示データに対応した液晶駆動電圧の表示を行うことができる。
【０１８０】
次に、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図２３を用いて本発明のデータドライバの構成と動作を詳細に説明する。
【０１８１】
図１６はデータドライバ１０９−１の詳細なブロック図で、表示データ１０１はラッチアドレス制御回路１２３で生成したラッチ信号１２４で３画素毎に順次ラッチ回路１２５にラッチする。ラッチ回路１２５では、まず最初に３画素に対応した６ビットラッチ回路９０１−１、９０１−２、９０１−３に表示データ１１２がラッチされ、次に次の３画素に対応した６ビットラッチ回路９０１−４、９０１−５、９０１−６に表示データ１１２がラッチされ、同様に順次３画素毎、１８ビットの表示データをラッチし最後に６ビットラッチ回路９０１−２３８、９０１−２３９、９０１−２４０に表示データ１１２をラッチする。
【０１８２】
そして、８個のデータドライバが順次表示データをラッチし、１ライン分の表示データをラッチする。ラッチ回路１２５にラッチした表示データ１２６は表示タイミング信号１１３で１ライン分同時にラッチ回路１２７にラッチする。また、基準電圧１０４は９レベルの基準電圧であり、バッファ回路１１４でバッファして基準電圧１１５として出力される。そして、階調電圧生成回路９０３では、９レベルの基準電圧１１５から６４レベルの階調電圧を生成する。
【０１８３】
ここで図１７を用いて階調電圧生成回路９０３について詳しく説明する。階調電圧生成回路９０３は、バッファ回路１１４でバッファされた９レベルの基準電圧１１５（Ｖ８からＶ０）を抵抗素子を用いて分圧し、各基準電圧間を８分圧し、合計６４レベルの階調電圧９０４（ＶＧ６３からＶＧ０）を生成する。また、反転基準電圧１０５についてもバッファ回路１１４でバッファされ反転基準電圧１１９として出力される。
【０１８４】
再び図１６に戻り、階調電圧９０４は各出力に対応した階調電圧選択回路９０５−１から９０５−２４０に入力する。各階調電圧選択回路９０５−１から９０５−２４０では、各出力に対応した表示データ１２８に対応して表示データをデコードし、６４レベルの階調電圧９０４から１レベルを選択回路で選択し階調電圧１３０として出力される。つまり、電圧レベル０Ｖから５Ｖの基準電圧１０４から０Ｖから５Ｖの６４レベルの階調電圧９０４を生成し、その中から表示データに対応した階調電圧１３０を出力毎に選択出力する。この階調電圧１３０は同じ表示データに対して正極性、負極性に交流駆動する正極性の液晶駆動電圧に対応している。
【０１８５】
また、交流化信号１０６と選択信号１０７はＥＯＲ回路１１６に入力され、選択信号１０７が”Ｌｏｗ”レベルのとき交流化信号１０６は反転されずに出力され、選択信号１０７が”Ｈｉｇｈ”レベルのとき交流化信号１０６は反転されて出力される。つまり、交流化信号１１７は、選択信号１０７が”Ｌｏｗ”レベルのとき交流化信号１０６と同じ信号で、選択信号１０７が”Ｈｉｇｈ”レベルのとき交流化信号１０６の反転信号となる。制御信号１０８は出力回路９０６−１から９０６−２４０の駆動電流の制御を指示する信号である。交流化信号１０６、１１７、制御信号１０８は、液晶駆動電圧レベル（５Ｖから−１０Ｖ）で動作する出力回路１３１の信号レベルに電圧を合わせるためレベルシフタ回路１１８でレベルシフトされ、それぞれ交流化信号１２０、１２１、制御信号１２２として出力される。
【０１８６】
出力回路１３１では、各出力に対応した出力回路９０６−１から９０６−２４０で、正極性の階調電圧１３０、反転基準電圧１１９、交流化信号１２０、１２１と制御信号１２２が入力され、交流化信号に対応して反転基準電圧１１９を基準に階調電圧１３０を反転または非反転して出力し、液晶パネルを駆動する。ここで図１８を用いて、出力回路９０６−１について詳しく説明する。出力回路９０６−１は反転増幅回路１１０１、選択回路１１０３、出力バッファ回路１１０５から構成されており、正極性の階調電圧１３０が反転増幅回路１１０１で反転基準電圧１１９に対して反転され反転電圧１１０２として出力される。この反転電圧１１０２は、正極性の階調電圧１３０を反転したものであり、同じ表示データに対して正極性、負極性に交流駆動する負極性の液晶駆動電圧に対応している。
【０１８７】
そして、階調電圧１３０と反転電圧１１０２は交流化信号１２０に対応して選択回路１１０３でどちらか一方が選択され出力電圧１１０４として出力され、出力バッファ回路１１０５でバッファされ液晶パネル１３５を駆動する。図２０を用いて交流出力電圧のタイミングについて詳しく説明する。交流化信号１２０、１２１はそれぞれデータドライバ出力の偶数番目出力、奇数番目出力に１出力おきに対応している。従って、選択信号１０７を”Ｈｉｇｈ”レベルにすると交流化信号１２０、１２１は互いに反転した信号となるため、偶数番目出力と奇数番目出力では互いに交流化のタイミングが異なる。つまり、偶数番目出力が正極性の出力のとき、奇数番目出力は負極性の出力、逆に偶数番目出力が負極性の出力のとき、奇数番目出力は正極性の出力となる。また、選択信号１０７を”Ｌｏｗ”レベルにすると交流化信号１２０、１２１は同極性の信号となるため、偶数番目出力と奇数番目出力では交流化のタイミングが同じになる。つまり、偶数番目出力が正極性の出力のとき、奇数番目出力も正極性の出力、逆に偶数番目出力が負極性の出力のとき、奇数番目出力も負極性の出力となる。そして、正極性、負極性の階調電圧は反転基準電圧１１９（Ｖｃｅｎ）に対称に反転している。
【０１８８】
また、図１９に出力バッファ回路の構成図を示す。出力バッファ回路１１０５は出力電圧１１０４を差動増幅回路１２０１で受けて、液晶パネル１３５を駆動するために電流増幅回路１２０２、１２０３で電流を増幅して出力するボルテージフォロア回路である。制御信号１２２は電流増幅回路１２０３を制御する信号で、制御信号１２２を”Ｈｉｇｈ”レベルにすることで電流増幅回路１２０３を有効にし、電流増幅回路１２０２と合わせて大電流を出力することができ、制御信号１２２を”Ｌｏｗ”レベルにすることで電流増幅回路１２０３を無効にし、電流増幅回路１２０２のみで電流を出力することができる。これにより、大出力電流が必要な期間は、電流増幅回路１２０２、１２０３で電流増幅を行い、大出力電流が必要でない期間は、電流増幅回路１２０３を無効にし電流増幅回路１２０２のみで電流増幅することで、電流増幅回路での消費電力を小さくすることができる。
【０１８９】
さらに、図１５、図１６のデータドライバの点線で囲んだ回路は、高耐圧プロセス（耐圧１５Ｖ）であり、その他の回路部分は低耐圧プロセス（耐圧５Ｖ）である。図２１に示すように、入力信号は全て低耐圧プロセスの動作範囲である５ＶからＧＮＤとすることで、タイミング制御回路１１０、ラッチアドレス制御回路１２３、ラッチ回路１２５、１２７、階調電圧生成回路１２９をゲート長の小さい低耐圧プロセスとし、出力回路１３１のみをゲート長の大きな高耐圧プロセスとすることでチップ面積を小さくすることができる。現在、低耐圧プロセス（耐圧５Ｖから３Ｖ程度）は最新の微細プロセスであるゲート長１．０μｍから０．６μｍ程度であり、高耐圧プロセス（耐圧３０Ｖから１０Ｖ程度）はゲート長５μｍから２μｍ程度である。
【０１９０】
従って、低耐圧プロセスより高耐圧プロセスの方が、同程度の能力の素子では、素子面積が数倍大きくなる。また、一般に出力回路は、静電破壊やラッチアップ対策のため低耐圧プロセスであってもゲート長が大きく設計する。従って、本実施例のデータドライバのように出力回路のみを高耐圧プロセスを用いることで、低耐圧プロセスのデータドライバに比べチップ面積の増加を極力小さくすることができ低価格化を図ることができる。
【０１９１】
以上述べた本実施例のデータドライバを用いた液晶ディスプレイでは、図２２に示すようにデータドライバを液晶パネルの片側に配置した場合でも、列毎反転駆動が可能となり、高画質表示を行うことができる。また、図２３に示すように、ライン毎に交流化することで列毎反転駆動が可能となり、さらなる高画質表示を行うことができる。さらに、選択信号１０７の設定を変えることで共通電極駆動にも対応できる。
【０１９２】
また、本実施例では、データドライバとして２４０出力のデータドライバについて説明したが、１９２出力や１６０出力のデータドライバについても、ラッチアドレス制御回路やラッチ回路を出力数に対応した構成にすることで容易に実現できる。また、プロセスの耐圧についても、本実施例では低耐圧プロセスを５Ｖ耐圧、高耐圧プロセスを１５Ｖ耐圧として説明したが、低耐圧プロセスについては５Ｖ耐圧から３Ｖ耐圧等の、高耐圧プロセスについては３０Ｖ耐圧から１０Ｖ耐圧等のプロセスを用いた場合についても本実施例と同様な効果を得ることができる。
【０１９３】
次に、本実施例の走査ドライバについて、図２４、図２５、図２６、図２７を用いて説明する。図２４、図２５はデータドライバ、走査ドライバの動作電圧レベルを示す図で、図２６、図２７はレベルシフト回路の構成図である。
【０１９４】
図２４に示すように、データドライバと走査ドライバの動作電圧レベルは異なる。走査ドライバから出力されるゲート選択信号は液晶パネルのＴＦＴの特性から、データドライバから出力する液晶印加電圧に対して上下に約３Ｖ程度大きな電圧を与える必要がある。走査ドライバのデジタル信号の動作レベルはＶＣＣ−ＶＤＤ間の５Ｖであるため、データドライバと走査ドライバのデジタル系の入力信号の電圧レベルに差が生じる。従来の液晶パネルではデジタル系の信号レベルをデータドライバの信号レベルとし、信号本数の少ない走査ドライバの入力信号は外付け回路でレベルシフトして信号レベルを合わせ走査ドライバに入力していた。これは液晶ディスプレイの周辺回路規模を大きくする要因となっていた。
【０１９５】
本実施例では、走査ドライバの入力信号の入力段にレベルシフト回路を内蔵することで、周辺回路の回路規模の削減を可能とする。図２６はレベルシフト回路の構成例である。図２６において、１９０１は反転増幅回路を用いた１信号のレベルシフト回路、１９０２は入力信号、１９０３は反転増幅する反転基準電圧、１９０４は入力信号１９０２を反転してレベルシフトした信号である。このレベルシフト回路１９０１では、入力信号の電圧レベルに合わせて反転基準信号１９０３を設定することで、種々の入力電圧レベルに対応することができる。また、図２７はレベルシフト回路の他の構成例である。図２７において、２００１はレベルシフト回路、２００２は入力信号、２００３は入力信号２００２を非反転してレベルシフトした信号、２００４、２００５はインバータ回路である。
【０１９６】
インバータ回路２００４はスレシュホルド電圧を入力信号レベルの真ん中に設定し、振幅レベルはＶＣＣ−ＶＳＳである。インバータ回路２００５の振幅レベルはＶＣＣ−ＶＳＳである。このレベルシフト回路２００１では、レベルシフト回路１９０１のように基準電圧が必要でなく、反転、非反転のレベルシフトした信号を出力することができる。
【０１９７】
また、図２５に示すように、入力信号をＶＣＣ−ＶＳＳレベルにレベルシフトして、ＶＣＣ−ＶＳＳの振幅レベルで回路動作を行うことでも周辺回路の回路規模の削減が可能である。これは走査ドライバの入力信号の入力段に、スレシュホルド電圧を入力信号レベルの真ん中に設定したインバータ回路を設けることで実現可能である。
【０１９８】
以上、本実施例では、データドライバに関しても、９本の液晶基準電圧１０４はデータドライバの入力段にバッファ回路を内蔵しているため、駆動電流が少なく電源回路１０３の回路規模を小さくすることができる。
【０１９９】
本発明の９レベルの基準電圧から６４階調表示を行うデータドライバを用いた第７の実施例について、図１５、図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７、図２８、図２９、図３０を用いて説明する。本実施例は、第６の実施例と階調電圧生成回路が異なり、他の回路は同様である。なお、第６の実施例と同様、本実施例でもデータドライバはＬＳＩ化されているものとする。
【０２００】
図２８はデータドライバのブロック図、図２９はデータドライバの階調電圧生成回路のブロック図、図３０はデータドライバの出力回路のブロック図である。
【０２０１】
図２８において、２１０１−１から２１０１−２４０は各出力毎に表示データ１２８に対応して基準電圧１１５から１レベルを選択する選択回路、２１０２−１から２１０２−２４０は各出力毎に交流化信号１２０または１２１に対応して階調電圧１３０を反転基準電圧１１９を基準に反転または非反転して出力する出力回路、１３２は液晶駆動電圧である。
【０２０２】
図２９において、２２０１は表示データ１２８をデコードするデコーダ、２２０２はデコーダ２２０１でデコードした表示データ上位３ビットのデコード信号、２２０３はデコーダ２２０１でデコードした表示データ下位３ビットのデコード信号、２２０４はデコード信号２２０２で９レベルの基準電圧１１５の内Ｖ８からＶ１の８レベルから１レベルを選択する選択回路、２２０５はデコード信号２２０２で９レベルの基準電圧１１５の内Ｖ７からＶ０の８レベルから１レベルを選択する選択回路、２２０６、２２０７はそれぞれ選択回路２２０４、２２０５で選択した選択電圧、２２０８は選択電圧２２０６、２２０７の電圧間を８個の抵抗素子で８分圧する分圧回路、２２０９は分圧回路２２０８で分圧された８レベルの階調電圧、２２１０はデコード信号２２０３で８レベルの階調電圧２２０９から１レベルを選択する選択回路である。
【０２０３】
図３０において、２３０１は非反転増幅回路、２３０２は反転増幅回路、２３０３は非反転増幅回路２３０１で増幅した正転電圧、２３０４は反転増幅回路２３０２で増幅した反転電圧、２３０５は選択回路である。
【０２０４】
次に、データドライバの動作について説明する。図１５においてデータドライバ１０９−１から１０９−８は出力数が２４０であり、液晶パネル１３５は解像度６４０×ＲＧＢ×４８０画素であるためデータドライバは８個必要となる。タイミング制御回路１１０では、システムから転送される３画素、各階調６ビットの合計１８ビットの表示データ１０１、水平同期信号、表示データ転送クロック等の制御信号群からデータドライバ内部の制御信号の生成やタイミング制御を行う。表示データ１０１はタイミング制御回路１１０でデータドライバ内部のタイミングに制御され表示データ１１２としてラッチ回路１２５に転送される。ラッチアドレス制御回路１２３では、タイミング制御回路１１０でデータドライバ内部のタイミングに制御された制御信号群１１１から表示データ１１２に同期したラッチ信号１２４を生成し、順次表示データ１１２をラッチ回路１２５にラッチする。
【０２０５】
ラッチ回路１２５は１出力あたり６ビット、２４０出力分のラッチ回路を持ち、データドライバ１０９−１から１０９−８で１水平ライン分の表示データを順次ラッチすることができる。ラッチ回路１２５でラッチした表示データ１２６は走査回路１３３のから出力されるゲート選択信号１３４に同期した表示タイミング信号１１３で１水平ライン分同時に、ラッチ回路１２７にラッチする。ラッチ回路１２７は１出力あたり６ビット、２４０出力分のラッチ回路を持ち、データドライバ１０９−１から１０９−８で１水平ライン分の表示データを同時にラッチすることができる。ラッチ回路１２７でラッチした表示データ１２８は階調電圧生成回路１２９に転送される。電源回路１０３では、階調電圧生成のための９レベルの基準信号１０４と階調電圧を交流化のために反転する反転基準電圧１０５を生成する。
【０２０６】
バッファ回路１１４では、電源回路１０３から入力された基準電圧１０４、反転基準電圧１０５をバッファし基準電圧１１５、反転基準電圧１１９として階調電圧生成回路１２９と出力回路に出力される。階調電圧生成回路１２９では、基準電圧１１５から６４レベルの階調電圧を生成し、各出力毎に表示データに対応した階調電圧を１レベル選択し、出力回路１３１に出力する。交流化信号１０６は、交流化のタイミングを指示する信号で、選択信号１０７は交流化のタイミングを出力毎に変えるか否かを選択する信号で、交流化信号１１７は交流化信号１０６を選択信号１０７に対応して反転または非反転した信号である。制御信号１０８は出力回路１３１の駆動制御を行う信号である。表示データ１０１、制御信号群１０２、基準電圧１０４、反転基準電圧１０５、交流化信号１０６、選択信号１０７、制御信号１０８の入力信号レベルはすべて０Ｖから５Ｖの信号レベルである。
【０２０７】
一方、液晶駆動電圧は交流駆動を行うため１５Ｖ程度が必要である。従って、液晶駆動電圧を出力する出力回路は高耐圧プロセス（１５Ｖ耐圧）を用いる必要があり、レベルシフタ１１８は交流化信号１０６、１１７、制御信号１０８を高耐圧信号レベルにレベル変換して出力回路１３１に出力する。出力回路１３１では、階調電圧１３０を交流化信号１２０、１２１に対応して、反転基準電圧１０５に対して反転または非反転して、液晶駆動電圧１３２としてバッファ出力する。走査回路１３３は、液晶パネル１３５を１ライン毎に順次選択するゲート選択信号１３４を生成し、ゲート選択信号１３４に同期して出力される液晶駆動電圧１３２により液晶パネル１３５が駆動され、正極性または負極性の６４レベルの階調電圧の内、表示データに対応した液晶駆動電圧の表示を行うことができる。
【０２０８】
次に、図２８、図２９、図３０、図２０、図２１、図２２、図２３を用いて本発明のデータドライバの構成と動作を詳細に説明する。
【０２０９】
図２８はデータドライバ１０９−１の詳細なブロック図で、表示データ１０１はラッチアドレス制御回路１２３で生成したラッチ信号１２４で３画素毎に順次ラッチ回路１２５にラッチする。ラッチ回路１２５では、まず最初に３画素に対応した６ビットラッチ回路９０１−１、９０１−２、９０１−３に表示データ１１２がラッチされ、次に次の３画素に対応した６ビットラッチ回路９０１−４、９０１−５、９０１−６に表示データ１１２がラッチされ、同様に順次３画素毎、１８ビットの表示データをラッチし最後に６ビットラッチ回路９０１−２３８、９０１−２３９、９０１−２４０に表示データ１１２をラッチする。
【０２１０】
そして、８個のデータドライバが順次表示データをラッチし、１ライン分の表示データをラッチする。ラッチ回路１２５にラッチした表示データ１２６は表示タイミング信号１１３で１ライン分同時にラッチ回路１２７にラッチする。また、基準電圧１０４は９レベルの基準電圧であり、バッファ回路１１４でバッファして基準電圧１１５として出力される。また、反転基準電圧１０５についてもバッファ回路１１４でバッファされ反転基準電圧１１９として出力される。
【０２１１】
基準電圧１１５は各出力に対応した階調電圧生成回路２１０１−１から２１０１−２４０に入力する。各階調電圧生成回路２１０１−１から２１０１−２４０では、各出力に対応した表示データ１２８と基準電圧１１５から表示データに対応した階調電圧を生成し階調電圧１３０として出力する。
【０２１２】
ここで、図２９を用いて階調電圧生成回路２１０１について詳しく説明する。６４階調を表わす６ビット表示データ１２８はデコーダ２２０１で、上位３ビットと下位３ビットをそれぞれ独立してデコードし、上位３ビットの８本のデコード信号２２０２は選択回路２２０４、２２０５に入力し、下位３ビットの８本のデコード信号２２０３は選択回路２２１０に入力する。選択回路２２０４では９レベルの基準電圧１１５（Ｖ８からＶ０）の内Ｖ８からＶ１の８レベルから１レベルをデコード信号２２０２に対応して選択し、２２０５では９レベルの基準電圧１１５（Ｖ８からＶ０）の内Ｖ７からＶ０の８レベルから１レベルをデコード信号２２０２に対応して選択する。選択回路２２０４、２２０５でそれぞれ選択される選択電圧２２０６、２２０７の組合せはＶ８−Ｖ７、Ｖ７−Ｖ６、Ｖ６−Ｖ５、Ｖ５−Ｖ４、Ｖ４−Ｖ３、Ｖ３−Ｖ２、Ｖ２−Ｖ１、Ｖ１−Ｖ０とする。
【０２１３】
そして、分圧回路２２０８では選択電圧２２０６、２２０７の電圧間を８分圧し、選択電圧間に８レベルの階調電圧を生成する。選択回路２２１０では、分圧回路で生成した８レベルの階調電圧２２０９をデコード信号２２０３に対応して１レベルを選択し、階調電圧１３０として出力する。このように、選択電圧２２０６、２２０７の８組の組合せとそれぞれを８分圧することで合計６４レベルの階調電圧を生成することができる。つまり、電圧レベル０Ｖから５Ｖの基準電圧１０４から０Ｖから５Ｖの６４レベルの階調電圧を生成し、その中から表示データに対応した階調電圧１３０を出力毎に選択出力する。この階調電圧１３０は同じ表示データに対して正極性、負極性に交流駆動する正極性の液晶駆動電圧に対応している。
【０２１４】
また、交流化信号１０６と選択信号１０７はＥＯＲ回路１１６に入力され、選択信号１０７が”Ｌｏｗ”レベルのとき交流化信号１０６は反転されずに出力され、選択信号１０７が”Ｈｉｇｈ”レベルのとき交流化信号１０６は反転されて出力される。つまり、交流化信号１１７は、選択信号１０７が”Ｌｏｗ”レベルのとき交流化信号１０６と同じ信号で、選択信号１０７が”Ｈｉｇｈ”レベルのとき交流化信号１０６の反転信号となる。制御信号１０８は出力回路２１０２−１から２１０２−２４０の駆動電流の制御を指示する信号である。交流化信号１０６、１１７、制御信号１０８は、液晶駆動電圧レベル（５Ｖから−１０Ｖ）で動作する出力回路１３１の信号レベルに電圧を合わせるためレベルシフタ回路１１８でレベルシフトされ、それぞれ交流化信号１２０、１２１、制御信号１２２として出力される。
【０２１５】
出力回路１３１では、各出力に対応した出力回路２１０２−１から２１０２−２４０で、正極性の階調電圧１３０、反転基準電圧１１９、交流化信号１２０、１２１と制御信号１２２が入力され、交流化信号に対応して反転基準電圧１１９を基準に階調電圧１３０を反転または非反転して出力し、液晶パネルを駆動する。ここで図３０を用いて、出力回路２１０２−１について詳しく説明する。出力回路２１０２−１は非反転増幅回路２３０１、反転増幅回路２３０２、選択回路２３０５から構成されている。正極性の階調電圧１３０が非反転増幅回路２３０１で増幅され正転電圧２３０３として出力され、反転増幅回路２３０２で反転基準電圧１１９に対して反転され反転電圧２３０４として出力される。
【０２１６】
この反転電圧１１０２は、正極性の階調電圧１３０を反転したものであり、同じ表示データに対して正極性、負極性に交流駆動する負極性の液晶駆動電圧に対応している。そして、正転電圧２３０３と反転電圧２３０４は交流化信号１２０に対応して選択回路２３０５でどちらか一方が選択され出力電圧１３２として出力され、液晶パネル１３５を駆動する。図２０を用いて交流出力電圧のタイミングについて詳しく説明する。交流化信号１２０、１２１はそれぞれデータドライバ出力の偶数番目出力、奇数番目出力に１出力おきに対応している。従って、選択信号１０７を”Ｈｉｇｈ”レベルにすると交流化信号１２０、１２１は互いに反転した信号となるため、偶数番目出力と奇数番目出力では互いに交流化のタイミングが異なる。
【０２１７】
つまり、偶数番目出力が正極性の出力のとき、奇数番目出力は負極性の出力、逆に偶数番目出力が負極性の出力のとき、奇数番目出力は正極性の出力となる。また、選択信号１０７を”Ｌｏｗ”レベルにすると交流化信号１２０、１２１は同極性の信号となるため、偶数番目出力と奇数番目出力では交流化のタイミングが同じになる。つまり、偶数番目出力が正極性の出力のとき、奇数番目出力も正極性の出力、逆に偶数番目出力が負極性の出力のとき、奇数番目出力も負極性の出力となる。そして、正極性、負極性の階調電圧は反転基準電圧１１９（Ｖｃｅｎ）に対称に反転している。
【０２１８】
さらに、第６の実施例と同様に図１５、図２８のデータドライバの点線で囲んだ回路は、高耐圧プロセス（耐圧１５Ｖ）であり、その他の回路部分は低耐圧プロセス（耐圧５Ｖ）である。図２１に示すように、入力信号は全て低耐圧プロセスの動作範囲である５ＶからＧＮＤとすることで、タイミング制御回路１１０、ラッチアドレス制御回路１２３、ラッチ回路１２５、１２７、階調電圧生成回路１２９をゲート長の小さい低耐圧プロセスとし、出力回路１３１のみをゲート長の大きな高耐圧プロセスとすることでチップ面積を小さくすることができる。現在、低耐圧プロセス（耐圧５Ｖから３Ｖ程度）は最新の微細プロセスであるゲート長１．０μｍから０．６μｍ程度であり、高耐圧プロセス（耐圧３０Ｖから１０Ｖ程度）はゲート長５μｍから２μｍ程度である。
【０２１９】
従って、低耐圧プロセスより高耐圧プロセスの方が、同程度の能力の素子では、素子面積が数倍大きくなる。また、一般に出力回路は、静電破壊やラッチアップ対策のため低耐圧プロセスであってもゲート長を大きく設計する。従って、本実施例のデータドライバのように出力回路のみを高耐圧プロセスを用いることで、低耐圧プロセスのデータドライバに比べチップ面積の増加を極力小さくすることができ低価格化を図ることができる。
【０２２０】
以上述べた本実施例のデータドライバを用いた液晶ディスプレイでは、第６の実施例と同様に、図２２に示すようにデータドライバを液晶パネルの片側に配置した場合でも、列毎反転駆動が可能となり、高画質表示を行うことができる。また、図２３に示すように、ライン毎に交流化することで列毎反転駆動が可能となり、さらなる高画質表示を行うことができる。さらに、選択信号１０７の設定を変えることで共通電極駆動にも対応できる。
【０２２１】
また、本実施例では、データドライバとして２４０出力のデータドライバについて説明したが、１９２出力や１６０出力のデータドライバについても、ラッチアドレス制御回路やラッチ回路を出力数に対応した構成にすることで容易に実現できる。また、プロセスの耐圧についても、本実施例では低耐圧プロセスを５Ｖ耐圧、高耐圧プロセスを１５Ｖ耐圧として説明したが、低耐圧プロセスについては５Ｖ耐圧から３Ｖ耐圧等の、高耐圧プロセスについては３０Ｖ耐圧から１０Ｖ耐圧等のプロセスを用いた場合についても本実施例と同様な効果を得ることができる。
【０２２２】
また、本実施例の走査ドライバについては第６の実施例と同様に入力信号の入力段に図２６、図２７に示したレベルシフト回路を設けることで、周辺回路の回路規模を小さくすることができる。
【０２２３】
また、本実施例でも第６の実施例と同様に、データドライバに関しても、９本の液晶基準電圧１０４はデータドライバの入力段にバッファ回路を内蔵しているため、駆動電流が少なく電源回路１０３の回路規模を小さくすることができる。
【０２２４】
第６、第７の実施例では６４階調のデータドライバにについて述べたが、表示データを１画素あたり６ビットから８ビットにし、ラッチ回路の構成を構成を１出力当たり８ビットとし、階調電圧生成回路の構成を２５６階調に対応するように変えることで、２５６階調やその他の階調数のデータドライバに対しても容易に実現することができる。
【０２２５】
さらに、上述した第６、第７の実施例の低消費電力化と、小チップサイズ化を実現する出力回路の例を、図３１、図３２を用いて説明する。図３１は出力波形のタイミングを示す図、図３２は出力回路のブロック図である。
【０２２６】
上述の第６、第７の実施例では、１出力ごとに正転，反転アンプ回路１組が必要であった。これに対し、この図３２の例では、正転，反転アンプ回路１組を２出力で共有することで、チップサイズを小さくすることができる。
【０２２７】
図３２において、セレクタ３８０１は、階調電圧１３０−１〜１３０−２４０のなかから、隣合う出力に対応した階調電圧を選択する。
【０２２８】
正転アンプ回路および反転アンプ回路３８０２は、セレクタ３８０１で選択した階調電圧を、反転または正転し出力する。これらの動作を、出力端子Ｙ１，Ｙ２を例に採って詳細に説明する。
【０２２９】
セレクタ３８０１−１は、出力端子Ｙ１に対応した階調電圧１３０−１と、出力端子Ｙ２に対応した階調電圧１３０−２とのうちのいずれかを選択し、正転アンプ回路３８０２−１に出力する。同様に、セレクタ３８０１−２は、出力端子Ｙ１に対応した階調電圧１３０−１と、出力端子Ｙ２に対応した階調電圧１３０−２とのうちのいずれかを選択し、反転アンプ回路３８０２−２に出力する。
【０２３０】
また、セレクタ３８０３−１は、正転アンプ回路３８０２−１の出力と反転アンプ回路３８０２−２の出力とのうちのいずれか選択し、該選択した方の出力を、出力端子Ｙ１に出力する。同様に、セレクタ３８０３−２は、正転アンプ回路３８０２−１の出力と反転アンプ回路３８０２−２の出力とのうちのいずれか選択し、該選択した方の出力を、出力端子Ｙ２にそれぞれ出力する。
【０２３１】
セレクタ３８０１，３８０３による選択状態は、交流化信号１０６に同期して切り替わる選択信号３８００５によって制御されている。出力端子Ｙ１に階調電圧１３０−１が正転出力されるときには、出力端子Ｙ２には階調電圧１３０−２が反転基準電圧１１９に対して反転出力される。逆に、出力端子Ｙ１に階調電圧１３０−１が反転基準電圧１１９に対して反転出力される時には、出力端子Ｙ２には階調電圧１３０−２が正転出力される。このように動作することで、隣合う出力端子ごとに交流タイミングが逆になっている液晶駆動電圧を出力することができる。
【０２３２】
さらに、図３１に示すように、液晶印加電圧を出力する前に、イコライズ期間を設ける。該イコライズ期間には、スイッチ回路３８０４−１〜３８０４−２４４０で出力をハイインピーダンス状態にし、隣合う出力端子をスイッチ回路３８０５−１〜３３８０５−２４０を通じて接続する。これにより、液晶パネルのデータ線上に存在する正極性，負極性の電荷で、１０Ｖレベルへのプリチャージ動作を補助することができる。つまり、液晶パネル内の残留電荷を利用することで液晶駆動電力を低減できる。
【０２３３】
本発明第８の実施例について、図３３、図３４、図３５、図３６、図３７、図３８、図３９、図４０、図４１、図４２、図４３、図４４、図４５、図４６、図４７を用いて説明する。
【０２３４】
本実施例は、９レベルの基準電圧を用いて６４階調表示を行うデータドライバを使用した液晶表示装置である。
【０２３５】
本実施例の液晶表示装置は、図３３に示すとおり、大きく分けて、液晶表示コントローラ１０１と、走査回路１０５と、電源回路１０７と、データドライバ１０９と、６４０×３（R、G、B）×４８０ドットでの表示が可能な液晶パネル１１１と、から構成されている。
【０２３６】
動作概要を説明する。
【０２３７】
液晶表示コントローラ１０１は、液晶ドライバ用に、システムから入力される表示データ、表示同期信号１０２のタイミング制御を行なった上で、表示データと表示同期信号１０３としてデータドライバ１０９に転送する。なお、表示データ１０３は、１画素当たり階調６ビットを割り当てた、３画素分づつの合計１８ビットのデータである。また、同様に、液晶コントローラ１０１は、システムから入力される表示データ，同期信号１０２から、表示データ，同期信号１０４を生成して走査回路１０５へ出力する。
【０２３８】
電源回路１０７は、９種類の電圧レベルの電圧からなる基準電圧１０８を発生し、データドライバ１０９に出力している。データドライバ１０９は、該基準電圧１０８に基づいて階調表示用に６４階調の電圧を生成する。そして、表示データに対応して、出力ごとにいずれかを選択し、液晶パネル１１１へ液晶駆動電圧１１０として出力する。
【０２３９】
これと並行して走査回路１０５は、該表示データ，同期信号１０４に従って、液晶パネル１１１を構成しているゲート線の内の一本を順次選択してゆく。これにより、データドライバ１０９の出力している液晶駆動電圧１１０は、その時選択状態にされているゲート線に対応する行の画素にのみ印加されることとなる。走査回路１０５が選択するゲートを順次変更してゆくことで（すなわち、走査することで）、液晶パネル１１１全体に画像が表示されることになる。
【０２４０】
次に、上記各部ごとにその構成および動作を詳細に説明する。
【０２４１】
まず、データドライバ１０９について説明する。
【０２４２】
データドライバ１０９は、液晶表示コントローラ１０１等から入力される表示データ，表示同期信号１０３，基準電圧１０８に基づいて、液晶駆動電圧１１０を生成し、これを液晶パネル１１１に出力するものである。該データドライバ１０９は、２４０本の出力を有するデータドライバ１１２を８個備えて構成される。なお、各データドライバ１１２を、その配置位置に応じて、データドライバ１１２−１，データドライバ１１２−２，・・・，データドライバ１１２−８と呼ぶ場合がある。
【０２４３】
該データドライバ１１２は、図３３，図３４に示すとおり、タイミング制御回路１１３、入力バッファ回路１１７、ラッチアドレス制御回路１２３、ラッチ回路１２５、ラッチ回路１２７、階調電圧生成回路１２９、出力回路１３１から、構成されている。
【０２４４】
タイミング制御回路１１３は、表示データ，同期信号１０３のタイミングを制御することで、タイミング信号群１１４、表示データ１１５、ライン表示同期信号１１６を生成し、これらを、ラッチアドレス制御回路１２３などへ出力するものである。なお、表示データ，同期信号１０３は、表示データ１１０１と、制御信号１１０２とが含まれている。ライン表示同期信号１１６は、ゲート選択信号１０６に同期したものである。
【０２４５】
ラッチアドレス制御回路１２３は、タイミング信号群１１４から、表示データ１１５に同期したラッチ信号１２４を生成するものである。
【０２４６】
ラッチ回路１２５は、表示データ１１５を順次ラッチするものである。該ラッチ回路１２５は、ラッチ信号１２４で、表示データ１１５をラッチするそれぞれ６ビットのラッチ回路１１０７を２４０個含んで構成されている。以下ラッチ回路１１０７をその配置位置に応じて、ラッチ回路１１０７−１，ラッチ回路１１０７−２等と呼ぶ。該ラッチ回路１２５は、ラッチした表示データを、表示データ１２６として出力している。
【０２４７】
ラッチ回路１２７は、表示データ１２６をライン表示同期信号１１６でラッチして、これを表示データ１２８として出力するものである。該ラッチ回路１２７は、それぞれが６ビットのラッチ回路１１０８を、２４０個備えて構成されている。各ラッチ回路１１０８は、ライン表示同期信号１１６で同時にラッチ動作を行うようになっている。
【０２４８】
入力バッファ１１７は、アンプバッファ回路１１０５と、レベルシフト回路１１０６とからなる。
【０２４９】
アンプバッファ回路１１０５は、電源回路１０７が生成する基準電圧１０８に含まれている９レベルの基準電圧１１０３を一旦バッファした後、基準電圧１１８として階調電圧生成回路１２９へ出力するものである。また、反転基準電圧１１０４を一旦バッファした後、反転基準電圧１１９として出力回路１３１へ出力している。既に述べたとおり、基準電圧１１０３に含まれている９レベルの電圧は、０Ｖから５Ｖの範囲内にある。
【０２５０】
レベルシフト回路１１０６は、制御信号群１１０２に含まれている交流化信号および出力駆動制御信号の電圧レベルを、低耐圧レベル（５Ｖ〜０Ｖ）から、液晶駆動電圧レベルである高耐圧レベル（５Ｖ〜−１０Ｖ）に変換するものである。そして、該変換後の交流化信号を、互いに極性の異なる２つの交流化信号１２０、１２１として出力するものである。また、変換後の出力駆動制御信号を、制御信号１２２として出力回路１３１に出力するものである。
【０２５１】
階調電圧生成回路１２９は、９レベルの基準電圧１１８から６４レベルの階調電圧を生成するとともに、この中から表示データに対応した１レベルを選択し、これを階調電圧１３０として出力するものである。該階調電圧生成回路１２９は、階調電圧生成回路１１０９と、２４０個の選択回路１１１１と、からなる。
【０２５２】
階調電圧生成回路１１０９は、９レベルの基準電圧１１８から６４レベルの階調電圧１１１０を生成するものである。図３５に示すとおり、該階調電圧生成回路１１０９は、抵抗素子によって各基準電圧１１８（Ｖ８〜Ｖ０）間を８分圧することで、合計６４レベルの階調電圧１１１０（ＶＧ６３〜ＶＧ０）を生成している。
【０２５３】
選択回路１１１１は、図３６に示すとおり、表示データ１２８の内容に応じて、６４レベルの階調電圧１１１０（ＶＧ０〜ＶＧ６３）の中から各出力毎に１レベルを選択し、該選択した階調電圧を階調電圧１３０として出力するものである。
【０２５４】
この階調電圧１３０は、正極性の液晶駆動電圧に対応している。
【０２５５】
図３４における出力回路１３１は、交流化信号１２０，１２１に従いつつ、反転基準電圧１１９を基準として階調電圧１３０を反転または非反転して出力するものである。該出力回路１３１は、制御信号１２２に従ってその出力電流を変更する出力回路１１１２を２４０個備えて構成される。該出力回路１１１２は、交流化信号１２０（または交流化信号１２１）に従いつつ、反転基準電圧１１９を基準として、各出力毎に階調電圧１３０を反転または非反転して出力するものである。該出力回路１１１２は、図３７に示すとおり、反転増幅回路１４０１と、選択回路１４０３と、出力バッファ回路１４０５とから構成されている。
【０２５６】
反転増幅回路１４０１は、正極性の階調電圧１３０を、反転基準電圧１１９に対して反転し、反転電圧１４０２として出力する。該反転電圧１４０２は、負極性の液晶駆動電圧に対応したものである。
【０２５７】
選択回路１４０３は、階調電圧１３０と反転電圧１４０２とのうちのいずれか一方を交流化信号１２０に従って選択し、該選択した方を出力電圧１４０４として出力バッファ回路１４０５へ出力するようになっている。
【０２５８】
出力バッファ回路１４０５は、出力電圧１４０４の電流を増幅して出力するボルテージフォロア回路である。該出力バッファ回路１４０５は、電流増幅後の信号を、液晶駆動電圧１３２として液晶パネル１１１に出力している。該出力バッファ１４０５は、図３８に示すとおり、差動増幅回路１５０１と、電流増幅回路１５０２，１５０３と、選択回路１５０４とからなる。
【０２５９】
出力バッファ１４０５は、差動増幅回路１５０１によって出力電圧１４０４を受け、その電流を電流増幅回路１５０２，１５０３で増幅して出力するようになっている。
【０２６０】
電流増幅回路１５０３はレベルシフト回路１１０６（図３４参照）を通じて入力される制御信号１２２に従って動作している。制御信号１２２が”Ｌｏｗ”レベルになると、電流増幅回路１５０３は無効になる。この場合には、電流増幅回路１５０２のみで電流を出力する。制御信号１２２が”Ｈｉｇｈ”レベルになると、電流増幅回路１５０３は有効になる。従って、この場合には、電流増幅回路１５０３および電流増幅回路１５０２によって大電流を出力することができる。従って、大出力電流が必要な期間には、電流増幅回路１５０２および電流増幅回路１５０３によって電流増幅を行い、大出力電流が必要でない期間には、電流増幅回路１５０３を無効にし電流増幅回路１５０２のみで電流増幅する。これにより、電流増幅回路での消費電力を小さくすることを可能としている。
【０２６１】
なお、交流駆動を行うためには、液晶駆動電圧としては１５Ｖ程度が必要である。従って、該出力回路１３１としては高耐圧プロセス（１５Ｖ耐圧）を用いる必要がある。
【０２６２】
次に、データドライバ１０９の動作を説明する。
【０２６３】
図３３において、液晶表示コントローラ１０１は、システムからの表示データ、表示同期信号１０２を、液晶ドライバ用にタイミング制御を行なう。そして、データドライバ１０９に１８ビットの表示データ，表示同期信号１０３として転送する。
【０２６４】
タイミング制御回路１１３は、表示データ，同期信号１０３を、データドライバ１０９内部の表示データ、タイミング制御信号に制御される。
【０２６５】
データドライバ１０９のラッチ回路１２５（図３４参照）は、２４０画素分の表示データ１１５を、３画素分づつ８０回に分けて、ラッチ信号１２４で順次ラッチする。つまり、まず最初に、３画素に対応したラッチ回路１１０７−１，１１０７−２，１１０７−３が、表示データ１１５をラッチする。続いて、次の３画素に対応したラッチ回路１１０７−４，１１０７−５，１１０７−６が、これに続く表示データ１１５をラッチする。これ以降のラッチ回路１１０７−７〜１１０７−２４０も、同様に順次３画素分づつ、１８ビットの表示データ１１５をラッチしてゆく。このようにデータドライバ１１２−１〜１１２−８によって、合計１９２０画素、１ライン分の表示データがラッチされる。
【０２６６】
ラッチ回路１２７は、ライン表示同期信号１１６で１水平ライン分の表示データ１２６を同時にラッチする。ラッチ回路１２７は、ラッチした表示データ１２６を、表示データ１２８として階調電圧生成回路１２９に転送する。
【０２６７】
これと並行して、電源回路１０７（図３３参照）は、基準電圧１０８を生成している。基準電圧１０８には、階調電圧生成のための９レベルの基準電圧１１０３と、と階調電圧を交流化のために反転するのに用いられる反転基準電圧１１０４が含まれている（図３４参照）。
【０２６８】
図３４における入力バッファ回路１１７では、電源回路１０７から入力された基準電圧１１０３を、バッファアンプ回路１１０５がバッファし、基準電圧１１８として階調電圧生成回路１２９に出力する。同様に、反転基準電圧１１０４についてもバッファアンプ回路１１０５がバッファし、反転基準電圧１１９として出力回路１３１に出力する。
【０２６９】
さらに、入力バッファ回路１１７では、レベルシフト回路１１０６が、制御信号１０３中の交流化信号１１０２の電圧レベルを、液晶駆動レベルに合わせるように変換し、互いに極性の反転した交流化信号１２０，１２１を生成する。そして、これを出力回路１３１へ出力する。制御信号１０３中の出力制御信号についても同様に電圧レベルを変換した後、出力駆動制御信号１２２として出力回路１３１へ出力する。
【０２７０】
階調電圧生成回路１２９の階調電圧生成回路１１０９は、９レベルの基準電圧１１８から６４レベルの階調電圧１１１０を生成する。電圧選択回路１１１１は、この中から、表示データ１２８に対応した階調電圧１１１０を各出力毎に１レベル選択し、それぞれ階調電圧１３０として出力回路１３１に出力する。
【０２７１】
出力回路１３１は、階調電圧１３０を交流化信号１２０、１２１に従いつつ、反転基準電圧１０５を基準として反転または非反転する。液晶駆動電圧１３２として出力する。なお、該液晶駆動電圧１３２の極性については、後ほど図４１を用いて詳細に説明する。
【０２７２】
ところで、走査回路１０５は、表示同期信号１０４の水平同期信号に同期して１ライン毎に順次ゲート駆動信号１０６を生成し出力している。該ゲート駆動信号１０６によって、液晶パネル１１１のゲート線が１ライン順次選択状態とされている。従って、ゲート駆動信号１０６に同期して出力される液晶駆動電圧１３２は、その時選択状態とされているライン上の画素に印加されることとなる。つまり、液晶パネル１１１が駆動され、正極性または負極性の６４レベルの階調電圧の内、表示データに対応した液晶駆動電圧の表示を行うことができる。
【０２７３】
次に、表示データの取り込み動作を、図３９を用いて改めて詳細に説明する。
【０２７４】
表示データ１１０１（図３４参照）は、データ同期クロック（ＣＬ２）に同期してタイミング制御回路１１３に入力される。ラッチクロック１２４（ラッチクロック１〜８０）は、ラッチアドレス制御回路１２３によって、ドライバ有効信号（ＥＩＯ）と、ＣＬ２とに同期して生成されている。なお、データ同期クロック（ＣＬ２）は、制御信号１１０２中に含まれているものである。
【０２７５】
表示データ１１５は、ラッチ回路１２５（ラッチ回路１１０７−１〜１１０７−２４０）によって、順次３画素毎にラッチされる。
【０２７６】
１ライン分の表示データがラッチ回路１２５によってラッチされると、ラッチ回路１２７は、該１ライン分の表示データを、ライン表示同期信号１１６（ＣＬ１）で同時にラッチする。そして、最終的には、このラッチ回路１２７のラッチした表示データに対応した液晶駆動電圧が、出力回路１３１から出力される。
【０２７７】
次に、階調電圧、交流出力電圧の電圧レベルとタイミングを、図４０、図４１を用いて詳しく説明する。
【０２７８】
図４０はデータドライバ１１２に入力される液晶駆動電圧の基準電圧１１０３と、その出力電圧（液晶駆動電圧１３２）との関係を示した図である。
【０２７９】
基準電圧１１０３（Ｖ８〜Ｖ０）の電圧レベルは、５Ｖ〜０Ｖの範囲にある。各レベルの基準電圧１１０３は階調電圧生成回路１１０９によって分圧され、６４レベルの階調電圧１３０（ＶＧ６３〜ＶＧ０）が生成される。該階調電圧１３０の電圧レベルも５Ｖ〜０Ｖの範囲内にある。
【０２８０】
階調電圧１３０（ＶＧ６３〜ＶＧ０）は、出力回路１３１において、反転基準電圧１１９（Ｖｃｅｎ）を基準に反転（ＶＬ６３〜ＶＬ０）されて、あるいは、非反転（ＶＨ６３〜ＶＨ０）で、液晶駆動電圧１３２として出力される。
【０２８１】
ＶＨ６３〜ＶＨ０の電圧レベルは、階調電圧１３０（ＶＧ６３〜ＶＧ０）と同レベルの５Ｖ〜０Ｖの範囲にある。ＶＬ６３〜ＶＬ０の電圧レベルは、反転基準電圧１１９（Ｖｃｅｎ）を０Ｖから−５Ｖの範囲に設定することで、０Ｖから−１０Ｖの範囲内となる。従って、階調電圧生成回路１２９までを低耐圧回路とし、図３４中点線で囲んだ回路部分（すなわち、出力回路１３１，入力バッファ１１７）のみを高耐圧回路とすることができる。さらに、低耐圧回路から高耐圧回路へ信号レベルを変換するレベルシフト回路が、交流化信号と出力駆動制御信号の２本の信号線の分だけでよい。
【０２８２】
次に、データドライバ１０９の出力する液晶駆動電圧１３２の極性について、図４１を用いて説明する。
【０２８３】
交流化信号１２０は、データドライバ１０９の奇数番目の出力に対応している。一方、交流化信号１２１は、データドライバ１０９の偶数番目の出力に対応している。また、交流化信号１２１は、交流化信号１２０とは極性が異なっている。従って、データドライバ１０９の出力は、偶数番目の出力と、奇数番目の出力とで、互いに交流化のタイミングが異なる。偶数番目の出力が正極性となっているときには、奇数番目の出力は負極性の出力となっている。逆に偶数番目の出力が負極性となっている時には、奇数番目の出力は正極性となっている。
【０２８４】
現在、低耐圧プロセス（耐圧５Ｖ〜３Ｖ程度）は、ゲート長が１．０μｍ〜０．５μｍ程度の最新の微細プロセスである。これに対し、高耐圧プロセス（耐圧３０Ｖ〜１０Ｖ程度）は、ゲート長が５μｍ〜２μｍ程度である。従って、能力が同程度の素子について考えた場合、高耐圧プロセスの素子は、その素子面積が低耐圧プロセスの素子の数倍大きくなる。また、出力回路に低耐圧プロセスを採用している場合でも、静電破壊やラッチアップ対策のために、そのゲート長を大きく設計するのが通常である。図４０に示すように、本実施例では入力信号の電圧レベルを全て低耐圧プロセスの動作範囲（５Ｖ〜０Ｖ（ＧＮＤ））内としているため、高耐圧プロセスにする必要があるのは、出力回路１３１および入力バッファ１１７のみである。図３３、図３４中、データドライバの点線で囲んだ回路部分は、高耐圧プロセス（耐圧１５Ｖ）である。その他の回路部分は低耐圧プロセス（耐圧５Ｖ）である。従って、本実施例のデータドライバ１１２は、従来の低耐圧プロセスのデータドライバに比べても、チップ面積の増加を極力小さくすることができる。これは、低価格化につながる。
【０２８５】
なお、ここでの説明では低耐圧プロセスを５Ｖ耐圧、高耐圧プロセスを１５Ｖ耐圧として説明したが、低耐圧プロセスについては５Ｖ耐圧から３Ｖ耐圧等の、高耐圧プロセスについては３０Ｖ耐圧から１０Ｖ耐圧等のプロセスを用いた場合についても本実施例と同様な効果を得ることができる。
【０２８６】
本実施例のデータドライバを用いた液晶ディスプレイでは、図４２のごとく、データドライバを液晶パネルの片側に配置した場合でも、列毎反転駆動が可能となり、高画質表示を行うことができる。ここで言う”列毎反転駆動”とは、交流駆動のタイミングを、液晶パネル上の画素１列ごとに反転する駆動法である。
【０２８７】
また、図４３に示すように、液晶パネル上において隣り合う４つの画素で交流駆動タイミングを反転するドット毎反転駆動が可能となり、さらなる高画質表示を行うことができる。ここでいう”ドット毎反転駆動”とは、交流駆動のタイミングを、液晶パネル上において隣り合う４つの画素間で反転する駆動法である。該駆動法においては、全ての画素についてその上下左右に隣接する画素と交流駆動のタイミングが反転している。
【０２８８】
さらに、列毎反転駆動、ドット毎反転駆動では、図４４に示すとおり、液晶パネル駆動時の電流の向きが隣り合う画素で逆となる。また、対向電極の電流の向きも隣り合う画素で、逆方向となる。従って、両者がその影響を互いに、打ち消し合うことで対向電極の電圧レベルが安定するため高画質表示が可能となる。
【０２８９】
本実施例では、出力を２４０本有するデータドライバ１１２を採用していた。しかし、データドライバの出力数は、これに限定されるものではない。出力数が、１９２本、１６０本のデータドライバも、ラッチアドレス制御回路１２３等を、該出力の本数に対応した構成にすることで容易に実現できる。
【０２９０】
また、本実施例では６４階調のデータドライバについて述べたが、表示データを１画素あたり８ビット構成とするとともに、ラッチ回路の構成を１出力当たり８ビットに、また、階調電圧生成回路の構成を２５６階調に対応するように変えることで、２５６階調やその他の階調数のデータドライバに対しても容易に実現することができる。
【０２９１】
次に、本実施例８の走査回路１０５の構成および動作を、図４５、図４６、図４７を用いて説明する。
【０２９２】
図４６に示すとおり、走査ドライバ１０５の出力するゲート選択信号（ゲート駆動信号１０６）としては、液晶パネルのＴＦＴの特性から、データドライバ１１２の出力する液晶印加電圧１３２よりも上下に約３Ｖ程度大きな電圧を与える必要がある。一方、走査ドライバ１０５のデジタル信号の動作レベルは、ＶＣＣ−ＧＮＤＳ間の５Ｖである。そのため、データドライバ１１２への入力信号と、走査ドライバ１０５のデジタル系への入力信号とでは、その電圧レベルに差がある。従来の液晶パネルではデジタル信号の電圧レベルを、データドライバの電圧レベルに合わせていた。そして、走査ドライバへ入力されるデジタル信号については、外付けの回路によってレベルシフトすることで、該走査ドライバの電圧レベルに合わせていた。しかし、このような外付けの回路を使用することは、液晶ディスプレイの周辺回路規模が大きくなる要因となっていた。本実施例では、走査ドライバ１０５の入力段にレベルシフト回路を内蔵することで、周辺回路の回路規模の削減を可能としている。
【０２９３】
本実施例の走査回路１０５は、図４５に示すとおり、レベルシフト回路２２０２、シフトレジスタ２２０４、ゲート駆動回路２２０６からなる。
【０２９４】
レベルシフト回路２２０２は、図４７に示すとおり、インバータ回路２４０４、２４０５等を含んで構成されている。インバータ回路２４０４は、スレシュホルド電圧を入力信号レベルの真ん中に設定されており、その出力信号の振幅レベルはＶＣＣ−ＶＳＳである。インバータ回路２４０５の振幅レベルはＶＣＣ−ＶＳＳである。表示同期信号２２０３は、入力信号１０４を非反転してレベルシフトしたものである。
【０２９５】
走査回路１０５の動作を説明する。
【０２９６】
図４５において、レベルシフト回路２２０２は、表示同期信号１０４の電圧レベルを変換して、表示同期信号２２０３としてシフトレジスタ２２０４に出力する。シフトレジスタ２２０４は、該表示同期信号２２０３（水平同期信号）に同期してシフト動作することで、シフト出力信号２２０５を生成し出力している。ゲート駆動回路２２０６には、電源電圧２２０１が入力されている。この電源電圧２２０１には、ゲートを選択状態とするためのオンレベルの電圧と、ゲートを非選択状態とするためのオフレベルの電圧と、が含まれている。ゲート駆動回路２２０６は、該電源電圧２２０１を用いてゲート駆動信号１０６を生成する。ゲート駆動回路２２０６は、該ゲート駆動信号１０６を、シフト出力信号２２０５に同期して、１ライン毎に順次生成している。
【０２９７】
本実施例ではデータドライバ１１２へ入力する液晶基準電圧１０８が直流の電圧でよいため、電源回路１０７にはアンプバッファが不要である。従って、電源回路１０７の回路規模を小さくすることが可能である。
【０２９８】
次に、本発明の第９の実施例について、図４８、図４９、図５０、図５１、図５２、図５３、図５４を用いて説明する。本実施例は、９レベルの基準電圧から６４階調表示を行うデータドライバを用いたものである。
【０２９９】
本実施例の液晶表示装置は、大きく分けて、液晶表示コントローラ２５０１と、走査回路２５０５と、電源回路２５０７と、データドライバ２５１０と、６４０×３（Ｒ、Ｇ、Ｂ）×４８０ドットの液晶パネル２５１２と、から構成されている。
【０３００】
動作概要を説明する。
【０３０１】
液晶表示コントローラ２５０１は、システムから入力される表示データ、表示同期信号２５０２を、液晶ドライバ用にタイミング制御した上で、表示データ，表示同期信号２５０３としてデータドライバ２５１０に転送する。また、同様に、液晶コントローラ２５０１は、システムから入力される表示データ，同期信号２５０２から、表示データ，同期信号２５０４を生成して走査回路２５０５へ出力する。なお、表示データ２５０３は、１画素当たり階調６ビットを割り当てた、３画素分づつの合計１８ビットのデータである。
【０３０２】
電源回路２５０７は、９種類の電圧レベルの電圧からなる基準電圧２５０９を発生し、データドライバ２５１０に出力している。データドライバ２５１０は、該基準電圧２５０９に基づいて階調表示用に６４階調の電圧を生成する。そして、表示データに応じていずれかの電圧を出力ごとに選択し、これを液晶駆動電圧２５１１として液晶パネル２５１２へ出力する。
【０３０３】
これと並行して走査回路２５０５は、表示データ，同期信号２５０４に従って、ゲート駆動信号２５０６を出力することで、液晶パネル２５１２を構成しているゲート線の内の一本を順次選択してゆく。これにより、データドライバ２５１０の出力している液晶駆動電圧２５１１は、その時選択状態にされているゲート線に対応する行の画素にのみ印加されることとなる。走査回路２５０５が選択するゲートを順次変更してゆくことで（すなわち、走査することで）、液晶パネル２５１２全体に画像が表示されることになる。
【０３０４】
次に、上記各部ごとにその構成および動作を詳細に説明する。
【０３０５】
まず、データドライバ２５１０の詳細を説明する。
【０３０６】
データドライバ２５１０は、２４０本の出力を有するデータドライバ２５１３を、８個備えて構成されている。以下、各データドライバ２５１３をその配置位置に応じて、データドライバ２５１３−１、データドライバ２５１２−２等と呼ぶ。他の回路部分についても同様の呼び方をする。
【０３０７】
各データドライバ２５１３は、図４９に示すとおり、タイミング制御回路２５１４と、電圧生成回路２５１８と、ラッチアドレス制御回路２５２１と、ラッチ回路２５２３と、ラッチ回路２５２５と、レベルシフト回路２５２７と、液晶駆動回路２５２９とからなる。
【０３０８】
タイミング制御回路２５１４は、表示データ，表示同期信号２５０３（表示データ２６０１，制御信号２６０２）に基づいて、タイミング信号２５１５、表示データ２５１６、ライン表示同期信号２５１７を生成出力するものである。
【０３０９】
ラッチアドレス制御回路２５２１は、タイミング信号群２５１５を基に、ラッチ信号２５２２を生成するものである。
【０３１０】
ラッチ回路２５２３は、ラッチ信号２５２２に従って、表示データ２５１６を３画素分づつ順次ラッチするためのものである。ラッチ回路２５２３は、図４９に示すとおり、１出力あたり６ビットのラッチ回路２６０３を、２４０個備えて構成されている。データドライバ２５１０はデータドライバ２５１３を８個備えているため、データドライバ２５１０全体では、１水平ライン分（１９２０画素分）の表示データを順次ラッチ可能となっている。
【０３１１】
ラッチ回路２５２５は、ラッチ回路２５２３から出力されてくる１ライン分の表示データ２５２４を、ライン表示同期信号２５１７に従って同時にラッチするものである。ラッチ回路２５２５は、１出力あたり６ビットのラッチ回路２６０４を、２４０個備えて構成されている。該ラッチ回路２５２５は、ラッチした表示データを、表示データ２５２６として、レベルシフト回路２５２７へ出力している。
【０３１２】
レベルシフト回路２５２７は、各出力６ビットの表示データ２５２６の電圧レベルを、液晶駆動電圧レベルにまでシフトするためのものである。該レベルシフト回路２５２７は、レベルシフト回路２６０５を２４０個備えて構成されている。該レベルシフト回路２５２７は、電圧レベルをシフトした後の表示データを、表示データ２５２８として液晶駆動回路２５２９へ出力している。
【０３１３】
電圧生成回路２５１８は、直流の９レベルの基準電圧２５０９と、反転基準電圧２５０８と、制御信号２６０２中の交流化信号とから、交流の交流化基準電圧２５１９，２５２０を生成するためのものである。交流化基準電圧２５１９と、交流化基準電圧２５２０とは、共に交流化されているが、その交流化のタイミングは互いに反転したものとされている。なお、基準電圧２５０９、反転基準電圧２５０８は、電源回路２５０７によって生成されているものである（図４８参照）。該電圧生成回路２５１８は、図５１に示すとおり、アンプバッファ回路２８０１、差動増幅回路２８０２、選択回路２８０３、選択回路２８０４からなる。
【０３１４】
アンプバッファ回路２８０１は、電源回路２５０７からの９レベルの基準電圧２５０９（ＶＬＥＶ０〜ＶＬＥＶ８）を一旦バッファした後、選択回路２８０３に出力するものである。
【０３１５】
差動増幅回路２８０２は、基準電圧２５０９（ＶＬＥＶ０〜ＶＬＥＶ８）を、反転基準電圧２５０８（ＶＣＥＮ）を基準として反転し、出力するものである。この反転の様子を図５２に示す。ＶＬＥＶ０〜ＶＬＥＶ８を、ＶＣＥＮを基準として反転したものが、ＶＬＥＶ０ＩＮＶ〜ＶＬＥＶ８ＩＮＶである。
【０３１６】
図５１において、選択回路２８０３，２８０４は、それぞれ、アンプバッファ回路２８０１の出力と差動増幅回路２８０２の出力とのうちのいずれか一方を、制御信号２６０２中の交流化信号に従って選択し、出力するものである。但し、選択回路２８０３には、交流化信号（制御信号２６０２）がそのまま入力されているのに対し、選択回路２８０４には、交流化信号（制御信号２６０２）を反転したものが入力されるようになっている。従って、選択回路２８０３によって選択出力される交流化基準電圧２５１９（Ｖ１ＲＶ０〜Ｖ１ＲＶ８）と、選択回路２８０４によって選択出力される交流化基準電圧２５２０（Ｖ２ＲＶ０〜Ｖ２ＲＶ８）とでは、交流化のタイミングが異なっている。例えば、図５２に示すとおり、交流化信号（Ｍ）がハイレベルとなっている時には、交流化基準電圧２５１９（Ｖ１ＲＶ０〜Ｖ１ＲＶ８）としては、ＶＬＥＶ０ＩＮＶ〜ＶＬＥＶ８ＩＮＶの中から選択されたものが出力される。一方、交流化基準電圧２５２０（Ｖ２ＲＶ０〜Ｖ２ＲＶ８）としては、ＶＬＥＶ０〜ＶＬＥＶ８の中から選択されたものが出力される。逆に、交流化信号（Ｍ）がロウレベルとなっている時には、交流化基準電圧２５１９（Ｖ１ＲＶ０〜Ｖ１ＲＶ８）としては、それぞれＶＬＥＶ０〜ＶＬＥＶ８の中から選択されたものが出力される。交流化基準電圧２５２０（Ｖ２ＲＶ０〜Ｖ２ＲＶ８）としては、ＶＬＥＶ０ＩＮＶ〜ＶＬＥＶ８ＩＮＶの中から選択されたものが出力される。
【０３１７】
図４９において、液晶駆動回路２５２９は、交流化基準電圧２５１９，２５２０を基に、表示データ２５２８に対応した液晶駆動電圧２５３０を生成出力するものである。該液晶駆動回路２５２９は、交流化基準電圧２５１９，２５２０を基に表示データ２５２８に対応した液晶駆動電圧を生成する液晶駆動回路２６０６を、２４０個備えて構成されている。該液晶駆動回路２６０６は、図５０に示すとおり、デコーダ２７０１と、選択回路２７０４と、選択回路２７０５と、分圧回路２７０８と、選択回路２７１０と、アンプバッファ回路２７１１とから構成されている。
【０３１８】
デコーダ２７０１は、表示データ２５２８をデコードするものである。デコーダ２７０１は、デコード結果の上位３ビットを、デコード信号２７０２として選択回路２７０４，２７０５へ出力している。また、デコード結果の下位３ビットを、デコード信号２７０３として選択回路２７１０へ出力している。
【０３１９】
選択回路２７０４は、９レベルの交流化基準電圧２５１９のうちのＶ８〜Ｖ１の８レベルから、デコード信号２７０２に従って１レベルを選択するものである。選択回路２７０４は、選択したレベルの電圧を選択電圧２７０６として分圧回路２７０８へ出力している。一方、選択回路２７０５は、交流化基準電圧２５１９のうちのＶ７〜Ｖ０の８レベルから、デコード信号２７０２に従って１レベルを選択し、該選択したレベルの電圧を選択電圧２７０７として分圧回路２７０８へ出力するものである。選択回路２７０４，２７０５は、選択電圧２７０６と選択電圧２７０７との組合せが、８種類（Ｖ８−Ｖ７、Ｖ７−Ｖ６、Ｖ６−Ｖ５、Ｖ５−Ｖ４、Ｖ４−Ｖ３、Ｖ３−Ｖ２、Ｖ２−Ｖ１、Ｖ１−Ｖ０）のうちのいずれかとなるように動作するようになっている。
【０３２０】
分圧回路２７０８は、選択電圧２７０６と選択電圧２７０７との間の電圧を８分圧し、８レベルの階調電圧２７０９として出力するものである。該分圧回路２７０８は、該分圧を８個の抵抗素子で行っている。
【０３２１】
選択回路２７１０は、デコード信号２７０３に従って、８レベルの階調電圧２７０９の中から１レベルを選択し出力するものである。
【０３２２】
次に、データドライバ２５１０の動作を、図４８を用いて説明する。ここでの説明は６４階調表示に関する動作に重点をおいて行う。
【０３２３】
タイミング制御回路２５１４は、液晶表示コントローラ２５０１から入力される表示データ，同期信号２５０３を、データドライバ内部の表示データ、タイミング制御信号に合わせて制御し、タイミング信号群２５１５、表示データ２５１６として、ラッチアドレス制御回路２５２１，ラッチ回路２５２３に出力している。なお、該信号２５０３は、表示データ２６０１と、制御信号２６０２とからなるものである（図４９参照）。
【０３２４】
ラッチアドレス制御回路２５２１は、表示データ２５１６に同期したラッチ信号２５２２を、上述のタイミング信号群２５１５から生成する。
【０３２５】
各ラッチ回路２５２３はそれぞれ、ラッチ信号２５２２に従って、表示データ２５１６を２４０画素分、３画素づつ８０回に分けて順次ラッチする。つまり、ラッチ回路２５２３では、まず表示データ２５１６の最初の３画素分を、ラッチ回路２６０３−１，２６０３−２，２６０３−３が、それぞれ６ビットづつラッチする。続いて、次の３画素の表示データ２５１６に対応したラッチ回路２６０３−４，２６０３−５，２６０３−６が、それぞれ６ビットづつラッチする。ラッチ回路２６０３−７〜２６０３−２４０も同様に、三個づつが順次表示データをラッチしてゆくことで、合計８個のデータドライバ２５１３全体では１水平ライン分（１９２０画素分）の表示データをラッチする。各ラッチ回路２５２３は、このようにしてラッチした表示データを表示データ２５２４として出力する。
【０３２６】
ラッチ回路２５２５は、この表示データ２５２４をライン表示同期信号２５１７で１ライン分同時にラッチする。そして、ラッチした表示データを、表示データ２５２６として、レベルシフト回路２５２７に転送する。なお、ライン表示同期信号２５１７は、走査回路２５０５から出力されるゲート駆動信号２５０６に同期したものである。
【０３２７】
レベルシフト回路２５２７のレベルシフト回路２６０５は、各出力６ビットの表示データ２５２６の電圧レベルを、液晶駆動電圧レベルにまでレベルシフトし、表示データ２５２８として液晶駆動回路２５２９に転送する。
【０３２８】
電圧生成回路２５１８は、直流の９レベルの基準電圧２５０９と、反転基準電圧２５０８と、同期信号２５０３の交流化信号とから、交流化のタイミングが互いに反転されている交流の交流化基準電圧２５１９と交流化基準電圧２５２０とを生成し、これらを液晶駆動回路２５２９へ出力している。なお、交流化基準電圧２５１９は、データドライバ２５１３の出力のうちの奇数番目の出力に、一方、交流化基準電圧２５２０は偶数番目の出力に対応している。従って、交流出力のタイミングは、各出力端子毎に反転している。
【０３２９】
液晶駆動回路２５２９は、交流化基準電圧２５１９，２５２０から、６４レベルの階調電圧を生成する。つまり、分圧回路２７０８（図５０参照）は、選択電圧２７０６、２７０７の電圧間を８分圧し、各選択電圧間に８レベルの階調電圧を生成する。選択回路２７１０は、分圧回路２７０８が生成した８レベルの階調電圧２７０９のなかから、デコード信号２７０３に応じて１レベルを選択する。アンプバッファ回路２７１１は、これをバッファして液晶駆動電圧２５３０（液晶駆動電圧２５１１）として出力する。このように、選択電圧２７０６、２７０７の８組の組合せとそれぞれを８分圧することで合計６４レベルの階調電圧を生成することができる。
【０３３０】
ところで、以上述べたデータドライバの動作と並行して、走査回路２５０５は、表示同期信号２５０４の水平同期信号に同期して、１ライン毎に順次ゲート駆動信号２５０６を生成している。そして、該ゲート駆動信号２５０６によって、液晶パネル２５１２のゲート線が１ラインづつ、順次、選択状態とされている。
【０３３１】
上述の液晶駆動電圧２５３０は、ゲート駆動信号２５０６に同期して出力されている。従って、液晶駆動電圧２５１１およびゲート選択信号２５０６によって液晶パネル２５１２が駆動され、正極性または負極性の６４レベルの階調電圧の内、表示データに対応した液晶駆動電圧の表示を行うことができる。このようにすることで、６４レベルの液晶駆動電圧を出力毎に交流のタイミングを反転して出力することができる。
【０３３２】
表示データの取り込み動作については第８の実施例と同様である（図３９参照）。
【０３３３】
液晶駆動電圧２５３０の交流化のタイミングを図５３に示した。液晶駆動電圧２５３０として出力される電圧は、偶数番目の出力と奇数番目の出力とで、その交流化のタイミングがお互いに反転している。また、各出力の電圧レベルは、６４種類の電圧レベルのなかから当該出力に対応する表示データに対応したものとなっている。
【０３３４】
本実施例では図５４に示すように、液晶パネルの電圧輝度特性のダイナミックレンジが正極性、負極性を合わせて５Ｖ以上あるため、図４８、図４９のデータドライバ中の点線で囲んだ回路部分は、高耐圧プロセス（耐圧１５Ｖ）である。その他の回路部分は低耐圧プロセス（耐圧５Ｖ）である。図４０に示したように、全ての入力信号を、低耐圧プロセスの動作範囲（ここでは、５Ｖ〜ＧＮＤ）内とすることで、液晶駆動回路２５２９等のみを高耐圧プロセスとするだけでよい。これにより、チップ面積を小さくすることができる。つまり、本実施例のデータドライバ２５１３のように出力回路のみに高耐圧プロセスを用いることで、低耐圧プロセスのデータドライバに比べて、チップ面積の増加を極力小さくして、低価格化を図ることができる。
【０３３５】
以上述べた本実施例のデータドライバを用いた液晶ディスプレイでは、図４２、図４３のごとく、データドライバを液晶パネルの片側に配置した場合でも、列毎反転駆動、ドット毎反転駆動が可能となり、高画質表示を行うことができる。
【０３３６】
また、本実施例では、データドライバとして２４０本の出力を備えたデータドライバについて説明したが、その出力数については特に限定されない。例えば、出力を１９２本，１６０本備えたデータドライバについても、ラッチアドレス制御回路やラッチ回路を該出力本数に対応した構成にすることで容易に実現できる。
【０３３７】
本実施例では６４階調のデータドライバについて述べた。しかし、表示データを１画素あたり６ビットから８ビットにし、ラッチ回路の構成を構成を１出力当たり８ビットとし、階調電圧生成回路の構成を２５６階調に対応するように変えることで、２５６階調やその他の階調数のデータドライバに対しても容易に実現することができる。
【０３３８】
また、プロセスの耐圧についても、本実施例では低耐圧プロセスを５Ｖ耐圧、高耐圧プロセスを１５Ｖ耐圧として説明した。しかし、低耐圧プロセスとして例えば５Ｖ耐圧〜３Ｖ耐圧を、また、高耐圧プロセスとして例えば３０Ｖ耐圧〜１０Ｖ耐圧のプロセスを用いた場合についても、本実施例と同様な効果を得ることができる。
【０３３９】
また、本実施例の走査回路２５０５は、第８の実施例と同様のものである。該走査回路２５０５は、入力信号の入力段にレベルシフト回路を内蔵することで、周辺回路の回路規模の削減を可能である。
【０３４０】
本実施例では、データドライバ２５１０に入力する９レベルの液晶基準電圧２５０９が、直流のレベル電圧である。従って、電源回路２５０７の回路規模を小さくすることが可能である。
【０３４１】
次に本発明の第１０の実施例を図５５、図５６、図５７、図５８、図５９を用いて説明する。
【０３４２】
該第１０の実施例は、液晶として、図５９に示すように液晶パネルの電圧輝度特性のダイナミックレンジが正極性、負極性を合わせて５Ｖ以下となるものを用いている。データドライバとしては、９レベルの基準電圧から６４階調表示を行うものを用いている。本実施例で用いているデータドライバは、全ての回路部分を低耐圧回路とすることができ、レベルシフト回路が不要となっている。なお、液晶駆動動作自体は、上述の第９の実施例と同様である。
【０３４３】
本実施例の液晶表示装置は、図５５に示すとおり、大きく分けて、液晶表示コントローラ３２０１と、走査回路３２０５と、電源回路３２０７と、データドライバ３２１０と、６４０×３（Ｒ、Ｇ、Ｂ）×４８０ドットの液晶パネル３２１２とから構成されている。
【０３４４】
液晶コントローラ３２０１は、システムから入力される表示データ，表示同期信号３２０２に基づいて、表示データ，表示同期信号３２０３を生成し、これをデータドライバ３２１０へ出力している。また、同様に、表示同期信号３２０４を生成し、これを走査回路３２０５へ出力している。
【０３４５】
電源回路３２０７は、基準電圧３２０９、反転基準電圧３２０８を生成し、データドライバ３２１０へ出力している。なお、直流の９レベルの基準電圧３２０９は、階調電圧生成に用いられるものである。また、反転基準電圧３２２０８は、階調電圧を交流化のために反転する際の基準となる電圧である。
【０３４６】
データドライバ３２１０は、基準電圧３２０９および反転基準電圧３２１０を用いて、表示データ，表示同期信号３２０３に対応した液晶駆動電圧３２１１を生成し、これを液晶パネル３２１２へ出力する。
【０３４７】
一方、これと並行して、走査回路３２０５は、表示同期信号３２０４に従って、ゲート駆動信号３２０６を生成し、これを液晶パネル３２１２へ出力する。これにより液晶パネル３２１２のゲート線は、順次選択状態とされてゆく（走査）。その結果、液晶パネル３２１２の各画素には、表示データに対応した液晶駆動電圧３２１１が印加され、画像が表示されることとなる。
【０３４８】
以下、各部ごとにその構成および動作を詳細に説明する。
【０３４９】
先ずデータドライバ３２１０について説明する。
【０３５０】
データドライバ３２１０は、液晶パネル３２１２の上側に配置されたそれぞれが２４０出力のデータドライバ３２１３を８個備えて構成されている。該データドライバ３２１３は、図５６に示すとおり、タイミング制御回路３２１４と、電圧生成回路３２１８と、ラッチアドレス制御回路３２２１と、ラッチ回路３２２３と、ラッチ回路３２２５と、液晶駆動回路３２２７とを含んで構成されている。
【０３５１】
タイミング制御回路３２１４は、液晶表示コントローラ３２０１から入力される表示データ，表示同期信号３２０３（これは表示データ３３０１および交流化信号３３０２からなる）のタイミング制御を行って、タイミング信号群３２１５、ライン表示同期信号３２１７、表示データ３２１６として、ラッチアドレス制御回路３２２１等へ出力する構成となっている。なお、ライン表示同期信号３２１７は、走査回路３２０５から出力されるゲート選択信号３２０６に同期している。表示データ３２１６は、各画素６ビットづつの３画素分（合計１８ビット）で構成されている。
【０３５２】
ラッチアドレス制御回路３２２１は、タイミング信号３２１５に基づいて、ラッチ信号３２２２を生成するものである。
【０３５３】
ラッチ回路３２２３は、表示データ３２１６を２４０画素分、順次ラッチするものである。該ラッチ回路３２２３は、ラッチ信号３２２２で表示データ３２１６をラッチする、それぞれ１出力当たり６ビットのラッチ回路３３０３を、２４０個備えている。該ラッチ回路３２２３は、ラッチした表示データを表示データ３２２４としてラッチ回路３２２５へ出力する構成となっている。
【０３５４】
各ラッチ回路３２２５は、表示データ３２２４をライン表示同期信号３２１７で同時にラッチするものである。該ラッチ回路３２２５は、ライン表示同期信号３２１７で同時にラッチするそれぞれ６ビットのラッチ回路３３０４を２４０個備えている。ラッチ回路３２２５は、ラッチした表示データを表示データ３２２６として液晶駆動回路３２２７へ出力する構成となっている。
【０３５５】
電圧生成回路３２１８は、電源回路３２０７（図５５参照）から入力される反転基準電圧３２０８および９レベルの液晶駆動電圧の基準電圧３２０９から、基準電圧３２１９，３２２０を生成するものである。なお、基準電圧３２１９，３２２０は、ともに交流化された９レベルの電圧である。但し、両基準電圧３２１９，３２２０は、互いに交流化のタイミングが異なっている。基準電圧３２１９は、奇数番目の出力に対応した液晶駆動回路３３０５に入力されている。一方、基準電圧３２２０は、偶数番目の出力に対応した液晶駆動回路３３０５に入力されている。従って、交流出力のタイミングは、各出力端子ごとに反転している。なお、本実施例の電圧生成回路３２１８は、基本的には、第９の実施例の電圧生成回路２５１８と同様な構成（図５１参照）である。但し、本実施例１０においては、電圧生成回路３２１８の全ての回路部分の電圧レベルを、低耐圧電圧レベルとしている。
【０３５６】
液晶駆動回路３２２７は、基準電圧３２１９，３２２０を基に、表示データ３２２６に対応した液晶駆動電圧３２２８を生成するものである。該液晶駆動回路３２２７は、生成した液晶駆動電圧３２２８を、液晶駆動電圧３２１１として液晶パネル３２１２へ出力している。本実施例の液晶駆動回路３２２７は、第９の実施例の液晶駆動回路２６０６（図５０参照）と同様の構成を有する液晶駆動回路３３０５を備えて構成されている。なお、液晶駆動電圧３２２８は、基準電圧３２１９，３２２０の交流化のタイミングに対応して、出力毎に交流のタイミングが反転している。
【０３５７】
次に、データドライバ３２１０の動作を説明する。
【０３５８】
本実施例におけるデータドライバ３２１０が、表示データを取り込む動作は、第８、第９の実施例と同様である（図３９参照）。
【０３５９】
データドライバ３２１０には、液晶表示コントローラ３２０１から、３画素、階調６ビットの合計１８ビット構成の表示データ，表示同期信号３２０３が入力される。
【０３６０】
データドライバ３２１０のタイミング制御回路３２１４は、表示データ，表示同期信号３２０３のタイミングから、データドライバ内部で用いられる表示データ３２１６、タイミング制御信号３２１５、ライン表示同期信号３２１７を生成する。
【０３６１】
すると、ラッチ回路３２２３は、表示データ３２１６に同期したラッチ信号３２２２で、該表示データ３２１６を１つのデータドライバ当たり２４０画素分、順次ラッチする。該各ラッチ回路３２２３は、該ラッチを３画素分づつ、８０回に分けて行なう。つまり、まず最初の３画素に対応した６ビットラッチ回路３３０３−１、３３０３−２、３３０３−３が、表示データ３２１６をラッチする。続いて、次の３画素に対応した６ビットラッチ回路３３０３−４、３３０３−５、３３０３−６が、これに続く表示データ３２１６をラッチする。これ以降も同様に、順次表示データを、３画素分（１８ビット）づつラッチしてゆく。最後に６ビットラッチ回路３３０３−２３８、３３０３−２３９、３３０３−２４０が表示データ３２１６をラッチする。以上のラッチ動作を全てのラッチ回路３２２３が行うことで、データドライバ３２１０全体としては（データドライバ３２１３−１〜３２１３−８）、１水平ライン分の表示データをラッチすることができる。
【０３６２】
全て（合計８個）のラッチ回路３２２３は、ラッチした表示データを、表示データ３２２４としてラッチ回路３２２５に出力する。
【０３６３】
ラッチ回路３２２５の各ラッチ回路３３０４は、ライン表示同期信号３２１７で、表示データ３２２４を同時にラッチする。従って、合計８個のデータドライバ３２１３によって、合計１９２０画素、１ライン分の表示データが同時にラッチされる。ラッチ回路３２２５は、ラッチした表示データを表示データ３２２６として、液晶駆動回路３２２７に出力する。
【０３６４】
電圧生成回路３２１８は、電源回路３２０７から入力されている基準電圧３２０９および反転基準電圧３２０８と、液晶表示コントローラ３２０１から入力されている表示同期信号３２０３中の交流化信号３３０２とから、交流の基準電圧３２１９、３２２０を生成する。該基準電圧３２１９と基準電圧３２２０とは、共に交流化されているが、その交流化のタイミングが互いに反転している。この交流化のタイミングを図５７に示した。交流化信号（Ｍ）３３０２がハイレベルとなっている時には、基準電圧３２１９（Ｖ１ＲＶ０〜Ｖ１ＲＶ８）としては、それぞれＶＬＥＶ０ＩＮＶ〜ＶＬＥＶ８ＩＮＶが出力される。また、基準電圧３２２０（Ｖ２ＲＶ０〜Ｖ２ＲＶ８）としては、それぞれＶＬＥＶ０〜ＶＬＥＶ８が出力される。一方、交流化信号（Ｍ）３３０２がロウレベルとなっている時には、交流化基準電圧３２１９（Ｖ１ＲＶ０〜Ｖ１ＲＶ８）としては、それぞれＶＬＥＶ０〜ＶＬＥＶ８が出力される。基準電圧３２２０（Ｖ２ＲＶ０〜Ｖ２ＲＶ８）としては、それぞれＶＬＥＶ０ＩＮＶ〜ＶＬＥＶ８ＩＮＶが出力される。そして、これらの電圧レベルは、５Ｖ〜０Ｖの範囲内にある。
【０３６５】
再び図５６に戻り、電圧生成回路３２１８は、生成した基準電圧３２１９、３２２０を、液晶駆動回路３２２７に出力する。
【０３６６】
液晶駆動回路３２２７の液晶駆動回路３３０５は、それぞれ９レベルの基準電圧３２１９，３２２０から、６４レベルの階調電圧を生成する。そして、表示データ３２２６に対応したレベルの階調電圧を、各出力毎に、１つ選択して、内部に有するバッファアンプ回路でバッファした後、液晶駆動電圧３２２８として出力する。液晶駆動電圧３２２８の出力レベルは、基準電圧３２０９と同様に５Ｖ〜０Ｖの範囲である。液晶駆動電圧３２２８のタイミングを図５８に示した。交流化信号３３０２に対応して、液晶駆動電圧３２２８の交流化のタイミングは反転している。また、液晶駆動電圧３２２８のうち、偶数番目の画素に対応する出力と、奇数番目の画素に対応する出力とでは、交流のタイミングがお互いに反転している。
【０３６７】
一方、既に述べたとおり、走査回路３２０５は、表示同期信号３２０４の水平同期信号に同期して１ライン毎に順次ゲート駆動信号３２０６を生成し、これを液晶パネル３２１２に出力することで、ゲート線を１ラインづつ順次選択している。
【０３６８】
このように動作することで、ゲート選択信号３２０６に同期して出力される液晶駆動電圧３２１１によって液晶パネル３２１２が駆動され、正極性または負極性の６４レベルの階調電圧の内、表示データに対応した液晶駆動電圧の表示を行うことができる。
【０３６９】
以上でデータドライバ３２１０の動作説明を終わる。
【０３７０】
本実施例では図５９に示すように、液晶パネルの電圧輝度特性のダイナミックレンジが正極性、負極性を合わせて５Ｖ以下であるため、データドライバ３２１０の回路を、全て低耐圧プロセス（耐圧５Ｖ）で構成することができる。従って、本実施例のデータドライバ３２１０は、小チップ化が可能であり、低価格化を図ることができる。
【０３７１】
本実施例のデータドライバ３２１０を用いた場合、図４２、図４３に示すようにデータドライバを液晶パネルの片側に配置した場合でも、列毎反転駆動、ドット毎反転駆動が可能となり、高画質表示を行うことができる。
【０３７２】
本実施例のデータドライバ３２１０は、出力を２４０本備えたものであった。しかし、その出力の本数はこれに限定されるものではない。ラッチアドレス制御回路やラッチ回路を出力数に対応した構成にすることで、例えば、出力が１９２本、１６０本のデータドライバも容易に実現できる。
【０３７３】
本実施例では表示データを１画素当たり８ビットで構成するとともに、これに対応して６４階調の表示を可能なデータドライバについてのみ述べた。しかし、表示データを１画素あたり８ビットで構成し、また、ラッチ回路を１出力当たり８ビットの構成とし、さらに、階調電圧生成回路の構成を２５６階調に対応させることで、２５６階調のデータドライバを使用した場合でも本発明を適用できる。他の階調数（例えば、２５６）のデータドライバを使用した場合でも容易に適用できる。
【０３７４】
本実施例１０の走査回路３２０は、第８の実施例と同様のものである。つまり、入力信号の入力段にレベルシフト回路を内蔵することで、周辺回路の回路規模の削減を可能としたものである。
【０３７５】
本実施例の電源回路３２０７が発生する必要のある電圧（例えば、データドライバ３２１０に入力する基準電圧３２０８，３２０９は、直流のレベル電圧である。従って、電源回路３２０７の回路規模を小さくすることが可能である。
【０３７６】
本実施例とは異なり、高耐圧プロセスとして例えば５Ｖ耐圧のプロセスを、また、低耐圧プロセスとして例えば、５Ｖ耐圧〜３Ｖ耐圧のプロセスを用いた場合でも、本実施例と同様な効果を得ることができる。
【０３７７】
【発明の効果】
本発明の液晶表示装置は、入力される基準電圧と交流化信号から交流化駆動する２通りの交流化基準電圧を生成する電圧生成手段と、表示データ、前記２通りの交流化基準電圧と交流化信号から液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換して出力する手段を持つ構成としたので、同一液晶ドライバ内の出力は互いに、交流化のタイミングが異なる液晶駆動電圧とすることができる。従って液晶ドライバを片側に配置し実装面積を縮小し、高画質な列毎反転駆動を行うことができる。
【０３７８】
または、入力される基準電圧は２通りの交流化基準電圧で、交流化信号で２通りの交流化基準電圧を切り換える電圧切り換え手段と、表示データ、前記２通りの交流化基準電圧と交流化信号から液晶パネルに対して、各出力毎に交流化駆動の異なる液晶印加電圧に変換して出力する手段を持つ構成としたので、同一液晶ドライバ内の出力は互いに、交流化のタイミングが異なる液晶駆動電圧とすることができる。このため液晶ドライバを片側に配置し実装面積を縮小し、高画質な列毎反転駆動を行うことができる。
【０３７９】
また、入力される基準電圧と交流化信号から交流化駆動する２通りの交流化基準電圧を生成する電圧生成手段を持つ構成としたので、基準電圧を生成する電源回路の回路規模を小さくすることができる。
【０３８０】
本発明によれば、同一液晶ドライバ内の出力は互いに、交流化のタイミングが異なる液晶駆動電圧とすることができる。しかも、データドライバに入力される基準電圧は交流化するための片側の基準電圧のみでよい。もう一方の基準電圧は、データドライバ内部で生成する。つまり、本発明では、データドライバ自身が、交流化駆動において必要な２つの基準電圧を１つの基準電圧から生成して、互いに交流化のタイミングが異なる液晶駆動電圧を出力できる。そのため、基準電圧を生成する電源回路の回路規模を小さくすることができる。また、データドライバを液晶パネルの片側に配置し、小型化、高密度実装化を図ることができる。さらに実装面積を縮小しつつ、高画質な列毎反転駆動を行うことができる。周辺回路の回路規模を低減し、液晶ディスプレイの小型軽量化を容易にすることができる。
【０３８１】
また、本発明のデータドライバでは出力回路に高耐圧プロセスを用いているため、液晶駆動電圧は高耐圧電圧レベル（１０Ｖ以上）が出力可能である。その結果、表示品質が良くない共通電極交流駆動を行わずに、高画質な列毎反転駆動を行うことができる。しかも、出力回路のみに高耐圧プロセスを用いているため、チップ面積の低減が容易であり、低価格化が可能である。
【０３８２】
また、走査ドライバの入力段に、デジタル入力信号をレベルシフトするレベルシフト回路を設けたことで、該レベルシフト回路によってデジタル入力信号を走査ドライバの内部で動作する信号レベルにレベルシフトすることができる。そのため、外付けのレベルシフト回路を必要とせず、液晶ディスプレイの周辺回路の回路規模を低減することができ、液晶ディスプレイの小型軽量化が容易である。
【０３８３】
また、走査ドライバは、基準信号を入力し、入力するデジタル入力信号の入力レベルを前記基準信号で制御可能であるため、外付けのレベルシフト回路を必要とせず、液晶ディスプレイの周辺回路の回路規模を低減することができるため、液晶ディスプレイの小型軽量化を容易にする。
【図面の簡単な説明】
【図１】本発明の第１の実施例の液晶表示装置の構成図である。
【図２】本発明の第１の実施例の液晶駆動回路のブロック図である。
【図３】本発明の第１の実施例の電圧生成回路の構成図である。
【図４】本発明の第１の実施例の液晶基準電圧生成のタイミング図である。
【図５】本発明の第２の実施例の液晶表示装置の構成図である。
【図６】本発明の第２の実施例の電圧生成回路の構成図である。
【図７】本発明の第２の実施例の電圧生成回路の構成図である。
【図８】本発明の第３の実施例の電圧生成回路の構成図である。
【図９】本発明の第３の実施例の液晶基準電圧生成のタイミング図である。
【図１０】本発明の第４の実施例の液晶表示装置の構成図である。
【図１１】本発明の第５の実施例の液晶表示装置の構成図である。
【図１２】本発明の第５の実施例の液晶駆動回路のブロック図である。
【図１３】本発明の第５の実施例の電圧生成回路の構成図である。
【図１４】本発明の第５の実施例の液晶基準電圧生成のタイミング図である。
【図１５】本発明の第６，第７の実施例の液晶表示装置の全体構成図である。
【図１６】第６の実施例における液晶駆動回路のブロック図である。
【図１７】第６の実施例における階調電圧生成回路の構成図である。
【図１８】第６の実施例における出力回路の構成図である。
【図１９】第６の実施例における出力バッファ回路の構成図である。
【図２０】液晶交流出力電圧のタイミング図である。
【図２１】プロセス電圧を示す図である。
【図２２】列毎反転駆動を示す図である。
【図２３】ドット毎反転駆動を示す図である。
【図２４】ドライバ電圧レベルを示す図である。
【図２５】ドライバ電圧レベルを示す図である。
【図２６】レベルシフト回路の構成図である。
【図２７】レベルシフト回路の構成図である。
【図２８】第７の実施例における液晶駆動回路のブロック図である。
【図２９】第７の実施例における階調電圧生成回路のブロック図である。
【図３０】第７の実施例における出力回路のブロック図である。
【図３１】出力波形のタイミングを示す図である。
【図３２】他の出力回路のブロック図である。
【図３３】本発明の第８の実施例の液晶表示装置の構成図である。
【図３４】データドライバ１０９の内部構成を示すブロック図である。
【図３５】アンプバッファ回路１１０５および階調電圧生成回路１１０９の内部構成を示すブロック図である。
【図３６】電圧選択回路１１１１のブロック図である。。
【図３７】出力回路１１１２のブロック図である。
【図３８】出力バッファ１４０５の回路図である。
【図３９】表示データ取り込み動作のタイミングチャートである。
【図４０】階調電圧の反転出力を示す図である。
【図４１】液晶交流出力電圧のタイミング図である。
【図４２】列毎反転駆動において、画素部に印加する電圧の極性を示す図である。
【図４３】ドット毎反転駆動において、画素部に印加する電圧の極性を示す図である。
【図４４】液晶画素部における電流の方向を示す図である。
【図４５】走査回路１０５の内部構成を示すブロック図である。
【図４６】走査回路１０５の電圧レベルを示す図である。
【図４７】レベルシフタ２２０２の内部構成を示す回路図である。
【図４８】本発明の第９の実施例である液晶表示装置の構成図である。
【図４９】データドライバ２５１３のブロック図である。
【図５０】液晶駆動回路２６０６のブロック図である。
【図５１】電圧生成回路２５１８のブロック図である。
【図５２】基準電圧のタイミング図である。
【図５３】液晶交流出力電圧のタイミング図である。
【図５４】液晶の電圧輝度特性図である。
【図５５】本発明の第１０の実施例である液晶表示装置の構成図である。
【図５６】データドライバ３２１３のブロック図である。
【図５７】基準電圧のタイミング図である。
【図５８】液晶交流出力電圧のタイミング図である。
【図５９】液晶の電圧輝度特性図である。
【図６０】従来の液晶ドライバの構成図である。
【図６１】液晶の電圧、輝度特性を示す図である。
【図６２】従来の液晶表示装置の構成図である。
【図６３】従来の液晶基準電圧のタイミング図である。
【図６４】従来の液晶表示装置の構成図である。
【図６５】従来の液晶基準電圧のタイミング図である。
【図６６】共通電極交流駆動の液晶出力電圧のタイミング図である。
【図６７】従来の液晶表示装置の構成図である。
【図６８】従来の走査回路のブロック図である。
【図６９】液晶の電圧、輝度特性を示す図である。
【図７０】ＬＳＩのプロセス電圧を示す図である。
【図７１】従来の液晶基準電圧の変動の様子を示すタイミング図である。
【図７２】従来の液晶表示装置の構成図である。
【図７３】従来の液晶表示装置の構成図である。
【図７４】対向電極交流駆動における液晶基準電圧の変動の様子を示すタイミング図である。
【図７５】液晶画素部における電流の方向を示す図である。
【符号の説明】
［第１〜第５の実施例］
１０１…表示データ、１０２…制御信号群、１０３…交流化信号、１０４…電源回路、１０５…基準電圧、１０６…基準電圧、１０７−１〜１０７−１０…液晶ドライバ、１０８…タイミング制御回路、１０９…制御信号、１１０…表示データ、１１１…タイミング信号、１１２…ラッチアドレス制御回路、１１３…ラッチ信号、１１４…ラッチ回路、１１５…表示データ、１１６…ラッチ回路、１１７…表示データ、１１８…電圧生成回路、１１９…交流化基準電圧、１２０…交流化基準電圧、１２１…液晶駆動回路、１２２…液晶駆動信号、１２３…走査回路、１２４…ゲート選択信号、１２５…液晶パネル
８０１−１〜８０１−１９２…液晶駆動回路
９０１−０〜９０１−８…アンプバッファ回路、９０２−０〜９０２−８…差動増幅回路、９０３−０〜９０３−８…選択回路、９０４−０〜９０４−８…選択回路
１１０１…制御回路、１１０２−１〜１１０２−１０…液晶ドライバ、１１０３…電圧生成回路
１２０１…切り換え回路
１４０１−０〜１４０１−８…アンプバッファ回路、１４０２−０〜１４０２−８…レベルシフト回路、１４０３−０〜１４０３−８…選択回路、１４０４−０〜１４０４−８…選択回路
１６０１…電源回路、１６０２…基準電圧、１６０３…基準電圧、１６０４−１〜１６０４−１０…液晶ドライバ、１６０５…選択回路、１６０６…選択回路
１７０１…表示データ、１７０２…制御信号群、１７０３…交流化信号、１７０４…電源回路、１７０５…基準電圧、１７０６…基準電圧、１７０７−１〜１７０７−１０…液晶ドライバ、１７０８…タイミング制御回路、１７０９…制御信号、１７１０…表示データ、１７１１…タイミング信号、１７１２…ラッチアドレス制御回路、１７１３…ラッチ信号、１７１４…ラッチ回路、１７１５…表示データ、１７１６…ラッチ回路、１７１７…表示データ、１７１８…電圧生成回路、１７１９…交流化基準電圧、１７２０…交流化基準電圧、１７２１…液晶駆動回路、１７２２…液晶駆動信号
１８０１−１〜１８０１−１９２…液晶駆動回路、１７１７−１Ｍ〜１７１７−１９２Ｍ…交流化信号、１７１７−１Ｄ〜１７１７−１９２Ｄ…表示データ
１９０１−０〜１９０１−８…アンプバッファ回路、１９０２−０〜１９０２−８…差動増幅回路
［第６、第７の実施例］
１０１…表示データ、１０２…制御信号群、１０３…電源回路、１０４…基準電圧、１０５…反転基準電圧、１０６…交流化信号、１０７…選択信号、１０８…制御信号、１０９−１〜１０９−８…データドライバ、１１０…タイミング制御回路、１１１…タイミング信号群、１１２…表示データ、１１３…表示タイミング信号、１１４…バッファ回路、１１５…基準電圧、１１６…ＥＯＲ回路、１１７…交流化信号、１１８…レベルシフト回路、１１９…反転基準電圧、１２０…交流化信号、１２１…交流化信号、１２２…制御信号、１２３…ラッチアドレス制御回路、１２４…ラッチ信号、１２５…ラッチ回路、１２６…表示データ、１２７…ラッチ回路、１２８…表示データ、１２９…階調電圧生成回路、１３０…階調電圧、１３１…出力回路、１３２…液晶駆動電圧、１３３…走査回路、１３４…ゲート選択信号、１３５…液晶パネル、２０１…液晶ドライバ、２０２…表示データ、２０３…制御信号群、２０４…タイミング制御回路、２０５…制御信号、２０６…表示データ、２０７…タイミング信号、２０８…ラッチアドレス制御回路、２０９…ラッチ信号、２１０…ラッチ回路、２１１…表示データ、２１２…ラッチ回路、２１３…表示データ、２１４…レベルシフタ、２１５…表示データ、２１６…基準電圧、２１７…液晶駆動回路、２１８…液晶駆動信号、４０１…電源回路、４０２…交流化信号、４０３…基準電圧、４０４…基準電圧、４０５…走査ドライバ、４０６…ゲート選択信号、４０７…液晶ドライバ、４０８…データ信号線、４０９…液晶ドライバ、４１０…データ信号線、４１１…液晶パネル、６０１…電源回路、６０２…交流化信号、６０３…基準電圧、６０４…走査ドライバ、６０５…ゲート選択信号、６０６…液晶ドライバ、６０７…データ信号線、６０８…液晶パネル、９０１−１〜９０１−２４０…ラッチ回路、９０２−１〜９０２−２４０…ラッチ回路、９０３…階調電圧生成回路、９０４…階調電圧、９０５−１〜９０５−２４０…選択回路、９０６−１〜９０６−２４０…出力回路、１１０１…反転増幅回路、１１０２…反転電圧、１１０３…選択回路、１１０４…出力電圧、１１０５…出力バッファ回路、１２０１…差動増幅回路、１２０２…電流増幅回路、１２０３…電流増幅回路、１２０４…選択回路、１９０１…レベルシフト回路、１９０２…入力信号、１９０３…反転基準電圧、１９０４…出力信号、２００１…レベルシフト回路、２００２…入力信号、２００３…出力信号、２００４…インバータ回路、２００５…インバータ回路、２１０１−１〜２１０１−２４０…階調電圧生成回路、２１０２−１〜２１０２−２４０…出力回路、２２０１…デコード回路、２２０２…デコード信号、２２０３…デコード信号、２２０４…選択回路、２２０５…選択回路、２２０６…選択電圧、２２０７…選択電圧、２２０８…分圧回路、２２０９…階調電圧、２２１０…選択回路、２３０１…非反転増幅回路、２３０２…反転増幅回路、２３０３…正転電圧、２３０４…反転電圧、２３０５…選択回路。
［第８〜第１０の実施例］
・図３３
１０１…液晶表示コントローラ、１０２…表示データと同期信号、１０３…制御信号群、１０４…表示同期信号、１０５…走査回路、１０６…ゲート駆動信号、１０７…電源回路、１０８…基準電圧、１０９…データドライバ、１１０…液晶駆動電圧、１１１…液晶パネル、１１２−１〜１１２−８…データドライバ、１１３…タイミング制御回路、１１４…タイミング信号群、１１５…表示データ、１１６…ライン表示同期信号、１１７…入力バッファ回路、１１８…基準電圧、１１９…基準電圧、１２０…交流信号、１２１…交流化信号、１２２…制御信号、１２３…ラッチアドレス制御回路、１２４…ラッチ信号、１２５…ラッチ回路、１２６…表示データ、１２７…ラッチ回路、１２８…表示データ、１２９…階調電圧生成回路、１３０…階調電圧、１３１…出力回路、１３２…液晶駆動電圧
・図３４
１１０１…表示データ、１１０２…制御信号、１１０３…基準電圧、１１０４…基準電圧、１１０５…バッファ回路、１１０６…レベルシフト回路、１１０７−１〜１１０７−２４０…ラッチ回路、１１０８−１〜１１０８−２４０…ラッチ回路、１１０９…階調電圧生成回路、１１１０…基準電圧、１１１１−１〜１１１１−２４０…電圧選択回路、１１１２−１〜１１１２−２４０…出力回路
・図３７
１４０１…差動増幅回路、１４０２…反転出力電圧、１４０３…選択回路、１４０４…電圧信号、１４０５…、バッファアンプ回路
・図３８
１５０１…差動増幅回路、１５０２…電流増幅回路、１５０３…電流増幅回路、１５０４…選択回路
・図４５
２２０１…電源電圧、２２０２…シレベルシフト回路、２２０３…シフト出力信号、２２０４…シフトレジスタ、２２０５…シフト出力信号、２２０６…駆動回路、２２０７…高耐圧回路
・図４７
２４０１…レベルシフト回路、２４０２…入力信号、２４０３…出力信号、２４０４…インバータ、２４０５…インバータ
・図４８
２５０１…液晶表示コントローラ、２５０２…表示データと同期信号、２５０３…制御信号群、２５０４…表示同期信号、２５０５…走査回路、２５０６…ゲート駆動信号、２５０７…電源回路、２５０８…基準電圧、２５０９…基準電圧、２５１０…データドライバ、２５１１…液晶駆動電圧、２５１２…液晶パネル、２５１３−１〜２５１３−８…データドライバ、２５１４…タイミング制御回路、２５１５…タイミング信号群、２５１６…表示データ、２５１７…ライン表示同期信号、２５１８…電圧生成回路、２５１９…交流化基準電圧、２５２０…交流化基準電圧、２５２１…ラッチアドレス制御回路、２５２２…ラッチ信号、２５２３…ラッチ回路、２５２４…表示データ、２５２５…ラッチ回路、２５２６…表示データ、２５２７…レベルシフト回路、２５２８…表示データ、２５２９…出力回路、２５３０…液晶駆動電圧
・図４９
２６０１…表示データ、２６０２…制御信号、２６０３−１〜２６０３−２４０…ラッチ回路、２６０４−１〜２６０４−２４０…ラッチ回路、２６０５−１〜２６０５−２４０…レベルシフト回路、２６０６−１〜２６０６−２４０…出力回路
・図５０
２７０１…デコーダ、２７０２…デコード出力、２７０３…デコード出力、２７０４…選択回路、２７０５…選択回路、２７０６…選択信号、２７０７…選択信号、２７０８…分圧回路、２７０９…階調電圧、２７１０…選択回路、２７１１…アンプバッファ回路
・図５１
２８０１−０〜２８０１−８…アンプバッファ回路、２８０２−０〜２８０２−８…反転増幅回路、２８０３−０〜２８０３−８…選択回路、２８０４−０〜２８０４−８…選択回路
・図５５
３２０１…液晶表示コントローラ、３２０２…表示データと同期信号、３２０３…制御信号群、３２０４…表示同期信号、３２０５…走査回路、３２０６…ゲート駆動信号、３２０７…電源回路、３２０８…基準電圧、３２０９…基準電圧、３２１０…データドライバ、３２１１…液晶駆動電圧、３２１２…液晶パネル、３２１３−１〜３２１３−８…データドライバ、２５１４…タイミング制御回路、２５１５…タイミング信号群、２５１６…表示データ、３２１７…ライン表示同期信号、３２１８…電圧生成回路、３２１９…基準電圧、３２２０…基準電圧、３２２１…ラッチアドレス制御回路、３２２２…ラッチ信号、３２２３…ラッチ回路、３２２４…表示データ、３２２５…ラッチ回路、３２２６…表示データ、２５２７……出力回路、３２２８…液晶駆動電圧
・図５６
３３０１…表示データ、３３０２…制御信号、３３０３−１〜３３０３−２４０…ラッチ回路、３３０４−１〜３３０４−２４０…ラッチ回路、３３０５−１〜３３０５−２４０…出力回路
［従来技術］
・図６０〜図６６
２０１…液晶ドライバ、２０２…表示データ、２０３…制御信号群、２０４…タイミング制御回路、２０５…制御信号、２０６…表示データ、２０７…タイミング信号、２０８…ラッチアドレス制御回路、２０９…ラッチ信号、２１０…ラッチ回路、２１１…表示データ、２１２…ラッチ回路、２１３…表示データ、２１４…レベルシフタ、２１５…表示データ、２１６…基準電圧、２１７…液晶駆動回路、２１８…液晶駆動信号
４０１…電源回路、４０２…交流化信号、４０３…基準電圧、４０４…基準電圧、４０５…走査ドライバ、４０６…ゲート選択信号、４０７…液晶ドライバ、４０８…データ信号線、４０９…液晶ドライバ、４１０…データ信号線、４１１…液晶パネル
６０１…電源回路、６０２…交流化信号、６０３…基準電圧、６０４…走査ドライバ、６０５…ゲート選択信号、６０６…液晶ドライバ、６０７…データ信号線、６０８…液晶パネル
・図６７
２０１…液晶表示コントローラ、２０２…表示データと同期信号、２０３…制御信号群、２０４…制御信号群、２０５…表示同期信号、２０６…走査回路、２０７…ゲート駆動信号、２０８…表示同期信号、２０９…電源回路、２１０…基準電圧、２１１…基準電圧、２１２…データドライバ、２１４…液晶駆動電圧、２１６…液晶パネル、２１７−１〜２１７−８…データドライバ、２１８…タイミング制御回路、２１９…タイミング信号群、２２０…表示データ、２２１…表示同期信号、２２２…ラッチアドレス制御回路、２２３…ラッチ信号、２２４…ラッチ回路、２２５…表示データ、２２６…ラッチ回路、２２７…表示データ、２２８…レベルシフト回路、２２９…表示データ、２３０…出力回路、２３１…液晶駆動電圧
・図６８
３０１…電源電圧、３０２…シフトレジスタ、３０３…シフト出力信号、３０４…レベルシフト回路、３０５…シフト出力信号、３０６…駆動回路、３０７…高耐圧回路
・図７２
７０１…液晶表示コントローラ、７０２…表示データと同期信号、７０３…制御信号群、７０４…表示同期信号、７０５…表示同期信号、７０６…電源回路、７０７…基準電圧、７０８…データドライバ、７０９…液晶駆動電圧、７１０…液晶パネル
・図７３
８０１…液晶表示コントローラ、８０２…表示データと同期信号、８０３…制御信号群、８０４…表示同期信号、８０５…レベルシフト回路、８０６…表示同期信号、８０７…走査回路、８０８…ゲート駆動信号、８０９…表示同期信号、８１０…電源回路、８１１…基準電圧、８１２…基準電圧、８１３…データドライバ、８１４…液晶駆動電圧、８１５…液晶パネル、８１６−１〜８１６−８…データドライバ、８１７…タイミング制御回路、８１８…タイミング信号群、８１９…表示データ、８２０…表示同期信号、８２１…ラッチアドレス制御回路、８２２…ラッチ信号、８２３…ラッチ回路、８２４…表示データ、８２５…ラッチ回路、８２６…表示データ、８２７…出力回路、８２８…液晶駆動電圧

Claims (4)

  1. 表示データにしたがって画像を表示するための液晶パネルと、
    前記液晶パネルの片側に配置されて当該液晶パネルと接続され、前記液晶パネルの列の部分に少なくとも対応する液晶ドライバとを備える液晶表示装置であって、
    前記液晶ドライバは、
    それぞれ階調に対応する複数の電圧と、前記複数の電圧の極性を反転させた複数の電圧を含む複数の表示電圧を生成し、前記正負の複数の表示電圧を出力する表示電圧生成回路と、
    前記各表示データと、各表示データに対応する前記液晶パネルの各列の水平ライン上の位置とに応じて前記複数の表示電圧に基づいて一つの駆動電圧を選択し、前記複数の表示電圧に基づいて選択された各駆動電圧を、前記液晶パネルの各列に出力する液晶駆動回路と、
    交流信号に従って、隣接する二つの駆動回路のうちの一方に入力する前記複数の表示電圧と他方に入力する前記複数の表示電圧を切り換える切り換え回路と、を有し、
    前記液晶駆動回路の隣接する二つの出力に対応する、前記複数の表示電圧に基づいて選択された二つの駆動電圧の極性は反転し、前記液晶パネルの行方向に隣接する二つの画素における電圧の極性が反転することを特徴とする液晶表示装置。
  2. 請求項１に記載の液晶表示装置において、
    前記表示電圧生成回路は、差動増幅器を備え、
    前記複数の電圧を前記差動増幅器により極性を反転して他の前記複数の電圧を生成することを特徴とする液晶表示装置。
  3. 表示データにしたがって画像を表示するための液晶パネルと、
    前記液晶パネルの片側に配置されて当該液晶パネルと接続され、前記液晶パネルの列の部分に少なくとも対応する液晶ドライバとを備える液晶表示装置であって、
    前記液晶ドライバは、
    それぞれ階調に対応する複数の電圧と、前記複数の電圧の極性を反転させた複数の電圧を含む複数の表示電圧を生成し、前記正負の複数の表示電圧を出力する表示電圧生成回路と、
    前記各表示データと、各表示データに対応する前記液晶パネルの各列の水平ライン上の位置とに応じて前記複数の表示電圧に基づいて一つの駆動電圧を選択し、前記複数の表示電圧に基づいて選択された各駆動電圧を、前記液晶パネルの各列に出力する液晶駆動回路と、を有し、
    前記液晶駆動回路は、前記液晶パネルの列ごとに設けられた駆動回路を複数有し、隣接する二つの駆動回路のうちの一方に、他方の駆動回路に入力した複数の表示電圧に対して極性が反転した複数の表示電圧を入力し、
    前記液晶駆動回路の隣接する二つの出力に対応する、前記複数の表示電圧に基づいて選択された二つの駆動電圧の極性は反転し、前記液晶パネルの行方向に隣接する二つの画素における電圧の極性が反転することを特徴とする液晶表示装置。
  4. 請求項３に記載の液晶表示装置において、
    交流信号に従って、隣接する二つの駆動回路のうちの一方に入力する前記複数の表示電圧と他方に入力する前記複数の表示電圧を切り換える切り換え回路を有することを特徴とする液晶表示装置。
JP12001795A 1994-06-21 1995-05-18 液晶表示装置 Expired - Lifetime JP3774248B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12001795A JP3774248B2 (ja) 1994-06-21 1995-05-18 液晶表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP13849994 1994-06-21
JP6-138499 1994-06-21
JP6-170696 1994-07-22
JP17069694 1994-07-22
JP12001795A JP3774248B2 (ja) 1994-06-21 1995-05-18 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005296834A Division JP3817572B2 (ja) 1994-06-21 2005-10-11 液晶駆動回路及び液晶表示装置

Publications (2)

Publication Number Publication Date
JPH0887251A JPH0887251A (ja) 1996-04-02
JP3774248B2 true JP3774248B2 (ja) 2006-05-10

Family

ID=26471509

Family Applications (7)

Application Number Title Priority Date Filing Date
JP12001795A Expired - Lifetime JP3774248B2 (ja) 1994-06-21 1995-05-18 液晶表示装置
JP2005296834A Expired - Lifetime JP3817572B2 (ja) 1994-06-21 2005-10-11 液晶駆動回路及び液晶表示装置
JP2006128114A Expired - Lifetime JP3917168B2 (ja) 1994-06-21 2006-05-02 液晶ディスプレイ
JP2006288013A Expired - Lifetime JP4053575B2 (ja) 1994-06-21 2006-10-23 液晶ディスプレイ
JP2007280995A Expired - Lifetime JP4512629B2 (ja) 1994-06-21 2007-10-29 液晶表示装置
JP2007280996A Expired - Lifetime JP4455642B2 (ja) 1994-06-21 2007-10-29 液晶表示装置
JP2010065637A Expired - Lifetime JP4914926B2 (ja) 1994-06-21 2010-03-23 液晶表示装置用ドライバチップ

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2005296834A Expired - Lifetime JP3817572B2 (ja) 1994-06-21 2005-10-11 液晶駆動回路及び液晶表示装置
JP2006128114A Expired - Lifetime JP3917168B2 (ja) 1994-06-21 2006-05-02 液晶ディスプレイ
JP2006288013A Expired - Lifetime JP4053575B2 (ja) 1994-06-21 2006-10-23 液晶ディスプレイ
JP2007280995A Expired - Lifetime JP4512629B2 (ja) 1994-06-21 2007-10-29 液晶表示装置
JP2007280996A Expired - Lifetime JP4455642B2 (ja) 1994-06-21 2007-10-29 液晶表示装置
JP2010065637A Expired - Lifetime JP4914926B2 (ja) 1994-06-21 2010-03-23 液晶表示装置用ドライバチップ

Country Status (4)

Country Link
US (6) US5774106A (ja)
JP (7) JP3774248B2 (ja)
KR (1) KR100190464B1 (ja)
TW (1) TW270198B (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0149297B1 (ko) * 1995-07-12 1998-12-15 김광호 액정 표시 장치 및 그 구동 방법
US5856818A (en) * 1995-12-13 1999-01-05 Samsung Electronics Co., Ltd. Timing control device for liquid crystal display
JP3297986B2 (ja) * 1996-12-13 2002-07-02 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP4079473B2 (ja) * 1996-12-19 2008-04-23 ティーピーオー ホンコン ホールディング リミテッド 液晶表示装置
JP4308162B2 (ja) * 1997-05-13 2009-08-05 Ｏｋｉセミコンダクタ株式会社 液晶表示装置の駆動回路及びその駆動方法
KR100396161B1 (ko) * 1997-11-01 2003-11-17 엘지.필립스 엘시디 주식회사 레벨쉬프터장치
JPH11175027A (ja) * 1997-12-08 1999-07-02 Hitachi Ltd 液晶駆動回路および液晶表示装置
JPH11184444A (ja) * 1997-12-24 1999-07-09 Oki Micro Design Miyazaki Co Ltd 液晶表示装置駆動用集積回路
JP4160141B2 (ja) * 1998-01-08 2008-10-01 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
JP3595153B2 (ja) * 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
JP4454705B2 (ja) * 1998-06-19 2010-04-21 東芝モバイルディスプレイ株式会社 表示装置
JP2006031032A (ja) * 1999-01-08 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
JP3738311B2 (ja) * 1999-01-18 2006-01-25 カシオ計算機株式会社 液晶表示駆動装置
JP3718607B2 (ja) * 1999-07-21 2005-11-24 株式会社日立製作所 液晶表示装置及び映像信号線駆動装置
JP3495960B2 (ja) * 1999-12-10 2004-02-09 シャープ株式会社 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
JP2001166726A (ja) * 1999-12-10 2001-06-22 Sharp Corp 表示装置および該表示装置に用いられるドライバ
JP3993725B2 (ja) * 1999-12-16 2007-10-17 松下電器産業株式会社 液晶駆動回路，半導体集積回路及び液晶パネル
US6750835B2 (en) 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
ATE378669T1 (de) * 2000-02-02 2007-11-15 Seiko Epson Corp Anzeigesteuergerät und anzeigevorrichtung zu dessen verwendung
KR100375349B1 (ko) * 2000-08-04 2003-03-08 삼성에스디아이 주식회사 다중 데이타 전극을 갖는 메트릭스형 평판 표시 패널 및그 구동 방법
US7019727B2 (en) * 2000-09-18 2006-03-28 Sanyo Electric Co., Ltd. Display device
KR100379535B1 (ko) * 2001-01-06 2003-04-10 주식회사 하이닉스반도체 액정 표시 장치의 구동 회로
JP2002236474A (ja) * 2001-02-09 2002-08-23 Nec Corp 液晶表示装置及びその駆動方法
JP3965548B2 (ja) * 2001-02-23 2007-08-29 株式会社日立製作所 駆動回路および画像表示装置
JP3591505B2 (ja) * 2001-12-05 2004-11-24 セイコーエプソン株式会社 表示駆動回路、電気光学装置及び表示駆動方法
JP3627710B2 (ja) * 2002-02-14 2005-03-09 セイコーエプソン株式会社 表示駆動回路、表示パネル、表示装置及び表示駆動方法
JP3928528B2 (ja) * 2002-09-20 2007-06-13 コニカミノルタホールディングス株式会社 液晶表示装置
KR100900539B1 (ko) * 2002-10-21 2009-06-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2004212668A (ja) * 2002-12-27 2004-07-29 Koninkl Philips Electronics Nv 階調電圧出力装置
JP4127249B2 (ja) * 2003-11-27 2008-07-30 セイコーエプソン株式会社 電気光学装置の調整方法、電気光学装置の調整装置および電子機器
JP4407903B2 (ja) * 2004-02-05 2010-02-03 Ｏｋｉセミコンダクタ株式会社 液晶表示器駆動回路
JP4810795B2 (ja) * 2004-04-07 2011-11-09 ソニー株式会社 表示装置および表示装置の駆動方法
JP4678755B2 (ja) * 2004-08-06 2011-04-27 ルネサスエレクトロニクス株式会社 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
JP4584131B2 (ja) * 2005-04-18 2010-11-17 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動回路
KR101154341B1 (ko) * 2005-08-03 2012-06-13 삼성전자주식회사 표시 장치와, 이의 구동 방법 및 장치
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4840908B2 (ja) * 2005-12-07 2011-12-21 ルネサスエレクトロニクス株式会社 表示装置駆動回路
KR101213810B1 (ko) * 2005-12-27 2012-12-18 엘지디스플레이 주식회사 액정표시소자의 구동 장치 및 방법
TWI352333B (en) * 2006-05-02 2011-11-11 Chimei Innolux Corp Gray scale circuit and the method thereof
JP4241858B2 (ja) * 2006-07-03 2009-03-18 エプソンイメージングデバイス株式会社 液晶装置、および電子機器
JP4241850B2 (ja) 2006-07-03 2009-03-18 エプソンイメージングデバイス株式会社 液晶装置、液晶装置の駆動方法、および電子機器
TWI414322B (zh) 2007-04-26 2013-11-11 Eisai R&D Man Co Ltd Preparation of lozenges
WO2009113409A1 (ja) 2008-03-10 2009-09-17 独立行政法人科学技術振興機構 ジアミノ酸誘導体原料、その製造方法、及びジアミノ酸誘導体の製造方法
JP5139242B2 (ja) * 2008-11-20 2013-02-06 ラピスセミコンダクタ株式会社 表示パネルの駆動装置
JP2010134107A (ja) * 2008-12-03 2010-06-17 Seiko Epson Corp 集積回路装置、電気光学装置、及び電子機器
TWI376940B (en) * 2009-02-19 2012-11-11 Novatek Microelectronics Corp Gamma volatge generating apparatus and gamma voltage generator
TWI396179B (zh) * 2009-08-26 2013-05-11 Raydium Semiconductor Corp 低功率之顯示面板驅動方法及驅動電路
KR101102358B1 (ko) * 2009-11-30 2012-01-05 주식회사 실리콘웍스 디스플레이 패널 구동 회로 및 그의 구동 방법
JP5448788B2 (ja) 2009-12-22 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5825468B2 (ja) * 2010-09-16 2015-12-02 Ｎｌｔテクノロジー株式会社 画像表示装置及び該画像表示装置に用いられる伝送信号制御方法
TWI498876B (zh) * 2012-10-12 2015-09-01 Orise Technology Co Ltd 具有省電機制的源極驅動裝置及其所應用的平面顯示器
CN103915076B (zh) * 2014-04-25 2016-04-20 青岛海信电器股份有限公司 驱动液晶显示方法、液晶显示装置和快门式3d显示方法
JP6794279B2 (ja) * 2017-01-23 2020-12-02 株式会社ジャパンディスプレイ 表示装置
CN107342063B (zh) * 2017-08-11 2020-12-01 昆山龙腾光电股份有限公司 公共电压驱动电路及显示装置
CN108335683B (zh) * 2018-03-14 2020-12-25 北京集创北方科技股份有限公司 源极驱动器、液晶显示装置及驱动方法
KR20200018761A (ko) * 2018-08-10 2020-02-20 삼성디스플레이 주식회사 표시 장치
KR102554201B1 (ko) * 2018-09-20 2023-07-12 주식회사 디비하이텍 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치
CN113223444B (zh) * 2020-01-17 2022-03-11 厦门凌阳华芯科技有限公司 一种单像素led驱动芯片及led显示屏
CN113223443B (zh) * 2020-01-17 2022-03-18 厦门凌阳华芯科技有限公司 一种多像素led驱动芯片和led显示屏

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524679B1 (fr) * 1982-04-01 1990-07-06 Suwa Seikosha Kk Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active
DE3685821T2 (de) 1985-10-16 1993-02-11 Sanyo Electric Co Anzeigeanordnung mit fluessigkristall.
JPH0766255B2 (ja) 1986-09-18 1995-07-19 富士通株式会社 アクテイブマトリクス型表示装置
US5214417A (en) * 1987-08-13 1993-05-25 Seiko Epson Corporation Liquid crystal display device
JPH01217498A (ja) * 1988-02-26 1989-08-31 Oki Electric Ind Co Ltd 表示駆動回路
JPH02135419A (ja) 1988-11-17 1990-05-24 Seiko Epson Corp 液晶表示装置の駆動法
JP2568659B2 (ja) 1988-12-12 1997-01-08 松下電器産業株式会社 表示装置の駆動方法
US5041823A (en) * 1988-12-29 1991-08-20 Honeywell Inc. Flicker-free liquid crystal display driver system
JP2830004B2 (ja) 1989-02-02 1998-12-02 ソニー株式会社 液晶ディスプレイ装置
JP2714161B2 (ja) 1989-07-20 1998-02-16 株式会社東芝 液晶ディスプレイ装置
JPH0383014A (ja) 1989-08-28 1991-04-09 Toshiba Corp 液晶表示装置の駆動方法
JPH03235989A (ja) * 1990-02-13 1991-10-21 Toshiba Corp 液晶表示装置
JP2994678B2 (ja) 1990-03-12 1999-12-27 株式会社日立製作所 多階調液晶表示装置とその駆動電圧発生回路
JP2892444B2 (ja) 1990-06-14 1999-05-17 シャープ株式会社 表示装置の列電極駆動回路
JPH0467091A (ja) 1990-07-09 1992-03-03 Internatl Business Mach Corp <Ibm> 液晶表示装置
JPH0497126A (ja) 1990-08-16 1992-03-30 Internatl Business Mach Corp <Ibm> 液晶表示装置
JP3082234B2 (ja) 1990-10-12 2000-08-28 日本電気株式会社 液晶駆動回路
JP2745435B2 (ja) 1990-11-21 1998-04-28 キヤノン株式会社 液晶装置
JPH04204689A (ja) 1990-11-30 1992-07-27 Hitachi Ltd 多階調用ドライバーとそれを用いた液晶表示装置
US5424753A (en) 1990-12-31 1995-06-13 Casio Computer Co., Ltd. Method of driving liquid-crystal display elements
JPH04309919A (ja) 1991-04-09 1992-11-02 Toshiba Corp 液晶表示装置
JPH07109544B2 (ja) 1991-05-15 1995-11-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置並びにその駆動方法及び駆動装置
JP3103146B2 (ja) 1991-07-31 2000-10-23 株式会社東芝 液晶表示装置
JPH0561444A (ja) * 1991-09-02 1993-03-12 Sharp Corp 液晶表示装置
JP2688548B2 (ja) * 1991-09-10 1997-12-10 シャープ株式会社 液晶パネル駆動用半導体装置
JPH05100635A (ja) * 1991-10-07 1993-04-23 Nec Corp アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法
JP3665347B2 (ja) 1991-11-11 2005-06-29 セイコーエプソン株式会社 液晶表示体駆動装置及び液晶ディスプレイ
US5648793A (en) 1992-01-08 1997-07-15 Industrial Technology Research Institute Driving system for active matrix liquid crystal display
JP2502871B2 (ja) * 1992-01-27 1996-05-29 松下電器産業株式会社 液晶駆動回路と表示装置
JP3001317B2 (ja) 1992-02-05 2000-01-24 日本電気株式会社 アクティブマトリクス型液晶表示装置の駆動方法
JPH0619428A (ja) 1992-07-06 1994-01-28 Hitachi Ltd マトリクス表示装置の駆動方式
JPH06130916A (ja) 1992-09-17 1994-05-13 Fujitsu Ltd 液晶表示装置
JP3144909B2 (ja) 1992-09-17 2001-03-12 富士通株式会社 液晶表示装置の基準電源回路
US5731796A (en) 1992-10-15 1998-03-24 Hitachi, Ltd. Liquid crystal display driving method/driving circuit capable of being driven with equal voltages
JP2994169B2 (ja) 1993-04-09 1999-12-27 日本電気株式会社 アクティブマトリックス型液晶表示装置
JP3405579B2 (ja) 1993-12-28 2003-05-12 株式会社東芝 液晶表示装置
JP3669514B2 (ja) 1994-02-17 2005-07-06 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置の駆動回路
US5739804A (en) * 1994-03-16 1998-04-14 Kabushiki Kaisha Toshiba Display device
JPH07319432A (ja) 1994-05-30 1995-12-08 Sharp Corp 表示装置の列電極駆動回路
US5528256A (en) 1994-08-16 1996-06-18 Vivid Semiconductor, Inc. Power-saving circuit and method for driving liquid crystal display

Also Published As

Publication number Publication date
USRE39366E1 (en) 2006-10-31
JP4512629B2 (ja) 2010-07-28
US5774106A (en) 1998-06-30
JP3917168B2 (ja) 2007-05-23
JP4053575B2 (ja) 2008-02-27
JP2006221194A (ja) 2006-08-24
USRE40916E1 (en) 2009-09-15
JP2006048083A (ja) 2006-02-16
USRE42597E1 (en) 2011-08-09
JP4455642B2 (ja) 2010-04-21
KR100190464B1 (ko) 1999-06-01
JP4914926B2 (ja) 2012-04-11
JP2008058994A (ja) 2008-03-13
JPH0887251A (ja) 1996-04-02
USRE42993E1 (en) 2011-12-06
TW270198B (ja) 1996-02-11
JP2007025726A (ja) 2007-02-01
USRE40973E1 (en) 2009-11-17
KR960002127A (ko) 1996-01-26
JP3817572B2 (ja) 2006-09-06
JP2008058993A (ja) 2008-03-13
JP2010181904A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
JP3774248B2 (ja) 液晶表示装置
US8416173B2 (en) Display system with frame buffer and power saving sequence
JP2994169B2 (ja) アクティブマトリックス型液晶表示装置
US7580021B2 (en) Display driver converting ki bits gray-scale data to converted gray-scale data of J bits, electro-optical device and gamma correction method
JP3718607B2 (ja) 液晶表示装置及び映像信号線駆動装置
KR101147121B1 (ko) 데이터 전송장치 및 전송방법과 이를 이용한 화상표시장치의 구동장치 및 구동방법
US20060198009A1 (en) Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument
JP4442455B2 (ja) 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
US7522147B2 (en) Source driver and data switching circuit thereof
JP2001343944A (ja) 液晶表示装置の駆動方法および駆動装置
KR100880934B1 (ko) 액정표시장치 및 구동방법
JPH06301356A (ja) 液晶表示装置の駆動回路
KR20070087358A (ko) 데이터 구동회로와 이를 이용한 평판 표시장치의 구동장치및 구동방법
KR100864971B1 (ko) 액정표시소자의 구동방법 및 장치
KR20030095424A (ko) 액정패널, 그를 이용한 액정표시장치, 그리고 그액정표시장치의 구동 방법
KR20060079044A (ko) 액정표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term