JP2007513456A - 個々のメモリセルの多重書込パルスプログラミングを組込んだnandメモリアレイおよびその動作方法 - Google Patents
個々のメモリセルの多重書込パルスプログラミングを組込んだnandメモリアレイおよびその動作方法 Download PDFInfo
- Publication number
- JP2007513456A JP2007513456A JP2006542737A JP2006542737A JP2007513456A JP 2007513456 A JP2007513456 A JP 2007513456A JP 2006542737 A JP2006542737 A JP 2006542737A JP 2006542737 A JP2006542737 A JP 2006542737A JP 2007513456 A JP2007513456 A JP 2007513456A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- programming
- nand string
- memory
- string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
例示的なNANDストリングメモリアレイは、半分選択されたセルのプログラムディスターブの影響を減ずるために、半分選択されたメモリセルチャネルを容量的にブーストする。ブーストされたレベルのリーク電流の劣化の影響を減らすために、期間がより短い多重プログラミングパルスを用いて、このようなリーク電流が非選択NANDストリング内における電圧を低下させる可能性のある期間を制限する。加えて、各NANDストリングの一方または両方の端部における複数の直列選択デバイスは、さらに、非選択NANDストリングおよび被選択NANDストリングのために、このような選択デバイスに流れるリークを減らすことを確実にする。
Description
技術分野
この発明は、直列接続されたメモリセルを有するメモリアレイを含む半導体集積回路に関し、好ましい実施例においては、この発明は、特に、モノリシックの3次元メモリアレイに関する。
この発明は、直列接続されたメモリセルを有するメモリアレイを含む半導体集積回路に関し、好ましい実施例においては、この発明は、特に、モノリシックの3次元メモリアレイに関する。
背景技術
半導体処理技術およびメモリセル技術における最近の開発により、集積回路メモリアレイにおいて実現される密度がますます高くなってきた。たとえば、特定のワード線相互接続層についての最小特徴寸法(F)および最小特徴間隔に近いワード線を有し、さらに、特定のビット線相互接続層についての最小特徴幅および最小特徴間隔に近いビット線を有する或る受動素子メモリセルアレイが作製され得る。さらに、メモリセルの2つ以上のプレーンまたはレベルを有し、各メモリプレーン上でこのようないわゆる4F2メモリセルを実現する3次元メモリアレイが作製されてきた。例示的な3次元メモリアレイが、「垂直に積重ねられたフィールドプログラマブル不揮発性メモリおよびその作製方法(“Vertically Stacked Field Programmable Nonvolatile Memory and Method of Fabrication”)」と題されたジョンソン(Johnson)に対する米国特許第6,034,882号に記載されている。
半導体処理技術およびメモリセル技術における最近の開発により、集積回路メモリアレイにおいて実現される密度がますます高くなってきた。たとえば、特定のワード線相互接続層についての最小特徴寸法(F)および最小特徴間隔に近いワード線を有し、さらに、特定のビット線相互接続層についての最小特徴幅および最小特徴間隔に近いビット線を有する或る受動素子メモリセルアレイが作製され得る。さらに、メモリセルの2つ以上のプレーンまたはレベルを有し、各メモリプレーン上でこのようないわゆる4F2メモリセルを実現する3次元メモリアレイが作製されてきた。例示的な3次元メモリアレイが、「垂直に積重ねられたフィールドプログラマブル不揮発性メモリおよびその作製方法(“Vertically Stacked Field Programmable Nonvolatile Memory and Method of Fabrication”)」と題されたジョンソン(Johnson)に対する米国特許第6,034,882号に記載されている。
他のさまざまなメモリセル技術および配置がまた公知である。比較的小さなメモリセルを実現するための、たとえばNANDフラッシュおよびNROMフラッシュEEPROMメモリアレイが公知である。ホットエレクトロンプログラミングを用いる他の小型のフラッシュEEPROMセル、たとえばNROMおよびフローティングゲートNORフラッシュメモリアレイが公知である。
極めて高密度のメモリアレイは、メモリセルデバイスの直列接続されたNANDストリングを含むNANDスタイルの配置を用いて達成され得る。メモリセルの各NANDストリングは、典型的には、NANDストリングの一方の端部をグローバル線に結合する第1のブロック選択デバイスと、複数の直列接続されたメモリセルと、NANDストリングの他方の端部を当該ストリングに関連付けられるバイアスノードに結合する第2のブロック選択デバイスとを含む。メモリアレイはいくつかのメモリブロックを含み得、各ブロックは同じワード線を共有する複数のNANDストリングを含み得る。ブロックに対する2つのブロック選択信号は、典型的には、当該ブロックの各NANDストリングにルーティングされる。
基本的なNANDストリングは極めて効率的な構造であり、インクリメンタルトランジスタメモリセルのための4F2レイアウトを実現することができる。密度も改善される。というのも、ブロック選択線が、ちょうどワード線と同様に、アレイブロックにわたって連続的なポリシリコンストライプにルーティングされ得るが、この場合、NANDストリングにおいて形成されるブロック選択トランジスタのすべてではなくいくつかに対しブロック選択信号線を接触させる必要がないからである。
多くのNANDストリングメモリアレイ(すなわち、直列接続されたメモリセルを用いるもの)については、プログラミング中に被選択メモリセルおよび非選択メモリセルに印加されるさまざまなバイアス電圧や、これらの電圧を印加する相対的なタイミングを選択
する際にトレードオフが存在する。被選択メモリセルの適切なプログラミングを確実にするが、同様に、被選択NANDストリング内の非選択メモリセルが意図せずに「ディスターブプログラミング」されないことを確実にし、さらに、被選択NANDストリングに隣接する(すなわち、同じワード線を共有する)非選択NANDストリングにおけるメモリセルがまた、プログラミング中に意図せずディスターブされないことを確実にするための条件が選択されなければならない。今日までの進歩にもかかわらず、メモリアレイ構造およびその動作方法の絶え間ない改善が所望される。さらに、3次元メモリアレイに作製され得るこのようなメモリアレイ構造の改善が大いに所望される。
する際にトレードオフが存在する。被選択メモリセルの適切なプログラミングを確実にするが、同様に、被選択NANDストリング内の非選択メモリセルが意図せずに「ディスターブプログラミング」されないことを確実にし、さらに、被選択NANDストリングに隣接する(すなわち、同じワード線を共有する)非選択NANDストリングにおけるメモリセルがまた、プログラミング中に意図せずディスターブされないことを確実にするための条件が選択されなければならない。今日までの進歩にもかかわらず、メモリアレイ構造およびその動作方法の絶え間ない改善が所望される。さらに、3次元メモリアレイに作製され得るこのようなメモリアレイ構造の改善が大いに所望される。
発明の説明
NANDストリングメモリアレイをプログラミングする場合、非選択NANDストリング内の非選択メモリセルと、特に被選択ワード線を被選択メモリセルと共有する非選択メモリセルとに印加されるバイアス電圧に比べて、被選択NANDストリング内の非選択メモリセルに印加されたバイアス電圧を選択する際にトレードオフが存在し得る。非選択NANDストリングに伝達されるより高い抑制電圧により、被選択ワード線に関連付けられるメモリセル(すなわち、「半分選択されたメモリセル」)に対するプログラムディスターブの影響が減じられる。しかしながら、抑制電圧が高いことにより、非選択ワード線の電圧が相応により高くなれば、プログラミング中に被選択NANDストリングにおける非選択セルがディスターブされる可能性がある。
NANDストリングメモリアレイをプログラミングする場合、非選択NANDストリング内の非選択メモリセルと、特に被選択ワード線を被選択メモリセルと共有する非選択メモリセルとに印加されるバイアス電圧に比べて、被選択NANDストリング内の非選択メモリセルに印加されたバイアス電圧を選択する際にトレードオフが存在し得る。非選択NANDストリングに伝達されるより高い抑制電圧により、被選択ワード線に関連付けられるメモリセル(すなわち、「半分選択されたメモリセル」)に対するプログラムディスターブの影響が減じられる。しかしながら、抑制電圧が高いことにより、非選択ワード線の電圧が相応により高くなれば、プログラミング中に被選択NANDストリングにおける非選択セルがディスターブされる可能性がある。
半分選択されたメモリセルに対するプログラムディスターブの影響は、まず半分選択されたセルのチャネルに第1の電圧へとバイアスをかけ、被選択ワード線上でプログラミングパルスによってチャネルをさらに高い電圧へと容量的にブーストすることにより、実質的に減じることができる。これにより、半分選択されたメモリセルにわたる電圧が下げられ、結果として、意図しないプログラムディスターブの影響が減じられる。しかしながら、非選択チャネルにおけるこのようなブーストされた電圧レベルにより、非選択NANDストリングの選択デバイスを通るリーク電流が増える可能性がある。
これらのリーク電流は、各NANDストリングの一方または両方の端部において複数の直列選択デバイスを用いることによって減らすことができる。好ましくは、ストリングの遮断を確実にするために、当該デバイスのしきい値を下回るより低い電圧が少なくとも1つの直列デバイスに供給され、別のより高い電圧が少なくとも1つの他の直列デバイスに供給されて、他の場合に流れる可能性のあるリーク電流の大きさを小さくし得る。
期間がより短い多重プログラミングパルスを用いることにより、非選択NANDストリング内における電圧をこのようなリーク電流が低下させ得る期間を制限することができる。これらの多重プログラミングパルスの数および期間は、適切なプログラミングを確実にするために被選択メモリセル上で合計のプログラムストレス時間を維持するために選択される。好ましくは、非選択NANDストリング内の最初のバイアス条件は、このような各プログラミングパルスの前に再設定されるので、1つのプログラミングパルス中のブーストされたチャネル電圧のリークの劣化の影響が、次のプログラミングパルスに蓄積されない。さまざまな実施例においては、各々のプログラミングパルスはマルチレベルのパルスであってもよく、非選択ワード線および選択線上でそれぞれのマルチレベルのパルスに付随して、非選択NANDストリングに抑制電圧へとバイアスをかけ、次いで、バイアス電圧ソースから少なくとも半分選択されたメモリセルチャネルを分離して、ストリング内の他のメモリセルチャネルを容量的にロードすることなく、チャネルを抑制電圧よりも高くブーストすることを可能にする。いくつかの実施例においては、このようなマルチレベルのパルスは、さまざまな大きさの2つの別個のパルスを用いて実現され得るが、これらは
ともに、単一のプログラミングパルスに対応し得る。この発明において想定される多重プログラミングパルスは、当該技術において見られるように、被選択セルの読出および再プログラミングをさらに何回か実施することによって変わる。多重プログラミングパルスは、プログラミングされたセルの連続した読出動作中に印加され、これにより、セルをプログラミングするのに必要な時間全体が大いに低減される。この発明のいくつかの具体的な実施例においては、グローバルビット線上のデータ状態は、複数のプログラミングパルスの個々のパルス間では変化しない。
ともに、単一のプログラミングパルスに対応し得る。この発明において想定される多重プログラミングパルスは、当該技術において見られるように、被選択セルの読出および再プログラミングをさらに何回か実施することによって変わる。多重プログラミングパルスは、プログラミングされたセルの連続した読出動作中に印加され、これにより、セルをプログラミングするのに必要な時間全体が大いに低減される。この発明のいくつかの具体的な実施例においては、グローバルビット線上のデータ状態は、複数のプログラミングパルスの個々のパルス間では変化しない。
ある具体的な実施例においては、フラッシュメモリアレイは、たとえばSONOSデバイスなどの電荷蓄積誘電体を有するメモリセルトランジスタの直列接続されたNANDストリングを含む。メモリセルの各NANDストリングは、NANDストリングの一方の端部をグローバルビット線に結合する少なくとも1つの選択デバイスの第1のグループと、NANDストリングのもう一方の端部を、当該ストリングに関連付けられる共有されたバイアスノードに結合する少なくとも2つのブロック選択デバイスの第2のグループとを含む。好ましくは、選択デバイスはSONOSデバイスでもあり、メモリセルトランジスタとして同一の態様で形成され得ることにより、各NANDストリングに必要な異なる構造の数を減らし得る。
ある実施例においては、メモリアレイのレベル上におけるメモリブロック内のNANDストリングの対は、同じグローバルビット線を共有し得る。他の実施例においては、ブロック内における各NANDストリングは、同じワード線を共有する他のNANDストリングによっては共有されないそれぞれの独自のグローバルビット線に関連付けられる。
ある実施例においては、選択デバイスおよびメモリセルデバイスはSONOSデバイスである。しきい値電圧の範囲について考慮されるが、好ましくは、デプレッションモードのしきい値電圧を有するようなデバイスが形成される。さらにより好ましくは、選択デバイスおよびメモリセルデバイスは、−2〜−3ボルトの熱平衡しきい値電圧を有するNチャネルデバイスである。メモリセルについては、このようなしきい値電圧は好ましくは消去されたデータ状態に対応し、メモリセルは、−1〜0ボルトのデプレッションに近いしきい値電圧にプログラミングされる。選択デバイスは、好ましくは、同じ熱平衡しきい値電圧を有するよう作製されるが、ほぼデプレッションモードのしきい値電圧を有するようプログラミングされた状態に維持される。
この発明は、いくつかの局面においては、メモリアレイを有する集積回路を含む集積回路内における実装、メモリアレイ構造、このような集積回路およびメモリアレイを作動させるための方法、ならびに、このような集積回路またはメモリアレイを符号化するコンピュータ読取可能媒体に特に好適であり、これらはすべて、この明細書中により詳細に記載され、添付の特許請求の範囲において説明されるとおりである。基板の上に形成される3次元のメモリアレイを有し、いくつかのメモリプレーン(すなわち、メモリレベル)の各々の上に形成されるメモリセルを有する多種多様なこのような集積回路が具体的に企図される。
以上のことは概要であり、このため、当然、詳細が簡略化、一般化かつ省略されている。従って、当業者は、上述の概要が単に例示的なものであり、この発明を限定することを意図するものではないことを認識するだろう。この発明の他の局面、発明の特徴および利点は、添付の特許請求の範囲によってのみ規定されており、以下に述べられる詳細な説明から明らかとなるだろう。
この発明は、添付の図面を参照することにより当業者に明らかとなるその多くの目的、
特徴および利点とともに、より良く理解され得る。
特徴および利点とともに、より良く理解され得る。
異なる図面において同じ参照番号を用いて、同様または同一の要素を示す。
好ましい実施例の説明
図1を参照すると、例示的なメモリアレイ100の一部の電気図が示される。図示される部分は、メモリセルのプレーンを1つしかもたない2次元のアレイを表わし得るか、または、メモリセルのレベルを2つ以上(すなわち、プレーンを2つ以上)有する3次元のメモリアレイの1つのレベルを表わし得る。複数の直列接続されたNANDトランジスタストリング102、104、106が示される。各ストリングは直列に接続された複数のSONOSトランジスタを含み、各々は、複数のワード線117のそれぞれによってゲート制御される。NANDストリング102はまた、ノード113上で伝達されるブロック選択信号TOP SELECTに従ってNANDストリングの一方の端部をグローバルビット線103に結合するためのブロック選択デバイス114を含み、さらに、ノード115上で伝達されるブロック選択信号BOTTOM SELECTに従ってNANDストリングのもう一方の端部を共有されたバイアスノード101に結合するための第2のブロック選択デバイス116を含む。
図1を参照すると、例示的なメモリアレイ100の一部の電気図が示される。図示される部分は、メモリセルのプレーンを1つしかもたない2次元のアレイを表わし得るか、または、メモリセルのレベルを2つ以上(すなわち、プレーンを2つ以上)有する3次元のメモリアレイの1つのレベルを表わし得る。複数の直列接続されたNANDトランジスタストリング102、104、106が示される。各ストリングは直列に接続された複数のSONOSトランジスタを含み、各々は、複数のワード線117のそれぞれによってゲート制御される。NANDストリング102はまた、ノード113上で伝達されるブロック選択信号TOP SELECTに従ってNANDストリングの一方の端部をグローバルビット線103に結合するためのブロック選択デバイス114を含み、さらに、ノード115上で伝達されるブロック選択信号BOTTOM SELECTに従ってNANDストリングのもう一方の端部を共有されたバイアスノード101に結合するための第2のブロック選択デバイス116を含む。
各NANDストリング102、104、106はメモリアレイ内における同じブロック内に配置され、各々は、その関連するグローバルビット線103、105、107にそれぞれ結合される。このようなグローバルビット線は、アレイよりも下方もしくは代替的にはアレイよりも上方の書込レベルによって、または、代替的には、アレイ内の書込レベル上で(たとえば、2つ以上のレベルを有する3次元のアレイにおいて)伝達され得る。NANDストリング102、104、106は「隣接する」NANDストリングと称され得る。というのも、これらは、グローバルビット線を共有しないにもかかわらず、同じワード線を(すなわち、アレイの同じブロック内で)共有するからである。図示される配置については、共有されるバイアスノード101はグローバルソース線としても公知であり得る。
ブロック選択信号TOP SELECTおよびBOTTOM SELECT、ワード線117ならびにグローバルソース線101はすべて、メモリアレイを同じ方向に横断する(便宜上、ここでは水平に示される)ので、後に述べるように、より都合良くデコードされ、適切なレベルに駆動され得る。グローバルビット線103、105、107は、メモリアレイを概して垂直方向に横断する(便宜上、ここでは垂直に示される)。4つのこのような通過ワード線111および1つの被選択ワード線109しか示されていないが、実際には、各NANDストリングは、このような多くのワード線、たとえば合計で16本のワード線を含み得ることが理解されるはずである。
上述のとおり、NANDストリングにおけるメモリセル(すなわち、ワード線のうちの1本によってゲート制御されるもの)は好ましくはSONOS構造である。ここで用いられるように、SONOSという語は広く用いられており、ゲートと下にあるチャネルとの間に電荷蓄積誘電層を有する一般的なクラスのトランジスタデバイスを指すよう意図されており、限定的な意味では用いられず、単に文字通りのシリコン−酸化物−窒化物−酸化物−シリコンの層の積重ねを意味するに過ぎない。たとえば、他の種類の電荷蓄積誘電層、たとえば酸窒化物、ならびに他の種類のメモリセル構造が、以下により詳細に説明されるとおりに用いられてもよい。
基本的なNANDストリングは非常に効率的な構造であり、インクリメンタルトランジスタメモリセルのための4F2レイアウトを実現することができる。密度も改善される。
というのも、2つのブロック選択線113、115が、ちょうどワード線と同様にアレイブロックにわたって連続的なポリシリコンストライプにルーティングされ得るが、この場合、NANDストリングにおいて形成されるブロック選択トランジスタのすべてではなくいくつかに対しブロック選択信号線を接触させる必要がないからである。
というのも、2つのブロック選択線113、115が、ちょうどワード線と同様にアレイブロックにわたって連続的なポリシリコンストライプにルーティングされ得るが、この場合、NANDストリングにおいて形成されるブロック選択トランジスタのすべてではなくいくつかに対しブロック選択信号線を接触させる必要がないからである。
このアレイ構造の効率性に寄与する別の要因として、ブロック選択デバイスをメモリセルデバイスと同様に作製する能力が挙げられる。すなわち、ブロック選択デバイスは、メモリセルデバイスと同じ様なSONOSデバイスであってもよい。結果として、半導体基板の上に形成される2つ以上のメモリレベルを有する3Dアレイの実施例においては、各メモリレベルは1種類のデバイスしか含まず、これにより、各レベルの作製がさらに単純化される。ブロック選択デバイスはメモリセルデバイスと同じ大きさにされてもよいが、ある実施例においては、ブロック選択デバイスのブレークダウン電圧を増大させるためにチャネルの長さがより長くてもよい(すなわち、ブロック選択信号のためのポリシリコンストライプがより幅広であってもよい)。他の実施例においては、ブロック選択線は、電荷蓄積誘電体のない標準的なTFT MOSデバイスであり得る。これによりプロセスが複雑になり得るが、リークを低減させるよう選択デバイスをより良好に最適化することが可能になるだろう。
好ましい実施例においては、メモリセルデバイスおよびブロック選択デバイスはともにSONOSデバイスであり、熱平衡(すなわち、窒化物中の閉込められた最小の負の電荷)しきい値電圧VTをデプレッションモードに変えるために埋込まれる。緩やかな拡散、好ましくはアンチモンまたは砒素であるデプレッションモードの注入が好ましくは用いられるが、これは、結晶基板に比べて多結晶層中のこのようなドーパントの拡散が比較的高く、さらに、デバイスの寸法が極めて小さいためである。消去された状態VTは実質的にデプレッションモードであり、好ましくは−2V〜−3Vのしきい値であるが、プログラミングされた状態VTは好ましくは約0ボルトである。メモリセルは、データ状態に従って2つのしきい値電圧のうちの1つにプログラミングまたは消去されるが、ブロック選択デバイスは好ましくは約1ボルトのしきい値電圧を有するようプログラミングされ、このプログラミングされた状態で維持される。好適な作製方法が、2002年12月31日に出願され「直列接続されたトランジスタストリングを組込んだプログラマブルメモリアレイ構造の作製方法(“Method for Fabricating Programmable Memory Array Structures Incorporating Series-Connected Transistor Strings”)」と題された、アンドリュー・ジェイ・ウォーカー(Andrew J. Walker)他による米国出願第10/335,089号に記載されており、その出願の全体が引用によりこの明細書中に援用される。
以下の説明においては、NANDストリング102はプログラミングのために選択され、メモリセル108はプログラミングされるべきであると仮定される。被選択NANDストリング102に関連付けられるグローバルビット線103(すなわち、被選択グローバルビット線)は典型的には接地される(または接地において保持される)。被選択メモリセル108と選択デバイス114との間のTOP SELECT信号および他のワード線(すなわち、「通過」ワード線)はそれぞれのデバイスをオンにするのに十分に高い電圧に駆動され、これにより、グローバルビット線電圧を被選択メモリセル108のチャネルに結合する。次いで、被選択メモリセル108に関連付けられるワード線109(すなわち、被選択ワード線)は典型的には高レベルのプログラミング電圧、たとえば(ある実施例については)約13Vに駆動される。結果として、プログラミングストレスが被選択メモリセル(ここでは「S」セルと明示される)にわたって生じ、その大きさは、選択されたチャネル電圧(たとえば接地)を差引いたワード線プログラミング電圧(すなわち、VPROG)に等しく、そのプログラミングストレスは、被選択セルをプログラミングするために、被選択ワード線に印加されたプログラミングパルスの長さに等しい時間にわたって生じる。
被選択ワード線に関連付けられる他のメモリセル、たとえばメモリセル112は、同じワード線プログラミング電圧を受けるが、プログラミングが抑制されなければならない。このようなセル112は「半分選択されて」おり、「H」セルと称され得る。Hセル112のプログラミングを抑制するために、非選択NANDストリング104に関連付けられるグローバルビット線105(すなわち、抑制されたグローバルビット線)は、典型的には、抑制電圧と称され得るプログラム電圧(たとえば、プログラミング電圧未満の正の電圧)と接地との間の電圧にされる。非選択メモリセル112と選択デバイス118との間のTOP SELECT信号および通過ワード線が、それぞれのデバイスをオンにするのに十分に高い電圧に駆動され、これにより、半分選択されたメモリセル112のチャネルに抑制電圧を結合する。被選択ワード線109がプログラミング電圧に駆動されると、半分選択されたメモリセルにわたって生じるストレスが、被選択セルに対するプログラミングストレスよりもはるかに少なくなり、プログラミングが抑制される。たとえば、6Vの抑制電圧が半分選択されたメモリセルに結合される場合、半分選択されたセル112に対する「ディスターブ」ストレスは、大きさが、選択されたチャネル電圧(たとえば6V)を差引いたワード線プログラミング電圧(すなわち、VPROG)に等しく、そのディスターブストレスは、被選択ワード線に印加されたプログラミングパルスの長さに等しい時間にわたって生じる。
理解され得るように、抑制電圧VINHおよび通過ワード線電圧VPASSの選択時にはトレードオフが存在する。これらの電圧の値がプログラミング電圧に近いので、半分選択されたメモリセルに与えられるディスターブストレスが減じられ、このようなセルは、意図しないプログラミング(すなわち、VINHディスターブ)をはるかに被りにくくなる。しかしながら、このような高い通過ワード線電圧では、被選択NANDストリング102内における他のメモリセル(たとえば「F」セル110)は、意図せずにプログラミングされる可能性が高くなる。というのも、これらのチャネルは被選択メモリセルと同じ様に接地されているからである(すなわち、VPASSディスターブ)。所望の構造および動作条件により、これらの2つの競合する現象間のバランスが達成される。加えて、集積回路が受取る上方の電源電圧よりも典型的に高い電圧にまでこのような大きな回路ノードを駆動することにより、かなりの電力が消費され、大きな回路構造を実現することが必要となる。加えて、「U」セル120は、VINHおよびVPASS電圧の両方によってもたらされる。Uセルにわたる電圧ストレスが1または2ボルトにしかならないように、VINH電圧およびVPASS電圧を互いの1または2ボルト内に維持することが望ましい。Uセルは、FセルまたはHセルよりも多くのサイクルにわたってストレスを受けるので、ストレス電圧が低いことで恩恵を受ける。
このようなバランスは、より低い抑制電圧とより低い通過ワード線電圧とを(少なくともワード線プログラミングパルス中に)用い、被選択ワード線プログラミングパルス中にHセルのチャネルをより高い電圧に容量的に結合(すなわち「ブースト」)することによって、より容易に達成され得る。結果として、Fセルにわたるストレスが減じられるが、これは通過ワード線電圧がより低いためである。さらに、Hセルにわたるストレスもまた減じられるが、これは、そのチャネルが、被選択ワード線プログラミングパルスの方向で、その最初のバイアス電圧よりも被選択ワード線により近い電圧にまでブーストされるからである。ワード線とTFTチャネルとの間のキャパシタンスが(フローティングゲートの方策に比べて)比較的高く、TFTチャネルと「接地」との間のキャパシタンスが(半導体基板に作製されるNANDストリング(すなわち、バルクの方策)に比べて)比較的低いので、抑制されたストリングにおけるデバイスの反転層が極めて効率的に容量的にブーストされ得る。
絶縁されたTFTチャネルストライプにおいて形成されるNANDストリングの利点は
、物理的に隣接するNANDストリング間の電界リーク電流が不足していることである。しかしながら、非選択NANDストリングに高い電圧までバイアスをかけることにより、特にその内部の1つ以上のチャネルが容量的に結合され、浮遊したままにされる場合、非選択NANDストリング104内のブロック選択デバイス119や被選択NANDストリングにおけるブロック選択デバイス116などのオフにされるべき薄膜トランジスタ(TFT)デバイスにおいて、当該ストリングには大きな電界で増加されたリーク電流がより発生しやすいままとなる。これらの2つのデバイスが共通のドレインノードと共通のゲートノードとを共有するので、ゲート電圧およびドレイン電圧をいくつか選択することによりスニークパスが作り出され、これにより電力損失が大きくなり、さらに、ゲートおよびドレイン上の電圧の選択が制限されてしまう可能性がある。このような条件は、NANDストリングからのリークを悪化させ、非選択ストリング内におけるメモリセルの部分的なプログラミング(すなわち、「ソフト」プログラミング)に繋がる可能性がある。このような影響を上手く減じるための具体的な回路構造および方法が以下に説明される。
、物理的に隣接するNANDストリング間の電界リーク電流が不足していることである。しかしながら、非選択NANDストリングに高い電圧までバイアスをかけることにより、特にその内部の1つ以上のチャネルが容量的に結合され、浮遊したままにされる場合、非選択NANDストリング104内のブロック選択デバイス119や被選択NANDストリングにおけるブロック選択デバイス116などのオフにされるべき薄膜トランジスタ(TFT)デバイスにおいて、当該ストリングには大きな電界で増加されたリーク電流がより発生しやすいままとなる。これらの2つのデバイスが共通のドレインノードと共通のゲートノードとを共有するので、ゲート電圧およびドレイン電圧をいくつか選択することによりスニークパスが作り出され、これにより電力損失が大きくなり、さらに、ゲートおよびドレイン上の電圧の選択が制限されてしまう可能性がある。このような条件は、NANDストリングからのリークを悪化させ、非選択ストリング内におけるメモリセルの部分的なプログラミング(すなわち、「ソフト」プログラミング)に繋がる可能性がある。このような影響を上手く減じるための具体的な回路構造および方法が以下に説明される。
しかしながら、このような構造および方法を説明する前に、付加的なNANDストリング配置を説明することが有用である。図2を参照すると、ミラーリングされたNANDストリング配置160が概略的に示される。ここでは、2つのブロックの各々における2つの異なるNANDストリングが同じグローバルビット線に結合される。また、図示される部分は、メモリセルのプレーンを1つしかもたない2次元のアレイを表わし得るか、または、メモリセルのプレーンを2つ以上有する3次元のメモリアレイの1つのレベルを表わし得る。
以下の説明においては、左上のNANDストリングは被選択NANDストリングと仮定される。被選択ワード線168はVWL電圧に駆動され、被選択メモリセル169は「S」で示される。被選択ワード線168と同じブロックにおける他の非選択ワード線166は「通過」ワード線と称されてもよい。というのも、これらは、通常、そのそれぞれのメモリセル167における記憶されたデータ状態にかかわらず、電流をそれぞれのメモリセル167に流すのに好適なVWLPASS電圧に駆動されるからである。2つのこのような通過ワード線166および1つの被選択ワード線168しか示されていないが、実際には各NANDストリングが多くのワード線、たとえば合計で16本のワード線を含み得ることが理解されるはずである。
被選択NANDストリングの一方の端部は、VBSELB電圧として知られる電圧をいかなる所与の時にも有するノード164上で伝達されるブロック選択信号によって制御される選択デバイス165によってグローバルビット線162に結合され、その信号は、被選択NANDストリングをグローバルビット(bit)線に結合するブロック選択(block select)信号と考えられてもよい。被選択NANDストリングの他方の端部は、VBSELDの電圧を有するノード170上で伝達されるブロック選択信号によって制御される選択デバイス171により、共有されるバイアスノード172に結合され、その信号は、被選択NANDストリングを共有されるドレイン(drain)線に結合するブロック選択(block select)信号と考えられてもよい。共有されるドレイン線172の電圧はVDRAIN電圧として知られているかもしれない。
被選択ブロックの真上にあるブロック内の別のNANDストリング(図示せず)はまた、VUNBSEL電圧として知られる電圧をいかなる所与の時にも有するノード176上で伝達されるブロック選択信号によって制御される選択デバイス173によってグローバルビット線162に結合され、その信号は、非選択ブロック選択(unselected block select)信号と考えられてもよい。2つの選択デバイス173および165は好ましくはグローバルビット線コンタクトを共有する。
隣接するNANDストリングはまた、被選択NANDストリングのちょうど右側に示される。上述のように、このような隣接するNANDストリングは少なくとも同じワード線を共有し、この配置では、同じグローバルビット線に(ただし、2つの異なるブロック選択信号によって)結合されるが、同じ共有されたバイアスノード(すなわち、共有された「ドレイン」ノード)を共有しない。ここで、隣接するNANDストリングはデバイス181、183、185および187を含む。この隣接するNANDストリングの下方端部は、ノード170上で伝達されここではVBSELDと称されるブロック選択信号によって制御される選択デバイス187によってグローバルビット線162に結合される。この隣接するNANDストリングの上方端部は、ノード164上で伝達されるブロック選択信号VBSELBによって制御される選択デバイス181により、共有されたバイアスノード174に結合される。共有されたドレイン線174の電圧は、隣接するNANDストリングのためのドレイン電圧を表わすVDADJ電圧として知られてもよい。
図1に示される配置と同様に、被選択ワード線に結合される被選択NANDストリングにおけるメモリセル(たとえば、セル169)は「S」セルであり、通過ワード線(たとえば、セル167)に結合される被選択NANDストリングにおけるメモリセルは「F」セルであり、被選択ワード線に結合される非選択(隣接する)NANDストリングにおけるメモリセル(たとえば、セル185)は「H」セルであり、通過ワード線に結合される非選択NANDストリングにおけるメモリセル(たとえば、セル183)は「U」セルである。このような半分選択された(H)メモリセルおよび非選択(U)メモリセルは、被選択メモリブロックにわたる他の非選択NANDストリングにおいて見出される。これらの4つのセルタイプのバイアス条件は、図1に示されるミラーリングされていない配置の条件に類似している。
このミラーリングされた配置160のさらなる説明は、このようなアレイ内におけるメモリセルを読出、プログラミングおよび消去するための例示的な動作条件を含め、上に参照された、Walker他による「“Method for Fabricating Programmable Memory Array Structures Incorporating Series-Connected Transistor Strings”」において見出すことができる。プログラミング動作における抑制された(非選択)NANDストリングが図3に示されるが、ここでは、被選択NANDストリング内における被選択メモリセル(図示されていないが、同じグローバルビット線を共有する)は、グローバルビット線を接地に駆動することによってプログラミングされるか、または、グローバルビット線をビット線抑制電圧VINHもしくはVINHIBITに駆動することによってプログラミングが抑制されている。ミラーリングされていないNANDストリングアレイについての同様の技術との下記の比較を容易にするために、便宜上、図示されるより口語的なノード名を用い、リーク電流が底部選択デバイスを通って流れ得るストリングの上部におけるより高いVINH電圧と当該ストリングの底端部におけるより低い電圧とでバイアスをかけることを示唆するために、NANDストリングを視覚的に示す。ここで用いられるように、「ブロック選択デバイス」、「アクセスデバイス」および単なる「選択デバイス」とはすべて置換え可能に用いられ、結果として、「ブロック選択信号」、「アクセス信号」および単なる「選択信号」もまたすべて置換え可能に用いられる。
このミラーリングされたNANDストリングメモリアレイ内におけるHセルのチャネルをブーストする一方法が図4に示される。簡潔に、メモリセルがすべて同じしきい値電圧を有するものとする。さらに、(被選択NANDストリングをプログラミングするために)隣接するグローバルビット線が接地されている場合でも底部選択デバイスに電流が流れないようにするために、底部アクセス選択デバイス(たとえば、図3のデバイス187および図1のデバイス119)がオフにされるものと仮定する。(以下に説明されるように、必ずしもこのようにされるとは限らない。)抑制されたNANDストリングの上部におけるドレインノードは抑制電圧VINHにされ、被選択および通過ワード線はすべて通過ワ
ード線電圧VPASSにされる。(メモリセルしきい値電圧を差引いたVPASS電圧が選択デバイスのしきい値を差引いたVINH電圧よりも高いものとすると)NANDストリング内におけるソース/ドレインノードのすべて、ならびに上部選択デバイスおよびメモリセルデバイスのチャネルはすべて、VINH電圧よりも低いしきい値電圧にされる。さらに、この点では、アクセスデバイスがオフにされ、これにより、VINH電圧を伝達する共有されたドレインノードからNANDストリングチャネルが分離される。
ード線電圧VPASSにされる。(メモリセルしきい値電圧を差引いたVPASS電圧が選択デバイスのしきい値を差引いたVINH電圧よりも高いものとすると)NANDストリング内におけるソース/ドレインノードのすべて、ならびに上部選択デバイスおよびメモリセルデバイスのチャネルはすべて、VINH電圧よりも低いしきい値電圧にされる。さらに、この点では、アクセスデバイスがオフにされ、これにより、VINH電圧を伝達する共有されたドレインノードからNANDストリングチャネルが分離される。
次いで、被選択ワード線が、VPASS電圧からさらに高くVPGM電圧(ここではVPROG電圧とも称される)に駆動され、これにより、Hセルチャネルがその最初のバイアスレベルよりも高い電圧に結合される。メモリセルデバイスがすべてオンにされる場合、当該ストリングに沿ったすべてのチャネルは依然としてHメモリセルチャネルに電気的に結合されており、このようなチャネルはすべて、メモリセルデバイスのうちの1つ以上がオフにされるまで容量的に結合されることとなる。この点では、オフにされたメモリセルを「越える」チャネル(すなわち、Hメモリセルからさらに離れたチャネル)は、ブーストされた電圧のさらなるいかなる上昇からも切離される。Hセル自体を含む他のいかなるチャネルも、被選択ワード線がその高いレベルに達するまで付加的にブーストされ得る。1つのデバイスが最大しきい値を有し、さらにグローバルビット線からのストリングの残りの部分の電圧上昇を阻止する。いくつかのセルが他のセルよりも低いしきい値を有している(いくつかがプログラミングされ、いくつかが消去されている)ので、ストリングに沿った未知の数のセルチャネルが依然としてHセルのソースに電気的に接続される可能性があり、その領域全体がブーストされることとなる。結果として、Hセルチャネルのブーストされた電圧が下がるのは、付加的なチャネルの電圧を上方に「ドラッグ」せざるを得ないことによる。
ストリングに沿ったいくつかのセルチャネルがHセルのソースになおも電気的に接続され得るにもかかわらず、チャネルがブーストされるのは、選択デバイスが瞬間的にオンにされて、抑制されたNANDストリングの反転層の電位がVDRAIN電位よりも低いしきい値電圧に設定され、次いで、オフにされて、共有されるドレインノードから反転層が分離されるからである。従って、Hセルチャネルがブーストされると、Hセルにおけるトンネル酸化物にわたって結果として得られる電位が、プログラミングを抑制するのに十分に低くなる。この具体的な実施例については、ストリングにN個のメモリセルが存在する場合、N−1個のワード線(すなわち、メモリセルゲート)が通過電圧に駆動され、被選択ワード線が遅延の後にプログラミング電圧にさらに駆動されることにより、ストリングに沿ったチャネルバイアス自体の設定が可能となる。
ある実施例においては、抑制電圧VINHおよび(この例示的なミラーリングされた配置においては、隣接するNANDストリングを接地されたグローバルビット線に接続するアクセスデバイスの制御ゲートでもある)上部アクセス信号電圧は、比較的低い電圧に設定され、さらに、接地されたグローバルビット線に適切な接続経路をもたらすのに十分にオンにされる。たとえば、これらのアクセスデバイスが約0Vのしきい値電圧を有する場合、高レベルのブロック選択信号(たとえば、ここでは上部アクセス信号電圧)は、約1V〜3.3Vの代表的な値(たとえば、VDD電圧)を有し得、ワード線通過電圧は0Vから最大約5Vまで上昇し得、ワード線プログラミング電圧は0Vから通過電圧、さらに約13Vに上昇し得る。いくつかの好ましい実施例においては、NANDストリングにおけるメモリセルは、ストリングにおけるSセルの「上における」Fメモリセルがすべて、低いVt状態(好ましくは負のVt状態)になるように、(その関連するグローバルビット線から最も離れた)ストリングの「底部」からストリングの上部まで連続的にプログラミングされる。こうすることにより、より低い通過ワード線電圧を用いながらも、適切なプログラミングが行なわれるように、被選択メモリセルチャネル領域を接地されたグローバルビット線に十分に良好に結合することが可能となる。さらに、このより低い通過電圧は
、意図しないFセルプログラムディスターブ(すなわち、VPASSディスターブ)を防ぐ。というのも、このようなデバイスにわたるストレスが、プログラミングされているSセルにわたるよりもはるかに小さくなるからである。
、意図しないFセルプログラムディスターブ(すなわち、VPASSディスターブ)を防ぐ。というのも、このようなデバイスにわたるストレスが、プログラミングされているSセルにわたるよりもはるかに小さくなるからである。
これまで記載されてきた非選択NANDストリングのチャネルをブーストすることにより、Hセルディスターブが低減されるが、さらなる低減が所望される可能性がある。これは、より短いチャネル長さおよび/またはより薄いゲート酸化物を用いたスケーリング技術に特に当てはまり、プログラミング性能を向上させるのに望ましいはるかに高いプログラミング電圧を可能にし得るが、非選択NANDストリングのディスターブプログラミングには悪影響を及ぼさない。Hセルのためのさらなる保護により、ワード線に沿ってセルを追加することも可能になる。というのも、前の書込サイクルからの論理的な1つの(たとえば故意にプログラミングされていない)状態の前に、所与のワード線上のより多くのプログラミングサイクルが許容され、これにより、ディスターブされる後のプログラミングサイクルのための犠牲のHセルになるからである。
ストリングにおけるデバイスがプログラミングされ得るかまたはプログラミングされ得ない(すなわち、結果として、ストリングにおけるデバイスのしきい値電圧にばらつきが生じる)ので、影像電荷は、必ずしもHセルの真下に留まるとは限らないが、チャネルに沿って広がり得る。これにより、Hセルのブーストされた電圧に大きなばらつきが生じる。また、(バルクのデバイスに比べてTFTデバイスにおいて特に顕著であり得る「電界で増加されたリーク電流」として公知である)リーク経路が選択デバイスに生じる可能性があり、これにより、非選択チャネルストリングにおけるブーストされた電圧レベルがストリングの底部において下がるかもしれない。同様のリーク電流が、被選択NANDストリングの底部における「オフ」の選択デバイスに存在する可能性があり、底部選択デバイスを通って被選択ストリングに流れることにより、底部におけるストリングの電圧が上昇し、(特に、ストリングに沿った電圧勾配のためにグローバルビット線から最も離れたセルのための)プログラミング効率が低下し、電力損失が増大する可能性がある。
Hセルディスターブからの保護は、Hセルからストリングの残りの部分を分離し、かつHセルチャネルをより高い電圧(この説明については、被選択ワード線上の正のプログラミングパルスとされる)にブーストできるようにすることによって改善され得る。たとえば、上部選択デバイスをオンにして、前述と同様に、抑制されたNANDストリングに沿った反転チャネルの初期のバイアスを設定し得る。次いで、デバイスをオフにして、抑制電圧からチャネルを分離し得る。被選択ワード線がプログラミング電圧に駆動される前に、被選択セルの両側のワード線の電圧を下げて、被選択メモリセルの両側のメモリセルデバイスをオフにし、こうして、ストリングの残りの部分からHセルチャネルを分離する。次いで、プログラミングパルスが被選択ワード線に印加される(すなわち、通過電圧などの電圧からプログラミング電圧に駆動される)と、Hセルチャネルが、以前よりも高い電圧にブーストされ、結果として、Hセルに対するプログラムディスターブが小さくなる。
Hセルチャネルのこのような高度なブーストを達成するのに用いることのできる多くの動作条件がある。被選択ワード線の両側の通過ワード線が接地され、残りのワード線が通過電圧のままにされる。プログラミングされるべき被選択NANDストリングにおいては、隣接する通過ワード線上での接地の場合でも、プログラミングビット線電圧(接地)は、ストリングにおける一連のプログラミング方式を用いることにより、依然として、被選択セルに渡される可能性があり、これにより、被選択セルのビット線側のFメモリセル(すなわち、ワード線が接地されている隣接するセルのうちの1つ)がその消去された状態になり、−3Vに近い好ましいしきい値電圧を有することが確実にされる。
図5を参照すると、個々のメモリセルのプログラミングされた状態または消去された状
態にかかわらず、このような分離を実現するための具体的な技術についての典型的な波形が示される。ここでは、上部アクセス選択信号およびすべてのワード線は、まず、名目上しきい値電圧を加えた抑制電圧VINHに等しい、ここでは(具体的な実施例として)約7ボルトと示される電圧に駆動される。この条件により、ここでは6ボルトと示されるVINH電圧でストリング全体にかなり急速にバイアスがかけられる。次いで、上部アクセス信号と被選択ワード線以外のワード線とが、ここでは約4ボルトと示されるより低い通過電圧VPASSに下げられる。これにより、抑制されたNANDストリングからHセルチャネルが分離される。次いで、被選択ワード線が、最初のバイアスレベル(たとえば、7V)から、ここでは13Vと示されるフルプログラミング電圧にまで駆動されて、被選択セルをプログラミングする。Hセルチャネルは、以前よりもプログラミング電圧にさらに近い電圧にブーストされる(たとえば、図示される例示的な正のプログラミングパルスについては、以前よりもさらに高い電圧にブーストされる)。理解され得るように、ワード線は、(プログラミングされたセルとプログラミングされていないセルとのいずれかの組合せにより)初めに非選択ストリングチャネルを抑制電圧にするのに十分に高い初期レベルに駆動され、次に、しきい値のばらつきにもかかわらず、Hセルを絶縁するために、セルデバイスの少なくとも最大のVt変動分だけ電圧が下げられる。プログラミングパルス中により低い通過電圧を用いると、被選択ストリングにおけるFセルに対するストレスを減じるという利点が得られるが、その他の場合、当該セルは、Sセルをプログラミングするために被選択ストリングが接地に引寄せられる間、高いVPASS電圧によって、消去された状態からディスターブされる可能性がある。
態にかかわらず、このような分離を実現するための具体的な技術についての典型的な波形が示される。ここでは、上部アクセス選択信号およびすべてのワード線は、まず、名目上しきい値電圧を加えた抑制電圧VINHに等しい、ここでは(具体的な実施例として)約7ボルトと示される電圧に駆動される。この条件により、ここでは6ボルトと示されるVINH電圧でストリング全体にかなり急速にバイアスがかけられる。次いで、上部アクセス信号と被選択ワード線以外のワード線とが、ここでは約4ボルトと示されるより低い通過電圧VPASSに下げられる。これにより、抑制されたNANDストリングからHセルチャネルが分離される。次いで、被選択ワード線が、最初のバイアスレベル(たとえば、7V)から、ここでは13Vと示されるフルプログラミング電圧にまで駆動されて、被選択セルをプログラミングする。Hセルチャネルは、以前よりもプログラミング電圧にさらに近い電圧にブーストされる(たとえば、図示される例示的な正のプログラミングパルスについては、以前よりもさらに高い電圧にブーストされる)。理解され得るように、ワード線は、(プログラミングされたセルとプログラミングされていないセルとのいずれかの組合せにより)初めに非選択ストリングチャネルを抑制電圧にするのに十分に高い初期レベルに駆動され、次に、しきい値のばらつきにもかかわらず、Hセルを絶縁するために、セルデバイスの少なくとも最大のVt変動分だけ電圧が下げられる。プログラミングパルス中により低い通過電圧を用いると、被選択ストリングにおけるFセルに対するストレスを減じるという利点が得られるが、その他の場合、当該セルは、Sセルをプログラミングするために被選択ストリングが接地に引寄せられる間、高いVPASS電圧によって、消去された状態からディスターブされる可能性がある。
VPASS電圧が、消去されたメモリセルのしきい値を加えたVINH電圧未満である限り、プログラミングパルスの前にHセル周囲の近傍のセルがオフにされ、当該ストリングがHセルから分離される。さらに、この通過電圧は、消去されたセルのしきい値(たとえば、−2Vまたは−3V)を加えたビット線プログラミング電圧(たとえば接地)よりも大きな任意の値であり得る。たとえば、接地の通過電圧はいくつかの実施例においては適切であり得る。プログラミングされるべき被選択NANDストリングにおいては、ビット線プログラミング電圧(接地)は、その周囲のワード線上での接地であっても被選択セルに渡される。というのも、好ましい一連のプログラミング方式により、被選択メモリセルのビット線側(すなわち、被選択セルとビット線に結合される選択デバイスとの間)のいずれのメモリセルも依然として消去された状態になることが確実にされるからである。選択デバイスのゲートは、好ましくは少なくともわずかな正のしきい値電圧(Vt)にプログラミングされたままにされるが、ストリングにおいて遮断すべき最初のデバイスにならないように(たとえば、VINH電圧がNANDストリングメモリセルに渡されるように)、好ましくは、抑制電圧を加えたそのVtよりも高い電圧に駆動される。
図5に図示のとおり、非選択ワード線および上部選択デバイスに伝達される信号は、それぞれのマルチレベルのパルスであり、最初により高い電圧に駆動され、次いでより低い電圧に駆動される。代替的には、図6に図示のとおり、2つの連続したパルスが用いられてもよく、第1のパルスがより高い電圧に駆動され、第2のパルスがより低い電圧に駆動される。いずれの場合も、被選択メモリセル付近の結合を減らすために、非選択ワード線を減らす前に被選択ワード線が少なくともVPASS電圧に戻されることが好ましい。
いくつかの場合においては、Hセルディスターブからの付加的な保護が所望される。これは、特に、チャネルの長さがより短いかまたはゲート酸化物がより薄くなるスケーリング技術に当てはまり、プログラミング性能の向上が望まれるより高いプログラミング電圧を供給することもできる。さらに、被選択ストリングの底部における選択デバイスがオフにされるというこれまでのこれらの説明における前提にもかかわらず、このことは当てはまらないことが多い。このような選択デバイスは、特にチャネルが比較的高いレベルにブーストされた(浮遊したままである)場合、さらにより特定的には(バルクのデバイスよ
りもリークが大きくなる可能性のある)TFTデバイスでは、そのゲート端子上での接地にもかかわらず、依然として、抑制されたストリング内におけるチャネルを放電させるくらいにリークし得る。
りもリークが大きくなる可能性のある)TFTデバイスでは、そのゲート端子上での接地にもかかわらず、依然として、抑制されたストリング内におけるチャネルを放電させるくらいにリークし得る。
図7に図示のとおり、例示的なプログラミング波形の組が示されるが、ここでは、(図6に示される)これらのマルチレベルのパルスの複数のサイクルが用いられる。これにより、個々のパルスが以前よりもはるかに短くなり、底部選択デバイスを通るいかなるリーク電流も、ストリングを放電させる時間が短くなる。各パルスごとに、ストリング内の最初のバイアスが再設定され、次いで、ストリング(または少なくともHセルチャネル)が容量的にブーストされる。結果として、特に底部アクセスデバイスに最も近いセルのためにはるかに長いパルスで一度パルスにされる場合よりも短い多くのパルスで繰返しパルスにされる場合、かつ、アクセスデバイスのもう一方側が(隣接するストリングをプログラミングする際のミラーリングされた構成と同様に)接地されている場合、チャネルがそのピークのブーストされた電圧により近接したままとなる。被選択セルについては、プログラミングストレス時間の合計が変わらない限り、多数のより短いパルスを用いることによってプログラミングには影響が与えられない。例示的なプログラミングパルスは1マイクロ秒未満の期間であり得、対応するプログラミング時間の合計は10マイクロ秒よりも長くなり得る。例示的なプログラミング電圧は10〜16ボルトの範囲内であり、好ましくは約13Vである。
図8は、ミラーリングされた構成における例示的なNANDストリング技術についてのプログラムディスターブに対する多重パルスプログラミングの影響を示す。前提として挙げられるストリングのチャネルには、まず、上部選択デバイス181のしきい値電圧を差引いた5Vの抑制電圧までバイアスがかけられている。グローバルビット線162が、接地されたビット線プログラミング電圧を隣接するNANDストリングに伝達していると仮定すると、上部選択デバイス181がオフにされ、底部選択デバイス187にバイアスがかけられる。このグラフは、(いずれの場合も同じ合計時間を有する)いくつかの異なる数のプログラミングパルスについて、プログラミングパルス中に被選択ワード線に与えられる通過電圧VPASSの関数としてHセルしきい値電圧のディスターブシフトの量を示す。いずれの所与の場合にも認識され得るように、VPASS電圧が高ければ高いほどディスターブプログラミングがより高くなる。というのも、底部選択デバイスを通るリークが多くなるからである。加えて、より多くのプログラミングパルスを用いることにより(すなわち、プログラミングの合計時間を一定に保つと)、ディスターブプログラミングが大幅に低減される。たとえば、4VのVPASS電圧を用いると、1.2ミリ秒の期間の単一のプログラミングパルスにより、Hセルに1.05Vのしきい値シフトがもたらされるのに対して、20マイクロ秒の期間の60パルスを用いると0.34Vのしきい値シフトがもたらされ、5マイクロ秒の期間の240パルスを用いると0.2Vのしきい値シフトがもたらされる。
特にTFTデバイスの電界で増加されたリーク電流は、NANDストリングの一方または両方の端部において単一の選択デバイスではなく複数の直列選択デバイスを用いることによって減らすことができる。図9は、ある場合にはストリングの各端部において2つの選択デバイスを用い、別の場合にはストリングの底端部において3つの直列選択デバイスを用いるミラーリングされた構成での、例示的なNANDストリング技術のためのプログラムディスターブに対するメモリセル位置の影響を示す。また、前提として挙げられるストリングのチャネルには、まず、5Vの抑制電圧までバイアスがかけられる。グローバルビット線が、接地されたビット線プログラミング電圧を隣接するNANDストリングに伝達していると仮定すると、上部選択デバイス201がオフにされ、底部選択デバイスにバイアスがかけられる。このグラフは、合計18個のデバイスのストリングに沿ったいくつかの異なるメモリセル位置について、プログラミングパルス中に非選択ワード線に与えら
れる通過電圧VPASSの関数としてHメモリセルしきい値電圧のディスターブシフトの量を示す。いずれの場合も、合計で240のプログラミングパルスが与えられた。認識され得るように、3つの直列選択デバイス204を備えることにより、このような直列選択デバイス202を2つしか備えない場合に比べてディスターブプログラミングが低減する。また、NANDストリングの底部により近いメモリセルは、より大きなプログラムディスターブを呈する。
れる通過電圧VPASSの関数としてHメモリセルしきい値電圧のディスターブシフトの量を示す。いずれの場合も、合計で240のプログラミングパルスが与えられた。認識され得るように、3つの直列選択デバイス204を備えることにより、このような直列選択デバイス202を2つしか備えない場合に比べてディスターブプログラミングが低減する。また、NANDストリングの底部により近いメモリセルは、より大きなプログラムディスターブを呈する。
複数の直列選択ゲートを用いると、各ストリング上で直列デバイスの追加が必要になるためにダイの寸法が大きくなるといった不利点があるにもかかわらず、プログラムディスターブがさらに低減される。さらに、(所与の寸法のメモリセルデバイスおよび選択デバイスのために)ストリング電流IONも下げられることとなる。
先の2つの事例では、NANDストリングの端部における直列デバイスの両方(または3つすべて)上で同じ電圧を有する複数の直列選択デバイスを説明したが、各々の直列デバイスのそれぞれのゲートに独立してバイアスをかけることによってリーク電流をさらに減らすことができる。両方のゲート上に接地を有すると、リークが最小にはならない。図10を参照すると2つの場合が示される。左側のNANDストリング210は、(ミラーリングされた構成における隣接するストリング上のプログラミング電圧に対応する)そのゲート上の接地とそのソース上の接地とでバイアスがかけられた底部選択デバイス212を有する。右側のNANDストリング220は、そのゲートおよびソース上で5Vでバイアスがかけられた底部選択デバイス222を有する。底部選択デバイス212を通るリーク電流は、ディスターブプログラミング対VPASS電圧のグラフ214に明瞭に示される。接地されたゲートデバイス212は、高いドレインにより最底部のトランジスタが蒙るソース電位にもたらされる電界で増加されたリーク電流のために、より高いリーク電流を有する。抑制されたNANDストリング220の底部選択デバイス222には、そのゲート上で(そのソースも5Vであるので)5Vなどの電圧で許容可能にバイアスがかけられるが、被選択NANDストリング上の底部アクセスデバイスのゲートに5Vなどの電圧を印加することは許容されない。というのも、このようなストリングは、(被選択セルがプログラミングされるべき場合)その反対側の端部が接地に結合される可能性があるからである。
複数の直列選択デバイスが用いられる場合、複数のゲート電圧を用いてリーク電流を減らし得る。複数の選択デバイスのうちの1つ以上は、電界で増加されたリーク電流を最も効率的に減らすために、そのゲート上において4V〜5Vなどのより高い電圧を有し得る。このような選択デバイスゲート電圧はまたVPASS電圧と同じ値であり得るが、異なる値に設定されてもよい。ゲートのうちの少なくとも1つは、(たとえば、ミラーリングされた配置について)被選択ストリングに流れ込むリーク電流を遮断するためにアクセスデバイスのVtよりも低い電圧でなければならない。好ましい或る配置においては、接地されたゲートを有するアクセスデバイスは底部のデバイスとなる。というのも、そのゲート−ソース間電圧が最小の負であり、負のゲート−ソース間電圧がより大きいと、電界で増加されたリーク電流が増大するからである。いくつかのミラーリングされた実施例においては、NANDストリングの底部における「ソース電圧」は隣接するグローバルビット線であり、これは接地またはVINH電圧であり得る。いくつかの好ましい実施例については、3つの直列選択デバイスを用いて、特に非常にスケーリングされたデバイスのためにリーク電流を減らし、適切なディスターブプログラミング保護を与え得る。
図11は、下方の最底部選択デバイス233のVPASS電圧およびゲート電圧の関数として最後のメモリセル231のプログラムディスターブを示す。上方の最底部選択措置232のゲート電圧が接地に維持され、ストリングの両端に結合された抑制電圧VINHでNANDストリング230にバイアスがかけられて、プログラミングが抑制される。非常に低
いディスターブ条件および広範なプログラミング条件が達成される。
いディスターブ条件および広範なプログラミング条件が達成される。
図12は、プログラミングのためにNANDストリング230にバイアスがかけられた場合の、下方の最底部選択デバイス233のゲート電圧の関数として最後のメモリセル231のプログラム可能性を示す。上方の最底部選択デバイス232のゲート電圧が接地に維持され、ストリングの上端部に結合されたグローバルビット線(すなわち、ノード234)上の接地のプログラミング電圧とストリングの底端部に結合された抑制電圧VINHとでNANDストリング230にバイアスがかけられる。図12から認識され得るように、被選択ストリング230上の最底部セル231のプログラム可能性は、下方の最底部選択デバイス233のゲート電圧の変化によって悪影響を受けることはない。
上述の説明の大部分は、図2に示されるような例示的なミラーリングされた構成の文脈において述べられる。しかしながら、これらの図および説明において用いられる用語のほとんどは、図1に示されるようなミラーリングされていない構成に適用可能であり得る。たとえば、NANDストリングの上端部(すなわち、上部選択デバイス)は、概して、抑制電圧に結合されたNANDストリングの端部に対応するよう用いられてきたが、NANDストリングの底端部(すなわち、底部選択デバイス)は、概して、非選択NANDストリングからアレイ線に流れ込む意図されない不所望のリーク電流を引起す可能性のある接地などの低い電圧でバイアスがかけられ得るアレイ線への接続に対応する。
図13を参照すると、ミラーリングされていないNANDストリング250が示される。ここで、単一の上部アクセスデバイス252がストリングの一方の端部をグローバルビット線251に結合するが、これは、ストリング250が選択される場合セルをプログラミングするよう接地であり得るか、または、被選択または非選択NANDストリングにおけるプログラミングを抑制するよう抑制電圧VINHであり得る。単一の底部アクセスデバイス254はストリング250のもう一方の端部をグローバルソース線253に結合するが、これは、被選択ブロックのプログラミング中に浮遊したままにされ得るか、または、好ましくは、接地と抑制電圧との間の中間電圧でバイアスがかけられ得る。この中間電圧は、より好ましくは、抑制電圧のほぼ半分である。
向上した実施例を示す図14には、ミラーリングされていないストリング配置300(すなわち、隣接するストリングが同じ端部においてそれぞれのグローバルビット線に接続されている)が示される。当該ミラーリングされていないストリング配置300は、(ここでは上部として示される)ストリングのグローバルビット線端部において(アレイ選択デバイスまたは単に選択デバイスとしても公知である)単一のブロック選択デバイスを有し、(ここでは底端部におけるこのような2つの選択デバイスとして示される)ストリングのグローバルビット線端部と反対側の端部において複数の直列選択デバイスを有する。
上部選択デバイス114、118はリーク防止において重要な役割を果たさない。というのも、これらは、プログラミングされたNANDストリング302および抑制されたNANDストリング304の両方のために動作しているからである。したがって、単一の上部選択デバイスを用いて、抑制されたNANDストリングのプログラムディスターブを最良に低減させ、プログラミングされたNANDストリングを最良にプログラミングし得る。上部選択デバイス114、118は、グローバルビット線にも関連付けられる非選択メモリブロックからグローバルビット線を絶縁するのに必要とされる。各々の非選択メモリブロック(たとえば、ブロック310)は、それぞれの非選択メモリブロック内における各NANDストリング(たとえば、NANDストリング314)をそれらの関連するグローバルビット線から分離するために好ましくは接地におけるそれぞれの上部選択信号(たとえば、選択信号312)を有する。さらに、各々の非選択メモリブロックにおけるワード線(たとえば、ワード線316)はまた、好ましくは、このようなブロックをインアク
ティブにしたり、パワーダウンさせたり、プログラミングされていない状態に維持するよう接地されている。いくつかのグローバルビット線が(被選択ブロック内のセルをプログラミングするために)VINH電圧であるので、これらの非選択ブロックにおけるNANDストリングのチャネルは上方にリークする可能性がある。しかしながら、このリークは自己制限される。というのも、これは、非選択NANDストリングが上昇し始める(たとえば、チャネルノード319)と「リークし易い(leaky)」選択デバイス(たとえば、デバイス318)のドレイン−ソース間の電圧を下げる一方で、選択デバイスのゲート−ソース間の電圧を低下させて、リーク電流をさらに制限するからである。これらの非選択ブロックのストリングにおける第1のセルのディスターブのための電位が最小となる。というのも、このディスターブが、Vtを低減させる方向(ソース電圧がゲート電圧よりも高いので消去方向)であり、(ここで企図される構造のうちの少なくともいくらかのために)プログラミング動作よりもはるかに遅いからである。
ティブにしたり、パワーダウンさせたり、プログラミングされていない状態に維持するよう接地されている。いくつかのグローバルビット線が(被選択ブロック内のセルをプログラミングするために)VINH電圧であるので、これらの非選択ブロックにおけるNANDストリングのチャネルは上方にリークする可能性がある。しかしながら、このリークは自己制限される。というのも、これは、非選択NANDストリングが上昇し始める(たとえば、チャネルノード319)と「リークし易い(leaky)」選択デバイス(たとえば、デバイス318)のドレイン−ソース間の電圧を下げる一方で、選択デバイスのゲート−ソース間の電圧を低下させて、リーク電流をさらに制限するからである。これらの非選択ブロックのストリングにおける第1のセルのディスターブのための電位が最小となる。というのも、このディスターブが、Vtを低減させる方向(ソース電圧がゲート電圧よりも高いので消去方向)であり、(ここで企図される構造のうちの少なくともいくらかのために)プログラミング動作よりもはるかに遅いからである。
NANDストリングの底部における「オフ」のアクセスデバイスによって阻止されるべき固有の電圧降下は、Hチャネルの所望の容量的なブーストを加えたVINHと、(セルをプログラミングするよう)接地である最低限のグローバルビット線電圧との差である。ミラーリングされた構成においては、この電位差は、上述のとおり単一のストリングに亘って発生し得る。しかしながら、例示的なミラーリングされていない構成においては、ブーストされたVINHレベルにおけるチャネルから接地におけるグローバルビット線までの最短経路は2つのNANDストリングを含む。というのも、当該経路は、ストリングの底部における共有されたソースノードを通って横断しなければならないからである。結果として、抑制されたストリングの底部選択デバイス(たとえば、デバイス119A、119B)と、プログラミングされたストリングの底部選択デバイス(たとえば、デバイス116A、116B)との直列の組合せを通るリーク電流全体は、中間電圧でグローバルソースノード101(すなわち、共有されたソースノード)にバイアスをかけることによって低減させることができる。図示のとおり、共有されたソースノードは、好ましくは、接地とVINH電圧との間のバイアス電圧に駆動され、より好ましくは、6〜7Vの例示的なVINH電圧のために約4V〜5Vに駆動される。
電界で増加されたリーク電流が、抑制されたストリングおよび被選択ストリングの両方に対して起こり得る問題であるので、この共有されたソースノード101上でVINH電圧ではなくこのような中間電圧を用いることが望ましい。抑制されたストリングからのリークの悪影響とプログラミングされたストリングへのリークの悪影響とのバランスを取るために、好ましい大きさの共有されたソースノードが選択される。共有されたソースノード101が低すぎる場合、比較的長いプログラムパルス中に取込まれた、抑制されたストリング304から流れる電界で増加されたリーク電流は、ブーストされたレベルのストリングを放電する。共有されたソースノード101が高すぎる場合、リーク電流は、プログラミングパルス中に被選択ストリング302に流れ込む可能性があり、結果として、特に最底部メモリセル303に対するストリングにおけるプログラム電圧の低下(すなわち、固体接地レベルの損失)をもたらして、セルにわたって生じた有効プログラム電圧を低減させ得る。この影響はブーストされたレベルの損失ほど問題にはならない。というのも、このリーク電流が小さく、ストリングを通る全抵抗が高い場合でも、もう一方の端部が接地に結合されるからである。こうして、被選択ストリング302はいくらかのリークを許容し得るが、ただし、好ましくは、底部アクセスデバイス116A、116Bのうちの少なくとも1つのゲートは、このようなデバイスをオフにすることができるようアクセスデバイスのしきい値電圧未満のままである。いくつかの実施例においては、上方の底部選択信号BOT ACCESS Aは、好ましくは、接地(たとえば、約5V)を上回り、下方の底部アクセス信号BOT ACCESS Bは、好ましくは接地である。このため、接地における選択B信号が、被選択NANDストリング302のリーク経路を遮断し、Vss(すなわち、接地)における選択Bと直列なVINHにおける選択A信号が、なお、被選
択ストリング304に対する自己ブーストを可能にするのに十分に当該電界で増加されたリーク経路を遮断する。この明細書中で説明される他の実施例と同様に、この構成は、多重プログラミングパルスが、通過ワード線および上部アクセス信号上のマルチレベルのパルスとともに用いられる場合、より良好に機能し、十分に低いディスターブプログラミングと十分に低いパワープログラミングとを達成するのに用いられてもよい。好ましくは、選択メモリブロック内における多数のNANDストリングは、抑制されたストリング上の蓄積したディスターブを減ずるよう同時にプログラミングされる。たとえば、64〜128本のストリングは、たとえば、256〜1024本のNANDストリングを有するメモリブロック内で同時にプログラミングされ得る。
択ストリング304に対する自己ブーストを可能にするのに十分に当該電界で増加されたリーク経路を遮断する。この明細書中で説明される他の実施例と同様に、この構成は、多重プログラミングパルスが、通過ワード線および上部アクセス信号上のマルチレベルのパルスとともに用いられる場合、より良好に機能し、十分に低いディスターブプログラミングと十分に低いパワープログラミングとを達成するのに用いられてもよい。好ましくは、選択メモリブロック内における多数のNANDストリングは、抑制されたストリング上の蓄積したディスターブを減ずるよう同時にプログラミングされる。たとえば、64〜128本のストリングは、たとえば、256〜1024本のNANDストリングを有するメモリブロック内で同時にプログラミングされ得る。
ある実施例においては、被選択ブロック内におけるNANDストリングの通過ワード線はすべて、(この明細書中で記載されるように、マルチレベルの波形であり得る)同じ通過電圧または通過電圧波形で駆動される。他の実施例においては、被選択ワード線よりも「上の」通過ワード線よりも低い電圧で、被選択ワード線よりも「下の」(すなわち、グローバルビット線に対して被選択ワード線の反対側における)通過ワード線を駆動することが望ましいかもしれない。プログラミング電圧(たとえば接地)がなおもロバストに被選択メモリセルに印加される。というのも、「上方の」非選択ワード線(すなわち、被選択メモリセルとグローバルビット線に結合された選択デバイスとの間の線)が、より高いVPASS電圧で駆動されるからである。しかしながら、この配置により、下方のメモリセルデバイスに対するFセルプログラミングストレス(すなわち、いわゆるVPASSディスターブストレス)が低減される。ミラーリングされたNANDストリングを組込んだ実施例については、1つのNANDストリングの上部はその隣接するNANDストリングの底部となり、こうして、その上部および底部が時間のうちの50%を逆にするので、Fセルストレスがすべてのセルに対して半減される。ミラーリングされていないNANDストリングを組込んだ実施例については、各NANDストリングのそれぞれの底部が整列しており、このため、底部の方にあるセルが被るVPASSストレスは、実際には、上部の方にあるセルが被るよりも少なくなる。それにもかかわらず、底部セルは、そのNANDストリングが(リークし得る選択デバイスを備えた端部により近接しているので)選択されず、ブースト損失が、これらの技術によって軽減されているにもかかわらず0にならない場合、リーク電流によって引起されたHセルプログラムディスターブ(すなわち、VINHディスターブ)をより受けやすくなる可能性がある。結果として、ミラーリングされていないNANDストリングアレイはまた、Fセルストレスをさほど受けない底部セルから恩恵を受ける。というのも、これらの底部セルは、すべてのディスターブ機構による全体的なVTの変化を上回ることなく、より高いHセルストレスを許容し得るからである。
ある実施例においては、マルチレベルのメモリアレイは、いくつかのメモリプレーンまたはメモリレベルの各々の上で形成されるメモリセルを含む。2つ以上の層上のNANDストリングは、単一の層上のグローバルビット線に接続され得る。このようなグローバルビット線層は、好ましくは、メモリアレイのための、当該アレイの下にある基板に配置され得る回路を支持するようより便宜的に接続するためにすべてのメモリレベルの下にあるモノリシックの集積回路の層上に配置される。いくつかの実施例においては、このようなグローバルビット線層はメモリレベルの真中またはアレイの上にあってもよく、2つ以上のグローバルビット線層が用いられてもよい。さらに、2つ以上の層上にあるNANDストリングはまた、好ましくはすべてのメモリレベルの上に配置される単一層上における共有されたバイアスノードに接続され得る。いくつかの実施例においては、共有されたバイアスノードはメモリレベルの真中またはアレイの下にあってもよい。共有されたバイアスノードは同様に2つ以上の層上に配置され得る。
図示されたミラーリングされていないNANDストリング配置が、各々の隣接するNANDストリングのためにグローバルビット線を用いるので、グローバルビット線のピッチ
は、隣接するNANDストリングが同じグローバルビット線を共有している他の実施例の場合よりも密になり得る。グローバルビット線のピッチの問題を軽減するために、ある実施例においては、グローバルビット線は、2つ以上の配線層上でルーティングされ得る。たとえば、偶数個のNANDストリングが、1つのグローバルビット線層上に配置されたグローバルビット線に関連付けられ、奇数個のNANDストリングが、別のグローバルビット線層上に配置されたグローバルビット線に関連付けられてもよい。ビア(via)は、NANDストリングのピッチの適合を容易にするよう千鳥配列にされてもよく、所要のグローバルビット線のピッチは、個々のNANDストリングのピッチの2倍に緩められてもよい。特にNANDストリングの2つ以上のメモリプレーンを有する3次元のアレイのために、3つ以上の垂直に隣接する層に接触する垂直なビアが用いられてもよい。このような垂直な接続はまた、2つ以上の層をz方向に接続するビアタイプの構造を意味するよう便宜的に「zia」と称され得る。これらの形成についての好ましいzia構造および関連する方法が、2003年3月18日に発行されたクリーブス(Cleeves)による米国特許第6,534,403号に記載され、その開示の全体が引用によりこの明細書中に援用される。例示的なziaのさらなる詳細が、ロイ・E・シューライン(Roy E. Scheuerlein)他による上述の「直列接続されたトランジスタストリングを組込んだプログラマブルメモリアレイ構造、ならびにその製造および動作方法(“Programmable Memory Array Structure Incorporating Series-Connected Transistor Strings and Methods for Fabrication and Operation of Same”)」において説明される。
は、隣接するNANDストリングが同じグローバルビット線を共有している他の実施例の場合よりも密になり得る。グローバルビット線のピッチの問題を軽減するために、ある実施例においては、グローバルビット線は、2つ以上の配線層上でルーティングされ得る。たとえば、偶数個のNANDストリングが、1つのグローバルビット線層上に配置されたグローバルビット線に関連付けられ、奇数個のNANDストリングが、別のグローバルビット線層上に配置されたグローバルビット線に関連付けられてもよい。ビア(via)は、NANDストリングのピッチの適合を容易にするよう千鳥配列にされてもよく、所要のグローバルビット線のピッチは、個々のNANDストリングのピッチの2倍に緩められてもよい。特にNANDストリングの2つ以上のメモリプレーンを有する3次元のアレイのために、3つ以上の垂直に隣接する層に接触する垂直なビアが用いられてもよい。このような垂直な接続はまた、2つ以上の層をz方向に接続するビアタイプの構造を意味するよう便宜的に「zia」と称され得る。これらの形成についての好ましいzia構造および関連する方法が、2003年3月18日に発行されたクリーブス(Cleeves)による米国特許第6,534,403号に記載され、その開示の全体が引用によりこの明細書中に援用される。例示的なziaのさらなる詳細が、ロイ・E・シューライン(Roy E. Scheuerlein)他による上述の「直列接続されたトランジスタストリングを組込んだプログラマブルメモリアレイ構造、ならびにその製造および動作方法(“Programmable Memory Array Structure Incorporating Series-Connected Transistor Strings and Methods for Fabrication and Operation of Same”)」において説明される。
さまざまな実施例が企図される。ミラーリングされた構成およびミラーリングされていない構成はともに、この明細書中に記載されるように具体的に企図される。付加的な共有を用いることにより、所与のいかなるブロックにも必要とされる面積をさらに減らし得る。たとえば、ミラーリングされていない構成におけるグローバルビット線への接点は、2つのメモリブロックによって、共有された接点の両側に一つずつ、共有される。加えて、1つのブロックにおける共有されたドレイン線とNANDストリングの端部へのその関連する接点とは、隣接するブロックにおけるNANDストリングによって共有され得る。他の実施例においては、隣接するブロックは、非選択ブロックへのストレスを避けるために、独立して共有されるドレインノードを有し得る。
図17A、図17B、図17Dおよび図17Eに図示のとおり、グローバルビット線への接点のための面積を節約するには、ziaを一直線にコンパクトに配置することが好ましい。これは、図17A、図17Bおよび図17Cに示されるNANDストリングのミラーリングされていない配置に特に有利である。NANDチャネル領域の非常に狭い間隔にziaを作り出すためのいかなる公知の処理技術も、図17A、図17B、図17Dおよび図17Eに示されるNANDストリング配置と組合わせて用いることができる。図17Aにおいては、ミラーリングされていないNANDストリングは、メモリ線の下方にあり当該メモリ線と一致する単一層上のグローバルビット線に接続されるので、図17Aの平面図には示されていない。代替的には、zia1701は、1つの層上のグローバルビット線に接続し、隣接するzia1702は、第2のグローバルビット線層上のグローバルビット線に接続し得る。垂直に部分的に重ねるzia技術は、共通のメモリレベルから2つの配線レベルまでのzia接続を形成するものであるが、配置17Bに図示のとおり、2つの層上でNANDストリングをグローバルビット線に有利に接続するのに用いられ得る。このような垂直に部分的に重ねるzia技術は、本願と同日付けで出願された「緩やかなジオメトリ層への高密度の接点(“High Density Contact to Relaxed Geometry Layers”)」と題され、その全体が引用によりここに援用されている、Roy E. Scheuerlein他による米国特許出願第10/728,451号においてより詳細に説明される。2つのグローバルビット線層はともに、メモリアレイの下方またはメモリアレイの上方にあり得る。図17Cにおいては、zia位置は、ziaホール間における間隔を広くするよう千鳥配列にされ、いくつかの実施例においては、NANDストリングチャネル層およびグロ
ーバルビット線層上にパッド領域を規定する。(上述の「“Method for Fabricating Programmable Memory Array Structures Incorporating Series-Connected Transistor Strings”」の図24、図25および図28に図示のとおり)インラインのzia(in-line zia)を用いることにより、ziaを被選択ブロックにおけるNANDストリングと隣接するブロックにおけるNANDストリングとに接続しながらも、図17A、図17B、図17Dまたは図17Eに示される配置でziaの間隔を狭くすることもできる。(上述の「“Method for Fabricating Programmable Memory Array Structures Incorporating Series-Connected Transistor Strings”」の図29に図示のとおり)多層の垂直なziaホールは、これらの配置の各々にも好適なコンパクトなziaを形成する。
ーバルビット線層上にパッド領域を規定する。(上述の「“Method for Fabricating Programmable Memory Array Structures Incorporating Series-Connected Transistor Strings”」の図24、図25および図28に図示のとおり)インラインのzia(in-line zia)を用いることにより、ziaを被選択ブロックにおけるNANDストリングと隣接するブロックにおけるNANDストリングとに接続しながらも、図17A、図17B、図17Dまたは図17Eに示される配置でziaの間隔を狭くすることもできる。(上述の「“Method for Fabricating Programmable Memory Array Structures Incorporating Series-Connected Transistor Strings”」の図29に図示のとおり)多層の垂直なziaホールは、これらの配置の各々にも好適なコンパクトなziaを形成する。
図18に図示のとおり、NANDストリングの被選択ブロックにおけるミラーリングされたストリング配置1800は、すべての隣接するNANDストリング1811、1812、1813、1814、1815が、対応するグローバルビット線1801、1802、1803、1804、1805に、但しメモリブロックの両側に交互に接続されている。上部におけるドレインバイアスノード1820および底部におけるドレインバイアスノード1821には、グローバルビット線電圧とは無関係に、ミラーリングされていないNANDストリング配置と同様にストリングからのリーク電流を減らすための好ましい電圧でバイアスがかけられ得る。グローバルビット線は、1つの層または2つの層上にあってもよく、メモリ層の上または下にあってもよい。
この明細書中に記載されるさまざまな技術、たとえばチャネルブースト、多重プログラミングパルス、マルチレベルのパルスおよび複数の直列選択デバイスは、単独でまたは組合せて用いられて、Hセルプログラムディスターブ、Fセルプログラムディスターブを低減させ、ロバストなSセルプログラミングをもたらし得る。
ミラーリングされた構成については、好ましい実施例では、各ストリングの各端部上で3つの直列選択デバイスが用いられるが、上部選択グループのための2つの独立したゲート電圧と、底部選択グループのための2つの独立したゲート電圧とを有する。マルチレベルのゲートパルスも用いられるが、この場合、最初のパルスレベルが(VINH+max Vt)であり、次に、低いパルスレベルの(VINH−min Vt)が続くが、これらはともに上部セレクタおよび通過ワード線のためのものである。好ましくは、多重プログラミングパルスも用いられ、そのすべてが以下の表に要約されている。
ストリングごとに合計22個のデバイスが用いられる。すなわち、16個のメモリセル、ストリングの上部における3つの直列選択デバイス、および、ストリングの底部における3つの直列選択デバイスである。通過ワード線および上部選択デバイス上におけるマルチレベルのパルスは、初めに7Vであり、プログラミングパルスが被選択ワード線に印加される前に4Vに下げられる。
ミラーリングされていない構成については、1つの好ましい実施例では、各ストリング
の上端部(すなわち、グローバルビット線端部)上で単一の選択デバイスと、各NANDストリングの底端部上で2つの直列選択デバイスとが用いられるが、底部選択グループのための2つの独立したゲート電圧を有する。マルチレベルのゲートパルスも用いられるが、この場合、最初のパルスレベルが(VINH+max Vt)であり、低いパルスレベルの(VINH−min Vt)が次に続くが、これらはともに、上部セレクタおよび非選択ワード線のためのものである。以下の表に要約されるとおり、好ましくは多重プログラミングパルスも用いられる。
の上端部(すなわち、グローバルビット線端部)上で単一の選択デバイスと、各NANDストリングの底端部上で2つの直列選択デバイスとが用いられるが、底部選択グループのための2つの独立したゲート電圧を有する。マルチレベルのゲートパルスも用いられるが、この場合、最初のパルスレベルが(VINH+max Vt)であり、低いパルスレベルの(VINH−min Vt)が次に続くが、これらはともに、上部セレクタおよび非選択ワード線のためのものである。以下の表に要約されるとおり、好ましくは多重プログラミングパルスも用いられる。
好ましくは、ストリングごとに合計19個のデバイスが用いられる。すなわち、16個のメモリセル、ストリングの上部における1つの選択デバイス、および、ストリングの底部における2つの直列選択デバイスである。通過ワード線および上部選択デバイス上のマルチレベルのパルスは、初めに7Vであり、プログラミングパルスが被選択ワード線に印加される前に4Vに下げられる。
あるミラーリングされていない実施例においては、各NANDストリングは、図1に図示のとおり、その各端部に単一の選択デバイスだけを含み得る。アレイにおけるさまざまな信号についての電圧範囲を示す以下の表に記載されている一組の好ましい動作条件を用いて、好適な性能を達成し得る。「値」の列は好ましい値を示す。
ある実施例においては、共有されたドレイン線は、すべてのメモリブロックに対して共通していてもよい。他の実施例においては、(ここでは、ミラーリングされていない構成のためのグローバルソース線としても記載される)この共通ノードは複数のノードに分割され得、各々には独立してバイアスがかけられ得る。多くの非選択NANDストリングが同じワード線に接続される(通常、Nst=128〜1024(512種類)であり、これは層の数で乗算されており、Nla=2〜8(8種類)である)ので、「オフ」のブロック選択トランジスタ(Nst*Nla)のすべてのリークは、消去されたセルの読出電流に重ねられる。プログラミングされたセルから消去されたセルを正確に識別するために
、非選択ストリングのリークをIbsleakで示し、消去されたセルの電流をIcerで示し、プログラミングされたセルの電流をIcpgmで示している以下の式が満たされなければならない。
、非選択ストリングのリークをIbsleakで示し、消去されたセルの電流をIcerで示し、プログラミングされたセルの電流をIcpgmで示している以下の式が満たされなければならない。
この場合、代表値として、Ratio=100、Icer=500nA、Icpgm=1nA、Nst=512、Nla=8である。
ブロック選択トランジスタが上述の式によって設定された限度よりも多量にリークする場合、ストリングの数、すなわちNstが低減される可能性がある。これについての不利点は、アレイが破壊されるたびに非効率が生じるのでアレイの効率が最低になってしまうことである。代替的には、共通のバイアスノードが複数のノードに分割されてもよい。被選択ストリングを含むVDRAINには、標準的なVDRAIN電圧(たとえば、1.5V)でバイアスがかけられ得る。他のすべてのVDRAINノードには、グローバルビット線と同じ電圧でバイアスがかけられ得る。このように、たとえブロック選択デバイスがリークしやすいとしても、1VのVDRAINでは非選択ストリングに電流が流れ得ない。というのも、ストリングにわたって電圧差がないからである。共通ノードがM回(すなわち、M個の個々のノードに)分割された場合、Ibsleak上の要件は、グローバルビット線を破壊する必要なしに、上述の限度に関連してMの係数だけ減じられる。Ibsleakについての限度を150pAとすれば、Mの好ましい値は128となり得る。Mについての範囲は、ブロック選択トランジスタのリークに応じて、好ましくは16〜512である。
上述の読出バイアス条件では、グローバルビット線がソースとして、そして、共通ノードがドレインとして設定される。この反対も可能であり、2つのバイアス条件(たとえば、1.5Vでのグローバルビット線、および、1Vでの共通ノード)を逆にすることもできる。
すべての層上においてオンピッチのzia(on-pitch zias)を有する要件を軽減するための実現可能な変更は、2つのストリングのためにziaを共有することである。これは、図2に示される隣接するストリングと同様に、反対方向を指すストリングを有することを意味する。他の実施例においては、オンピッチのziaを有するのではなく、別のルーティング層(R4)をメモリアレイの上部に導入してもよい。このようなルーティング層がグローバルビット線の半分を保持し、もう一方のグローバルビット線層がグローバルビット線の残り半分を保持するだろう。
上述のとおり、多くのメモリアレイ、特に3次元(3D)のメモリについては、消去された際にデプレッションモードのデバイスを用い、プログラミングされた際にほぼデプレッションモードのデバイス(すなわち、たとえば0.5〜1.5Vなどの約1ボルトVT)を用いると、以下に記載のとおり、メモリ層の各々についてのレイアウトの複雑性を簡略化する点で非常に有利になる。さらに、プログラミングの際にほぼデプレッションモードのデバイスを用いることにより、被選択メモリセルを読出す際に非選択ワード線に印加される必要のある電圧が下げられる。セル電流は、非選択メモリセルがプログラミングされている場合でも、より容易にストリングを通過し得る。この電圧低下は、多くの予想される読出サイクル中にディスターブの影響を低減させるのに有益である。たとえば、消去
される非選択NANDストリング上の非選択メモリセルは、ワード線上のより高い電圧によって、プログラミングされた状態になるまでゆっくりとディスターブされ得る。
される非選択NANDストリング上の非選択メモリセルは、ワード線上のより高い電圧によって、プログラミングされた状態になるまでゆっくりとディスターブされ得る。
この発明に従ったNANDストリングは、いくつかの異なるプロセスのいずれかを用いて作製され得る。集積回路は、単一のメモリプレーンを有するメモリアレイを含み得るか、または、2つ以上のメモリプレーンを有するメモリアレイを含み得る。図15に1つの例示的な構造が示される。この発明に従った2レベルのメモリアレイ400の一部を概念的に表わす3次元図が示される。レベル1においては、複数のチャネルストライプ(たとえば402)が第1の方向に形成される。蓄積された電荷誘電層404、たとえば酸化物/窒化物/酸化物(ONO)スタックは、少なくともチャネルストライプ402の上面に形成される。第1の方向とは異なる第2の方向に延びる複数のゲートストライプ(たとえば406)は、蓄積された電荷誘電層404上に形成される。好ましくは、ゲートストライプは、ワード線ストライプとも称されるが、チャネルストライプに対して概して垂直に延びる。ソース/ドレイン領域(たとえば410)は、ワード線ストライプ間における露出された(すなわち、ワード線ストライプによって覆われていない)領域のチャネルストライプにおいて形成され、こうして、薄膜トランジスタ(TFT)の直列接続されたストリングを形成する。
このようなチャネルストライプ402は、好ましくは、アモルファスシリコン層を堆積させ、チャネルストライプを形成するようチャネルマスクを用いて当該層をエッチングし、薄膜トランジスタチャネルを形成するよう当該層をアニールすることによって形成される。ワード線ストライプ106は、シリサイド層によって覆われるポリシリコン層などの2つ以上の層の積重ねから形成され得るか、または、図に示されるように3段の積重ねであり得る。
中間の誘電層408は、あるレベル上におけるワード線(たとえば、レベル1に示されるワード線ストライプ406)を、次に高いレベル上におけるチャネルストライプ(たとえば、レベル2に示されるチャネルストライプ402)から絶縁するようワード線ストライプの上方に形成される。誘電体を用いて、所与のレベルのワード線ストライプ間における空間を埋めることもできる。理解され得るように、このような構造により、各チャネルストライプ402内における複数の直列接続されたトランジスタが形成される。
このようなNANDストリングのトランジスタは、プログラミングされた状態のためにエンハンスメントまたはデプレッションモードのデバイスを含むよう作製され得る。(SONOSデバイスではなく)フローティングゲートデバイスを用いる他の種類のNANDメモリアレイにおいては、消去された状態は、しばしば、0ボルトしきい値電圧(VT)またはさらにはデプレッションモードVTとなる。フローティングゲートデバイスは広範囲のVTを有し得る。というのも、フローティングゲートが広範囲の電荷レベルを蓄積し得るからである。このようなデプレッションモードのプログラミングされた状態は、IEEE JSSC(第34巻、第5号、1999年5月、675〜684頁)におけるタケウチ(Takeuchi)他による「高度にスケーラブルでノイズに対して耐性が高く信頼性の高いNANDフラッシュメモリのための負のVthセルアーキテクチャ(“A Negative Vth
Cell Architecture for Highly Scalable, Excellently Noise-Immune, and Highly Reliable NAND Flash Memories”)」において説明される。
Cell Architecture for Highly Scalable, Excellently Noise-Immune, and Highly Reliable NAND Flash Memories”)」において説明される。
ここでの説明は、メモリセルのプログラミングに焦点を合せており、読出または消去動作は扱っていない。例示的な構成においては、被選択NANDストリングは、概して、NANDストリングにわたり電圧を印加することによって読取られ、これにより、1つ以上のブロック選択デバイスのどのグループにもバイアスがかけられて電流を流すことを確実にし、さらに、NANDストリングにおけるすべての非選択メモリセルデバイスにバイア
スがかけられて、そこに記憶されたデータ状態にかかわらずストリングに電流を流すことを確実にし、さらに、2つのデータ状態のうちの1つのためだけに電流がNANDストリングを流れるように被選択ワード線にバイアスをかける。被選択ブロックにおけるすべてのメモリセルは、各メモリセルトランジスタにわたって十分に大きな負のゲート−ソース間電圧を加えることによって消去され得る。たとえば、グローバルビット線、任意の共有されるバイアスノード、すべてのブロック選択線、およびすべてのワード線は、たとえば10ボルトの消去(VEE)電圧に駆動され得る。被選択ブロックにおける中間ノードが、グローバルビット線および共有されたドレインノード上で伝達される消去電圧に実質的に充電するための時間がとられた後、被選択ブロックにおけるワード線は、ブロックにおける各メモリセルにわたって消去バイアスを加えるよう接地される。ミラーリングされた構成を読取および消去する付加的な詳細が、既に参照された、Roy E. Scheuerlein他による「“Programmable Memory Array Structure Incorporating Series-Connected Transistor Strings and Methods for Fabrication and Operation of Same”」において説明され、類似の技術が、ミラーリングされていない構成のために用いられてもよい。
スがかけられて、そこに記憶されたデータ状態にかかわらずストリングに電流を流すことを確実にし、さらに、2つのデータ状態のうちの1つのためだけに電流がNANDストリングを流れるように被選択ワード線にバイアスをかける。被選択ブロックにおけるすべてのメモリセルは、各メモリセルトランジスタにわたって十分に大きな負のゲート−ソース間電圧を加えることによって消去され得る。たとえば、グローバルビット線、任意の共有されるバイアスノード、すべてのブロック選択線、およびすべてのワード線は、たとえば10ボルトの消去(VEE)電圧に駆動され得る。被選択ブロックにおける中間ノードが、グローバルビット線および共有されたドレインノード上で伝達される消去電圧に実質的に充電するための時間がとられた後、被選択ブロックにおけるワード線は、ブロックにおける各メモリセルにわたって消去バイアスを加えるよう接地される。ミラーリングされた構成を読取および消去する付加的な詳細が、既に参照された、Roy E. Scheuerlein他による「“Programmable Memory Array Structure Incorporating Series-Connected Transistor Strings and Methods for Fabrication and Operation of Same”」において説明され、類似の技術が、ミラーリングされていない構成のために用いられてもよい。
ここで説明される実施例におけるブロック選択デバイスのうちの1つ以上には、負のゲート−ソース間電圧で時々バイアスがかけられ得る。これにより、このようなブロック選択デバイスに部分的な消去バイアスがかけられる。これらのブロック選択デバイスは、デプレッションモードSONOSセルなどのプログラマブルセルとして同じ処理ステップによって形成される場合、被選択メモリセルのプログラミング中に印加されるこのバイアス電圧によって部分的に「消去」され得る。これにより、いくつかのプログラムサイクル後、ブロック選択デバイスのVTが負の領域にまでゆっくりと低減することとなる。このようなしきい値電圧は、ブロック選択デバイスがオフにされるのを防ぎ得る。
ブロック選択デバイスから電荷蓄積誘電層(たとえば、窒化物)を除去するか、または、メモリセルデバイスとは異なる別の種類の選択デバイスを作製するために余分な処理を用いることができるが、これにより半導体プロセスの複雑さが増す。代替的には、プログラミング後のバイアス条件は、好ましくは、各々のプログラムサイクルの最後に加えられるが、この場合、影響を受けたブロック選択デバイスは、そのVTを、最大でたとえば約0ボルトまで戻すよう少しだけプログラミングされる。これは、被選択ブロックにおけるすべてのワード線を接地(0ボルト)に戻し、グローバルビット線および共有されるドレインノード(またはグローバルソースノード)を接地に導き、短時間にわたってそれぞれの選択信号をプログラミング電圧に駆動することによって達成され得る。便宜上、すべのブロック選択信号はプログラミング電圧に駆動され得る。というのも、ブロック選択デバイスのしきい値を過度にプログラミングしてしまう心配が殆どないからである。例示的なSONOSプロセスについては、VTがその上限で留まることを確実にするのに比較的短い「ブロック選択VT調節プログラム時間」で十分となるように、消去時間がプログラミング時間よりもはるかに長くなる。このようなブロック選択VT調節のための例示的な期間は約1μsである。
図16を参照すると、メモリアレイ502を含む集積回路500のブロック図が示されるが、当該図は、この発明のさまざまな実施例を表わすのに有用であり得る。このような一実施例においては、メモリアレイ502は、好ましくは、3次元でフィールドプログラマブルの不揮発性メモリアレイであり、メモリセルの2つ以上のプレーン(またはレベル)を有する。メモリアレイ502のアレイ端子は、行として構成されたワード線の1つ以上の層と、列として構成されたグローバルビット線の1つ以上の層とを含む。ワード線のグループは、各々が別個の層(すなわち、レベル)上に存在し、実質的に垂直に整列している(それにもかかわらず、いくつかの層上では横方向にわずかにずれている)が、総称して行と呼ばれ得る。ある行内におけるワード線は、好ましくは、行アドレスの少なくとも一部を共有する。同様に、グローバルビット線のグループは、各々が別個の層上に存在
し、実質的に垂直に整列している(また、それにかかわらず、いくつかの層上では横方向にわずかにずれている)が、総称して列と呼ばれ得る。ある列内におけるグローバルビット線は、好ましくは、列アドレスの少なくとも一部を共有する。
し、実質的に垂直に整列している(また、それにかかわらず、いくつかの層上では横方向にわずかにずれている)が、総称して列と呼ばれ得る。ある列内におけるグローバルビット線は、好ましくは、列アドレスの少なくとも一部を共有する。
集積回路500は行回路ブロック504を含み、その出力508はメモリアレイ502のそれぞれのワード線に接続されている。行回路ブロック504は、M個の行アドレス信号のグループ、すなわちさまざまな制御信号512を受信し、典型的には、読出および書込(すなわちプログラミング)動作のために行デコーダおよびアレイ端子ドライバのような回路を含み得る。行回路ブロックはまた、M個の行アドレス信号のいくつかによってブロック選択を判断するようブロック選択線および共有されたドレインバイアス線を制御するための回路を含み得る。集積回路500はまた列回路ブロック506を含み、その入出力510は、メモリアレイ502のそれぞれのグローバルビット線に接続されている。列回路ブロック506は、N個の列アドレス信号のグループ、すなわちさまざまな制御信号512を受信し、典型的には、列デコーダ、アレイ端子受信機、読出/書込回路およびI/Oマルチプレクサのような回路を含み得る。行回路ブロック504および列回路ブロック506などの回路は、メモリアレイ502のさまざまな端子への接続のためのアレイ端子回路と総称され得る。
メモリアレイを組込んだ集積回路は、通常、当該アレイを、しばしばサブアレイとしても公知である、時には多数のより小さなアレイにさらに分割する。ここで用いられるように、アレイは、デコーダ、ドライバ、センスアンプおよび入出力回路によっては一般に破壊されない連続したワード線およびビット線を有するメモリセルの連続したグループである。メモリアレイを含む集積回路は、1つのアレイ、2つ以上のアレイ、またはさらに多数のアレイを有し得る。ここで用いられるように、集積回路メモリアレイは、いっしょにパッケージングされたか、または近傍にあるかまたはいっしょにダイボンディングされた2つ以上の集積回路デバイスではなく、モノリシックの集積回路構造である。
さまざまな半導体プロセスのいずれも、NANDストリングを有するメモリアレイを作製するのに有利に用いられ得るが、上述の多くの実施例は、半導体基板の上において薄膜トランジスタとして形成されるメモリセルを企図する。このようなメモリアレイを作製するための好ましい方法は、2002年12月31日に出願され、「しきい値電圧の変動を確実に低減させるためのTFTデバイスのための細いチャネルの形成(“Formation of Thin Channels for TFT Devices to Ensure Low Variability of Threshold Voltages”)」と題され、引用によりこの明細書に援用されている、アンドルー・J・ウォーカー(Andrew J. Walker)他による米国出願第10/334,649号と、2002年2月19日に出願され、「集積回路のためのゲート誘電構造と、このようなゲート誘電構造の製造および使用方法(“Gate Dielectric Structures for Integrated Circuits and Methods for Making and Using Such Gate Dielectric Structures”)」と題され、引用によりこの明細書に援用されている、マイトレイー・マハジャニ(Maitreyee Mahajani)他による米国出願第10/079,472号と、2002年12月31日に出願され、「直列接続されたトランジスタストリングを組込んだプログラマブルメモリアレイ構造の製造方法(“Method for Fabricating Programmable Memory Array Structures Incorporating Series-Connected Transistor Strings”)」と題され、その全体が引用によりこの明細書に援用されている、Andrew J. Walker他による米国出願第10/335,089号と、2003年9月23日に出願され、「不揮発性メモリデバイスの記憶層の最適化(“Storage Layer Optimization of a Non Volatile Memory Device”)」と題され、その全体が引用によりこの明細書に援用されている、Maitreyee Mahajani他による米国出願第10/668,693号とにおいて説明される。他の有用な作製方法が、本願と同日付で出願され、「基板内部および基板上部におけるパターン化された特徴のクリティカルディメンジョンおよびピッチの最適化(“Optimization of Critical Dimensions and Pitch of Pattern
ed Features In and Above a Substrate”)」と題され、その全体が引用によりこの明細書に援用されている、ジェームズ・エム・クリーブス(James M. Cleeves)他による米国特許出願第10/728,437号と、本願と同日付で出願され、「交互の位相偏移を用いる内部の非印刷ウインドウを備えたフォトマスク特徴(“Photomask Features with Interior Nonprinting Window Using Alternating Phase Shifting”)」と題され、その全体が引用によりこの明細書中に援用されている、ユング・ティン・チェン(Yung-Tin Chen)による米国特許出願第10/728,436号とにおいて説明される。
ed Features In and Above a Substrate”)」と題され、その全体が引用によりこの明細書に援用されている、ジェームズ・エム・クリーブス(James M. Cleeves)他による米国特許出願第10/728,437号と、本願と同日付で出願され、「交互の位相偏移を用いる内部の非印刷ウインドウを備えたフォトマスク特徴(“Photomask Features with Interior Nonprinting Window Using Alternating Phase Shifting”)」と題され、その全体が引用によりこの明細書中に援用されている、ユング・ティン・チェン(Yung-Tin Chen)による米国特許出願第10/728,436号とにおいて説明される。
ここで用いられるように、直列接続されたNANDストリングは、直列に接続され、隣接するデバイス間でソース/ドレイン拡散を共有する複数のデバイスを含む。ここで用いられるように、メモリアレイは、基板に形成されるか、または代替的には、基板の上に形成されるメモリレベルを有する2次元(平面)のメモリアレイであってもよい。当該基板は、メモリアレイのための支持回路を含み得るような単結晶基板であり得るか、または、メモリアレイのための支持回路を必ずしも含む必要がない別の種類の基板であり得る。たとえば、この発明のいくつかの実施例は、シリコン・オン・インシュレータ(SOI(silicon-on-insulator))構造を用いて実現され得、他の実施例は、シリコン・オン・サファイア(SOS(silicon-on-sapphire))構造を用いて実現され得る。代替的には、メモリアレイは、メモリセルの2つ以上のプレーン(すなわち、2つ以上のメモリレベル)を有する3次元のアレイであり得る。メモリレベルは、メモリアレイのための支持回路を含む基板の上に形成され得る。ここで用いられるように、3次元のメモリアレイを有する集積回路は、2つ以上のモノリシックの集積回路のアセンブリではなく、モノリシックの集積回路であると仮定される。
この発明は、従来の単一レベルのメモリアレイやマルチレベル(すなわち、3次元)のメモリアレイを含め、特に極めて高密度のX線またはY線のピッチ要件を有するような、多種多様なメモリアレイ構成のいずれかとの有利な用途について企図される。さらに、この発明は、変更可能なコンダクタンススイッチデバイスをメモリセルとして使用する直列接続されたNANDストリングを有するメモリアレイに適用可能であると考えられており、電荷蓄積誘電体を組込んだメモリセルには限定されない。このような変更可能なコンダクタンススイッチデバイスは3端子のデバイスであり、その端子の内の2つの端子間におけるコンダクタンスが変更可能であり、さらに、概してワード線(またはいくつかの実施例についてはブロック選択線)に接続される第3の端子または制御端子上の信号によって「切換えられる」かまたは制御される。コンダクタンスは、製造後に(すなわち、トンネリング電流を用いてプログラミングすることにより、ホットエレクトロン電流を用いてプログラミングすることなどにより)変更され得る。変更可能なコンダクタンスは、しばしば、変更可能なしきい値電圧として現われるが、いくつかの技術のために変更可能な相互コンダクタンスとして現われてもよい。
別の例示的なメモリアレイは、強誘電性デバイスなどの「分極性誘電デバイス」のNANDストリングを実現し得るが、この場合、デバイス特徴は、強誘電性ゲート材料の分極状態を変える電圧をゲート電極に印加することによって変更される。
別の例示的なメモリアレイは、フローティングゲートを用いてプログラム可能なデバイスのNANDストリングを実現し得るが、この場合、デバイス特徴は、フローティングゲートに電荷を蓄積させるよう電圧を制御ゲート電極に印加することによって変更され、これにより、当該デバイスの有効しきい値電圧が変更される。
さらに別の例示的なメモリアレイは、いわゆる「単一電子」デバイスまたは「クーロンブロッケード(coulomb blockade)」デバイスのNANDストリングを実現し得るが、この場合、ワード線上の印加された電圧が、シリコンナノ粒子によって形成される電子トラ
ップの状態、またはチャネル領域におけるいかなる量子井戸構造をも変化させ、これにより、NANDストリングデバイスの伝導特徴が変えられる。いくつかの実施例においては、NANDストリングデバイスの電荷蓄積領域の構造はまた、デバイス特徴を変更するためにゲート構造のソースまたはドレインのエッジにおいて形成されたナノメートルサイズ(すなわち、0.1〜10ナノメートル)のシリコンフィラメントに位置し得る。他の代替的な実施例は、チャネル領域のための有機導電層を利用し、NANDストリングに有機材料デバイスを形成し得るが、その導電性状態は、適切な電圧をワード線に印加することによって選択的に変更される。
ップの状態、またはチャネル領域におけるいかなる量子井戸構造をも変化させ、これにより、NANDストリングデバイスの伝導特徴が変えられる。いくつかの実施例においては、NANDストリングデバイスの電荷蓄積領域の構造はまた、デバイス特徴を変更するためにゲート構造のソースまたはドレインのエッジにおいて形成されたナノメートルサイズ(すなわち、0.1〜10ナノメートル)のシリコンフィラメントに位置し得る。他の代替的な実施例は、チャネル領域のための有機導電層を利用し、NANDストリングに有機材料デバイスを形成し得るが、その導電性状態は、適切な電圧をワード線に印加することによって選択的に変更される。
こうして、以上に詳細に説明された実施例はONOスタックなどの電荷蓄積誘電体を利用するが、他のメモリセル、たとえばフローティングゲートのEEPROMプログラミングされたしきい値デバイス、分極性誘電デバイス、単一電子またはクーロンブロッケードデバイス、シリコンフィラメント電荷蓄積デバイス、および有機材料デバイスも企図される。さらに、この発明は、正のプログラミング電圧を有するメモリアレイに限定されないが、負のプログラミングパルスを必要とし得る他のセル技術には有用である。代替的なセル構造のいくつかによってプログラミング電圧を下げることができる。これらのより低い電圧セルを備えた実施例は、所与のセルタイプにとって適切なVPASSおよびVINHなどのさまざまな線ノードのために比例的に低い電圧を有するだろう。
この明細書中に記載されたこの発明のさまざまな実施例においては、メモリセルは半導体材料から構成され得る。これは、各々が引用によりこの明細書中に援用されている、ジョンソン(Johnson)他に対する米国特許第6,034,882号、ザング(Zhang)に対する米国特許第5,835,396号、ナール(Knall)による米国特許出願連続番号第09/560,626号、およびジョンソンによる米国特許出願連続番号第09/638,428号に記載されるとおりである。具体的には、アンチヒューズのメモリセルが好ましい。他の種類のメモリアレイ、たとえばMRAMおよび有機受動素子アレイが用いられてもよい。MRAM(磁気抵抗ランダムアクセスメモリ)は、磁気トンネル接合(MTJ)などの磁気メモリ素子に基づく。MRAM技術は、引用によりこの明細書中に援用されている、ピーター・ケイ・ナジ(Peter K. Naji)他による「2556kb 3.0V ITIMTJ 不揮発性磁気抵抗RAM(“A 2556kb 3.0V ITIMTJ Nonvolatile Magnetoresistive RAM”)」(the Digest of Technical Papers of the 2001 IEEE International Solid-State Circuits Conference, ISSCC 2001/Session 7/Technology Directions: Advanced Technologies/7.6, February 6,2001 and pages 94-95,404-405 of ISSCC 2001
Visual Supplement)において説明されている。ある受動素子メモリセルは、ダイオードのような特徴の伝導性をもつ少なくとも1つの層を含む有機材料と、電界を印加することで導電性を変える少なくとも1つの有機材料との層を組込む。有機受動素子アレイを説明しているグデンセン(Gudensen)他による米国特許第6,055,180号がまた、引用によりこの明細書中に援用される。相変化材料およびアモルファス固体などの材料を含むメモリセルが用いられてもよい。ウォルステンホルム(Wolstenholme)他に対する米国特許第5,751,012号と、オブシンスキー(Ovshinsky)他に対する米国特許第4,646,266号とを参照されたい。これらはともに引用によりこの明細書に援用される。
Visual Supplement)において説明されている。ある受動素子メモリセルは、ダイオードのような特徴の伝導性をもつ少なくとも1つの層を含む有機材料と、電界を印加することで導電性を変える少なくとも1つの有機材料との層を組込む。有機受動素子アレイを説明しているグデンセン(Gudensen)他による米国特許第6,055,180号がまた、引用によりこの明細書中に援用される。相変化材料およびアモルファス固体などの材料を含むメモリセルが用いられてもよい。ウォルステンホルム(Wolstenholme)他に対する米国特許第5,751,012号と、オブシンスキー(Ovshinsky)他に対する米国特許第4,646,266号とを参照されたい。これらはともに引用によりこの明細書に援用される。
さらに、詳細に上述された実施例は、2つの異なるデータ状態に対応する2つのコンダクタンス値を提供し、こうして、メモリセルごとに1ビットの情報を記憶するが、この発明は、メモリセルごとに2ビット以上を提供するのに用いられ得る。たとえば、電荷蓄積誘電体はいくつかの位置で電荷を蓄積し得る。いくつかの構造およびプログラミング技術については、電荷は、プログラミング機構がチャネルに沿って(たとえばトンネリングなどによって)均一に作用する場合、デバイスチャネルの長さに沿って実質的に均一に蓄積され得るか、または、ホットキャリア注入などのプログラミング機構が用いられる場合、
ちょうどソースもしくはドレインのエッジに蓄積され得る。ソースまたはドレインのエッジに位置する単一の電子メモリデバイスまたはシリコンフィラメントのホットエレクトロンプログラミングの場合には、ソースまたはドレインのエッジに電荷を局所的に蓄積することによって、複数ビットの情報が各NANDストリングデバイスに記憶され得る。複数ビットの情報はまた、いくつかの異なるレベルの電荷を電荷蓄積媒体に注入し、異なる電荷レベルを異なる記憶された状態と関連付けることによって記憶され得る。
ちょうどソースもしくはドレインのエッジに蓄積され得る。ソースまたはドレインのエッジに位置する単一の電子メモリデバイスまたはシリコンフィラメントのホットエレクトロンプログラミングの場合には、ソースまたはドレインのエッジに電荷を局所的に蓄積することによって、複数ビットの情報が各NANDストリングデバイスに記憶され得る。複数ビットの情報はまた、いくつかの異なるレベルの電荷を電荷蓄積媒体に注入し、異なる電荷レベルを異なる記憶された状態と関連付けることによって記憶され得る。
上述の実施例の多くにおいては、ブロック選択デバイスは、プロセスステップの数と各メモリレベルで作製されるデバイス構造を減らすためにメモリセルと同じプロセスフローを用いて形成される。こうして、メモリセルと同じ構造を有するブロック選択デバイスが形成されるが、ただし、サイズは異なっていてもよい。ここで用いられるように、このようなブロック選択デバイスは、それぞれのしきい値電圧が異なる値にプログラミングまたは消去され得るとしても、メモリセルデバイスと構造的に実質に同じであると考えられてもよい。
この明細書中に記載されるさまざまなバイアス電圧は、負の電圧および高電圧プログラミングおよび消去電圧を含んでいるが、外部のソースから受取られ得るか、または、いくつかの好適な技術のいずれかを用いて内部に生成され得ることが理解されるべきである。上部、左側、底部および右側という名称はメモリアレイの4つの側部についての単なる便宜的な記述的用語であることも理解されるはずである。ブロックに対するワード線は、水平に方向付けされたワード線の2つの互いに入り込んだグループとして実現され得、ブロックに対するグローバルビット線は、垂直に方向付けられたグローバルビット線の2つの互いに入り込んだグループとして実現され得る。アレイの4つの側部のうちの1つの側部上でそれぞれのデコーダ/ドライバ回路およびそれぞれのセンス回路によって、ワード線またはグローバルビット線のそれぞれのグループを機能させ得る。好適な行回路および列回路は、2002年11月27日に出願され「二重目的のドライバデバイスを備えたメモリアレイ線ドライバを用いる多ヘッドデコーダ構造(“Multi-Headed Decoder Structure
Utilizing Memory Array Line Driver with Dual Purpose Driver Device”)」と題された米国特許出願第10/306,887号と、2002年11月27日に出願され「極端に小さなレイアウトピッチを有するアレイ線をインターフェイスするのに特に十分に適した3デコーダ構造(“Tree Decoder Structure Particularly Well Suited to Interfacing Array Lines Having Extremely Small Layout Pitch”)」と題された米国特許出願連続番号第10/306,888号とにおいて説明され、これらの出願の全体が引用によりこの明細書中に援用されている。グローバルビット線はビット線ドライバ回路によって駆動され得るが、当該ビット線ドライバ回路は、グローバルビット線に直接結合され得るか、または、いくつかのグローバルビット線の間で共有され、デコード回路によって所望のグローバルビット線に結合され得る。好適なドライバおよびデコーダ回路は当該技術において周知である。
Utilizing Memory Array Line Driver with Dual Purpose Driver Device”)」と題された米国特許出願第10/306,887号と、2002年11月27日に出願され「極端に小さなレイアウトピッチを有するアレイ線をインターフェイスするのに特に十分に適した3デコーダ構造(“Tree Decoder Structure Particularly Well Suited to Interfacing Array Lines Having Extremely Small Layout Pitch”)」と題された米国特許出願連続番号第10/306,888号とにおいて説明され、これらの出願の全体が引用によりこの明細書中に援用されている。グローバルビット線はビット線ドライバ回路によって駆動され得るが、当該ビット線ドライバ回路は、グローバルビット線に直接結合され得るか、または、いくつかのグローバルビット線の間で共有され、デコード回路によって所望のグローバルビット線に結合され得る。好適なドライバおよびデコーダ回路は当該技術において周知である。
この明細書中で用いられるように、(たとえばグローバルビット線を含む)ワード線およびビット線は通常、垂直なアレイ線を表わし、少なくとも読出動作中にワード線が駆動され、ビット線が検知されるという当該技術における共通の仮定条件に従う。こうして、アレイのグローバルビット線はまた、当該アレイのセンス線と称されてもよく、また、(すなわち、他のアレイ線が存在する場合でも)単にグローバルアレイ線と称されてもよい。このような用語の使用によって語の構成に関して特定の意味が引き出されるべきではない。さらに、この明細書中で用いられるように、「グローバルビット線」は、2つ以上のメモリブロックにおけるNANDストリングに接続するアレイ線であるが、このようなグローバルビット線がメモリアレイ全体、または実質的に集積回路全体を横断しなければならないことを示唆する特定の推測が引き出されるべきではない。
さまざまな図におけるさまざまなアレイ線の方向性は、アレイにおける交差する線の2つのグループの説明を単に容易にするのに都合がよいものである。ワード線は、通常、ビット線に対して垂直であるが、これは必ずしも必要とはされない。さらに、メモリアレイのワードおよびビット構成はまた、容易に反転され得る。付加的な例として、アレイの部分が所与のワードの別々の出力ビットに対応し得る。このようなさまざまなアレイ編成および構成は当該技術において周知であり、この発明は、このような多種多様な変形例を包含するよう意図される。
回路内のさまざまな信号およびノードを含む回路の動作を説明する場合にいくつかの表現がいずれも等しく十分に利用可能であり、この説明の範囲内でわずかな推測もさまざまな用途に読込まれるべきではないことが当業者に認識されるだろう。しばしば、論理信号には、どのレベルがアクティブなレベルであるかを伝えるように名前が付けられている。信号およびノードの概略図およびそれに伴う説明は文脈において明瞭にされなければならない。この明細書で用いられるように、互いに「実質的に等しい」2つの異なる電圧は、当該文脈下で問題となっている実質的に同じ影響をもたらすのに十分に近い値をそれぞれ有する。このような電圧は、当該文脈が別の値を必要としない限り、互いから約0.5ボルトの範囲内に収まるものとされ得る。たとえば、5ボルトまたは5.5ボルトの通過電圧により、5ボルトの抑制バイアス電圧に比べて実質的に同じ影響がもたらされる可能性があり、このため、5.5ボルトの通過電圧は、5ボルトの抑制電圧と実質的に等しいと考えられ得る。
電源に関して、回路に電力を供給するのに用いられる単一の正の電源電圧(たとえば、2.5ボルトの電源)は、しばしば、「VDD」電源と称される。集積回路においては、トランジスタおよび他の回路素子は実際にはVDD端子またはVDDノードに接続され、これが次いで、VDD電源に動作可能に接続される。「VDDに繋がれる」または「VDDに接続される」などの口語的な語句の使用は、典型的には集積回路の使用中にVDD電源電圧を実際に受けるよう動作可能に接続される「VDDノードに接続される」ことを意味するものと理解される。
このような単一の電源回路のための基準電圧は、しばしば、「VSS」と称される。トランジスタおよび他の回路素子は、実際には、VSS端子またはVSSノードに接続され、これが次いで、集積回路の使用中にVSS電源に動作可能に接続される。しばしば、VSS端子は、接地基準電位に接続されるか、または単に「接地」に接続される。特定のトランジスタまたは回路によって「接地」されるノードの説明は、(特に規定されない限り)トランジスタまたは回路によって「ローにされる」かまたは「接地される」のと同じであることを意味する。
この開示の教示に基づき、当業者がこの発明を容易に実施できることが予想される。ここで提供されるさまざまな実施例の説明は、当業者がこの発明を実施することを可能にするのに十分なこの発明の洞察および詳細を提供するものと考えられる。それにもかかわらず、明確にするために、ここに記載される実現例のルーチン特徴がすべて図示および説明されるわけではない。このような実際のいかなる実現例の開発の際にも、アプリケーションおよび業務に関連する制約へのコンプライアンスなどの開発者の特定の目標を達成するために、多数の実現例特有の決定がなされる必要があり、これらの特定の目標が実現例ごと、および開発者ごとに異なるであろうことが、当然、認識されるべきである。さらに、このような開発努力は複雑で時間がかかる可能性があるが、それにもかかわらず、この開示の恩恵を有する当業者にとっては技術設計が日常的な取組みとなることが認識されるだろう。
たとえば、各アレイまたはサブアレイ内におけるメモリセルの数についての決定、ワー
ド線およびビット線のプリデコーダおよびデコーダ回路ならびにビット線検知回路のために選択された特定の構成、ならびに、語の構成はすべて、商業的に採算のとれる製品の開発についてのこの文脈においてはこの発明を実施する際に当業者が直面する技術的な決定に特有なものであると考えられている。当該技術において周知のとおり、さまざまな行および列デコーダ回路は、アドレス信号および場合によっては他の制御信号に基づいて、メモリブロック、被選択ブロック内におけるNANDストリング、および被選択NANDストリング内におけるメモリセルを選択するために実現される。同様に、アレイブロックの数およびメモリプレーンの数もまた技術的決定の問題となる。それでも、技術的努力を単に日常的に発揮することがこの発明の実施に必要であると考えられているにもかかわらず、このような技術的努力は、要求が厳しく競争の激しい製品の開発時にしばしば発生するような創意工夫の努力を付加的に招く可能性がある。
ド線およびビット線のプリデコーダおよびデコーダ回路ならびにビット線検知回路のために選択された特定の構成、ならびに、語の構成はすべて、商業的に採算のとれる製品の開発についてのこの文脈においてはこの発明を実施する際に当業者が直面する技術的な決定に特有なものであると考えられている。当該技術において周知のとおり、さまざまな行および列デコーダ回路は、アドレス信号および場合によっては他の制御信号に基づいて、メモリブロック、被選択ブロック内におけるNANDストリング、および被選択NANDストリング内におけるメモリセルを選択するために実現される。同様に、アレイブロックの数およびメモリプレーンの数もまた技術的決定の問題となる。それでも、技術的努力を単に日常的に発揮することがこの発明の実施に必要であると考えられているにもかかわらず、このような技術的努力は、要求が厳しく競争の激しい製品の開発時にしばしば発生するような創意工夫の努力を付加的に招く可能性がある。
回路および物理的な構造は一般に想定されるが、現代の半導体設計および作製においては、物理的な構造および回路は、結果として伴う設計、テストまたは作製段階、ならびに結果として得られる作製された半導体集積回路において用いるのに好適なコンピュータ読取可能な記述形式で実現され得る。したがって、従来の回路または構造を対象にしたクレームは、その特定の言語と一致しており、コンピュータ読取可能な符号化およびその表現により、対応する回路および/または構造の作製、テストまたは設計の改善を可能にするよう媒体に組込まれるかまたは好適なリーダ設備と組合されるかどうかを読取り得る。この発明は、回路、関連する方法または動作、このような回路を製造するための関連する方法、ならびに、このような回路および方法を符号化するコンピュータ読取可能な媒体を含むよう企図されており、これらはすべて、この明細書中で説明され、添付の特許請求の範囲において規定されるとおりである。ここで用いられるように、コンピュータ読取可能な媒体は、少なくともディスク、テープまたは他の磁気、光学的媒体、半導体(たとえば、フラッシュメモリカード、ROM)、もしくは電子媒体およびネットワーク、ワイヤ線、無線または他の通信媒体を含む。回路の符号化は、回路の概略的な情報、物理的なレイアウト情報、動作シミュレーション情報を含み得、および/または回路が表現もしくは通信され得る他のいかなる符号化をも含み得る。
上述の詳細な説明は、この発明の多くの可能な実現例のうちのいくつかしか説明していない。このため、この詳細な説明は限定ではなく例示することを意図している。ここに開示される実施例の変形例および変更例は、この発明の範囲および精神から逸脱することなく、ここに述べられる説明に基づいてなされ得る。すべての同等例を含む添付の特許請求の範囲だけが、この発明の範囲を規定するよう意図されている。特に、多くの実施例がTFTメモリセルの3次元のメモリアレイの文脈において説明されているが、このような限定は、具体的に列挙されない限り、クレームに読込まれるべきではない。さらに、上述の実施例は、単独で、および、さまざまな組合せで用いられるよう具体的に企図される。したがって、ここに記載されていない他の実施例、変形例および改善例はこの発明の範囲から必ずしも除外されるべきではない。
Claims (27)
- 複数の直列接続されたNANDストリングに配置されたメモリセルを含むメモリアレイを有する集積回路を作動させるための方法であって、前記メモリセルは変更可能なコンダクタンススイッチデバイスを含み、前記方法は、被選択メモリセルのための合計のプログラミング時間を実現するために被選択ワード線を何度もプログラミング電圧にパルスにし、個々のプログラミングパルスを実質的に合計のプログラミング時間未満の期間に制限し、これにより、被選択ブロックのNANDストリング内におけるリーク電流の影響を制限するステップを含む、方法。
- 少なくとも2つのプログラミングパルスの後にだけ読出動作を実行するステップをさらに含む、請求項1に記載の方法。
- プログラミングパルス間における関連するアレイ線上の抑制電圧を維持するステップをさらに含む、請求項1に記載の方法。
- リーク電流の影響は、長いプログラミングパルス中に発生する可能性のある、NANDストリング内の1つ以上の位置における電圧バイアスの変化を含む、請求項1に記載の方法。
- このような各々のプログラミングパルスの前に、被選択ブロックの被選択NANDストリングおよび非選択NANDストリング内においてそれぞれのバイアス条件を再設定するステップをさらに含む、請求項4に記載の方法。
- このような非選択NANDストリング内でバイアス条件を設定するために、被選択メモリブロック内の非選択NANDストリングを、抑制電圧を伝達する関連するアレイ線に結合するステップと、
まだ分離されていない場合、抑制電圧以外のバイアス電圧を伝達する関連するアレイ線から、被選択メモリブロック内における非選択NANDストリングを分離するステップとをさらに含む、請求項1に記載の方法。 - プログラミングパルス間における関連するアレイ線上の抑制電圧を維持するステップをさらに含む、請求項6に記載の方法。
- 抑制電圧を伝達する関連するアレイ線に非選択NANDストリングを結合しつつ、被選択ワード線をプログラミング電圧未満の電圧に駆動するステップと、
抑制電圧を伝達する関連するアレイ線から非選択NANDストリングを分離するステップと、
被選択ワード線をプログラミング電圧にパルスにするステップとをさらに含む、請求項6に記載の方法。 - 被選択ワード線は、抑制電圧を伝達する関連するアレイ線から非選択NANDストリングを分離する前に接地され、次いで、プログラミング電圧に駆動される、請求項8に記載の方法。
- 非選択NANDストリングを分離するステップは、被選択NANDストリングの端部における複数の直列選択デバイスのうちの少なくとも1つをオフにするステップを含む、請求項6に記載の方法。
- 被選択メモリセルをプログラミングするビット線プログラミング電圧、または、被選択
メモリセルのプログラミングを抑制するビット線抑制電圧のいずれかを伝達する関連するアレイ線に被選択NANDストリングを結合するステップと、
他の関連するアレイ線から被選択NANDストリングを分離するステップとをさらに含む、請求項1に記載の方法。 - 被選択NANDストリングを分離するステップは、被選択NANDストリングの端部における複数の直列選択デバイスのうちの少なくとも1つをオフにするステップを含む、請求項11に記載の方法。
- 各NANDストリングを形成するそれぞれの複数の選択デバイスおよびメモリセルデバイスは、構造的に実質的に同一である、請求項10または12に記載の方法。
- オフにするステップは、被選択NANDストリングの端部における複数の直列選択デバイスのうちの少なくとも2つのそれぞれのデバイスに対応するそれぞれの選択信号を異なるレベルに駆動するステップを含む、請求項12に記載の方法。
- 異なるレベルのうちの1つが接地であり、異なるレベルのうちの別の1つが、接地と、被選択ワード線上で伝達されるプログラミング電圧との間の電圧である、請求項14に記載の方法。
- 個々のプログラミングパルスが1マイクロ秒よりも短く、合計のプログラミング時間が10マイクロ秒よりも長い、請求項1から15のいずれかに記載の方法。
- プログラミング電圧が10〜16ボルトの範囲内である、請求項1から16のいずれかに記載の方法。
- 変更可能なコンダクタンススイッチデバイスは、少なくとも時には、デプレッションモードのしきい値電圧を有するトランジスタを含む、請求項1から17のいずれかに記載の方法。
- 変更可能なコンダクタンススイッチデバイスは、薄膜トランジスタ(TFT)デバイスを含む、請求項1から18のいずれかに記載の方法。
- メモリセルスイッチデバイスは、メモリセル毎に2ビット以上のデータを記憶するために、コンダクタンスの3つ以上の公称値を有する、請求項1から19のいずれかに記載の方法。
- 変更可能なコンダクタンススイッチデバイスは、電荷蓄積誘電体を有するトランジスタを含む、請求項1から20のいずれかに記載の方法。
- メモリセルトランジスタは、2つのデータ状態のうちの少なくとも1つのためにデプレッションモードのしきい値電圧を有する、請求項21に記載の方法。
- メモリアレイは、基板の上に形成されたメモリセルの少なくとも2つのプレーンを有する3次元のメモリアレイを含む、請求項1から22のいずれかに記載の方法。
- 基板は、メモリアレイに結合される回路を含む単結晶基板を含む、請求項23に記載の方法。
- 所与のメモリプレーンのNANDストリングは、基板の上に形成された選択デバイスを
含む、請求項24に記載の方法。 - 集積回路であって、
複数の直列接続されたNANDストリングに配置されたメモリセルを含むメモリアレイを含み、前記メモリセルは変更可能なコンダクタンススイッチデバイスを含み、前記集積回路はさらに、
前記メモリアレイに結合されたアレイ支持回路を含み、
前記集積回路は、請求項1から25のいずれかに記載の方法を実行するために構成される、集積回路。 - 前記集積回路の設計、テストまたは作製の際に用いるのに好適なコンピュータ読取可能な記述形式で実現される、請求項26に記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/729,844 US7023739B2 (en) | 2003-12-05 | 2003-12-05 | NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same |
PCT/US2004/040318 WO2005057585A2 (en) | 2003-12-05 | 2004-12-02 | Nand memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007513456A true JP2007513456A (ja) | 2007-05-24 |
JP2007513456A5 JP2007513456A5 (ja) | 2008-01-31 |
Family
ID=34634051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006542737A Withdrawn JP2007513456A (ja) | 2003-12-05 | 2004-12-02 | 個々のメモリセルの多重書込パルスプログラミングを組込んだnandメモリアレイおよびその動作方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7023739B2 (ja) |
EP (1) | EP1695357A2 (ja) |
JP (1) | JP2007513456A (ja) |
KR (1) | KR20070007267A (ja) |
CN (1) | CN1910701A (ja) |
WO (1) | WO2005057585A2 (ja) |
Families Citing this family (194)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7233522B2 (en) * | 2002-12-31 | 2007-06-19 | Sandisk 3D Llc | NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same |
US7221588B2 (en) * | 2003-12-05 | 2007-05-22 | Sandisk 3D Llc | Memory array incorporating memory cells arranged in NAND strings |
US7307884B2 (en) * | 2004-06-15 | 2007-12-11 | Sandisk Corporation | Concurrent programming of non-volatile memory |
US7064981B2 (en) * | 2004-08-04 | 2006-06-20 | Micron Technology, Inc. | NAND string wordline delay reduction |
US20060067127A1 (en) * | 2004-09-30 | 2006-03-30 | Matrix Semiconductor, Inc. | Method of programming a monolithic three-dimensional memory |
US7298665B2 (en) * | 2004-12-30 | 2007-11-20 | Sandisk 3D Llc | Dual-mode decoder circuit, integrated circuit memory array incorporating same, and related methods of operation |
US7286439B2 (en) * | 2004-12-30 | 2007-10-23 | Sandisk 3D Llc | Apparatus and method for hierarchical decoding of dense memory arrays using multiple levels of multiple-headed decoders |
US7177191B2 (en) * | 2004-12-30 | 2007-02-13 | Sandisk 3D Llc | Integrated circuit including memory array incorporating multiple types of NAND string structures |
US7142471B2 (en) * | 2005-03-31 | 2006-11-28 | Sandisk 3D Llc | Method and apparatus for incorporating block redundancy in a memory array |
US7054219B1 (en) | 2005-03-31 | 2006-05-30 | Matrix Semiconductor, Inc. | Transistor layout configuration for tight-pitched memory array lines |
US7359279B2 (en) * | 2005-03-31 | 2008-04-15 | Sandisk 3D Llc | Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers |
US7272052B2 (en) * | 2005-03-31 | 2007-09-18 | Sandisk 3D Llc | Decoding circuit for non-binary groups of memory line drivers |
US7858384B2 (en) * | 2005-04-29 | 2010-12-28 | Kimberly-Clark Worldwide, Inc. | Flow control technique for assay devices |
US7349258B2 (en) * | 2005-12-06 | 2008-03-25 | Sandisk Corporation | Reducing read disturb for non-volatile storage |
US7262994B2 (en) * | 2005-12-06 | 2007-08-28 | Sandisk Corporation | System for reducing read disturb for non-volatile storage |
US8063459B2 (en) * | 2007-02-12 | 2011-11-22 | Avalanche Technologies, Inc. | Non-volatile magnetic memory element with graded layer |
US8018011B2 (en) * | 2007-02-12 | 2011-09-13 | Avalanche Technology, Inc. | Low cost multi-state magnetic memory |
US8183652B2 (en) * | 2007-02-12 | 2012-05-22 | Avalanche Technology, Inc. | Non-volatile magnetic memory with low switching current and high thermal stability |
US8363457B2 (en) * | 2006-02-25 | 2013-01-29 | Avalanche Technology, Inc. | Magnetic memory sensing circuit |
US8084835B2 (en) * | 2006-10-20 | 2011-12-27 | Avalanche Technology, Inc. | Non-uniform switching based non-volatile magnetic based memory |
US8058696B2 (en) * | 2006-02-25 | 2011-11-15 | Avalanche Technology, Inc. | High capacity low cost multi-state magnetic memory |
US20070253245A1 (en) * | 2006-04-27 | 2007-11-01 | Yadav Technology | High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory |
US8535952B2 (en) * | 2006-02-25 | 2013-09-17 | Avalanche Technology, Inc. | Method for manufacturing non-volatile magnetic memory |
US20080246104A1 (en) * | 2007-02-12 | 2008-10-09 | Yadav Technology | High Capacity Low Cost Multi-State Magnetic Memory |
US7732881B2 (en) * | 2006-11-01 | 2010-06-08 | Avalanche Technology, Inc. | Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM) |
US8508984B2 (en) * | 2006-02-25 | 2013-08-13 | Avalanche Technology, Inc. | Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof |
US7440322B2 (en) * | 2006-04-20 | 2008-10-21 | Sandisk Corporation | Method and system for flash memory devices |
US7436709B2 (en) * | 2006-05-05 | 2008-10-14 | Sandisk Corporation | NAND flash memory with boosting |
JP4945183B2 (ja) * | 2006-07-14 | 2012-06-06 | 株式会社東芝 | メモリコントローラ |
KR101320519B1 (ko) * | 2006-07-27 | 2013-10-23 | 삼성전자주식회사 | 패스 트랜지스터를 갖는 비휘발성 메모리 소자 및 그 동작방법 |
EP1901308A1 (en) * | 2006-09-15 | 2008-03-19 | STMicroelectronics S.r.l. | Improved nand flash memory with reduced programming disturbance |
US7474561B2 (en) * | 2006-10-10 | 2009-01-06 | Sandisk Corporation | Variable program voltage increment values in non-volatile memory program operations |
US7450426B2 (en) * | 2006-10-10 | 2008-11-11 | Sandisk Corporation | Systems utilizing variable program voltage increment values in non-volatile memory program operations |
US7440323B2 (en) * | 2006-11-02 | 2008-10-21 | Sandisk Corporation | Reducing program disturb in non-volatile memory using multiple boosting modes |
US7468911B2 (en) * | 2006-11-02 | 2008-12-23 | Sandisk Corporation | Non-volatile memory using multiple boosting modes for reduced program disturb |
JP4950299B2 (ja) * | 2006-11-02 | 2012-06-13 | サンディスク コーポレイション | 複数のブーストモードを使用した不揮発性メモリ内のプログラム妨害の低減 |
US7697338B2 (en) * | 2006-11-16 | 2010-04-13 | Sandisk Corporation | Systems for controlled boosting in non-volatile memory soft programming |
US7535763B2 (en) * | 2006-11-16 | 2009-05-19 | Sandisk Corporation | Controlled boosting in non-volatile memory soft programming |
JP5114621B2 (ja) * | 2006-11-16 | 2013-01-09 | サンディスク テクノロジーズ インコーポレイテッド | 不揮発性メモリのソフトプログラミングにおける制御されたブースト |
US7511996B2 (en) | 2006-11-30 | 2009-03-31 | Mosaid Technologies Incorporated | Flash memory program inhibit scheme |
KR20090106461A (ko) * | 2006-12-29 | 2009-10-09 | 쌘디스크 코포레이션 | 적응형 메모리 상태 분할에 의한 nand 플래시 메모리 셀 어레이 및 방법 |
US7489548B2 (en) | 2006-12-29 | 2009-02-10 | Sandisk Corporation | NAND flash memory cell array with adaptive memory state partitioning |
US7489547B2 (en) | 2006-12-29 | 2009-02-10 | Sandisk Corporation | Method of NAND flash memory cell array with adaptive memory state partitioning |
US7984360B2 (en) * | 2006-12-31 | 2011-07-19 | Ramot At Tel Aviv University Ltd. | Avoiding errors in a flash memory by using substitution transformations |
US7924616B2 (en) * | 2007-05-04 | 2011-04-12 | Micron Technology, Inc. | Word line voltage boost system and method for non-volatile memory devices and memory devices and processor-based system using same |
WO2008137687A1 (en) * | 2007-05-07 | 2008-11-13 | Sandisk Corporation | Boosting for non-volatile storage using channel isolation switching |
WO2008157606A1 (en) * | 2007-06-21 | 2008-12-24 | Sandisk Corporation | Intelligent control of program pulse duration |
US7630249B2 (en) | 2007-06-21 | 2009-12-08 | Sandisk Corporation | Intelligent control of program pulse duration |
US7701769B2 (en) * | 2007-08-13 | 2010-04-20 | Macronix International Co., Ltd. | Method and apparatus for programming nonvolatile memory |
JP4510060B2 (ja) * | 2007-09-14 | 2010-07-21 | 株式会社東芝 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
KR101422702B1 (ko) * | 2007-12-28 | 2014-07-25 | 삼성전자주식회사 | 3차원 메모리 장치 및 그것의 프로그램 방법 |
US7916544B2 (en) | 2008-01-25 | 2011-03-29 | Micron Technology, Inc. | Random telegraph signal noise reduction scheme for semiconductor memories |
US8802451B2 (en) | 2008-02-29 | 2014-08-12 | Avalanche Technology Inc. | Method for manufacturing high density non-volatile magnetic memory |
JP5086933B2 (ja) * | 2008-08-06 | 2012-11-28 | 株式会社東芝 | 不揮発性半導体記憶装置の駆動方法 |
US8822815B2 (en) * | 2008-11-04 | 2014-09-02 | Northrop Grumman Systems Corporation | Photovoltaic silicon solar cells |
KR101539699B1 (ko) | 2009-03-19 | 2015-07-27 | 삼성전자주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조방법 |
CN102449698B (zh) | 2009-04-08 | 2015-07-29 | 桑迪士克3D有限责任公司 | 具有垂直位线和双全局位线架构的可重编程非易失性存储器元件的三维阵列 |
US8199576B2 (en) * | 2009-04-08 | 2012-06-12 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture |
US7983065B2 (en) * | 2009-04-08 | 2011-07-19 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines |
US8351236B2 (en) | 2009-04-08 | 2013-01-08 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture |
US7995394B2 (en) * | 2009-07-30 | 2011-08-09 | Sandisk Technologies Inc. | Program voltage compensation with word line bias change to suppress charge trapping in memory |
US8243521B2 (en) | 2009-12-04 | 2012-08-14 | Micron Technology, Inc. | Method for kink compensation in a memory |
US8526237B2 (en) | 2010-06-08 | 2013-09-03 | Sandisk 3D Llc | Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof |
US8547720B2 (en) | 2010-06-08 | 2013-10-01 | Sandisk 3D Llc | Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines |
US8349681B2 (en) | 2010-06-30 | 2013-01-08 | Sandisk Technologies Inc. | Ultrahigh density monolithic, three dimensional vertical NAND memory device |
US8187936B2 (en) | 2010-06-30 | 2012-05-29 | SanDisk Technologies, Inc. | Ultrahigh density vertical NAND memory device and method of making thereof |
US9159739B2 (en) | 2010-06-30 | 2015-10-13 | Sandisk Technologies Inc. | Floating gate ultrahigh density vertical NAND flash memory |
US8193054B2 (en) | 2010-06-30 | 2012-06-05 | SanDisk Technologies, Inc. | Ultrahigh density vertical NAND memory device and method of making thereof |
US10128261B2 (en) | 2010-06-30 | 2018-11-13 | Sandisk Technologies Llc | Cobalt-containing conductive layers for control gate electrodes in a memory structure |
US8928061B2 (en) | 2010-06-30 | 2015-01-06 | SanDisk Technologies, Inc. | Three dimensional NAND device with silicide containing floating gates |
US8198672B2 (en) | 2010-06-30 | 2012-06-12 | SanDisk Technologies, Inc. | Ultrahigh density vertical NAND memory device |
US9227456B2 (en) | 2010-12-14 | 2016-01-05 | Sandisk 3D Llc | Memories with cylindrical read/write stacks |
US8824183B2 (en) | 2010-12-14 | 2014-09-02 | Sandisk 3D Llc | Non-volatile memory having 3D array of read/write elements with vertical bit lines and select devices and methods thereof |
US20120236649A1 (en) * | 2011-03-17 | 2012-09-20 | Macronix International Co., Ltd. | Hot carrier programming of nand flash memory |
US8465906B2 (en) | 2011-04-06 | 2013-06-18 | Sandisk Technologies Inc. | Method and mask for enhancing the resolution of patterning 2-row holes |
US8445347B2 (en) | 2011-04-11 | 2013-05-21 | Sandisk Technologies Inc. | 3D vertical NAND and method of making thereof by front and back side processing |
US8797806B2 (en) | 2011-08-15 | 2014-08-05 | Micron Technology, Inc. | Apparatus and methods including source gates |
JP2013058276A (ja) * | 2011-09-07 | 2013-03-28 | Toshiba Corp | 半導体記憶装置 |
US8837222B2 (en) | 2011-10-26 | 2014-09-16 | Micron Technology, Inc. | Methods and apparatuses including a select transistor having a body region including monocrystalline semiconductor material and/or at least a portion of its gate located in a substrate |
US9251907B2 (en) | 2012-04-03 | 2016-02-02 | Micron Technology, Inc. | Memory devices and methods of operating memory devices including applying a potential to a source and a select gate between the source and a string of memory cells while performing a program operation on a memory cell in the string |
US8847302B2 (en) | 2012-04-10 | 2014-09-30 | Sandisk Technologies Inc. | Vertical NAND device with low capacitance and silicided word lines |
US8828884B2 (en) | 2012-05-23 | 2014-09-09 | Sandisk Technologies Inc. | Multi-level contact to a 3D memory array and method of making |
US9281029B2 (en) | 2012-06-15 | 2016-03-08 | Sandisk 3D Llc | Non-volatile memory having 3D array architecture with bit line voltage control and methods thereof |
US8923050B2 (en) | 2012-06-15 | 2014-12-30 | Sandisk 3D Llc | 3D memory with vertical bit lines and staircase word lines and vertical switches and methods thereof |
US8658499B2 (en) | 2012-07-09 | 2014-02-25 | Sandisk Technologies Inc. | Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device |
US10541029B2 (en) | 2012-08-01 | 2020-01-21 | Micron Technology, Inc. | Partial block memory operations |
US8614126B1 (en) | 2012-08-15 | 2013-12-24 | Sandisk Technologies Inc. | Method of making a three-dimensional memory array with etch stop |
US9318199B2 (en) | 2012-10-26 | 2016-04-19 | Micron Technology, Inc. | Partial page memory operations |
US9087601B2 (en) * | 2012-12-06 | 2015-07-21 | Sandisk Technologies Inc. | Select gate bias during program of non-volatile storage |
US9064547B2 (en) | 2013-03-05 | 2015-06-23 | Sandisk 3D Llc | 3D non-volatile memory having low-current cells and methods |
US8993429B2 (en) * | 2013-03-12 | 2015-03-31 | Macronix International Co., Ltd. | Interlayer conductor structure and method |
US9123430B2 (en) | 2013-06-14 | 2015-09-01 | Sandisk 3D Llc | Differential current sense amplifier and method for non-volatile memory |
US8933516B1 (en) | 2013-06-24 | 2015-01-13 | Sandisk 3D Llc | High capacity select switches for three-dimensional structures |
US9437606B2 (en) | 2013-07-02 | 2016-09-06 | Sandisk Technologies Llc | Method of making a three-dimensional memory array with etch stop |
US9230980B2 (en) | 2013-09-15 | 2016-01-05 | Sandisk Technologies Inc. | Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device |
US9023719B2 (en) | 2013-09-17 | 2015-05-05 | Sandisk Technologies Inc. | High aspect ratio memory hole channel contact formation |
US9449983B2 (en) | 2013-12-19 | 2016-09-20 | Sandisk Technologies Llc | Three dimensional NAND device with channel located on three sides of lower select gate and method of making thereof |
US9230905B2 (en) | 2014-01-08 | 2016-01-05 | Sandisk 3D Llc | Trench multilevel contact to a 3D memory array and method of making thereof |
US9343507B2 (en) | 2014-03-12 | 2016-05-17 | Sandisk 3D Llc | Dual channel vertical field effect transistor including an embedded electrode |
US9331088B2 (en) | 2014-03-25 | 2016-05-03 | Sandisk 3D Llc | Transistor device with gate bottom isolation and method of making thereof |
US9224747B2 (en) | 2014-03-26 | 2015-12-29 | Sandisk Technologies Inc. | Vertical NAND device with shared word line steps |
US9123392B1 (en) | 2014-03-28 | 2015-09-01 | Sandisk 3D Llc | Non-volatile 3D memory with cell-selectable word line decoding |
US9552991B2 (en) | 2014-04-30 | 2017-01-24 | Sandisk Technologies Llc | Trench vertical NAND and method of making thereof |
US9548313B2 (en) * | 2014-05-30 | 2017-01-17 | Sandisk Technologies Llc | Method of making a monolithic three dimensional NAND string using a select gate etch stop layer |
US9553146B2 (en) | 2014-06-05 | 2017-01-24 | Sandisk Technologies Llc | Three dimensional NAND device having a wavy charge storage layer |
US9524779B2 (en) | 2014-06-24 | 2016-12-20 | Sandisk Technologies Llc | Three dimensional vertical NAND device with floating gates |
US9455263B2 (en) | 2014-06-27 | 2016-09-27 | Sandisk Technologies Llc | Three dimensional NAND device with channel contacting conductive source line and method of making thereof |
US9177966B1 (en) | 2014-07-08 | 2015-11-03 | Sandisk Technologies Inc. | Three dimensional NAND devices with air gap or low-k core |
US9583539B2 (en) | 2014-08-19 | 2017-02-28 | Sandisk Technologies Llc | Word line connection for memory device and method of making thereof |
US9601502B2 (en) | 2014-08-26 | 2017-03-21 | Sandisk Technologies Llc | Multiheight contact via structures for a multilevel interconnect structure |
US9401309B2 (en) | 2014-08-26 | 2016-07-26 | Sandisk Technologies Llc | Multiheight contact via structures for a multilevel interconnect structure |
US9236392B1 (en) | 2014-08-26 | 2016-01-12 | Sandisk Technologies Inc. | Multiheight electrically conductive via contacts for a multilevel interconnect structure |
US9423961B2 (en) | 2014-09-08 | 2016-08-23 | Apple Inc. | Method to enhance programming performance in multilevel NVM devices |
US9666590B2 (en) | 2014-09-24 | 2017-05-30 | Sandisk Technologies Llc | High stack 3D memory and method of making |
US9515085B2 (en) | 2014-09-26 | 2016-12-06 | Sandisk Technologies Llc | Vertical memory device with bit line air gap |
US9711522B2 (en) | 2014-10-03 | 2017-07-18 | Sandisk Technologies Llc | Memory hole structure in three dimensional memory |
US9305934B1 (en) | 2014-10-17 | 2016-04-05 | Sandisk Technologies Inc. | Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal |
US9230979B1 (en) | 2014-10-31 | 2016-01-05 | Sandisk Technologies Inc. | High dielectric constant etch stop layer for a memory structure |
US9858990B2 (en) | 2014-12-18 | 2018-01-02 | Apple Inc. | Hardware-based performance equalization for storage devices |
US9361990B1 (en) * | 2014-12-18 | 2016-06-07 | SanDisk Technologies, Inc. | Time domain ramp rate control for erase inhibit in flash memory |
US9984963B2 (en) | 2015-02-04 | 2018-05-29 | Sandisk Technologies Llc | Cobalt-containing conductive layers for control gate electrodes in a memory structure |
US9780182B2 (en) | 2015-02-04 | 2017-10-03 | Sandisk Technologies Llc | Molybdenum-containing conductive layers for control gate electrodes in a memory structure |
US10741572B2 (en) | 2015-02-04 | 2020-08-11 | Sandisk Technologies Llc | Three-dimensional memory device having multilayer word lines containing selectively grown cobalt or ruthenium and method of making the same |
US9356034B1 (en) | 2015-02-05 | 2016-05-31 | Sandisk Technologies Inc. | Multilevel interconnect structure and methods of manufacturing the same |
US9419058B1 (en) | 2015-02-05 | 2016-08-16 | Sandisk Technologies Llc | Memory device with comb-shaped electrode having a plurality of electrode fingers and method of making thereof |
US9484296B2 (en) | 2015-02-12 | 2016-11-01 | Sandisk Technologies Llc | Self-aligned integrated line and via structure for a three-dimensional semiconductor device |
US9583615B2 (en) | 2015-02-17 | 2017-02-28 | Sandisk Technologies Llc | Vertical transistor and local interconnect structure |
US9698202B2 (en) | 2015-03-02 | 2017-07-04 | Sandisk Technologies Llc | Parallel bit line three-dimensional resistive random access memory |
US9870945B2 (en) | 2015-03-10 | 2018-01-16 | Sandisk Technologies Llc | Crystalline layer stack for forming conductive layers in a three-dimensional memory structure |
US9530788B2 (en) | 2015-03-17 | 2016-12-27 | Sandisk Technologies Llc | Metallic etch stop layer in a three-dimensional memory structure |
US9799671B2 (en) | 2015-04-07 | 2017-10-24 | Sandisk Technologies Llc | Three-dimensional integration schemes for reducing fluorine-induced electrical shorts |
TWI555025B (zh) * | 2015-04-23 | 2016-10-21 | 旺宏電子股份有限公司 | 抹除子區塊之強制偏壓方法 |
US10074661B2 (en) | 2015-05-08 | 2018-09-11 | Sandisk Technologies Llc | Three-dimensional junction memory device and method reading thereof using hole current detection |
US9666281B2 (en) | 2015-05-08 | 2017-05-30 | Sandisk Technologies Llc | Three-dimensional P-I-N memory device and method reading thereof using hole current detection |
US9859422B2 (en) | 2015-05-28 | 2018-01-02 | Sandisk Technologies Llc | Field effect transistor with elevated active regions and methods of manufacturing the same |
US9443861B1 (en) | 2015-05-28 | 2016-09-13 | Sandisk Technologies Llc | Fluorine-blocking insulating spacer for backside contact structure of three-dimensional memory structures |
US9589981B2 (en) | 2015-06-15 | 2017-03-07 | Sandisk Technologies Llc | Passive devices for integration with three-dimensional memory devices |
US9646981B2 (en) | 2015-06-15 | 2017-05-09 | Sandisk Technologies Llc | Passive devices for integration with three-dimensional memory devices |
US9356043B1 (en) | 2015-06-22 | 2016-05-31 | Sandisk Technologies Inc. | Three-dimensional memory devices containing memory stack structures with position-independent threshold voltage |
US10622368B2 (en) | 2015-06-24 | 2020-04-14 | Sandisk Technologies Llc | Three-dimensional memory device with semicircular metal-semiconductor alloy floating gate electrodes and methods of making thereof |
US9627399B2 (en) | 2015-07-24 | 2017-04-18 | Sandisk Technologies Llc | Three-dimensional memory device with metal and silicide control gates |
US9543318B1 (en) | 2015-08-21 | 2017-01-10 | Sandisk Technologies Llc | Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors |
US9449987B1 (en) | 2015-08-21 | 2016-09-20 | Sandisk Technologies Llc | Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors |
US10157681B2 (en) | 2015-09-14 | 2018-12-18 | Sandisk Technologies Llc | Programming of nonvolatile memory with verify level dependent on memory state and programming loop count |
US9806089B2 (en) | 2015-09-21 | 2017-10-31 | Sandisk Technologies Llc | Method of making self-assembling floating gate electrodes for a three-dimensional memory device |
US9576966B1 (en) | 2015-09-21 | 2017-02-21 | Sandisk Technologies Llc | Cobalt-containing conductive layers for control gate electrodes in a memory structure |
US9646975B2 (en) | 2015-09-21 | 2017-05-09 | Sandisk Technologies Llc | Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure |
US9842907B2 (en) | 2015-09-29 | 2017-12-12 | Sandisk Technologies Llc | Memory device containing cobalt silicide control gate electrodes and method of making thereof |
US9620512B1 (en) | 2015-10-28 | 2017-04-11 | Sandisk Technologies Llc | Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device |
US9793139B2 (en) | 2015-10-29 | 2017-10-17 | Sandisk Technologies Llc | Robust nucleation layers for enhanced fluorine protection and stress reduction in 3D NAND word lines |
US9899399B2 (en) | 2015-10-30 | 2018-02-20 | Sandisk Technologies Llc | 3D NAND device with five-folded memory stack structure configuration |
US9917100B2 (en) | 2015-11-20 | 2018-03-13 | Sandisk Technologies Llc | Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same |
US9799670B2 (en) | 2015-11-20 | 2017-10-24 | Sandisk Technologies Llc | Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof |
US9831266B2 (en) | 2015-11-20 | 2017-11-28 | Sandisk Technologies Llc | Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same |
US9754820B2 (en) | 2016-02-01 | 2017-09-05 | Sandisk Technologies Llc | Three-dimensional memory device containing an aluminum oxide etch stop layer for backside contact structure and method of making thereof |
US9673213B1 (en) | 2016-02-15 | 2017-06-06 | Sandisk Technologies Llc | Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof |
US9721663B1 (en) | 2016-02-18 | 2017-08-01 | Sandisk Technologies Llc | Word line decoder circuitry under a three-dimensional memory array |
US9595535B1 (en) | 2016-02-18 | 2017-03-14 | Sandisk Technologies Llc | Integration of word line switches with word line contact via structures |
US10355015B2 (en) | 2016-03-23 | 2019-07-16 | Sandisk Technologies Llc | Three-dimensional NAND memory device with common bit line for multiple NAND strings in each memory block |
US10224104B2 (en) | 2016-03-23 | 2019-03-05 | Sandisk Technologies Llc | Three dimensional NAND memory device with common bit line for multiple NAND strings in each memory block |
US9953717B2 (en) * | 2016-03-31 | 2018-04-24 | Sandisk Technologies Llc | NAND structure with tier select gate transistors |
CN105895146B (zh) * | 2016-03-31 | 2019-01-15 | 西安紫光国芯半导体有限公司 | 一种低漏电的本地字线驱动器控制电路及控制方法 |
US9728547B1 (en) | 2016-05-19 | 2017-08-08 | Sandisk Technologies Llc | Three-dimensional memory device with aluminum-containing etch stop layer for backside contact structure and method of making thereof |
US9985046B2 (en) | 2016-06-13 | 2018-05-29 | Sandisk Technologies Llc | Method of forming a staircase in a semiconductor device using a linear alignment control feature |
US10121794B2 (en) | 2016-06-20 | 2018-11-06 | Sandisk Technologies Llc | Three-dimensional memory device having epitaxial germanium-containing vertical channel and method of making thereof |
US9748266B1 (en) | 2016-07-20 | 2017-08-29 | Sandisk Technologies Llc | Three-dimensional memory device with select transistor having charge trapping gate dielectric layer and methods of making and operating thereof |
US9824966B1 (en) | 2016-08-12 | 2017-11-21 | Sandisk Technologies Llc | Three-dimensional memory device containing a lateral source contact and method of making the same |
US9805805B1 (en) | 2016-08-23 | 2017-10-31 | Sandisk Technologies Llc | Three-dimensional memory device with charge carrier injection wells for vertical channels and method of making and using thereof |
US10050054B2 (en) | 2016-10-05 | 2018-08-14 | Sandisk Technologies Llc | Three-dimensional memory device having drain select level isolation structure and method of making thereof |
US9929174B1 (en) | 2016-10-28 | 2018-03-27 | Sandisk Technologies Llc | Three-dimensional memory device having non-uniform spacing among memory stack structures and method of making thereof |
US10008570B2 (en) | 2016-11-03 | 2018-06-26 | Sandisk Technologies Llc | Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device |
US9876031B1 (en) | 2016-11-30 | 2018-01-23 | Sandisk Technologies Llc | Three-dimensional memory device having passive devices at a buried source line level and method of making thereof |
US10032908B1 (en) | 2017-01-06 | 2018-07-24 | Sandisk Technologies Llc | Multi-gate vertical field effect transistor with channel strips laterally confined by gate dielectric layers, and method of making thereof |
US9773567B1 (en) | 2017-02-22 | 2017-09-26 | Qualcomm Incorporated | Reduced silicon-oxide-nitride-oxide-silicon (SONOS) flash memory program disturb |
US10224340B2 (en) | 2017-06-19 | 2019-03-05 | Sandisk Technologies Llc | Three-dimensional memory device having discrete direct source strap contacts and method of making thereof |
US10438964B2 (en) | 2017-06-26 | 2019-10-08 | Sandisk Technologies Llc | Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof |
US10453798B2 (en) | 2017-09-27 | 2019-10-22 | Sandisk Technologies Llc | Three-dimensional memory device with gated contact via structures and method of making thereof |
US10115459B1 (en) | 2017-09-29 | 2018-10-30 | Sandisk Technologies Llc | Multiple liner interconnects for three dimensional memory devices and method of making thereof |
US10438636B2 (en) * | 2017-12-07 | 2019-10-08 | Advanced Micro Devices, Inc. | Capacitive structure for memory write assist |
US10373969B2 (en) | 2018-01-09 | 2019-08-06 | Sandisk Technologies Llc | Three-dimensional memory device including partially surrounding select gates and fringe field assisted programming thereof |
US10283493B1 (en) | 2018-01-17 | 2019-05-07 | Sandisk Technologies Llc | Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof |
US10510738B2 (en) | 2018-01-17 | 2019-12-17 | Sandisk Technologies Llc | Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof |
US10256247B1 (en) | 2018-02-08 | 2019-04-09 | Sandisk Technologies Llc | Three-dimensional memory device with silicided word lines, air gap layers and discrete charge storage elements, and method of making thereof |
US10770459B2 (en) | 2018-03-23 | 2020-09-08 | Sandisk Technologies Llc | CMOS devices containing asymmetric contact via structures |
US10355017B1 (en) | 2018-03-23 | 2019-07-16 | Sandisk Technologies Llc | CMOS devices containing asymmetric contact via structures and method of making the same |
US10756186B2 (en) | 2018-04-12 | 2020-08-25 | Sandisk Technologies Llc | Three-dimensional memory device including germanium-containing vertical channels and method of making the same |
US10381322B1 (en) | 2018-04-23 | 2019-08-13 | Sandisk Technologies Llc | Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same |
CN110648711B (zh) * | 2018-06-26 | 2021-08-03 | 北京兆易创新科技股份有限公司 | 字线电压的施加方法、装置、电子设备和存储介质 |
KR102634434B1 (ko) * | 2018-12-24 | 2024-02-06 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
US10770144B1 (en) * | 2019-02-15 | 2020-09-08 | Macronix International Co., Ltd. | Non-volatile memory and program method thereof |
US10593411B1 (en) * | 2019-02-21 | 2020-03-17 | Sandisk Technologies Llc | Memory device with charge isolation to reduce injection type of program disturb |
US10879260B2 (en) | 2019-02-28 | 2020-12-29 | Sandisk Technologies Llc | Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same |
US11177280B1 (en) | 2020-05-18 | 2021-11-16 | Sandisk Technologies Llc | Three-dimensional memory device including wrap around word lines and methods of forming the same |
US11113443B1 (en) * | 2020-06-12 | 2021-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit with thicker metal lines on lower metallization layer |
Family Cites Families (86)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4142176A (en) * | 1976-09-27 | 1979-02-27 | Mostek Corporation | Series read only memory structure |
US4543594A (en) * | 1982-09-07 | 1985-09-24 | Intel Corporation | Fusible link employing capacitor structure |
US4602354A (en) * | 1983-01-10 | 1986-07-22 | Ncr Corporation | X-and-OR memory array |
US4646266A (en) * | 1984-09-28 | 1987-02-24 | Energy Conversion Devices, Inc. | Programmable semiconductor structures and methods for using the same |
JPS62142363A (ja) | 1985-12-17 | 1987-06-25 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JPS62155568A (ja) | 1985-12-27 | 1987-07-10 | Nec Corp | 不揮発性半導体記憶装置 |
US4868616A (en) * | 1986-12-11 | 1989-09-19 | Energy Conversion Devices, Inc. | Amorphous electronic matrix array for liquid crystal display |
USRE35838E (en) * | 1987-12-28 | 1998-07-07 | Kabushiki Kaisha Toshiba | Electrically erasable programmable read-only memory with NAND cell structure |
JP2718716B2 (ja) * | 1988-09-30 | 1998-02-25 | 株式会社東芝 | 不揮発性半導体メモリ装置およびそのデータ書替え方法 |
JP2586187B2 (ja) * | 1990-07-16 | 1997-02-26 | 日本電気株式会社 | 半導体記憶装置 |
US5197027A (en) * | 1991-01-24 | 1993-03-23 | Nexcom Technology, Inc. | Single transistor eeprom architecture |
JP3109537B2 (ja) * | 1991-07-12 | 2000-11-20 | 日本電気株式会社 | 読み出し専用半導体記憶装置 |
JPH0548000A (ja) | 1991-08-13 | 1993-02-26 | Fujitsu Ltd | 半導体装置 |
KR940008204B1 (ko) * | 1991-08-14 | 1994-09-08 | 삼성전자 주식회사 | 낸드형 플래쉬 메모리의 과도소거 방지장치 및 방법 |
US5422435A (en) | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
EP0589478B1 (en) * | 1992-09-25 | 1999-11-17 | Sony Corporation | Liquid crystal display device |
US5644533A (en) * | 1992-11-02 | 1997-07-01 | Nvx Corporation | Flash memory system, and methods of constructing and utilizing same |
KR960000616B1 (ko) * | 1993-01-13 | 1996-01-10 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 |
JP3207592B2 (ja) * | 1993-03-19 | 2001-09-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5555204A (en) * | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
JP3192861B2 (ja) * | 1994-03-14 | 2001-07-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5680347A (en) * | 1994-06-29 | 1997-10-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
GB9424598D0 (en) * | 1994-12-06 | 1995-01-25 | Philips Electronics Uk Ltd | Semiconductor memory with non-volatile memory transistor |
US5703382A (en) * | 1995-11-20 | 1997-12-30 | Xerox Corporation | Array having multiple channel structures with continuously doped interchannel regions |
US5514907A (en) * | 1995-03-21 | 1996-05-07 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
US5751012A (en) * | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
AU7475196A (en) * | 1995-10-25 | 1997-05-15 | Nvx Corporation | Semiconductor non-volatile memory device having a nand cell structure |
US5814853A (en) * | 1996-01-22 | 1998-09-29 | Advanced Micro Devices, Inc. | Sourceless floating gate memory device and method of storing data |
DE69734050T2 (de) * | 1996-06-05 | 2006-06-08 | Koninklijke Philips Electronics N.V. | Beschreibbares festwertspeicherbauelement und das herstellungsverfahren für solch ein bauelement |
KR100210846B1 (ko) * | 1996-06-07 | 1999-07-15 | 구본준 | 낸드셀 어레이 |
US5715194A (en) * | 1996-07-24 | 1998-02-03 | Advanced Micro Devices, Inc. | Bias scheme of program inhibit for random programming in a nand flash memory |
TW338165B (en) * | 1996-09-09 | 1998-08-11 | Sony Co Ltd | Semiconductor nand type flash memory with incremental step pulse programming |
KR100206709B1 (ko) * | 1996-09-21 | 1999-07-01 | 윤종용 | 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 |
US5835396A (en) * | 1996-10-17 | 1998-11-10 | Zhang; Guobiao | Three-dimensional read-only memory |
JPH10149688A (ja) | 1996-11-20 | 1998-06-02 | Sony Corp | 半導体不揮発性記憶装置およびそのデータプログラム方法 |
JPH10223866A (ja) * | 1997-02-03 | 1998-08-21 | Toshiba Corp | 半導体記憶装置 |
KR100272037B1 (ko) * | 1997-02-27 | 2000-12-01 | 니시무로 타이죠 | 불휘발성 반도체 기억 장치 |
JP3489958B2 (ja) * | 1997-03-19 | 2004-01-26 | 富士通株式会社 | 不揮発性半導体記憶装置 |
NO972803D0 (no) * | 1997-06-17 | 1997-06-17 | Opticom As | Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte |
KR19990029775A (ko) * | 1997-09-11 | 1999-04-26 | 오카모토 세이시 | 불휘발성 반도체 기억 장치 |
US6005270A (en) * | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
JP3959165B2 (ja) * | 1997-11-27 | 2007-08-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100297602B1 (ko) * | 1997-12-31 | 2001-08-07 | 윤종용 | 비휘발성메모리장치의프로그램방법 |
JP3999900B2 (ja) * | 1998-09-10 | 2007-10-31 | 株式会社東芝 | 不揮発性半導体メモリ |
US5991202A (en) * | 1998-09-24 | 1999-11-23 | Advanced Micro Devices, Inc. | Method for reducing program disturb during self-boosting in a NAND flash memory |
US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
JP3866460B2 (ja) * | 1998-11-26 | 2007-01-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2001028427A (ja) | 1999-07-14 | 2001-01-30 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP3863330B2 (ja) * | 1999-09-28 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体メモリ |
JP4899241B2 (ja) * | 1999-12-06 | 2012-03-21 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
US6420215B1 (en) * | 2000-04-28 | 2002-07-16 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method of fabrication |
US6888750B2 (en) * | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
US6856572B2 (en) * | 2000-04-28 | 2005-02-15 | Matrix Semiconductor, Inc. | Multi-headed decoder structure utilizing memory array line driver with dual purpose driver device |
KR100386611B1 (ko) | 2000-05-08 | 2003-06-02 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 어레이와 그를 이용한 데이터프로그램방법과 소거방법 |
JP4002712B2 (ja) * | 2000-05-15 | 2007-11-07 | スパンション エルエルシー | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
JP3810985B2 (ja) * | 2000-05-22 | 2006-08-16 | 株式会社東芝 | 不揮発性半導体メモリ |
JP4477199B2 (ja) * | 2000-06-16 | 2010-06-09 | 株式会社ルネサステクノロジ | 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリへのアクセス方法および磁気ランダムアクセスメモリの製造方法 |
JP3672803B2 (ja) * | 2000-07-28 | 2005-07-20 | Necエレクトロニクス株式会社 | 不揮発性記憶装置 |
EP2988331B1 (en) * | 2000-08-14 | 2019-01-09 | SanDisk Technologies LLC | Semiconductor memory device |
US6515888B2 (en) * | 2000-08-14 | 2003-02-04 | Matrix Semiconductor, Inc. | Low cost three-dimensional memory array |
JP3730508B2 (ja) * | 2000-11-13 | 2006-01-05 | 株式会社東芝 | 半導体記憶装置およびその動作方法 |
KR100385226B1 (ko) * | 2000-11-22 | 2003-05-27 | 삼성전자주식회사 | 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법 |
US6326269B1 (en) * | 2000-12-08 | 2001-12-04 | Macronix International Co., Ltd. | Method of fabricating self-aligned multilevel mask ROM |
KR100385230B1 (ko) * | 2000-12-28 | 2003-05-27 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치의 프로그램 방법 |
US6611453B2 (en) * | 2001-01-24 | 2003-08-26 | Infineon Technologies Ag | Self-aligned cross-point MRAM device with aluminum metallization layers |
US6490194B2 (en) * | 2001-01-24 | 2002-12-03 | Infineon Technologies Ag | Serial MRAM device |
US6512694B2 (en) * | 2001-03-16 | 2003-01-28 | Simtek Corporation | NAND stack EEPROM with random programming capability |
KR100375235B1 (ko) | 2001-03-17 | 2003-03-08 | 삼성전자주식회사 | 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 |
US6545898B1 (en) * | 2001-03-21 | 2003-04-08 | Silicon Valley Bank | Method and apparatus for writing memory arrays using external source of high programming voltage |
JP4796238B2 (ja) * | 2001-04-27 | 2011-10-19 | Okiセミコンダクタ株式会社 | ワード線駆動回路 |
US6671204B2 (en) * | 2001-07-23 | 2003-12-30 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with page buffer having dual registers and methods of using the same |
US6473328B1 (en) * | 2001-08-30 | 2002-10-29 | Micron Technology, Inc. | Three-dimensional magnetic memory array with a minimal number of access conductors therein |
US6597609B2 (en) * | 2001-08-30 | 2003-07-22 | Micron Technology, Inc. | Non-volatile memory with test rows for disturb detection |
US6456528B1 (en) * | 2001-09-17 | 2002-09-24 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
US6498747B1 (en) * | 2002-02-08 | 2002-12-24 | Infineon Technologies Ag | Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects |
US20030155582A1 (en) * | 2002-02-19 | 2003-08-21 | Maitreyee Mahajani | Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures |
US6853587B2 (en) * | 2002-06-21 | 2005-02-08 | Micron Technology, Inc. | Vertical NROM having a storage density of 1 bit per 1F2 |
US6859410B2 (en) * | 2002-11-27 | 2005-02-22 | Matrix Semiconductor, Inc. | Tree decoder structure particularly well-suited to interfacing array lines having extremely small layout pitch |
JP3863485B2 (ja) * | 2002-11-29 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6849905B2 (en) * | 2002-12-23 | 2005-02-01 | Matrix Semiconductor, Inc. | Semiconductor device with localized charge storage dielectric and method of making same |
US7005350B2 (en) * | 2002-12-31 | 2006-02-28 | Matrix Semiconductor, Inc. | Method for fabricating programmable memory array structures incorporating series-connected transistor strings |
US7233522B2 (en) | 2002-12-31 | 2007-06-19 | Sandisk 3D Llc | NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same |
US6960794B2 (en) * | 2002-12-31 | 2005-11-01 | Matrix Semiconductor, Inc. | Formation of thin channels for TFT devices to ensure low variability of threshold voltages |
US7505321B2 (en) | 2002-12-31 | 2009-03-17 | Sandisk 3D Llc | Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same |
US6822903B2 (en) * | 2003-03-31 | 2004-11-23 | Matrix Semiconductor, Inc. | Apparatus and method for disturb-free programming of passive element memory cells |
US6977842B2 (en) * | 2003-09-16 | 2005-12-20 | Micron Technology, Inc. | Boosted substrate/tub programming for flash memories |
-
2003
- 2003-12-05 US US10/729,844 patent/US7023739B2/en not_active Expired - Lifetime
-
2004
- 2004-12-02 WO PCT/US2004/040318 patent/WO2005057585A2/en active Application Filing
- 2004-12-02 KR KR1020067013555A patent/KR20070007267A/ko not_active Application Discontinuation
- 2004-12-02 CN CNA2004800411840A patent/CN1910701A/zh active Pending
- 2004-12-02 EP EP04817933A patent/EP1695357A2/en not_active Withdrawn
- 2004-12-02 JP JP2006542737A patent/JP2007513456A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1695357A2 (en) | 2006-08-30 |
WO2005057585A2 (en) | 2005-06-23 |
US7023739B2 (en) | 2006-04-04 |
KR20070007267A (ko) | 2007-01-15 |
WO2005057585A3 (en) | 2005-08-18 |
US20050122780A1 (en) | 2005-06-09 |
CN1910701A (zh) | 2007-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007513456A (ja) | 個々のメモリセルの多重書込パルスプログラミングを組込んだnandメモリアレイおよびその動作方法 | |
US7221588B2 (en) | Memory array incorporating memory cells arranged in NAND strings | |
US7233522B2 (en) | NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same | |
JP2007513455A (ja) | 複数の直列選択デバイスを組込んだnandメモリアレイおよびその動作方法 | |
JP6303224B2 (ja) | Pチャネル3次元メモリアレイ | |
KR100441586B1 (ko) | 반도체 기억 장치 | |
TWI531049B (zh) | 反及快閃記憶體及其熱載子生成和寫入方法 | |
US6870773B2 (en) | Data writing method for semiconductor memory device and semiconductor memory device | |
US7177191B2 (en) | Integrated circuit including memory array incorporating multiple types of NAND string structures | |
KR100366741B1 (ko) | 불휘발성 반도체 기억 장치 | |
US11742032B2 (en) | Semiconductor memory device | |
TWI490881B (zh) | 使用虛擬記憶胞以增加電荷陷入記憶體陣列之資料可靠度的非揮發性記憶體元件 | |
JP2008535141A (ja) | ソース線バイアス誤差に対してコントロールゲート補償を用いる不揮発性メモリおよび方法 | |
JPH09102197A (ja) | 半導体メモリ装置の共通ソースライン制御回路 | |
US6829173B2 (en) | Semiconductor memory device capable of accurately writing data | |
JP2011023705A (ja) | 不揮発性半導体記憶装置 | |
JP2006060030A (ja) | 半導体記憶装置 | |
WO2004061861A2 (en) | Nand memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same | |
TWI489465B (zh) | 使用兩階段源極端偏壓進行反及閘快閃記憶體之低電壓程式化 | |
TWI473098B (zh) | 反及閘快閃記憶體之低電壓程式化 | |
TWI489593B (zh) | 反及閘快閃記憶體之熱載子程式化 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071129 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080905 |