JP2006173202A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2006173202A
JP2006173202A JP2004360317A JP2004360317A JP2006173202A JP 2006173202 A JP2006173202 A JP 2006173202A JP 2004360317 A JP2004360317 A JP 2004360317A JP 2004360317 A JP2004360317 A JP 2004360317A JP 2006173202 A JP2006173202 A JP 2006173202A
Authority
JP
Japan
Prior art keywords
region
semiconductor
layer
conductivity type
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004360317A
Other languages
English (en)
Other versions
JP4940546B2 (ja
Inventor
Kyoko Okada
京子 岡田
Yoshikuni Hatsutori
佳晋 服部
Shoichi Yamauchi
庄一 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2004360317A priority Critical patent/JP4940546B2/ja
Priority to CNB2005101294963A priority patent/CN100444385C/zh
Priority to KR1020050121832A priority patent/KR100675219B1/ko
Priority to DE200510059534 priority patent/DE102005059534B4/de
Priority to US11/301,249 priority patent/US7417284B2/en
Publication of JP2006173202A publication Critical patent/JP2006173202A/ja
Priority to US11/806,862 priority patent/US7553731B2/en
Application granted granted Critical
Publication of JP4940546B2 publication Critical patent/JP4940546B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ＳＪ構造を備えている半導体装置において、周辺領域の耐圧をセル領域の耐圧より高く形成する。
【解決手段】 周辺領域の半導体下層２３は、セル領域の組合せを構成するｎ型コラム２７よりｎ型不純物を低濃度に含んで形成されており、その周辺半導体層２３の表面にｐ型不純物を含むリサーフ層５２が形成されており、そのリサーフ層５２の表面にフィールド酸化層５４が形成されており、そのフィールド酸化層５４の表面にフィールドプレート４２ａが形成されている。
【選択図】 図１

Description

本発明は、縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している周辺領域を備えている半導体装置に関する。特に、セル領域に第１導電型不純物を含む第１部分領域と第２導電型不純物を含む第２部分領域の組合せが繰返して形成されているスーパージャンクション構造（以下、ＳＪ構造と略記する）を備えているとともに、そのセル領域の耐圧よりも周辺領域の耐圧の方が高い半導体装置に関する。
半導体装置の高耐圧化と低オン抵抗化の要求に応えるために、ＳＪ構造を備えた半導体装置の開発が進められている。この種の半導体装置は一般的に、セル領域から周辺領域まで連続して形成されている半導体層を利用して形成されている。半導体層のうち中心側の領域にＳＪ構造が形成され、周辺側の領域にＳＪ構造を一巡する周辺半導体層が形成されることが多い。ＳＪ構造は、ｎ型不純物を含むｎ型コラムとｐ型不純物を含むｐ型コラムの組合せが層厚方向に直交する面内で繰返して形成されている。周辺半導体層はｎ型不純物を含む半導体によって形成されている。セル領域のＳＪ構造の上部領域に、ｐ型ボディ領域が形成され、そのｐ型ボディ領域に対向してプレーナ型ゲート電極あるいはトレンチ型ゲート電極が形成される。セル領域には複数の縦型半導体スイッチングセルが形成され、オン・オフ動作を実行する。この種の半導体装置に関連する特許文献を以下に示す。
特開２００３−２７３３５５号公報（図１４参照） 特開２００４−１４５５４号公報
半導体装置のアバランシェ耐量検査は、Ｌ負荷サージ耐量試験等によって実施される。このＬ負荷サージ耐量試験では、半導体装置に対して強制的にブレークダウンを起こさせる。ブレークダウンは臨界電界強度を超えた領域で発生する。セル領域と周辺領域の面積比を考慮すると、面積の広いセル領域側でブレークダウンを発生させることによって、面積の小さい周辺領域側でブレークダウンが発生する場合に比して、単位面積当たりのアバランシェエネルギーを低下させることができる。このため、セル領域側でブレークダウンを発生させることによって、過大なアバランシェエネルギーを局所的に消費してしまうことを抑制し、ひいては半導体装置が破壊されるという事態を抑制することができる。上記現象を得るためには、セル領域の耐圧より周辺領域の耐圧を高くし、セル領域において優先的にブレークダウンが発生するようにしなければならない。
しかしながら、特許文献１で提案されている半導体装置では、セル領域の耐圧より周辺領域の耐圧の方が高いという状態を得ることができない。特許文献１では、周辺半導体層の不純物濃度を薄くするとともに、周辺半導体層の上部領域にセル領域を一巡する複数のｐ型ガードリング領域を備える構造を提案している。周辺半導体層の不純物濃度を薄くすることによって、周辺半導体層内を横方向に伸びる空乏層の幅を広くすることができる。ｐ型ガードリング領域を形成することによって、セル領域と周辺領域の境界近傍に集中し易い電界を緩和することができる。この構造を採用すると、セル領域と周辺領域の境界近傍に集中し易い電界を緩和し、横方向に広がる空乏化領域を十分に得ることができるので、周辺領域の耐圧は空乏化領域の縦方向の幅によって決定される。ｐ型ガードリングの不純物濃度は比較的濃く形成されているので、空乏層がｐ型ガードリング内にほとんど伸びない。したがって、周辺領域の空乏化領域の縦方向の幅は、おおよそ周辺半導体層の層厚からｐ型ガードリングの深さを引いた幅となる。一方、セル領域の空乏化領域の縦方向の幅は、半導体層の層厚からｐ型ボディ領域の深さを引いた幅、即ち、ＳＪ構造の縦方向の幅となる。ｐ型ボディ領域とｐ型ガードリングの深さはほぼ等しいので、セル領域の空乏化領域の縦方向の幅と周辺領域の空乏化領域の縦方向の幅はほぼ等しくなる。ｐ型ボディ領域の深さを不必要に大きくすれば、周辺領域の耐圧をセル領域の耐圧より高くすることはできるかもしれないが、この場合、セル領域の耐圧を犠牲にすることになる。従来の構造では、せいぜいセル領域と周辺領域の耐圧を等しくすることが限界となっており、周辺領域の耐圧をセル領域の耐圧より高くすることはできない。
本発明の目的は、周辺領域の耐圧をセル領域の耐圧より高く形成することができる半導体装置を提供する。さらに、セル領域の耐圧を低下させて上記関係を得るのではなく、周辺領域の耐圧を向上させて上記関係を得ることを目的としている。
本発明の半導体装置は、縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している周辺領域を備えている。半導体装置は、セル領域から周辺領域まで連続して形成されている半導体層を備えている。さらに、周辺領域の半導体層の表面を被覆している絶縁層を備えている。その他に、絶縁層の少なくともセル領域側の表面を被覆している導体層を備えている。セル領域の半導体層の下部領域には、層厚方向に伸びるとともに第１導電型不純物を含む第１部分領域と層厚方向に伸びるとともに第２導電型不純物を含む第２部分領域との組合せが形成されている。この組合せは層厚方向に対して直交する面内で繰返して形成されている。いわゆるＳＪ構造がセル領域の半導体層のうち下部領域に形成されている。周辺領域の半導体層には、第２導電型不純物を含む半導体上層と、セル領域の組合せを構成する第１部分領域より低濃度の第１導電型不純物を含む半導体下層が形成されている。導体層は、縦型半導体スイッチングセル群を構成する表面側の主電極に接続している。
第１部分領域と第２部分領域は、例えば薄板状、四角柱状、あるいは六角柱状である。あるいは層厚方向に対して直交する面内で広く広がる第１部分領域内に、柱状の第２部分領域が分散配置されていてもよい。要は、層厚方向に直交する面内で、第１部分領域と第２部分領域の組合せが少なくとも一方方向へ繰返されていればよい。
セル領域に形成されている縦型半導体スイッチングセルの種類に特に制限はない。例えば、ＭＯＳＦＥＴ（Metal Oxide Silicon Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳＩＴ（Static Induction Transistor）、あるいはＳＢＴ（Shottky Barrier Diode）等の縦型半導体スイッチングセルを好適に利用することができる。縦型半導体スイッチングセルを構成するゲート電極は、トレンチ型、プレーナ型のいずれであってもよい。
上記半導体装置のセル領域には、縦型半導体スイッチングセルが形成されているので、一対の主電極は縦方向に配置されている。したがって、この半導体装置の耐圧は、縦方向で保持できる電位差によって決定される。この半導体装置は、周辺の半導体下層の第１導電型不純物の濃度が、セル領域の第１部分領域の不純物濃度より低く形成されているので、半導体下層において空乏層が横方向に広く伸びることができる。これにより、半導体下層では横方向において電位差を十分に保持できるので、周辺領域の耐圧は縦方向に形成される空乏化領域の幅によって決定されることになる。周辺の半導体下層の表面には、半導体下層と反対導電型の半導体上層が形成されている。したがって、空乏層は、半導体下層に加えて、この半導体上層にも伸びることができる。これにより、周辺領域の空乏化領域の縦方向の幅は、周辺の半導体下層と半導体上層を足し合わせた幅となる。一方、セル領域の空乏化領域の縦方向の幅は、ＳＪ構造が形成されている下部領域の層厚と実質的に等しくなる。したがって、周辺領域とセル領域の空乏化領域の縦方向の幅を比較すると、周辺領域の空乏化領域の縦方向の幅が、半導体層の層厚からＳＪ構造が形成されている下部領域の層厚を引いた分だけ大きくなる。換言すると、周辺領域の空乏化領域の縦方向の幅は、ＳＪ構造の表面と半導体層の表面との距離の分だけ大きくなる。これにより、周辺領域の耐圧がセル領域の耐圧より大きい半導体装置を得ることができる。また、周辺領域の表面側に、絶縁層を介して導体層が形成されている。これにより、セル領域と周辺領域の境界近傍（典型的には、境界近傍に存在する半導体領域の曲率の大きい箇所）において集中し易い電界集中を緩和することできる。したがって、導体層の存在によって、この境界近傍において半導体装置の耐圧が制限されてしまうことを防止している。即ち、セル領域と周辺領域の境界の電界集中とは関係なく、セル領域と周辺領域の耐圧はそれぞれの空乏化領域の縦方向の幅によって決定されるのである。空乏化領域の縦方向の幅がより大きい周辺領域の耐圧の方が、セル領域の耐圧より高くなるのである。さらに、本発明は、セル領域の耐圧を低下させることによって、セル領域と周辺領域の耐圧の大小関係を実現するのではなく、周辺領域の耐圧を向上させることによって実現している。
半導体上層が、セル領域のスーパージャンクション構造の上方にまで伸びていることが好ましい。換言すると、半導体上層が、周辺の半導体下層の表面とセル領域のスーパージャンクション構造の表面の両者を被覆して形成されていることが好ましい。
セル領域の半導体上層は、例えば半導体スイッチングセルのボディ層等として利用される。周辺領域の半導体上層は、前記したように、高耐圧化に寄与する半導体層として利用される。したがって、セル領域側で作用を発揮する半導体層と、周辺領域側で別の作用を発揮する半導体層を、１つの半導体上層によって兼用することができる。セル領域側と周辺領域側のそれぞれに対して、別個に半導体層を作製する必要がなく、１つの半導体上層を作製することによって２つの作用を得ることができる。この態様の半導体装置は、製造が容易な構造と言える。
スーパージャンクション構造の上方にまで伸びている第２導電型半導体上層内に第１導電型不純物を高濃度に含むソース領域と、そのソース領域と第１部分領域を隔てている半導体上層にゲート絶縁膜を介して対向するトレンチゲート電極が形成されているのが好ましい。必要に応じて、セル領域の半導体上層に、ソース領域を囲繞する第２導電型不純物を含むボディ領域を形成してもよい。このボディ領域を形成することによって、ゲート電圧の閾値を所望する値に調整することができる。上記の各構成を具備することによって、セル領域に形成される縦型半導体スイッチングセルは、トレンチゲート電極を備えるＭＯＳＦＥＴとなる。
この場合、セル領域の空乏化領域の縦方向の幅は、トレンチゲート電極の底面から半導体層の裏面までの幅となる。したがって、周辺領域の空乏化領域の縦方向の幅は、トレンチゲート電極の深さ方向の幅の分だけ、セル領域の空乏化領域より大きくなる。周辺領域の耐圧がセル領域の耐圧より大きい半導体装置を得ることができる。
本出願人は、縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している周辺領域を備えている半導体装置の製造方法を創作した。この製造方法は、例えば上記の半導体装置等を製造する際に好適に利用することができる。
本発明の半導体装置の製造方法は、セル領域から周辺領域まで連続して伸びている第１導電型半導体層を用意する工程と、その半導体層のセル領域内に、半導体層の表面から裏面に向けて伸びるトレンチ群を形成する工程を備えている。さらに、半導体層の露出面に第１導電型不純物を導入する工程を備えている。その他に、第１導電型不純物が導入された半導体層の表面近傍領域を除去する工程と、第２導電型不純物を含む半導体をトレンチ群内に充填する工程とを備えている。
上記の製造方法によると、セル領域内にトレンチ群を形成することによって、隣り合うトレンチ間に挟まれた複数の半導体層（あるいは離間して存在する半導体層）は、その側面から深部までの距離が短くなる。したがって、導入工程を実施すると、セル領域内の複数の半導体層はその両側に形成されているトレンチを画定する側面からその深部に至るまで不純物が導入され易い。したがって、導入する導入量等を調整することによって、隣り合うトレンチ間に挟まれたセル領域内の半導体層の不純物濃度が高くなる。一方、周辺領域の半導体層に対しては、不純物は表面から所定距離まで導入されるものの、その深部に至るまで不純物を導入することができない。次に、第１導電型不純物が導入された半導体層の表面近傍領域を除去することによって、周辺領域では不純物濃度が変化していない半導体層が形成される。これにより、セル領域では不純物濃度が高く、周辺領域では不純物濃度が低い状態を得ることができる。次に、トレンチ群内に第２導電型不純物を含む半導体を充填することによって、セル領域にはＳＪ構造が形成される。これらの工程を経て、セル領域にＳＪ構造が形成され、周辺領域にそのＳＪ構造を構成している一方の部分領域の不純物濃度より低濃度の不純物を含む半導体層が形成された半導体層を得ることができる。
導入工程では、半導体層の露出面を第１導電型不純物を含有するガスに曝すことが好ましい。
第１導電型不純物を含有するガスを利用することによって、半導体層の表面と、トレンチ群を画定する半導体層の側面に対して、即ち全ての露出面に対して第１導電型不純物を所望する濃度で導入し易い。さらに、後の充填工程で利用するチャンバーを利用することができるので、製造コストの面で有利となる。
充填工程を実施した後に、半導体層の表面を覆っている第２導電型不純物を含む半導体を除去して充填トレンチ群を露出する工程を備えていることが好ましい。さらに、その除去工程を実施した後に、半導体層と充填トレンチ群の表面に第２導電型不純物を含む半導体上層を結晶成長する工程を備えていることが好ましい。
この工程を追加することによって、所望する不純物濃度を含む半導体上層を得ることができる。例えば、空乏化領域の形成、電界集中の緩和等を達成するのに最適な不純物濃度を含む半導体上層を得ることができる。なお、トレンチ群内に半導体を充填する際に、半導体上層を一体で形成し、除去工程を省略することもできる。この場合、工程数を少なくすることができるので、製造コストの面で有利となる。
本発明によると、周辺領域の空乏化領域の縦方向の幅を、セル領域の空乏化領域の縦方向の幅より大きくすることができる。したがって、周辺領域の耐圧がセル領域の耐圧より大きい半導体装置を得ることができる。
最初に実施例の主要な特徴を列記する。
（第１形態） 縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している周辺領域を備えている半導体装置である。セル領域にはＳＪ構造を備えている。周辺領域には、セル領域のＳＪ構造を構成する一方の部分領域より低濃度の不純物を含んでいる半導体下層を備えている。その周辺の半導体下層の表面に、その半導体下層と反対導電型の半導体上層を備えている。半導体上層の表面に絶縁層を備えている。絶縁層の表面に縦型半導体スイッチングセル群の表面側の主電極に接続されている導体層を備えている。導体層は、セル領域側から周辺に向けて伸びて形成されている。
（第２形態） ＳＪ構造の繰返し方向に沿った領域であって、セル領域と周辺領域の境界に、ＳＪ構造の第１導電型部分領域と略同一の不純物濃度であり、且つその幅が他の第１導電型部分領域より狭い第１導電型の半導体領域（実施例では境界ｎ型コラムという）が存在している。
（第３形態） 半導体上層は、面的に広がっている。
（第４形態） 半導体上層は、周辺の半導体下層の表面全体を被覆している。
（第５形態） 半導体上層とｐ型コラムの不純物濃度がほぼ等しい。
図１に、セル領域と周辺領域の境界近傍の要部断面図を示す。図２に、図１のII−II線に対応する横断面図を示す。なお、図２のＩ−Ｉ線に対応する縦断面図が図１となる。図２に示すように、この横断面図は、半導体装置の隅部近傍を示している。なお、本実施例は、主成分がシリコンの半導体を用いているが、この例に限らず、他の半導体材料を用いてもよい。
図１と図２に示すように、この半導体装置は、縦型半導体スイッチングセル群（この例ではSJ−MOSFET群である）が形成されているセル領域と、そのセル領域の周辺に位置している周辺領域を備えている。周辺領域はセル領域を一巡している。半導体装置は、セル領域から周辺領域まで連続して形成されている半導体層２２を備えている。周辺領域の半導体層２２の表面をフィールド酸化層５４（絶縁層の一例）が被覆している。フィールド酸化層５４の層厚は、例えば約１〜１．５μmである。そのフィールド酸化層５４の表面の少なくともセル領域側に、フィールドプレート４２ａが被覆している。フィールドプレート４２ａは、セル領域側から周辺に向けて延設している。フィールドプレート４２ａはソース電極４２の一部であり、フィールド酸化層５４の表面に延設している部分のことをいう。フィールドプレート４２ａが周辺側に張り出している長さに特に制限はなく、表面側の電界を緩和するのに最適な長さで形成されている。
セル領域の半導体層２２のうちの下部領域には、層厚方向（図１の紙面上下方向）に伸びるｎ型コラム２７（第１部分領域の一例）と層厚方向に伸びるｐ型コラム２５（第２部分領域の一例）の組み合わせが、層厚方向に対して直交する面内で繰返して形成されている。いわゆるＳＪ構造を構成している。層厚方向に直交する面は、図２の横断面図に相当する。この実施例では、ｎ型コラム２５とｐ型コラム２７は実質的に薄板状と評価することができ、その組合せは図２の紙面左右方向に繰返している。セル領域と周辺領域の境界には、他のｎ型コラム２７より幅が狭く形成されている境界ｎ型コラム２６が形成されている。この境界ｎ型コラム２６の存在は、後に説明する製造方法によって理解できる。本実施例では、境界ｎ型コラム２６とそれに隣接するｐ型コラム２５との境界より中心側をセル領域と称し、前記境界より外側を周辺領域と称する。なお、この区別は特に限定する必要はなく、例えば、セル領域に境界ｎ型コラム２６を含めてもよい。
周辺領域の半導体層２２には、ｎ−型の半導体下層２３とｐ−型のリサーフ層５２（半導体上層の一例）が形成されている。半導体下層２３の不純物濃度は、ＳＪ構造を構成するｎ型コラム２７の不純物濃度より低い。半導体下層２３の層厚は、２００Ｖ耐圧系では例えば約１０〜１３μmである。リサーフ層５２の層厚は、例えば約１〜３μmである。なお、周辺領域よりさらに外側（図示しない）に、他の構造が作り込まれていてもよい。他の構造として、例えば絶縁分離用トレンチ、チャネルストッパ領域等を挙げることができる。
次に、セル領域の構造を説明する。セル領域の半導体層２２の上部領域に、リサーフ層５２が周辺領域から連続的に形成されている。あるいは、リサーフ層５２がＳＪ構造の上方にまで伸びて形成されているということができる。このリサーフ層５２の表面部にｐ型のボディ領域３１が形成されている。ボディ領域３１の不純物濃度は、リサーフ層５２の不純物濃度より高い。ボディ領域３１の不純物濃度を調整することによって、ゲート電圧の閾値を調整することができる。ボディ領域３１の表面部に、ｎ＋型のソース領域３７とｐ＋型のボディコンタクト領域３９が選択的に形成されている。なお、ボディコンタクト領域３９のうち、セル領域の最外周に位置するボディコンタクト領域を、他のボディコンタクト領域３９と区別して最外周ボディコンタクト領域３９ａと称す。ソース領域３７とｎ型コラム２７を隔てているボディ領域３１及びリサーフ層５２を貫通してトレンチゲート電極３４が形成されている。トレンチゲート電極３４は、ゲート絶縁膜３２で被覆されている。ソース領域３７とボディコンタクト領域３９は、ソース電極４２と電気的に接続されている。ソース電極４２とトレンチゲート電極３４は、層間絶縁膜３６で電気的に隔てられている。半導体層２２の裏面に、面的に広がるｎ＋型のドレイン層２１が形成されている。このドレイン層２１は、セル領域と周辺領域に亘って連続して形成されている。ドレイン層２１の裏面に、ドレイン層２１と電気的に接するドレイン電極Ｄが形成されている。ドレイン層２１は不純物を高濃度に含み、実質的には導体ということができる。
上記した半導体装置の各構成要素の不純物濃度は、例えば次の値で作製することが好ましい。
ｎ型コラム２７とｐ型コラム２５の不純物量はチャージバランスしているのが好ましい。ＳＪ構造の領域を完全空乏化することができる。ｎ型コラム２７は、オン抵抗の低減化のために高濃度であるのが好ましい。本実施例では、例えば、ｎ型コラム２７の不純物濃度と幅は、リサーフ条件を満たす値にしている。
周辺の半導体下層２３の不純物濃度は、ｎ型コラム２７の不純物濃度より低いことが好ましい。半導体下層２３において、空乏層を横方向に広く伸ばすことができる。半導体下層２３の不純物濃度は、ｎ型コラム２７の不純物濃度の１／１０以下とするのが好ましい。この場合、後に説明するように、半導体下層２３の不純物濃度がバラツク場合でも、周辺領域における耐圧低下を抑制することができる。本実施例では、例えば、５×１０１４cm−３としている。
リサーフ層５２の不純物濃度は、５×１０１５cm−３以下とするのが好ましい。本実施例では、例えば、３×１０１５cm−３としている
図３に、半導体装置がオフのときの電位分布を示す。図３に示すように、不純物濃度が低い半導体下層２３を設けることによって、半導体下層２３において空乏層が横方向に広く伸びるので、半導体下層２３の広い範囲に亘って電位分布が形成されている様子が分かる。これにより、周辺領域では横方向において電位差を十分に保持できるので、周辺領域の耐圧は縦方向に形成される空乏化領域の幅によって決定されるようになる。また、周辺領域のセル領域側にフィールドプレート４２ａが形成されているので、最外周ボディコンタクト領域３９ａの曲率の大きい箇所（３９ｂ）、またボディ領域３１の曲率の大きい箇所（３１ｂ）における電界集中が緩和されている。したがって、この曲率箇所（３９ｂ、３１ｂ）において半導体装置がブレークダウンすることがない。曲率箇所（３９ｂ、３１ｂ）によって耐圧が制限されることないので、セル領域と周辺領域の耐圧はそれぞれの空乏化領域の縦方向の幅によって決定されるのである。なお、フィールドプレート４２ａの端部下方のリサーフ層５２内において、他の領域に比して電界が集中しているが、リサーフ層５２の不純物濃度は十分に低いので、この領域でブレークダウンすることはない。
この半導体装置では、周辺領域の半導体下層２３の表面にリサーフ層５２が形成されている。したがって、図３に示すように、このリサーフ層５２内にも空乏層が広がっている。周辺領域では、リサーフ層５２内にも空乏化領域が形成されているので、周辺領域の空乏化領域の縦方向の幅は、半導体下層２３とリサーフ層５２を足し合わせた幅となる。一方、セル領域の空乏化領域の縦方向の幅は、図３に示すように、トレンチゲート電極３４の底面からドレイン層２１の表面までの幅、即ち、実質的にはＳＪ構造の縦方向の幅である。したがって、周辺領域の空乏化領域の縦方向の幅は、トレンチゲート電極３４の底面とリサーフ層５２の表面までの幅（図１に示す幅Ｗ）の分だけ、セル領域の空乏化領域より大きくなる。これにより、周辺領域の耐圧がセル領域の耐圧より大きくなる。具体的には、セル領域の耐圧が２４５Ｖであるのに対し、周辺領域の耐圧は２８１Ｖにまで向上することが判明した。なお、本実施例の半導体装置は、セル領域の耐圧は従来構造のものと実質的に等しい。本実施例では、低濃度の周辺半導体層２３とリサーフ層５２とフィールドプレート４２ａを形成することによって、周辺領域の耐圧を向上させることに成功している。周辺領域の耐圧を向上することによって、耐圧に関して「セル領域＜周辺領域」の関係を得ることに成功している。周辺領域の耐圧がセル領域の耐圧より大きく形成されているので、例えばＬ負荷サージ耐量試験等を実施した場合、広い面積のセル領域において優先的にブレークダウンを発生させることができる。したがって、単位面積当たりのアバランシェエネルギーを低下させることができ、ひいては半導体装置が破壊されるという事態を抑制することができる。
また、上記実施例では、例えば製造公差等の理由によって、周辺の半導体下層２３の不純物濃度がバラツク場合でも、周辺領域の耐圧低下が抑制されるという利点を有している。図４に、半導体下層２３の不純物濃度が変動した場合の周辺領域の耐圧変化を示す。本実施例の不純物濃度（５×１０１４cm−３）より正に１０％高く形成した場合の耐圧は２７９Ｖである。また、負に１０％低く形成した場合の耐圧は２８４Ｖである。正負に１０％のバラツキが生じたとしても、周辺領域の耐圧はほとんど変動しない。このことは、製造公差を許容し、ひいては歩留まり良く半導体装置を製造できることを意味する。本実施例の半導体装置は、製造の容易さという面でも有利といえる。
図５に、変形例の半導体装置の要部断面図と、その半導体装置がオフのときの電位分布を示す。この変形例は、リサーフ層５２の不純物濃度がＳＪ構造を構成するｐ型コラム２５の不純物濃度と等しく形成されている例である。さらに、フィールドプレート４２ａが周辺に向けて長く伸びて延設されており、この変形例では２８μmの長さで周辺に張り出して形成されている。
この変形例のリサーフ層５２は、後の製造方法で説明するように、ｐ型コラム２５を埋込み成長して形成する際に、一体で作製して得ることができる。したがって、製造工程数が少なくて済むという利点を有する。この場合、周辺領域の耐圧は２６５Ｖであり、実施例の場合に比して耐圧は低下するものの、セル領域の耐圧（２４５Ｖ）よりも大きいという関係は得られている。したがって、耐圧に関して「セル領域＜周辺領域」の関係を得ることに成功している。本変形例によると、製造コストの削減と周辺領域における高耐圧化の両者を実現することができる。
次に、図６〜図１３を参照して実施例の半導体装置を製造する主要な工程を説明する。なお、本製造方法を説明するのに参照する各図は、デフォルメして作製されている点に留意されたい。
まず、図６に示すように、ｎ＋型の半導体基板１２１（不純物を高濃度に含み、実質的には導体ということができる）の表面に、ｎ−型の半導体層１２２が形成されている半導体積層体を用意する。この半導体積層体は、例えば半導体基板１２１の表面から半導体層１２２をエピタキシャル成長して得ることができる。
次に、図７に示すように、フォトリソグラフィー技術等を用いて、半導体層１２２の中心側の所定領域内に、半導体層１２２の表面から半導体基板１２１にまで達するトレンチ１２２ａ群を形成する。トレンチ１２２ａ群は、例えばＲＩＥ等のドライエッチング（異方性エッチング）を利用して形成することができる。これにより、隣り合うトレンチ１２２ａ間に挟まれた複数の半導体層１２７が形成される。換言すると、それぞれが離間している複数の半導体層１２７が形成されていると言うことができる。この中心側領域内の複数の半導体層１２７は、その側面から深部までの距離が短くなる。一方、周辺側の半導体層１２３は、その側面から深部までの距離が長い。中心側領域内の複数の半導体層１２７が、後にＳＪ構造のｎ型コラムとなり、周辺側の半導体層１２３が周辺の半導体下層となる。
次に、図８に示すように、ホスフィン（ＰＨ３）を含有するガスを利用する気相拡散法を実施する。半導体積層体がガスに曝されると、半導体層１２２の表面とトレンチ１２２ａを画定する半導体層１２２の側面、即ち半導体層１２２の露出面から、半導体層１２２内に不純物が導入される。不純物は等方的に拡散して導入される。中心側領域内の複数の半導体層１２７はその両側に形成されているトレンチ１２２ａを画定する側面からその深部までの距離が短いので、半導体層１２７の深部に至るまで不純物が導入される。導入深さを半導体層１２７の幅の半分以上に調整することによって、中心側領域内の半導体層１２７は、その全体に対して不純物を導入することができる。これにより、中心側領域内の半導体層１２７は、用意した段階の不純物濃度より一様に高くなる。一方、周辺側の半導体層１２３に関しては、不純物が側面から所定距離まで導入されるものの、その深部にまで導入することができない。気相拡散法に代えて、例えば斜めイオン注入法、固相拡散法、あるいはそれらの組合せを利用してもよい。
次に、図９に示すように、半導体層１２２の表面を研磨して、不純物が導入されていた表面近傍の導入領域を除去する。これにより、中心側領域内には不純物濃度が高くなった複数の離間する半導体層１２７が形成される。周辺側には不純物濃度が変化していない半導体層１２３が形成される。なお、中心側領域内の最外周側（あるいは周辺側の半導体層１２３の最内周領域ともいえる）には、他の中心側の半導体層１２７の幅の略半分のｎ型領域１２６が形成される。このｎ型領域１２６は、図１に示す境界ｎ型コラム２６となる部分である。換言すると、本製造方法を利用して形成される半導体装置は、ＳＪ構造の繰返し方向に沿った領域のうち、他のｎ型コラムと略同一濃度であり、且つその幅が他のｎ型コラムより狭いｎ型領域１２６を必然的に備えているといえる。このようなｎ型領域１２６が存在する場合は、本製造方法を利用していると結論付けることができ得る。
次に、図１０に示すように、トレンチ１２２ａ群内にｐ型の半導体１２９を埋込みエピタキシャル成長させる。埋込みエピタキシャル成長は、半導体１２９が半導体層（１２３、１２７）の表面を覆うまで行う。
次に、図１１に示すように、半導体１２９のうち半導体層（１２３、１２７）の表面を覆っている部分を研磨して、半導体層（１２３、１２７）と充填されたトレンチ群１２５を露出させる。これにより、ｎ型部分領域とｐ型部分領域の組み合わせが、繰返して形成されている状態、即ちＳＪ構造を得ることができる。
次に、図１２に示すように、ＳＪ構造と周辺半導体層１２３の表面にｐ−型のリサーフ層１５２をエピタキシャル成長して形成する。
次に、従来既知の製造方法あるいは当業者が容易に想到し得る製造技術を用いて、ＳＪ構造が形成されている部分に対応して、トレンチゲート電極１３４、ソース領域１３７、さらにボディコンタクト領域１３９等の各構造を形成する。この後に、フィールド酸化膜、フィールドプレート、ドレイン電極等を作製することによって、本実施例の半導体装置を得ることができる。
上記の製造方法において、図１２に示すｐ−型のリサーフ層１５２をエピタキシャル成長する工程を省略してもよい。即ち、図１０に示すように、半導体１２９を埋込みエピタキシャル成長した際に形成される半導体層（１２３、１２７）の表面を覆っている部分を、リサーフ層の厚みとなるように研磨することによって、リサーフ層１５２をエピタキシャル成長する工程を省略することができる。この場合、製造工程数が削減されるので、製造コストを削減することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
実施例の要部断面図を示す。 図１のII−II線に対応する横断面図を示す。 実施例の周辺領域の電位分布を示す。 周辺半導体層の不純物濃度バラツキと耐圧の関係を示す。 比較例の周辺領域の電位分布を示す。 半導体装置の製造工程を示す（１）。 半導体装置の製造工程を示す（２）。 半導体装置の製造工程を示す（３）。 半導体装置の製造工程を示す（４）。 半導体装置の製造工程を示す（５）。 半導体装置の製造工程を示す（６）。 半導体装置の製造工程を示す（７）。 半導体装置の製造工程を示す（８）。
符号の説明
２１：ドレイン層
２２：半導体層
２３：半導体下層
２５：ｎ型コラム
２７：ｐ型コラム
３１：ボディ領域
３２：ゲート絶縁膜
３４：トレンチゲート電極
３６：層間絶縁膜
３７：ソース領域
３９：ボディコンタクト領域
４２：ソース電極
４２ａ：フィールドプレート
５２：リサーフ層
５４：フィールド酸化層


Claims (6)

  1. 縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している周辺領域を備えている半導体装置であって、
    セル領域から周辺領域まで連続して形成されている半導体層と、
    周辺領域の半導体層の表面を被覆している絶縁層と、
    その絶縁層の少なくともセル領域側の表面を被覆している導体層を備えており、
    セル領域の半導体層の下部領域には、層厚方向に伸びるとともに第１導電型不純物を含む第１部分領域と層厚方向に伸びるとともに第２導電型不純物を含む第２部分領域の組合せが前記層厚方向に対して直交する面内で繰返されているスーパージャンクション構造が形成されており、
    周辺領域の半導体層には、第２導電型不純物を含む半導体上層と第１部分領域より低濃度の第１導電型不純物を含む半導体下層が形成されており、
    前記導体層は、縦型半導体スイッチングセル群の表面側の主電極に接続されていることを特徴とする半導体装置。
  2. 前記半導体上層が、セル領域のスーパージャンクション構造の上方にまで伸びていることを特徴とする請求項１の半導体装置。
  3. スーパージャンクション構造の上方にまで伸びている第２導電型半導体上層内に、
    第１導電型不純物を高濃度に含むソース領域と、
    そのソース領域と第１部分領域を隔てている半導体上層にゲート絶縁膜を介して対向するトレンチゲート電極が形成されていることを特徴とする請求項２の半導体装置。
  4. 縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している周辺領域を備えている半導体装置の製造方法であり、
    セル領域から周辺領域まで連続して伸びている第1導電型半導体層を用意する工程と、
    その半導体層のセル領域内に、半導体層の表面から裏面に向けて伸びるトレンチ群を形成する工程と、
    半導体層の露出面に第１導電型不純物を導入する工程と、
    第１導電型不純物が導入された前記半導体層の表面近傍領域を除去する工程と、
    第２導電型不純物を含む半導体をトレンチ群内に充填する工程と、
    を備えていることを特徴とする製造方法。
  5. 前記導入工程では、半導体層の露出面を第１導電型不純物を含有するガスに曝すことを特徴とする請求項４の製造方法。
  6. 前記充填工程を実施した後に、半導体層の表面を覆っている第２導電型不純物を含む半導体を除去して充填トレンチ群を露出する工程と、
    その除去工程を実施した後に、半導体層と充填トレンチ群の表面に第２導電型不純物を含む半導体上層を結晶成長する工程と、
    をさらに備えていることを特徴とする請求項４又は５の半導体装置の製造方法。
JP2004360317A 2004-12-13 2004-12-13 半導体装置 Expired - Fee Related JP4940546B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004360317A JP4940546B2 (ja) 2004-12-13 2004-12-13 半導体装置
CNB2005101294963A CN100444385C (zh) 2004-12-13 2005-12-09 半导体器件及制造其的方法
KR1020050121832A KR100675219B1 (ko) 2004-12-13 2005-12-12 반도체 장치 및 그 제조 방법
DE200510059534 DE102005059534B4 (de) 2004-12-13 2005-12-13 Halbleitervorrichtung und Herstellungsverfahren der gleichen
US11/301,249 US7417284B2 (en) 2004-12-13 2005-12-13 Semiconductor device and method of manufacturing the same
US11/806,862 US7553731B2 (en) 2004-12-13 2007-06-05 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004360317A JP4940546B2 (ja) 2004-12-13 2004-12-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2006173202A true JP2006173202A (ja) 2006-06-29
JP4940546B2 JP4940546B2 (ja) 2012-05-30

Family

ID=36571340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004360317A Expired - Fee Related JP4940546B2 (ja) 2004-12-13 2004-12-13 半導体装置

Country Status (5)

Country Link
US (2) US7417284B2 (ja)
JP (1) JP4940546B2 (ja)
KR (1) KR100675219B1 (ja)
CN (1) CN100444385C (ja)
DE (1) DE102005059534B4 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221024A (ja) * 2006-02-20 2007-08-30 Toshiba Corp 半導体装置
JP2008305927A (ja) * 2007-06-06 2008-12-18 Denso Corp 半導体装置およびその製造方法
JP2009004547A (ja) * 2007-06-21 2009-01-08 Toshiba Corp 半導体装置
DE102008032796A1 (de) 2007-07-13 2009-01-22 Denso Corp., Kariya-shi Halbleitervorrichtung mit P-N-Säulenabschnitt
JP2009071060A (ja) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd 半導体ウエハの製造方法
US8716789B2 (en) 2012-03-23 2014-05-06 Kabushiki Kaisha Toshiba Power semiconductor device
US8759938B2 (en) 2012-06-20 2014-06-24 Kabushiki Kaisha Toshiba Semiconductor device
US9196488B2 (en) 2013-04-08 2015-11-24 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
US9577087B2 (en) 2009-07-31 2017-02-21 Fui Electric Co., Ltd. Semiconductor apparatus
JP2022047361A (ja) * 2020-09-11 2022-03-24 株式会社東芝 半導体装置及びその製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006045912B4 (de) * 2005-09-29 2011-07-21 Sumco Corp. Verfahren zur Fertigung einer Halbleitervorrichtung und Epitaxialwachstumseinrichtung
DE102006045441B4 (de) * 2006-09-26 2008-09-25 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
JP5196766B2 (ja) 2006-11-20 2013-05-15 株式会社東芝 半導体装置
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
JP5165995B2 (ja) * 2007-11-07 2013-03-21 株式会社東芝 半導体装置及びその製造方法
US8558275B2 (en) * 2007-12-31 2013-10-15 Alpha And Omega Semiconductor Ltd Sawtooth electric field drift region structure for power semiconductor devices
JP5533067B2 (ja) * 2010-03-15 2014-06-25 富士電機株式会社 超接合半導体装置の製造方法
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
JP2012074441A (ja) 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
KR101154205B1 (ko) * 2010-12-17 2012-06-18 (주) 트리노테크놀로지 수퍼정션 구조를 가지는 전력 반도체 소자
CN102738207B (zh) * 2011-04-07 2014-12-10 上海华虹宏力半导体制造有限公司 超级结器件的终端保护结构及制造方法
US8680613B2 (en) * 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US9318549B2 (en) 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
TWI524524B (zh) * 2013-05-06 2016-03-01 台灣茂矽電子股份有限公司 功率半導體元件之製法及結構
US9293528B2 (en) * 2013-12-31 2016-03-22 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing therefor
KR101539880B1 (ko) 2014-01-02 2015-07-27 삼성전기주식회사 전력 반도체 소자
JP2015133380A (ja) 2014-01-10 2015-07-23 株式会社東芝 半導体装置
US9484404B2 (en) * 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth
JP6277785B2 (ja) * 2014-03-07 2018-02-14 富士電機株式会社 半導体装置
CN105990154A (zh) * 2015-03-04 2016-10-05 北大方正集团有限公司 超结器件的制作方法和超结器件
KR102015962B1 (ko) * 2015-12-02 2019-08-29 산켄덴키 가부시키가이샤 반도체 장치
CN105428412A (zh) * 2015-12-22 2016-03-23 工业和信息化部电子第五研究所 AlGaN/GaN异质结场效应晶体管及其制备方法
CN106024627A (zh) * 2016-07-22 2016-10-12 泰科天润半导体科技（北京）有限公司 具有低关态损耗的SiC基超结IGBT的制作方法
US10529799B2 (en) * 2016-08-08 2020-01-07 Mitsubishi Electric Corporation Semiconductor device
CN106783946A (zh) * 2016-12-01 2017-05-31 中国科学院微电子研究所 一种绝缘栅双极晶体管
CN108022924B (zh) * 2017-11-30 2020-08-07 上海华虹宏力半导体制造有限公司 沟槽型超级结及其制造方法
CN111384155A (zh) * 2020-05-29 2020-07-07 电子科技大学 一种超级结器件
CN113488523A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种具有超结双沟道栅的高压mosfet器件及其制备方法
CN113488388A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种沟槽栅超结vdmosfet半导体器件及其制备方法
CN117174757B (zh) * 2023-11-02 2024-03-26 深圳芯能半导体技术有限公司 一种超结槽栅碳化硅mosfet及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230413A (ja) * 2000-02-17 2001-08-24 Fuji Electric Co Ltd 半導体素子
JP2002184985A (ja) * 2000-12-18 2002-06-28 Toyota Central Res & Dev Lab Inc 半導体装置
JP2002237592A (ja) * 2001-02-07 2002-08-23 Hitachi Ltd 半導体装置およびその製法
JP2004014554A (ja) * 2002-06-03 2004-01-15 Denso Corp 半導体装置の製造方法及び半導体装置
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
JP4774580B2 (ja) 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
EP1267415A3 (en) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP3973395B2 (ja) 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
JP4126915B2 (ja) 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP3914785B2 (ja) 2002-02-20 2007-05-16 新電元工業株式会社 ダイオード素子
US7135718B2 (en) 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3925319B2 (ja) 2002-06-14 2007-06-06 富士電機デバイステクノロジー株式会社 半導体素子
JP3721172B2 (ja) * 2003-04-16 2005-11-30 株式会社東芝 半導体装置
JP4200485B2 (ja) 2003-06-25 2008-12-24 富士フイルム株式会社 撮像装置
JP4253558B2 (ja) 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230413A (ja) * 2000-02-17 2001-08-24 Fuji Electric Co Ltd 半導体素子
JP2002184985A (ja) * 2000-12-18 2002-06-28 Toyota Central Res & Dev Lab Inc 半導体装置
JP2002237592A (ja) * 2001-02-07 2002-08-23 Hitachi Ltd 半導体装置およびその製法
JP2004014554A (ja) * 2002-06-03 2004-01-15 Denso Corp 半導体装置の製造方法及び半導体装置
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221024A (ja) * 2006-02-20 2007-08-30 Toshiba Corp 半導体装置
JP2008305927A (ja) * 2007-06-06 2008-12-18 Denso Corp 半導体装置およびその製造方法
US7812392B2 (en) 2007-06-21 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor device
JP2009004547A (ja) * 2007-06-21 2009-01-08 Toshiba Corp 半導体装置
JP4564516B2 (ja) * 2007-06-21 2010-10-20 株式会社東芝 半導体装置
DE102008032796A1 (de) 2007-07-13 2009-01-22 Denso Corp., Kariya-shi Halbleitervorrichtung mit P-N-Säulenabschnitt
JP2009071060A (ja) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd 半導体ウエハの製造方法
US9577087B2 (en) 2009-07-31 2017-02-21 Fui Electric Co., Ltd. Semiconductor apparatus
US8716789B2 (en) 2012-03-23 2014-05-06 Kabushiki Kaisha Toshiba Power semiconductor device
US9041101B2 (en) 2012-03-23 2015-05-26 Kabushiki Kaisha Toshiba Power semiconductor device
US8759938B2 (en) 2012-06-20 2014-06-24 Kabushiki Kaisha Toshiba Semiconductor device
US9196488B2 (en) 2013-04-08 2015-11-24 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
JP2022047361A (ja) * 2020-09-11 2022-03-24 株式会社東芝 半導体装置及びその製造方法
JP7417497B2 (ja) 2020-09-11 2024-01-18 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20060124997A1 (en) 2006-06-15
CN100444385C (zh) 2008-12-17
US7417284B2 (en) 2008-08-26
KR100675219B1 (ko) 2007-01-29
CN1790714A (zh) 2006-06-21
DE102005059534B4 (de) 2015-04-23
DE102005059534A1 (de) 2006-06-22
JP4940546B2 (ja) 2012-05-30
US20070238271A1 (en) 2007-10-11
KR20060066655A (ko) 2006-06-16
US7553731B2 (en) 2009-06-30

Similar Documents

Publication Publication Date Title
JP4940546B2 (ja) 半導体装置
JP5196980B2 (ja) 半導体装置
JP4840738B2 (ja) 半導体装置とその製造方法
JP5569162B2 (ja) 半導体装置および半導体装置の製造方法
JP5196766B2 (ja) 半導体装置
US8901573B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP3506676B2 (ja) 半導体装置
JP4865260B2 (ja) 半導体装置
JP4289123B2 (ja) 半導体装置
JP5136578B2 (ja) 半導体装置
JP4813762B2 (ja) 半導体装置及びその製造方法
JP2008182054A (ja) 半導体装置
JP2009289904A (ja) 半導体装置
JP5711646B2 (ja) ダイオード
JP6576926B2 (ja) 半導体装置のエッジ終端および対応する製造方法
JP2007042892A (ja) トレンチ型ｍｉｓｆｅｔ
JP2010153622A (ja) 半導体素子
JP5165995B2 (ja) 半導体装置及びその製造方法
JP4929594B2 (ja) 半導体装置および半導体装置の製造方法
JP4997715B2 (ja) 半導体装置およびその製造方法
JP2017191817A (ja) スイッチング素子の製造方法
JP2020064910A (ja) スイッチング素子
JP4692313B2 (ja) 半導体装置
JP4890793B2 (ja) 半導体装置の製造方法
JP2010016284A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees